JPH10173003A - 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 - Google Patents

半導体装置とその製造方法およびフィルムキャリアテープとその製造方法

Info

Publication number
JPH10173003A
JPH10173003A JP8334326A JP33432696A JPH10173003A JP H10173003 A JPH10173003 A JP H10173003A JP 8334326 A JP8334326 A JP 8334326A JP 33432696 A JP33432696 A JP 33432696A JP H10173003 A JPH10173003 A JP H10173003A
Authority
JP
Japan
Prior art keywords
semiconductor chip
inner lead
film carrier
lead portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8334326A
Other languages
English (en)
Inventor
Kenji Toyosawa
健司 豊沢
Mitsuaki Osono
光昭 大園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8334326A priority Critical patent/JPH10173003A/ja
Priority to US08/942,481 priority patent/US6011315A/en
Priority to TW086114382A priority patent/TW351843B/zh
Priority to KR1019970053978A priority patent/KR100315138B1/ko
Publication of JPH10173003A publication Critical patent/JPH10173003A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/077—Connecting of TAB connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 順ボンド型の構造の半導体装置において、フ
ィルムキャリアのインナリードを支持することで、フィ
ルムキャリアと半導体チップとの接合状態が強固となり
得る半導体装置およびフィルムキャリアテープを提供す
る。 【解決手段】 半導体チップ１０が、デバイスホール３
５を有する絶縁基材テープ３４と、上記絶縁基材テープ
３４の１主面に形成され、上記開口部において上記半導
体チップ１０に電気的に接合されるインナリード２を有
する導電配線とからなるフィルムキャリア１３に実装さ
れる。上記フィルムキャリア１３には、上記絶縁基材テ
ープ３４とは異なる有機絶縁膜１が、インナリード２を
被覆して、支持するように形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フィルムキャリア
テープを用いた半導体装置とその製造方法およびフィル
ムキャリアテープとその製造方法に関するものである。
【０００２】
【従来の技術】近年、液晶表示装置等の電子機器では、
薄型化や小型化の要望に答えるべく、特に、半導体装置
の薄型化や小型化が図られている。例えば、フィルムキ
ャリアテープを使用した半導体装置（以下、フィルムキ
ャリア型半導体装置と称する）が液晶ドライバ用を中心
に使用されつつある。上記フィルムキャリア型半導体装
置のパッケージを、一般にＴＣＰ（Tape Carrier Packa
ge) と呼んでいる。
【０００３】従来より、上記ＴＣＰには、例えば図１６
および図１７に示すように、絶縁基材テープ１３４の所
定の位置に形成されたデバイスホール１３５に半導体チ
ップ１１０が実装されたフィルムキャリア型半導体装置
がある。尚、以下において、フィルムキャリア型半導体
装置を、特に断りのない限り、単に半導体装置と称して
説明する。
【０００４】上記半導体装置は、半導体チップ１１０
が、絶縁基材テープ１３４上のアウタリード１０３・１
０４およびインナリード１０２からなる導電配線の形成
面とは逆方向から、デバイスホール１３５に突出してい
るインナリード１０２に金（Ａｕ）からなるバンプ１１
１を介して電気的に接続された構造となっている。
【０００５】また、上記インナリード１０２およびアウ
タリード１０３・１０４からなる配線パターン上には、
所定のパターンで有機絶縁膜１０１が形成されており、
さらに、半導体チップ１１０とインナリード１０２との
接合部分周りには、樹脂１２２がポッティング等によっ
て形成されている。
【０００６】上記のように、半導体チップ１１０が、絶
縁基材テープ１３４の導電配線の形成面とは逆方向から
接続されたものを、順ボンド構造の半導体装置と称す
る。
【０００７】上記構成の半導体装置の製造方法について
以下に説明する。先ず、ウエハをダイシングシートに張
り付けてダイシングし、個々の半導体チップにカットす
る。このとき、ウエハの厚さは、直径が６インチのもの
で０．６２５ｍｍ、直径が８インチのもので０．７２５
ｍｍである。
【０００８】次に、インナリードボンド（ＩＬＢ）工程
にて、上記半導体チップをフィルムキャリアに接合す
る。
【０００９】上記ＩＬＢ工程に使用されるＩＬＢ装置
は、一般に、フィルムキャリアを送る機構、半導体チッ
プの電極とインナリードとを位置合わせし、ボンディン
グを行わせる機構、ボンディングが終了したフィルムキ
ャリアを収納する機構の３つからなっている。
【００１０】したがって、上記ＩＬＢ工程では、フィル
ムキャリアを、ＩＬＢ装置にセッティングし、１ピース
ずつ搬送し、半導体チップとインナリードとを接合して
いく。尚、接合前には、フィルムキャリアの２か所のア
ライメント用のインナリードで予め半導体チップの位置
合わせを行っておく。
【００１１】上記半導体チップは、ダイシングシート上
に張り付けた状態で上記ＩＬＢ装置にセッティングされ
る。そして、個々の半導体チップをダイシングシートの
下から金属の針で突き上げ、突き上げられた半導体を吸
着コレットで吸着し、ＩＬＢ装置のボンディングステー
ジ上に固定する。
【００１２】次に、ボンディングステージ上に固定され
た半導体チップは、半導体チップ上のアルミパターンを
使用してアライメントする。つまり、ＩＬＢ装置におい
て、フィルムキャリアを移動させずに、半導体チップの
固定されたボンディングステージを移動させることで、
フィルムキャリアのインナリードと半導体チップの電極
との位置合わせを正確に行っている。
【００１３】次いで、半導体チップの位置合わせが終わ
るとボンディングツールがフィルムキャリアのインナリ
ード上から半導体チップに向かって加圧、加熱する。こ
れにより、半導体チップ上の金（Ａｕ）からなるバンプ
とフィルムキャリアのインナリードのすず（Ｓｎ）メッ
キとが共晶を作って、半導体チップとフィルムキャリア
とが接合される。この時、上記ボンディングツールの温
度は約５００℃であり、加熱時間は１秒程度である。１
つの半導体チップをＩＬＢするサイクルは４〜１０秒程
度である。
【００１４】ＩＬＢ後は、半導体チップ表面および半導
体チップ周囲に、保護樹脂としての液状樹脂を滴下す
る。これにより、半導体表面に滴下された液状樹脂は、
半導体チップとフィルムキャリアのデバイスホールの間
を通り抜けチップサイドまで回りこみ、フィルムキャリ
アのポリイミド絶縁基材テープと半導体チップにミニス
カス（図１６に示す半導体チップ１１０サイドの半月形
状の樹脂１２２）を形成する。尚、上記液状樹脂は、熱
硬化性樹脂からなり、キュア炉でプリベークした後、オ
ーブンにて約２〜１０時間完全キュアするようになって
いる。
【００１５】保護樹脂封止後、半導体装置にマークす
る。マークは、レーザまたはインクを用いて樹脂表面、
チップ裏面、フィルムキャリア基材、フィルムキャリア
上の有機絶縁膜表面に行う。
【００１６】以上のようにして作製された半導体装置
は、テスト工程にて良品と不良品とに選別される。
【００１７】次に、上記半導体装置に用いられるフィル
ムキャリアの構造およびその製造方法について説明す
る。
【００１８】上記フィルムキャリアは、図１７および図
１８（ｉ）に示すように、所定位置にデバイスホール１
３５が形成された絶縁基材テープ１３４上に、導電配線
となるインナリード１０２とアウタリード１０３・１０
４とがパターン形成され、これら各リードの有機絶縁膜
１０１によって覆われていない部分にすずメッキ１３０
が施された構成となっている。
【００１９】上記構成のフィルムキャリアの製造方法に
ついて以下に説明する。先ず、幅５００ｍｍ程度のポリ
イミドからなるテープ基材を接合する半導体チップに応
じてスリットする。このときのスリット幅は、３５、４
８、７０ｍｍの何れかとする。そして、表面に接着剤を
ラミネートし、図１８（ａ）に示す絶縁基材テープ１３
４とする。
【００２０】次いで、図１８（ｂ）に示すように、絶縁
基材テープ１３４に対してデバイスホール１３５や図示
しないスリットやフィルム送りのためのパーフォレーシ
ョン穴を金型にてカットする。
【００２１】続いて、図１８（ｃ）に示すように、電解
銅箔１３８を絶縁基材テープ１３４上に、該絶縁基材テ
ープ１３４表面の接着剤を介してラミネート接着する。
この時、銅箔１３８の厚さは、１８、２４、３６μｍ等
があり、インナリード１０２のピッチに応じて適当な厚
さのものを選択する。例えば、テープ基材のスリット幅
が３５ｍｍであれば、銅箔１３８の厚さは１８μｍ、ス
リット幅が４８ｍｍであれば、銅箔１３８の厚さは２４
μｍ、スリット幅が７０ｍｍであれば、銅箔１３８の厚
さは３６μｍを選択する。
【００２２】次に、図１８（ｄ）に示すように、絶縁基
材テープ１３４の銅箔１３８表面にフォトレジスト１３
９を塗布し、絶縁基材テープ１３４表面に配線パターン
を１方向から行うように、絶縁基材テープ１３４の銅箔
１３８の形成面とは逆方向からデバイスホール１３５に
エッチングレジスト１０９を印刷する。
【００２３】図１８（ｄ）に示す状態の絶縁基材テープ
１３４上の銅箔１３８の表面処理を行い酸化膜等を除去
する。そして、フォトレジスト１３９塗布後、図１８
（ｅ）に示すように、所定の配線パターンとなるように
マスクし、露光現像して、エチングマスク１３９ａを形
成する。
【００２４】次に、図１８（ｆ）に示すように、銅箔１
３８のエッチングを塩化第２鉄で行って配線パターン１
３８ａを形成する。そして、アルカリ性の溶液で、銅箔
１３８より形成された配線パターン１３８ａ上のフォト
レジスト１３９の剥離と、エッチングレジスト１０９の
剥離とを同時に行って、図１８（ｇ）に示すように配線
パターン１３８ａが露出した状態とする。
【００２５】続いて、図１８（ｈ）に示すように、銅箔
１３８からなる配線パターン上に、入力側のアウタリー
ド１０３と出力側のアウタリード１０４とインナリード
１０２とを残して、ソルダレジストとしての機能を有す
る有機絶縁膜１０１を印刷する。
【００２６】最後に、図１８（ｉ）に示すように、有機
絶縁膜１０１の印刷後、アウタリード１０３・１０４と
インナリード１０２の配線パターン１３８ａの露出部分
に、無電解すずメッキを行って、０．２〜０．６μｍ厚
のすず１３０を形成する。そして、すずメッキ後に、上
記構成のフィルムキャリアを、ホイスカ対策のために１
１０〜１４０℃で１〜３時間キュアする。
【００２７】上述のようにして作製したフィルムキャリ
アは、オープン／ショートテストを実施して出荷する。
【００２８】また、フィルムキャリアを用いた半導体装
置として、上述したような順ボンド構造の半導体装置の
他に、図１９、２０に示すように、半導体チップ１１０
が絶縁基材テープ１３４の配線パターン形成面側に設け
られた構造のものがある。このような構造の半導体装置
を、逆ボンド構造の半導体装置と称する。図１９、図２
０において、図１６と共通する部分は同一の符号とし、
詳細な説明は省略する。
【００２９】ＩＬＢ完了後、粘度の低い樹脂（アンダー
フィル樹脂）１２４を半導体チップ１１０と絶縁基材テ
ープ１３４との間の接合部分に注入してキュアして、保
護樹脂の封止が完了する。上記絶縁基材テープ１３４の
アウタリード１０３とインナリード１０２との間に形成
された有機絶縁膜１０１、およびアウタリード１０４と
インナリード１０２との間に形成された有機絶縁膜１０
１上には、粘度の低い樹脂１２４が流れ出すのを封止す
るための樹脂止め材１３７・１３７が形成されている。
【００３０】
【発明が解決しようとする課題】ところが、上記従来の
半導体装置のうち、デバイスホールを形成してインナリ
ードを形成してインナリードがオーバーハングする形の
半導体装置（図１６、図１７、図１８、図１９）では、
デバイスホール１３５にインナイード１０２がオーバー
ハングして存在し、該デバイスホール１３５に樹脂１２
２を形成する等して機械的な強度を保つようになってい
るが、樹脂１２２の厚みが半導体チップ１１０上でも１
００〜３００μｍ程度しかなく、強度的には弱く、半導
体チップ１１０が僅かな外力によって割れる虞がある。
【００３１】このため、この形の従来の半導体装置で
は、以下のような問題点が生じている。
【００３２】(I) 上記半導体装置では、フィルムキャ
リアとしての絶縁基材テープ１３４のデバイスホール１
３５にインナリード１０２が突き出た形状となっている
ので、インナリード１０２同士の間隔が５０μｍ以下と
なるようなファインピッチ化を図った場合、インナリー
ド１０２の厚みが薄く、インナリード１０２自身の幅も
狭くなり、インナリード１０２の強度が低下し、インナ
リード１０２が変形し易い。
【００３３】(II) ＩＬＢ時に、加熱されたボンディン
グツールがすずメッキを施したインナリードに加圧する
ようになっているので、ボンディングツールにすずが付
着して汚れる。この場合、ボンディングツールはセラミ
ックの研磨板で磨いてクリーニングする。また、このク
リーニングは、半導体装置１００個作製する間に少なく
とも１回は行われるので、ＩＬＢ工程のスループットを
向上させることができない。また、ボンディングツール
のクリーニングを繰り返していくと、ボンディングツー
ル表面に疵が付き、ＩＬＢ時に接合不良が生じ易くな
る。
【００３４】(III) 通常、ＩＬＢは、半導体チップ上の
バンプとインナリードのすずメッキとで共晶を作って完
了する。このため、インナリード側のすずメッキの厚み
が厚かったり、ＩＬＢの温度が必要以上に高くなったり
すると、金とすずとの共晶たまりが非常に大きなものと
なり、ＩＬＢ後のインナリードの強度を大幅に低下させ
る。
【００３５】(IV) ＩＬＢ工程において、半導体チップ
とフィルムキャリアとの接合部の認識には、ＣＣＤ（Ch
arg Coupled Device）カメラによって行われている。と
ころが、ＩＬＢ工程においては、ボンディングツールは
約５００℃まで加熱されているので、ＣＣＤカメラによ
る半導体チップとフィルムキャリアとの接合部の認識時
に陽炎が立ち、認識精度が低下する。また、絶縁基材テ
ープの熱膨張によりテープの反り等が生じ、位置合わせ
精度が悪くなる。
【００３６】(V) ＩＬＢ後の半導体チップは、フィル
ムキャリアのインナリードによって固定されている。と
ころが、上記インナリードは、厚み１８〜３６μｍの銅
箔からなっているので、強度は極めて低くなり、取り扱
いによっては変形や断線する等の不具合が生じ易い。
【００３７】(VI) ＩＬＢ後の半導体チップとフィルム
キャリアとの接合部は、熱硬化性樹脂からなる液状樹脂
をポッティングすることによって、樹脂封止を行ってい
る。ところが、一般に、液状樹脂では、製造ロットによ
って粘度が異なる場合が多く、半導体チップ上の樹脂厚
にバラツキが生じる虞がある。例えば、半導体チップ上
の樹脂厚が薄い場合には、その部分の耐湿性が低下した
り、その部分に導電性異物が付着すれば電気的なリーク
不良等の問題が生じ易い。
【００３８】(VII) 上記液状樹脂による封止は、樹脂の
プリベーク後にポストキュアするために、さらに２〜１
０時間オーブンにいれてキュアする必要があり、半導体
チップとフィルムキャリアとを接合し、樹脂封止した状
態の製品（以下、アセンブリと称する）の作製工程に時
間が係る。
【００３９】また、このような樹脂のポストキュアによ
ってアウタリード上のすずメッキ中に導電配線パターン
の材料として使われている銅が拡散し、アセンブリを液
晶モジュール等の電子機器に実装するときにハンダ付け
性の低下を招く。
【００４０】(VIII)従来の半導体装置では、フィルムキ
ャリアの膨張によりインナリードが切断されないよう
に、インナリードには１００μｍ程度ベンドを設ける必
要があり（図１６参照）、このため、フィルムキャリア
のデバイスホールから半導体チップがはみ出す部分が多
くなり、半導体装置の厚みが増す。
【００４１】(IX) 半導体チップ形状が細長い場合のフ
ィルムキャリア型構造の半導体装置では、僅かな外力に
よって半導体チップにクラックが入る。
【００４２】(X) 従来のフィルムキャリア型構造の半
導体装置では、実装時に、フィルムキャリアのポリイミ
ド基材と封止用の樹脂との界面でクラックや剥離が発生
し易く、上記半導体装置の実装品の耐湿性を低下させて
いる。
【００４３】(XI) 従来のフィルムキャリア型構造の半
導体装置では、フィルムキャリアのインナリードに合わ
せて、半導体チップ上のバンプをペリフェラル状にしか
配置することができず、半導体装置の設計の自由度を低
下させている。
【００４４】(XII) 従来の半導体装置のうち、デバイス
ホールを形成しない半導体装置（図２０）では、絶縁基
材テープ上の導電配線パターンの上から半導体チップを
フェースダウンして接合するようになっているので、図
１６、図１９に示すデバイスホールを形成する形の半導
体装置に比べて強度は高い。しかし、図２０に示すよう
な逆ボンド型の半導体装置を、本発明の説明図である図
３に示す液晶モジュールに実装する場合、半導体チップ
が導電配線パターンと接続されるガラスエポキシ基板や
液晶パネル等に当接する。したがって、上述のような逆
ボンド型の半導体装置を液晶モジュールに実装する場
合、半導体チップがガラスエポキシ基板や液晶パネル等
に当接しないような空間を液晶モジュール内に設ける必
要があり、装置の薄型化が図れないという問題が生じて
いる。この問題は、図１９に示す逆ボンド型の半導体装
置においても同様である。
【００４５】本発明は、上記の各問題点を解決するため
になされたもので、その目的は、順ボンド型の構造の半
導体装置において、フィルムキャリアのインナリードを
有機絶縁膜に密着して支持することで、フィルムキャリ
アと半導体チップとの接合状態を強固とし得る半導体装
置とその製造方法およびフィルムキャリアテープとその
製造方法を提供することにある。
【００４６】
【課題を解決するための手段】請求項１の半導体装置
は、上記の課題を解決するために、半導体チップが、開
口部を有する絶縁基材テープと、上記絶縁基材テープの
１主面に形成され、上記開口部において上記半導体チッ
プに電気的に接合されるインナリード部を有する導電配
線とからなるフィルムキャリアに実装された半導体装置
において、上記フィルムキャリアには、上記絶縁基材テ
ープとは異なる有機絶縁膜が、上記導電配線と上記イン
ナリード部とを被覆して該インナリード部を支持するよ
うに形成されていることを特徴としている。
【００４７】上記の構成によれば、インナリード部は、
有機絶縁膜によって支持されているので、インナリード
部自身の強度を高めることができる。これにより、半導
体チップとインナリード部との接続強度が増大するの
で、ハンドリング等によるインナリード部の断線の発生
率の低下と、半導体チップのクラックの発生率の低下と
が可能となり、半導体装置の歩留りを向上させることが
できる。
【００４８】また、従来の順ボンド構造の半導体装置で
は、インナリード部の断線防止のために、該インナリー
ド部にベンドを設けているため、半導体装置の厚みがそ
の分厚くなっていたが、上記構成の半導体装置では、イ
ンナリード部が有機絶縁膜によって支持されているの
で、インナリード部にベンドを設ける必要がなくなり、
半導体装置の厚みを薄くすることができる。
【００４９】さらに、一般に、インナリード部のファイ
ンピッチ化が進むとインナリード部の銅箔の厚みが薄く
なり、さらにインナリード部の幅も小さくなり、インナ
リード部の強度が著しく低下するので、従来の順ボンド
構造の半導体装置では、インナリード部のファインピッ
チ化に限界があった。しかしながら、上記構成のよう
に、インナリード部が有機絶縁膜によって支持されれ
ば、インナリード部のファインピッチ化を進めても該イ
ンナリード部の強度変化は殆どなくなる。したがって、
インナリード部のファインピッチ化をさらに進めること
ができるので、半導体装置自身を非常に小さくすること
ができる。
【００５０】請求項２の半導体装置は、上記の課題を解
決するために、請求項１の構成に加えて、有機絶縁膜と
半導体チップとの間に封止樹脂が形成されていることを
特徴としている。
【００５１】上記の構成によれば、請求項１の作用に加
えて、インナリード部と半導体チップとの接合強度を増
大させることができ、より信頼性の高い半導体装置を提
供することができる。
【００５２】請求項３の半導体装置は、上記の課題を解
決するために、請求項２の構成に加えて、封止樹脂が、
異方性導電樹脂であることを特徴としている。
【００５３】上記の構成によれば、請求項２の作用に加
えて、インナリード部と半導体チップとが異方性導電樹
脂の導電粒子を介して電気的に接続されることになり、
従来のようにインナリード部にメッキされたすずと半導
体チップ上に形成された金からなるバンプとの共晶をつ
くる必要がなくなる。これにより、インナリード部と半
導体チップとの接合時に、従来のような高温（５００
℃）を必要としない。これにより、ＣＣＤによりインナ
リード部と半導体チップとの接合状態の認識時に、陽炎
が生じることがなくなり、認識精度を向上させることが
できる。また、低温での接合工程であることから、フィ
ルム等の熱膨張、反り等を抑えることができ、位置合わ
せ精度が大幅に向上する。
【００５４】請求項４の半導体装置は、上記の課題を解
決するために、請求項１ないし３の何れかの構成に加え
て、半導体チップとインナリード部とがバンプを介して
接合されていることを特徴としている。
【００５５】上記の構成によれば、請求項１ないし３の
何れかの作用に加えて、インナリード部と半導体チップ
とがバンプを介して接合されることで、半導体チップと
インナリード部との接合の信頼性をさらに向上させるこ
とができる。
【００５６】請求項５の半導体装置の製造方法は、上記
の課題を解決するために、請求項２記載の半導体装置の
製造方法において、フィルムキャリアのインナリード部
に、封止樹脂を形成した後、半導体チップを上記封止樹
脂を介して圧着し、該インナリード部と半導体チップと
を電気的に接続することを特徴としている。
【００５７】上記の製造方法によれば、半導体チップが
インナリード部に接続するとき、同時に半導体チップと
有機絶縁膜と半導体チップとの間に封止樹脂を形成する
ことができるので、従来のように半導体チップとインナ
リード部とを接続した後、封止樹脂を形成する場合にく
らべて、製造工程を簡略化することができる。
【００５８】しかも、従来の順ボンド構造の半導体装置
の製造方法のように、インナリード部を半導体チップに
押圧した場合、インナリード部と半導体チップとを接続
するためのボンディングツールの表面にインナリード部
のメッキが付着するので、半導体装置の製造において、
例えば１００回の接合動作を行う間に少なくとも１回の
ボンディングツールのクーニングが必要であった。とこ
ろが、本願では、一面が有機絶縁膜によって支持された
インナリード部に対して、半導体チップが圧着されるよ
うになっているので、ボンディングツールは半導体チッ
プの裏面（配線電極パッドの形成されている面の反対
面）を押圧するだけであり、インナリード部とは接触し
ないようになっている。したがって、ボンディングツー
ルがすずにより汚れなくなるので、ボンディングツール
のクリーニング処理が必要なくなる。
【００５９】また、従来、順ボンド構造の半導体装置を
製造する場合、ボンディングツールは、インナリード部
を介して半導体チップを押圧するようになっているの
で、半導体チップの大きさに合わせて作製されていた
が、本願では、半導体チップの裏面をインナリード部に
向かって押圧するようになるので、ボンディングツール
の大きさは特に限定されない。したがって、従来のよう
に、半導体チップの大きさが変わる都度、ボンディング
ツールを変える必要がなくなるので、ボンディングツー
ルの必要な数を低減することができる。これにより、ボ
ンディングツールの製作に係る費用を低減することがで
きるので、この結果、半導体装置の製造費を低減するこ
とができる。
【００６０】請求項６の半導体装置の製造方法は、上記
の課題を解決するために、請求項５の構成に加えて、半
導体チップとインナリード部との圧着工程は、フィルム
キャリアの封止樹脂形成面に、半導体チップの配線ター
ン部が接合するように該半導体チップを仮圧着する仮圧
着工程と、上記仮圧着された半導体チップを、該半導体
チップの配線パターン部と上記インナリード部とが電気
的に接合するように、さらに押圧して本圧着する本圧着
工程とを含むことを特徴としている。
【００６１】上記の製造方法によれば、請求項５記載の
作用に加えて、半導体チップが、先ず、フィルムキャリ
アに対して仮圧着されることで、半導体チップとインナ
リード部との位置合わせをさらに行うことができる。こ
れにより、半導体チップとインナリード部との接続精度
を向上させることができる。
【００６２】請求項７のフィルムキャリアテープは、上
記の課題を解決するために、開口部を有する絶縁基材テ
ープと、上記絶縁基材テープの１主面に形成され、上記
開口部において実装される半導体チップに電気的に接続
されるインナリード部を有する導電配線とからなるフィ
ルムキャリアテープにおいて、上記絶縁基材テープとは
異なる有機絶縁膜が、上記導電配線と上記インナリード
部とを被覆して該インナリード部を支持するように形成
されていることを特徴としている。
【００６３】上記の構成によれば、インナリード部は、
有機絶縁膜によって支持されているので、インナリード
部自身の強度を高めることができる。これにより、半導
体チップをインナリード部に接続した場合、その接続強
度が増大するので、ハンドリング等によるインナリード
部の断線の発生率の低下と、半導体チップのクラックの
発生率の低下とが可能となり、半導体装置の歩留りを向
上させることができる。
【００６４】また、従来のデバイスホールを有するフィ
ルムキャリアテープでは、インナリード部の断線防止の
ために、半導体チップとインナリード部とを接続する場
合、該インナリード部にベンドを設けているため、半導
体装置の厚みがその分厚くなっていたが、上記構成のフ
ィルムキャリアテープでは、インナリード部が有機絶縁
膜によって支持されているので、インナリード部にベン
ドを設ける必要がなくなり、半導体装置の厚みを薄くす
ることができる。
【００６５】さらに、一般に、インナリード部のファイ
ンピッチ化が進むとインナリード部の銅箔の厚みが薄く
なり、さらにインナリード部の幅も小さくなり、インナ
リード部の強度が著しく低下するので、従来の順ボンド
構造の半導体装置に用いられるデバイスホールを有する
フィルムキャリアテープでは、インナリード部のファイ
ンピッチ化に限界があった。しかしながら、上記構成の
ように、インナリード部が有機絶縁膜によって支持され
れば、インナリード部のファインピッチ化を進めても該
インナリード部の強度変化は殆どなくなる。したがっ
て、インナリード部のファインピッチ化をさらに進める
ことができるので、半導体装置自身を非常に小さくする
ことができる。
【００６６】上記の構成のフィルムキャリアテープは、
以下のようにして製造される。以下の製造方法では、絶
縁基材テープを３層のものと、２層のものとに分けて示
している。
【００６７】例えば、３層の絶縁基材テープを用いたフ
ィルムキャリアテープの製造方法は、請求項８に示すよ
うに、開口部を有する絶縁基材テープと、上記絶縁基材
テープの１主面に形成され、上記開口部において実装さ
れる半導体チップに電気的に接続されるインナリード部
を有する導電配線とからなるフィルムキャリアテープの
製造方法において、上記絶縁基材テープに半導体チップ
実装のための開口部を形成する第１工程と、上記絶縁基
材テープの１主面に、上記開口部にインナリード部が突
出するようにパターニングされた導電配線を形成する第
２工程と、上記インナリード部を支持するように、該イ
ンナリード部を含めて導電配線を有機絶縁膜で覆う第３
工程とを含むことを特徴としている。
【００６８】また、２層の絶縁基材テープを用いたフィ
ルムキャリアテープの製造方法は、請求項９に示すよう
に、開口部を有する絶縁基材テープと、上記絶縁基材テ
ープの１主面に形成され、上記開口部において実装され
る半導体チップに電気的に接続されるインナリード部を
有する導電配線とからなるフィルムキャリアテープの製
造方法において、上記絶縁基材テープの１主面に、半導
体チップ実装のための導電配線をパターニングする第１
工程と、上記パターニングされた導電配線を有機絶縁膜
で覆う第２工程と、上記導電配線のインナリード部が上
記有機絶縁膜に支持された状態で、上記インナリード部
が露出するように、上記絶縁基材テープの導電配線形成
面とは反対面に半導体チップの実装のための開口部を形
成する第３工程とを含むことを特徴としている。
【００６９】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図１６に基づいて説明すれば、以下の通りであ
る。
【００７０】本実施の形態に係る半導体装置は、図１に
示すように、フィルムキャリア１３に、該フィルムキャ
リア１３の導電配線の形成面とは反対側から半導体チッ
プ１０が実装された順ボンド構造となっている。
【００７１】上記フィルムキャリア１３は、絶縁基材テ
ープ３４からなり、該絶縁基材テープ３４に、半導体チ
ップ１０の接合部位にデバイスホール３５が形成される
と共に、表面に導電配線となる入力側アウタリード３
と、出力側アウタリード４と、各アウタリード３・４か
ら上記デバイスホール３５に突出するように延設された
インナリード２とが設けられている。
【００７２】さらに、上記絶縁基材テープ３４上には、
導電配線のうち、上記入力側アウタリード３および出力
側アウタリード４部分を残して、有機絶縁膜１が被覆さ
れている。この有機絶縁膜１は、例えばソルダレジスト
材からなり、インナリード２を密着して支持するように
なっている。尚、上記有機絶縁膜１としては、ソルダレ
ジストに限定されず、後工程での加熱温度（例えば２０
０℃）に耐えるもので、インナリードを支持するのに必
要な強度を有するものであれば何でも良い。
【００７３】また、上記半導体チップ１０は、アルミニ
ウムによりパターン化された電極形成側に金（Ａｕ）か
らなるバンプ１１が形成されており、このバンプ１１と
上記フィルムキャリア１３のインナリード２とが封止樹
脂としての異方性導電樹脂２２を介して電気的に接合さ
れている。つまり、半導体チップ１０とインナリード２
とが電気的に接合された状態となっている。
【００７４】上記異方性導電樹脂２２は、例えばエポキ
シ樹脂等の熱硬化性樹脂からなる絶縁性封止樹脂２０
と、プラスチック玉にニッケル（Ｎｉ）、金（Ａｕ）等
の金属を被覆した導電粒子２１とで構成され、半導体チ
ップ１０とフィルムキャリア１３との接合部分に充填さ
れるように形成されている。この異方性導電樹脂２２
は、半導体チップ１０をフィルムキャリア１３に対して
接着支持し、半導体チップ１０の表面を封止する機能を
も有している。
【００７５】また、上記フィルムキャリア１３は、図２
に示すように、半導体チップ１０の接合部近傍に、フィ
ルムキャリア１３のインナリード２と半導体チップ１０
との位置合わせ（アライメント）を正確に行うための目
印としてアライメント部５・５にアライメントマーク６
・６が２か所形成されている。このアライメントマーク
６についての詳細は後述する。
【００７６】上記構成の半導体装置は、図３に示すよう
な液晶モジュールに用いられる。本液晶モジュールは、
バックライトとしての蛍光管５１と表示パネルとしての
液晶パネル５２との表示領域以外の周辺部がベゼル５０
によって覆われている。このベゼル５０で覆われた内部
には、液晶パネル５２の周縁部５２ａの表面に形成され
た電極５２ｃと、液晶ドライバ等を構成しているガラス
エポキシ系の樹脂からなるガラスエポキシ基板５３とが
上述した構成の半導体装置５４を介して電気的に接続さ
れている。
【００７７】上記半導体装置５４は、順ボンド構造であ
るので、図３に示すように、液晶パネル５２およびガラ
スエポキシ基板５３側に導電配線、即ち入力側アウタリ
ード３や出力側アウタリード４が形成されており、半導
体チップ１０は上記液晶パネル５２およびガラスエポキ
シ基板５３側に突出するようになっていない。
【００７８】一般に、液晶モジュールでは、ベゼル５０
の液晶パネル５２側の面、いわゆる額縁面をできるだけ
小さくすることが望まれ、しかも、液晶モジュール自身
の厚みもできだけ薄くすることが望まれている。
【００７９】したがって、本願の構成の半導体装置を図
３に示すような液晶モジュールに用いることで、逆ボン
ド型の半導体装置を用いる場合のように、半導体チップ
がパネルや基板に当たらないように空間を設ける必要が
なくなる。したがって、液晶モジュールのコンパクト
化、特に、額縁面のコンパクト化を図ることができるの
で、液晶モジュールの表示領域の割合を増大させること
ができる。
【００８０】上記構成の半導体装置は、図１に示すよう
に、半導体チップ１０のバンプ１１が異方性導電樹脂２
２を介してインナリード２に電気的に接続されている。
しかしながら、インナリード２が有機絶縁膜１によって
支持されるように密着されていれば、半導体チップ１０
とインナリード２との接合は、上記構成に限定されず、
以下のような種々の接合であっても良い。
【００８１】本願の半導体装置は、図４に示すように、
半導体チップ１０のバンプ１１とインナリード２とが共
晶して接合された構造であっても良い。この場合、半導
体チップ１０とフィルムキャリア１３との接合部分で
は、半導体チップ１０のバンプ１１とインナリード２と
が共晶して接合されているので、特に、異方性導電樹脂
２２を用いる必要はなく、導電粒子２１を含まない絶縁
性封止樹脂２０（例えばエポキシ樹脂等）だけであって
も良い。
【００８２】また、本願の半導体装置は、図５に示すよ
うに、半導体チップ１０がバンプ１１（図１）を介さず
インナリード２と電気的に接続された構造であっても良
い。この場合、半導体チップ１０とインナリード２との
間には、異方性導電樹脂２２が介在しており、この異方
性導電樹脂２２の導電粒子２１を介して半導体チップ１
０と配線電極パッド（図示せず）とインナリード２とが
電気的に接続されるようになっている。
【００８３】上記構成では、半導体チップ１０上にバン
プ１１を形成した場合に比べて、接合のために半導体チ
ップ１０に加える圧力は大きくなる。
【００８４】また、本願の半導体装置は、図６に示すよ
うに、バンプ１１がインナリード２側に設けられた構造
であっても良い。これは、従来のインナリードは、デバ
イスホール上で固定されていないので、その表面にバン
プを形成することが困難であったが、本願のようにイン
ナリード２を有機絶縁膜１に固定するようにすれば、バ
ンプ１１が形成可能となるからである。。
【００８５】さらに、本願の半導体装置は、図７に示す
ように、インナリード２を被膜する有機絶縁膜１の半導
体チップ１０に対向する部分に、少なくとも１箇所の開
口部８が形成された構造としても良い。このように、有
機絶縁膜１に開口部８が形成されることで、半導体チッ
プ１０を異方性導電樹脂２２を介して接合するときに、
半導体チップ１０と有機絶縁膜１との間で生じる気泡を
抜くことができる。
【００８６】したがって、半導体チップ１０と有機絶縁
膜１との密着性、即ち半導体チップ１０とインナリード
２との密着性を向上させることができ、半導体装置とし
ての信頼性を向上させることができる。
【００８７】上述した図１、図４〜図７に示す半導体装
置は、半導体チップ１０とフィルムキャリア１３との間
に、異方性導電樹脂２２、あるいは導電粒子２１のない
絶縁性封止樹脂２０が充填され、半導体チップ１０の表
面が封止された構造となっている。これにより、半導体
チップ１０は、フィルムキャリア１３に対してある程度
補強支持されている。
【００８８】さらに、上記の半導体装置の機械的強度や
モールドタイプと同等以上の信頼性を確保させるために
は、例えば図８に示すように、上記半導体装置の半導体
チップ１０の周囲に、熱硬化性の液状樹脂をポッティン
グによって固化して保護用の樹脂２３を形成した構造、
あるいは図９に示すように、上記保護用の樹脂２３で半
導体チップ１０全体を覆った構造の半導体装置とすれば
良い。
【００８９】特に、図９に示す半導体装置の構造は、図
８に示す半導体装置よりも機械的強度が高いので、半導
体チップ１０のチップ厚が薄い場合に有効である。ここ
では、図９に示す半導体装置として、半導体チップ１０
としてチップ厚が４００μｍのものを使用した。
【００９０】上記図８および図９に示す構造の半導体装
置は、図１に示す構造の半導体装置に対して補強用の樹
脂２３で半導体チップ１０を覆った構造としているが、
これに限定しないで、図４〜図７に示す半導体装置の半
導体チップ１０に補強用の樹脂２３を被覆しても良い。
【００９１】上述したように、半導体装置に使用されて
いるフィルムキャリア１３は、図１０に示すように、半
導体チップ１０の周囲に設けられたアライメント部５・
５にアライメントマーク６・６が形成されており、この
２つのアライメントマーク６・６によって、半導体チッ
プ１０とフィルムキャリア１３との接合における位置
（ＩＬＢ位置１２）合わせを正確に行うようになってい
る。
【００９２】上記アライメントマーク６・６、あるい
は、他のアライメントマークは絶縁基材テープ３４の有
機絶縁膜１が形成されない領域、即ち有機絶縁膜１が印
刷されない領域に、インナリード２、入力側アウタリー
ド３や出力側アウタリード４からなる導電性配線パター
ンの形成時、十字状に形成されている。尚、このアライ
メントマーク６・６の形成位置は、異方性導電樹脂２２
によって覆われない部分に形成されている。そして、ア
ライメントマーク６・６は最低２箇所あれば位置合わせ
を行うことができる。
【００９３】上記絶縁基材テープ３４は透過性を有して
おり、有機絶縁膜１の印刷されない場所は、透けて見え
ることになる。これを利用して、上記アライメント６・
６が形成されている。
【００９４】また、異方性導電樹脂でアライメントマー
クが隠れないようにするには、上述の方法の他に、イン
ナリード２の一部を異方性導電樹脂２２で被覆しないよ
うにしても良い。例えば図１１に示すように、絶縁基材
テープ３４のデバイスホール３５の長手方向の両端部３
５ａ・３５ａを、異方性導電樹脂２２（図中、網掛けで
示した領域）によって被覆しないようにすることで、予
めインナリード２の印刷時に形成したアライメントマー
ク３６・３６がフィルムキャリア１３の底面側から見え
るようにすれば良い。
【００９５】上記アライメントマーク３６・３６を用い
ても、半導体チップ１０とインナリード２との位置合わ
せを正確に行うことができる。
【００９６】また、本願のフィルムキャリア１３では、
インナリード２が有機絶縁膜１に支持されるように固定
されているので、従来のように、インナリードがデバイ
スホールから一定の長さで張り出し形成された場合と異
なり、半導体チップ１０と接合されるべき部分でのイン
ナリード２の設計の自由度が増大する。例えば、図１２
に示すように、チップ表面の中心部分においてさらに延
長して形成したインナリード３３としても良い。
【００９７】上述のように、インナリード２の設計の自
由度が増すと、半導体チップ１０に形成するバンプ１１
の形成位置が、半導体チップ１０の接合面の周縁位置以
外にも可能となり、半導体チップ１０の設計の自由度も
増す。したがって、従来のように、バンプを必ずペリフ
ェラル状に配置する必要がなくなる。
【００９８】また、近年、液晶ドライバの半導体チップ
のチップ幅は、例えば０．７ｍｍ程度のように小さくな
っており、今後更に小さくなりつつある。ところで、通
常、半導体チップのチップ幅が小さくなればなるほど、
チップ自体の強度が低下する。ところが、本実施の形態
に係る半導体装置、例えば図１に示すような半導体装置
の構造では、半導体チップ１０上に有機絶縁膜１と絶縁
基材テープ３４とがあり、これらが該半導体チップ１０
の補強材となるので、チップ割れに対する機械的強度が
極めて高い。したがって、本願の半導体装置の構造で
は、よりチップ幅の小さい半導体チップを使用すること
ができる。
【００９９】ここで、上記したフィルムキャリア、即ち
インナリード２が有機絶縁膜１に支持されたフィルムキ
ャリア１３を用いた半導体装置の製造方法について以下
に説明する。
【０１００】先ず、図１３（ａ）（ｂ）に示すように、
デバイスホール３５に異方性導電樹脂２２が印刷により
形成されたフィルムキャリア１３を、テープ固定ステー
ジ４２上の所定位置に固定する。このときのフィルムキ
ャリア１３の固定は、テープ固定ステージ４２に設けら
れた吸着穴４３・４３による吸着によって行われる。
【０１０１】上記の異方性導電樹脂２２は、接合される
半導体チップ１０のサイズに０〜＋０．４ｍｍを加えた
サイズで形成した。これは、接合した場合に、半導体チ
ップ１０とフィルムキャリア１３との間から異方性導電
樹脂２２がはみ出すようにして、半導体チップ１０に覆
われないインナリード２を被覆するためである。尚、上
記異方性導電樹脂２２は、印刷によってフィルムキャリ
ア１３に形成しているが、この他に、例えば異方性導電
樹脂２２をポッティングにより形成しても良く、また、
所定の大きさのシール状の異方性導電樹脂２２をフィル
ムキャリア１３に貼り付けて形成しても良い。
【０１０２】本実施の形態では、上記異方性導電樹脂２
２の厚さは、銅箔（インナリード２等の導電配線）の厚
みと半導体チップ１０上のバンプ１１の高さとを加えた
ものに５〜１０μｍ程度加えた厚さとした。本実施の形
態では、使用した銅箔の厚さが１５μｍであり、バンプ
１１の高さが１０μｍであり、異方性導電樹脂２２の厚
みを３５μｍとした。
【０１０３】半導体チップ１０に形成されるバンプ１１
は、Ａｕを電解メッキで１０μｍの高さまで形成した。
しかしながら、これに限定されず、無電解メッキでＮｉ
バンプを５μｍの高さ程度まで形成し、その表面にＡｕ
の無電解メッキを０．０５〜０．２μｍの厚みで形成し
たバンプでも良い。このようにＮｉ上にＡｕをメッキし
たバンプであっても、異方性導電樹脂２２を使用して半
導体チップ１０とフィルムキャリア１３との接合は十分
に行えた。また、ＮｉにＡｕをメッキすれば、Ｎｉが硬
いことによる半導体チップのクラック等が発生しない。
【０１０４】また、本実施の形態では、銅箔の厚みが１
５μｍあるので、図５に示すように、半導体チップ１０
にバンプを形成しなくとも、半導体チップ１０とインナ
リード２との接合は可能であった。この場合のＩＬＢ時
の圧着圧力は、半導体チップ１０にバンプを形成した場
合よりも大きくする必要がある。
【０１０５】また、図６に示すように、バンプ１１をイ
ンナリード２に設けても、半導体チップ１０とインナリ
ード２との接合は可能である。この場合、バンプ１１
は、転写バンプ形成方法でインナリード２上にＡｕで形
成する。
【０１０６】本実施の形態で使用するフィルムキャリア
型半導体装置をＩＬＢするためのＩＬＢ装置は、図示し
ないが、リールに巻き取られたフィルムキャリア１３を
ローダにセッティングできるようにし、ＩＬＢが終了し
たフィルムキャリア１３はアンローダ部にセッテイング
されたリールに巻き取られる。
【０１０７】上記ＩＬＢ装置において、フィルムキャリ
ア１３は、図１３（ａ）（ｂ）に示すように、ポリイミ
ド系からなる絶縁基材テープ３４の導電配線形成側を、
テープ固定ステージ４２上に吸着孔４３により吸着固定
する。つまり、図１３（ａ）（ｂ）は、上述したＩＬＢ
装置のフィルムキャリア１３の吸着固定状態を示す拡大
図を示している。
【０１０８】上述のようにして、フィルムキャリア１３
がＩＬＢ装置にセッティングされる。
【０１０９】一方、半導体チップは、上記ＩＬＢ装置に
セッティングされる前に、図示しないダイシングシート
に貼り付けダイシング装置でダイシングすることによっ
て得られる。この場合、ダイシング時にシリコン屑が発
生しないように、フルダイシングする。
【０１１０】そして、上記ダイシングされた半導体チッ
プは、ＩＬＢ装置の所定の位置にセッティングされ、ダ
イシングされた個々の半導体チップを画像処理にて半導
体チップの配線パターン面が認識される。そして、ダイ
シングシートの下から目的とする半導体チップを突き上
げピンで突き上げ、ダイシングシートから半導体チップ
を引き剥がすと同時に該半導体チップを吸着コレットで
吸着し、さらに、吸着した半導体チップの裏面を別の吸
着コレットで吸着する。この吸着コレットは、図１３
（ａ）に示す吸着コレット４０である。
【０１１１】このようにして、半導体チップの表面に形
成されたアルミ配線パターンをＣＣＤカメラ等で認識で
きるようにする。
【０１１２】その後、図１３（ａ）に示すように、吸着
コレット４０にて吸着された半導体チップ１０は、アル
ミ配線パターンの形成面をフィルムキャリア１３側に向
けて、ＩＬＢ位置の上方位置に移動される。このとき、
半導体チップ１０は、吸着コレット４０に設けられた吸
着孔４１からの吸引により吸着されている。
【０１１３】図１３（ａ）において、テープ固定ステー
ジ４２は固定されたフィルムキャリア１３を約８０℃に
加熱している。これにより、フィルムキャリア１３上に
形成された異方性導電樹脂２２の粘度を低下させるよう
にしている。
【０１１４】次に、上記吸着コレット４０により吸着さ
れた半導体チップ１０は、表面の画像認識の終了後、フ
ィルムキャリア１３に形成されたアライメントマークに
よって位置合わせが行われ、フィルムキャリア１３側に
移動されて仮圧着される。この仮圧着は、テープ固定ス
テージ４２によって異方性導電樹脂２２が約８０℃とな
るように加熱され、約３秒間行われる。
【０１１５】仮圧着の後、吸着コレット４０が半導体チ
ップ１０から離れて、図１３（ｂ）に示すように、所定
の温度に加熱されたボンディングツール４４によって、
約１０秒間、該半導体チップ１０をフィルムキャリア１
３に向かって本圧着する。このときのボンディングツー
ル４４は、表面４４ａがダイヤモンドツールで覆われて
おり、異方性導電樹脂２２が１８０〜２００℃になるよ
うに加熱されている。また、ボンディングツール４４に
よる本圧着時の荷重は、２〜８ｋｇｆ／チップとした。
【０１１６】ところで、本圧着の時にボンディングツー
ル４４の移動スピードが速い、即ち圧着動作時間が短い
と、半導体チップ１０とフィルムキャリア１３との間に
未充填ボイドが形成される虞がある。このため、本実施
の形態では、半導体チップ１０とフィルムキャリア１３
との間に未充填ボイドが形成されないように、ボンディ
ングツール４４による圧着動作時間を約１０秒間として
いる。
【０１１７】一般に、異方性導電樹脂２２は、圧力の印
加方向に導電性を示すようになるので、上述のように、
ボンディングツール４４によって半導体チップ１０がフ
ィルムキャリア１３に対して圧着されると、半導体チッ
プ１０のバンプ１１とフィルムキャリア１３のインナリ
ード２とが異方性導電樹脂２２の導電粒子によって導通
するようになる。しかしながら、異方性導電樹脂２２の
他の圧力の印加されていない領域では、絶縁性が保たれ
ている。
【０１１８】インナリード２と半導体チップ１０とが異
方性導電樹脂２２の導電粒子２１を介して電気的に接続
されることになり、従来のようにインナリード部にメッ
キされたすずと半導体チップ上に形成された金からなる
バンプとの共晶をつくる必要がなくなる。これにより、
インナリード２と半導体チップ１０との接合時に、従来
のような高温（５００℃）を必要としない。これによ
り、ＣＣＤによりインナリード２と半導体チップ１０と
の接合状態の認識時に、陽炎が生じることがなくなり、
認識精度を向上させることができる。また、低温での接
合工程であることから、フィルム等の熱膨張、反り等を
抑えることができ、位置合わせ精度が大幅に向上する。
【０１１９】また、上記の説明では、本圧着時には、所
定温度に加熱したボンディングツール４４を用いて、異
方性導電樹脂２２を１８０〜２００℃になるように加熱
しているが、この場合、ボンディングツール４４からの
熱は半導体チップ１０を介して異方性導電樹脂２２に伝
達されるので、熱伝達効率が悪い。そこで、フィルムキ
ャリア１３を載置しているテープ固定ステージ４２を加
熱することによって、異方性導電樹脂２２を加熱するよ
うにすれば、熱伝達効率が良くなる。
【０１２０】上記のように、テープ固定ステージ４２に
よって異方性導電樹脂２２を加熱する場合、既にテープ
固定ステージ４２では仮圧着時に異方性導電樹脂２２を
約８０℃に加熱するようになっているので、本圧着時に
異方性導電樹脂２２を１８０〜２００℃になるように加
熱するには時間が係る虞がある。そこで、別ステージ、
即ち仮圧着と本圧着とで異なるテープ固定ステージを使
用すれば、異方性導電樹脂２２の温度を仮圧着と本圧着
とで迅速に切り替えることができ、製造効率を向上させ
ることができる。
【０１２１】ところで、従来、半導体チップとフィルム
キャリアとを接合、即ちＩＬＢ後、半導体チップとフィ
ルムキャリアとの接合部分に樹脂を封止する樹脂封止工
程を施している。しかしながら、本願の製造方法によれ
ば、半導体チップとフィルムキャリアとの接合が、半導
体チップとフィルムキャリアとの間に異方性導電樹脂を
介して行われるので、ＩＬＢ工程と樹脂封止工程とを一
括して行うことができる。
【０１２２】また、封止樹脂がＩＬＢ時に形成されるよ
うになっているので、ポストキュアするための工程を別
に設定する必要がなくなり、半導体装置の製造に係る時
間を大幅に短縮することができる。
【０１２３】上記方法にてＩＬＢ後は、半導体装置に対
して、マーク印刷機あるいはレーザマーカ（図示せず）
の何れかによって、マークされる。
【０１２４】また、上述のようにして製造したフィルム
キャリア型半導体装置は、ユーザにはリールに梱包した
状態で出荷する。
【０１２５】したがって、ユーザは、リールに巻き取ら
れた半導体装置を、金型にて打ち抜き、例えば図３に示
すように、液晶モジュールに実装する。この場合、リー
ルから打ち抜いた半導体装置５４の出力側アウタリード
４は、液晶パネル５２の周縁部５２ａ上の電極５２ｃに
異方性導電接着剤を使用して接合される。一方、入力側
アウタリード３は、ガラスエポキシ基板５３に異方性導
電接着剤または半田付けによって接合される。
【０１２６】以上のように、本発明では、フィルムキャ
リア１３の構造、即ちインナリード２が有機絶縁膜１に
支持された構造となっていることで、半導体チップ１０
とフィルムキャリア１３との接合状態が強固なものとな
り、半導体チップ１０が小型化に十分に対応できるよう
になっている。
【０１２７】次に、上記フィルムキャリア１３の製造方
法について説明する。尚、ここでは、フィルムキャリア
１３の素材として、３層フィルムキャリア基材（絶縁基
材テープ３４）を使用する場合と２層フィルムキャリア
基材を使用する場合とに分けて説明する。
【０１２８】先ず、３層フィルムキャリア基材を用いた
場合のフィルムキャリア１３の製造方法について説明す
る。尚、上記３層フィルムキャリア基材として、厚みが
７５μｍ、テープ幅が３５ｍｍのポリイミドフィルムを
使用する。また、接着剤は、上記ポリイミドフィルムに
１２μｍ程度の厚みで形成される。
【０１２９】上記３層フィルムキャリア基材を用いた場
合のフィルムキャリア１３の製造方法は、少なくとも以
下の３工程を含んでいる。
【０１３０】第１工程：絶縁基材テープ３４に半導体チ
ップ１０実装のための開口部であるデバイスホール３５
を形成する。 第２工程：上記絶縁基材テープ３４の１主面に、上記デ
バイスホール３５にインナリード２が突出するようにパ
ターニングされた導電配線を形成する。 第３工程：上記インナリード２を支持するように、該イ
ンナリード２を含めて導電配線を有機絶縁膜１で覆う。
【０１３１】具体的には、図１４（ａ）に示すように、
上記の接着剤付きのフィルムキャリア基材（以下、絶縁
基材テープと称する）３４に対して、図１４（ｂ）に示
すような、デバイスホール３５や、図示しないがフィル
ム送り用のパーフォレーション、スリット等を金型で打
ち抜く。
【０１３２】次に、図１４（ｃ）に示すように、上記デ
バイスホール３５等が形成された絶縁基材テープ３４の
１主面側に、銅箔３８が形成される。この銅箔３８は、
電解銅箔を使用し、厚みを１５μｍとした。尚、銅箔厚
さは、１５μ、２４μ、３６μの３種類があり、インナ
リードのピッチ等を考慮して決定される。また、本実施
の形態では、パッドピッチが５０μｍである半導体装置
を使用する。
【０１３３】上記銅箔３８は、絶縁基材テープ３４の表
面の接着剤を挟んでラミネート装置（図示せず）によっ
て加熱加圧して接着する。
【０１３４】次いで、図１４（ｄ）に示すように、絶縁
基材テープ３４の銅箔３８の形成面とは反対側から、デ
バイスホール３５にエッチングレジスト剤９を印刷す
る。このエッチングレジスト剤９としては、後述する工
程で使用されるフォトレジスト除去において使用するア
ルカリ溶液等で溶解しない有機性のレジスト剤を使用す
る。
【０１３５】続いて、図１４（ｅ）に示すように、銅箔
３８上にフォトレジスト３９をコートし、キュアする。
そして、図１４（ｆ）に示すように、絶縁基材テープ３
４上に形成する配線パターンを形成するために、露光現
像する。図１４（ｇ）に示すように、不要部分の銅箔３
８をエッチングして除去する。このエッチングは、酸化
第１鉄で行った後、洗浄する。
【０１３６】そして、図１４（ｈ）に示すように、銅箔
３８上のフォトレジスト３９をアルカリ溶液で剥離す
る。このとき、エッチングレジスト剤９はアルカリ溶液
で溶けない有機性のレジスト剤からなっているので、銅
箔３８上のフォトレジスト３９のみが剥離される。
【０１３７】次に、所定の配線パターンを形成している
銅箔３８上にソルダレジストとしての機能を有する有機
絶縁膜１を印刷する。この印刷方法としては種々の形態
を取ることができる。例えば、液状の樹脂を塗布しても
良いし、また予め薄膜状に成形されたものを溶着させて
も良い。このように印刷することで、図１４（ｉ）に示
すように、銅箔３８の入力側アウタリード３、出力側ア
ウタリード４、およびインナリード２の部分のみを露出
するようにする。このとき、インナリード２は、有機絶
縁膜１によって支持された状態で固定されている。ま
た、上記有機絶縁膜１としては、ＩＬＢ時に加熱される
ので、耐熱性の高い、ポリイミド系の有機絶縁膜を使用
し、形成する厚みは２５〜５０μｍとした。
【０１３８】次いで、図１４（ｊ）に示すように、エッ
チングレジスト剤９を溶剤で溶解して除去する。この溶
剤としては、ＤＭＦ（ジメチルホルムアルデヒド）、Ｎ
ＭＰ（Ｎ−メチルピロリドン）等を使用する。
【０１３９】最後に、図１４（ｋ）に示すように、イン
ナリード２、入力側アウタリード３、出力側アウタリー
ド４の露出部分に対して、無電解のすずメッキ３０を
０．４〜０．７μｍの厚みで形成する。このとき、ホイ
スカ発生抑制のために、すずメッキ３０を１１０〜１４
０℃で１〜２時間実施してキュアし、フィルムキャリア
１３が完成する。
【０１４０】次に、２層フィルムキャリア基材を用いた
フィルムキャリア１３の製造方法について以下に説明す
る。尚、２層フィルムキャリア基材（絶縁基材テープ３
４）には、３層フィルムキャリアのように、表面に接着
剤はラミネートされた構造ではない。
【０１４１】上記２層フィルムキャリア基材を用いたフ
ィルムキャリア１３の製造方法は、少なくとも、以下の
３工程を含んでいる。
【０１４２】第１工程：絶縁基材テープ３４の１主面
に、半導体チップ１０実装のための導電配線をパターニ
ングする。 第２工程：上記パターニングされた導電配線を有機絶縁
膜１で覆う。 第３工程：上記導電配線のインナリード２が上記有機絶
縁膜１に支持された状態で、上記インナリード２が露出
するように、上記絶縁基材テープ３４の導電配線形成面
とは反対面に半導体チップ１０の実装のための開口部で
あるデバイスホール３５を形成する。
【０１４３】具体的には、先ず、図１５（ａ）に示すよ
うに、絶縁基材テープ３４の１主面側に銅３１をスパッ
タリングして被覆する。
【０１４４】次に、図１５（ｂ）に示すように、上記銅
３１が被覆された絶縁基材テープ３４上に、フォトレジ
スト３９を塗布して、配線パターンを形成する以外の部
分にフォトレジスト３９を残すように露光する。
【０１４５】続いて、図１５（ｃ）に示すように、導電
配線パターン３２を電解法によって形成する。即ち、図
１５（ａ）にて被覆された薄い銅３１を、電解法によっ
てその膜厚がフォトレジスト３９の厚み程度まで成長さ
せることによって、導電配線パターン３２を形成してい
る。
【０１４６】次いで、図１５（ｄ）に示すように、フォ
トレジスト３９および該フォトレジスト３９の下に形成
された銅３１等を剥離し、図１５（ｅ）に示すように、
導電配線パターン３２上に有機絶縁膜１を、図１４の場
合と同様な方法により印刷する。これにより、導電配線
パターン３２のうち、入力側アウタリード３と出力側ア
ウタリード４とが露出されている。
【０１４７】そして、図１５（ｆ）に示すように、絶縁
基材テープ３４の配線パターンの形成面とは反対側の面
に、フォトレジスト３９を塗布し、該絶縁基材テープ３
４にデバイスホール３５を形成するために露光現像す
る。
【０１４８】そして、アルカリ溶液で絶縁基材テープ３
４をエッチングして、図１５（ｇ）に示すように、デバ
イスホール３５を形成する。これにより、インナリード
２が露出された。
【０１４９】次に、絶縁基材テープ３４の導電配線パタ
ーン３２の形成面とは反対面に形成されたフォトレジス
ト３９を剥離し、図１５（ｈ）に示すような状態とす
る。
【０１５０】最後に、インナリード２、入力側アウタリ
ード３、出力側アウタリード４の露出部分に対して、無
電解のすずメッキ３０を０．４〜０．７μｍの厚みで形
成する。このとき、ホイスカ発生抑制のために、すずメ
ッキ３０を１１０〜１４０℃で１〜２時間実施してキュ
アし、図１５（ｉ）に示すようなフィルムキャリア１３
が完成する。
【０１５１】以上のように、２層フィルムキャリア基材
を使用しても、本願のフィルムキャリア型半導体装置の
作製は可能であるが、絶縁基材テープ３４の導電配線パ
ターン３２の形成面と反対側の面（裏面）からデバイス
ホール３５を形成するためのエッチング工程等の余分な
工程が必要となるので、３層フィルムキャリア基材を用
いて半導体装置を作製する方が、より安価に作製するこ
とができる。
【０１５２】
【発明の効果】請求項１の発明の半導体装置は、以上の
ように、半導体チップが、開口部を有する絶縁基材テー
プと、上記絶縁基材テープの１主面に形成され、上記開
口部において上記半導体チップに電気的に接続されるイ
ンナリード部を有する導電配線とからなるフィルムキャ
リアに実装された半導体装置において、上記フィルムキ
ャリアには、上記絶縁基材テープとは異なる有機絶縁膜
が、上記導電配線と上記インナリード部とを被覆して該
インナリード部を支持するように形成されている構成で
ある。
【０１５３】それゆえ、インナリード部は、有機絶縁膜
によって支持されているので、インナリード部自身の強
度を高めることができる。これにより、半導体チップと
インナリード部との接続強度が増大するので、ハンドリ
ング等によるインナリード部の断線の発生率の低下と、
半導体チップのクラックの発生率の低下とが可能とな
り、半導体装置の歩留りを向上させることができるとい
う効果を奏する。
【０１５４】請求項２の発明の半導体装置は、以上のよ
うに、請求項１の構成に加えて、有機絶縁膜と半導体チ
ップとの間に封止樹脂が形成されている構成である。
【０１５５】それゆえ、請求項１の構成による効果に加
えて、インナリード部と半導体チップとの接合強度を増
大させることができ、より信頼性の高い半導体装置を提
供することができるという効果を奏する。
【０１５６】請求項３の発明の半導体装置は、以上のよ
うに、請求項２の構成に加えて、封止樹脂が、異方性導
電樹脂である構成である。
【０１５７】それゆえ、請求項２の構成による効果に加
えて、インナリード部と半導体チップとが異方性導電樹
脂の導電粒子を介して電気的に接続されることになり、
従来のようにインナリード部にメッキされたすずと半導
体チップ上に形成された金からなるバンプとの共晶をつ
くる必要がなくなる。これにより、インナリード部と半
導体チップとの接合時に、従来のような高温（５００
℃）を必要としないので、認識精度及び位置合わせ精度
を向上させることができるという効果を奏する。
【０１５８】請求項４の発明の半導体装置は、以上のよ
うに、請求項１ないし３の何れかの構成に加えて、半導
体チップとインナリード部とがバンプを介して接合され
ている構成である。
【０１５９】それゆえ、請求項１ないし３の何れかの構
成による効果に加えて、インナリード部と半導体チップ
とがバンプを介して接合されることで、半導体チップと
インナリード部との接合の信頼性を向上させることがで
きるという効果を奏する。
【０１６０】請求項５の発明の半導体装置の製造方法
は、以上のように、請求項２記載の半導体装置の製造方
法において、フィルムキャリアのインナリード部に、封
止樹脂を形成した後、半導体チップを上記封止樹脂を介
して圧着し、該インナリード部と半導体チップとを電気
的に接合する構成である。
【０１６１】それゆえ、半導体チップがインナリード部
に接合するとき、同時に半導体チップと有機絶縁膜と半
導体チップとの間に封止樹脂を形成することができるの
で、従来のように半導体チップとインナリード部とを接
合した後、封止樹脂を形成する場合にくらべて、製造工
程を簡略化することができるという効果を奏する。
【０１６２】請求項６の発明の半導体装置の製造方法
は、以上のように、請求項５の構成に加えて、半導体チ
ップとインナリード部との圧着工程は、フィルムキャリ
アの封止樹脂形成面に、半導体チップの配線ターン部が
接合するように該半導体チップを仮圧着する仮圧着工程
と、上記仮圧着された半導体チップを、該半導体チップ
の配線パターン部と上記インナリード部とが電気的に接
合するように、さらに押圧して本圧着する本圧着工程と
を含む構成である。
【０１６３】それゆえ、請求項５の構成による効果に加
えて、半導体チップが、先ず、フィルムキャリアに対し
て仮圧着されることで、半導体チップとインナリード部
との位置合わせをさらに行うことができる。これによ
り、半導体チップとインナリード部との接合精度を向上
させることができるという効果を奏する。
【０１６４】請求項７の発明のフィルムキャリアテープ
は、以上のように、開口部を有する絶縁基材テープと、
上記絶縁基材テープの１主面に形成され、上記開口部に
おいて実装される半導体チップに電気的に接続されるイ
ンナリード部を有する導電配線とからなるフィルムキャ
リアテープにおいて、上記絶縁基材テープとは異なる有
機絶縁膜が、上記導電配線と上記インナリード部とを被
覆して該インナリード部を支持するように形成されてい
る構成である。
【０１６５】それゆえ、インナリード部は、有機絶縁膜
によって支持されているので、インナリード部自身の強
度を高めることができる。これにより、半導体チップを
インナリード部に接続した場合、その接続強度が増大す
るので、ハンドリング等によるインナリード部の断線の
発生率の低下と、半導体チップのクラックの発生率の低
下とが可能となり、半導体装置の歩留りを向上させるこ
とができる。
【０１６６】また、従来のデバイスホールを有するフィ
ルムキャリアテープでは、インナリード部の断線防止の
ために、半導体チップとインナリード部とを接続する場
合、該インナリード部にベンドを設けているため、半導
体装置の厚みがその分厚くなっていたが、上記構成のフ
ィルムキャリアテープでは、インナリード部が有機絶縁
膜によって支持されているので、インナリード部にベン
ドを設ける必要がなくなり、半導体装置の厚みを薄くす
ることができる。
【０１６７】さらに、一般に、インナリード部のファイ
ンピッチ化が進むとインナリード部の銅箔の厚みが薄く
なり、さらにインナリード部の幅も小さくなり、インナ
リード部の強度が著しく低下するので、従来の順ボンド
構造の半導体装置に用いられるデバイスホールを有する
フィルムキャリアテープでは、インナリード部のファイ
ンピッチ化に限界があった。しかしながら、上記構成の
ように、インナリード部が有機絶縁膜によって支持され
れば、インナリード部のファインピッチ化を進めても該
インナリード部の強度変化は殆どなくなる。したがっ
て、インナリード部のファインピッチ化をさらに進める
ことができるので、半導体装置自身を非常に小さくする
ことができるという効果を奏する。
【０１６８】請求項８の発明のフィルムキャリアテープ
の製造方法は、以上のように、開口部を有する絶縁基材
テープと、上記絶縁基材テープの１主面に形成され、上
記開口部において実装される半導体チップに電気的に接
続されるインナリード部を有する導電配線とからなるフ
ィルムキャリアテープの製造方法において、上記絶縁基
材テープに半導体チップ実装のための開口部を形成する
第１工程と、上記絶縁基材テープの１主面に、上記開口
部にインナリード部が突出するようにパターニングされ
た導電配線を形成する第２工程と、上記インナリード部
を支持するように、該インナリード部を含めて導電配線
を有機絶縁膜で覆う第３工程とを含む構成である。
【０１６９】それゆえ、上記の製造方法によれば、イン
ナリード部が、有機絶縁膜によって支持され、インナリ
ード部自身の強度の高いフィルムキャリアテープを得る
ことができる。
【０１７０】これにより、このフィルムキャリアテープ
のインナリード部に、半導体チップを接続した場合、そ
の接続強度が増大するので、ハンドリング等によるイン
ナリード部の断線の発生率の低下と、半導体チップのク
ラックの発生率の低下とが可能となり、半導体装置の歩
留りを向上させることができるという効果を奏する。
【０１７１】請求項９の発明のフィルムキャリアテープ
の製造方法は、以上のように、開口部を有する絶縁基材
テープと、上記絶縁基材テープの１主面に形成され、上
記開口部において実装される半導体チップに電気的に接
続されるインナリード部を有する導電配線とからなるフ
ィルムキャリアテープの製造方法において、上記絶縁基
材テープの１主面に、半導体チップ実装のための導電配
線をパターニングする第１工程と、上記パターニングさ
れた導電配線を有機絶縁膜で覆う第２工程と、上記導電
配線のインナリード部が上記有機絶縁膜に支持された状
態で、上記インナリード部が露出するように、上記絶縁
基材テープの導電配線形成面とは反対面に半導体チップ
の実装のための開口部を形成する第３工程とを含む構成
である。
【０１７２】それゆえ、上記の製造方法によれば、イン
ナリード部が、有機絶縁膜によって支持され、インナリ
ード部自身の強度の高いフィルムキャリアテープを得る
ことができる。
【０１７３】これにより、このフィルムキャリアテープ
のインナリード部に、半導体チップを接続した場合、そ
の接続強度が増大するので、ハンドリング等によるイン
ナリード部の断線の発生率の低下と、半導体チップのク
ラックの発生率の低下とが可能となり、半導体装置の歩
留りを向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の概略
断面図である。
【図２】図１に示す半導体装置の底面図である。
【図３】図１に示す半導体装置を用いた液晶モジュール
の概略断面図である。
【図４】本発明の他の実施の形態に係る半導体装置の概
略断面図である。
【図５】本発明のさらに他の実施の形態に係る半導体装
置の概略断面図である。
【図６】本発明のさらに他の実施の形態に係る半導体装
置の概略断面図である。
【図７】本発明のさらに他の実施の形態に係る半導体装
置の概略断面図である。
【図８】本発明のさらに他の実施の形態に係る半導体装
置の概略断面図である。
【図９】本発明のさらに他の実施の形態に係る半導体装
置の概略断面図である。
【図１０】本発明の半導体装置に用いられるフィルムキ
ャリアの底面図である。
【図１１】本発明の半導体装置に用いられる他のフィル
ムキャリアの底面図である。
【図１２】本発明の半導体装置に用いられるさらに他の
フィルムキャリアの底面図である。
【図１３】本発明の半導体装置の製造装置を示すもので
あって、（ａ）は半導体チップとインナリードとの仮圧
着の工程を示す説明図であり、（ｂ）は半導体チップと
インナリードとの本圧着の工程を示す説明図である。
【図１４】本発明の半導体装置に用いられるフィルムキ
ャリアの製造工程を示す説明図である。
【図１５】本発明の半導体装置に用いられるフィルムキ
ャリアの他の製造工程を示す説明図である。
【図１６】従来の半導体装置の概略断面図である。
【図１７】図１６に示す半導体装置に用いられているフ
ィルムキャリアの平面図である。
【図１８】図１６に示すフィルムキャリアの製造工程を
示す説明図である。
【図１９】従来の他の半導体装置の概略断面図である。
【図２０】従来のさらに他の半導体装置の概略断面図で
ある。
【符号の説明】
１ 有機絶縁膜 ２ インナリード（インナリード部） ３ 入力側アウタリード（導電配線） ４ 出力側アウタリード（導電配線） １１ バンプ １３ フィルムキャリア ２０ 絶縁性封止樹脂 ２１ 導電粒子 ２２ 異方性導電樹脂 ３４ 絶縁基材テープ ３５ デバイスホール（開口部）

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】半導体チップが、開口部を有する絶縁基材
    テープと、上記絶縁基材テープの１主面に形成され、上
    記開口部において上記半導体チップに電気的に接続され
    るインナリード部を有する導電配線とからなるフィルム
    キャリアに実装された半導体装置において、 上記フィルムキャリアには、上記絶縁基材テープとは異
    なる有機絶縁膜が、上記導電配線と上記インナリード部
    とを被覆して該インナリード部を支持するように形成さ
    れていることを特徴とする半導体装置。
  2. 【請求項２】上記有機絶縁膜と半導体チップとの間に封
    止樹脂が形成されていることを特徴とする請求項１記載
    の半導体装置。
  3. 【請求項３】上記封止樹脂は、異方性導電樹脂であるこ
    とを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】上記半導体チップとインナリード部とがバ
    ンプを介して接続されていることを特徴とする請求項１
    ないし３の何れかに記載の半導体装置。
  5. 【請求項５】上記フィルムキャリアのインナリード部
    に、封止樹脂を形成した後、半導体チップを上記封止樹
    脂を介して上記インナリード部に圧着し、該インナリー
    ド部と半導体チップとを電気的に接合することを特徴と
    する請求項２記載の半導体装置の製造方法。
  6. 【請求項６】半導体チップとインナリード部との圧着工
    程は、 フィルムキャリアの封止樹脂形成面に、半導体チップの
    配線ターン部が接合するように該半導体チップを仮圧着
    する仮圧着工程と、 上記仮圧着された半導体チップを、該半導体チップの配
    線パターン部と上記インナリード部とが電気的に接合す
    るように、さらに押圧して本圧着する本圧着工程とを含
    むことを特徴とする請求項５記載の半導体装置の製造方
    法。
  7. 【請求項７】開口部を有する絶縁基材テープと、上記絶
    縁基材テープの１主面に形成され、上記開口部において
    実装される半導体チップに電気的に接続されるインナリ
    ード部を有する導電配線とからなるフィルムキャリアテ
    ープにおいて、 上記絶縁基材テープとは異なる有機絶縁膜が、上記導電
    配線と上記インナリード部とを被覆して該インナリード
    部を支持するように形成されていることを特徴とするフ
    ィルムキャリアテープ。
  8. 【請求項８】開口部を有する絶縁基材テープと、上記絶
    縁基材テープの１主面に形成され、上記開口部において
    実装される半導体チップに電気的に接続されるインナリ
    ード部を有する導電配線とからなるフィルムキャリアテ
    ープの製造方法において、 上記絶縁基材テープに半導体チップ実装のための開口部
    を形成する第１工程と、 上記絶縁基材テープの１主面に、上記開口部にインナリ
    ード部が突出するようにパターニングされた導電配線を
    形成する第２工程と、 上記インナリード部を支持するように、該インナリード
    部を含めて導電配線を有機絶縁膜で覆う第３工程とを含
    むことを特徴とするフィルムキャリアテープの製造方
    法。
  9. 【請求項９】開口部を有する絶縁基材テープと、上記絶
    縁基材テープの１主面に形成され、上記開口部において
    実装される半導体チップに電気的に接続されるインナリ
    ード部を有する導電配線とからなるフィルムキャリアテ
    ープの製造方法において、 上記絶縁基材テープの１主面に、半導体チップ実装のた
    めの導電配線をパターニングする第１工程と、 上記パターニングされた導電配線を有機絶縁膜で覆う第
    ２工程と、 上記導電配線のインナリード部が上記有機絶縁膜に支持
    された状態で、上記インナリード部が露出するように、
    上記絶縁基材テープの導電配線形成面とは反対面に半導
    体チップの実装のための開口部を形成する第３工程とを
    含むことを特徴とするフィルムキャリアテープの製造方
    法。
JP8334326A 1996-12-13 1996-12-13 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法 Pending JPH10173003A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8334326A JPH10173003A (ja) 1996-12-13 1996-12-13 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US08/942,481 US6011315A (en) 1996-12-13 1997-10-02 Semiconductor device and film carrier tape and respective manufacturing methods thereof
TW086114382A TW351843B (en) 1996-12-13 1997-10-02 Semiconductor device and film carrier tape and respective manufacturing method thereof
KR1019970053978A KR100315138B1 (ko) 1996-12-13 1997-10-14 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8334326A JPH10173003A (ja) 1996-12-13 1996-12-13 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法

Publications (1)

Publication Number Publication Date
JPH10173003A true JPH10173003A (ja) 1998-06-26

Family

ID=18276113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8334326A Pending JPH10173003A (ja) 1996-12-13 1996-12-13 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法

Country Status (4)

Country Link
US (1) US6011315A (ja)
JP (1) JPH10173003A (ja)
KR (1) KR100315138B1 (ja)
TW (1) TW351843B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026147A1 (en) * 1999-10-04 2001-04-12 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6854095B2 (en) 2002-05-30 2005-02-08 Fujitsu Limited Designing method and a manufacturing method of an electronic device
KR100651788B1 (ko) * 2000-04-25 2006-11-30 삼성테크윈 주식회사 Ｔｂｇａ 반도체 팩키지 제조 방법
KR20160084914A (ko) * 2015-01-06 2016-07-15 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129272B2 (ja) * 1998-01-28 2001-01-29 日本電気株式会社 半導体装置とその製造装置および製造方法
SG77652A1 (en) * 1998-03-18 2001-01-16 Hitachi Cable Semiconductor device lead-patterning substrate and electronics device and method for fabricating same
WO2000002243A1 (en) * 1998-07-01 2000-01-13 Seiko Epson Corporation Semiconductor device, method of manufacture, circuit board, and electronic device
JP3487777B2 (ja) * 1999-02-02 2004-01-19 シャープ株式会社 テープキャリアパッケージおよびそれを用いた液晶モジュール
US6150730A (en) * 1999-07-08 2000-11-21 Advanced Semiconductor Engineering, Inc. Chip-scale semiconductor package
JP2001237348A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
JP3798220B2 (ja) * 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US6847102B2 (en) * 2002-11-08 2005-01-25 Freescale Semiconductor, Inc. Low profile semiconductor device having improved heat dissipation
KR100505665B1 (ko) 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP3693060B2 (ja) * 2003-09-24 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法
JP4728079B2 (ja) * 2005-10-07 2011-07-20 ルネサスエレクトロニクス株式会社 半導体装置用基板および半導体装置
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160239A (ja) * 1986-12-23 1988-07-04 Nec Corp リ−ド・ボンデイング方法
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
TW263596B (ja) * 1992-12-28 1995-11-21 Mitsui Mining & Smelting Co
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
JPH07161765A (ja) * 1993-12-03 1995-06-23 Hitachi Cable Ltd フィルムキャリア型半導体装置
JPH07169795A (ja) * 1993-12-16 1995-07-04 Seiko Epson Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026147A1 (en) * 1999-10-04 2001-04-12 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6744122B1 (en) 1999-10-04 2004-06-01 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR100651788B1 (ko) * 2000-04-25 2006-11-30 삼성테크윈 주식회사 Ｔｂｇａ 반도체 팩키지 제조 방법
US6854095B2 (en) 2002-05-30 2005-02-08 Fujitsu Limited Designing method and a manufacturing method of an electronic device
KR20160084914A (ko) * 2015-01-06 2016-07-15 매그나칩 반도체 유한회사 방열 반도체 소자 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR19980063532A (ko) 1998-10-07
KR100315138B1 (ko) 2002-02-28
US6011315A (en) 2000-01-04
TW351843B (en) 1999-02-01

Similar Documents

Publication Publication Date Title
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP3967263B2 (ja) 半導体装置及び表示装置
US7470568B2 (en) Method of manufacturing a semiconductor device
JPS63119552A (ja) Ｌｓｉチツプ
JP2008135719A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2626621B2 (ja) 半導体装置の製造方法
JPH1022334A (ja) 半導体装置
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
US11942432B2 (en) Method for packaging COF
JP4053507B2 (ja) 半導体装置の製造方法
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
JP4705070B2 (ja) 半導体装置、その製造方法、及び、表示装置の製造方法、
TW478121B (en) Soft packaging structure and method for making the same
JP2006019606A (ja) 電子部品の製造方法および電子部品ならびにｉｃカード
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
JP2001127117A (ja) Ｔａｂテープの製造方法
JP2003347366A (ja) 半導体装置用テープキャリア、半導体装置およびその半導体装置の製造方法
CN1442891A (zh) 软式封装构造及其制作方法
JP3019899B2 (ja) マルチチップモジュールの製造方法
JP2002299387A (ja) 半導体装置用テープキャリアおよびその製造方法
JPH11330149A (ja) 半導体装置、配線基板、電子装置及びその製造方法
JP2004207550A (ja) 半導体装置用テープキャリア
JP2001085557A (ja) 配線基板、半導体装置、それを用いた電子装置及びその製造方法
JPS63226039A (ja) フィルムキャリアおよびこのフィルムキャリアを利用したボンディング方法