TW465112B - A process to form thin film transistor and the improvement method thereof - Google Patents

A process to form thin film transistor and the improvement method thereof Download PDF

Info

Publication number
TW465112B
TW465112B TW089114766A TW89114766A TW465112B TW 465112 B TW465112 B TW 465112B TW 089114766 A TW089114766 A TW 089114766A TW 89114766 A TW89114766 A TW 89114766A TW 465112 B TW465112 B TW 465112B
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
patent application
layer
scope
Prior art date
Application number
TW089114766A
Other languages
English (en)
Inventor
Jr-Yu Peng
Jia-Sheng He
Shr-Ming Chen
Ying-Jia Shiue
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to TW089114766A priority Critical patent/TW465112B/zh
Priority to US09/838,917 priority patent/US6548332B2/en
Application granted granted Critical
Publication of TW465112B publication Critical patent/TW465112B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732Bottom-gate only TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743Silicon
    • H10D30/6746Amorphous silicon

Landscapes

  • Thin Film Transistor (AREA)

Description

五>發明說明(π ; 本案係關於一種形成薄膜電晶體(th i η - f i 1 m .transUtor ,TFT)之製程及其改良方法,尤指一種應用 於液晶顯示器(liquid crystal display , LCD)的薄膜電 晶體之製程及其改良方法。 目前傳統映像管顯示器因為體積龐大及輻射線問題, 已經漸漸有被取代的趨勢,其中的最大主流就是液晶顯示 ,器,因為它具有省電及易於攜帶之優點,因此最先是成為 筆記型電腦的基本配備,隨著大尺寸技術的突破,使得此 _項產品成為桌上直視型平面顯示器的主流,可用於個人電 腦、遊樂器、&視器等市場,而成為未來的主導性產品。 現在的液晶顯不is絕大部份是以薄膜電晶體作為驅動元 件,其輸出特性對液晶顯示器的表現有極大的影響力,因 此如何改良薄膜電晶體的製程及特性不可諱言是相當重要 的課題。 請參閱第一圖,第一(a)-(d)圖顯示一般薄膜電晶體 的製程,在第一(a)圖中,於一基板1 〇上形成一閘極丨丨a, 閘極1 1 a的形成可分為兩步驟:(1 )先在基板丨〇上形成一層 導電層’(2)再利用後衫、钱刻等技術將多餘的導電層移 产除’就可形成閘極11a。接著在基板1〇和閘極lla的上方依 序沈積一層閘極介電層1 2、非晶矽層丨3經微影、蝕刻等步 驟製作非晶矽島(i s 1 a n d )如第一(b)圖、再沈積經推雜 非晶矽層1 5和金屬層1 6 ’即完成如第一(c )圖的結構。 接著如第一(d)圖所示’利用微影及蝕刻等步驟去除 部份的經推·雜非晶石夕層1 5和金屬層丨6,分別形成源極’'
111 465112 五、發明說明(2) 15a、汲極15b、源極電極16a和汲極電極i6t),跟著在整個 結構之上沈積一廣保違層17 ’以保護並隔離到目前為止所 完成的結構。再來如第一(e )圖所示’以蝕刻法將汲極電 極1 6b上方的保護層移除,形成接觸窗,然後在接觸窗内 及保護層1 7上沈積一層透明導電材料1 8,再微影、餘刻製 作透明電極就成為像素(pixel )電極18a,經過最後的回火 Unnea 1 )步驟,穩定材質結構並調整結晶性和界面特性, 即完成傳統的薄膜電晶體結構。 在上述步驟中,在蝕刻經摻雜非晶矽層丨5和金屬層i 6 時’部份未經摻雜的非晶矽層1 3也會跟著損耗,造成做為 通道的非晶矽層1 3厚度損失,所以一般會在非晶矽層丨3上 方以電漿輔助化學氣相沈積(piasma enhanced chemical vapor deposit ion ’ PEC VD)法沈積一層蝕刻終止層 (etch-stop layer),其成分通常為氮化矽,以形成所謂 的蝕刻阻擋型(etch stopped,ES)薄膜電晶體,其製程如 第二(a)-(f)圖所示。首先請參閱第二(a)圖,如先前所 述在基板1 0上形成一閘極Π a,然後如第二(b)圖所示, 在基板10和閘極11a上方依序沈積一層閘極介電層12 ' 晶矽層1 3和絕緣層(氮化矽層)丄4 ^ 接著如第二(c)圖所示,利用微影及蝕刻等技術移除 的絕緣層14 Μ呆留閘極上方部份的絕緣層 蝕 =止層Ua。然後在非晶石夕層13和触刻終止層ua的= W沈積一層經摻雜非晶矽層1 5和金屬層1 6,即完成如第 二U)圖的結構。 弟
第5頁 五'發明說明(3) 、再請參閱第二(e)圖,利用微影及蝕刻等步驟去除部 伤的非晶矽層13,經摻雜非晶矽層15和金屬層16,分別形 • j源極15a、汲極15b、源極電極16a和汲極電極Ub,因為 =刻終竭4a的保護,下方的非晶矽層13並不會被蝕 二紐,接著在整個結構之上沈積—層保護層1 7,以保護益 &離到目前為止所完成的結冑,再來如第二⑴圖所示, *,^ ί"將'及極電極1 6 b上方的保護層移除,形成接觸 二:2 ί在接觸f内及保護層1 7上沈積一層透明導電讨 *^在伴蹲t 及蝕刻保護層17上方的部份導電材料,則保留 # ρ、二5 7上的導電材料部份就成為像素電極1 8a,經過 性欠即^火步驟’穩定材質結構並調整結晶性和界面特 終止芦ll成所謂的蝕刻阻擋型薄膜電晶體結構,如此蝕刻 題。 &下方的非晶矽層1 3就不會再有厚度損失的間 在蝕^終,要特別注意的是,因為源極15a與汲極丨5b橫跨 層1 3具有、a層丨43兩側,對於蝕刻終止層1 4a下方的非晶矽 (parasiti、道開啟與關閉的作用,產生寄生電晶體 特性圖c 2 translstcr)的效果,使得薄膜電晶體的輸出 現象’如i極電流對閘極電壓圖)有雙峰(double h⑽P) 時,通過、,三圖所示,當對薄膜電晶體的閘極施一電壓 會出現三f極的電流在線性區域會成兩階段變化,更甚者 法明確定^,化,稱為二峰(tr丨p 1 e hump)現象,如此無 的薄膜你s '專膜電晶體開與關的狀態,這對作為驅動元件 包a曰體來說是極嚴重的缺陷。另外’當蝕刻終止層
第6頁 ^ fc>5 1 ^ 2 ----- 五、發明說明(4) 一 a人非日日矽層1 3的界面特性不匹配,戈日 非晶石夕層15與絕緣層14的步驟時,所使/將4,1 ..坐払雜 造成傷害’會出笼 用的電水對於元件 10-Π 1 Λ (s t ^ ° ^ L界電壓增大、次臨界斜率 su -threshold swing)變差等等不利的影響。 現在已知有一種改良方法,*薄 ? 成之降Γ P取4、㈣k 电日日to 7G件初步完 :之^ C已形成閘極、非晶矽層、源極 : 件,以改?之前,先以電趿處理半完成元 後即進行^二"t寺性,也有前例指出在非晶矽層形成之 p進仃弟夂電漿處理,利用高能電漿將分解離+ 3 Λ π λ-从^ 補具不連結鍵(danding b〇nd),避免其内 形成缺陷:另外,中華民國專利公告號36 5〇33 (利用Μ。 電漿處理薄膜電晶體的製造方法)亦提出 良方法,相異處是在完成保嫌犀盥導電 J頡似的改 永處理溥馭電晶體,也具有改良效果。但是, 、替 電漿處理手續不僅浪費成本、降低機台的生產4,同; 為電漿的f佈有其先天上的不均勻性,對於大面積的製程 控制也不容易,其間仍有可供改良的空間存在。 除了蝕刻阻擋型薄膜電晶體,另一類較為常見的為背 面触刻型(back channel etched,BCE)薄膜電晶體,其製 程如第一(a) - (e)圖所示。 其中要特別注意,以源極電極1 6 a和汲極電極1 β匕為遮 罩蝕刻經摻雜非晶矽層1 5以形成源極1 5a和汲極丨5b之後, 非晶砍成乃曝露在保護層1 7鑛膝的環境下,因電漿侵害和
第7頁 五.*、發明說明¢5) 保護層丨7的矽成分不同,會造成曝露的非晶矽材料產生不 _良的界面缺陷狀態,此界面狀態如果控制不當,也會造成 *薄膜電晶體元件的輸出特性不佳,同時在未對閘極施一電 壓時,因照光所產生的光電流也提高。 職是之故,本發明鑑於習知技術之缺失,並一本鐵而 不捨、精益求精之研究精神,為改善習知技術中薄膜電晶 .體的輸出特性不佳的問題,又要避免施以電漿處理所產生 的麻煩1終研發出本案形成薄膜電晶體之製程及其改良方 法,以期能有效解決習知技術中所存在的缺失。 一 本案之主要目的,即在於提供一種形成薄膜電晶體之 製程,可以在不施以電漿處理的情況下改善其輸出特性, 減少生產成本與時間。 本案之另一目的,即在於提供一種改良薄膜電晶體特 性之方法,可以在不施以電漿處理的情況下改善其輸出特 性,減少生產成本與時間。 根據本案之目的,欲形成一個薄膜電晶體,其製程包 括下列步驟:(a)提供一基板;(b)於基板上方形成一閘 極;(c )於基板及閘極上方形成一層閘極介電層;(d)於閘 _極介電層上方形成一層半導體材料層;(e )於半導體材料 層上方定義一源/汲極;(f)於半導體材料層及源/汲極上 方形成一保護層;以及(g)於辅助氣體之氛圍下實施一回 火步驟。 依據上述構想,如果此薄膜電晶體是作為液晶顯示器 的驅動元件,則基板應為透明基板,例如使用玻璃基板。
4 65 11 2 五、發明說明(6) 依據上述構想,閘極的材質可為複晶矽或金屬;閘極 介電層可為氮化矽層,較佳者為二氧化矽混合氮化矽層; 如果是背面触刻型薄膜電晶體,則半導體材料層為非晶石夕 層,如果是蝕刻阻擋型薄膜電晶體,則半導體材料層由非 晶石夕層和触刻終止廣共同組成1較佳者,飯刻終止層的材 質為氮化矽,以電漿加強化學氣相沈積法沈積而得;保護 層的材質較佳亦為氮化夕。 依據上述構想,回火時的辅助氣體為氫氣、水氣、惰 性氣體或是這些氣體以不同比例所組成的混合氣體,加熱 的時間約為1 0分鐘至1 0小時,可於常壓或減壓反應室中進 行。如果以氫氣或氫氣/氮氣混合氣體作為輔助氣體,則 加熱處理的溫度約在2 0 0 °c至3 0 0 °C之間;如果輔助氣體是 水氣/氬氣或水氣/氮氣混合氣體,則加熱處理的溫度約在 8 0 °C 至 3 0 0 °C 之間。 根據本案之另一目的,欲改良薄膜電晶體的特性,其 方法包括下列步驟:(a)將具備雛形的薄膜電晶體放入包 含有氫氣、水氣、惰性氣體或是這些氣體以不同比例所組 成的混合氣體中,其中具備雛形的薄膜電晶體包含基板、 閘極、半導體材料層、源/汲極和保護層;以及(b )於前述 氣體之氛圍下加熱處理薄膜電晶體。 本案得藉由下列圖式及較佳實施例之詳細說明,俾得 一更深入之瞭解: 本發明揭露了 一種薄膜電晶體的改良製程,當薄膜電 晶體元件製作完成後,在正常的回火步驟中加入某些輔助
五發明說明(7) ~ ' ----- 氣體1如純氫氣、水氣或是氫氣/氮氣混合氣體等等, .需改變原先回火步驟所使用的溫度和時間,在常壓忮溫 箱或是減壓反應室中即可實施,如此可省去電漿處 2 間:因而縮短薄膜電晶體元件的製造流程時間,又兼具: 善薄膜電晶體輸出特性中雙峰現象的效果。 、 第四圖顯不本發明應用至蝕刻阻擋型薄膜電晶體 要步驟。言耷參閱第四(a) _,首先於一基板2〇上沈積1 導电層21 ’如果此薄膜電晶體要作為控制液晶顯示器 動疋件,當然基板2 0要選用透明的材質,現今最普遍= 的疋玻璃基板,至於導電層可選用鉻、鉬、鈦、鋁或鉋厶 金等金屬材質’利用濺鍍法生成,另外’高摻雜的複晶ς 層也可作為導電層,利用化學氣相沈積法生成。 請參閱第四(b)圖,接著利用光阻微影定義出閘極區域’ 以蝕刻法去除掉多餘的導電層2丨,剩下的部份導電層就形 成閘極2 1 a ’然後在基板20和閘極2 1 a的上方依序沈積〜^ 閘極介電層2 2、非晶矽層2 3和絕緣層2 4 ,其中,氮化矽層 是最常使用的閘極介電層2 2,尤其是二氧化矽混合氮化砂 層’可利用電槳輔助化學氣相沈積(plasma enhanced •chemical vapor deposition,PECVD)法生成;而非晶矽 層2 3則是利用電漿輔助化學氣相沈積法生成;至於絕緣層 24則多使用氮化矽層’同樣以電漿輔助化學氣相沈積法生 成。 請參閱第四(c )圖’接著利用光阻微影定義出蝕刻終 止層的區域,以I虫刻法去除掉多餘的絕緣層2 4 ,剩下的部
h絕緣層就形成蝕刻終止層24a, 2 1 a的古,必 卿刻終止層2 4 a位於閘極 “a的上方,略小於閘極21a。然 止層24a的上方依床屮砝 交在非日曰矽層23和蝕刻終 26 , ^ . p依序沈積一層經摻雜非晶矽層25和金屬層 可以雜H夕層25可以直接藉由沈積而得,也 Ρ+,:非晶矽層,再以離子植入法將離子(多為 4 注入非晶矽層内;金屬層2 6則選用鉻、 .、鈦、鋁或鋁合金等金屬材質,利用濺鍍法生成。 請參閱第四(d)圖,接著利用光阻微影定義出源極和 上0、區域’以鞋刻法去除掉多餘的經摻雜非晶矽層2 5和 夺屬層2 6 ’剩下的部份經摻雜非晶矽層2 5就形成源極2 5 & 汲極25b,而剩下的部份金屬層26就形成源極電極26a和 >及極電極26b ’然後在非晶矽層23、源極電極26a和汲極電 極26b上方沈積一層保護層27,其成分可選用氮化矽,以 電漿輔助化學氣相沈積法生成。
請參閱第四(e)圖,接著利用光阻微影定義出接觸窗 的區域’以银刻法去除掉汲極電極2 6 b上方的保護層2 7, 形成接觸窗,然後在接觸窗内和保護層27上方沈積一層透 明導電層28,現多用氧化銦錫(IndiUIn-Tin 〇xide, ίΤΟ) ’可以導電又可以讓可見光穿透,其製程通常以物理 氣相沈積法申的漱錄法居多D 請參閱第四(ί )圖,接著微影蝕刻掉保護層2 7上方部 份的透明導電層’保留下來的部份透明導電層就形成像素 電極2 8 a。最後要施加一回火(加熱)步驟,以增加非晶 秒層的穩定性、改良源極/汲極的接觸特性、提高透明導
五/、發明說明(9) 電材料的結晶度及可見光穿透率、降低透明導電材料的電 阻率等等,這個步驟所需的加熱溫度可從80 °C到3 0 0 °C, 時間從1 0分鐘到1 0小時不等,端視製程需要,本案的特徵 即是在此一步驟中通入一些辅助氣體,如純氫氣、水氣、 咸是氫氣/氮氣混合氣體(氫氣佔20%-100% )等等,如此 不需要在沈積保護層前後利用電漿處理元件,可縮短薄膜 電晶體的製造總時間,同時又可改良薄膜電晶體裝置的輸 出特性,解決如雙峰、關閉電流過高、次臨界斜率過小的 不良現象。 + 以下舉出數個經不同輔助氣體及回火處理條件的實施 例: 實施例1 :在回火步驟時通入水氣,以2 0 0 °C加熱6 0分 鐘,其薄膜電晶體的輸出特性圖如第五圖所示,發現已無 雙峰現象,關閉電流也降低至1 0 -1 2級次安培,次臨界斜 率也增加了。 實施例2 :在回火步驟時通入氫氣,以2 5 0 °C加熱2 0分 鐘*其薄膜電晶體的輸出特性圖如第六圖所示,發現已無 雙峰現象,關閉電流也降低至1 0 - 1 3級次安培,次臨界斜 _率也增加了;第七圖則顯示此薄膜電晶體於照光/不照光 時的輸出特性圖,照光後的關閉電流已被抑制在1 0 - 11級 次安培,有文獻指出未經電漿處理時,照光關閉電流在 1 0 - 1 0級次安培左右,經氫氣電漿處理後則可被抑制在 1 0 - 1 1級次安培,可見本發明與利用電漿處理的薄膜電晶 體有類似的功效。
第丨2頁 4 65 11 2 五、發明說明(10) 實施例3 :在回火步驟時通入氫氣/氮氣混合氣體,以 2 5 0 °C加熱2 0分鐘,其薄膜電晶體的輸出特性圖如第八圖 所示,發現已無雙译現象,次臨界斜率也增加了。 除了上述的蝕刻阻擋型薄膜電晶體可通入辅助氣體進 行回火步驟外,本發明當然也可以應用在背面蝕刻型薄膜 電晶體,以改善其輸出特性,其流程步驟可藉由結合習知 技藝與前述發明特徵推衍而得,故不再加以贅述,當然, 本發明不只能應用在這兩種基本型之薄膜電晶體,舉凡薄 膜電晶體之製程,只要其中涉及回火處理,就可以通入輔 助氣體協助改善其特性,而屬於本發明之範疇。 本案得任熟悉此技藝之人士任施匠思而為諸般修飾, 然皆不脫如附申請專利範圍所欲保護者。
第13頁 4 6511
膜電晶體之主要步驟示意 圖式簡單說明 第一(a) - (e)圖係為習知形成薄 圖; 第一(a)( f )圖係為習知形成餘刻阻擋型薄膜電晶體之主 要步驟示意圖; 第三圖係為習知蝕刻阻擋型薄膜電晶體之輸出特性圖; 第四U)-(f)圖係為將本發明應用至蝕刻阻擋型薄膜電晶 體之主要步驟示意圖; 、aB 第五圖係為本發明經水氣處理的薄膜電晶體之輸出特性 圖; 第六圖係為本發明經純氫氣處理的薄膜電晶體之輸出 圖; 第七圖係為本發明經純氫氣處理的薄膜電晶體之照光/ 照光輸出特性圖;以及 ' 八圖係為本發明經氫氣/氮氣混合氣體處理的 之輸出特性圖 、 圖中主要元件標示如下: 10、20 :基板21 ··導電層 11 a、21 a :閘極1 2、2 2 :閘極介電層 1 3、2 3 :非晶矽層〗4、2 4 :絕緣層 14a、24a :蝕刻終止層1 5 ' 25 :經摻雜非晶矽層 1 5 a、2 5 a :源極 1 5 b、2 5 b :沒極 16、26 :金屬層16a、26a :源極電極 16b、26b :汲極電極17、27 :保護層 18、28 :透明導電層i8a、28a :像素電極
2001. 09. 25. 005

Claims (1)

  1. 46511, ΰ ___89114766__f 月曰 條正 ί ---1 六、申請專利範圍 1 . 一種形成薄膜電晶體之製程,其係包括步驟: (a)提供一基板; (b )於部份之該基板上方形成一閘極; (c) 於該基板及該閘極上方形成一閘極介電層; (d) 於該閘極介電層上方形成一半導體材料層; (e) 於該半導體材料層上方定義一源/汲極; (f) 於該半導體材料層及該源/汲極上方形成一保護 層;以及 (g) 於一辅助氣體之氛圍下實施一加熱處理步驟° 2 .如申請專利範圍第1項所述形成薄膜電晶體之製程, 其中該薄膜電晶體係應用於一液晶顯不器’則該基板為一 透明基板。 3 .如申請專利範圍第2項所述形成薄膜電晶體之製程’ 其中該透明基板係為一玻璃基板。 4 .如申請專利範圍第1項所述形成薄膜電晶體之製程, 其中該閘極係自一複晶石夕層及一金屬層中擇其一。 5 .如申請專利範圍第1項所述形成薄膜電晶體之製程, 其中a玄閘極”電層係為一氮化疗層。 6 ·如申請專利範圍第1項所述形成薄膜電晶體之製程, 其中該半導體材料層係為一非晶矽層。 7 .如申請專利範圍第1項所述形成薄膜電晶體之製程, 其_該半=體材料層係為一非晶矽層以及一蝕刻終止層。 8 .如申請專利範圍第7項所述形成薄膜電晶體之製程, 其中該#刻終止層係為一氮化矽層。
    第16頁 2001.09. 25. 006 六、申請專利範圍 9 _如申請專利範圍第8^ 其中鸪I化0層#所述形成薄膜電晶體之製裎, 之。A化矽層之形成係以電毁輔助化學氣相沈積法為 i〇 =申請專利範圍第1項所述形成薄膜電晶體之製 沈積法形成。 子植入法或電槳輔助化學氣相 裎,复t申凊專利1&圍第1項所述形成薄膜電晶體之製 程其中該保護層係為一氮化矽層。 i2复:申請專利範圍第1項所i形成薄膜電晶體之製 中該輔助氣體係自氣氣、水氣、惰性氣體及其混合 紙體所組成之群體中選出之一氣體。 1 3如中請專利範㈣1 2項所述形成薄膜電晶體之製 程,其中該加熱處理之時間範圍係介於1〇分鐘至1〇小時之 間。 1 4 ·如申請專利範圍第i 3項所述形成薄膜電晶體之製 程’其中該加熱處理步驟係於常壓下實行。 1 5 .如申請專利範圍第丄3項所述形=薄膜電晶體之製 程,其中該加熱處理步驟係於減壓下實行,其壓力範圍為 ITorr 至750Torr 。 1 6 .如申請專利範圍$ i 2項所述形成薄媒電晶體之製 程,其中該輔助氣艘係為氫氣,則於該步驟(§)中,該加 熱處理步驟之溫度範圍係介於2〇〇 〇c至3〇〇。〇之間。 1 7 .如申请專利範圍第1 2項所述形成薄膜電晶體之製 程,其中該輔助氣體係為水氣與氣氣或氮氣之混合氣體, 第17頁 2001.09. 25.007 4 651 _案號 89114766 __年月日_修正 六、申請專利範圍 水氣體積比例範圍係介於20%至100%之間,則於該步騍(g) 中’該加熱處理步驟之溫度範圍係介於80 t至300 °C之 間。 1 8 如申請專利範圍第1 2項所述形成薄膜電晶體之製 程,其中該輔助氣體係為氫氣與氮氣之混合氣體,氫氣體 積比例範圍係介於20%至1 〇〇%之間’則於該步驟中,該 加熱處理步驟之溫度範圍係介於2 0 〇。(:至3 0 0 °C之間。 1 9 _ 一種改良薄膜電晶體特性之方法,其中該薄膜電晶 體包含一基板、一閘極、一半導體材料層、一源/汲極以 及一保護層,其係包括步驟: (a) 導入一辅助氣體’其係自氫氣、水氣、惰性氣體 及其混合氣體所組成之群體中選出之一氣體;以及 (b) 於该輔助氣體之氛圍下加熱處理該薄膜電晶體。 2 0 .如申請專利範圍第1 g項所述改良薄膜電晶體特性 之方法’其中該加熱處理之時間範圍係介於丨〇分鐘至丨〇小 時之間° 2 1 .如申請專利範圍第2 0項所述改良薄膜電晶體特性 之方法,其中該加熱處理步驟係於常壓下實行。 2 2 .如申请專利範圍第2 0項所述改良薄膜電晶體特性 之方法,其令該加熱處理步驟係於減壓下實行。 2 3 ·如申请專利範圍第1 g項所述改良薄膜電晶體特性 之方法,其中該輔助氣體係為氫氣,則於該步驟(b)中, 該加熱處理步驟之溫度範圍係介於2〇〇它至“^它之間。 2 4 .如申請專利範圍第1 9項所述改良薄膜電晶體特性
    第18頁 2001.09. 25.008 4 6.; j , —---‘案號89114766 _年月 日 佟不 六、申請專利範圍 ' =方法’其中該輔助氣體係為水氣與氬氣或氮氣之混合氣 體’水氣體積比例範圍係介於20%至1〇〇%之間,則於該步 驟(b)中,該加熱處理步驟之溫度範圍係介於2〇〇至^ t之間。 u 2 5 .如申請專利範圍第丄9項所述改良薄膜電晶體特性 ,方法’其中該辅助氣體係為氫氣與氮氣之混合氣體,氫 氣體積比例範圍係介於20%至1〇〇%之間,則於該步驟(b) 中’該加熱處理步驟之溫度範圍係介於8〇 t至3〇〇它之 間ϋ 2 6 . —種用於液晶顯示器之薄膜電晶體之製程,其係包 括步驟: (a) 提供一透明基板; (b) 於部份之該透明基板上方形成一閘極; (c) 於該透明基板及該閘極上方形成一閘極介電層; (d) 於該閘極介電層上方形成一半導體材料層; (e) 於該半導體材料層上方定義一源/汲極; (f )於該半導體材料層及該源/汲極上方形成一保護 層; (g) 移除該源/汲極上方之部分該保護層以形成一接觸 囪, (h) 於該接觸窗内形成一導電電極;以及 (i) 於一輔助氣體之氛圍下實施一加熱處理步驟。 2 7 ·如申請專利範圍第2 6項所述薄膜電晶禮之製程’ 其中於該步驟(g)中,該部份保護層之移除係以乾渴敍刻
    第19頁 2001.09. 25.009 丨丨案號89114766_年月曰 修正_ 六、申請專利範圍 為之。 2 8 ·如申請專利範圍第2 6項所述薄膜電晶體之製程, 其中該步驟(h)更包括步驟: (hi)於該接觸窗内及該保護層上方形成一導電層;以 及 (h2)移除該保護層上方之該部份導電層,而保留該剩 餘之該導電層以成為該導電電極。 2 9 ·如申請專利範圍第2 8項所述薄膜電晶體之製程, 其中該導電層係為一透明導電層。 3 〇 *如申請專利範圍第2 9項所述薄膜電晶體之製程, 其中該透明導電層係為一氧化銦錫層。 3 1 ·如申請專利範圍第2 6項所述薄膜電晶體之製程, 其ΐ該輔助氣體係自氫氣、水氣、惰性氣體及其混合氣體 所組成之群體中選出之一氣體。 3 2 _如申請專利範圍第3 1項所述薄膜電晶體之製程, 其中該加熱處理之時間範圍係介於1 0分鐘至1 0小時之間。 3 3 如申請專利範圍第3 2項所述薄膜電晶體之製程, 其中該加熱處理步驟係於常壓及減壓環境中擇一實行。 3 4 ·如申請專利範圍第3 1項所述薄膜電晶體之製程, 其中該輔助氣體係為氫氣,則於該步騍(i)中,該加熱處 理步驟之溫度範圍係介於200 °C至3 00 °C之間。 3 5 ·如申請專利範圍第3 1項所述薄膜電晶體之製程, 其中該輔助氣體係為水氣與惰性氣體之混合氣體,水氣體 積比例範圍係介於20%至100%之間,則於該步驟(i)中,該
    第20頁 2001.09. 25.010 4 6^' f I
    第21頁 2001.09. 25.011
TW089114766A 2000-07-24 2000-07-24 A process to form thin film transistor and the improvement method thereof TW465112B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW089114766A TW465112B (en) 2000-07-24 2000-07-24 A process to form thin film transistor and the improvement method thereof
US09/838,917 US6548332B2 (en) 2000-07-24 2001-04-20 Thermal treatment process for forming thin film transistors without the use of plasma treatment to further improve the output property of the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089114766A TW465112B (en) 2000-07-24 2000-07-24 A process to form thin film transistor and the improvement method thereof

Publications (1)

Publication Number Publication Date
TW465112B true TW465112B (en) 2001-11-21

Family

ID=21660523

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089114766A TW465112B (en) 2000-07-24 2000-07-24 A process to form thin film transistor and the improvement method thereof

Country Status (2)

Country Link
US (1) US6548332B2 (zh)
TW (1) TW465112B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677101B (zh) * 2009-12-04 2019-11-11 日商半導體能源研究所股份有限公司 半導體裝置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10358586B4 (de) * 2003-12-08 2008-02-21 Keiper Gmbh & Co.Kg Getriebegehäuse eines Sitzverstellgetriebes für ein Kraftfahrzeug
TWI316274B (en) * 2006-07-14 2009-10-21 Au Optronics Corp Method for fabricating thin film transistor
KR101182230B1 (ko) * 2009-12-15 2012-09-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
US9548377B2 (en) * 2013-09-16 2017-01-17 Texas Instruments Incorporated Thermal treatment for reducing transistor performance variation in ferroelectric memories
US9691625B2 (en) * 2015-11-04 2017-06-27 Lam Research Corporation Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level
US10843591B2 (en) 2016-01-19 2020-11-24 Fisher & Company, Incorporated Gear assembly for a seat adjuster
US10953772B2 (en) 2016-09-08 2021-03-23 Fisher & Company, Incorporated Open architecture power length adjuster assembly for a vehicle seat and method of manufacturing the same
US11766956B2 (en) 2016-09-08 2023-09-26 Fisher & Company, Incorporated Open architecture power length adjuster assembly for a vehicle seat and method of manufacturing the same
US11273506B2 (en) 2016-09-08 2022-03-15 Fisher & Company, Incorporated Open architecture power length adjuster assembly for a vehicle seat and method of manufacturing the same
WO2020146579A1 (en) 2019-01-09 2020-07-16 Fisher & Company, Incorporated Power seat track assembly
US11760233B2 (en) 2019-02-20 2023-09-19 Fisher & Company, Incorporated Ultra-compact power length adjuster with anti-back drive capability and pinion-rack output for a vehicle seat
US11485255B2 (en) 2020-05-01 2022-11-01 Fisher & Company, Incorporated Gearbox for vehicle seat adjustment mechanism
US11529892B2 (en) 2020-05-01 2022-12-20 Fisher & Company, Incorporated Gearbox for vehicle seat adjustment mechanism
US12496937B2 (en) 2022-10-12 2025-12-16 Fisher & Company, Incorporated Vehicle seat adjustment system with power long rails
US12503016B2 (en) 2022-10-12 2025-12-23 Fisher & Company, Incorporated Vehicle seat adjustment assembly with reduced-backlash gear system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3440291B2 (ja) * 1995-05-25 2003-08-25 独立行政法人産業技術総合研究所 微結晶シリコン薄膜トランジスタ
US5959312A (en) * 1996-09-27 1999-09-28 Xerox Corporation Sensor with doped microcrystalline silicon channel leads with bubble formation protection means
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677101B (zh) * 2009-12-04 2019-11-11 日商半導體能源研究所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US6548332B2 (en) 2003-04-15
US20020048867A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
KR100453315B1 (ko) 물리적 기상 퇴적 진공챔버, 물리적 기상퇴적법, 및 그에 의한 박막디바이스와 액정표시장치
CN101356652A (zh) 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
US6548332B2 (en) Thermal treatment process for forming thin film transistors without the use of plasma treatment to further improve the output property of the thin film transistor
US7871872B2 (en) Method of manufacturing thin film transistor having lightly doped drain regions
JP3146113B2 (ja) 薄膜トランジスタの製造方法および液晶表示装置
CN104064472B (zh) 薄膜晶体管及其制作方法、显示装置
TW200915395A (en) Method of manufacturing thin film semiconductor device
JPH07235502A (ja) 半導体装置の製造方法
JPH09197435A (ja) 液晶表示装置、及びその製造方法
JPH11307777A (ja) トップゲート型薄膜トランジスタ及びその製造方法
JP4729881B2 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
JP2008108985A (ja) 半導体素子の製法
CN104716092B (zh) 阵列基板的制造方法及制造装置
JPH0738110A (ja) 半導体装置の製造方法
JPH0395939A (ja) 半導体装置の製造方法
TW535296B (en) Method for producing thin film transistor
JP3452679B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
JP2002151693A (ja) ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
JP3173058B2 (ja) 半導体薄膜の形成方法
JPH10177968A (ja) 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法
JP2917925B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ
JPH05275702A (ja) 薄膜トランジスタ
JP2003008027A (ja) 薄膜トランジスタアレイおよびそれを用いた液晶表示装置
JP2002268085A (ja) 液晶表示装置の製造方法および製造装置
JP3461348B2 (ja) 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent