TW511163B - Manufacturing method of semiconductor device - Google Patents

Description

511163 A7 B7 ___ 五、發明説明（1 ) 發明所屬之技術領域 !ΓΓ卜！，丨 (讀先閱讀背面之注意事項再填寫本頁) 本發明係關於半導體裝置之製造技術，特別是關於半 導體裝置的製造過程之層間絕緣膜的乾蝕刻技術。 先行技術 於VLSI、ULSI等半導體裝置之製造方法，爲了導電接 續被形成於半導體晶圓（以下簡稱晶圓）的主面之電晶體間以 及金屬配線間，而在被形成於電晶體構造的上部以及配線 間的層間絕緣膜（主要以氧化矽爲主成分的薄膜，以後簡稱 氧化膜）上，使用了利用電漿的乾蝕刻技術形成微細的接觸 孔，於該接觸孔內充塡半導體或者金屬。接著，透過此半 導體或者金屬電氣接續電晶體間以及金屬配線間。 乾蝕刻技術，係使被導入真空容器內的蝕刻氣體藉由 從外部施加的高頻電力使其電漿化，使在電漿中產生的反 應性自由基或離子在晶圓上高精度地反應，選擇性蝕刻被 蝕刻膜（層間絕緣膜）的技術。 經濟部智慧財產局員工消費合作社印製 伴隨著半導體裝置的微細化、高速化，減低在藉由乾 蝕刻技術所形成的接觸孔內之下底半導體層或者下底配線 與被充塡的金屬之接觸電阻是很重要的課題。 作爲減低在被乾蝕刻加工的接觸孔（貫孔）內之接觸電阻 的技術，或者是防止在接觸孔的底面之配線腐蝕的技術， 已有以下方法係屬已知。 (1)特開平4-2861 1 5號公報（先行技術1): 於此先行技術1，揭示一種爲了接觸孔內的異物除去以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^ — 511163 A7 ___ B7 _ 五、發明説明（2 ) I—rrr 卜— If (請先閲讀背面之注意事項再填寫本頁) 及低電阻化，在蝕刻後，暴露於含有被加熱的氫氣的環境 或者含有氫電漿的環境，或者是含有氫電漿與氯電漿的環 境以除去堆積於接觸孔內的堆積物之技術。 (2) 特開平1 1 -25 1294號公報（先行技術2): 於此先行技術2，揭示一種以在下底有金屬矽化物的場 合爲前提之低電阻接觸之形成技術。根據此先行技術2，使 接觸孔形成後之光阻劑遮罩藉由灰化除去的場合，爲了防 止金屬矽化物的氧化，使用氮系活性種。 (3) 特開平1 1-145282號公報（先行技術3) ·· 於此先行技術3，揭示一種使不在貫孔底面發生鋁配線 等的腐蝕，而除去包含附著於貫孔側壁的鋁等金屬的堆積 膜之技術。根據此先行技術3，利用還原性氣體之BCh電漿 ’除去貫孔內的堆積物後，使用含有氫或氧的電漿進行光 阻劑灰化。 線屬 此外，在VLSI、ULSI等之半導體裝置的製造被要求提 高產出率的提高。爲了謀求產出量的提高，製造設備以如 下所述之多真空室方式的處理系統係屬已知。 經濟部智慧財產局員工消費合作社印製 (4) 美國專利第5292393號公報（先行技術4): 於此先行技術4 ’揭75 —種由蝕刻（etch)、成膜 (deposition)、濺鍍（sputtering)以及RTA(快速熱處理回火： rapid thermal annealing)室所構成的多真空室方式之處理系 統。 發明所欲解決之課題 本紙張尺度逍用中國國家標準(CNS ) A4規格（210 X 297公釐）"" -- 511163 Μ ___ Β7 五、發明説明（3 ) 以0·1/ζ m以下的設計規範製造ULSI裝置的場合，以下 各點被要求得更嚴格。 (1) 孔深孔徑比（接觸孔的深度/接觸孔的直徑）在15以上 〇 (2) 達成無弧狀蝕刻形狀（bowing-free etched shape)之高 選擇接觸孔鈾刻。 (3) 謀求接觸孔內之接觸電阻的降低。 又’關於弧狀（或爲弓形，bowing)，已揭示於2000 Dry Process Symposium,根岸等執筆之 HHigh-Aspect-Ratio Contact Hole Etching in UHF-ECR Plasma"，pp31-36 〇 爲實現如此要求，發明人等檢討謀求接觸孔內之接觸 電阻的減低之技術。以下說明檢討內容。 接觸孔加工使用UHF-ECR裝置來進行。例如，在真空 容器內導入 CF4，CHFs，C2F6，C3F6〇，C4F8，C5F8，C%F6等之氟 化碳氣體、以氬氣爲代表的稀有氣體以及氧氣氣體，在 0.5Pa至10Pa的壓力區域形成電漿，藉由使入射至晶圓的離 子能量以0.5kV至2.5kV加速，進行層間絕緣膜的選擇蝕刻 〇 形成孔深孔徑比高的接觸孔的場合，有必要抑制鈾刻 停止，而且提高對產出率有影響的蝕刻速度。因此，由蝕 刻開始直到蝕刻結束爲止使離子能量保持較高而維持一定 並進行蝕刻。 此外，在晶圓面內存在著蝕刻不均勻性。有必要防止 起因於此之晶圓面內的一部份之接觸孔之未開孔。因此， $紙張尺度適用中國國家標準（CNS ) A4規格(210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 511163 A7 B7 五、發明説明（4 ) 使蝕刻時間對接觸孔深度過度蝕刻120至130%程度。又， 所謂在晶圓面內的蝕刻速度之不均一，係指晶圓的中心部 與外周部之鈾刻速度產生差異而言。 過度鈾刻，於一部份的接觸孔，該接觸孔的底面之主 動區域或是配線層的表面，對剛剛好的露出的鈾刻時間， 進而增加20%〜30%程度的時間暴露於高離子能量之離子 衝撃。亦即，藉由此衝擊使主動區域內或是於其表面產生 損傷。此主動區域具體而言係指作爲MOS元件發揮功能的 單晶矽基板內所形成的MOS電晶體的源極/汲極區域。 進而，藉由氟化碳氣體的解離，在電漿中被產生的碳 自由基或氧自由基藉由入射離子而被打入主動區域內。因 此，在主動區域內含有SiC或SiOx的高電阻層被形成數nm 深。此高電阻層成爲使接觸電阻增大的原因。接觸電阻的 增大，妨礙ULSI等半導體裝置的高速化。 爲了抑制由於此高電阻層導致接觸電阻的增大，在接 觸孔形成工程之後，考慮導入以含氟量多的氣體，例如在 CF*內混入氬氣或者氧氣的氣體系形成電漿，以500V以下之 比較低的離子能量除去高電阻層的工程。 然而，在氣體中，含有多量的C(碳元素）或是0(氧元素 )的源故，在接觸孔內的主動區域表面會有高電阻層殘留。 因此，有必要使用含氟酸水溶液的溶液進行濕式處理工程 ，除去高電阻層。 在濕式處理工程因爲進行等方性的蝕刻，接觸孔側壁 的絕緣膜也同時被削除。亦即，對於設計尺寸而言，會有 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 (請先閲讀背面之注意事項再填寫本頁) ·—_

、1T 經濟部智慧財產局員工消費合作社印製 511163 A7 _ B7 ___ 五、發明説明（5 ) 完工尺寸變寬的新問題產生。特別是在1G位元以上的 DRAM(動態隨機存儲記憶體）的製程上，成爲妨礙微細化的 (請先閱讀背面之注意事項再填寫本頁) 重要原因。 本發明有鑑於上述問題點，目的在於提供謀求高集積 化以及高速化之半導體裝置的製造方法。 本發明之其他目的在於謀求提高半導體裝置之製造產 出率。 本發明之前述以及其他目的與新的特徵，將藉由本說 明書的記載以及附圖來詳加說明。 供解決課題之手段 本發明所揭示之發明之中，簡單說明具有代表性者之 槪要如下。 本發明之半導體裝置之製造方法由以下工程所構成。 在主面具有半導體層或導體層的基板上形成層間絕緣 膜的工程， 經濟部智慧財產局員工消費合作社印製 在前述層間絕緣膜上，形成位於前述半導體層或者導 體層上而具有開口的遮罩的工程， 在使氟化碳氣體以及氧氣的氣體激發爲電漿狀態之環 境內通過前述遮罩的開口選擇性蝕刻前述絕緣膜，形成前 述半導體層或者導體層的表面露出的絕緣膜開口的工程’ 在把還原性氣體激發爲電漿狀態的環境內，對前述S 板施加使該環境內的離子加速的偏壓，處理前述開口內露 出的半導體層或者導體層的表面的工程，以及

本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） Q —Ο — 511163 A7 B7 五、發明説明（6 ) 於前述開口內埋入半導體或者導體的工程。 (請先閱讀背面之注意事項再填寫本頁) 根據上述手段，使藉由電漿蝕刻而露出的半導體層或 者導體層的表面，以將還原性氣體（例如含有氫氣的氣體）激 發爲電漿狀態的環境內進行處理，除去前述蝕刻時形成的 前述半導體層或者導體層表面所存在的碳化物或者氧化物（ 例如矽層的場合，爲含有SiC，SiOx的高電阻層）。亦即， 藉由對前述基板的偏壓施加其表面受到離子衝擊，藉此對 堅固結合的化合物供給能量，所以碳（C)或者氧（0)容易切離 ，接著可以藉由與自由基之反應除去表面的高電阻層。亦 即，可以抑制在層間絕緣膜的微細的開口（接觸孔或者貫孔） 內之接觸電阻的增大。亦即，可以實現半導體裝置之高集 積化以及高速化。 發明之實施型態 以下，根據圖面詳細說明本發明之實施型態。又，供 說明實施型態之圖面，具有同一功能者賦予同一符號而省 略其重複說明。 經濟部智慧財產局員工消費合作社印製 第1實施例 本發明之實施所使用的UHF—ECR(電子迴旋加速器共 振·· Electron Cyclotron Resonance)電漿鈾刻裝置之槪略圖顯 示於第1圖。 首先簡單說明蝕刻裝置之全體構成。在本實施例於真 空容器1的周圍設置空心線圈2。對真空容器1內通過氣體流 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） _ q _ 511163 A7 B7 五、發明説明（7 ) 量計13、氣體導入管3以及氣體倒入口 3a，3b導入原料氣體 (GAS)。介由同軸電路4、整合器5對電磁波放射天線供給以 UHF電源（450MHz)6產生的電磁波。接著，介由前述空心線 圏2所產生的磁場與電磁波之相互作用在真空容器1內產生 電漿。此外，在前述電磁波放射天線被設置RF偏壓電源 (13·56ΜΗζ)8而藉由程序可以改變施加偏壓。 在真空容器1內有下部電極9，於此上設置有被加工試 料之半導體基板（半導體晶圓）10。於此下部電極9，介由模 塊化電容器12接續高頻偏壓電源（800kHz)ll。在高頻偏壓電 源11所產生的峰對峰（peak to peak)電壓Vpp大約爲〇.5kV〜 2kV。藉由此Vpp將電漿中的離子拉引至半導體基板，藉由 離子衝撃促進被形成於半導體基板表面的層間絕緣膜（氧化 膜）之向異性蝕刻。 在本實施例，原料氣體使用C5F8與Αι*之混合氣體。真 空容器1內以被設置於真空排氣系14與真空容器1之間的導 通閥15調整成爲5〜40 mTorr。 其次，針對電磁波供給系詳細說明。藉由UHF電源產 生之450MHz之電磁波，藉由同軸電路供給至在接地電位導 板16上介由介電質17而設置的鋁製圓板狀導體板18上。藉 由使圓板狀導體板的直徑爲指定長度，使激發震盪模式被 形成於與介電質之界面。在本實施例使用可以產生TM01模 式的激發震盪的直徑約35cm的導體板。於這樣的接地電位 導體板、介電質、導體板所構成的微滑動天線構造，藉由 供電點位置不同，可以改變從供電點起算之阻抗。其値一 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — I — rltlIlf, (請先閱讀背面之注意事項再填寫本頁) 訂 線一 經濟部智慧財產局員工消費合作社印製 511163 A7 B7 五、發明説明（8 ) (請先閲讀背面之注意事項再填寫本頁) 般從中心至導體板端緣爲止係0至300 Ω。亦即，爲了要取 阻抗整合，以高效率輸送電磁波至導體板背面，並且使維 持電漿的產生，採取如第1圖所示由避開導體板的中心X0之 偏心點X α以同心圓狀進行供電，達成很高的軸對稱性與 放射效率。此外，雖未圖示，亦可將來自同軸電路的電磁 波分割爲2系統，使一方較另一方通過長度長四分之一波長 之電路，而供給至圓板狀導體板上的2點。藉由使電磁波的 傳送電路產生四分之一波長的長度差可以使相位產生90度 的差異。藉由在圓板狀導體板上合成旋轉電場可以激發圓 偏波。藉此，提高放射電場的軸對稱性，與對根據電子迴 旋加速共振之電磁波的電子動能的吸收效率。 經濟部智慧財產局員工消費合作社印製 其次，說明原料氣體的導入。原料氣體藉由原料氣體 供給管3由接地電位導體板16的背面導入。激發ΤΜ01模式 的場合，在中心Χ0起偏移的位置上存在圓週形的電場節點 。亦即，如第1圖所示在電場強度成爲最小的位置設氣體導 入口 3a，3b。由此氣體導入口 3a，3b導入氣體可以防止局部 放電。此外，在圓板狀導體板1 8設有空間，成爲藉由被設 於表面的至少10個以上的微小孔進行氣體的均勻分散的構 造。 在圓板狀導體板1 8表面被固定有至少設10個以上微小 孔的矽圓板19。矽圓板19爲可以消費掉電漿中產生的成爲 降低與多晶砂等遮罩材料或氮化矽膜與矽氧化膜之選擇比 的原因的氟自由基。在此圓板狀導體板1 8可以透過冷媒導 入管（未圖示）導入被調整爲適當溫度的冷媒。藉此，可以控 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 511163 A7 B7 五、發明説明（9 ) 制矽圓板19的表面爲所要的溫度。 (請先閲讀背面之注意事項再填寫本頁) 在被加工試料設置手段之下部電極9的中央部，具備有 保持被加工試料之晶圓之用的夾具部（晶圓保持機構）20。夾 具部20的夾具機構，例如使用靜電夾具。雖未有詳細圖示 ，此靜電夾具之保持晶圓之面，成爲例如由氮化鋁等所構 成的2枚陶瓷薄膜之間夾入銅薄膜等導體薄膜的構造。接著 ，電壓供給導線透過由線圈等所構成的低通濾波器連接於 直流電壓電源。 又，此晶圓保持機構，採用藉由夾具構件進行機械式 夾持的機械夾具亦可。此外於此靜電夾具設有未圖示之傳 熱氣體供給孔，例如藉由供給氦氣，可以提高由下部電極 對晶圓之熱傳導效率。 進而，在下部電極9的周邊部配置有圓環狀構件21 (以下 稱爲對焦環）。此對焦環，可以由導體或絕緣體構成，具有 高頻偏壓電力的施加、表面溫度調整功能，具有使電漿中 的自由基分佈均勻化的作用。亦即，對焦環使晶圓中心部 與周邊部之自由基分佈均勻化。 經濟部智慧財產局員工消費合作社印製 使對下部電極9之靜電夾具施加的高頻偏壓電力以電容 器22分割，供給至對焦環21。在此場合，電力的分割比係 由晶圓前面的外皮電容與前述電容器電容的比率來決定的 ，所以要改變對對焦環21施加的高頻偏壓電力，只要使電 容器22爲可變電容即可。此外，透過未圖示的阻抗整合器 施加高頻偏壓電力也有同樣的效果。此外，上述對焦環21 以在與下部電極9同電位的電極外周部介由氧化鋁等所構成 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 511163 A7 B7 五、發明説明（10) 的電介質環而設置亦可。在此場合，電介質相當於前述電 容器22，可以藉由改變厚度而改變電容，可以變更對對焦 環21施加的高頻偏壓電力。 其次，參照第2圖（a)(b)說明使用第1圖所示之電漿蝕刻 裝置的半導體裝置的製造過程。 作爲被加工試料由單晶矽所構成的半導體基板（矽晶圓 :直徑8英吋）被搬送至蝕刻裝置的真空處理室內。第2圖（a) 顯示在層間絕緣膜形成開口部（導通孔）的階段之矽晶圓主面 上的重要部位剖面圖。 於第2圖（a)，在半導體基板23內，被形成深度70nm或 者更少的源極、汲極區域23a，23b。在半導體基板23的主面 上，被形成例如厚度2nm的閘極氧化膜24。在該閘極氧化膜 24上被形成由多晶矽與鎢層積形成厚度200nm寬度lOOnm的 閘極電極25。接著，在閘極電極25的上面形成帽蓋層26a， 在閘極電極25的兩側面形成側壁層26b。此帽蓋層26a、側壁 層26b分別由氮化矽膜所構成。藉此，在曝光時即使遮罩對 準有所偏移的場合，也可以藉由選擇對氮化矽膜而言氧化 膜（層間絕緣膜）之選擇比高的蝕刻條件，避免閘極電極的露 出。因此，可以避免該閘極電極與氧化膜的貫孔內被埋入 的導體層之間的電氣短路。在閘極電極24上作爲層間絕緣 膜被形成厚度2000nm的氧化膜（氧化矽）27。進而，在氧化 膜27的上部被形成厚度80nm的防反射膜以及厚度500nm的 光阻劑遮罩29。在光阻劑遮罩29上直徑120nm的孔狀圖案被 曝光顯影。而，防反射膜28，在第1圖所示之鈾刻裝置的真 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁)

、1T •線·· 經濟部智慧財產局員工消費合作社印製 511163 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（n) 空容器i內藉由例如N2，CF4混合氣體對應於光阻劑遮罩29之 孔狀圖案被選擇鈾刻。 接著，如第2圖（b)所示，以光阻劑遮罩29爲遮罩，使氣 化膜27被蝕刻。 在第1圖所示的蝕刻裝置的真空容器1內例如以500 ml/min導入氬氣，以15 ml/min導入CsFs，以18 ml/min導入 氧氣。此外，以使真空容器1內的壓力成爲15 mTorr的方式 調整導通閥。藉由450 MHz的高頻電力400W產生電漿，接 著對下部電極9施加800 kHz的高頻電力2000W(2.83W/cm2) ，蝕刻氧化膜27。在此場合，離子能量的判斷依據Vpp約 爲1.8kV。此外，以使由晶圓表面直到晶圓對面之天線表面 爲止的距離成爲30mm的方式調整下部電極9的高度，對天 線施加13.56MHz的高頻電力600W。 在這樣的處理條件，直徑1 20nm的孔鈾刻速度約爲 700nm/min的緣故，約以170秒（SI)可使貫孔到達源極/汲極 區域（主動區域），使該主動區域表面露出。然而，考慮晶圓 面之蝕刻速度的差異，爲使晶圓全面之所有的貫孔的開口 確實達成，如第5圖（a)所示使蝕刻時間爲190秒（S2)。此時之 剖面形狀如第2圖（b)所示。接著，第3圖（a)〜（d)係詳細顯示 該剖面形狀之圖。又，於第3圖（a)〜（d)省略第2圖所示之閘 極氧化膜、閘極電極以及側壁層。 隨著晶圓面內的位置，到達下底之主動區域爲止起， 直到結束蝕刻爲止的時間約有20秒（S2-S1).的時間，以約 1.8kV的高離子能量，衝撃主動區域（源極/汲極區域.）。因此 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I---^--^^--IAW------、w------線·----1 (請先閲讀背面之注意事項再填寫本頁) 14 511163 A7 B7 五、發明説明（12) ’如第3圖（a)所示，在主動區域產生結晶缺陷的損傷層30約 被形成50nm厚。此外，在主動區域的表面（損傷層30的上部 )被形成數nm含有SiC，SiOx的高電阻層31。進而，在孔之 內面堆積氟化碳膜32。前述高電阻層31被認爲係藉由以下 的機制形成的。 電漿中的碳自由基、氧自由基藉由具有能量的離子撞 擊入主動區域（單晶矽）中，或者碳或氧自身成爲C +或0 +之 離子，而被撞撃入主動區域中。接著，藉由碳或氧與矽結 合形成高電阻層3 1 〇 在此，根據本實施例，爲了減低損傷層3 1，藉由以下 的蝕刻方法形成接觸孔。 如第4圖（b)所示，接觸孔開始鈾刻時（1st stage)對下部 電極9施加800 kHz的高頻電力2000W(2.83W/cm2)。接著蝕 刻進行150秒之後（2nd stage)切換爲850W(1.20W/cm2)以此條 件進行蝕刻後直到開始蝕刻起1 50秒爲止，離子能量的判斷 依據Vpp約爲1.8kV，而150秒後起降低爲l.OkV。根據高頻 電力850W進行貫孔蝕刻的速度降低爲約400nm。因爲使過 度蝕刻量爲一定，所以總蝕刻時間設定爲220秒。藉此，下 底矽表面露出起約30秒係以Vpp =約l.OkV之比較低的離子 能量衝擊主動區域的砂表面。 亦即，與第3圖⑷相比如第4圖⑷所示損傷層30(深度） 降低。此外，如第4圖（a)所示被打入形成於損傷層30上部的 高電阻層31的碳或氧的量也減少的緣故，所以也可以減低 。又，於第4圖（a)〜（d)省略第2圖所示之閘極氧化膜、閘極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -15- 511163 A7 B7 五、發明説明（13) 電極以及側壁層。 在第5圖（b)所示的蝕刻的初期階段（ist stage)對下部電 極9施加的800 kHz的高頻電力，係在1000 W(2· 83 W/cm2)〜 2000W(2.83W/cm2)的範圍，切換時（2nd stage)將其減低至12 以下也可以得到同樣的效果。 進而，爲了減低損傷層，因與孔深孔徑比的關係考慮 離子能量控制。 第6圖係供求得蝕刻進行中的狀態之實質內容之側壁堆 積量與孔深孔徑比的關係之槪念圖。係由堆積性自由基之C 、CF2減去F或0對堆積膜的蝕刻量之値。在孔上部與C相 比F或0之自由基量較多所以堆積量較少，但在孔深孔徑 比3到4附近具有峰値。進而孔深孔徑比變高時堆積量減少 ，但再度在孔深孔徑比爲7至8程度再度增加。 在此，取代對入射離子能量進行步進控制（第5圖（b))， 亦即指使對下部電極施加的高頻電力階梯狀（數位）施加，而 改爲蝕刻開始將離子能量抑制在較低値，隨著蝕刻進行同 時增加離子能量。接著，在孔深孔徑比3至4附近達到最大 後，再度使其降低的連續控制，亦即線性控制Vpp，可以更 有效的實現遮罩選擇比的提高與損傷層的減低。 然而，於第5圖（a)，切換時間之150秒，係在使Vpp從 約1.8kV降低至l.OkV而進行蝕刻2200nm程度的限度時間。 較此切換時間爲短而減低Vpp的話蝕刻不會進行而會停止 。鈾刻是否會進行是由堆積於孔底部的氟化碳系的堆積膜 厚與離子能量之關係來決定的。孔深孔徑比較某値爲小的 本紙張尺度適用中國國家標準（CNS ) A4規格（2i〇X297公釐） (請先閱讀背面之注意事項再填寫本頁)

，1T 線« 經濟部智慧財產局員工消費合作社印製 511163 A7 B7 ____ 五、發明説明（14) 場合，附著係數小的自由基入射至孔底部，堆積膜厚變厚 ，蝕刻會停止。 亦即，例如使用光學干涉計即時觀測孔蝕刻的進行狀 況’在到達某個最佳孔深孔徑比之後，減低離子能量。藉 此’即使触刻裝置多少有些變化也不會有触刻停止的問題 ’可得安定的鈾刻結果。此處，所謂蝕刻裝置的狀態，係 指真空容器內的堆積膜的厚度、長時間使用後的狀態、裝 置間的微妙差異等。 此外，蝕刻氧化膜的場合，如第7圖所示，造成蝕刻停 止的自由基種之一之Ca(516nm附近）與除去堆積膜之自由基 種之一之0(777nm附近）之比（C2/0)與蝕刻停止之孔深孔徑 比有極佳的相關性。亦即，取代以光學干涉計直接測量蝕 刻深度，改已監測此C2/0比，以控制離子能量，亦即Vpp 。藉此，即使鈾刻裝置的狀態多少有些改變也不會有蝕刻 停止的問題，可得安定的蝕刻結果。 接著說明接觸孔深度較淺，孔深孔徑比在4以下的場合 。在此場合，孔內的堆積膜較厚的位置，與氧化膜與下底 膜之邊界位置幾乎一致。亦即，藉由使氧氣流量較通常的 流量增加以確保蝕刻的進行，亦即在氧化膜蝕刻途中避免 蝕刻停止同時採用第5圖（a)所示的離子能量控制程序可以減 低損傷層。 以下參照第3、4圖說明高電阻層之除去方法。 首先，如第3圖（b)所示，孔蝕刻後以氬氣、CF*、氧氣 混合氣體形成電漿，以VPP在500V以下的低偏壓條件進行 ( CNS ) i 210X297^¾ ) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 511163 A7 B7 五、發明説明（15) 高電阻層之除去。結果，有數nm的高電阻層被除去，但因 氣體中含有C或0等元素，會有若干高電阻層殘留下來亦 被證實。 此處，在本實施例，如第4圖（b)所示，首先藉由以氧氣 爲主體之灰化工程，除去光阻劑遮罩、防反射膜、氟化碳 膜。 其後，如第4圖（c)所示，暴露於氬氣、氫氣的混合氣體 電漿，以Vpp爲500V以下的低偏壓條件進行處理。例如以 100 ml/min導入氬氣，以200 ml/min導入氫氣使氣體壓力爲 4Pa而以450MHz之高頻電力800W產生電漿，對下部電極施 加800kHz之高頻電力10〜300W(0.014〜0·42 W/cm2)。在此 場合由晶圓表面至晶圓對向面之天線表面的距離爲90mm， 在天線施力卩有13·56ΜΗζ之高頻電力100W。特別是施加 800kHz高頻電力200W而Vpp約爲350V的場合，藉由氫自 由基的還原作用除去C、0，或者是藉由高電阻層自身的鈾 刻，有效率地除去高電阻層。 取代氬氣與氫氣之混合氣體，例如使用NH3，H2，N2H4 之至少一種，或者是NH3，H2，N2H4之至少一種與.Ar，He， Xe，Ne，Kr之至少一種之混合氣體亦可。特別是使NH3之混 合比在10〜80%，可以使高電阻層中含有的C以CN或CH 的揮發性氣體形式有效率地脫離、除去。 此外，本實施例係使氣體壓力爲4Pa，但在0.3〜300Pa 的壓力範圍內也可得到同樣的效果。這些氣體中，因爲不 含C或0,所以不會再度在接觸孔底形成含有SiC或SiOx 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 511163 A7 _ B7 _ 五、發明説明（16) 的高電阻層，可以有效率地洗淨。 回到第3圖，爲了完全除去第3圖（b)所示的殘存的高電 阻層31，在以氧氣氣體主體之灰化工程之後，例如以HF水 溶液爲代表的濕式洗淨亦被考慮。在此場合，如第3圖（c)所 示進行等方性蝕刻圖案有較設計尺寸更粗的傾向。此外， 因爲電漿氣體中含有多量的F，所以下底矽（30)也被削到。 接著，在接觸孔形成後埋入多晶矽33的插銷的場合，因爲 圖案尺寸的粗度，如第3圖（d)所示般插銷產生間隙34而埋入 產生異常。 在本實施例，藉由上述之蝕刻方法在高電阻層除去工 程（參照第4圖（c))可以完全除去高電阻層。因此，灰化工程 後對前述濕式洗淨的負擔可以減輕，可以抑制等方性的鈾 刻。因此，可以抑制貫孔直徑的擴張，對半導體裝置的微 細化作出貢獻。 此外，在本實施例，因爲在電漿氣體中含有多量的F， 所以可以解消如第3圖（c)所示那般削掉下底矽的情形。 進而，如第3圖（d)、第4圖（d)分別對比所示，可見到多 晶矽之插銷33形狀上的差異。亦即，在導入濕式洗淨的接 觸孔埋入多晶矽之插銷33的場合，因爲圖案尺寸的粗度緣 故，如第3圖（d)所示，插銷產生間隙，有產生埋入異常的情 形。另一方面，在本實施例解消圖案尺寸的粗度，如第4圖 (d)所示可以正常進行埋入。但是在此場合因爲使用含有Η 之氣體，Η會進入矽基板內的深處，但可以藉施以適溫的 退火處理而回復。亦即，在高電阻層除去工程後，放入退 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210Χ297公釐） 71 ^ (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 511163 A7 B7 五、發明説明（17) 火處理工程的話不會有半導體裝置的性能問題。此外，在 高電阻層除去工程後含有退火處理工程的話，不需要另行 放入退火工程，可以不增加工程數而進行高電阻層除去。 本實施例不限於使用第1圖之UHF—ECR蝕刻裝置’ ICP、//波一ECR、雙頻激發平行平板型等各種蝕刻裝置也 可以期待同樣的效果。 第2實施例 取代第1實施例的接觸孔蝕刻工程之離子能量控制，而 改以控制電漿中的自由基量的實施例說明如下。 如先前所說明的，蝕刻停止係由堆積於孔底面的氟化 碳膜厚與離子能量的關係來決定。使用C5F8與Ar氣體之氧 化膜蝕刻的場合，藉由在電漿中的解離，主要產生CF2、F 、〇以及C(亦有在這些原子或分子的名稱上附加自由基的 情形）。除此以外，CF3，CF, C2F4，C3F7等也會產生但對接觸 孔蝕刻工程不造成大影響，所以在此省略。 CF2、F、0以及C分別對孔側面之側壁附著係數S之 關係以下式表示。 SC> SF= S〇> SCF2 (數式） 爲了方便，F或0也以附著係數表示，但此附著係數 係與堆積膜的蝕刻機率對應。使用上述之附著係數的關係 ，求出Ai*，CsF8，〇2混合氣體程序之各自由基的側壁附著量 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 20- 511163 A7 B7 五、發明説明（18) 的孔之孔深孔徑比依存性之槪念圖顯示於第8圖。 於第8圖，曲線35顯示C(碳）的側壁堆積量。C因爲附 著係數高，多堆積於孔上部可能會成爲對遮罩之保護膜， 但隨著孔深孔徑比變高堆積量急速下降。另一方面曲 線3 6所示，因爲附著係數小所以即使孔深孔徑比變高也幾 乎不減少。相對對此，F(氟）以及0(氧）因爲附著係數在C 與CF2中間，所以如曲線37所示，孔深孔徑比高的孔的場合 到達底面的到達量減少。 根據第6圖所示之側壁堆積量與孔深孔徑比的關係，孔 深孔徑比到3〜4程度爲止，只要導入不使發生蝕刻停止的 充分的〇2流量的話，即使以後減低〇2的流量也不會發生蝕 刻停止。第9圖係本實施例的〇2流量控制方法。蝕刻開始時 使〇2流量爲18ml/min，在50秒後，蝕刻深度達到600nm(孔 深孔徑比爲5)的階段變更爲14ml/min。藉由此控制，與從蝕 刻開始起直到結束爲止導入一定〇2流量的程序相比，在下 底矽層（區域）露出的階段，可保持很厚的孔底部之堆積膜厚 。亦即，可以緩和離子能量的衝擊，可以減低損傷層的厚 度。 此處雖未圖示，在本實施例取代步進切替，也包括連 續的控制〇2流量。此外，組合前述第1實施例所說明的離子 能量控制與前述〇2流量控制也可以期待相同效果。 進而使對天線施加的13.56MHz之電力伴隨著鈾刻的進 行而調節，控制在天線表面消費掉的F自由基量，也有同 樣的效果。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 511163 A7 B7 五、發明説明（19) 接著進而與前述第1實施例同樣，藉由測量手段測定蝕 刻深度，反應該結果而控制〇2流量亦可。 第3實施例 參照第1 0圖說明在第1實施例所說明的本發明的高電阻 層除去工程適用於自對準（self-align)接觸孔加工的場合。 首先，如第10圖（a)所示，在半導體基板（矽晶圓）23上形 成厚度2nm的閘極氧化膜24、於其上之一部分被形成以多晶 矽與鎢形成的厚度200nm寬度100nm之閘極電極25。在閘極 電極外周部被形成由氮化矽膜所構成的帽蓋層26。於其上 部被形成厚度500nm的氧化膜27、厚度80nm的防反射膜28 、被形成直徑200nm的孔圖案的厚度500nm的光阻劑遮罩29 ，防反射膜已經藉由N2與Ch混合氣體鈾刻。又，雖未圖 示，但在半導體基板23內形成源極/汲極區域。 接著，如第10圖（b)所示，蝕刻氧化膜27。矽晶圓23被 置於第1圖所示的蝕刻裝置的夾具部20上。接著，例如以 1000 ml/min 導入氬氣，以 15 ml/min 導入 CsFs，以 21 ml/min 導入氧氣。以使壓力成爲15 mTon:的方式調整導通閥。藉 由450MHz的高頻電力400W產生電漿，對下部電極施加 800kHz的高頻電力1 300W(1.84W/cm2)，電漿蝕刻氧化膜27 。在此場合之離子能量的判斷依據Vpp約爲1.3kV。此外， 以使由晶圓表面直到晶圓對面之天線表面爲止的距離成爲 50mm的方式調整下部電極9的高度，對天線施力口 13·5όΜΗζ 的高頻電力200W。在這樣的處理條件，對氮化矽膜之氧化 本紙張尺度適用中國國家標準（CNS ) Α4規格（2i〇X297公釐） _ 22 _ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 511163 A7 B7 五、發明説明（20) 膜的選擇比即使在肩部也高至約30程度，如第10圖（b)所示 ，充分殘留下底的氮化矽膜結束蝕刻。 接著，如第10圖（c)所示，蝕刻下底之氮化矽膜26。蝕 刻條件例如以200 ml/min導入氬氣，以30 ml/min導入CHF3 ，以20 ml/min導入氧氣。使壓力成爲30 mTorr。以使由晶 圓表面直到晶圓對面之天線表面爲止的距離成爲90mm的方 式調整下部電極的高度，藉由450MHz的高頻電力400W，對 天線施加13·56ΜΗζ的高頻電力200W，對下部電極施加 800kHz的高頻電力400W(0.57W/cm2)，形成電漿，鈾刻氮化 矽膜。在此場合對氧化膜之氮化矽膜26b的選擇比很高，殘 留有閘極氧化膜24的緣故，再度與第10圖（b)時同樣切換至 氧化膜蝕刻條件蝕刻閘極氧化膜。此條件與矽之選擇比很 高，不會鈾刻到被形成在半導體基板23內的源極/汲極區域（ 主動區域）。又，閘極氧化膜24非常薄的場合，或者是已經 不存在的場合，前述閘極氧化膜蝕刻工程也可能沒有導入 的必要。 接著，導入第1實施例所說明的高電阻層除去工程。與 第1實施例的氧化膜蝕刻條件相比，本實施例的氮化膜蝕刻 條件或者閘極氧化膜鈾刻條件因爲離子能量很小，所以由 於蝕刻被導入下底矽基板的損傷層、高電阻層之氧化抑制 層都很薄，藉由高電阻層除去工程，接觸電阻可以抑制到 相當低的程度。 第4實施例 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23 511163 A7 B7 五、發明説明（21) 參照第11以及15圖說明在淺溝元件分離之STI(Shallow Trench Isolation)附近形成接觸孔的場合。 首先，如第15圖所示由於光蝕刻之遮罩偏移而造成在 STI49上開接觸孔的場合，氧化膜27以及閘極氧化膜的過度 蝕刻時貫穿STI49而進行蝕刻。亦即，會發生貫穿源極/汲 極區域（主動區域）50而使下底矽23露出的情形。因此，藉由 被埋入接觸孔內的導體層（金屬或者多晶矽），使源極汲極區 域5 0與下底矽23之PN接合短路。因此，產生電流洩漏，在 記憶體（DRAM)的場合造成資料更新不良。 爲防止這種情形發生，如第11圖所示，在閘極氧化膜 24上形成可以對氧化膜確保選擇比之作爲阻止膜之氮化矽 膜26。接著，根據前述第3實施例所記載的製程，可以避免 貫穿STI49的那種蝕刻。亦即，電流洩漏的問題可以解消。 第5實施例 以下參照第12圖說明根據離子能量控制以及自由基量 控制之接觸孔鈾刻工程之適用例。 第12圖係半導體裝置的製造過程之剖面圖，特別是顯 示雙水平樣品（包括深度不同的接觸孔一倂鈾刻的樣品）。又 ，於第12圖，省略矽晶圓39內的源極/汲極區域（主動區域） 〇 如第12圖所示，在矽晶圓38上形成厚度2nm的閘極氧化 膜39，於其上之一部分被形成以多結晶矽與鎢所形成的厚 度200nm寬度100nm的閘極電極40。在閘極電極外周部被形 (請先閲讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製

511163 A7 B7 五、發明説明（22) 成由氮化矽膜所構成的帽蓋層41a以及側壁41b。在閘極電 極40與閘極氧化膜39上被形成厚度500nm的氧化膜43。接著 ，在氧化膜43上藉由自行對準接觸（SAC)技術形成接觸孔。 亦即，以對氮化矽膜（41b)之氧化膜43的選擇比高的條件進 行蝕刻以形成接觸孔。接著，在該接觸孔內形成由多結晶 矽所構成的插銷42。 在被形成插銷42的氧化膜43上部，被形成厚度200nm的 氧化膜44、厚度80nm的防反射膜45、被曝光顯影的直徑 200nm的孔圖案之厚度500nm的光阻劑遮罩46。防反射膜已 經藉由N2，CF4混合氣體進行蝕刻。在此場合，接觸孔（貫孔 )47係對多晶矽所構成的插銷42取接觸者，蝕刻深度爲 200nm，相對於此，接觸孔48係取與下底矽基板之接觸者， 蝕刻深度爲700nm。 把如此般蝕刻深度不同的孔統括進行蝕刻的場合，到 目前爲止使離子能量、氧氣流量爲一定而進行蝕刻。因此 ，直到深的接觸孔鈾刻結束爲止，淺的接觸孔之下底膜之 多晶矽等也被削除。會有選擇比降低的問題。 根據本實施例的話，因爲實行雙水平樣品的鈾刻，伴 隨著蝕刻深度的進展，如第5圖（a)所示進行減低離子能量的 控制以及第9圖所示之減低氧氣流量的控制。 亦即，根據本實施例的話，不只可以實現在深的接觸 孔48之下底膜選擇比的提高與損傷的降低，即使在淺的接 觸孔47也可以提高下底膜的選擇比以及實現損傷的降低。 此外，對此樣品，藉由導入使用在前述第1實施例所說 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 25- 511163 A7 B7 五、發明説明（23) 明的還原性氣體之高電阻層除去工程，可以構築有效率地 除去高電阻層以及不需要濕式洗淨處理工程或者減輕其負 擔之製程。 第6實施例 以下說明將需要接觸孔蝕刻工程、灰化工程、高電阻 層除去工程所需要的半導體裝置予以模組化的實施例。 第13圖顯示本實施例之多真空室方式的半導體處理系 統。此半導體處理系統係以載入鎖定室5 1、晶圓搬送機械 手臂（搬送室）52、鈾刻室53、灰化室54、高電阻層除去室55 、以及載出鎖定室56所構成。由圖可知，蝕刻室53、灰化 室54以及高電阻層除去室55係以晶圓搬送機械手臂52爲中 心，被配置於其周圍。 使用這樣的半導體處理系統之接觸孔蝕刻程序說明如 下。 如第13圖所示，由載入鎖定室5 1投入之晶圓W以晶圓 搬送機械手臂52導入鈾刻室53。在鈾刻室內晶圓藉由在前 述第1實施例或者前述第2實施例所說明的接觸孔蝕刻程序 來處理。 接著，晶圓被導入灰化室54。在此，除去光阻劑遮罩 、堆積於孔內的氟化碳膜。 接著，晶圓被導入高電阻層除去室55。接著以第1實施 例說明的方法除去接觸孔底部的高電阻層。 由載出鎖定室56取出晶圓。在本實施例，雖以蝕刻、 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -26 511163 A7 B7 五、發明説明（24) 灰化、高電阻層除去之順序進行處理，但是替換灰化室與 高電阻層除去室，或者是藉由改變晶圓的搬送順序，以蝕 刻、高電阻層除去、灰化之順序進行處理亦爲可能。 第7實施例 本實施例，提供在前述第5實施例進而具備乾洗淨室57 之多真空室方式之半導體處理系統。 如第14圖所示，在高電阻層除去室55的後段配置乾洗 淨室57。對在此乾洗淨室57內的晶圓之乾洗淨方法，採用 例如本案發明人所申請之特願2001-007 1 58號專利（2001年1 月16日申請）之專利說明書所揭示的技術。亦即，將乾洗淨 室57內保持減壓狀態，使附著於晶圓主面的異物以對其主 面提供局速氣流而除去。此時，使用如氬氣之類的非活性 氣體。 根據本實施例的話，可以藉乾式一貫程序，進行由孔 蝕刻至洗淨爲止的過程，可以提高產出率。 以上，根據上述實施型態具體說明本發明人所完成的 發明，但是本發明並不以上述實施型態爲限，在不逸脫其 要旨的範圍內當然可以進行種種的變更。 本發明之實施型態列舉如下。 (1)本發明之實施型態之一 ’係使用具有藉由真空排氣 手段被真空排氣的真空容器，及供把原料氣體導入真空容 器之用的氣體導入手段，及被加工試料設置手段，及高頻 電力導入手段之半導體處理裝置之半導體裝置之製造方法 (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度通用中國國家標準（CNS ) A4規格（210 X297公釐） 27 511163 A7 ___ B7 五、發明説明（25) ，其特徵爲由以下工程所構成： (請先閲讀背面之注意事項再填寫本頁) 在前述被加工試料設置手段配置主面具有絕緣膜的半 導體基板之工程， 使藉由氣體導入手段導入真空容器內的氣體以高頻電 力電漿化，藉由電漿選擇性蝕刻前述絕緣膜，在前述絕緣 膜形成接觸孔之工程，其後 對前述半導體基板施加高頻偏壓，使用還原性氣體洗 淨或者加工被形成前述接觸孔之半導體基板之工程。 根據上述實施樣態，藉由使用還原性氣體洗淨或者加 工被形成接觸孔的半導體基板，在接觸孔形成時由含有被 形成於下底層的高電阻層，例如在矽基板的場合爲含有 SiC，SiOx之高電阻層除去C、0，或者除去高電阻層自身， 可以抑制接觸電阻的增大。此外，因爲使用同一裝置進行 處理的緣故，可以謀求產出率的提高以及構成裝置的精簡 〇 經濟部智慧財產局員工消費合作社印製 (2)本發明之實施型態之一，係使用具有藉由真空排氣 手段被真空排氣的真空容器，及供把原料氣體導入真空容 器之用的氣體導入手段，及被加工試料設置手段，及高頻 電力導入手段之半導體處理裝置之半導體裝置之製造方法 ，其特徵爲由以下工程所構成： 在前述被加工試料設置手段配置主面具有絕緣膜的半 導體基板之工程， 使藉由氣體導入手段導入真空容器內的氣體以高頻電 力電漿化，藉由電漿選擇性蝕刻前述絕緣膜，在前述蝕刻 本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐） -28- 511163 經濟部智慧財產局員工消費合作社印製 A7 B7 __五、發明説明（26) 過程減低離子能量之在前述絕緣膜形成接觸孔之工程。 降低離子能量，係在蝕刻時，存在於接觸孔底部的堆 積膜的膜厚比離子能量的進入距離之1/3更薄時被實行。 根據上述實施樣態的話，即使在存在於接觸孔底部的 堆積膜的膜厚比離子能量的進入距離之1/3更薄時減低離子 的能量也不會造成鈾刻停止，不僅可以減低主動區域表面 的損傷，同時可以提高被規律於離子能量之遮罩肩部的選 擇比。 (3) 本發明之實施型態之一，係於上述（2)，在絕緣膜的 鈾刻深度在600nm以上時減低離子的能量。 根據上述實施樣態，蝕刻深度較600nm更深時，堆積於 孔底部的堆積膜厚與離子的能量進入的深度相比充分變薄 的緣故，所以即使減低離子的能量也不會發生鈾刻停止， 不僅可以減低主動區域表面的損傷，同時可以提高被規律 於離子能量之遮罩肩部的選擇比。 (4) 本發明之實施型態之一，係於上述（1)，包含選擇蝕 刻絕緣膜的工程，接著是藉由以氧氣爲主體的氣體進行之 灰化工程，接著使用還原性氣體洗淨或者加工前述絕緣膜 之工程。 根據上述實施樣態，藉由灰化之後使用還原性氣體洗 淨或者加工的工程，可以抑制下底膜的氧化導致氧化膜的 形成，可以減低接觸電阻。 (5) 本發明之實施型態之一，係於上述（1)，在藉由選擇 性蝕刻在前述絕緣膜形成貫孔的期間’藉由使對前述基板 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -29- — — |卜1丨丨#_丨 (請先閲讀背面之注意事項再填寫本頁) 訂 線崩 511163 A7 B7 五、發明説明（27) 施加的高頻偏壓電力伴隨著處理時間的進行而改變，調節 入射至前述絕緣膜的離子能量爲特徵。 根據上述實施樣態，使離子能量配合鈾刻的進行狀況 而控制，可以減低過度鈾刻時由於離子造成的存在於被衝 撃的接觸孔之下的矽基板或配線層之損傷。 (6) 本發明之實施型態之一，係於上述（1)，在藉由選擇 鈾刻來鈾刻絕緣膜時伴隨著處理時間的進行而調節電漿中 的自由基量。 根據上述實施樣態，伴隨著蝕刻進行而孔深孔徑比變 高，堆積於孔底部的堆積膜的膜厚也減少。此時，使自由 基例如0或F之量與膜厚同步減少，使孔底部的堆積膜厚 保持一定，可以緩和衝擊接觸孔之下的矽基板或配線層的 離子能量，所以可抑制損傷層的形成。 (7) 本發明之實施型態之一，係於上述（1)，作爲高頻電 力導入手段而具有電極或者天線，具有對前述電極或天線 施加第2高頻之手段，藉由選擇蝕刻來蝕刻被加工試料時， 伴隨著處理時間而改變第2高頻偏壓電力以調節電漿中的自 由基量。 根據上述實施樣態，藉由對電極或天線施加的第2高頻 偏壓，可以高精度而且在很短的反應時間內控制在電漿中 解離產生的0或F等自由基量以控制堆積於孔底部的堆積 膜的膜厚，緩和衝擊矽基板或配線層的離子能量因而可以 抑制損傷層的形成。進而，0或F係光阻劑或多晶矽等遮 罩材料的侵蝕劑，因此亦有提高對遮罩材料之被加工試料 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -30- 511163 第90119543號專利申請案 A7 中文說明書修正頁 _民國91年10月1曰呈 五、發明説明 28

十 I 的選擇比的效果。 (請先閱讀背面之注意事項再填寫本頁) (8)本發明之實施型態之一，係於上述（1)，產生電漿的‘ 高頻之頻率爲10MHz至900MHz，而使用電極或天線導入。 根據上述實施樣態的話，藉由使產生電漿的高頻之頻 率爲10MHz至900MHz，可以減低電漿中的電子溫度，抑制 在電漿中解離產生的自由基量，例如〇或F之量，可以擴 大自由基量的控制範圍。 發明之效果 本發明所揭示的發明之中，藉由具有代表性者所可得 到的效果簡單說明如下。 根據本發明，可以有效的抑制以及除去接觸孔內的損 傷層或高電阻層的形成，對半導體裝置的製造生產率的提 高有所貢獻。此外，於高電阻層之去除，不再必須要進行 濕式處理，等方性的蝕刻被抑制，可以實現圖案間距狹窄 的接觸孔蝕刻。因此，半導體裝置的微細化成爲可能。 圖面之簡單說明 經濟部智慧財產局員工消費合作社印製 第1圖（a)、（b)係在本發明所使用的乾蝕刻裝置之槪略 圖。 第2圖（a)、（b)係相關於本發明之第1實施例之半導體裝 置的製造工程中之重要部位剖面圖。 第3圖（a)、（b)、（c)、（d)係以本發明之第1實施例爲前提由發 明人所檢討的半導體裝置的製造工程中之重要部位剖面圖。 第4圖(a)、（b)、（c)、（d)係相關於本發明的第1實施例之半導體裝置的製 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） -31- 511163 A7 B7 五、發明説明（29 月 造工程中之重要部位剖面圖。 (請先閱讀背面之注意事項再填寫本頁) 第5圖U)係不使用離子能量控制的蝕刻^係 使用離子能量控制的本發明相關的蝕刻的場合之分別的離 子能量Vpp與蝕刻時間之關係之特性圖。 第6圖係相關於本發明的第2實施例之附著於孔穴側壁 的材料堆積量對於孔深孔徑比之依存性之特性圖。 第7圖顯示相關於本發明的最大孔深孔徑比與發光強度 比（C2/0比）之關係之特性圖。 第8圖顯示相關於本發明之側壁堆積量與孔深孔徑比之 關係特性圖。 第9圖顯示相關於本發明的氧氣流量與蝕刻時間之關係 特性圖。 第10圖（a)、（b)、（c)顯示相關於本發明之第3實施例之 半導體裝置的製造工程中之重要部位剖面圖。 第1 1圖顯示相關於本發明之第4實施例之半導體裝置的 製造工程中之重要部位剖面圖。 經濟部智慧財產局員工消費合作社印製 第12圖顯示相關於本發明之第5實施例之半導體裝置的 製造工程中之重要部位剖面圖。 第1 3圖顯示相關於本發明之第6實施例之多真空室方式 的半導體處理系統之平面圖。 第14圖顯示相關於本發明之第7實施例之多真空室方式 的半導體處理系統之平面圖。 第1 5圖係以本發明之第1實施例爲前提由發明人所檢討 的半導體裝置的製造工程中之重要部位剖面圖。 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） 511163 A7 B7 五、發明説明（30) 符號說明 經濟部智慧財產局員工消費合作社印製 1 真空容器 2 空心線圈 3 氣體導入管 4 同軸線路 5 整合器 6 450MHz 電 % 8 13.56MHz 1 9 下部電極 10 被加工試料 11 高頻偏壓電源 12 模塊化電容 13 氣體流量計 14 真空排氣系 15 導通閥 16 接地電位導體板 17 介電質 18 圓板狀導體板 19 矽圓板 20 夾具 21 對焦環 22 電容 23 石夕晶圓 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -33- 511163 A7 B7 五、發明説明（31) 經濟部智慧財產局員工消費合作社印製 24 閘極氧化膜 25 閫極電極 26 帽蓋層 27 氧化膜 28 防反射膜 29 光阻劑遮罩 30 損傷層 31 高電阻層 32 氟化碳層 33 多結晶砂 34 間隙 35 曲線 36 曲線 37 曲線 38 矽晶圓 39 閘極氧化膜 40 閘極電極 41 幡蓋層 42 插銷 43 氧化膜 44 氧化膜 45 防反射膜 46 光阻劑遮罩 47 接觸孔 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -34- 511163 A7B7 五、發明説明（32) 48 接觸孔 49 STI(淺溝元件分離） 50 主動區域 51 載入鎖定室 52 晶圓搬送機械手臂 53 蝕刻室 54 灰化室 55 高電阻層除去室 56 載出鎖定室 57 乾洗淨室 (請先閲讀背面之注意事項再填寫本頁) ,ιτ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -35-

Claims (1)

1. 5ΧΧΧΆ 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1·一種半導體裝置之製造方法，係包含在被設於半導體 基板主面上的絕緣膜上形成接觸孔的工程之半導體裝置之 製造方法，其特徵爲由以下工程所構成： 藉由乾蝕刻在前述絕緣膜形成接觸孔的工程，及 接著對半導體基板施加高頻電力，使用還原性氣體洗 淨前述接觸孔內之工程。 2·如申請專利範圍第1項之半導體裝置之製造方法，其 中 前述還原性氣體係由ΝΗ3，Η% N2H4之至少一種，或者 是NH3，H2，N2H4之至少一種與Ar，He，Xe，Ne，Kr之至少一 種之混合氣體所構成。 3. 如申請專利範圍第2項之半導體裝置之製造方法，其 中 使用NH3之混合比係10至80%之混合氣體洗淨或者加工 前述接觸孔。 4. 一種半導體裝置之製造方法，其特徵爲由以下工程所 構成： 於半導體基板內被形成主動區域，在前述主動區域被 形成絕緣膜之半導體晶圚之準備工程， 藉由乾蝕刻在前述絕緣膜形成接觸孔的工程， 對半導體基板施加高頻電路’使用還原性氣體洗淨前 述接觸孔內的工程。 5. 如申請專利範圍第4項之半導體裝置之製造方法，其 中 __^_._.__£.£ ( CNS ) A4m^ ( 210X297^^) " (請先聞讀背面之注意事項再填寫本頁)

   51116

   A8 B8 C8 D8 申請專利範圍 mi述還原性氣體係由NIL·，η% ：NhH4之至少一種，或者 是NH3，H2，N2H4之至少一種與Ar，He，Xe，Ne，Kr之至少一 種之混合氣體所構成。 6·如申請專利範圍第5項之半導體裝置之製造方法，其 中 前述絕緣膜係由氧化膜所構成。 7·—種半導體裝置之製造方法，其特徵爲由以下工程所 構成： 在主面具有半導體層或導體層的基板上形成層間絕緣 膜的工程， 在前述層間絕緣膜上，形成位於前述半導體層或者導 體層上而具有開口的遮罩的工程， 在使氟化碳氣體以及氧氣的氣體激發爲電漿狀態之環 境內通過前述遮罩的開口選擇性蝕刻前述絕緣膜.，形成前 述半導體層或者導體層的表面露出的絕緣膜開口的工程， 在把還原性氣體激發爲電漿狀態的環境內，對前述基 板施加使該環境內的離子加速的偏壓，處理前述開口內露 出的半導體層或者導體層的表面的工程，以及 於前述開口內埋入半導體或者導體的工程。 8.如申請專利範圍第7項之半導體裝置之製造方法，其 中 前述還原性氣體係由ΝΗ3，Η% Ν2Η4之至少一種’或者 是ΝΗ3, Ν2Η4之至少一種與Ar，He，Xe，Ne，Kr之至少一 種之混合氣體所構成。 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） — I r — l· — —？ (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 511163

   々、申請專利範圍 9.一種半導體裝置之製造方法，係使用具有藉由真空排 氣手段進行真空排氣的真空容器與對真空容器導入原料m 體之用的氣體導入手段以及被加工試料設置手段與高 力導入手段之半導體處理裝置之半導體裝置之製造方法， 其特徵爲由以下工程所構成： 在前述被加工試料設置手段配置在主面上具有絕緣膜 的半導體基板之工程， 使藉由氣體導入手段對被導入真空容器內的氣體以高 頻電力電漿化，藉由電漿選擇性蝕刻前述絕緣膜，在前述 絕緣膜形成接觸孔的工程， 之後對前述半導體基板施加高頻偏壓，使被形成前述 接觸孔的半導體基板，使用還原性氣體來洗淨或者加工的 工程。 10·如申請專利範圍第9項之半導體裝置之製造方法，其 中 前述還原性氣體係由NH3，H2，N2H4之至少一種，或者 是NH3，H2，N2H4之至少一種與Ar, He，Xe，Ne，Kr之至少一 種之混合氣體所構成。 11· 一種半導體裝置之製造方法，係使用具有藉由真空 排氣手段進行真空排氣的真空容器與對真空容器導入原料 氣體之用的氣體導入手段以及被加工試料設置手段與高頻 電力導入手段之半導體處理裝置之半導體裝置之製造方法 ，其特徵爲由以下工程所構成： 在前述被加工試料設置手段配置在主面上具有絕緣膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —I— (請先聞讀背面之注意事項再填寫本頁} 、?τ 經濟部智慧財產局員工消費合作社印製 511163 A8 B8 C8 D8 、申請專利範圍 的半導體基板之工程， rlr!lf (請先閱讀背面之注意事項再填寫本頁) 使藉由氣體導入手段對被導入真空容器內的氣體以高 頻電力電漿化，藉由電漿選擇性鈾刻前述絕緣膜，在高鈾 刻過程使離子的能量減低之在前述絕緣膜形成接觸孔的工 1 2.如申請專利範圍第11項之半導體裝置之製造方法， 其中 前述離子能量的減低，係在蝕刻時存在於接觸孔底部 的堆積膜的膜厚比對離子能量的進入距離之1/3更薄時被實 行。 13. 如申請專利範圍第11項之半導體裝置之製造方法， 其中 前述絕緣膜之鈾刻深度在600nm以上時使離子能量減低 〇 14. 如申請專利範圍第11項之半導體裝置之製造方法， 其中包含： 經濟部智慧財產局員工消費合作社印製 選擇性鈾刻前述絕緣膜的工程，接著藉由以氧氣爲主 體的氣體進行灰化的工程，接著使用還原性氣體洗淨或者 加工前述絕緣膜的工程。 15·如申請專利範圍第11項之半導體裝置之製造方法， 其中 在藉由選擇性蝕刻於前述絕緣膜上形成貫孔的期間， 藉由使施加於前述基板的高頻偏壓電力伴隨著處理時間的 進行而改變，以調節入射至前述絕緣膜的離子能量。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 511163 A8 B8 C8 D8 六、申請專利範圍 1 6·如申請專利範圍第1 1項之半導體裝置之製造方法， 其中 藉由選擇性蝕刻來蝕刻處理前述絕緣膜時，伴隨著處 理時間的進行而調節電漿中的自由基量。 17·如申請專利範圍第11項之半導體裝置之製造方法， 其中 前述局頻電力導入手段具有電極或者天線，具有對前 述電極或者天線施加第2高頻的手段，在藉由選擇性蝕刻來 蝕刻被加工試料時，藉由使第2高頻偏壓電力伴隨著處理時 間而改變以調節電漿中之自由基量。 1 8·如申請專利範圍第11項之半導體裝置之製造方法， 其中 前述高頻電力的頻率係10MHz至900MHz。 19. 一種半導體裝置之製造方法，係包含對半.導體基板 主面上設置之絕緣膜使用遮罩形成接觸孔的工程之半導體 裝置之製造方法，其特徵爲： 在藉由乾蝕刻而在未被形成前述遮罩之處的絕緣膜上 形成接觸孔的第1工程，及藉由灰化除去前述遮罩的第2工 程，及除去露出於前述接觸孔的底部的高電阻層之第3工程 〇 * 20. 如申請專利範圍第1 9項之半導體裝置之製造方法， 其中 前述第2工程使用氧氣氣體，前述第3工程使用NH3，H2, N2H4之至少一種，或者是NH3，H2，N2H4之至少一種與Ar， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —I—rlrrllf (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 40 5-W^ A8 B8 C8 D8 申請專利範圍 He，Xe，Ne，Kr之至少一種之混合氣體 經濟部智慧財產局員工消費合作社印製

   丨丨丨rll·!·—, (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —41 —