TW543155B - Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme - Google Patents

Description

54ftSTIN。

1y A7 B7 第號蔚嚷9/年，(7月修:i 經濟部智慧財產局員工消費合 五、發明説明（） 發明領域： 本發明涉及到BiCMOS(亦即雙極互補金屬氧化物半導 體（CMOS))技術，更確切地說是涉及到與siGe異質結雙 極電晶體集成的多晶矽-多晶矽亦即多晶-多晶電容器的 製造方法。 發明背景： 在半導體器件製造領域中，CMOS和BiCMOS技術已經 被廣泛地用來將非常複雜的類比-數位子系統集成到單個 晶片上。在這種子系統中，通常需要高精度的電容器。 目前能夠獲得幾種電容器，包括擴散-多晶電容器、 多晶-多晶電容器、和金屬-金屬電容器。為了滿足當前 這一代集成器件對高精度電容器的需要，越來越多地採 用了多晶-多晶電容器》 儘管其精度很高，但多晶-多晶電容器由於比較容易 製作並具有優於擴散-多晶電容器但劣於金屬—金屬電容 器的電學特性，因而是高的成本與理想的電容器特性之 間的一種折中。然而，製造金屬-金屬電容器比製造多晶 -多晶電容器困難得多。 而且，已知多晶-多晶電容器具有比M〇s(亦即擴散一 多晶）電容器線性更好的V-C關係。M0S電容器的介質來 自熱生長在重摻雜擴散區上的氧化物。相反，多晶-多晶 電容器的介質通常是沉積的化學汽相沉積（CVD)氧化物， 且可靠性要求使得到的氧化物比熱氧化物能夠實現得更 第4頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -訂· 543155 A7 B7 五、發明説明（） 厚。因此，MOS電容器的電容值一般比多晶-多晶電容器 更高。| (請先閲讀背面之注意事項再填寫本頁) 雖然已知各種各樣的製作多晶-多晶電容器的方法， 但大多數現有技術方法不適合於用BiCMOS技術方案來集 成。考慮到用現有技術.方法集成BiCMOS的問題，對於開 發一種採用現有多晶矽層和常規BiCMOS技術中使用的掩 蔽步驟的新的改進了的製造多晶-多晶電容器的方法，_ 直存在著需求。具體地說，若能夠開發一種電容器底部 平板由M0S電晶體的柵形成，且其中電容器的頂部平板 由異質結雙極電晶體的基區形成的多晶-多晶電容器的製 造方法，則是特別有益的。 發明目的及概述： 本發明的一個目的是提供一種不複雜也不昂貴的製 造CMOS或BiCMOS積體電路使用的多晶-多晶電容器的方 法。 經濟部智慧財產局員工消費合作社印製 本發明的另一目的是提供一種利用現有多晶矽和掩 蔽步驟來製造多晶-多晶電容器，從而以低的成本將多晶 -多晶電容器集成到BiCMOS器件中的方法。 本發明的再一目的是提供一種利用通常BiCMOS技術 中用來製作M0S電晶體和雙極電晶體的siGe基結構的步 驟和結構來製造多晶-多晶電容器的方法。 利用本發明的方法，達到了這些及其他的目的和優 點，其中，電容器的下多晶矽層在沉積CM0S柵電極的過 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 543155 A7 B7 五、發明説明（） (請先閲讀背面之注意事項再填寫本頁) 程中被製作，而電容器的上SiGe多晶矽層在生長SiGe 異質結雙極電晶體的基區過程中被製作。廣義地說，本 發明的方法於是包含在沉積CMOS電晶體的柵電極的過程 中製作多晶-多晶電容器的下平板電極；及在生長異質結 雙極電晶體的SiGe基區的過程中製作上SiGe平板電極。 具體地說，在本發明第一實施例中，本發明的方法 至少包含下列步驟： (a) 在待要製作多晶-多晶電容器的器件區中的部分 隔離區上，製作第一多晶矽層； (b) 在所述第一多晶矽層周圍，製作第一氮化物間 隔； (c) 在所述第一多晶石夕層和所述第一氮化物間隔上， 沉積氮化物層； (d) 將第一導電類型的離子注入到 』所4第一多晶矽層 中，以便形成所述多晶-多晶電容器的下電極· (e) 清除部分所述氮化物層，以便 文办成第二氮化物間 隔並暴露部分所述下電極Ί 1化物门 (f) 在所述下電極的至少所述暴露 卩分上，製作悬層 經 濟 部 智 慧 財 產 局 員 工 消 費 合 h 社 印 製 膜，所述疊層膜包含氧化層、第二多晶發 受 (g) 將不同於所述第一導電類型的層和、以層， 、七X W β、+, Q ; Γ EL . ¥ ^導電類型離子 注入到所述S1 Ge層和所述第二多晶矽層 土两戸 (h) 對至 > 所述SiGe層和所述第 上電極；及 面進行自對準矽 刻，以便形成所述多晶-多晶電容器的 曰曰夕層進行蚀 (i)對所述上電極的所有暴露的表 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公缝） 543155

五、發明説明（） 經濟部智慧財產局員工消費合作社印製 化。

要指出的是，μA 上4處理步驟被用來製作大電容的多 晶-多晶電容器傲、2 ， 1乍為變通，在對結構進行自對準矽化之 前，可以在部分i詨从，Λ 恭露的上電極上製作圖形化的保護性氮 化物層。 根據製作高壓器4丰& 士 I益什的本發明的第二實施例，本發明 的方法至少包含下列步驟： (a) 在待要製作多晶—吝 / 7日日夕日日電谷器的器件區中的部分 隔離區上，製作第一多晶矽層； (b) 在所述第一多晶矽層周圍，製作第一氮化物間 隔； ⑷在所述第-多晶石夕層和所述第_氮化物間隔上， 沉積氮化物層； (d) 將第一導電類型的離子注入到所述第一多晶矽層 中，以便形成所述多晶-多晶電容器的下電極； (e) 在至少所述氮化物層上製作疊層膜，所述疊層膜 包含氧化物層、第二多晶矽層、和SiGe層； (f) 將不同於所述第一導電類型的第二導電類型離子 注入到所述SiGe層和所述第二多晶矽層中； (g) 對至少所述SiGe層和所述第二多晶石夕層進行蝕 刻，以便形成所述多晶-多晶電容器的·上電極；及 (h) 對所述上電極的所有暴露的表面進行自對準矽 化。 如第一實施例的情況那樣，在自對準矽化之前，可 第7頁 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) ..............#.........、可......... (請先閲讀背面之注意事項再填寫本頁> 543155 A7 -—- —_ _ B7___ 五、發明説明（） 以在至少部分暴露的上電極上製作圖形化的保護性氮化 物層。 此處要強調的是，摻雜的第一多晶矽層用作本發明 多晶-多晶電容器的下電極，而摻雜的SiGe層與摻雜的 第二多晶矽層一起用作多晶-多晶電容器的上電極。 显式簡簟説明： 第1-9圖是本發明第一實施例所用的各個處理步驟中多 晶-多晶電容器的剖面圖。 第10-11圖示出了可選的處理步驟，其中圖形化的保護 性氮化物層被用於本發明的第一實施例中。 第12-19圖是本發明第二實施例所用的各個處理步驟中 多晶-多晶電容器的剖面圖。 第20 - 21圖示出了可選的處理步驟，其中圖形化的保護 性氮化物層被用於本發明的第二實施例中。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 號掛照說明 10 半導體襯底 12 部份隔離區 14 多晶矽層 16 第一氮化物間丨 18 第二氧化物層 20 第一導電類型彳 21 視窗 22 電容器下電極 24 第二氮化物間隔 30 疊層膜 32 氧化物層 34 第二多晶矽層 36 鍺化矽（SiGe)層 38第二導電類 第8頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ' --- 543155 A7 B7 五、發明説明（ 40 被摻雜層 42 自對準矽化物區 6靖先閲讀背面之注意事項再填寫本Ϊ 44 保護性氮化物層 發明詳細說明： 下面參照附在本申請書中的附圖來更詳細地描述本 發明’本發明提供了 一種用SiGe BiCMOS技術集成的多 晶-多晶電容器的製造方法。應該指出的是，相同的和相 應的元件用相同的和相應的參考號來表示。而且，在本 發明的附圖中，僅僅示出了 BiCM0S器件的電容器器件 區。圖中未示出的CMOS和雙極器件區，被製作在鄰近圖 中所示電容器器件區的區域中。 經濟部智慧財產局員工消費合作社印製 首先參照第1-9圖，示出了通過本發明第一實施例 所用的各個處理步驟中大電容多晶-多晶電容器的製作。 具體地說，第1圖示出了在製作於半導體襯底1〇中的部 分隔離區12上製作第一多晶矽層14。半導體襯底1〇由 包括但不局限於Si、Ge、SiGe、GaAs、InAs、InP和所 有其他III/V族化合物半導體的常規半導體材料組成。 此處還考慮了諸如Si/Si或Si/SiGe之類的層狀襯底。 在這些半導體材料中，半導體襯底最妤由Si組成。半導 體襯底可以是p型襯底或n型襯底，取決於待要出現在 最終BiCMOS結構中的M0S器件的類型。 隔離區可以是LOCOS(矽的局部氧化）區或溝道隔離 區，最好是第1圖所示的溝道隔離區。當採用LOCOS隔 離時，本技術領域熟練人員熟知的常規氧化技術被用來 形成區域12。另一方面，當隔離區12是第1圖所示的 第9頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 543155

五、發明説明( 溝道隔離區時，則利用常規的光刻、蝕刻、和溝道填充 方法來形成隔離溝道區。由於隔離溝道的製作包括本技 (請先閱讀背面之注意事項再填寫本頁) 術領域熟練人員熟知的常規技術，故，此處不提供其詳細 描述。 稍後將成為多晶—多晶電容器下電極的第一多晶矽層 ’也被製作在cM〇S器件區中，並將被用於CM〇s器件 區中作為CMOS器件的栅電極。在本發明中，用包括但不 局限於化學汽相沉積（CVD)、等離子體辅助CVD、濺射、 化學溶液沉積、及其他相似的沉積技術等常規沉積技術， 來製作第一多晶矽層。第一多晶矽層的厚度可以變化， 但第一多晶矽層的厚度通常為大約500 —5〇〇〇A，最好是 約為 1 000-2000 A。 經濟部智慧財產局員工消費合作社印製 接著，如第2圖所示，在第一多晶矽層周圍製作第 一氮化物間隔1 6。具體地說，第一氮化物間隔1 6被製 作在先前製作的第一多晶矽層被暴露的垂直邊界上。用 諸如CVD、等離子體輔助CVD和其他相似的沉積技術之 類的常規沉積技術，來製作由Si3N4之類的常規氮化物材 料組成的第一氮化物間隔，隨之以光刻和蝕刻。用來製 作第一氮化物間隔1 6的餘刻技術是對於清除氮化物比清 除多晶矽來說有高的選擇性的常規蝕刻技術。 第3圖示出了在第2圖所示結構上製作第二氮化物 層1 8之後的多晶-多晶電容器結構。具體地說，利用相 同于或不同於用來製作第一氮化物P4隔的常規沉積技 術，第二氮化物層被製作在第一多晶矽層1 4和第一氮化 第10頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)

543155 、發明説明（ 物間隔16上。而且，第二氮化物層可以由相同于或不同 於第一氮化物間隔的含有氮化物的材料組成。要指出的 是’第二氮化物層在製作多晶-多晶電’容器的過程中用來 保護相鄰的器件區。 隨著第二氮化物層的就位，第一導電類型（P型或N 型）的離子2 0被注入到第一多晶矽層中，以便形成多晶一 多晶電容器的下電極22，見第4圖。用來形成多晶一多 晶電容器的下電極的離子注入，是在能夠在常規注入劑 能量下工作的常規離子注入設備中進行的。這一注入步 驟中使用的雜質離子的濃度可以改變，其數值在本技術 領域熟練人員通常使用的範圍内。而且，本發明這一步 驟中採用的雜質離子的類型僅僅取決於待要製造的器件 的類型。 根據用來製造大電容多晶-多晶電容器的本發明第_ 實施例，利用常規光刻對第二氮化物層進行圖形化，並 隨後採用對於清除氮化物比清除摻雜的多晶矽來說有高 的選擇性的蝕刻技術，以便形成第二氮化物間隔24 ,見 第5圖。具體地說’第二氮^化物層18被蚀刻，以便在第 二氮化物層中形成暴露部分下方下電極的視窗21。 接著，如第6圖所示，在第5圖所示的結構上製作 疊層膜30。根據本發明，疊層膜30由氧化物層32、第 二多晶矽層34、和SiGe層36組成。在本發明中，氧化 物層32是用CVD之類的常規沉積技術製作的，或作為變 通，可以用常規熱生長技術來製作氧化物層32。氧化物 第11頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） ..............#.........、可......... (請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 ^---- 543155 A7 B7 五、 發明説明（） 層的厚度可以變化，但疊層膜30的氧化物層32的厚度 通常約為50-200 A。 用相同于或不同於用來製作第一多晶矽層14的沉積 技術’製作叠層膜3 0的多晶矽層3 4。多晶矽層3 4的厚 度可以變化，但疊層膜30的第二多晶矽層34的厚度通 常約為100-1〇〇〇人。 用包括但不局限于超高真空化學汽相沉積 (UHVCVD)、分子束外延（MBE)、快速熱化學汽相沉積 (RTCVD)、和等離子體增強化學汽相沉積（pECVD)的常規 沉積技術，來製作也被用來形成雙極電晶體區（未示出） 的SiGe基區的疊層膜30的SiGe層36。要指出的是，SiGe 的厚度可以變化，因而不局限於具體的厚度範圍。用來 製作SiGe層的上述各個沉積技術包括採用本技術領域熟 練人員熟知的常規條件。這些條件可以根據用來製作S i Ge 層的沉積技術的類型而變化。 在暴露的下電極上已經製作疊層膜3〇之後，對SiGe 層36和第二多晶矽層34進行離子注入，其中不同於第 一導電類型的第二導電類型離子38,被注入到層36和34 中。具體地說，在能夠在常規注入劑能量下工作的常規 離子注入設備中進行上述第二離子注入步驟。這一注入 步驟亦即層36和34的摻雜步驟中使用的雜質的濃度可 以變化’取決於注入到第一多晶石夕層中的雜質的類蜇。 第7圖示出了形成被摻雜層40的本發明的這一步棘。要 指出的是，被摻雜層40是SiGe層36和第二多晶矽層34 第12頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ..............I (請先閲讀背面之注意事項再填寫本頁) 訂 Α7 Β7 543155 五、發明説明（） 的組合。而且，被掺雜層4 0用作本發明多晶—多晶電容 器的上電極。 在用第二導電類型離子對SiGe層和第二多晶石夕層進 行摻雜之後，對被摻雜的層40(亦即被摻雜的siGe層和 被摻雜的第二多晶矽層）進行能夠將被摻雜的S i Ge層和 第二多晶矽層圖形化成形成第8圖所示結構的上電極4〇 的常規光刻和蝕刻工序。應該指出的是，在蝕刻被推雜 的Si Ge層和第二多晶矽層的過程中，下方的某些氧化層 也可能被腐蝕。 本發明的這一步驟之後，可以可選地對上電極亦即 被摻雜的層40進行另一離子注入工序，其中附加的第二 離子被注入到上電極中。要指出的是，這一可選的附加 注入步驟形成了 CMOS器件區中的源區和漏區（圖中未示 出）。第9圖示出了上電極暴露表面已經經歷了常規自對 準矽化工序之後的結構，其中形成了自對準矽化物區42。 此自對準矽化工序是利用本技術領域熟練人員熟知的常 規退火溫度和時間進行的》 第10-11圖示出了在進行自對準石夕化工序之前可以 被用於本發明第一方法中的附加的處理步驟。具體地說， 第1 〇圖示出了第9圖的結構，它包括製作在多晶一多晶 電容器水平表面上的圖形化保護性氮化物層44。利用常 規沉積技術，隨之以光刻和餘刻，來製作此圖形化保護 性層。第11圖示出了進行上述自對準矽化工序之後的結 構0 第13頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -訂· 線_ 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 543155 A7 B7 五、發明説明（） 第12-19圖示出了本發明的第二實施例，其中第二 氮化物層18在所有各個處理步驟中保留在結構中。這就 得到了高電壓多晶-多晶電容器器件，具體地說，用來製 作第12-15圖所示結構的處理步驟與上述第卜4圖所示 的完全相同。代替如第5圖所示那樣對氮化物層進行钮 刻，在本發明的這一實施例中，氮化物層不被蝕刻，並 用上述處理步驟在其上製作疊層膜30，以便提供第16 圖所不的結構。第17 -19圖除了多晶-多晶電容器包括第 二氮化物層18之外，與第7-9圖完全相同。 第20 - 21圖示出了本發明第二實施例的一個可選步 驟’其中使用了圖形化保護性氮化物層。 雖然已經根據本發明的優選實施例對本發明進行了 具體的描述，但本技術領域熟練人員可以理解的是，可 以作出形式和細郎方面的上述和其他的改變而不超越本 發明的構思與範圍。因此認為本發明不局限於所述的準 確形式和細節，而是包含在所附如申請專利範圍第的範 圍内。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4M 11 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 543155 •说-β

ABCD 、申請專利範園 (e) 在至少所述氮化物層上製作疊層膜，所述整層 膜包含氧化物廣、第二多晶矽層和SiGe層； (f) 將不同於所述第一導電類型的第二導電類型離 子注入到所述siGe層和所述第二多晶矽層中； (g) 對至少所述SiGe層和所述第二多晶矽層進行蝕 刻，以便形成所述多晶-多晶電容器的上電極；及 (h) 對所述上電極的所有暴露的表面進行自對準石夕 化° 14. 如申請專利範圍第13項所述之方法，其中在自對準 石夕化之前，在部分暴露的上電極上製作圖形化保護性 氤化物層。 15. 如申請專利範圍第13項所述之方法，其中用選自化 學汽相沉積（CVD)、等離子體辅助CVD、濺射、和化學 溶液沉積中的沉積技術來製作所述第一多晶矽層。 1 6·如申請專利範圍第1 3項所述之方法，其中用沉積和 餘刻方法來製作所述第一氮化物間隔。 17.如申請專利範圍第13項所述之方法，其中用選自 CVD、等離子體輔助CVD、濺射、和化學溶液沉積中的 沉積技術來製作所述氮化物層。 第19頁 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ 297公釐)

— 篇 I I ..............餐： (請先閲讀背面之注意事項再填寫本頁) •訂· 經濟部智慧財產局員工消費合作社印製

Claims (1)

1. 543155 A8 B8 C8 D8 、申請專利範圍 •一種用BiCMOS技術來製造集成的多晶-多晶電容器的 方法’該方法至少包含在沉積CMOS電晶體的栅電極的 過程中製作多晶-多晶電容器的下平板電極、及在生長 異質結雙極電晶體的SiGe基區的過程中製作上SiGe 平板電極的步驟。 2·如申請專利範圍第1項所述之方法，其中用下列步驟 來製作所述下平板電極：在待要製作多晶—多晶電容器 的器件區中的部分隔離區上，製作第一多晶矽層；在 所述第一多晶矽層周圍，製作第一氮化物間隔；在所 述第一多晶矽層和所述第一氮化物間隔上，沉積氮化 物層；及將第一導電類型的離子注入到所述第一多晶 矽層中，以便形成所述多晶-多晶電容器的所述下平板 電極。 3·如申請專利範圍第2項所述之方法，其中用下列步驟 來製作所述上S1 Ge平板電極：清除部分所述氮化物 層，以便形成第一氮化物間隔並暴露部分所述下平板 電極；在所述下平板電極的至少所述暴露部分上，製 作疊層膜，所述疊層膜包含氧化物層、第二多晶矽層 和Si Ge層；將不同於所述第一導電類型的第二導電類 型離子注入到所述SiGe層和所述第二多晶矽廣中；對 至少所述SiGe層和所述第二多晶矽層進行蝕刻，以便 形成所述多晶一多晶電容器的所述上平板電極；及對所 第15頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇X297公复) (請先閲讀背面之注意事項再填寫本頁) •訂 經濟部智慧財產局員工消費合作社印製 543155 ABCD 申請專利範圍 述上SiGe平板電極的所有暴露表面進行自對準石夕化。 4·如申請專利範圍第3項所述之方法，其中在自對準矽 (請先閲讀背面之注意事項再填寫本頁} 化之前，在部分所述上SiGe平板電極上製作圖形化保 護性氮化物層。 5·如申請專利範圍第2項所述之方法，其中用下列步驟 來製作所述上SiGe平板電極：在至少所述氮化物層 上，製作疊層膜，所述疊層膜包含氧化物層、第二多 晶石夕層和SiGe層；將不同於所述第_導電類型的第二 導電類型離子注入到所述SiGe層和所述第二多晶石夕層 中；對至少所述SiGe層和所述第二多晶矽層進行蝕 刻，以便形成所述多晶_多晶電容器的所述上SiGe平 板電極；及對所述上SiGe平板電極的所有暴露表面進 行自對準矽化。 6·如申請專利範圍第5項所述之方法，其中在自對準石夕 化之前，在部分所述上SiGe平板電極上製作圖形化保 護性氮化物層。 經濟部智慧財產局員工消費合作社印製 7· —種用BiCMOS技術來製造集成的多晶—多晶電容器的 方法，該方法至少包含下列步驟： (a) 在待要製作多晶-多晶電容器的器件區中的部分 隔離區上，製作第一多晶矽層； (b) 在所述第一多晶矽層周圍，製作第一氮化物間 第16頁 543155 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 申請專利範圍 隔； (C )在所述第一多晶矽層和所试笛 ^ ^这第一氮化物間隔 上，沉積氮化物層； (d)將第一導電類型的離子注入到所 巧所述第一多晶矽 層中，以便形成所述多晶-多晶電容器的下電極； ⑷清除部分所述氮化物層，以便形成第二氮化物 間隔並暴露部分所述下電極； (〇在所述下電極的至少所述基霞邮八 λ ι恭露部分上，製作疊 層膜，所述疊層膜包含氧化層、第-文a 乐—多晶矽層、和SiGe 層； (g) 將不同於所述第一導電類型的第二導電類型離 子注入到所述SiGe層和所述第二多晶 . 曰曰X滑中， (h) 對至少所述SiGe層和所述笛一之 k弟一多晶矽層進行餘 刻，以便形成所述多晶-多晶電容器的μ恭 令器的上電極丨及 (i) 對所述上電極的所有暴露的矣 路的表面進行自對準石夕 化0 8·如申請專利範圍第7項所述之方法，其中在自對準石夕 化之前’在部分暴露的上電極上製作圖形化保護性氣 化物層。 9.如申請專利範圍第7項所述之方法，其中用選自化學 汽相沉積（CVD)、等離子體辅助CVD、濺射、和化學溶 液沉積中的沉積技術來製作所述第一多晶矽層。 第Π頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ..............0.........、一叮........% (請先閲讀背面之注意事項再填寫本頁} 543155

   申請專利範圍 10.如申請專利範圍第7項所述之方法，其中用沉積和腐 方法來製作所述第一氮化物間隔。 U·如申請專利範圍第7項所述之方法，其中用選自CVD、 等離子體輔I* CVD、藏射、和化學溶液沉積中的沉積 技術來製作所述氮化物層。 12·如申請專利範圍第丨項所述之方法，其中用選自超高 真空化學汽相沉積（UHVCVD)、分子束外延（MBE)、快速 熱化學汽相沉積（RTCVD)、和等離子體增強化學汽相沉 積（PECVD)中的沉積技術來製作步驟（f)中提供的所述 S i G e 層。 13· —種用BiCMOS技術來製造集成的多晶一多晶雷办祖 /日日电各器的 方法，該方法至少包含下列步驟： (a)在待要製作多晶-多晶電容器的器件區 隔離區上，製作第一多晶矽層； ..............# (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 匕τ的部分

   543155 as B8 C8 _ D8_ 六、申請專利範圍 18.如申請專利範圍第13項所述之方法，其中用選自超 高真空化學汽相沉積（UHVCVD)、分子束外延（MBE)、快 速熱化學汽相沉積（RTCVD)、和等離子體增強化學汽相 沉積（PECVD)中的沉積技術來製作步驟（e)中提供的所 述SiGe層。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 頁 20 第 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)