TWI241069B - Automatically calibrated frequency-synthesis apparatus - Google Patents

Automatically calibrated frequency-synthesis apparatus Download PDF

Info

Publication number
TWI241069B
TWI241069B TW093134816A TW93134816A TWI241069B TW I241069 B TWI241069 B TW I241069B TW 093134816 A TW093134816 A TW 093134816A TW 93134816 A TW93134816 A TW 93134816A TW I241069 B TWI241069 B TW I241069B
Authority
TW
Taiwan
Prior art keywords
signal
frequency
automatic correction
item
voltage
Prior art date
Application number
TW093134816A
Other languages
English (en)
Other versions
TW200616342A (en
Inventor
Peng-Un Su
Chih-Hung Chen
Horng-Yuan Shih
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW093134816A priority Critical patent/TWI241069B/zh
Priority to US11/024,434 priority patent/US7583773B2/en
Application granted granted Critical
Publication of TWI241069B publication Critical patent/TWI241069B/zh
Publication of TW200616342A publication Critical patent/TW200616342A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1241069 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種頻率合成裝置與方法,特別是一種自動校 正的頻率合成裝置與方法。 【先前技術】 壓控振盪器(Voltage-Controlled Oscillator,簡稱vc〇) 之振盪頻率可由並聯電感、電容決定。控制電容值即可改變壓控 振盪器之振盪頻率。 請參照第1圖為先前技術之頻率合成器。 頻率合成器包含:壓控振盪器120、除頻器200、頻率相位檢 測器300、低通濾波器190。壓控振盪器丨2〇產生輸出信號,除頻 為200將輸出信號除頻為回授信號,相位檢測器3〇〇比較輸入信 號與回授信賴鮮及相位。若輸人信號的辦高_授信號的 頻率’則提高壓控«器、120的控制電壓;反之,則降低壓控振 盪器120的控制電壓。 ▲由於壓控振盪器具有多個頻帶,控制的方式以數位信號粗 為’设禮控減㈣工作頻帶,簡比錢微調,敎輸出信 號在預定頻率。 US 6’731,176提出的頻率合成裝置,將壓控振盪器設定在起 始頻帶,並利用鎖_測器_是否已鎖頻成功,若經過一段時 間仍未鎖頻成功’則調整壓控据湯哭丨 ?工振盪^到鄰近的頻帶,重新開始鎖 頻,直到鎖頻成功,則設定在气艇酷, /頻V。由於鎖頻偵測器在比較頻 a^41〇69 率下操作’其速度較慢。 行粗調,提出_率合成裝置,比較電壓的方式進 壓範圍,未1 時間,壓控振盛器的控制電壓仍超出預設電 重新開始_,職整壓控振盡器到鄰近的頻帶, 嘗試許多_,方成从在_帶。此裝置往往需 程變異所影響。 、成力,軌比較類比電壓健,易受製 此二專利雖提出可行之鎖頻方法,但判斷目前所選頻帶是否 的時間待—段時間讓_合成11去鎖頻,需要較長 中勢必不=成_ ’對於應用於對頻率合成時間較嚴格的系統 【發明内容】 裝置。' U技*之問題,本發明提出—種自動校正的頻率合成 本發明之目的在提出i可快速完成_,適合高速運作, 且不受製程變異影_鮮合成裝置。 ^ 發明所提出之自動校正的頻率合成裝置,用以合成預定頻 m包含:壓控振盡n、除鮮^、回授除頻單元、 自動校正單元、相位頻率比較器、低通濾波器。 1振具有複數個丄作頻帶,接收粗調信號及微調信 號’在該_健所蚊之叫解產线$錢。預先除鮮 1241069 70 ’接收壓控振盪器輸出信號,經由除頻而產生中間信號。回授 除頻單元’接收該中間信號,經由除頻而產生回授信號。自動校 正單兀’接收輸入信號與中間信號,產生粗調信號。相位頻率比 幸父裔’比較該輸入信號與回授信號,依據輸入信號與回授信號之 頻率及相位差異而產生誤差信號。低通濾波器,將誤差信號濾波 而產生微調信號。 右自動校正單元可操作頻率夠高,亦可省略預先除頻單元, 直接接收輸出信號。 有關本發明的特徵與實作,茲配合圖示作最佳實施例詳細說 明如下。 【實施方式】 以下舉出具體實施例崎細朗本發明之Η容,並以圖示作 為輔助說明。綱愤及之符_參關式符號。 請參照第2圖為本發明之第一實施例。 自動才乂正的頻率合成裝置’包含:壓控振盪器12G、預先除 頻單元130、回授除頻單元⑽、自動校正單元⑽、相位頻率比 較器180。 田振盈為120具有多數個工作頻φ ,工作頻帶之間可有重 ▲ 不:〇壓控振盡器12〇接收粗調信號及微調信號,在 粗調信號所設定之工作頻帶產生輪出信號。 ♦。周仏5虎為N位7〇之數位信號,微調信號為類比信號。 l24l〇69 、先除頻單元⑽接收輸出信號,經由除頻而產生中間信 回授除頻h14G接收中間信號,經由除頻而產生回授信2 動才又正單元160接收輸入信號與中間信號,產生粗調信號。 元166自動校正單元16。包含:累加11 162、運算單元164、控制單 累加器162,以中間信號為輸入,計算在一個比較信號 之中間信號的週期數,而取得中間信號之頻率。 運开單το 164 ’依據第一頻率及第二頻率計算預定頻率 之工作頻帶。 鸯 控制單元166,連接於運算單元164,用以產生粗調控制信號。 〇相位頻率比較器180比較輸入信號與回授信號,依據輸入信 藏與回授信號之頻率及她差異喊生誤差信號,微調信號係依 據誤差信號而產生。 低通濾波器190,連接於相位頻率比較器18〇與壓控振盈器 】2〇之間,接收誤差信號而產生微調信號。 、切換開關170,使壓控缝器120切換連接於低通濾波器⑽ 或固定電壓VC。當壓控振盪n 12〇連接於低通紐-19Q,壓控 振i為120由低通滤波器190接收微調信號。當壓控振盡器12〇 連接於固定電壓vc,微調信號即為固定電壓vc。切換開關17〇由 自動校正單元160產生之開關控制信號控制。 頻率合成裝置的鎖頻工作分為四個階段。 1241069 壓二::階段,自動校正單元⑽產生之開關控制信號,控制 μ盪☆ 120之類比輸入端連接於固定電壓1 ⑽t__壓控振盪_奴到-個頻帶,累加器^ 及運异單元164進行運算,取得第—頻率。 ’、 =二階段’自動校正單元⑽的粗調信號將壓控紐器12〇 =頻帶,累加器162及運算單元164進行運算,取得第 "—步貝率〇 根攄階段’㈣單元166會依照所欲鎖頻之預定頻率,並 "异早疋164的計算結果來進行判斷,輸出適當的N個位元 的數位控制錢輯控滅謂,決㈣控缝㈣卩的適當工 作頻帶。 ^ 在第四階段,自純正單元16〇將壓控振盪 接回低通渡波器⑽,讓頻率合成器進入鎖頻狀態。、輸Μ 請參照第3圖為壓控振盪器之特性曲線圖。 ★例如.在第—階段設定壓控振I器120之頻帶為S=1而取得 第頻率為freql,在第二階段設定壓控振盪器12〇之頻帶為㈣ 而取得第二頻率為fteq8。因壓控振盈器的特性曲線具有相同間 隔’由内插法可取得freql至freq8等頻率,即可取得預定頻率 所屬之工作頻帶。 、、 —例如:在第一階段設定壓控振盪器12〇之頻帶為S=1而取得 第一頻率為freq】’在第二階段設定壓控振蓋器120之頻帶為的 1241069 而取得第二頻率為因壓控錄器的特性曲線具有相同間 =由外插法可取得freql至freq8 _,即可取得 所屬之工作頻帶。 干 "月參知、弟4圖為本發明之第二實施例。 自動校正的頻率合成裝置,包含:馳振加2g、回授除 、早兀140、自動校正單元16〇、相位頻率比較器。 元。自第二實施例與第—實施例的主要差異在於省略預先除頻單 扠正早a⑽直接接收輸出信號。回授除頻器⑽ 輪*信號,此實施例適用於自動校正單元可操作頻率夠高 自動枚正早I丨6〇触輸人信雜輸出錢, 元:校正單元晚含:累加請、運算單元164::單 内之中累inr以輸出信號為輸入,計算在一個比較信號週期 4就的週敏,而取得中間信號之頻率。 之工=塌,依據第—頻糊二頻率計算預定頻率所屬 接於運算單元164’用以產生粗調控制信號。 ’、〜、早兀140接收輪出信號,經由除頻而產生回 卜本㈣以讀之較佳實施例揭露如上,職並又儿 -本發明’任何熟習相像技藝者’在不脫離本發明之精二ς 10 1241069 内,當可作些許之更動與潤飾,因此本發明之專利保護範圍須視 本說明書所附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖係為先前技術之頻率合成器。 第2圖係為說明本發明之第一實施例。 第3圖係為壓控振盪器之特性曲線圖。 第4圖係為說明本發明之第二實施例。 【主要元件符號說明】 120 壓控振盪器 130 預先除頻單元 140 回授除頻單元 160 自動校正單元 162 累加器 164 運算單元 166 控制單元 170 切換開關 180 相位頻率比較器 190 低通濾波器 200 除頻器 300 相位檢測器 11

Claims (1)

1241069 十、申請專利範圍·· 用以合成-預定頻率之信號, 1。一種自動校正的頻率合成裝置 包含: 一覆控振,具有複油工作鮮,接收—粗調信號及 微調信號’在該_信號所設定之功鮮產生—輪出信H·· 預先除頻單元,接收該輪出信 號,經 信號; 由除頻而產生一中間 一回授除鮮元,接傾中·號,經由除輪產生一回授 信號; -自動校正單元,接收—輸人信號與該中間信號,產生該粗 調信號; 一相位頻率比較器,比較該輸人信號與該回授信號,依據該 輸入信號與_授信號之頻率及相位絲而產生—誤差信號;及 -低通濾、波ϋ ’將該誤差信號濾、波而產生該微調信號。 2.如申請專利範圍第丨項所述之自動校正的頻率合成裝置,該麼 控振盪器之該複數個工作頻帶有重疊。 3·如申請專利範圍第〗項所述之自動校正的頻率合成裝置,該壓 控振盪器之該複數個工作頻帶不重疊。 4,如申請專職目第丨項所述之自動校正的解合成裝置,咳自 動校正單.驗據該職鮮及—第—解及第二解產生該粗 調信號’該第.'-頻率及該第二頻率係該微調信號為—固定電壓 時’調整該細辰盪||至兩彳]^卫作鮮,_輸出信號取得。 12 1241069 5.如申請專利範圍第4項所述之自動校正的頻率合成裝置上 動校正單元以内插法產生該粗調信號。 Λ 6·如申睛專利範圍第4項所述之自動校正的頻率合成穿置二 動校正單元以外插法產生該粗調信號。 Λ 含: 電壓。 7·如申請專利範圍第4項所述之自動校正的頻率合成裝置,更力 刀換開關’使4壓控振盪裔連接於該低通濾波器或該固定 8·如申請專概圍第7項所述之自動校正的頻率合成裝置,該切 換開關由該自動校正單元產生之—關控制信號控制。" 9.如申%專利範圍第4項所狀自動校正的鮮合絲置, 動校正單元包含: 累加益,以該中間信號為輸入,計算該中間信 而取得該中間信號之頻率; 似數 逐异早兀,依據該第一頻率及該第二頻率計算該預定頻率 所屬之工作頻帶;及 狀頻半 -控制單元,連接於該運算單元,用以產生該粗調控制信號。 圍第1項所述之自動校正的頻率合成裝置,該粗 凋枯旎為一數位信號。 ^種自動校正的頻率合成裝置,甩以合成—預定頻率之信號, 13 1241069 〜j控缝器,具有複數個工作頻帶,接收—粗調信號及〆 4展號’在雜調信號所設定之王作鮮產生—輸出信號; 一回授除頻單元,接收該輸出信號,經由除頻而產生-回授 信號; 魏―以麵繼魏,產生該粗
相位頻率比較盗’比較該輸入信號與該回授信號,依據該 輸入信號與該賴錄之頻率及她差異喊生_誤差信號;及 一低通錢ϋ,將該誤差信號濾波而產生該微調信號。 比如申請專概_ u項所述之自動校正的辭合成裝置,該 壓控振盪H之該魏個卫作頻帶有重疊。 13.如申請翻細第η項所述之自動校正的 壓控振盪器找複數個工作頻帶不重疊。 °亥
4. 士申'專利乾圍第u項所述之自動校正的頻率合成裝置,該 依據該糊率及—第—頻率及—第二頻率產生該 二心n解及該第二鮮健微難號為—固定電壓 =壓控振顧至兩财同工侧帶,由賴出信號取得。 明專利範圍第14項所述之自動校正的頻率合成裝 自動才父正單元以内插法產生該粗調信號。 ^ 16.如申請專利範圍第14項所述之自動校正的頻率合成裝置 自動奴正單元以外插法產生該粗調信號。 該 14 !241〇69 士申明專利I巳圍第14項所述之自動校正的頻率合成裝置,更 包含: 換開關使4壓控振盪裔連接於該低通濾波器或該固定 電壓。 18·如申請專利範圍第17項所述之自動校正的頻率合成裝置,嗜 切換開關由該自動校正單元產生之一開關控制信號控制。ΰ 19·如申凊專利範圍第14項所述之自動校正的頻率合成裝置,該 自動校正單元包含: 累力时亥中間尨號為輸入,計算該中間信號之週期數, 而取得該中間信號之頻率; / 運异單兀,依據該第一頻率及該第二頻率計算該預定頻 所屬之工作頻帶;及 、、 -控制單元’連接於該運算單元,用以產生該粗調控制信號。 2〇·如申請專利範圍第u項所述之自動校正的頻率合成裂置,該 粗調信號為一數位信號。 ^ ^ 15
TW093134816A 2004-11-12 2004-11-12 Automatically calibrated frequency-synthesis apparatus TWI241069B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093134816A TWI241069B (en) 2004-11-12 2004-11-12 Automatically calibrated frequency-synthesis apparatus
US11/024,434 US7583773B2 (en) 2004-11-12 2004-12-30 Frequency synthesizing device with automatic calibration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093134816A TWI241069B (en) 2004-11-12 2004-11-12 Automatically calibrated frequency-synthesis apparatus

Publications (2)

Publication Number Publication Date
TWI241069B true TWI241069B (en) 2005-10-01
TW200616342A TW200616342A (en) 2006-05-16

Family

ID=36386263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093134816A TWI241069B (en) 2004-11-12 2004-11-12 Automatically calibrated frequency-synthesis apparatus

Country Status (2)

Country Link
US (1) US7583773B2 (zh)
TW (1) TWI241069B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055716B (zh) * 2006-04-13 2011-07-20 联发科技股份有限公司 立体声解码器及处理指引信号的方法
US8041972B2 (en) 2006-04-04 2011-10-18 Qualcomm Incorporated Apparatus and method for setting wakeup times in a communication device based on estimated lock on time of frequency synthesizer
US8433016B2 (en) 2006-11-06 2013-04-30 Qualcomm Incorporated Narrow-band interference canceller

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738360B1 (ko) * 2006-05-11 2007-07-12 한국과학기술원 고속 개루프 자동 주파수 보정 회로를 가지는 위상 고정루프
TWI432743B (zh) * 2009-12-24 2014-04-01 Mstar Semiconductor Inc 信號能量判斷裝置及信號能量判斷方法
EP2681844B1 (en) 2011-02-28 2018-06-13 Marvell World Trade Ltd. Methods and devices for implementing all-digital phase locked loop
CN103780253A (zh) * 2014-01-10 2014-05-07 苏州广纳达电子系统有限公司 利用fpga控制自动频率纠偏的参考信号发生器
US9548746B2 (en) * 2014-12-22 2017-01-17 Intel IP Corporation Coarse tuning selection for phase locked loops
KR102375949B1 (ko) * 2015-01-02 2022-03-17 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10749534B2 (en) 2017-06-28 2020-08-18 Analog Devices, Inc. Apparatus and methods for system clock compensation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272729A (en) * 1979-05-10 1981-06-09 Harris Corporation Automatic pretuning of a voltage controlled oscillator in a frequency synthesizer using successive approximation
US6064947A (en) * 1997-08-27 2000-05-16 Texas Instruments Incorporated Time base generator internal voltage-controlled oscillator calibration system and method
US6545547B2 (en) * 2000-08-18 2003-04-08 Texas Instruments Incorporated Method for tuning a VCO using a phase lock loop
US6404289B1 (en) * 2000-12-22 2002-06-11 Atheros Communications, Inc. Synthesizer with lock detector, lock algorithm, extended range VCO, and a simplified dual modulus divider
JP3808338B2 (ja) * 2001-08-30 2006-08-09 株式会社ルネサステクノロジ 位相同期回路
DE10229130B3 (de) * 2002-06-28 2004-02-05 Advanced Micro Devices, Inc., Sunnyvale PLL mit Automatischer Frequenzeinstellung
DE10308643A1 (de) * 2003-02-27 2004-09-16 Infineon Technologies Ag Phasenregelanordnung
US7023285B2 (en) * 2003-07-15 2006-04-04 Telefonaktiebolaget Lm Ericsson (Publ) Self-calibrating controllable oscillator
US6952124B2 (en) * 2003-09-15 2005-10-04 Silicon Bridge, Inc. Phase locked loop circuit with self adjusted tuning hiep the pham
US7015763B1 (en) * 2004-08-30 2006-03-21 Nokia Corporation Digital tuning of a voltage controlled oscillator of a phase locked loop

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8041972B2 (en) 2006-04-04 2011-10-18 Qualcomm Incorporated Apparatus and method for setting wakeup times in a communication device based on estimated lock on time of frequency synthesizer
CN101055716B (zh) * 2006-04-13 2011-07-20 联发科技股份有限公司 立体声解码器及处理指引信号的方法
US8433016B2 (en) 2006-11-06 2013-04-30 Qualcomm Incorporated Narrow-band interference canceller

Also Published As

Publication number Publication date
US7583773B2 (en) 2009-09-01
US20060104398A1 (en) 2006-05-18
TW200616342A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
TWI241069B (en) Automatically calibrated frequency-synthesis apparatus
EP2681966B1 (en) Methods and devices for multiple-mode radio frequency synthesizers
EP2312756B1 (en) A dual reference oscillator phase-lock loop
CN103004096A (zh) 数字锁相环时钟系统
JP2004056409A (ja) 分数分周器を用いた位相同期ループ回路
TW200539576A (en) A self-calibrating, fast-locking frequency synthesizer
TWI427933B (zh) 鎖相迴路及其方法
JP2012528526A (ja) 多相発振器を有する位相ロックループ
JP4718566B2 (ja) フラクショナル−n方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路
JP2014212491A5 (zh)
TW200810365A (en) Method for adjusting oscillator in a phased-locked loop and related frequency synthesizer
US9240794B2 (en) Apparatus and methods for phase-locked loop startup operation
US10840915B2 (en) Use of a raw oscillator and frequency locked loop to quicken lock time of frequency locked loop
WO2003065586A3 (en) Phase-locked-loop with reduced clock jitter
TWI296464B (en) Phase lock loop and operating method thereof
TW201249110A (en) Phase lock loop circuit
JP2009533931A (ja) 位相同期回路を設定する方法およびシステム
JP2012075000A (ja) 位相同期回路及び無線機
TW201238255A (en) Transceiver, voltage control oscillator thereof and control method thereof
JP4933635B2 (ja) Pll回路
JP2007189455A (ja) 位相比較回路およびそれを用いたpll周波数シンセサイザ
JP2007208367A (ja) 同期信号生成装置、送信機及び制御方法
TWI314817B (en) Clock recovery circuit capable of automatically adjusting the frequency range of a vco
JP2013058881A (ja) Pll回路
JP2009016973A (ja) シンセサイザ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees