TWI293473B - Method for manufacturing semiconductor device - Google Patents

Description

1293473 九、發明說明： 【發明所屬之技術領域】 本申請案是根據日本專利申請案第2004_108442號，該日本專 利申請案之内容合併到本申請案供作參考。 本發明係關於一種半導體裝置之製造方法。’ ^ 【先前技術】

近年來，半導體裝置要求須輕、薄、短、小，且要高性能。 在像是多晶片封裝等半導體裝置中，實現高密度互連線、邏輯晶 片的微形化及記憶體容量加大正被積極推廣中。 因應於此等提案的一種方式，有人嘗試在半導體基板中設置 一貝穿電極以期達到實現高密度互連線等。例如，曰本公開專利 公報第2000-311982號揭露-習用貫穿電極，日本公開專利公報第 2000_311982號揭露半導體裝置。這半導體裝置有在半導體晶片基 板上開了一貫穿開孔的貫穿電極。中間絕緣層設於貫穿開孔的入 超圍表面上，而導電層填充在中間絕緣層内的貫穿開孔。依曰本 =專利公報第2000-311982號，以此結構可形成高密度三次多 半導體晶片基板。 另一方面 *㈣士丄」在日本公開專利公報第2000-311892號中記载的貫 ^ »有大貝穿電極穿過半導體晶片基板的結構，因而於貫 巧形成的區域不可能設置互連線等裝置。基於此一理由 聚集紐降低，因此在實現互連_高密集化上仍有改盖 貫料極是在元件形成後才形成，故在貫穿電極^ 、疋否會造成元件的可靠度降低的問題仍令人擔心。 【發明内容】 依本發明，提供了半導體裝置的製造方法，包含： 在半導體基板的主要面邊形成第丨開孔； 在第1開孔内壁形成了由絕緣材質製成的阻障膜； 5 1293473 在第1開孔的内部’藉由嵌人第j金屬 形成第1插塞，其中，第i插窠0 “f膜在弟1開孔内’ 從半導I#無Μ⑽^的1金伽及阻障膜構成； 孔，選擇性移除半導體基板形成第2開 孔以便在第2開孔的内部曝露第i插塞的部分· 料到曝露在第2開孔第1插紅相區域，· = =ίίϊ的阻障膜部分使第1金屬膜曝露;及 插窠二^擇2長第2金屬膜，*形成包含第1插塞部分的第2 插塞以便嵌入弟2開孔的内部。 的那1說明書中’主要面是指在半導體基板上半導體元件形成 夕此方法’可以簡單製程穩定製造在第1插塞及第2插塞 金有優5黏附力之貫穿電極的半導體裝置。此外，可以簡單 I程氣造在第2插塞表面上有優良絕緣性的半導體裝置。 在本發明中，第1插塞包含第丨金屬膜及阻絕膜。此外，在 本毛明中，第1金屬膜可包含阻絕金屬膜。 翼兩在^發明之半導體裝置的製造方法中，形成第2插塞包含以 二，的第1金屬膜為起始點成長第2金屬膜以便嵌入第2開孔的 部。有如此的過程，可讓金屬確實的在第2開孔進一步成長。 在本發明之半導體裝置的製造方法中，絕緣材料可以是電沈 積材料。因此，它讓此絕緣材料以便高選擇性黏附到除第2開孔 内面的第1插塞之外的區域。 在本發明之半導體裝置的製造方法中，電沈積材料可以是電 ^積聚醯亞胺。因此可在過程中或之後加強絕緣材料的阻抗到過 程中。結果可以更高良率穩定生產半導體裝置。 在本發明之半導體裝置的製造方法中，第2開孔的橫剖面積 可比第1開孔的橫剖面積還大。因此第1插塞的橫剖面積可製成 比第2插塞橫剖面積還小。結果，可確實在第2插塞内部包含第1 插塞的部分。更甚者，可以高密集度互連線穩定地製造半導體裝 置。 1293473 之半導體裝置的製造方法中，可包括在形成第2插 含以4種及在那形成第2插塞包 子層為起始ΐϊ ίΐί屬膜。藉由讓金屬膜以種 ^ ^、、占成長可進一步確實在第2開孔内部嵌入金屬膜。 ?!肉而从t明之半導體裝置的製造方法中，可包括養形歲第2開 糾=!1第」插塞之外區域上選擇性形成金屬種子層；及在那黏 ^絕，材料包含黏_緣材料到種子層^有了如此過程，可進一 V穩定地把緣材料黏_第2開孔内_第i插塞之外的區域。 在本發明之轉_4的製造綠巾，可包含在半導體基板

*πί上形成一絕緣膜；及其中第1開孔形成包括了選擇性移除 纟^緣膜後，形成第1開孔區域的絕緣膜。有了此一過程， 巧定獲得具有第丨插塞連制絕賴上表_互結 導體裝置。 /在本發明之半導體裝置的製造方法中，可包含在形成第1插 塞後在半導體基板絕緣膜上形成互連層；及其中，形成互連層 包括，成連接到第1插塞的互連線。藉由此一製程，在互連線^ 接到第1插塞時，可提高相同層之互連線的密集度。基於此一理 由，乃可穩定地製造具有高密集度互連線的半導體裝置。'並且， f本發明製造半導體裝置的方法中，可包含在互連層的頂面部 刀形成連接到互連線的頂面部分互連線。有了此一過程，可穩 定製造一具有高密集度的較頂面部分互連線的多層次半導體褒" 置’而此互連線較頂面部分存在在比互連層更高層上。 、 應該說明的是：即使這些個別的構造任意地組合在一起或本 發明的表現與其方法、裝置或類似裝置關連的改變，本實施例 是有效的。 、 例如’依本實施例，提供了一半導體裝置包含：一半導體美 板；設於半導體基板主要面上的絕緣層；及當穿過半導體基板, 與設於絕緣層内導電材料相連接的貫穿電極，其中貫穿電極^第^ 導電插塞連接到導電材料及設於半導體基板内並有橫剖面積大於 7 1293473 第1，電插塞橫剖面積的第2導電插塞包第i導電插塞部 此外，這結構;少;===塞 附近的互連線的密集度。基於此-理由，此結構適合 =外，依本發明，提供了半導體裝置，包括·· 设於半導體基板主要面上的電晶體形成層； 设於電晶體形成層頂面部分的互連層； 設於互連層的一頂面部分的互連層較上方的部分，·及 貫穿電極穿過電晶體形成層及半導體基板，其中，設於 ，形成層的貫穿電極包含連接互連線的第丨插塞 互^

面積大於第1導電插塞的橫剖面積。 子錄八知口J ^本發明的半導體裝置，第j導電插塞連接到互連層並覆蓋 層。更甚者，結構是第1導電插塞的橫剖面積 ^於第2導電插塞翻面積。基於此—理由，此結構可提供互連 =互連線⑽要素或其較上層的㈣度。因此 ^ 體裝置適合於微型化。 +¾詞千导 接到裝ΐ ’可採用第2導電插塞通過絕緣膜連 ΐ因此’此結構可以優良的製造穩定度結 ?=緣=寄生電容量。例如，在本發明中’絕緣膜 /此外’在本發明巾’嵌入第！金屬膜包括在第i開孔内壁上 形成阻障金屬膜。此外，在本發明巾，第丨金屬膜可設定成包 阻障金屬膜的多層:欠膜。目此猶-步確實減少 電材料向半導體基板擴散。 #成弟插塞導 依本發明上方所述，提供了半導體裝置，其貫穿電極有極佳 8 1293473 =電極及製造穩定㈣性。此柯使料體裝置的 度 互連線成高密 【實施方式】 " μΪΪ*參照實施例作朗本發明。熟悉本技藝者會發現使用 =s=許多替代的實施例，且發明不限忿為= 同樣=會==本=的實施例。在全部的附圖裡， 中適度地省略。此外:在下面砰細的說明會在後續的說明 側被設定成半導體裝置的頂面中’半，體基板的主要面 之側會被設定成半導體㈣基板的背面 【第1實施例】 圖1 =:===半導趙裝置之結構的剖面圖。 最底声絕绫膜111 »‘置00/、有由矽基板101、蝕刻阻絕膜109、 109、及最底層絕_ 35貝牙過雜板、則阻絕膜 絕緣電極107等所構成的一聰電晶體及一 形基板101的主要面上侧絕緣膜⑴ 電晶體及絕緣臈103。娜絕請設置在 連接。此外，、、查垃51而與矽基板101的上表面及閘極電極107 絕緣膜m。’ 1擴散層105的連接插塞⑵也設置在最底層 122的焊墊125及電塞122。此外，電性連接於連接插塞 成於連接插塞⑵雜125的凸塊m，依此一順序形 1293473 貫穿電極135包含導電性小直徑插塞119及導電性大直徑插 塞13卜小直徑插塞119的橫剖面積及直徑分別大於連接插塞123 的橫剖面積及直徑，但分別小於大直徑插塞131的橫剖面積及直 徑。此外，小直徑插塞119從矽基板ιοί突出的突出部14ι，貫入 於大直徑插塞131的上表面。

小直徑插基119的直徑可被設定成例如到5/zm之程 度。此外，小直徑插塞119貫入於矽基板101中之量可被設定成 20//m到50/zm之程度。此外，突出部141貫入於大直徑插塞131 的長度可設定成例如lvm到50#m之程度。另外，大直徑插塞 131的直控可設成例如川^^到i〇〇〇#m。 小直徑插塞119從最底層絕緣膜m的上表面依序穿過蝕刻 =絕膜109和矽基板101，俾使其曝露於梦基板外部的一頂端成為 突出部141。小直徑插塞119的上表面與第丨互連線121連接，此 互連線121的底表面與第i互連層絕緣膜113的底表面在同一平 面亡，因此確保了在其間的電性連接。小直徑插塞119之侧表面 覆蓋了 SiN膜137，但不包含突出部141。 此外，大直控插塞131從石夕基板1〇1的背面往主要面形成。 徑ϊ塞131的上表面位於比石夕基板101上表面更低處。在大 ^插塞131的底面及侧面及矽基板1〇1的背面設有電解沈積的 、、、邑緣膜129_。此外，大直徑插塞131的表面覆蓋了金屬鍍層膜133。

mt、直杈插塞119的材料雖然沒有特別限定，但可使用例如W 以土述的方法，可適度的抑制對矽基板1〇1的擴散。此外， 塞131及金屬鍍顧133的材獅沒有制蚊，但材 科可分別用例如Ni&AU。 竹 曰立接卜去，將說明此半導體裝置100的製造方法。圖 疋剖面圖，示意顯示圖i中半導體裝置100的製造程序。 101 Γ先^極電極107 ’擴散層105及絕緣膜103形成在石夕基名 刻阻^ ιί膜103被設定成，例如，STI(淺構隔絕）。接著，麵 絕膜109騎底層絕緣膜lu帛這種順序形成在石夕基板1〇1 1293473 上表面的全部表面上。 在此時，例如，50nm的SiN膜用電漿CVD技術形成，作為 餘刻阻絕膜109。此外，例如，4〇〇nm的Si〇2膜用電聚CVD技;^ 形成作為最底層絕緣膜111。或者是，用3〇〇的L-Ox™當作T 低介電質常數中間層絕緣膜用應用技術方式形成並在l_〇xtm&上 表面上形成Si〇2膜的方式，多層膜會形成作為最底層絕緣膜lu。 接著，阻抗反射膜及光阻用這順序運用在最底層絕緣膜U1 上，富使用光印刷技術時，導致形成有對應到小直徑插塞119形 ，開孔的光阻圖形（未在圖示中說明）。在用光阻膜作為光置執行 最底層絕緣膜111乾蝕刻，應該裝置小直徑插塞119的位置上會 被開孔。並且，會進行蝕刻阻絕膜1〇9的回蝕的乾蝕刻。 緊接著，在轉換蝕刻氣體時，會對矽基板1〇1的中間部分進 行進一步蝕刻。比方說，會從矽基板上表面蝕刻掉深度1〇//111到 50#m之間。使深度不低於1〇//m，可以確實地將突出部141與 =直徑插塞131相連接。此外，使深度不高M5〇#m，可以減少 從矽基板ιοί主表面到矽基板内部小直徑插塞119的突出量。為 了，一^因，可形成穩定開孔。開孔的直徑是被選出的，因此小 ^徑插塞119❸直徑成為，例如，從！難到5卿的度數。然後， 光阻膜或抗反射膜的殘留或蝕刻造成的殘留就被去除了。 接著’20nm的SiN膜137形成在矽基板101上表面的全部表 面上、’並在上設有對應到小直徑插塞119形狀的開孔。 並且，光阻圖形（未在圖中說明）帶有開在對應連接插塞123 =狀的開孔藉由使用光印刷技術形成在剛塗上的抗反射膜上及在 最底層絕緣膜m的光阻上。在擴散層105裝置連接插塞123的 i立用光阻膜作為光罩，藉由乾侧在最底層的絕緣膜in 。而用乾侧的方式執行餘刻阻絕膜109的回银去曝露 表面，因此，得到了形成小直徑插塞119及連接 插塞123的開孔。 接下去，w(鶴）膜作為金屬膜用CVD技術形成在石夕基板1〇1 1293473 面的全部表面°w (鎢）的膜厚設定成與連接插塞123和小 直徑插塞119兩個直徑相配合並可將兩插塞嵌在裡面狀態的膜 厚。例如，將W (鎢）的膜厚設成1/zm的程度然後，在最底層 絕緣膜111的w (鎢）膜及siN膜137會藉由CMP (化學機械研 磨）移除。因此，小直徑插塞119及連接插塞123就同時形成（圖 2A) 〇 接著，在矽基板1〇1的上表面的全部表面會裝置第丨互連層 絕緣膜113。第1互連層絕緣膜113如圖2B所示，採取在頂面^ 於互連線112的絕緣膜及用於插塞114的絕緣膜形成的結構。 第1 ’作為在第1互連層絕緣膜113的下層的3〇〇nm的互連 線112的絕緣膜藉著對矽基板上表面的全部表面覆蓋的方式形 成。互連線112的絕緣膜可設成低介電質常數膜像是l_〇xtm等方 式。在此時，就適合其中提供SiCN膜當作是在最底層絕緣膜^ 上Cu擴散阻絕膜。此外，也可以在低介電質常數膜上形成1〇〇nm 的Si〇2膜。接著，當使用光印刷技術時，抗反射膜及光阻應用在 矽基板上表面的全部表面上，並導致了在光阻上形成了用於渠溝 互連線的光阻圖形。接著，藉由用光阻當作光罩執行對用於互連 線112的絕緣膜的蝕刻，用於製造第丨互連線121的開孔形成。 接下去，藉由灰化去除了光阻及抗反射膜。 然後，藉用濺鍍技術，30nm厚作為阻障金屬膜的TaN膜形成 且在TaN膜上形成i〇〇nm作為根基的（^膜。接著藉由電解電鍍 技術700nm的Cu膜形成了，隨後成為第1互連線12ι的金屬膜 藉由CMP技術形成。此後，就如同小直徑插塞119及連接插塞123 形成方式’第1互連線121在移除在作為互連線112的絕緣膜上 的Cu膜及阻障金屬膜的時候形成了。 之後’構成第1互連層絕緣膜113的上表面作為插塞114的 絕緣膜’藉由一般互連線製造過程形成在作為互連線112的絕緣 膜上。與第1互連線121連接的連接插塞122形成在插塞114的 絕緣膜。然後，焊墊125連接到連接插塞122及凸塊127用這種 12 1293473 順序形成。焊塾125的;bUsL-r、，a 或是類似的材料。此外，凸ϋ疋說’ M、Cu、Ni、TiN Au、焊錫或是類似的材料/ _料可以被蚊成’比方說， 在第1互連層絕緣臈113的 一 的已決定數量的頂面層或是類似的東西。進姊成互連層 的支S件Ιΐϋ5形成在德板101的上表面並貼上（圖2B) 、、 例如’具黏性的膠帶被當作黏著声115。且逢i w· 的膠帶由基本材料及形成在兩侧邊所曰' 黏劑、聚胺帽醋黏劑等材料被用作為 石夕美的材料可以是用研磨在之後描述的背邊 “S耐力類似方式’具對熱劑外部力量或類似 的i力、，此"^成77疋’例如’石英玻璃、〜狀™等材料。 ㈣匕發匕可以疋玻璃之外的材料。例如’塑膠材料或諸如麼克力 树脂等。 桁m磨的背面，研磨背面用的是機械研磨技 術。雖然石夕絲厚度在研雜會落在一定範圍内讓小直徑插塞119 的底部分不會露出’·例如，厚度可以是5G〜·轉。然後，抗反 射膜及光阻會以這種順序形成在矽基板背面；光阻圖案（未在插 圖中說明）藉由光印刷技術形成，在這圖案中設有形成大直徑插 塞131的開孔。矽基板ιοί用光阻當光罩作了乾蝕刻，之後，開 孔139就設於大直徑插塞131該裝置的位置上。 開孔139有一個形狀，它會從矽基板101的背面一直到主要 面。開孔139的上表面位在此矽基板101主表面附近較低的部分。 此外，開孔139設於突出部141的底部，而開孔139的上表面位 在比小直徑插塞119底表面更上的部分。siN臈137設於小直徑插 塞119的表面。在矽基板乾敍刻之時的蚀刻條件是在矽膜和siN 膜137間的選擇比率是設在高條件的狀況下，因此，當開孔139 13 1293473 形成時，小直徑插塞119未被移除，但小直徑插塞119外圍邊表 上的矽基板101是選擇性的移除了。因此一緣故，開孔119形成 並已匕括了】、直徑插塞119的底面的形狀。此外，小直徑插塞19 的部分^曝露在石夕基板101外面，因此，突出部141开^。土 接著’電沈積絕緣膜129設於矽基板1〇ί的背面上(如圖2C)。 :日、’電沈積、絕緣膜129選擇性的形成在石夕基板1〇1的背面上和 上9ί底面及侧面上。突出部141的表面覆蓋絕緣的SiN膜 7於疋電沈積絕緣膜129就不會形成在小直徑插塞119的外 電沈積絕_ 129的膜厚，舉例說，從〇.5〜5//m。 電沈積絕緣膜129是，例如，電沈積聚醯亞胺膜。可以用陽 取聚醯亞胺覆或陰離子電沈積聚醯亞胺覆蓋作為電沈積 笪从财二的材料。特別是，例如，ShimizU公司所製造的Elecoat —寺材料，可使用。電沈親緣麟觀設有限定是雜亞胺， ^也了 = Τξ：^種電沈積聚合*覆蓋像是包含環氧化物電沈積覆 包3丙烯酸物的電沈積覆蓋，包含氟的電沈積覆蓋等材料。 =積絕緣膜129的抗紐可以藉由使用㈣亞胺作為電沈積絕 緣膜129的材料而有所改善。基於此-理由，Τ適當地抑制製造 過程後的惡化，於是可以實現高良率歡生產達成的配置。 3電沈積絕緣膜129的形成是用如下列過程產生的。矽基板1〇1 j極的-邊；而電極的-邊及另_邊反向電極浸泡在電沈積覆 =^體裡。然後’先已決定的電位依靠聚合物的電的充電應用 =夕基板101及另-邊電極。有了這樣的過程，聚合物黏附到矽 101的表面上。如果已到先已決定的膜厚，矽基板1〇1會從 盍取出到水裡清洗。在那之後，電沈積絕緣膜129在烘 板101時形成在背面。 接著’執行SiN膜137回蝕。用此方法，siN膜厚137在突 出部141的頂端被移除並曝露出小直徑插塞119的表面。在此時， 電，積膜129形成在石夕基板1〇1的背面，因此石夕基板沒有被移除， 旦ιΝ膜137被選擇性的移除。雖然以在圖丨及圖2D中移出突出 1293473 ΐ =的SiN膜137的置作為例證，但亦可使至少包含小直徑插 塞119之插塞底部的部份曝露出。 仅推 =’透過非電鍍的鑛層，⑽膜隨著小直徑減119的 η备作起始點成長；開孔i39嵌入且凸塊完整地形成在開孔⑼ 地矣彳i 插塞131在提供如鍍層膜133 _成在凸 塊表面上（如圖2D)。 此時，從矽基板101的主要面移除黏附層115時，支持 件移除且就獲得如圖1所示半導體裝置1〇〇。 、 7 接著，要描述如圖1所示半導體裝置1〇〇的效果。 含在半導體裝置刚中，穿過電極135由小直徑插塞119 、兩個插塞及大直徑插塞131所構成。突出部141在小 119的終端部分位置包含在大直徑插塞131裡。 土 圖3A及圖3B是綱要式地說明由兩個不同厚度插塞構成的貫 圖。在分別的局部的插圖中，上視圖是剖面^而 I視^平面圖。圖3Α是說明依照本實施例的貫穿電極的結構的 外’圖3Β是說明小直徑插塞219及大直徑插塞231在平面 相連接的形狀上的貫穿電極235的圖。 ^圖_構中’目的在藉由固著效果而達成兩插塞黏附性 之 穿電極會有黏合的結構，不同於在圖 斤不之跡·这4終编部分僅彼此互相接觸。此外，從矽基 101的背面選擇性成長可以形成大直徑插塞131。基於此一理由， if Σ以讓製造過賴單化。此外可根據此結構減少兩插塞間的 f電阻。更甚者’藉由降低互連線附近以外插塞的直徑可減少 Ϊ 然、而在藉由最低化在互連線鄰近插塞的直徑保持足夠的互 連線密度。基於此-理由，可改善半導體裝置觸的電的特性。 j外’如3C所示，在貫穿電極135由大直徑插塞131的三 實施例包含在大直徑插塞131的二小直徑插塞119 =構成的、、Ό構下’插塞的_力依固著效果的基礎下被進 善了，且更降低了接觸電阻。 / 15 1293473 電極235結構的圖。 矣而所示’傳統貫穿雜235自一個大插塞構成並在其上 f Γ接觸。基於此一理由，傳統㈣ Ϊ電面0p分上的互連線253的區域會變得相對大。此 相接觸'的互、車Ϊ12曰35接觸互連線253的層，除了與貫穿電極235 於線卜疋不會形成互連線254在貫穿電極附近的。基 理由如細巾箭頭所示，可形成互25 相接觸的互連線253，且僅在遠離貫穿電極23^3 遠内fi附近。因此，除了與貫穿電極235相接觸的互 ，冰3外，仍有關於提高互連線254密集度的進一步改善的空 間0 σ 相f的’如圖4Α所示，依本實施例的實穿電極135，實穿電 才…5在小直徑插塞119上表面與互連、線153相接觸。基於此一 巧，，少小直徑插塞119頂面部分上互連線153的橫剖面積。 4外’連接到互連、線153的插塞是屬於小直徑插塞119。基於此一 =由^插圖箭頭所示，除了與小直徑插塞119相接觸的互連線 〆夕^’互連線154形成的區域是寬的，因此，可改善除了與小直 徑插塞119相接觸的互連線153外互連線的密集度。此外，可萨 增加互連層附近财卜的減直徑，以減少電子阻抗，然而互 附近的插塞直徑降低會保持足夠的互連線密度。 此外，如鈾在使用圖3Α及圖3Β時所述，在圖4Α的貫穿電 極135有小直徑插塞119的部分會放入大直徑插塞131的結構。 基於此一理由，即使使用了兩插塞，不同於圖4Β結構，在這些插 塞閘的接觸阻抗與圖3Β結構相比較是足夠小的，因此此結構&如 貫穿電極的極優特性。 *雖然在半導體裝置100沒有在圖丨中作說明，第i互連層絕 緣膜113的上層結構可依裝置的設計作適度的選定。互連層或類 似的層可進一步形成在第1互連層絕緣膜113頂面部分。 例如，圖5是橫剖面圖，圖表說明互連線形成的半導體裝置 17 1293473 ^結構。雖然在圖5半導體裝置的結構幾乎翻i所 置100相同；並矽基板101上形成最底層絕緣膜lu及 膜113;此外树基板1Gi上又進—步形成絕緣層161及絕 ^層163。互連、線165及連接插塞167形成在絕緣層161。互 169及連接插塞171形成在絕緣層163。 - 連、，、良 „古=5所示，在依本實施例的貫穿電極出中，在主要面邊 的小直徑插塞119;而小直徑插塞119連接到 此1，圖6是剖面圖，圖表說明互連層形成裡面 置另一結構，如圖6所示，小直徑插塞119連 f ϊί ί ^在/穿電極135上或類似物上的^兄下， 電極135連接到連制凸塊127的結構，但圖示^未2貝穿 包人Ί二實施例及下一個實施例半導_置中，例如， 包含在大_塞m賴的部分， 說明如貫穿電極135的結構。圖7U丨圖古剖面圖，圖表 119部分橫剖面包含在大直徑插塞丨® 塞 =凹的部分形狀會隨著在小直徑插塞 的至少，部用令=插塞119之橫剖面 直徑插塞119與大直徑插夷，的、、、"構之方式，可獲得小 此-理由，相較於使$在稷數之面相接觸的結構。基於 卜如®7A所tf，可藉由引用把 1293473 【第3實施例】 在此ϊ ΐ體裝置_也可用下舰程的方式製造。 2實施例^ 實施例不同參考圖2A到圖2D第1實施例或第 的過1實施例及第2實施例’執行上述圖2A及圖 件圖加曰115形成在石夕基板101頂面’接著黏附到支持元 及開孔(&的後’執行—絲板1G1㈣面研磨的過程 執行树基板1G1㈣面上設置電沈積絕緣膜129 料設於雜板1〇1的背面上（圖2C)。種子層的材 低阻抗的材料。例如，種子層的材料是像Ni等金屬。 種子層的臈厚可以是，例如0.1到2/zm的程度。 種子層可例如用非電鍍層技術形成。因為使用非電鍍 。=__1()1_上形成與删 膜^37相關連 絕绫層後，像第1實施例以種子層作為種子，電沈積 S中1明石夕基板101的背面。（圖2C ’假設種子層不在插 =)幻實施例或第2實施例，執行之後的過程。因此， 可仔到依本實施例的半導體裝置。 ，本實％巾半導體裝置，種子層形成在包含開孔丨％内壁的 101全部背面上。藉由設置比Si阻抗更低的金屬種子層作 ，土板層，可穩定均勻形成電沈積絕緣膜129。因此，此結構可在 ^作為御基板1G1背面上形成大餘插塞131的光阻圖形形 成狀況下，進一步穩定製造大直徑插塞131。更甚者，可確定阻隔 大直徑插塞131及；δ夕基板。 如上述，已說明發明的實施例。但是，當然，本發明不限定 於·^述說明之實關；而精通於本技細人能在本發明範圍内， ，變上述的實闕。例如’在上述的實施例巾，魏板當黎是半 導體基板，但可使用如GaAs基板等材料的混合半導體基板。 20 1293473 、、此外’在上述實施例中’ W (鶴）作為小直徑插塞119的材 料，但亦可使用另一高導電的金屬，例如像是Cu、Al、Ni或類似 金屬。 此外，在上述實施例中，已描述構成貫穿電極135的小直徑 • 插塞119連接到第i互連層絕緣膜113的結構，但可能肴已採^ 的結構，此結構中，小直徑插塞119連接到分佈在第1互連層絕 " 緣膜113的結構更高的位置上低多層次互連層且比第丨互連層高。 此外，在上述實施例中，已就小直徑插塞119放到大直 u 塞131頂面的結構為例加以說明，但如圖3C所示，超過雨個=、吉 徑插塞放人-大直徑減131的結構也是可行的。有 讀可更進一步讓小直徑插塞119及大直徑插塞131間的電接觸更可 靠0 此外，已舉過構成貫穿電極135的兩個小直徑插塞119及大 直徑插塞131是圓柱體的例子，但假設小直徑插塞up是放入大 直徑插塞131的圓柱形體，這些形狀就不會限定是這圓柱體 如小直徑插塞119或大直徑插塞131的形狀會是合適地成為在頂 面及低面的區域幾乎是相同的如橢圓的圓柱體或是方形柱等形、 狀。此外，小直徑插塞119或大直徑插塞131的形狀會是合^地 成為圓錐體的平截頭體形狀或是橢圓錐體的平截頭體形狀，

頂面沒有頂端的金字塔形平截頭體形狀。此外，圓又 地成為延展在一個方向構槽形狀。 瓶《口週 此外，在上述的實施例中，已舉為例證當中大直徑插突i3i 的頂面位在祕板1G1的主要_較低部分處的結構，但^ 採用使大直徑插塞131從絲板1〇1背面延伸到主要面附近的結 構。此外’即使大直徑插塞131的頂面從石夕基板主&二 只要大直徑插塞131頂面被絕緣即無不妥。 此外1上$的實施例中，層115及支持元件117從石夕 ίΐ二=面但這些仍會在需要時留下並可作為半導體 1293473 ，二達地，本發明並未限定在上述實施例，且該等實施例在 沒有偏離發明的範圍及精神情況下可作修改及改變。 【圖式簡單說明】 圖1為示意顯示依本實施例的半導體裝置的結構之一剖面圖。 圖2A到2D為一剖面圖，示意顯示圖1中半導體裝置的製造 程序。 圖3A到3C是示意顯示貫穿電極的結構的圖。 圖4A和4B為一剖面圖，示意顯示此貫穿電極的結構。 圖5為一剖面圖，示意顯示依本實例半導體裝置的結構。 隊圖6為一剖面圖，示意顯示依本實例半導體裝置的結構；和 圖7A及7B為剖面圖，示意顯示依本實施例貫穿電極的結構。 元件符號說明： 100〜半導體裝置 101〜矽基板 103〜絕緣膜 105〜擴散層 107〜閘極電極 φ 109〜蝕刻阻絕膜 111〜最底層絕緣膜 112, 153, 253, 154, 254〜互連線 113〜第1互連層的絕緣膜 114〜插塞 115〜黏著層 117〜支持元件 219,119〜小直徑插塞 121〜第1互連線 122, 123, 167, 171〜連接插塞 22 1293473 125〜焊墊 127〜凸塊 129〜電解沈積的絕緣膜 231，131〜大直徑插塞 133〜金屬鍍層膜 ^ 235, 135〜貫穿電極 - 137 〜SiN 膜 139〜開孔 141〜突出部 161，163〜絕緣層 # 165, 169〜互連線

Claims (1)

1293473 十、申請專利範圍： L一種半導體裝置的製造方法，包含： 在半導體基板的主要面之侧形成第1開孔； 在該第1開孔的内壁上形成由絕緣材料構成的阻障膜； ^ 藉由在該第1開孔的内部嵌入第1金屬膜，而在該第1開孔的 該内部形成第1插塞，其中，該第i插塞包含第丨金屬膜及該阻 障膜； 藉由從該半導體基板的背面之侧選擇性移除該半導體基板， 俾於該第2開孔的内部曝露該第丨插塞的一部分，而形成一第2 開孔； 選擇性將絕緣材料黏附於曝露在該第2開孔的該第1插塞之 區域以外的區域； 藉由移除該曝露的阻障膜的至少一部分而曝露該第1金屬 膜；及 、，蜀 藉由選擇地成長第2金屬膜以便嵌入該第2開孔的該内部， 而形成包含該第丨插塞的—部分之第2插塞。 内 2·如申請專利範圍第1項之半導體裝置的製造方法，其中該第2 ΐίΐΐ成步驟包以該曝露的第1金屬膜作為始起點使該第2金 屬膜成長以便嵌入該第2開孔的該内部。 ^如申請專·_第丨項之半導體裝置的製 材料為電沈積材料。 絕緣 4積料2項之半導體裝置的製造方法，其中該電沈 檟材枓為電沈積之聚醯亞胺。 5. 如申請專利範圍第1項之半導體裝置的製 2開孔的橫剖面積大於該第1開孔的橫剖面積。“弟 24 1293473 6·如^^專利範圍第i項之半導體裝置的製造方法，更包含： 一该第2插塞之形成步驟之前，於該第2開孔的内面上形成 一金屬種子層；及 其中，該第2插塞之形成步驟包括以該金屬種子層作為起始 點而成長該第2金屬膜。 7·如申^請>專利範圍第1項之半導體裝置的製造方法，更包含： ，該第2開孔之形成步驟後且於該絕緣材料黏附步驟之前， 在該第2開孔的該内面的該第丨插塞以外的該區域選擇性形 Β屬種子層；及 其中該絕緣材料黏附步驟包括黏附該絕緣材料至該種子層 上。 8·如申請專利範圍第1項之半導體裝置的製造方法，更包含： ， 於該半導體基板的該主要面上形成絕緣膜；及 其中’該第1開孔之形成步驟包含在形成該絕緣膜之後選擇 性地移除形成該第1開孔區域的該絕緣膜。 φ 9·如申請專利範圍第8項之半導體裝置的製造方法，更包含： 於該形成該第1插塞之後，在該半導體基板的該絕緣膜上形 成一互連層；且 其中’該互連層的形成步驟包含形成連接到該第1插塞的互 連線。 十一、圖式： 25