TWI314586B - A method for forming a mask pattern for ion-implantation - Google Patents
A method for forming a mask pattern for ion-implantation Download PDFInfo
- Publication number
- TWI314586B TWI314586B TW095115221A TW95115221A TWI314586B TW I314586 B TWI314586 B TW I314586B TW 095115221 A TW095115221 A TW 095115221A TW 95115221 A TW95115221 A TW 95115221A TW I314586 B TWI314586 B TW I314586B
- Authority
- TW
- Taiwan
- Prior art keywords
- coating film
- gate line
- line pattern
- pattern
- photoresist layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/167—Coating processes; Apparatus therefor from the gas phase, by plasma deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Description
1314586, 九、發明說明: 【發明所屬之技術領域】 本發明大體上係關於-種形成用於離子植入之遮軍圖 案的方法。更明確言之’本揭示係關於一種包含在—個閘 極線圖案之表面上形成—層塗佈膜及在其上形成—個用於 離子植入之光阻遮罩圖案以穩定地實施後續離子植入處理
之方法,該層塗層膜係具有比一個光阻之界面張力 (interfacial tension)為低的界面張力。 【先前技術】 隨耆記憶體元件之應 ^ 丁〒菔70仵之製造 技術係已經被急迫要求製造一種具有改進的整體性且不降 :電氣特性之高容量的記憶體元件。目此,形成接線及絕 之改進光刻製程、單元結構及材料的物理特性限制之 夕方研究係已經被實現。 一同時,一個離子植入製程係必須被施加,以形成具有 2特性之記憶體元件,穩定地實施離子植人製程係改進 +導體元件之最終產量。 倍第1 a至1 d圖係為說明一種用於實施離子植入製程之 寻統方法的圖示。 參照第1 a圖’一個閘極材料層(未圖示)係形成於 心包:一個隔離膜(未圖示)之半導體基底丄之上,且 者,一個光刻及蝕刻製程係循序於造成的結構上實施, 从形成一個閘極線圖案3。 貫 個光阻層5係形成於包含該閘極線圖案3之造成的 5 1314586 結構之上,如示於第1b圖,以填充第1 a圖之閘極線圖案 其後,以一個用於離子植入之曝光遮罩對於第lb圖 之光阻層5實施一個曝光及顯影製程,以形成如示於第丄c 圖之光阻圖案5 — 1。一個離子植入區域被形成於其中之 位το線接觸(bit_line contact,BLC)節點區域丄丄係打開 個預定寬度(a),且一個離子植入不被形成於其中之儲 φ存即點接觸(storage node contact,SNC )節點區域丄3係 被填充一個預定高度(b),使得該光阻圖案5 —丄係可 以被使用作為後續離子植入製程中一個用於離子植入之 罩。 、’、 作為一個用於離子植入之 (見第1 d圖)。 程之傳統方法係具有下列 接著,以該光阻圖案5 — 1 遮罩圖案而實施離子植入製程7 然而,用於實施離子植入製 問題。
因為間極線圖案之寬高比(asp…ati〇)係隨著減少 一個半導體元件的圖案臨界尺寸(crhical a—咖,⑼ Γ增二所以閘極線圖案之下方部分於曝光製程期間係不 充分曝露於-個光源。因此,即使在顯示製程完成之後, 一個光阻材料9係繼續存在於該位元線接觸節點區幻i ::圖==::直圖。^,當使用光阻材料對於該閘 ^線圖案作不均句填充時’空洞(v〇id,未顯示)係被產 為了移除剩餘的光阻材料 一個為背蝕刻 etch-back ) 6 1314586 :程:::浮广—製程係對於最終造成的結構實 的寬度2 觸節點區域11之光阻圖案的上方部分 3之:阻si 3 )係被放大’且儲存節點接觸節點區域1 因此::案的高度(b,)係被減小,如示於第Η圖。 有足夠j儲存節點接觸節點區域1 3之光阻圖㈣不具 U圖,所以即使一個不且有離::障,如不於第 植入製程期間係被破壞子植入區域之區域於離子 NA ) ㈣有高料練值隸(__卿叫 曝7b機形成-個具有高的寬高比之超精細圖案時, ^項破壞係更嚴重,藉此減少最終半導體元件之製造產 置。 【發明内容】 本發明之許多實施例係指提供—種形成用於離子植入 之遮罩圖案之方法’其係包含透過一個光阻圖案於一個閘 極線圖案之表面上形成—層塗佈膜,該光阻圖案係為一個 用於離子植入之遮罩圖帛,藉&改進可靠度。 根據本發明之-個實施例,一種形成用於離子植入之 遮罩圖案的方法,其係包含:於—個半導體基底上形成一 個問極線圖案;於該閘極線圖案上形成-層塗佈膜;對於 該閉極線圖案之頂端部分實施一項電聚處理;於造成的处 構上形成-個光阻層;及實施—個曝光及—個顯影製程, 以在該閘極線圖案上形成一個光阻圖案,其中,該塗佈膜 之界面張力係低於該光阻層之界面張力。 1314586 本發明將參照後附圖式(第2ai2e 參照第2 a圖’ 一個閘極線圖案 而予以敘述。 包含一層隔離膜之半導體基底工2丄、之上’、形成於個 該閘極線圖案1 2 3係藉由實施_ =值 化製程及一個井/通道形成製程 軋 盾斤VL積一個間極4 >{卜 物膜(未顯示)、-個摻雜硬層 iu㈣氧化 瞄r去瓶-、·α , a 未顯不)、一個矽化鎢
膜(未顯不)及一個閘極硬遮罩 心早層(未顯示)且接著圖荦 化該些層,而獲得。 牧有圃系 、丄2 5係形成於包含閘 極線圖案1 2 3之造成的結構之整個表面上。 該塗佈膜之界面張力係比—個光阻層之界面張力為 低。於某些實施例中,當該光阻材料係為恐水的時,該塗 佈膜係包含-個親水化合物。舉例而纟,該塗佈膜係包含 由甲基丙稀酸經乙醋、Ν—乙稀基一2 —対酮、里丁稀 酸、丙浠醯胺、及其之寡聚物組成的群組中選擇出具有較 低界面張力的化合物。 該塗佈膜係藉由使用下列方法而形成:〇一種方法, 其係包含:溶解具有較低界面張力之化合物於一個有機溶 劑或水溶劑之中;及將閘極線圖案被形成之半導體基底浸 入名冷液之中,或⑴一種方法,其係用於以氣態提供該化 〇物至„亥半導體基底被放置之真空室之中,γ吏得該塗佈膜 係形成個自組單層(Se〗f-Assemble Monolayer,SAM)。 其後,使用諸如氧氣電漿氣體之氣體電漿處理造成的 8 1314586 結構之頂端部分,以僅去除兮 w 以僅去除6亥間極線圖案1 2 3之頂端部 二塗佈膜125 ’如示於第2c圖。因為該間極線圖案 為=之側表面係比該間極線圖案工2 3之頂端部分較不 “水影響,所以該間極線圖案123之侧表面上之塗佈 膜1 2 5係繼續存在於其上。 心Γ個光阻層127係形成於第^圖造成的結構之 =個表面上時,該光阻層127係因為該塗佈膜125及 =阻層1 2 7之界面張力差而不填充於該些間極線圖案 二 =之部分之十。因此’該光阻層12 7係僅形成 =極線圖案123之頂端部分,且-個未被佔用的空 曰” 2 9係繼續存在於該些間極線圖案丄2 3之間,如示 於第2 d圖。 一個曝光及顯影製程係對於以d圖之該光阻層丄2 7貫施,以形成一個光阻圖案"7],如示於第h 圖。於該顯影製程期間,於—個無遮蔽的位元線㈣ (blMlnee°ntaet,BLC)節點區域131中之塗佈膜12 5係亦被去除’然而,於一個儲存節點接觸(―node ⑽⑽.)節點區域133中之塗佈膜US係不 除。 因為該些閘極線圖案123之間係不填充光阻層 7,所以錢影製程之後,係無光阻剩餘物繼續存在於位 70、’泉接觸^區域} 3 1之中。因此,因為傳統的清除 綠scum)製程係不施加,所以-個用於離子植入之稃 定遮罩圖案係被形成,而不破壞光阻圖案。 t 9 1314586 如上文所述,具有與光 係塗佈於該閘極線圖案之表 極線圖案之間’且在光阻圖 元線接觸節點區域之中。 阻層之物理性質不同的化合物 面’藉此防止光阻層填充於閘 案形成之後,亦繼續存在於位 因為冒經必須被實施以去除閘極線圖案之間的光阻剩 餘物之清除浮漬製程係能夠被省略,以獲得一個具有被使 用作為-個用⑨離子植人製程之遮罩的足夠厚度之遮罩圖 案,所以-個後續的離子植入製程係可以安全地實施。因 此,半導體元件之製造成本係能夠減少。 此外,本發明係提供一種由上述方法所製造之半導體 元件。 如上文所述,一個用於離子植入之遮罩圖案係能夠使 用一種根據本發明之一個實施例的方法獲得,使得一個後 續的離子植入製程係穩定地實施,以改進半導體元件的最 終產量。 雖然本發明係已經針對某些實施例而敘述,對於熟習 本項技術者而言為明顯的是,許多改變及修改係能夠在不 偏離下列申請專利範圍所定義之本發明的精神及範疇之下 被實施。 【圖式簡單說明】 為了對於本發明更完整瞭解,應該參照詳細說明及後 附圖式。 第la至Id圖係為顯示一種用於實施離子植入製程之 傳統方法的圖;及 1314586 第2 a至2 e圖係為顯示根據本發明之一個實施例之一 種實施離子植入製程之方法的圖。 【主要元件符號說明】 1 半導體基底
2
12 7 12 7-1 12 9 閘極線圖案 光阻層 光阻圖案 離子植入製程 光阻材料 位元線接觸節點區域 儲存節點接觸節點區域 半導體基底 閘極線圖案 塗佈膜 光阻層 光阻圖案 空間 13 1 位元線接觸節點區域 13 3 儲存節點接觸節點區域 a,a' 寬度大小 b > b' 高度 11
Claims (1)
1314586 十、申請專利範圍: 包含: 一種形成用於離子植入之遮罩圖案的方法,其係 於/個半導體基底上形成一個閘極線圖案; 於該閘極線圖案上形成一層塗佈膜; 對於該閘極線圖案之頂端部分實施一項電漿處理. 於造成的結構上形成一個光阻層;及
圖案化該光阻層,以獲得該閘極線圖案上之一個光阻 其中,該塗佈膜之界面張力係低於該光阻層 曰 听'·面張 > 2 .如申請專利範圍第1項之方法,其中,該塗佈膜 係包含一個由甲基丙烯酸羥乙酯、N —乙烯基—2 —吡/ _、異丁稀酸、丙稀醯胺、及其之募聚物組成 = 擇出的化合物。 、選 ’該塗佈臈 一個有機溶 入該溶液之 3 ·如申請專利範圍第1項之方法,其中 係藉由使用一個方法而形成,該方法係包含: i)溶解一個具有較低界面張力之化合物於 劑或水溶劑之中;及 π )將具有該閘極線圖案之半導體基底浸 中〇 仏—4 .如申請專利範圍第1項之方法,其中,該塗佈膜 係精由使用一個方法而形成,該方法係用於以氣態提供一 個具有較低界面張力之化合物至該半導體基底被放置於其 12 1314586 中之一個真空室之中。 5 ·如申請專利範圍第1項之方法,其中,該電黎^處 理係使用氧氣電漿氣體而實施,以去除形成於該閘極線圖 案之頂端部分上之塗佈膜。 6·一種半導體元件,其係包含: 一個半導體基底; 一個形成於該半導體基底之上的閘極線圖案; _ 一層形成於該閘極線圖案之一個頂端部分之上的塗佈 膜’其中’一個電漿處理係對於該閘極線圖案之頂端部分 實施;及 一層形成於造成的結構之光阻層, 其中,該光阻層係被處理,以於該閘極線圖案上形成 —個光阻圖案, 其中,該塗佈膜之一個界面張力係比該光阻層之界面 張力為低。 • 7 .如申請專利範圍第6項之元件,其中,該塗佈膜 係包含一個由甲基丙烯酸羥乙酯、N—乙烯基_2 —咣咯 酮、異丁烯酸、丙烯醯胺、及其之寡聚物組成的群組,選 擇出的化合物。 8 ·如申請專利範圍第6項之元件,其中,該電聚處 理係使用氧氣電毁氣體而實施,以去除形成於該問極線圖 案之頂端部分上之塗佈膜。 13
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050135279A KR100685598B1 (ko) | 2005-12-30 | 2005-12-30 | 이온주입용 마스크 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200724709A TW200724709A (en) | 2007-07-01 |
| TWI314586B true TWI314586B (en) | 2009-09-11 |
Family
ID=38104307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095115221A TWI314586B (en) | 2005-12-30 | 2006-04-28 | A method for forming a mask pattern for ion-implantation |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7767592B2 (zh) |
| JP (1) | JP5137333B2 (zh) |
| KR (1) | KR100685598B1 (zh) |
| CN (1) | CN100487866C (zh) |
| TW (1) | TWI314586B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5181710B2 (ja) * | 2008-02-14 | 2013-04-10 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP6448903B2 (ja) | 2012-12-31 | 2019-01-09 | ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC | イオン注入法 |
| JP2014143415A (ja) * | 2012-12-31 | 2014-08-07 | Rohm & Haas Electronic Materials Llc | イオン注入法 |
| US9754791B2 (en) | 2015-02-07 | 2017-09-05 | Applied Materials, Inc. | Selective deposition utilizing masks and directional plasma treatment |
| WO2019067538A1 (en) * | 2017-09-29 | 2019-04-04 | Tokyo Electron Limited | METHODS AND SYSTEMS FOR COATING A SUBSTRATE WITH A FLUID |
| CN111063851B (zh) * | 2019-12-30 | 2022-02-18 | 江苏厚生新能源科技有限公司 | 一种图案分布式涂胶隔膜的制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0311626A (ja) * | 1989-06-08 | 1991-01-18 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH03274720A (ja) * | 1990-03-23 | 1991-12-05 | Mitsubishi Electric Corp | 半導体装置の形成方法 |
| JP2836530B2 (ja) * | 1995-04-27 | 1998-12-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH08316120A (ja) * | 1995-05-16 | 1996-11-29 | Matsushita Electron Corp | レジスト塗布方法 |
| US5879863A (en) * | 1997-01-22 | 1999-03-09 | Kabushiki Kaisha Toshiba | Pattern forming method |
| US6096656A (en) * | 1999-06-24 | 2000-08-01 | Sandia Corporation | Formation of microchannels from low-temperature plasma-deposited silicon oxynitride |
| US6251569B1 (en) * | 1999-08-13 | 2001-06-26 | International Business Machines Corporation | Forming a pattern of a negative photoresist |
| JP4095763B2 (ja) | 2000-09-06 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US6326269B1 (en) * | 2000-12-08 | 2001-12-04 | Macronix International Co., Ltd. | Method of fabricating self-aligned multilevel mask ROM |
| KR100393118B1 (ko) * | 2001-02-22 | 2003-07-31 | 현만석 | 반도체 소자의 레지스트 패턴 형성 방법 및 이 방법에서 사용되는 반도체 웨이퍼 세척액 |
| US6569778B2 (en) * | 2001-06-28 | 2003-05-27 | Hynix Semiconductor Inc. | Method for forming fine pattern in semiconductor device |
| JP2004071996A (ja) | 2002-08-09 | 2004-03-04 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR100538884B1 (ko) * | 2004-03-30 | 2005-12-23 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| CN100541327C (zh) * | 2004-05-21 | 2009-09-16 | 明德国际仓储贸易(上海)有限公司 | 液晶显示元件散乱层光阻组成物 |
| KR100680402B1 (ko) * | 2004-05-22 | 2007-02-08 | 주식회사 하이닉스반도체 | 이멀젼 리소그래피용 액체 조성물 및 이를 이용한리소그래피 방법 |
| US20050260528A1 (en) * | 2004-05-22 | 2005-11-24 | Hynix Semiconductor Inc. | Liquid composition for immersion lithography and lithography method using the same |
-
2005
- 2005-12-30 KR KR1020050135279A patent/KR100685598B1/ko not_active Expired - Fee Related
-
2006
- 2006-04-28 TW TW095115221A patent/TWI314586B/zh not_active IP Right Cessation
- 2006-05-09 CN CNB2006100803091A patent/CN100487866C/zh not_active Expired - Fee Related
- 2006-05-10 US US11/382,485 patent/US7767592B2/en not_active Expired - Fee Related
- 2006-05-17 JP JP2006137875A patent/JP5137333B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP5137333B2 (ja) | 2013-02-06 |
| CN1992170A (zh) | 2007-07-04 |
| JP2007184515A (ja) | 2007-07-19 |
| CN100487866C (zh) | 2009-05-13 |
| KR100685598B1 (ko) | 2007-02-22 |
| TW200724709A (en) | 2007-07-01 |
| US7767592B2 (en) | 2010-08-03 |
| US20070152305A1 (en) | 2007-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI303448B (en) | Method for foring a finely patterned resist | |
| TWI360161B (en) | Pitch multiplication using self-assembling materia | |
| TWI278020B (en) | Method for integrated circuit fabrication using pitch multiplication | |
| CN107731846B (zh) | 提高沟道通孔均一性的三维存储器形成方法 | |
| TWI557798B (zh) | 在圖案磊晶應用中利用表面形貌以引導嵌段共聚物之組裝 | |
| TWI345262B (en) | Semiconductor device and method for forming pattern in the same | |
| CN101405216A (zh) | 形貌引导的图案化 | |
| CN1449510A (zh) | 纳米电子电路的制造 | |
| TW200845121A (en) | Method for forming fine pattern of semiconductor device | |
| TW200842941A (en) | Method of forming micro pattern of semiconductor device | |
| TW200849334A (en) | Methods for manufacturing a structure on or in a substrate, imaging layer for generating sublithographic structures, method for inverting a sublithographic pattern, device obtainable by manufacturing a structure | |
| TWI314586B (en) | A method for forming a mask pattern for ion-implantation | |
| TWI373828B (en) | Flash memory cell with a flare gate | |
| US7838205B2 (en) | Utilization of electric field with isotropic development in photolithography | |
| Cui et al. | Fabrication of magnetic rings for high density memory devices | |
| TW201642312A (zh) | 具有不對齊錯誤保護之圖案化方法 | |
| TW200919547A (en) | Method of forming micropattern | |
| TWI358789B (en) | Method for dual damascene process | |
| JP2010156819A (ja) | 半導体装置の製造方法 | |
| US11803125B2 (en) | Method of forming a patterned structure and device thereof | |
| CN1959940B (zh) | 部分半导体组件的形成方法 | |
| CN1932645B (zh) | 包括阻剂流动工艺及膜涂布工艺的半导体装置制造方法 | |
| JP2008118093A (ja) | 半導体素子の製造方法 | |
| CN101276836B (zh) | 一种基于soi量子线的单电子晶体管及其制作方法 | |
| KR20060134596A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |