TWI323504B - Method for fabricating package substrate, electronic apparatus and computing system - Google Patents

Description

1323504 ⑴ 九、發明說明 【發明所屬之技術領域】 本發明係有關積體電路封裝。 【先前技術】 以晶片或晶粒的形式之積體電路典型上係 刷電路板的封裝體所包圍。此封裝體於例如是 平地部（land )側上具有許多外部接點，該等 至印刷電路板，且專門用於積體電路的各種電 訊號接腳。連接封裝體的接點與印刷電路板的 技術包含焊錫球、接腳、及插座技術。在接點 於封裝基板的導通接點或平地部的焊錫球所 中，典型的封裝體參考係做爲基板柵格陣列（

Bilto 體。 封裝基板典型上具有使外部的平地部連接 的相對側上之接點的內部佈線層，而該等接點 體電路晶片或晶粒。內部佈線層典型上含有用 排、電源匯流排及複數條訊號線之分離的層。 由延伸穿過基板的通孔而被連接至外部平地部 —般而言，晶粒所需的電流量會決定晶粒 封裝電阻高，則封裝體中的電流流動將會降低 與晶粒將需要更多的電源。若電阻低，則積體 以較低電源（例如，1 .3至1 · 5伏特）而作用 的之一就是發展低電阻率封裝體。 由安裝於印 封裝基板的 接點係連接 源、接地及 接點之典型 不是由附接 形成之情況 LGA )封裝 至基板封裝 係連接至積 於接地匯流 各種層係藉 〇 的性能。若 ，且封裝體 電路晶粒可 。因此，目

S -5- (2) (2)1323504 如以上所提及，封裝基板具有多個導電層，且相對於 這些層的功率消耗一般會最小。封裝基板的大部分功率消 耗發生於接點或平地部。因此，就某種意義來說，平地部 決定了封裝基板的整體電阻率。 依據目前的製程，封裝基板的外部導電平地部爲塗覆 銅的結構。例如，形成於基板封裝體中的銅接點係塗覆有 一層鎳層’接著是鈀的塗層，再接著是金的塗層。 【發明內容及實施方式】 圖1顯示積體電路封裝體的剖面側視圖，此積體電路 封裝在物理上及電氣上係連接至印刷配線板或印刷電路板 (PCB )，以構成電子組裝件。電子組裝件可爲如電腦 (例如，桌上型、膝上型、手持式、伺服器等）、無線通 訊裝置（例如’蜂巢式電話、無線電話、傳呼器等）、電 腦相關的週邊（例如，印表機、掃描器、監視器等）、娛 樂裝置（例如，電視、收音機、立體音響裝置、錄音帶與 光碟播放器、錄影機、動畫專家群組音頻第三層播放器 (MP3 )等）、及類似裝置之電子系統的一部分。圖1例 舉做爲桌上型電腦的一部分之電子組裝件。圖1顯示電子 組裝件100’其包含晶粒110，在物理上及電氣上係連接 至封裝基板1 2 0。晶粒丨丨〇爲積體電路晶粒（例如微處理 器晶粒）’其具有例如係經由晶粒丨丨〇的外部表面上之接 點130的互連線’而互連或連接至電源/接地或晶粒外部 的輸入/輸出訊號。接點130可與構成例如是封裝基板12〇 -6- (3) (3)1323504 的外部表面上之晶粒凸塊層的接點140對準。在相對於包 含接點14〇的表面之封裝基板120的表面上的是平地接點 150。連接至各個平地接點150的是焊錫凸塊160，其可用 來使封裝體170連接至電路板180，如主機板或其他電路 板。 圖2顯示圖1的封裝基板之平地接點中的其中之一接 點的例子。圖3描述用以形成接點上的塗覆層之代表性程 序流程。參照圖2，封裝基板120包含平地接點150,其 各個平地接點包含形成於封裝基板120中或封裝基板12〇 上之接點210’當作接觸點。接點210具有許多覆蓋於表 面（如同所看到的頂部表面）上的塗覆層。在一實施例 中’接點210爲導電材料，如銅或銅的合金。接點21〇可 藉由經過電介質材料（諸如聚合物（例如，聚亞醯胺）材 料）的封裝基板120上之相鄰接點而被分開。 覆蓋於接點210的表面（如同所看到的頂部表面）上 的是第一塗覆層220。在接點210爲銅材料的—實施例 中，第一塗覆層220爲所形成的鎳材料。參照圖3中的程 序流程’程序300包含沈積例如鎳材料的第—塗覆層於封 裝基板的平地接點（例如封裝基板丨2〇的平地接點21〇) 上（方塊310)。將鎳材料的第一塗層沈積於銅材料的接 點上之一種技術爲經由無電鍍沈積程序。 覆蓋於圖2的結構中之第一塗層22〇上爲層230。在 一實施例中，層230係選擇爲金的材料。圖3中所述的程 序流程包含沈積第一金層於第一塗層上（方塊320)。沈 (4) (4)1323504 積金材料的一種技術爲經由電鍍程序。 覆蓋於圖2中所顯示的結構中之層230上於一實施例 中爲鈀材料的層240。圖3的程序300包含沈積鈀層於第 一金層上（方塊330)。在一實施例中，鈀係經由電鍍程 序而被沈積。 鈀的沈積之後接著是第二金層的沈積（方塊340，圖 3)。在一實施例中’第二金層係藉由電鍍程序而被沈 積。圖2顯示金覆蓋層240的材料之覆蓋層250。因此， 圖2中所顯示的結構包含夾在或配置於金的材料之層230 與層250之間的層240。 在一實施例中’鎳（Ni ) /金（Au ) /鈀（Pd )的塗層 係沈積到以下的厚度：Ni 5.6微米；Au 0.025微米；Pd 0.08微米；Au 0.06微米。此例中的複合塗層之總厚度爲 5.75微米。若此複合塗層與利用5.6微米的鎳、0.8微米 的鈀、及0.6微米的金之5.73微米的複合厚度之習知技術 塗層相比較，可預知具有額外金層的堆層之複合堆層的電 阻將會比較厚堆疊具有更高的電阻。然而，雖然整體電阻 可預知爲較高’但是當如所述之鈀材料係夾在金層之間 時’已發現金屬的電子結構（例如，功函數）會使得經過 複合堆層的電子穿隧更簡單。 在先前詳細的說明中，已參考其特定實施例。然而， 顯然可知的是’在不脫離以下申請專利範圍之寬廣精神及 範圍之下’可做不同的修改及改變。因此，說明書及圖式 係視爲例示，而非限制的意義。 -8 - (5) (5)1323504 【圖式簡單說明】 圖1顯示包含藉由安裝於印刷電路板之封裝體所包圍 的微處理器之電腦系統： 圖2顯示封裝基板上的平地部之示意剖面側視圖；以 及 圖3顯示形成封裝基板的平地部上之塗層的流程圖。 【主要元件符號說明】 I 0 0 電子組裝件 II 〇 :晶粒 1 2 0 :封裝基板 1 3 〇 :接點 140 :接點 1 5 0 :平地接點 160 :焊錫凸塊 17〇 :封裝體 1 8 0 :電路板 2 1 〇 :接點 220 :第一塗覆層 23 0 :層 240 ：層 250 :覆蓋層 >；S' -9-

Claims (1)

1323504 丨所年曰修正本 十、申請專利範圍 一 附件5:第95146721號專利申請案 中文申請專利範圍替換本 民國98年12月1〇日修正 種封裝基板之製造方法，包含： 形成第一塗層於該封裝基板的平地接點上，該胃 點包含銅； 形成第二塗層於該封裝基板的該平地接點上，該封裝 基板的該平地接點係組構用以連接至電路晶粒，該第二塗 層包含配置於一第一層與一第二層之間的第—材料，以及 該第一層與該第二層的各層係由包含金的第二材料所做 成， 其中該第一材料包含鈀。 2. 如申請專利範圍第1項之方法，其中該第一塗層包 含鎳。 3. 如申請專利範圍第1項之方法，其中該第一材料包 含鈀且該第一塗層包含鎳。 4·如申請專利範圍第1項之方法，其中形成該第二塗 層包含電沈積該第一層及該第二層。 5·如申請專利範圍第4項之方法，其中電沈積包含電 鍍。 6.—種電子裝置，包含： 一封裝基板’組構用以連接至電路晶粒，該封裝基板 包含複數個平地接點’其中該等複數個平地接點的各個平 1323504 地接點包含第一塗層及第二塗層，該第二塗層包含配置於 一第一層與一第二層之間的第一材料’且其中該第一塗層 係配置於該第二塗層與該平地接點之間，該平地接點包含 銅，該第一層與該第二層的各層係由包含金的第二材料所 做成， 其中該第一材料包含鈀。 7_如申請專利範圍第6項之裝置，其中該第一塗層包 含鎳。 8. 如申請專利範圍第6項之裝置，其中該等接點包含 該封裝基板的第一側上之第一複數個接點，該封裝基板另 包含該封裝基板的第二對側上之複數個第二接點，該裝置 另包含： 晶片，係耦接至該等第二接點。 9. 一種計算系統，包含： 計算裝置，包含： 微處理器； 印刷電路板；以及 基板’其中該微處理器係經由該基板而耦接至該 印刷電路板，該基板包含複數個平地接點，其中該等複數 個平地接點的各個平地接點包含第一塗層及第二塗層，該 第二塗層包含配置於一第一層與一第二層之間的第一材 料’且其中該第一塗層係配置於該第二塗層與該平地接點 之間’該平地接點包含銅，該第一層與該第二層的各層係 由包含金的第二材料所做成， -2- 1323504 其中該第一材料包含鈀。 10.如申請專利範圍第9項之系統，其中該第一塗層 包含鎳。 -3-