TWI435376B - 用於缺陷鈍化之高ｋ閘極堆疊的氟電漿處理 - Google Patents

用於缺陷鈍化之高ｋ閘極堆疊的氟電漿處理 Download PDF

Info

Publication number
TWI435376B
TWI435376B TW096135771A TW96135771A TWI435376B TW I435376 B TWI435376 B TW I435376B TW 096135771 A TW096135771 A TW 096135771A TW 96135771 A TW96135771 A TW 96135771A TW I435376 B TWI435376 B TW I435376B
Authority
TW
Taiwan
Prior art keywords
substrate
plasma
dielectric layer
fluorine
exposing
Prior art date
Application number
TW096135771A
Other languages
English (en)
Other versions
TW200818278A (en
Inventor
克勞司菲利浦Ａ
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW200818278A publication Critical patent/TW200818278A/zh
Application granted granted Critical
Publication of TWI435376B publication Critical patent/TWI435376B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/20—Diffusion for doping of insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

用於缺陷鈍化之高K閘極堆疊的氟電漿處理
本發明之實施例大體上係有關於一種用以沉積高k介電質材料於基板上之方法與設備，且特別地係有關於用以在形成高k閘極堆疊之時能沉積且穩定化介電質材料之方法。
在半導體製造領域、平面面板顯示器處理或其他電子元件處理中，氣相沉積製程對於沉積材料於基板上已經扮演重要角色。隨著電子元件之幾何形狀持續縮小且元件密度持續增加，特徵之尺寸與深寬比變得更激進，例如正在考量65奈米或更小的特徵尺寸及10或更大的深寬比。因為仍然保持有縮小元件特徵的需求，需要新的閘極介電材料與/或製程。
將二氧化矽(SiO2 )取代成新的閘極介電材料(例如高k介電質形式材料)具有挑戰。例如，高k介電質材料係典型地利用化學氣相沉積(CVD)或原子層沉積(ALD)技術來沉積，其中CVD與ALD傾向於使得含前驅物材料之碳及其他污染物被併入至經沉積的膜內。碳與其他污染物會不利地影響閘極介電質層之介電性質。此外，經CVD或ALD沉積之高k膜及通道區域之間的介面的性質係不如二氧化矽層強健。
再者，當介電質材料(例如高k介電質材料)在後續的製程期間暴露於高溫(>500℃)時，介電質材料可能會經歷形態變化。例如，氮化鈦時常利用CVD製程在約600℃沉積在氧化鉿或氧化鋯上。在這樣的高溫，氧化鉿或氧化鋯會結晶，損失了非晶形與低漏電流性質。此外，即使可以避免介電質材料之完全結晶化，暴露於高溫會形成介電質材料之結晶粒成長與/或相分離，造成了因為高漏電流導致的劣等元件效能。
所以，需要一種形成介電質材料(尤其是高k介電質材料)的製程，其中該介電質材料為形態地穩定且具有少量鍵結缺陷。
本發明之實施例大體上提供一種用以形成具有少量鍵結缺陷之介電質材料於基板上之方法。在一實施例中，此方法包含：形成具有欲得厚度之一介電質層於一基板之表面上；將該基板暴露於包含有一氟源氣體之一低能量電漿，以不蝕刻該介電質層而形成一氟化介電質層於該基板上；以及形成一閘極電極於該基板上。在特定實施例中，氟源氣體為一不含碳氣體。在特定實施例中，此方法更包含與氟源氣體共流一氣體，該氣體係選自由氬、氦、N2 、O2 、與其組合物構成之群組。在特定實施例中，使用一電感式脈衝射頻電漿製程來形成低能量電漿。在特定實施例中，使用一連續波電容式源電漿來形成電漿。在特定實施例中，使用一連續波混合之電感式及電容式源電漿來形成電漿。
在另一實施例中，本發明提供一種形成一高k閘極堆疊之方法。此方法包含形成一高k介電質層於一基板上。將基板暴露於一低離子能量含氟電漿，以鈍化高k閘極堆疊中之氧空缺與其他鍵結缺陷。形成一閘極電極於基板上。在特定實施例中，高k介電質層為一含金屬氧化物層。在特定實施例中，高k介電質層被退火。
本發明之實施例大體上係有關於一種用以沉積高k介電質材料於基板上之方法與設備，且特別地係有關於用以在形成高k閘極堆疊之時能沉積且穩定化介電質材料之方法。含氟電漿被用來鈍化一高k閘極堆疊中的氧空缺(vacancy)與其他鍵結缺陷。可以在單基板電漿反應器內完成電漿氟化。電漿氟化可以是原位的，其中單晶圓電漿反應器係與高k沉積或後沉積處理整合，因而在暴露於外界大氣前可以進行進一步處理。成功的電漿氟化實施需要低離子能量電漿，以避免離子轟擊損壞與相關的鹵素蝕刻。低離子能量電漿可以利用電感式脈衝電漿、連續波電容式源電漿、與連續波混合之電感式及電容式源電漿來形成。
本文中使用的術語「高k介電質」大致上係指各種均質的、非均質的、分級的、與/或多層之堆疊或壓層的組成。高k介電質可以包括鉿、鋯、鈦、鉭、鑭、鋁、矽、氧、與/或氮的組合。高k介電質材料可以包括矽氧氮化物(SiOx Ny )、含鉿材料(例如氧化鉿(HfOx ，包括HfO2 )、鉿矽酸鹽(HfSix Oy ，包括HfSiO4 )、鉿矽氧氮化物(HfSix Oy Nz )、鉿氧氮化物(HfOx Ny )、鉿鋁酸鹽(HfAlx Oy )、鉿鋁矽酸鹽(HfAlx Siy Oz )、鉿鋁矽氧氮化物(HfAlw Six Oy Nz )、鉿鑭氧化物(HfLax Oy ))、含鋯材料(例如氧化鋯(ZrOx ，包括ZrO2 )、鋯矽酸鹽(ZrSix Oy ，包括ZrSiO4 )、鋯矽氧氮化物(ZrSix Oy Nz )、鋯氧氮化物(ZrOx Ny )、鋯鋁酸鹽(ZrAlx Oy )、鋯鋁矽酸鹽(ZrAlx Siy Oz )、鋯鋁矽氧氮化物(ZrAlw Six Oy Nz )、鋯鑭氧化物(ZrLax Oy ))、其他含鋁材料或含鑭材料(例如氧化鋁(Al2 O3 或AlOx )、鋁氧氮化物(AlOx Ny )、鋁矽酸鹽(AlSix Oy )、鋁矽氧氮化物(AlSix Oy Nz )、鑭鋁氧化物(LaAlx Oy )、氧化鑭(LaOx 或La2 O3 ))、其他合適的材料、其組成、及其組合。其他有用於介電質層之高k介電質材料包括氧化鈦(TiOx 或TiO2 )、鈦氧氮化物(TiOx Ny )、氧化鉭(TaOx 或Ta2 O5 )、與鉭氧氮化物(TaOx Ny )。對於高k介電質層有用之介電質材料的壓層膜(laminate film)係包括HfO2 /Al2 O3 、HfO2 /SiO2 、La2 O3 /Al2 O3 、與HfO2 /SiO2 /Al2 O3 。
本文中使用的術語「基板」大致上係指任何基板或形成在上基板之材料表面，其中在該基板或材料表面上係執行膜處理。例如，基板(其中膜處理可以執行於該基板上)視其應用可以包括材料(例如矽、氧化矽、伸張矽(strained silicon)、矽覆絕緣物(silicon on insulator,SOI)、摻雜碳之氧化矽、氮化矽、經摻雜之矽、鍺、砷化鎵、玻璃、藍寶石(sapphire))，與任何其他材料(例如金屬、金屬氮化物、金屬合金)，與其他導電材料。基板表面上之阻障層、金屬或金屬氮化物係包括鈦、氮化鈦、氮化鎢、鉭、與氮化鉭。基板可以具有各種尺寸，例如200毫米或300毫米直徑之晶圓以及矩形或方形板。除非特別指明，本文之實施例與實例係較佳地被執行於具有200毫米直徑或300毫米直徑(更較佳地為300毫米直徑)的基板上。本文實施例之製程係沉積介電質材料於許多基板與表面上。本發明有用的基板係包括但不限定於半導體晶圓，例如結晶矽(例如Si<100>或Si<111>)、氧化矽、伸張矽、鍺化矽、經摻雜或未摻雜之多晶矽、經摻雜或未摻雜之矽晶圓、以及經圖案化或未圖案化之晶圓。基板可以暴露於一預處理製程，以研磨、蝕刻、還原、氧化、氫氧化、退火、與/或烘烤基板表面。
本文中使用的術語「原子層沉積」或「循環沉積」大致上係指連續地注入兩個或更多個反應性化合物以在基板表面上沉積一層材料。此兩個、三個或更多個反應性化合物可以交替地被注入製程腔室之一反應區塊內。通常，各個反應性化合物係分隔一時間延遲，以使得各個化合物黏附與/或反應至基板表面上。在一態樣中，一第一前驅物或化合物A被脈衝式地注入反應區塊內，接著有一第一時間延遲。其次，一第二前驅物或化合物B被脈衝式地注入反應區塊內，接著有一第二時間延遲。在每一時間延遲期間，一淨化氣體(purge gas)(例如氮)被注入製程腔室，以淨化反應區塊或從反應區塊移除任何殘餘的反應性化合物或副產物。替代性地，淨化氣體可以在整個沉積製程期間持續地流動，因此在反應性化合物脈衝之間的時間延遲期間僅淨化氣體流動。多個反應性化合物係交替地被脈衝式注入，直到在基板表面上形成欲求的膜或膜厚度。在任一情況中，將化合物A與淨化氣體脈衝式地注入、將化合物B與淨化氣體脈衝式地注入的ALD製程為一循環。循環可以開始於化合物A或化合物B，並且持續各自循環順序直至達到具有欲求厚度的膜為止。在另一實施例中，一含有化合物A之第一前驅物、一含有化合物B之第二前驅物、與一含有化合物C之第三前驅物係各自分離地被脈衝式地注入製程腔室內。替代性地，一第一前驅物之脈衝可以與一第二前驅物之脈衝在時間上重疊，而一第三前驅物之脈衝不與第一或第二前驅物之脈衝重疊。
本文中使用的術語「脈衝」大致上係指一特定化合物間歇地或非持續地被注入製程腔室之反應區塊的量。一特定化合物在各個脈衝內的量可以隨著時間改變，視脈衝的持續時間而定。各個脈衝的持續時間可以根據許多因素(例如所使用之製程腔室的容積、所連接之真空系統、與特定化合物本身之揮發性/反應性)而變化。本文中使用的術語「半反應」大致上係指前驅物步驟之脈衝，其後有一淨化步驟。
為了有助於瞭解，以下敘述將以被併入至高k介電質堆疊之高k介電質層的電漿氟化來說明。然而，熟習此技藝之人士將可以瞭解的是，在此敘述的電漿氟化製程可以用於許多不同的半導體應用。
示範性實施例
第1圖為形成一氟化高k介電質層於基板表面上之方法100之實施例的流程圖。第2A－2D圖對應於方法100，以說明用在半導體元件(例如電晶體或電容)中之介電質材料之形成。在步驟110，一高k介電質層202形成在基板201上。在步驟120，基板201暴露於一包含氟源之電漿，以形成一氟化高k介電質層204。在步驟130，一閘極電極206形成在基板201上。
步驟110之高k介電質層202可以藉由傳統的沉積技術(例如原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、熱與電漿技術、及其組合)沉積在基板上。在一較佳實施例中，高k介電質層202是經由ALD製程與設備來沉積，例如描述於懸而未決之西元2005年12月8日申請的美國專利申請公開案號2005/0271812“Apparatused And Methods For Atomic Layer Deposition of Hafnium－containing High－K Dielectric Materials”中，其受讓給應用材料公司(Applied Materials,Inc.)且在此被併入本文以作為參考。高k介電質層202大致上被沉積成具有約10埃至約1000埃之膜厚度，較佳為約20埃至約500埃，且更佳為約50埃至約200埃，例如約100埃。在沉積高k介電質層202於基板201之前，可以執行一選擇性的預清潔步驟。合適的高k沉積腔室的實例係包括FLEXSTAR，其可以從美國加州聖大克勞拉市(Santa Clara)之應用材料公司(Applied Materials,Inc.)購得。
在高k介電質層202之氟化以形成步驟120的氟化高k介電質層204的期間，基板係以原子F(其是由共流的F2 與一惰性氣體(例如氬)所形成)來轟擊。除了F2 ，可以使用其他含氟氣體以形成氟電漿，例如NF3 、HF、或其組合。其他可以被使用之惰性氣體係包括氦、氖與氙。可以使用其他氣體(例如氮與氧)以取代惰性氣體，或與惰性氣體組合一起使用。較佳地，此製程使用的氣體係不含碳。在一實施例中，氟化製程進行約10秒至約360秒之時間，交價為約30秒至約180秒，例如約120秒。通常，氟化製程進行於低於100℃之溫度，例如約50℃與低於100℃之間。此外，氟化製程係以約50瓦至約2500瓦(例如約50瓦至約1000瓦，譬如約70瓦至約200瓦)之電漿功率設定及約10毫托耳至約100毫托耳之壓力來實施。氟具有約0.1 slm至約1.0 slm之流速。製程氣體之個別與總氣體流量可以根據許多製程因素(例如製程腔室之尺寸、製程腔室之溫度、與被處理之基材之尺寸)而變化。在一較佳實施例中，氟化製程氣體係使用中等密度之低離子能量氟電漿。低離子能量脈衝化之含氟電漿係允許氟併入高k閘極堆疊內，而不會有致使離子蝕刻的足夠能量。在某些實施例中，氟在氟化介電質層中之濃度為介於1×1014 原子/平方公分與4×1015 原子/平方公分之間。
在另一實施例中，電漿氟化係執行於具有約5－20毫托耳或10－20毫托耳壓力、200－800瓦(例如介於約250瓦與600瓦之間)電漿功率的腔室中。氟氣得以約100－200 sccm之流速流入腔室。在一實施例中，電漿氟化係使用在約10－20 MHz之脈衝射頻電漿腔室與在約5－15 kHz之脈衝。
電漿氟化製程參數可以根據腔室尺寸與容積以及欲求之介電質膜厚度而變更。在電漿氟化製程之前或之後，可以執行一選擇性的退火步驟。電漿氟化製程參數係經選擇而使得不具有用以蝕刻介電質之足夠能量。
步驟130的閘極電極206可以沉積在基板201上。在結構暴露於電漿且被退火之後，可以沉積一閘極電極，例如多晶矽層、非晶矽層、金屬層(譬如鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢、與其他耐火金屬)或其他合適的電極材料於經氟化之高k介電質層204上。
第3圖為一電漿製程反應器300之示意圖，其係由美國加州聖大克勞拉市(Santa Clara)之應用材料公司(Applied Materials,Inc.)製造。所示為一電感式電漿源反應器，其是可用來實施本發明之反應器的一實例。
反應器300包含一製程腔室310，製程腔室310具有位在一導電本體(壁)330內之一靜電夾盤316以及一控制器340。腔室310具有一實質上平坦的介電質蓋板320。腔室310之其他變化可以具有其他蓋板型式，例如圓頂形蓋板。蓋板320上方設置有一天線，天線包含至少一電感式線圈構件312(圖上顯示兩個共軸構件312)。電感式線圈構件312經由一第一匹配網路319連接至一電漿功率源318。電漿功率源318典型地在50 kHz至13.56 MHz之可調頻率範圍內得以產生高達3000瓦之功率。
靜電夾盤316包括內嵌在介電質材料中之一第一電極354與一第二電極356。第一電極354與第二電極356係以DC電位來施加偏壓，以提供可以固持住基板314的夾持作用。施加夾持電壓至靜電夾盤316與晶圓間隔罩幕(wafer spacing mask)沿著基板314下側與靜電夾盤316表面上方產生了電荷分佈。這些電荷之相反極性在基板314與靜電夾盤316之間產生吸引的靜電力。此力係將基板314保持在夾盤316上，而不需要倚賴製程腔室310內之電漿以提供基板314之導電接地路徑。靜電夾盤316可以是一單極性夾盤。
靜電夾盤316經由一第二匹配網路324連接至一偏壓功率源322。偏壓功率源322大致上得以產生具有50 kHz至13.56 MHz可調頻率之RF訊號以及0至5000瓦之功率。選擇性地，偏壓功率源322可以是DC或脈衝化的DC源。控制器340包含一中央處理單元(CPU)344、一記憶體342、與用於CPU 344之支援電路346，並且控制腔室30的部件及所述氮化製程。
在另一實施例中，用以操作靜電夾盤316之電壓可以由一分離的「夾持」電源供應器(未示出)來供應。夾持電源供應器之一輸出端係典型地連接至電性接地，但是替代性地可以連接至靜電夾盤316之一金屬本體部分。在運作時，基板被置放成接觸介電質材料，並且一直接流電壓被施加至電極以產生靜電吸引力或偏壓而將基板黏附至靜電夾盤316的上表面。
在運作時，一半導體晶圓314被置放在靜電夾盤316上，並且製程氣體由一氣體盤338經由入口埠326來提供以形成一氣體混合物350。氣體混合物350藉由施加來自電漿功率源318的功率被點燃，以在腔室310內產生電漿。腔室310內部的壓力係利用節流閥327與真空幫浦336來控制。典型地，腔室壁330連接至一電性接地334。壁330的溫度係利用流經壁330的含液體導管(未示出)來控制。
基板314之溫度係藉由穩定化靜電夾盤316之溫度來控制。在一實施例中，來自氣體源348之氦氣經由一氣體導管349被供應到形成在靜電夾盤316表面中之多個通道，而到形成在基板314之背表面與靜電夾盤316之上表面之間的微細空間(未示出)。在處理期間，靜電夾盤316可以由靜電夾盤316之載座內的電阻式加熱器(未示出)來加熱至穩定狀態溫度，以及氦氣有助於基板314之均勻加熱。
為了控制上述製程腔室310，控制器340可以是任何形式之一般目的電腦處理器其中之一，其可以用在工業設定中以控制各種腔室與子處理器。CPU 344之記憶體342或電腦可讀媒介可以是一或多種之容易獲得的記憶體，例如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟、或任何形式的儲存裝置，無論是當地或遠端的皆可。支援電路346連接至CPU 344，用於以傳統方式來支援處理器。這些電路包括快取(cache)、電源供應、時脈電路、輸入/輸出配線、與子系統等等。本發明之方法大致上係以軟體程式被儲存在記憶體342中。軟體程式也可以被儲存與/或被一第二CPU(未示出)執行，其中該第二CPU係距離被CPU 344控制之硬體而被遠端地設置。
去耦合電漿氮化製程反應器(Decoupled Plasma Nitridation process reactor)300之其他細節係被描述於西元2004年12月2日公開的美國專利申請公開案號2004/0242021且獲頒專利US7,179,754“Method and Apparatus for Plasma Nitridation of Gate Dielectrics Using Amplitude Modulated Radio Frequency Energy”中，其受讓給應用材料公司(Applied Materials,Inc.)且在此被併入本文以作為參考。合適的DPN腔室之實例包括DPN CenturaTM ，其可以從美國加州聖大克勞拉市(Santa Clara)之應用材料公司購得。其他合適的電漿腔室包括P3i腔室，其也可以從應用材料公司購得。
第4圖為根據本發明實施例之方法400的流程圖。選擇性地，基板表面可以被清潔，以移除已經形成在基板表面上的原生氧化物。在步驟402，此製程開始於將一矽基板導入一第一製程腔室。在步驟404，約5埃至約100埃之鉿矽酸鹽(HfSiOx )成長於矽晶圓上。表面清潔與高k介電質層形成的詳細敘述係被提供於西元2003年12月18日公開的美國專利申請公開案號2003/0232501“Surface Pre－Treatment For Enhancement Of Nucleation Of High Dielectric Constant Materials”中，其受讓給應用材料公司且在此被併入本文以作為參考。鉿矽酸鹽層為使用此方法沉積的材料的一實例。本發明也可以被應用於其他形式之閘極介電質，其可以是具有介電常數大於4.0的高k介電質材料。本發明也可以被應用於矽氧氮化物(silicon oxynitride)。
選擇性地，基板可以被傳送到一退火腔室以進行鉿矽酸鹽(HfSiOx )膜之一後沉積退火，其中該退火腔室係例如可以從美國加州聖大克勞拉市之應用材料公司購得之CENTURATM RADIANCETM 快速熱退火(RTP)製程腔室。可以執行一後沉積退火，其中基板係以約500℃至約1200℃(較佳為約550－700℃)溫度來退火而持續約1秒至約240秒(較佳為約30秒至約90秒)的期間，譬如在650℃下持續約60秒。通常，退火腔室大氣係包含至少一種退火氣體，例如O2 、N2 、NH3 、N2 H4 、NO、N2 O、或其組合。退火腔室被維持在約5托耳至約100托耳(例如約50托耳)之壓力。
在步驟406，基板接著被傳送至容納有至少一含氟氣體的電漿腔室內。在一較佳實施例中，氟化製程係使用中等密度之低離子能量氟電漿。低離子能量脈衝化之含氟電漿係允許氟併入高k閘極堆疊內，而不會有致使離子蝕刻的足夠能量。氟化製程可以使用電感式脈衝電漿、電容式源電漿、或連續波混合之電感式及電容式源電漿來執行。
選擇性地，基板被傳送回執行後氟化退火步驟的RTP製程腔室。在後氟化退火期間，基板係以約600℃至約1200℃(較佳為約700－1100℃)溫度來退火而持續約1秒至約120秒(較佳為約30秒至約90秒)的期間，譬如在1000℃下持續約60秒。通常，退火腔室大氣係包含至少一種退火氣體，例如O2 、N2 、NH3 、N2 H4 、NO、N2 O、或其組合。退火腔室被維持在約5托耳至約100托耳(例如約15托耳)之壓力。替代性地，後氮化退火為兩步驟製程，其包含一惰性或還原步驟以及一後續的氧化步驟。
在形成氟化高k介電質層之後，可以藉由低壓化學氣相沉積(LPCVD)、原子層磊晶(ALE)、熱分解方法、或此技藝中其他公知的方法來沉積一閘極電極(例如多晶矽)。多晶矽層大致上包含摻雜質，例如硼、磷、砷。閘極電極也可以是一金屬層。
第5圖為可以執行本文描述的製程的一整合式製程系統500。整合式系統500包含一清潔模組510與一熱處理/沉積中央系統530。如第5圖所示，清潔模組510為OASIA CLEANTM 系統，其可以從美國加州聖大克勞拉市(Santa Clara)之應用材料公司(Applied Materials,Inc.)購得。熱處理/沉積中央系統530為CENTUR系統且也可以從美國加州聖大克勞拉市之應用材料公司購得。本文揭示用來執行製程之系統的特定實施例，以說明本發明且不應限制本發明範圍。
清潔模組510大致上包括一或多個基板匣盒512、一或多個位在基板傳送區域內之傳送機械手臂514、以及一或多個單基板清潔腔室516。單基板清潔系統之其他態樣與實施例係揭示於西元2002年3月14日公開的美國專利申請公開案號2002/0029788“Method and Apparatus for Wafer Cleaning”以及西元2002年5月30日公開的美國專利申請公開案號2002/0063619“Wafer Spray Configurations for a Single Wafer Processing Apparatus”中，該兩案在此被併入本文以作為參考。
熱處理/沉積中央系統530大致上包括多個負載閉鎖腔室532、一傳送腔室534、以及多個製程腔室536A、536B、536C與536D。傳送腔室534較佳地位於1毫托耳與100托耳之間，且較佳地包含一非反應性氣體外界大氣(例如N2 外界大氣)。負載閉鎖腔室532允許基板傳送進出熱處理/沉積中央系統530，而傳送腔室534維持處於低壓非反應性環境。傳送腔室包括一機械手臂540，機械手臂540具有一或多個葉片以在負載閉鎖腔室532及製程腔室536A、536B、536C與536D之間傳送基板。若系統530執行之特定製程不需要製程腔室536A、536B、536C與536D，可以從熱處理/沉積中央系統530移除任一製程腔室536A、536B、536C與536D。
所相信的是，執行選擇性預處理步驟及在中央系統上形成高k介電質層以在形成高k介電質層之前減少在經預處理之基板形成原生氧化物與/或污染物是有利的。在其他實施例中，預處理步驟可以包括研磨、蝕刻、還原、氧化、氫氧化、退火、與/或烘烤。在預處理步驟與高k介電質層形成之間將基板暴露於空氣會減低高k介電質材料之成核的有效性。可選地，可以如同第5圖所示將清潔模組530與中央系統530耦接，以進一步地減少清潔步驟及其他處理步驟之間的原生氧化物形成與/或基板污染。當然，在其他實施例中，可以在分離開熱處理/沉積中央系統的一清潔模組中執行清潔步驟。
所進一步相信的是，高k閘極堆疊在沉積閘極電極(金屬或多晶矽)之前的原位氟化可以避免在閘極介電質與閘極電極之間介面的不想要的化學反應。高k材料中氧空缺(vacancy)在沉積閘極電極之前的鈍化係被相信可以對於所沉積多晶矽金屬避免較不反應性表面。所以，所相信的是，沒有暴露於外界大氣之將所有步驟、高k沉積、後沉積處理(包括氟化)、及閘極電極沉積的叢集在一起會比其他沒有被叢集在一起的製程更佳。
用以形成高k介電質層之整合式製程系統500之一實施例包含多個適於執行前述氟化製程之製程腔室536A、多個適於執行一製程之製程腔室536B(例如化學氣相沉積腔室或原子層沉積腔室，其適於沉積像是含鉿層之高介電常數材料)。在另一實施例中，製程腔室536C包含一快速熱處理(RTP)腔室，結構可以在此RTP腔室內被退火。RTP腔室可以是可從應用材料公司購得之XE、XE Plus或Radiance腔室。在另一實施例中，製程腔室536D包含一低壓化學氣相沉積腔室(LPCVD)，例如可從應用材料公司購得之POLYgen腔室，其適於沉積閘極介電質層。系統500之其他實施例係落入本發明的範圍內。例如，可以改變系統上之一特定製程腔室的位置，或改變製程腔室的數目。
第6圖為一電漿腔室1之一實施例的截面圖，其中該電漿腔室1係用於電漿增強化學氣相沉積(PECVD)製程、高密度電漿化學氣相沉積(HDPCVD)製程、離子植入製程、蝕刻製程、與其他電漿製程。電漿腔室1包括一超環面電漿源600，超環面電漿源600耦接至腔室1之本體3。本體3包括耦接至一蓋子10與一底部15之多個側壁5，其中蓋子、底部15與側壁5界定了一內部容積20。電漿腔室1之其他實例係被描述於西元2002年6月5日申請且西元2005年9月6日獲頒之美國專利US6,939,434以及西元2004年2月24日申請且西元2005年5月17日獲頒之美國專利US6,893,907中，該兩案在此被併入本文以作為參考。
內部容積20包括一製程區域25，製程區域25形成在一噴灑頭700與一基板支撐件800之間。一唧筒抽吸區域30係環繞一部分之基板支撐件800。唧筒抽吸區域30係選擇性地藉由一閥35與真空幫浦40溝通，其中該閥35位在形成於底部15中的埠45內。在一實施例中，閥35為適於控制來自內部容積20且通過埠至真空幫浦40之氣體或蒸氣流量的節流閥。在一實施例中，閥35不需要利用O環來運作，並且進一步地被描述於西元2005年4月26日申請之美國專利公開案號2006/0237136中，其在此被併入本文以作為參考。
超環面電漿源600包括一大體上“U”形之第一管道650A，以及一大體上“M”形之第二管道650B。第一管道650A與第二管道650B之各者包括至少一天線670A、670B，天線670A、670B用以分別地在各個管道650A、650B之內部區域655A、655B內形成一電感式耦合電漿。各個天線670A、670B可以是耦接至一功率源(例如RF功率源671A、672A)之捲繞物或線圈。RF阻抗匹配系統671B、672B也可以耦接至各個天線670A、670B。可以分別地提供製程氣體(例如氦、氬、及其他氣體)至各個管道650A、650B之內部區域655A、655B。在一實施例中，製程氣體包含一含摻雜質氣體，含摻雜質氣體被供應至各個管道650A、650B之內部區域655A、655B。在一實施例中，從連接至埠55一氣體源來輸送製程氣體，其中該埠55形成在腔室1之本體3中。
在一實施例中，管道650A、650B之各個相對端耦接至個別的埠(此圖中顯示管道650B耦接至埠50A與50B)，其中該埠形成在腔室1之蓋子10中。在處理期間，製程氣體被供應至各個管道650A、650B之內部區域655A、655B且RF功率被施加至各個天線670A、670B，以產生行進通過埠50A－50B及製程區域25之循環電漿路徑。更詳細地說，在第6圖中，循環電漿路徑係行進通過埠50A至50B(或反之亦然)、通過介於氣體散佈組件700與基板支撐件800之間的製程區域25。各個管道650A、650B包括一電漿穿隧裝置606，電漿穿隧裝置606被耦接在導管之各末端與埠50A－50B之間，其用以分離且加寬形成在各個管道650A、650B內之電漿路徑。
氣體散佈板700或噴灑頭包括一環形壁710，環形壁710界定介於蓋子10與穿孔板720之間的一容室730。穿孔板720包括以對稱或非對稱圖案來形成穿過板之複數個開口。可以從埠55提供製程氣體(例如含摻雜質氣體)至容室730。大體上，含摻雜質氣體為由摻雜質不純物原子(例如硼(矽中p型導電性不純物)或磷(矽中n型導電性不純物))與一揮發性物種(例如氟與/或氫)構成的化學物。因此，硼、磷或其他摻雜質(例如砷、銻等等)之氟化物與/或氫化物可以是摻雜質氣體。例如，當使用硼摻雜質時，含摻雜質氣體可以包含三氟化硼(BF3 )或二硼烷(B2 H6 )。氣體可以流動通過開口且進入穿孔板720下方的製程區域25。在一實施例中，穿孔板被施加RF偏壓，以有助於在製程區域25中產生與/或維持電漿。
基板支撐件800大致上包括一上層或圓盤810，以及一陰極組件820。圓盤810包括一平滑的基板支撐表面以及一內嵌的電極815，內嵌的電極815可以利用DC功率源806被施加偏壓以促進基板與圓盤810之基板支撐表面之間的靜電吸引力。內嵌的電極815也可以被用作為在處理期間提供RF能量至製程區域25且形成RF偏壓之電極。內嵌的電極815可以耦接至一RF功率源805A，並且也可以包括一阻抗匹配805B。在一實施例中，基板支撐件800為一基板接觸冷卻靜電夾盤，其中夾盤接觸基板的部分係被冷卻。該冷卻是由設置在陰極組件820內用以在其內循環冷卻劑的多個冷卻劑通道(未示出)來提供。
基板支撐件800也可以包括一升降梢組件900，升降梢組件900包含複數個升降梢910(圖中僅顯示一個升降梢)。該些升降梢910有助於藉由選擇性地上升且支撐圓盤810上方的基板來傳送一或多個基板，並且被分隔開以允許一機械手臂葉片(未示出)被定位在其間。升降梢組件900包含軸襯920，軸襯920耦接至圓盤810與陰極組件820之一或兩者。
雖然前述實施例係參照第4、5與6圖來敘述，可以瞭解的是，其他整合式製程系統與腔室組合可以供本文描述的實施例使用。再者，任何數目的製程腔室可以是一非整合式系統的一部件。
雖然前述說明係著重在本發明的實施例，在不脫離本發明的基本範圍下可以構想出本發明的其他與進一步實施例，並且本發明的範圍係由隨附申請專利範圍所決定。
1．．．腔室
3．．．本體
5．．．側壁
10．．．蓋子
15．．．底部
20．．．內部容積
25．．．製程區域
30．．．唧筒抽吸區域
35．．．閥
40．．．真空幫浦
45．．．埠
50A．．．埠
50B．．．埠
55．．．埠
100．．．形成一氟化高k介電質層於基板表面上之方法
110．．．形成一高k介電質層於基板表面上
120．．．將基板暴露於包含氟源之電漿，以形成一氟化高k介電質層
130．．．形成一閘極電極於基板上
201．．．基板
202．．．高k介電質層
204．．．氟化高k介電質層
206．．．閘極電極
300．．．電漿製程反應器
310．．．製程腔室
312．．．電感式線圈構件
314．．．基板
316．．．靜電夾盤
318．．．功率源
319．．．第一匹配網路
320．．．蓋板
322．．．功率源
324．．．第二匹配網路
326．．．埠
327．．．閥
330．．．壁
334．．．電性接地
336．．．真空幫浦
338．．．氣體盤
330．．．壁
334．．．電性接地
336．．．真空幫浦
338．．．氣體盤
340．．．控制器
342．．．記憶體
344．．．CPU
346．．．電路
348．．．氣體源
349．．．氣體導管
350．．．氣體混合物
354．．．第一電極
355．．．電漿
356．．．第二電極
400．．．根據本發明實施例之方法
402．．．將基板導入一第一製程腔室
404．．．形成一高k介電質層於基板上
406．．．傳送基板至一第二製程腔室
408．．．將基板暴露於包含氟源之電漿，以形成一氟化高k介電質層
410．．．傳送基板至一第三製程腔室
412．．．形成一閘極電極於基板上
500．．．製程系統
510．．．清潔模組
512．．．匣盒
514．．．機械手臂
516．．．腔室
530．．．系統
532．．．負載閉鎖腔室
534．．．傳送腔室
536A－D．．．製程腔室
540．．．機械手臂
600．．．電漿源
606．．．電漿穿隧裝置
630A．．．氣體源
650A．．．第一管道
650B．．．第二管道
655A．．．內部區域
655B．．．內部區域
670A．．．天線
670B．．．天線
671A．．．功率源
671B．．．系統
672A．．．功率源
672B．．．系統
700．．．氣體散佈組件
710．．．天線壁
720．．．穿孔板
730．．．容室
800．．．基板支撐件
805A．．．功率源
805B．．．阻抗匹配
806．．．功率源
810．．．圓盤
815．．．內嵌之電極
820．．．陰極組件
900．．．升降梢組件
910．．．升降梢
920．．．軸襯
本發明之前述特徵可以藉由參照實施例而更詳細地瞭解，其中一些實施例係被繪示在附圖中。然而，值得注意的是，附圖僅繪示出本發明之典型實施例，並且因此不被視為會限制其範圍，本發明允許其他等效實施例。
第1圖為根據本發明之一實施例的流程圖。
第2A－2D圖繪示在第1圖製程順序之各個階段期間的基板。
第3圖為可供本發明實施例使用之一電漿製程反應器之示意圖。
第4圖為根據本發明之一實施例的流程圖。
第5圖為可供本發明實施例使用之一整合式製程系統的示意圖。
第6圖為可供本發明實施例使用之一電漿腔室的截面圖。
為了助於瞭解，若可以，圖中使用相同的元件符號來指定相同的元件。可以構想出的是，一實施例之元件與/或製程步驟可以有利地被併入其他實施例中，而不再贅述。
100．．．形成一氟化高k介電質層於基板表面上之方法
110．．．形成一高k介電質層於基板表面上
120．．．將基板暴露於包含氟源之電漿，以形成一氟化高k介電質層
130．．．形成一閘極電極於基板上

Claims (21)

  1. 一種用以形成一半導體元件之方法，其至少包含：將一基板引進到一第一製程腔室內；在該第一製程腔室中形成具有欲得厚度之一高k介電質層於該基板之表面上；將該基板傳送到一第二製程腔室而不使該基板暴露於外界大氣；在該第二製程腔室中將該基板暴露於包含有一氟源氣體之一低能量電漿，以不蝕刻該高k介電質層而形成一氟化高k介電質層於該基板上；將該基板傳送到一第三製程腔室而不使該基板暴露於外界大氣；以及在該第三製程腔室中形成一閘極電極於該氟化高k介電質層上，其中該氟源氣體包含一不含碳氣體。
  2. 如申請專利範圍第1項所述之方法，其中該氟源氣體係選自由F2 、NF3 、HF、與上述組合物構成之群組。
  3. 如申請專利範圍第2項所述之方法，更包含和該氟源氣體共流一氣體，其中該氣體係選自由氬、氦、N2 、O2 、與上述組合物構成之群組。
  4. 如申請專利範圍第1項所述之方法，其中將該基板暴露 於包含有一氟源氣體之一低能量電漿的步驟係於小於100℃之基板溫度下執行。
  5. 如申請專利範圍第1項所述之方法，其中使用一脈衝化源電感式電漿來形成該低能量電漿。
  6. 如申請專利範圍第1項所述之方法，其中使用一連續波電容式源電漿來形成該低能量電漿。
  7. 如申請專利範圍第1項所述之方法，其中使用一連續波混合之電感式及電容式源電漿來形成該低能量電漿。
  8. 如申請專利範圍第1項所述之方法，其中該閘極電極為一金屬閘極電極，該金屬閘極電極係選自由鈦、氮化鈦、鉭、氮化鉭、鎢、與氮化鎢構成之群組。
  9. 如申請專利範圍第1項所述之方法，其中形成具有欲得厚度之一介電質層於一基板之表面上的步驟以及將該基板暴露於包含有一氟源氣體之一低能量電漿的步驟係同時地執行。
  10. 如申請專利範圍第1項所述之方法，其中將該基板暴露於包含有一氟源氣體之一低能量電漿的步驟係在形成具 有欲得厚度之一高k介電質層於一基板之表面上的步驟之後執行。
  11. 如申請專利範圍第1項所述之方法，其中該氟化介電質層中之氟濃度為介於1×1014 原子/平方公分與4×1015 原子/平方公分之間。
  12. 如申請專利範圍第1項所述之方法，其中該高k介電質層包含至少一材料，該材料係選自由氧化鉿、氧化鋯、鉿矽酸鹽氧化物、鉿鋁酸鹽、鉿鑭氧化物、氧化鑭、與氧化鋁構成之群組。
  13. 一種形成一高k閘極堆疊之方法，其至少包含：形成一高k介電質層於一基板上；退火該高k介電質層；將該基板暴露於包含有一氟源氣體之一低離子能量含氟電漿，以形成一氟化高k介電質層且鈍化該高k閘極堆疊中之氧空缺與其他鍵結缺陷；退火該氟化高k介電質層；以及形成一閘極電極於該氟化高k介電質層上，其中該氟源氣體包含一不含碳氣體。
  14. 如申請專利範圍第13項所述之方法，其中將該基板暴 露於一低離子能量含氟電漿的步驟係包含提供介於約50瓦與約1000瓦之間的RF功率。
  15. 如申請專利範圍第13項所述之方法，其中該低離子能量含氟電漿是藉由施加一RF功率來形成，該RF功率係經選擇而不會蝕刻該介電質層。
  16. 如申請專利範圍第13項所述之方法，其中將該基板暴露於一低離子能量含氟電漿的步驟係包含執行一脈衝射頻電漿製程，該脈衝射頻電漿製程係選自由電感式脈衝電漿、連續波電容式源電漿、與連續波混合之電感式及電容式源電漿構成之群組。
  17. 如申請專利範圍第13項所述之方法，其中該高k介電質層為一含金屬氧化物層。
  18. 如申請專利範圍第13項所述之方法，其中將該基板暴露於包含有一氟源氣體之一低離子能量電漿的步驟係在小於100℃之基板溫度下執行。
  19. 如申請專利範圍第1項所述之方法，更包含：將該基板傳送到一第四製程腔室而不使該基板暴露於外界大氣；以及 在將該基板傳送到該第二製程腔室前，在該第四製程腔室中退火該高k介電質層。
  20. 如申請專利範圍第19項所述之方法，更包含：將該基板傳送到該第四製程腔室而不使該基板暴露於外界大氣；以及在將該基板傳送到該第三製程腔室前，在該第四製程腔室中退火該氟化高k介電質層。
  21. 如申請專利範圍第1項所述之方法，其中該低能量電漿在該第二製程腔室中被產生。
TW096135771A 2006-09-26 2007-09-26 用於缺陷鈍化之高ｋ閘極堆疊的氟電漿處理 TWI435376B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US82702306P 2006-09-26 2006-09-26

Publications (2)

Publication Number Publication Date
TW200818278A TW200818278A (en) 2008-04-16
TWI435376B true TWI435376B (zh) 2014-04-21

Family

ID=39230940

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096135771A TWI435376B (zh) 2006-09-26 2007-09-26 用於缺陷鈍化之高ｋ閘極堆疊的氟電漿處理

Country Status (4)

Country Link
US (1) US7902018B2 (zh)
JP (1) JP5590886B2 (zh)
TW (1) TWI435376B (zh)
WO (1) WO2008039845A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788361B1 (ko) * 2006-12-12 2008-01-02 동부일렉트로닉스 주식회사 모스펫 소자의 형성 방법
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
JP2010199294A (ja) * 2009-02-25 2010-09-09 Toshiba Corp 半導体装置
US9685186B2 (en) * 2009-02-27 2017-06-20 Applied Materials, Inc. HDD pattern implant system
US9048186B2 (en) * 2009-10-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming integrated circuits
US9312342B2 (en) * 2010-12-16 2016-04-12 The Regents Of The University Of California Generation of highly N-type, defect passivated transition metal oxides using plasma fluorine insertion
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8952458B2 (en) * 2011-04-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gate dielectric layer having interfacial layer and high-K dielectric over the interfacial layer
US9006092B2 (en) * 2011-11-03 2015-04-14 United Microelectronics Corp. Semiconductor structure having fluoride metal layer and process thereof
CN107611258A (zh) 2011-11-23 2018-01-19 应用材料公司 用于氧化硅化学气相沉积光刻胶平坦化的方法
JP6209537B2 (ja) * 2012-01-27 2017-10-04 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 容量性マイクロマシン・トランスデューサ及びこれを製造する方法
JP6146874B2 (ja) * 2012-03-28 2017-06-14 株式会社日立国際電気 半導体デバイスの製造方法、基板処理方法、基板処理装置およびプログラム
US8658490B2 (en) * 2012-04-04 2014-02-25 Globalfoundries Inc. Passivating point defects in high-K gate dielectric layers during gate stack formation
US8735305B2 (en) 2012-05-24 2014-05-27 Intermolecular, Inc. Methods of forming fluorinated hafnium oxide gate dielectrics by atomic layer deposition
US8791003B2 (en) * 2012-06-21 2014-07-29 GlobalFoundries, Inc. Methods for fabricating integrated circuits with fluorine passivation
KR20140032716A (ko) 2012-09-07 2014-03-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6329157B2 (ja) 2012-10-12 2018-05-23 ローレンス リバモア ナショナル セキュリティー， エルエルシー 光学基板の平坦化
US8821985B2 (en) 2012-11-02 2014-09-02 Intermolecular, Inc. Method and apparatus for high-K gate performance improvement and combinatorial processing
US8981466B2 (en) * 2013-03-11 2015-03-17 International Business Machines Corporation Multilayer dielectric structures for semiconductor nano-devices
CN103295890B (zh) * 2013-05-30 2015-12-09 北京大学 淀积在锗基或三五族化合物基衬底上的栅介质的处理方法
US8945414B1 (en) 2013-11-13 2015-02-03 Intermolecular, Inc. Oxide removal by remote plasma treatment with fluorine and oxygen radicals
US9245793B2 (en) * 2013-12-19 2016-01-26 Intermolecular, Inc. Plasma treatment of low-K surface to improve barrier deposition
US10134878B2 (en) * 2016-01-14 2018-11-20 Applied Materials, Inc. Oxygen vacancy of IGZO passivation by fluorine treatment
US10580643B2 (en) * 2016-02-16 2020-03-03 Applied Materials, Inc. Fluorination during ALD high-k, fluorination post high-k and use of a post fluorination anneal to engineer fluorine bonding and incorporation
KR102208520B1 (ko) 2016-07-19 2021-01-26 어플라이드 머티어리얼스, 인코포레이티드 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이-k 유전체 재료들
WO2018022142A1 (en) * 2016-07-29 2018-02-01 Applied Materials, Inc. Performing decoupled plasma fluorination to reduce interfacial defects in film stack
US10134873B2 (en) * 2016-11-18 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate structure and method of fabricating thereof
US10431462B2 (en) * 2017-02-15 2019-10-01 Lam Research Corporation Plasma assisted doping on germanium
US10629749B2 (en) 2017-11-30 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of treating interfacial layer on silicon germanium
US11380536B2 (en) * 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill
US11501972B2 (en) * 2020-07-22 2022-11-15 Applied Materials, Inc. Sacrificial capping layer for passivation using plasma-based implant process
US20230317634A1 (en) * 2022-04-05 2023-10-05 Applied Materials, Inc. Coatings with diffusion barriers for corrosion and contamination protection

Family Cites Families (269)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3594295A (en) 1966-09-19 1971-07-20 Physics Technology Lab Inc Rf sputtering of insulator materials
US3427514A (en) 1966-10-13 1969-02-11 Rca Corp Mos tetrode
FR2134290B1 (zh) 1971-04-30 1977-03-18 Texas Instruments France
US4096509A (en) 1976-07-22 1978-06-20 The United States Of America As Represented By The Secretary Of The Air Force MNOS memory transistor having a redeposited silicon nitride gate dielectric
DE2967704D1 (de) 1978-06-14 1991-06-13 Fujitsu Ltd Verfahren zur herstellung einer halbleiteranordnung mit einer isolierschicht.
US4335391A (en) 1978-12-11 1982-06-15 Texas Instruments Incorporated Non-volatile semiconductor memory elements and methods of making
US4262631A (en) 1979-10-01 1981-04-21 Kubacki Ronald M Thin film deposition apparatus using an RF glow discharge
US4310380A (en) 1980-04-07 1982-01-12 Bell Telephone Laboratories, Incorporated Plasma etching of silicon
JPS56158873A (en) 1980-05-14 1981-12-07 Hitachi Ltd Dry etching method
JPS57113264A (en) 1980-12-29 1982-07-14 Fujitsu Ltd Manufacture of mis type capacitor
US4459739A (en) 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
DE3279239D1 (en) 1981-07-27 1988-12-29 Toshiba Kk Thin-film transistor and method of manufacture therefor
JPS5861763A (ja) 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
US4439463A (en) 1982-02-18 1984-03-27 Atlantic Richfield Company Plasma assisted deposition system
US4605947A (en) 1983-03-07 1986-08-12 Motorola Inc. Titanium nitride MOS device gate electrode and method of producing
US4545112A (en) 1983-08-15 1985-10-08 Alphasil Incorporated Method of manufacturing thin film transistors and transistors made thereby
US4651185A (en) 1983-08-15 1987-03-17 Alphasil, Inc. Method of manufacturing thin film transistors and transistors made thereby
JPS60114570A (ja) 1983-11-25 1985-06-21 Canon Inc プラズマｃｖｄ装置の排気系
US4534826A (en) 1983-12-29 1985-08-13 Ibm Corporation Trench etch process for dielectric isolation
US6784033B1 (en) 1984-02-15 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of an insulated gate field effect semiconductor device
US4563367A (en) 1984-05-29 1986-01-07 Applied Materials, Inc. Apparatus and method for high rate deposition and etching
US4585516A (en) 1985-03-04 1986-04-29 Tegal Corporation Variable duty cycle, multiple frequency, plasma reactor
JPH0746729B2 (ja) 1985-12-26 1995-05-17 キヤノン株式会社 薄膜トランジスタの製造方法
US4745082A (en) 1986-06-12 1988-05-17 Ford Microelectronics, Inc. Method of making a self-aligned MESFET using a substitutional gate with side walls
US4725560A (en) 1986-09-08 1988-02-16 International Business Machines Corp. Silicon oxynitride storage node dielectric
US5000113A (en) 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US4913929A (en) 1987-04-21 1990-04-03 The Board Of Trustees Of The Leland Stanford Junior University Thermal/microwave remote plasma multiprocessing reactor and method of use
JP2664685B2 (ja) 1987-07-31 1997-10-15 株式会社東芝 半導体装置の製造方法
US4851370A (en) 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
US5874766A (en) 1988-12-20 1999-02-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an oxynitride film
JPH02230736A (ja) * 1989-03-03 1990-09-13 Seiko Epson Corp 誘電体膜の形成法・処理法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5292673A (en) 1989-08-16 1994-03-08 Hitachi, Ltd Method of manufacturing a semiconductor device
KR910010516A (ko) 1989-11-15 1991-06-29 아오이 죠이치 반도체 메모리장치
US5173442A (en) 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5228950A (en) 1990-12-04 1993-07-20 Applied Materials, Inc. Dry process for removal of undesirable oxide and/or silicon residues from semiconductor wafer after processing
US5314724A (en) 1991-01-08 1994-05-24 Fujitsu Limited Process for forming silicon oxide film
US5391510A (en) 1992-02-28 1995-02-21 International Business Machines Corporation Formation of self-aligned metal gate FETs using a benignant removable gate material during high temperature steps
US5726087A (en) 1992-04-30 1998-03-10 Motorola, Inc. Method of formation of semiconductor gate dielectric
JP2662365B2 (ja) 1993-01-28 1997-10-08 アプライド マテリアルズ インコーポレイテッド 改良された排出システムを有する単一基板式の真空処理装置
US5335138A (en) 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
DE69405438T2 (de) 1993-03-24 1998-04-02 At & T Corp Verfahren zur Bildung dielektrischer Oxynitridschichten bei der Herstellung integrierter Schaltungen
KR100324792B1 (ko) 1993-03-31 2002-06-20 히가시 데쓰로 플라즈마처리장치
US5865896A (en) 1993-08-27 1999-02-02 Applied Materials, Inc. High density plasma CVD reactor with combined inductive and capacitive coupling
KR100291971B1 (ko) 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
US5851602A (en) 1993-12-09 1998-12-22 Applied Materials, Inc. Deposition of high quality conformal silicon oxide thin films for the manufacture of thin film transistors
EP0661732B1 (en) 1993-12-28 2004-06-09 Applied Materials, Inc. A method of forming silicon oxy-nitride films by plasma-enhanced chemical vapor deposition
JP2901493B2 (ja) 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
US6251758B1 (en) 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
US5609927A (en) * 1995-06-06 1997-03-11 Texas Instruments Incorporated Processing methods for high-dielectric-constant materials
JP3514912B2 (ja) 1995-08-31 2004-04-05 東芝電子エンジニアリング株式会社 薄膜トランジスタの製造方法
JPH09153616A (ja) 1995-09-28 1997-06-10 Toshiba Corp 半導体装置およびその製造方法
JP3522917B2 (ja) * 1995-10-03 2004-04-26 株式会社東芝 半導体装置の製造方法および半導体製造装置
US6264812B1 (en) 1995-11-15 2001-07-24 Applied Materials, Inc. Method and apparatus for generating a plasma
US6054013A (en) 1996-02-02 2000-04-25 Applied Materials, Inc. Parallel plate electrode plasma reactor having an inductive antenna and adjustable radial distribution of plasma ion density
US5872052A (en) 1996-02-12 1999-02-16 Micron Technology, Inc. Planarization using plasma oxidized amorphous silicon
US5976993A (en) 1996-03-28 1999-11-02 Applied Materials, Inc. Method for reducing the intrinsic stress of high density plasma films
US6254746B1 (en) 1996-05-09 2001-07-03 Applied Materials, Inc. Recessed coil for generating a plasma
US6136654A (en) 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US6342277B1 (en) 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
JP3220394B2 (ja) 1996-09-27 2001-10-22 東京エレクトロン株式会社 プラズマ処理装置
US6190513B1 (en) 1997-05-14 2001-02-20 Applied Materials, Inc. Darkspace shield for improved RF transmission in inductively coupled plasma sources for sputter deposition
JPH10150025A (ja) 1996-11-20 1998-06-02 Mitsubishi Electric Corp プラズマ反応装置
EP0847079A3 (en) 1996-12-05 1999-11-03 Texas Instruments Incorporated Method of manufacturing an MIS electrode
JPH10173490A (ja) 1996-12-10 1998-06-26 Sony Corp シンセサイザ受信機
US5891798A (en) 1996-12-20 1999-04-06 Intel Corporation Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit
US6320238B1 (en) 1996-12-23 2001-11-20 Agere Systems Guardian Corp. Gate structure for integrated circuit fabrication
KR19980071011A (ko) 1997-01-24 1998-10-26 조셉 제이. 스위니 고온 및 고 흐름 속도의 화학적 기상 증착 장치 및 관련증착 방법
US5763922A (en) 1997-02-28 1998-06-09 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
JP4355036B2 (ja) 1997-03-18 2009-10-28 キヤノンアネルバ株式会社 イオン化スパッタリング装置
US6551665B1 (en) 1997-04-17 2003-04-22 Micron Technology, Inc. Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
JP3221602B2 (ja) * 1997-05-21 2001-10-22 セントラル硝子株式会社 窒化酸化膜の形成方法
JP4344019B2 (ja) 1997-05-28 2009-10-14 キヤノンアネルバ株式会社 イオン化スパッタ方法
JPH111770A (ja) 1997-06-06 1999-01-06 Anelva Corp スパッタリング装置及びスパッタリング方法
JP3191728B2 (ja) 1997-06-23 2001-07-23 日本電気株式会社 半導体装置及びその製造方法
US6020243A (en) 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6841439B1 (en) 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
US6020024A (en) 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US6345588B1 (en) 1997-08-07 2002-02-12 Applied Materials, Inc. Use of variable RF generator to control coil voltage distribution
US5960270A (en) 1997-08-11 1999-09-28 Motorola, Inc. Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions
US6287635B1 (en) 1997-08-11 2001-09-11 Torrex Equipment Corp. High rate silicon deposition method at low pressures
US6352594B2 (en) 1997-08-11 2002-03-05 Torrex Method and apparatus for improved chemical vapor deposition processes using tunable temperature controlled gas injectors
US5834353A (en) 1997-10-20 1998-11-10 Texas Instruments-Acer Incorporated Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric
US5937303A (en) 1997-10-29 1999-08-10 Advanced Micro Devices High dielectric constant gate dielectric integrated with nitrogenated gate electrode
US6041734A (en) 1997-12-01 2000-03-28 Applied Materials, Inc. Use of an asymmetric waveform to control ion bombardment during substrate processing
US6043157A (en) 1997-12-18 2000-03-28 Advanced Micro Devices Semiconductor device having dual gate electrode material and process of fabrication thereof
US6258675B1 (en) 1997-12-18 2001-07-10 Advanced Micro Devices, Inc. High K gate electrode
US6083836A (en) 1997-12-23 2000-07-04 Texas Instruments Incorporated Transistors with substitutionally formed gate structures and method
US6235650B1 (en) 1997-12-29 2001-05-22 Vanguard International Semiconductor Corporation Method for improved semiconductor device reliability
US6140024A (en) 1997-12-31 2000-10-31 Texas Instruments Incorporated Remote plasma nitridation for contact etch stop
EP0933814A1 (en) 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
US6294219B1 (en) 1998-03-03 2001-09-25 Applied Komatsu Technology, Inc. Method of annealing large area glass substrates
US6506287B1 (en) 1998-03-16 2003-01-14 Applied Materials, Inc. Overlap design of one-turn coil
US6090653A (en) 1998-03-30 2000-07-18 Texas Instruments Method of manufacturing CMOS transistors
US6254738B1 (en) 1998-03-31 2001-07-03 Applied Materials, Inc. Use of variable impedance having rotating core to control coil sputter distribution
US6130123A (en) 1998-06-30 2000-10-10 Intel Corporation Method for making a complementary metal gate electrode technology
US6027961A (en) 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
US6660134B1 (en) 1998-07-10 2003-12-09 Applied Materials, Inc. Feedthrough overlap coil
US6049114A (en) 1998-07-20 2000-04-11 Motorola, Inc. Semiconductor device having a metal containing layer overlying a gate dielectric
US6358810B1 (en) 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
US6008095A (en) 1998-08-07 1999-12-28 Advanced Micro Devices, Inc. Process for formation of isolation trenches with high-K gate dielectrics
US6140688A (en) 1998-09-21 2000-10-31 Advanced Micro Devices Inc. Semiconductor device with self-aligned metal-containing gate
US6066533A (en) 1998-09-29 2000-05-23 Advanced Micro Devices, Inc. MOS transistor with dual metal gate structure
US6255231B1 (en) 1998-10-02 2001-07-03 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a gate oxide layer
US6117279A (en) 1998-11-12 2000-09-12 Tokyo Electron Limited Method and apparatus for increasing the metal ion fraction in ionized physical vapor deposition
US6528856B1 (en) 1998-12-15 2003-03-04 Intel Corporation High dielectric constant metal oxide gate dielectrics
US6497796B1 (en) 1999-01-05 2002-12-24 Novellus Systems, Inc. Apparatus and method for controlling plasma uniformity across a substrate
US6436801B1 (en) 1999-02-26 2002-08-20 Texas Instruments Incorporated Hafnium nitride gate dielectric
US6291282B1 (en) 1999-02-26 2001-09-18 Texas Instruments Incorporated Method of forming dual metal gate structures or CMOS devices
KR100745495B1 (ko) 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6200893B1 (en) 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6171900B1 (en) 1999-04-15 2001-01-09 Taiwan Semiconductor Manufacturing Company CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
US6255698B1 (en) 1999-04-28 2001-07-03 Advanced Micro Devices, Inc. Separately optimized gate structures for n-channel and p-channel transistors in an integrated circuit
JP2000331993A (ja) 1999-05-19 2000-11-30 Mitsubishi Electric Corp プラズマ処理装置
US6355108B1 (en) 1999-06-22 2002-03-12 Applied Komatsu Technology, Inc. Film deposition using a finger type shadow frame
US6376807B1 (en) 1999-07-09 2002-04-23 Applied Materials, Inc. Enhanced cooling IMP coil support
US6060755A (en) 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
US6297539B1 (en) 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
US6171910B1 (en) 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
US6063704A (en) 1999-08-02 2000-05-16 National Semiconductor Corporation Process for incorporating silicon oxynitride DARC layer into formation of silicide polysilicon contact
US6087231A (en) 1999-08-05 2000-07-11 Advanced Micro Devices, Inc. Fabrication of dual gates of field transistors with prevention of reaction between the gate electrode and the gate dielectric with a high dielectric constant
US6184114B1 (en) 1999-08-17 2001-02-06 Advanced Micro Devices, Inc. MOS transistor formation
US6033963A (en) 1999-08-30 2000-03-07 Taiwan Semiconductor Manufacturing Company Method of forming a metal gate for CMOS devices using a replacement gate process
US6093590A (en) 1999-09-14 2000-07-25 Worldwide Semiconductor Manufacturing Corp. Method of fabricating transistor having a metal gate and a gate dielectric layer with a high dielectric constant
US6277253B1 (en) 1999-10-06 2001-08-21 Applied Materials, Inc. External coating of tungsten or tantalum or other refractory metal on IMP coils
US6203613B1 (en) 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
US6541079B1 (en) 1999-10-25 2003-04-01 International Business Machines Corporation Engineered high dielectric constant oxide and oxynitride heterostructure gate dielectrics by an atomic beam deposition technique
US6354593B1 (en) 1999-11-10 2002-03-12 Dror Frommer Multi-level matching game and method
US6373111B1 (en) 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
US6344419B1 (en) 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
US6444555B2 (en) 1999-12-07 2002-09-03 Advanced Micro Devices, Inc. Method for establishing ultra-thin gate insulator using anneal in ammonia
KR100313091B1 (ko) 1999-12-29 2001-11-07 박종섭 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
US6475854B2 (en) 1999-12-30 2002-11-05 Applied Materials, Inc. Method of forming metal electrodes
US6477980B1 (en) 2000-01-20 2002-11-12 Applied Materials, Inc. Flexibly suspended gas distribution manifold for plasma chamber
EP1124252A2 (en) 2000-02-10 2001-08-16 Applied Materials, Inc. Apparatus and process for processing substrates
US6447636B1 (en) 2000-02-16 2002-09-10 Applied Materials, Inc. Plasma reactor with dynamic RF inductive and capacitive coupling control
US6743473B1 (en) 2000-02-16 2004-06-01 Applied Materials, Inc. Chemical vapor deposition of barriers from novel precursors
KR20010087598A (ko) 2000-03-08 2001-09-21 황 철 주 Ｈｄｐ-ｃｖｄ 장치 및 이를 이용한 갭 필링 방법
US6461483B1 (en) 2000-03-10 2002-10-08 Applied Materials, Inc. Method and apparatus for performing high pressure physical vapor deposition
JP4592867B2 (ja) 2000-03-27 2010-12-08 株式会社半導体エネルギー研究所 平行平板形プラズマｃｖｄ装置及びドライクリーニングの方法
JP2003533879A (ja) 2000-05-12 2003-11-11 東京エレクトロン株式会社 プラズマ処理システムにおける電極の厚さを調整する方法
US6184072B1 (en) 2000-05-17 2001-02-06 Motorola, Inc. Process for forming a high-K gate dielectric
US6554979B2 (en) 2000-06-05 2003-04-29 Applied Materials, Inc. Method and apparatus for bias deposition in a modulating electric field
US6444592B1 (en) 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
KR100545706B1 (ko) 2000-06-28 2006-01-24 주식회사 하이닉스반도체 반도체 소자 제조방법
KR100333375B1 (ko) 2000-06-30 2002-04-18 박종섭 반도체 소자의 게이트 제조방법
US7465478B2 (en) 2000-08-11 2008-12-16 Applied Materials, Inc. Plasma immersion ion implantation process
US20050230047A1 (en) 2000-08-11 2005-10-20 Applied Materials, Inc. Plasma immersion ion implantation apparatus
US6348126B1 (en) 2000-08-11 2002-02-19 Applied Materials, Inc. Externally excited torroidal plasma source
US6551446B1 (en) 2000-08-11 2003-04-22 Applied Materials Inc. Externally excited torroidal plasma source with a gas distribution plate
US6800830B2 (en) 2000-08-18 2004-10-05 Hitachi Kokusai Electric, Inc. Chemistry for boron diffusion barrier layer and method of application in semiconductor device fabrication
US6548368B1 (en) 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
JPWO2002023614A1 (ja) 2000-09-18 2004-01-22 東京エレクトロン株式会社 ゲート絶縁体の成膜方法、ゲート絶縁体の成膜装置、クラスターツール
US6576967B1 (en) 2000-09-18 2003-06-10 Motorola, Inc. Semiconductor structure and process for forming a metal oxy-nitride dielectric layer
US6638876B2 (en) 2000-09-19 2003-10-28 Mattson Technology, Inc. Method of forming dielectric films
US6297107B1 (en) 2000-10-19 2001-10-02 Advanced Micro Devices, Inc. High dielectric constant materials as gate dielectrics
US6413382B1 (en) 2000-11-03 2002-07-02 Applied Materials, Inc. Pulsed sputtering with a small rotating magnetron
US6638877B2 (en) 2000-11-03 2003-10-28 Texas Instruments Incorporated Ultra-thin SiO2using N2O as the oxidant
US6610615B1 (en) 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
US6486080B2 (en) 2000-11-30 2002-11-26 Chartered Semiconductor Manufacturing Ltd. Method to form zirconium oxide and hafnium oxide for high dielectric constant materials
JP2002167661A (ja) 2000-11-30 2002-06-11 Anelva Corp 磁性多層膜作製装置
US6544906B2 (en) 2000-12-21 2003-04-08 Texas Instruments Incorporated Annealing of high-k dielectric materials
US6765178B2 (en) 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
KR100387259B1 (ko) 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20070116696A (ko) 2001-01-22 2007-12-10 동경 엘렉트론 주식회사 전자 디바이스 재료의 제조 방법 및 플라즈마 처리 방법
US6365450B1 (en) 2001-03-15 2002-04-02 Advanced Micro Devices, Inc. Fabrication of P-channel field effect transistor with minimized degradation of metal oxide gate
US6365518B1 (en) 2001-03-26 2002-04-02 Applied Materials, Inc. Method of processing a substrate in a processing chamber
US6617266B2 (en) 2001-04-12 2003-09-09 Applied Materials, Inc. Barium strontium titanate annealing process
US6348386B1 (en) 2001-04-16 2002-02-19 Motorola, Inc. Method for making a hafnium-based insulating film
US6514828B2 (en) 2001-04-20 2003-02-04 Micron Technology, Inc. Method of fabricating a highly reliable gate oxide
US6548366B2 (en) 2001-06-20 2003-04-15 Texas Instruments Incorporated Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6632747B2 (en) 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6420279B1 (en) 2001-06-28 2002-07-16 Sharp Laboratories Of America, Inc. Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
US6677254B2 (en) 2001-07-23 2004-01-13 Applied Materials, Inc. Processes for making a barrier between a dielectric and a conductor and products produced therefrom
US6642156B2 (en) 2001-08-01 2003-11-04 International Business Machines Corporation Method for forming heavy nitrogen-doped ultra thin oxynitride gate dielectrics
US6824658B2 (en) 2001-08-30 2004-11-30 Applied Materials, Inc. Partial turn coil for generating a plasma
KR100432704B1 (ko) 2001-09-01 2004-05-24 주성엔지니어링(주) 수소화된 ＳｉＯＣ 박막 제조방법
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6475908B1 (en) 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
US6946408B2 (en) 2001-10-24 2005-09-20 Applied Materials, Inc. Method and apparatus for depositing dielectric films
US6472337B1 (en) 2001-10-30 2002-10-29 Sharp Laboratories Of America, Inc. Precursors for zirconium and hafnium oxide thin film deposition
US6653698B2 (en) 2001-12-20 2003-11-25 International Business Machines Corporation Integration of dual workfunction metal gate CMOS devices
US6790755B2 (en) 2001-12-27 2004-09-14 Advanced Micro Devices, Inc. Preparation of stack high-K gate dielectrics with nitrided layer
US6821873B2 (en) 2002-01-10 2004-11-23 Texas Instruments Incorporated Anneal sequence for high-κ film property optimization
US6504214B1 (en) 2002-01-11 2003-01-07 Advanced Micro Devices, Inc. MOSFET device having high-K dielectric layer
US6528858B1 (en) 2002-01-11 2003-03-04 Advanced Micro Devices, Inc. MOSFETs with differing gate dielectrics and method of formation
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
AU2003238853A1 (en) 2002-01-25 2003-09-02 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6806653B2 (en) 2002-01-31 2004-10-19 Tokyo Electron Limited Method and structure to segment RF coupling to silicon electrode
US6617209B1 (en) 2002-02-22 2003-09-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6806095B2 (en) 2002-03-06 2004-10-19 Padmapani C. Nallan Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US7217665B2 (en) 2002-11-20 2007-05-15 Applied Materials, Inc. Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
US7018879B2 (en) 2002-03-20 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making an ultrathin silicon dioxide gate with improved dielectric properties using NH3 nitridation and post-deposition rapid thermal annealing
US6846516B2 (en) 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US7094704B2 (en) 2002-05-09 2006-08-22 Applied Materials, Inc. Method of plasma etching of high-K dielectric materials
US6682973B1 (en) 2002-05-16 2004-01-27 Advanced Micro Devices, Inc. Formation of well-controlled thin SiO, SiN, SiON layer for multilayer high-K dielectric applications
JP2005530341A (ja) 2002-06-12 2005-10-06 アプライド　マテリアルズ　インコーポレイテッド 基板を処理するためのプラズマ方法及び装置
EP1512170A2 (en) 2002-06-12 2005-03-09 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers
US20080090425A9 (en) 2002-06-12 2008-04-17 Christopher Olsen Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
US6660659B1 (en) 2002-06-12 2003-12-09 Applied Materials, Inc. Plasma method and apparatus for processing a substrate
US7887711B2 (en) 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
US7067439B2 (en) 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US20030232501A1 (en) 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6858547B2 (en) 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
JP2004022902A (ja) 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
US6924191B2 (en) 2002-06-20 2005-08-02 Applied Materials, Inc. Method for fabricating a gate structure of a field effect transistor
US6902681B2 (en) 2002-06-26 2005-06-07 Applied Materials Inc Method for plasma etching of high-K dielectric materials
US6780720B2 (en) 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US6855643B2 (en) 2002-07-12 2005-02-15 Padmapani C. Nallan Method for fabricating a gate structure
US6919251B2 (en) 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
US20060060565A9 (en) 2002-09-16 2006-03-23 Applied Materials, Inc. Method of etching metals with high selectivity to hafnium-based dielectric materials
US6759286B2 (en) 2002-09-16 2004-07-06 Ajay Kumar Method of fabricating a gate structure of a field effect transistor using a hard mask
US6767824B2 (en) 2002-09-23 2004-07-27 Padmapani C. Nallan Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US6649538B1 (en) 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides
US6982230B2 (en) 2002-11-08 2006-01-03 International Business Machines Corporation Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures
US6689646B1 (en) 2002-11-14 2004-02-10 Sharp Laboratories Of America, Inc. Plasma method for fabricating oxide thin films
US6902960B2 (en) 2002-11-14 2005-06-07 Sharp Laboratories Of America, Inc. Oxide interface and a method for fabricating oxide thin films
JP4115283B2 (ja) 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
US7429540B2 (en) 2003-03-07 2008-09-30 Applied Materials, Inc. Silicon oxynitride gate dielectric formation using multiple annealing steps
US20040198069A1 (en) 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US6872909B2 (en) * 2003-04-16 2005-03-29 Applied Science And Technology, Inc. Toroidal low-field reactive gas and plasma source having a dielectric vacuum vessel
US20040209468A1 (en) 2003-04-17 2004-10-21 Applied Materials Inc. Method for fabricating a gate structure of a field effect transistor
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
US6864145B2 (en) 2003-06-30 2005-03-08 Intel Corporation Method of fabricating a robust gate dielectric using a replacement gate flow
US7368392B2 (en) 2003-07-10 2008-05-06 Applied Materials, Inc. Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US20050026084A1 (en) 2003-07-31 2005-02-03 Garza Cesar M. Semiconductor device and method for elimination of resist linewidth slimming by fluorination
US6911399B2 (en) 2003-09-19 2005-06-28 Applied Materials, Inc. Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition
US7094613B2 (en) 2003-10-21 2006-08-22 Applied Materials, Inc. Method for controlling accuracy and repeatability of an etch process
JP2005150228A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20050130448A1 (en) 2003-12-15 2005-06-16 Applied Materials, Inc. Method of forming a silicon oxynitride layer
US7220635B2 (en) 2003-12-19 2007-05-22 Intel Corporation Method for making a semiconductor device with a metal gate electrode that is formed on an annealed high-k gate dielectric layer
US7217611B2 (en) 2003-12-29 2007-05-15 Intel Corporation Methods for integrating replacement metal gate structures
US7002224B2 (en) * 2004-02-03 2006-02-21 Infineon Technologies Ag Transistor with doped gate dielectric
US7078302B2 (en) 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
US7208361B2 (en) 2004-03-24 2007-04-24 Intel Corporation Replacement gate process for making a semiconductor device that includes a metal gate electrode
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US20060019033A1 (en) 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US20060153995A1 (en) 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US20060062917A1 (en) 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7105889B2 (en) 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US6933218B1 (en) 2004-06-10 2005-08-23 Mosel Vitelic, Inc. Low temperature nitridation of amorphous high-K metal-oxide in inter-gates insulator stack
US7023064B2 (en) 2004-06-16 2006-04-04 International Business Machines Corporation Temperature stable metal nitride gate electrode
US7279413B2 (en) 2004-06-16 2007-10-09 International Business Machines Corporation High-temperature stable gate structure with metallic electrode
US7431795B2 (en) 2004-07-29 2008-10-07 Applied Materials, Inc. Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
US20060032833A1 (en) 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
US20060042755A1 (en) 2004-08-30 2006-03-02 Plasmamed, Llc Large surface area dry etcher
US7084024B2 (en) 2004-09-29 2006-08-01 International Business Machines Corporation Gate electrode forming methods using conductive hard mask
JP2006114747A (ja) * 2004-10-15 2006-04-27 Seiko Epson Corp 半導体装置の製造方法
JP2006128547A (ja) * 2004-11-01 2006-05-18 Toshiba Corp 半導体装置及びその製造方法
US7242055B2 (en) 2004-11-15 2007-07-10 International Business Machines Corporation Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
US7064066B1 (en) 2004-12-07 2006-06-20 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric and a titanium carbide gate electrode
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7446380B2 (en) 2005-04-29 2008-11-04 International Business Machines Corporation Stabilization of flatband voltages and threshold voltages in hafnium oxide based silicon transistors for CMOS
EP1900001A2 (en) 2005-06-02 2008-03-19 Applied Materials, Inc. Methods and apparatus for incorporating nitrogen in oxide films
US20070020890A1 (en) 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
US7317229B2 (en) 2005-07-20 2008-01-08 Applied Materials, Inc. Gate electrode structures and methods of manufacture
US7964512B2 (en) 2005-08-22 2011-06-21 Applied Materials, Inc. Method for etching high dielectric constant materials
US20070049043A1 (en) 2005-08-23 2007-03-01 Applied Materials, Inc. Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US7294581B2 (en) 2005-10-17 2007-11-13 Applied Materials, Inc. Method for fabricating silicon nitride spacer structures
US7888217B2 (en) 2005-10-20 2011-02-15 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7884032B2 (en) 2005-10-28 2011-02-08 Applied Materials, Inc. Thin film deposition
US7368394B2 (en) 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US20070209930A1 (en) 2006-03-09 2007-09-13 Applied Materials, Inc. Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US20080050879A1 (en) * 2006-08-23 2008-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming metal-containing gate structures

Also Published As

Publication number Publication date
US7902018B2 (en) 2011-03-08
JP5590886B2 (ja) 2014-09-17
US20080076268A1 (en) 2008-03-27
JP2010505281A (ja) 2010-02-18
WO2008039845A3 (en) 2008-10-09
TW200818278A (en) 2008-04-16
WO2008039845A2 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
TWI435376B (zh) 用於缺陷鈍化之高ｋ閘極堆疊的氟電漿處理
US20240301584A1 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
US10504727B2 (en) Thick tungsten hardmask films deposition on high compressive/tensile bow wafers
US8993058B2 (en) Methods and apparatus for forming tantalum silicate layers on germanium or III-V semiconductor devices
US8008166B2 (en) Method and apparatus for cleaning a substrate surface
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
TWI871500B (zh) 以偶極膜工程化的mosfet閘極
US20070218623A1 (en) Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
CN101401194B (zh) 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
US7678710B2 (en) Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
TWI423333B (zh) 利用低能量電漿系統製造高介電常數電晶體閘極之方法及設備
US20150140834A1 (en) al2o3 surface nucleation preparation with remote oxygen plasma
US20070209930A1 (en) Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
TW202027198A (zh) 用於形成過渡金屬材料的群集處理系統
US9093264B2 (en) Methods and apparatus for forming silicon passivation layers on germanium or III-V semiconductor devices
CN101326620B (zh) 基板处理方法、基板处理装置和基板处理系统
US12542256B2 (en) Batch processing chambers for plasma-enhanced deposition
CN116918070A (zh) 具有偶极膜的mosfet栅极工程
KR102870652B1 (ko) 게르마늄에 대한 확산 배리어들
TWI913723B (zh) 用於形成過渡金屬材料的群集處理系統
US9355820B2 (en) Methods for removing carbon containing films