TWI618143B - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI618143B
TWI618143B TW105108959A TW105108959A TWI618143B TW I618143 B TWI618143 B TW I618143B TW 105108959 A TW105108959 A TW 105108959A TW 105108959 A TW105108959 A TW 105108959A TW I618143 B TWI618143 B TW I618143B
Authority
TW
Taiwan
Prior art keywords
insulating
stress relaxation
hole
semiconductor device
wiring
Prior art date
Application number
TW105108959A
Other languages
English (en)
Other versions
TW201709324A (zh
Inventor
Aki Dote
土手暁
Takeshi Ishitsuka
石剛
Hideki Kitada
北田秀樹
Original Assignee
Fujitsu Limited
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited, 富士通股份有限公司 filed Critical Fujitsu Limited
Publication of TW201709324A publication Critical patent/TW201709324A/zh
Application granted granted Critical
Publication of TWI618143B publication Critical patent/TWI618143B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/213—Cross-sectional shapes or dispositions
    • H10W20/2134—TSVs extending from the semiconductor wafer into back-end-of-line layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

一種半導體裝置，其係包括：半導體基板；配線層，其係設於該半導體基板之正面側上；貫穿通孔，其係從該半導體基板之背面側穿透該半導體基板且耦合至被包含於該配線層中的配線；以及應力鬆弛部，其係向貫穿通孔側突出且設置於該配線中之區段且耦合至該貫穿通孔，該應力鬆弛部包括含有熱膨脹係數小於該貫穿通孔之材料之絕緣材料的至少一絕緣部。

Description

半導體裝置及半導體裝置的製造方法
描述於本文的具體實施例均有關於半導體裝置及半導體裝置的製造方法。
半導體晶片的堆疊及封裝有朝向高效能計算(HPC)、高效能伺服器及其類似者的傾向。
例如，三維(3D)封裝涉及堆疊及封裝數個半導體晶片，以及2.5維(2.5D)封裝涉及使用中介層(interposer)來堆疊及封裝半導體晶片。在3D封裝及2.5D封裝中，半導體晶片之間或半導體晶片與中介層之間的電氣連接係使用倒裝晶片黏合法。
半導體晶片及中介層設有從半導體基板之背面側穿透半導體基板的貫穿通孔(through-via)。與貫穿通孔耦合的配線被包含在設於半導體基板之正面側上的配線層中。
第13A圖及第13B圖為半導體裝置的橫截面圖例子。第14A圖及第14B圖為半導體裝置的橫截面圖實施例。貫穿通孔有大容積以及貫穿通孔的材料有大於半 導體基板材料的熱膨脹係數。因為這樣，例如，貫穿通孔與配線之間之接面區段(junction section)的介面由於在製程期間因產生熱而重覆地膨脹及收縮而產生應力，因而接面區段的介面可能發生剝離(separation)，如第13A圖及第13B圖和第14A圖及第14B圖所示。
例如，為了鬆弛在貫穿通孔與配線之間之接面區段之介面產生的應力以及減少接面區段之介面的剝離發生率，將會連接至貫穿通孔的配線係設有向貫穿通孔側突出的突出物。當突出物的材料有大於貫穿通孔材料的熱膨脹係數時，在貫穿通孔與配線之間之接面區段之介面產生的應力可能不被鬆弛，或接面區段之介面的剝離發生率可能不會減少。
當突出物由金屬製成以及蝕刻掉用於形成貫穿通孔的區域時，電場會集中於由金屬製成的突出物，例如，如第15圖所示，以及包括電晶體及其類似者的電路可能經由有突出物的配線而受損(充電損害)。
相關技術揭示於日本早期專利公開號2014-11248以及日本早期專利公開號2010-103433。
根據該等具體實施例的一態樣，一種半導體裝置，其係包括：半導體基板；配線層，其係設於該半導體基板之正面側上；貫穿通孔，其係從該半導體基板之背面側穿透該半導體基板且耦合至被包含於該配線層中的配線；以及應力鬆弛部，其係向貫穿通孔側突出且設置於 該配線中之區段且耦合至該貫穿通孔，該應力鬆弛部包括至少一絕緣部，該絕緣部含有熱膨脹係數小於該貫穿通孔之材料之絕緣材料。
在該半導體裝置的上述組態下，減少貫穿通孔與配線之間之接面區段之介面的剝離發生率係藉由鬆弛在接面區段之介面產生的應力。結果，可增加良率及可靠性。
1‧‧‧半導體基板
2‧‧‧配線層
2A‧‧‧配線
2B‧‧‧絕緣薄膜(層間絕緣薄膜)
2C‧‧‧阻障層(阻障金屬)
2X‧‧‧配線、焊墊(電極)
2Y‧‧‧配線
3‧‧‧貫穿通孔
3A‧‧‧種子層
3B‧‧‧鍍銅層
3X‧‧‧貫穿孔
4‧‧‧應力鬆弛部
4A、4B、4C、4D‧‧‧部份
4X‧‧‧柱狀應力鬆弛部
4Y‧‧‧板狀應力鬆弛部
4Z‧‧‧板狀應力鬆弛部
5‧‧‧電路層
5A‧‧‧電晶體
5B‧‧‧元件隔離區
5C‧‧‧絕緣薄膜
5D‧‧‧插塞
5E‧‧‧閘極絕緣薄膜
5F‧‧‧閘極
6‧‧‧微凸塊
6A‧‧‧銅柱
6B‧‧‧焊錫
7‧‧‧支撐基板(支撐晶圓)
8‧‧‧暫時黏著劑
9‧‧‧絕緣層
10‧‧‧重分布配線
11‧‧‧絕緣層
12‧‧‧凸塊下金屬(UBM)部份
13‧‧‧重分布層
14‧‧‧個別LSI晶片
15‧‧‧LSI晶片
16‧‧‧堆疊晶片
17‧‧‧銲錫凸塊
18‧‧‧封裝基板
19‧‧‧3D堆疊LSI封裝件
20‧‧‧突出物
第1A圖及第1B圖圖示半導體裝置之一實施例；第2A圖至第2C圖圖示具有應力鬆弛部之配線的實施例；第3圖圖示用於製造半導體裝置之方法的實施例；第4圖圖示用於製造半導體裝置之該方法實施例；第5圖圖示用於製造半導體裝置之該方法實施例；第6圖圖示用於製造半導體裝置之該方法實施例；第7A圖及第7B圖圖示用於製造半導體裝置之該方法實施例；第8A圖及第8B圖圖示用於製造半導體裝置之該方法實施例； 第9A圖及第9B圖圖示用於製造半導體裝置之該方法實施例；第10A圖及第10B圖圖示用於製造半導體裝置之該方法實施例；第11A圖及第11B圖圖示用於製造半導體裝置之該方法實施例；第12圖圖示用於製造半導體裝置之該方法實施例；第13A圖及第13B圖圖示半導體裝置的橫截面圖實施例；第14A圖及第14B圖圖示半導體裝置的橫截面圖實施例；第15圖圖示半導體裝置的橫截面圖實施例；第16圖圖示半導體裝置的橫截面圖實施例；以及第17圖圖示半導體裝置的橫截面圖實施例。
第1A圖及第1B圖圖示半導體裝置之一實施例。第1A圖為半導體裝置的橫截面圖，以及第1B圖為從將會裝設貫穿通孔之側面觀看具有應力鬆弛部之配線(焊墊)的平面圖。第2A圖至第2C圖圖示具有應力鬆弛部之配線(或焊墊)的實施例。第2A圖至第2C圖為從將會裝 設貫穿通孔之側面觀看具有應力鬆弛部之配線(焊墊)的平面圖。如第1A圖所示，該半導體裝置包括半導體基板1，設於半導體基板1之正面側上的配線層2，以及從半導體基板1之背面側穿透半導體基板1且耦合至包含於配線層2中之配線2X的貫穿通孔3。在第1A圖中，未圖示形成於貫穿通孔3四周的絕緣層，例如，形成於貫穿孔(through-hole)之側壁上的絕緣層。第1A圖中的元件符號5F表示閘極。
應力鬆弛部4形成於被包含在配線層2中之配線2X的一區段上，該區段耦合至貫穿通孔3，使得應力鬆弛部4向貫穿通孔3側突出。應力鬆弛部4包括由熱膨脹係數小於貫穿通孔3材料之絕緣材料製成的一部份。應力鬆弛部4有突出形狀(突出結構)。為此，應力鬆弛部4可稱為突出物。
如第1A圖及第1B圖所示，提供多個應力鬆弛部4作為應力鬆弛部4。例如，在被包含於配線層2中之配線的焊墊(電極)2X上提供多個柱狀應力鬆弛部4X作為突出應力鬆弛部4，焊墊(電極)2X耦合至貫穿通孔3。應力鬆弛部4不受限於此。例如，如第2A圖所示，在貫穿通孔3徑向延伸且直角相交的板狀應力鬆弛部4Y在包含於配線層2中之配線的焊墊(電極)2X上可提供作為突出應力鬆弛部4，焊墊(電極)2X耦合至貫穿通孔3。例如，如第2B圖所示，多個柱狀應力鬆弛部4X在被包含於配線層2中之配線的多個配線2Y上可提供作為突出應力鬆弛 部4，配線2Y耦合至貫穿通孔3。例如，如第2C圖所示，延伸成與多個配線2Y直角相交的多個板狀應力鬆弛部4Z在被包含於配線層2中之配線的多個配線2Y上可提供作為突出應力鬆弛部4，配線2Y耦合至貫穿通孔3。為了得到應力鬆弛效應同時阻止電阻增加，可提供在貫穿通孔3與配線2X或配線2Y之間之接面區段之介面方向有減少尺寸(例如，直徑)的多個柱狀應力鬆弛部4X。
應力鬆弛部4為鬆弛在貫穿通孔3與配線2X之間之接面區段之介面產生之應力的部份。由於應力鬆弛部4包括由熱膨脹係數小於貫穿通孔3材料之材料製成的一部份，在貫穿通孔3與配線2X之間之接面區段之介面產生的應力(熱應力)會被鬆弛。例如，可用應力鬆弛部4鬆弛由於有大容積之貫穿通孔3縱向變形而產生的應力。例如，用應力鬆弛部4沿著貫穿通孔3與配線2X之間之接面區段之介面(在面內方向)方向釋放由於有大容積之貫穿通孔3縱向變形而產生的應力，以及該應力因此被鬆弛。因此，可減少在貫穿通孔3與配線2X之間之接面區段(聯結區段)之介面的剝離發生率。
應力鬆弛部4包括各自由絕緣材料製成的部份4A及4B，而突出應力鬆弛部4係與配線2X電氣絕緣。因此，可減少在蝕刻用於形成貫穿通孔3之區域期間由於電場集中於突出應力鬆弛部4造成對於包括電晶體及其類似者之電路的損害。以此方式，在可減少對於電路的損害時，可鬆弛在貫穿通孔3與配線2X之間之接面區段 之介面產生的應力以及可減少在接面區段之介面產生的剝離。結果，可增加良率及可靠性。
如第1A圖所示，在半導體基板1之正面側上提供電路層5。電路層5包括電晶體5A，藉由用絕緣材料填充半導體基板1中之元件隔離凹槽而形成的元件隔離區(element isolation region)5B，以及絕緣薄膜5C。應力鬆弛部4包括含有與被包含於元件隔離區5B之中者相同之絕緣材料的部份4A，以及含有與絕緣薄膜5C材料相同之絕緣材料的部份4B。應力鬆弛部4在其末端包括含有絕緣材料的部份4A。應力鬆弛部4可包括含有不同絕緣材料的部份4A及4B。應力鬆弛部4的部份4A可設在在厚度方向與元件隔離區5B相同的位置處，部份4A係由與元件隔離區5B相同的絕緣材料形成。因為這樣，向貫穿通孔3側突出且設置於被包含於配線層2中之配線2X的一區段上的應力鬆弛部4有大高度(突出物高度)，該區段耦合至貫穿通孔3。結果，可增加應力鬆弛效應。
半導體基板1可為矽(Si)基板。貫穿通孔3可為含銅(Cu)貫穿通孔(金屬貫穿通孔)。例如，貫穿通孔3的材料可為銅。貫穿通孔3因此可為穿透矽基板1的矽通孔(TSV)。貫穿通孔3可設有種子層3A，例如由例如Ti、TiN、Ta或TaN製成者。
被包含於配線層2中的配線2A(2X)可為含銅(Cu)配線(銅配線；金屬配線)。例如，配線層2有銅配線2A(2X)均埋入絕緣薄膜(層間絕緣薄膜)2B的結構。由於配 線層2具有多層配線結構，所以配線層2可稱為多層配線層。作為配線2A，例如，可使用由Cu，Al，CuAl，CuMn，W，Mo，Ru或其類似者製成的配線。配線2A可包括含有例如Ti，TiN，Ta，TaN，Co或Ru的阻障層及/或含有例如NiP，NiPW，CoW，CoWP或Ru的帽蓋層。作為對應至配線層2的絕緣薄膜2B，可使用絕緣薄膜，例如由例如氧化矽(SiO)，氮氧化矽(SiON)，矽碳氧化物(SiOC)或矽碳氮(SiCN)製成的薄膜或其多孔薄膜。
在矽基板1的正面側上，提供包括電晶體5A及其類似者的電路，例如，LSI。藉由用為絕緣材料的氧化矽(例如，SiO2)填充半導體基板1中的元件隔離凹槽來形成元件隔離區5B。元件隔離區5B覆蓋為絕緣薄膜5C的氧化矽薄膜(例如，SiOx薄膜)。以此方式，在矽基板1的正面側上提供包括電晶體5A、元件隔離區5B及絕緣薄膜5C的電路層5。
應力鬆弛部4包括含有與被包含於元件隔離區5B之中者同樣為絕緣材料之氧化矽(例如，SiO2)的部份4A，以及含有與對應至絕緣薄膜5C之氧化矽薄膜(例如，SiOx薄膜)相同之絕緣材料的部份4B。被包含於元件隔離區5B之中的絕緣材料實施例包括諸如氧化矽(SiO；例如，SiO2)及氮化矽(SiN；例如，Si3N4)之類的絕緣材料。絕緣薄膜5C的材料實施例包括諸如氧化矽(SiO；例如，SiOx)、氮化矽(SiN)、氮氧化矽(SiON)、摻氟氧化矽(例如，氟矽酸鹽玻璃(FSG))，摻磷氧化矽(例如，磷矽酸鹽玻璃 (PSG))，以及摻磷硼氧化矽(例如，摻磷硼的矽玻璃(BPSG))之類的絕緣材料。
應力鬆弛部4可包括由熱膨脹係數小於貫穿通孔3材料之絕緣材料製成的一部份。例如，含有熱膨脹係數小於貫穿通孔3材料之絕緣材料的部份可由絕緣材料形成，例如Si，SiO，SiN，SiON，SiC，AlO，或C。
貫穿通孔3(例如，TSV)有大容積。貫穿通孔3的材料，例如，銅，有比半導體基板1之材料(例如，Si)大的熱膨脹係數。因為這樣，例如，由於重覆地膨脹及收縮而在貫穿通孔3與配線2X之間之接面區段的介面產生應力，如第13A圖及第13B圖所示，因為在包括背面加工及後續3D堆疊黏合加工的製程期間產生熱，因而在接面區段之介面可能發生剝離。例如，如在第14B圖(其係第14A圖中被矩形包圍之部份的放大圖)中用箭頭表示的位置所示，在接面區段之介面可能發生剝離。貫穿通孔可能經歷塑性變形。結果，良率及可靠性可能降低。
例如，當貫穿通孔用後形成通孔方法(via-last method)形成時，藉由蝕刻掉用於形成貫穿通孔的區域來形成的貫穿孔可能難以維持乾淨的底部，例如，貫穿通孔與被包含於配線層中之配線之間的接面介面。因此貫穿通孔與被包含於配線層中之配線可能難以改善在接面區段介面的黏性。結果，在貫穿通孔與配線之間之接面區段的介面可能發生剝離，如上述。
第15圖為半導體裝置的示範橫截面圖。例 如，為了鬆弛在貫穿通孔與配線之間之接面區段之介面產生的應力以及減少接面區段之介面的剝離發生率，將會耦合至貫穿通孔的配線2X可設有向貫穿通孔側突出的突出物20，如第15圖所示。例如，當突出物20的材料有大於貫穿通孔之材料的熱膨脹係數時，在貫穿通孔與配線之間之接面區段之介面產生的應力可能未被鬆弛，以及接面區段之介面的剝離發生率可能不會減少。就此情形而言，在突出物20產生的應力可能增加以及此應力可能誘發接面區段的介面剝離。
當突出物20含有金屬材料時，在蝕刻用於形成貫穿通孔的區域期間，電場集中於由金屬材料形成的突出物20，如第15圖所示。因此，包括電晶體5A及其類似者的電路可能經由有突出物20的配線2X而受損(充電損害)，從而可能降低良率及可靠性。
在半導體裝置有上述組態的情況下，減少在貫穿通孔3與配線2X之間之接面區段之介面的剝離發生率係藉由鬆弛在接面區段之介面產生的應力。結果，可增加良率及可靠性。例如，應力鬆弛部4形成被於包含於配線層2中之配線2X的一區段上，該區段耦合至貫穿通孔3，使得應力鬆弛部4向貫穿通孔3側突出。應力鬆弛部4包括各自由熱膨脹係數小於貫穿通孔3材料之絕緣材料製成的部份4A及4B。
第3圖至第12圖圖示用於製造半導體裝置之方法的一實施例。用於製造半導體裝置之該方法包括形 成貫穿孔3X(參考第4圖)的製程以及形成貫穿通孔3(參考第6圖)的製程。形成貫穿孔3X的製程包括蝕刻掉用於形成從正面側上具有配線層2的半導體基板1之背面側穿透半導體基板1之貫穿通孔3的區域，該貫穿通孔3耦合至被包含於配線層2中之配線2X。向貫穿通孔3側突出的應力鬆弛部4形成於被包含於配線層2中之配線2X的一區段上，該區段為將會耦合至貫穿通孔3者。應力鬆弛部4包括各自由熱膨脹係數小於貫穿通孔3材料之絕緣材料製成的部份4A及4B。形成貫穿通孔3的製程包括用貫穿通孔3的材料填充貫穿孔3X，貫穿孔3X形成於用於形成貫穿通孔3的區域中。
用於製造半導體裝置之該方法更包括形成電路層5於半導體基板1(參考第3圖)之正面側上的製程。電路層5包括電晶體5A、藉由用絕緣材料填充半導體基板1中之元件隔離凹槽而形成的元件隔離區5B、以及絕緣薄膜5C。當在形成電路層5的製程中形成元件隔離區5B時，形成應力鬆弛部4的部份4A(參考第3圖)，部份4A係由與被包含於元件隔離區5B之中者相同的絕緣材料製成。在形成貫穿孔3X的製程中，應力鬆弛部4包括由與包含於元件隔離區5B之中者相同之絕緣材料製成的部份4A以及由與絕緣薄膜5C相同之絕緣材料製成的部份4B(參考第4圖)。
例如，用後形成通孔方法形成有TSV(貫穿通孔)的LSI晶片(半導體晶片)，以及堆疊兩個LSI晶片。 堆疊LSI晶片可裝在封裝基板上，以及可相應地製成3D堆疊LSI封裝件。如第7A圖所示，在矽晶圓(矽基板；半導體基板)1上形成包括電晶體及其類似者的(LSI)電路，以及在此電路之表面上形成配線層2。
如第3圖所示，在矽晶圓1的正面側上形成包括電晶體5A、插塞5D及其類似者的(LSI)電路。在矽晶圓1中形成元件隔離凹槽以及用為絕緣材料的氧化矽(例如，SiO2)填充，以形成元件隔離區5B。用為絕緣薄膜5C的氧化矽薄膜(例如，SiOx薄膜)覆蓋這些組件。結果，在矽晶圓1的正面側上形成包括電晶體5A、元件隔離區5B及絕緣薄膜5C的電路層5。插塞5D的材料可為鎢(W)。絕緣薄膜5C可具有約0.3微米的厚度。第3圖中的元件符號5F表示閘極電極。
實質同時並且藉由與形成元件隔離區5B的實質相同製程在用於在晶圓1中形成TSV 3的區域中形成用於形成應力鬆弛部4的凹槽。藉由用為絕緣材料的氧化矽(例如，SiO2)填充凹槽來形成應力鬆弛部4的部份4A，部份4A包括與被包含於元件隔離區5B之中者同樣為絕緣材料的氧化矽(例如，SiO2)。以此方式，藉由用與用於元件隔離區5B者相同的方式來形成應力鬆弛部4的一部份，向TSV 3側突出且在被包含於配線層2之中的最下層設置於銅配線2X之一區段上的應力鬆弛部4有大高度(突出物高度)(參考第1A圖)，該區段為將會連接至TSV 3者。結果，可增加應力鬆弛效應。
在電路層5上形成具有多層配線結構的多層配線層作為配線層2，其中包括焊墊(電極)2X的銅配線2A均埋入絕緣薄膜2B中。形成作為銅配線2A之阻障層(阻障金屬)2C的TiN/Ti堆疊薄膜。一層配線2A有約0.3微米的厚度。如第7A圖所示，形成作為配線層2上之端子的微凸塊(micro-bump)6。各個微凸塊6的形成係藉由形成銅柱6A於配線層2上以及在銅柱6A上提供焊錫6B。因此，可製備有微凸塊6的晶圓(LS1晶圓)1。
矽晶圓1可具有約775微米的厚度及約300毫米的尺寸。微凸塊6可具有約40微米的直徑，以及微凸塊6之間的間距可約為80微米。在微凸塊6中，銅柱部份可具有約20微米的高度，以及焊錫部份可具有約15微米的高度。如第7B圖所示，例如，在晶圓1中設置微凸塊6的側面朝下時，有微凸塊6的晶圓1用暫時黏著劑8暫時黏上由矽、玻璃或其類似者製成的支撐基板(支撐晶圓)7。暫時黏著劑8可具有約60微米的厚度。支撐基板7可具有約775微米的厚度。
如第8A圖所示，藉由研磨晶圓1背面來減少晶圓1的厚度，例如，用背面研磨法(BG)或化學機械研磨法(CMP)。晶圓1的厚度可減到約100微米。如第8B圖及第4圖所示，晶圓1及絕緣薄膜5C從晶圓1的背面側蝕刻從而在用於形成TSV 3的區域中形成貫穿孔3X。在晶圓1的背面側上形成硬遮罩，圖案化一抗蝕層，以及蝕刻該硬遮罩。利用被圖案化之該硬遮罩來蝕刻晶圓1及絕緣 薄膜5C，從而在用於形成TSV 3之區域中形成貫穿孔3X。硬遮罩可為厚約1微米的SiO薄膜。在用於形成TSV 3之區域中形成的貫穿孔3X可具有約10微米的直徑。
在用於形成TSV 3之區域中(參考第3圖)形成應力鬆弛部4的部份4A，部份4A含有與被包含於元件隔離區5B之中者同樣為絕緣材料的氧化矽(例如，SiO2)。如第4圖所示，應力鬆弛部4的部份4A在藉由蝕刻掉用於形成TSV 3之區域來形成貫穿孔3X時因此仍未被蝕刻，部份4A含有與被包含於元件隔離區5B之中者同樣為絕緣材料的氧化矽(例如，SiO2)。此外，部份4A用來當作遮罩，以及留下為絕緣薄膜5C之氧化矽薄膜(例如，SiOx薄膜)的一部份，該部份對應至部份4A。
因此，在用於形成TSV 3之區域中形成應力鬆弛部4，使得應力鬆弛部4由被包含於配線層2中最下層的銅配線2X突出。應力鬆弛部4包括含有與包含於元件隔離區5B之中者同樣為絕緣材料之氧化矽(例如，SiO2)的部份4A，以及含有與為絕緣薄膜5C之氧化矽薄膜(例如，SiOX薄膜)相同之絕緣材料的部份4B。在被包含於配線層2的銅配線2A中耦合至TSV 3的銅焊墊(銅電極)2X上，形成作為應力鬆弛部4的多個柱狀應力鬆弛部4X，使得柱狀應力鬆弛部4X在用於形成TSV 3之區域中(參考第1B圖)突出。
如第9A圖及第5圖所示，用例如CVD方法，在晶圓1的背面上形成絕緣層9。由於在晶圓1的背 面側上形成貫穿孔3X於用於形成TSV 3之區域中，所以也在貫穿孔3X的內側(側壁及底部)上形成絕緣層9(參考，第5圖的點線)。蝕刻掉形成於貫穿孔3X底部上的絕緣層9以便形成開口用於將會黏到被包含於形成於晶圓1正面側上之配線層2中之配線2X的區段。形成於貫穿孔3X側壁上的絕緣層9減少其厚度並留在貫穿孔3X的側壁上。
如第9B圖及第6圖所示，在晶圓1有貫穿孔3X形成於用於形成TSV 3之區域中的背面上形成種子層3A，例如，用濺鍍法或CVD方法。用電鍍法形成鍍銅層3B，藉此用鍍銅層3B填充形成於用於形成TSV 3之區域中的貫穿孔3X，結果，可形成TSV 3。例如，種子層3A的形成係藉由堆疊鈦層及銅層。在形成於用於形成TSV 3之區域中的貫穿孔3X的內壁上，鈦層及銅層的厚度各自可等於約50奈米及約200奈米。
如上述，應力鬆弛部4形成於用於形成晶圓1之TSV 3的區域中，使得應力鬆弛部4由被包含於配線層2中最下層的銅配線2X突出。應力鬆弛部4包括含有與被包含於元件隔離區5B之中者同樣為絕緣材料之氧化矽(例如，SiO2)的部份4A，以及含有與為絕緣薄膜5C之氧化矽薄膜(例如，SiOX薄膜)相同之絕緣材料的部份4B(參考第4圖)。
如第6圖所示，在藉由用鍍銅層3B填充貫穿孔3X來形成TSV 3時，貫穿孔3X形成於用於形成TSV 3之區域中，應力鬆弛部4也埋入鍍銅層3B中。因此，在被包含於配線層2中之銅配線2X的一區段上形成應力鬆弛部4，該區段耦合至TSV 3，使得應力鬆弛部4向TSV 3側突出。應力鬆弛部4包括含有與被包含於元件隔離區5B之中者同樣為絕緣材料之氧化矽(例如，SiO2)的部份4A，以及含有與為絕緣薄膜5C之氧化矽薄膜(例如，SiOX薄膜)相同之絕緣材料的部份4B。
應力鬆弛部4在被包含於配線層2中之銅配線2X的一區段上形成，該區段耦合至TSV 3，使得應力鬆弛部4向TSV 3側突出。應力鬆弛部4包括各自由熱膨脹係數小於TSV 3之材料之絕緣材料製成的部份4A及4B。在耦合至在被包含於配線層2之銅配線2A中之TSV 3的銅焊墊(銅電極)2X上形成作為應力鬆弛部4的多個柱狀應力鬆弛部4X，使得柱狀應力鬆弛部4X向TSV 3側(參考第1B圖)突出。
如第10A圖所示，例如，用CMP移除形成於表面上的鍍銅層3B及銅種子層3A，以及使TSV 3互相隔離。如第10B圖所示，形成重分布配線10以便耦合至TSV 3，以及蓋上絕緣層11。在絕緣層11中形成開口。在該等開口中形成凸塊下金屬(UBM)部份12，從而形成重分布層13。
例如，用半加成製程(semi-additive process；SAP)形成重分布配線10。例如，形成該種子層係藉由例如，用濺鍍法或無電解電鍍法堆疊鈦層及銅層，然後形成 有抗蝕層的圖案。例如，用電鍍法沉積銅層於沒有抗蝕層圖案的區域上，例如用濕蝕刻法剝掉抗蝕層，以及移除殘留種子層。結果，可形成重分布配線10。鈦層及銅層的厚度可各自等於約0.1微米及約5微米。絕緣層11可含有聚亞醯胺樹脂(光敏樹脂)且可具有約10微米的厚度。凸塊下金屬部份12的形成各自藉由，例如，用半加成製程堆疊鈦層、銅層、鎳層及金層。在這些層中，鈦層約有0.1微米，銅層約有2微米，鎳層約有3微米，以及金層約有0.05微米的厚度。
如第11A圖所示，脫黏(debond)支撐基板7，接著是切成個別的片體。這提供具有TSV 3的LSI晶片。在切晶帶(dicing tape)放上重分布層13側以及脫黏支撐基板7後，將晶圓切成個別晶片。如第11B圖所示，將個別LSI晶片14放在獨立裝設的LSI晶片15上，以及用回焊處理(reflow treatment)使LSI晶片14及15互相黏合。結果，可製備堆疊晶片16。獨立裝設的LSI晶片15可為於背面研磨後在不形成TSV 3或重分布層13的情況下得到的晶片。獨立裝設之LSI晶片15的矽基板1可具有約300微米的厚度。
如第12圖所示，如上述製備的堆疊晶片16裝在有銲錫凸塊17在其間的封裝基板18上，因此製成3D堆疊之LSI封裝件19。在封裝基板18上形成銲錫凸塊17，以及將堆疊晶片16放在銲錫凸塊17上，接著是在回焊爐中的回焊處理。在堆疊晶片16黏至有銲錫凸塊17在其間 的封裝基板18之後，施加供樹脂密封用的底部填充膠(underfill)，因此製成3D堆疊之LSI封裝件19。銲錫凸塊17可具有約100微米的直徑。在回焊爐中的回焊處理可以約250℃的溫度進行約5分鐘。
根據該半導體裝置及該半導體裝置之製造方法，減少貫穿通孔3與配線2X之間之接面區段之介面的剝離發生率係藉由鬆弛在接面區段之介面產生的應力。結果，可增加良率及可靠性。圖示於第1A圖的半導體裝置包括在半導體基板1之正面側上的電路層5。電路層5包括電晶體5A，藉由用絕緣材料填充半導體基板1中之元件隔離凹槽而形成的元件隔離區5B，以及絕緣薄膜5C。應力鬆弛部4包括含有與被包含於元件隔離區5B之中者實質相同之絕緣材料的部份4A，以及含有絕緣材料與絕緣薄膜5C實質相同的部份4B。
第16圖為半導體裝置之橫截面圖的一實施例。例如，如第16圖所示，該半導體裝置可包括在半導體基板1之正面側上的電路層5。電路層5包括電晶體5A，藉由用絕緣材料填充半導體基板1中之元件隔離凹槽而形成的元件隔離區5B，耦合至電晶體5A的插塞5D，以及絕緣薄膜5C。例如，應力鬆弛部4可包括含有與被包含於元件隔離區5B之中者實質相同之絕緣材料的部份4A，含有與絕緣薄膜5C材料相同之絕緣材料的部份4B，以及含有與插塞5D材料相同之材料的部份4C。在第16圖中，元件符號5F表示閘極電極。
就此情形而言，應力鬆弛部4也包括在末端由絕緣材料製成的部份4A。應力鬆弛部4包括由不同絕緣材料製成的部份4A及4B。插塞5D的材料為金屬材料，例如鎢(W)。由於被包含於應力鬆弛部4中之插塞5D的材料為金屬材料，接面區段與配線2X的黏性可增加。
可用含有與被包含於元件隔離區5B之中者實質相同之絕緣材料的部份4A以及含有與絕緣薄膜5C材料實質相同之絕緣材料的部份4B包圍含有與插塞5D之材料實質相同之材料的部份4C。這允許突出應力鬆弛部4之正面側與含有與插塞5D材料實質相同之材料的部份4C之間的電氣絕緣。結果，可減少包括電晶體5A及其類似者之電路在蝕刻用於形成貫穿通孔3之區域期間由於電場集中於突出應力鬆弛部4所致的傷害。
應力鬆弛部4也可包括含有與為插塞5D材料之金屬材料實質相同之金屬材料的部份4C，以及也可包括由另一金屬材料製成的一部份。例如，應力鬆弛部4可包括含有與為阻障薄膜材料之金屬材料(例如，Ti，TiN，Ta，TaN，TiW，或堆疊結構，例如TiN/Ti)實質相同之金屬材料的一部份，以及可包括含有金屬材料(例如，鉬(Mo))的一部份。
如第16圖所示，在被包含於配線層2中之配線的焊墊2X上提供作為突出應力鬆弛部4的多個柱狀應力鬆弛部4X，焊墊2X耦合至貫穿通孔3。在焊墊2X上，可提供在貫穿通孔3徑向延伸且以直角相交的板狀應力鬆 弛部4Y作為突出應力鬆弛部4(參考第2A圖)。在多個配線2Y(參考第2B圖)上可提供多個柱狀應力鬆弛部4X作為突出應力鬆弛部4。在多個配線2Y(參考第2C圖)上，延伸成與多個配線2Y直角相交的多個板狀應力鬆弛部4Z可提供作為突出應力鬆弛部4。
第16圖用於製造半導體裝置之方法包括在半導體基板1之正面側上形成電路層5的製程。電路層5包括電晶體5A，藉由用絕緣材料填充半導體基板1中之元件隔離凹槽而形成的元件隔離區5B，耦合至電晶體5A的插塞5D，以及絕緣薄膜5C。當元件隔離區5B在形成電路層5的製程中形成時，可形成應力鬆弛部4的部份4A，部份4A由與被包含於元件隔離區5B之中者實質相同的絕緣材料製成。當插塞5D在形成電路層5的製程中形成時，含有與插塞5D材料實質相同之材料的部份4C可形成於應力鬆弛部4的部份4A上，部份4A含有與被包含於元件隔離區5B之中者實質相同的絕緣材料。然後，絕緣薄膜5C可覆蓋這些組件。
形成貫穿孔3X的製程可包括形成應力鬆弛部4(4X)，其係包括含有與被包含於元件隔離區5B之中者實質相同之絕緣材料的部份4A，含有與絕緣薄膜5C材料實質相同之絕緣材料的部份4B，以及含有與插塞5D材料實質相同之材料的部份4C。例如，形成貫穿孔3X的製程可包括形成應力鬆弛部4(4X)，其中用含有與被包含於元件隔離區5B之中者實質相同之絕緣材料的部份4A以及含 有與絕緣薄膜5C材料實質相同之絕緣材料的部份4B包圍含有與插塞5D材料實質相同之材料的部份4C。
第17圖為半導體裝置之橫截面圖的一實施例。例如，如第17圖所示，該半導體裝置可包括在半導體基板1之正面側上的電路層5。電路層5可包括絕緣薄膜5C與包括閘極絕緣薄膜5E的電晶體5A。應力鬆弛部4可包括含有與閘極絕緣薄膜5E材料實質相同之絕緣材料的部份4D以及含有與絕緣薄膜5C材料實質相同之絕緣材料的部份4B。在第17圖中，元件符號5F表示閘極電極。
應力鬆弛部4包括在其末端由絕緣材料製成的部份4D。應力鬆弛部4可包括由不同絕緣材料製成的部份4D及4B。閘極絕緣薄膜5E的材料實施例包括絕緣材料(金屬氧化物材料)，例如HfO2，HfSiON，HfAlO，LaO，以及ZrO2。如第17圖所示，在被包含於配線層2中之配線的焊墊2X上，可提供多個柱狀應力鬆弛部4X作為突出應力鬆弛部4，焊墊2X耦合至貫穿通孔3。
例如，在焊墊2X上，可提供在貫穿通孔3徑向延伸且以直角相交的板狀應力鬆弛部4Y作為突出應力鬆弛部4(參考第2A圖)。在多個配線2Y(參考第2B圖)上，可提供多個柱狀應力鬆弛部4X作為突出應力鬆弛部4。在多個配線2Y(參考第2C圖)上，可提供延伸成與多個配線2Y直角相交的多個板狀應力鬆弛部4Z作為突出應力鬆弛部4。
第17圖用於製造半導體裝置之方法包括在 半導體基板1之正面側上形成電路層5的製程。電路層5包括絕緣薄膜5C與包括閘極絕緣薄膜5E的電晶體5A。當閘極絕緣薄膜5E在形成電路層5的製程中形成時，可形成應力鬆弛部4的部份4D，部份4D含有與閘極絕緣薄膜5E材料實質相同之絕緣材料。然後，可用絕緣薄膜5C覆蓋這些組件。
形成貫穿孔3X的製程可包括形成應力鬆弛部4(4X)，其係包括含有與閘極絕緣薄膜5E材料實質相同之絕緣材料的部份4D以及含有與絕緣薄膜5C材料實質相同之絕緣材料的部份4B。
1‧‧‧半導體基板
2‧‧‧配線層
2A‧‧‧配線
2B‧‧‧絕緣薄膜(層間絕緣薄膜)
2X‧‧‧配線、焊墊(電極)
3‧‧‧貫穿通孔
3A‧‧‧種子層
3B‧‧‧鍍銅層
3X‧‧‧貫穿孔
4‧‧‧應力鬆弛部
4A、4B‧‧‧部份
4X‧‧‧柱狀應力鬆弛部
5‧‧‧電路層
5A‧‧‧電晶體
5B‧‧‧元件隔離區
5C‧‧‧絕緣薄膜
5D‧‧‧插塞
5F‧‧‧閘極

Claims (15)

  1. 一種半導體裝置，其係包含：半導體基板；配線層，其係設於該半導體基板之正面側上；貫穿通孔，其係從該半導體基板之背面側穿透該半導體基板且耦合至被包含於該配線層中的配線；以及應力鬆弛部，其係設置成使該應力鬆弛部從耦合部向貫穿通孔之內側突出，其中，該配線係於該耦合部中耦合至該貫穿通孔，該應力鬆弛部包括至少一個絕緣部，該絕緣部含有熱膨脹係數小於該貫穿通孔之材料之絕緣材料。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，該至少一個絕緣部設在該應力鬆弛部的一端。
  3. 如申請專利範圍第1項所述之半導體裝置，更包含：電路層，其係設在該半導體基板之該正面側上且包括電晶體、元件隔離區及絕緣薄膜，該元件隔離區係藉由用絕緣材料填充在該半導體基板中的元件隔離凹槽而形成者。
  4. 如申請專利範圍第3項所述之半導體裝置，其中，該應力鬆弛部包括含有被包含於該元件隔離區中之第一絕緣材料的第一絕緣部以及含有被包含於該絕緣薄膜中之第二絕緣材料的第二絕緣部。
  5. 如申請專利範圍第3項所述之半導體裝置，其中，該電路層包括耦合至該電晶體的插塞，該應力鬆弛部包括：第一絕緣部，係含有被包含於該元件隔離區中之第一絕緣材料；以及第三絕緣部，係含有被包含於該絕緣薄膜中之第二絕緣材料以及該插塞之材料。
  6. 如申請專利範圍第5項所述之半導體裝置，其中，在該第三絕緣部中的該第二絕緣材料係包圍該插塞之該材料。
  7. 如申請專利範圍第3項所述之半導體裝置，其中，該電晶體包括閘極絕緣薄膜，該應力鬆弛部包括：第二絕緣部，係含有被包含於該絕緣薄膜中之第二絕緣材料；以及第四絕緣部，係含有該閘極絕緣薄膜之第三絕緣材料。
  8. 一種用於製造半導體裝置之方法，該方法包含下列步驟：形成應力鬆弛部，該應力鬆弛部係由半導體基板中將會形成包含配線之配線層於其上的正面朝向該半導體基板的背面側突出，該應力鬆弛部包括至少一絕緣部，該絕緣部含有熱膨脹係數小於貫穿通孔之材料之絕緣材料； 藉由蝕刻掉用於形成從半導體基板之背面側穿透該半導體基板且耦合至該配線之該貫穿通孔的區域來形成貫穿孔；以及藉由用該貫穿通孔之該材料填充該貫穿孔來形成該貫穿通孔。
  9. 如申請專利範圍第8項所述用於製造半導體裝置之方法，該方法更包含下列步驟：在該半導體基板之正面側上，形成包括電晶體、元件隔離區及絕緣薄膜的電路層。
  10. 如申請專利範圍第9項所述用於製造半導體裝置之方法，該方法更包含下列步驟：當形成該元件隔離區於該半導體基板中時，形成該絕緣部；以及用該絕緣薄膜覆蓋該元件隔離區及該應力鬆弛部。
  11. 如申請專利範圍第10項所述用於製造半導體裝置之方法，該方法更包含下列步驟：藉由蝕刻在該應力鬆弛部上的該絕緣薄膜來形成第一絕緣部及第二絕緣部，該第一絕緣部含有被包含於該元件隔離區中之第一絕緣材料，該第二絕緣部含有被包含於該絕緣薄膜中之第二絕緣材料。
  12. 如申請專利範圍第10項所述用於製造半導體裝置之方法，其中，該電路層包括形成於該絕緣薄膜中且耦合 至該電晶體的插塞，該方法更包含下列步驟：藉由蝕刻在該應力鬆弛部上的該絕緣薄膜來形成第一絕緣部及第三絕緣部，該第一絕緣部含有被包含於該元件隔離區中之第一絕緣材料，該第三絕緣部含有被包含於該絕緣薄膜中之第二絕緣材料以及被包含於該插塞中之材料。
  13. 如申請專利範圍第12項所述用於製造半導體裝置之方法，其中，在該第三絕緣部中的該第二絕緣材料係包圍被包含於該插塞中之該材料。
  14. 如申請專利範圍第9項所述用於製造半導體裝置之方法，其中，該電晶體包括閘極絕緣薄膜，該方法更包含下列步驟：藉由蝕刻在該應力鬆弛部上的該絕緣薄膜來形成第二絕緣部及第四絕緣部，該第二絕緣部含有被包含於該絕緣薄膜中之第二絕緣材料，該第四絕緣部含有被包含於該閘極絕緣薄膜中之第三絕緣材料。
  15. 如申請專利範圍第14項所述用於製造半導體裝置之方法，其中，在該應力鬆弛部的一端形成該第四絕緣部。
TW105108959A 2015-05-25 2016-03-23 半導體裝置及半導體裝置的製造方法 TWI618143B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015105379A JP6540228B2 (ja) 2015-05-25 2015-05-25 半導体装置及びその製造方法
JP2015-105379 2015-05-25

Publications (2)

Publication Number Publication Date
TW201709324A TW201709324A (zh) 2017-03-01
TWI618143B true TWI618143B (zh) 2018-03-11

Family

ID=57398992

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108959A TWI618143B (zh) 2015-05-25 2016-03-23 半導體裝置及半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US10008436B2 (zh)
JP (1) JP6540228B2 (zh)
TW (1) TWI618143B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887285A (zh) * 2016-09-30 2018-04-06 中芯国际集成电路制造(北京)有限公司 焊垫结构及其制造方法、及图像传感器
WO2018088462A1 (ja) 2016-11-10 2018-05-17 株式会社ラック 通信制御装置、通信制御方法およびプログラム
KR102481818B1 (ko) * 2017-08-22 2022-12-28 삼성디스플레이 주식회사 전자 부품 및 이를 포함하는 전자 장치
JP7182970B2 (ja) * 2018-09-20 2022-12-05 東京エレクトロン株式会社 埋め込み方法及び処理システム
KR102807501B1 (ko) * 2019-10-02 2025-05-16 삼성전자주식회사 두꺼운 금속층을 갖는 반도체 소자들
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
WO2023112689A1 (ja) * 2021-12-13 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器
US20240379500A1 (en) * 2023-05-11 2024-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Through substrate via landing on front end of line structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563714B2 (en) * 2006-01-13 2009-07-21 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560810A (en) * 1968-08-15 1971-02-02 Ibm Field effect transistor having passivated gate insulator
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP4189198B2 (ja) * 2002-10-24 2008-12-03 株式会社東芝 半導体装置およびその製造方法
JP4585561B2 (ja) * 2007-09-04 2010-11-24 株式会社東芝 半導体装置の製造方法
JP5537016B2 (ja) 2008-10-27 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP5565272B2 (ja) * 2010-10-29 2014-08-06 富士通株式会社 貫通電極基板
US8900994B2 (en) * 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
JP5994167B2 (ja) * 2011-11-15 2016-09-21 ローム株式会社 半導体装置およびその製造方法、電子部品
JP2013247139A (ja) * 2012-05-23 2013-12-09 Ps4 Luxco S A R L 半導体装置及びその製造方法
JP2014011248A (ja) 2012-06-28 2014-01-20 Ps4 Luxco S A R L 半導体装置及びその製造方法
JP6160901B2 (ja) * 2013-02-08 2017-07-12 ローム株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563714B2 (en) * 2006-01-13 2009-07-21 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same

Also Published As

Publication number Publication date
JP2016219693A (ja) 2016-12-22
TW201709324A (zh) 2017-03-01
US20160351474A1 (en) 2016-12-01
JP6540228B2 (ja) 2019-07-10
US10008436B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
TWI618143B (zh) 半導體裝置及半導體裝置的製造方法
CN113540059B (zh) 封装的半导体器件及其形成方法
US10297550B2 (en) 3D IC architecture with interposer and interconnect structure for bonding dies
TW202002095A (zh) 半導體內連線結構及方法
CN110634847A (zh) 半导体器件和方法
TW201826483A (zh) 半導體結構及其製造方法
US9190347B2 (en) Die edge contacts for semiconductor devices
KR102485701B1 (ko) 반도체 디바이스 및 방법
TW201818520A (zh) 半導體封裝及其製作方法
CN102237338A (zh) 具有改进连接的基板通孔
CN106252322A (zh) 封装体结构及其制备方法
TWI842343B (zh) 裝置封裝、半導體封裝及封裝方法
TWI895661B (zh) 半導體裝置及其形成方法
CN112582389A (zh) 半导体封装件、封装件及其形成方法
US20250336894A1 (en) Packages with dtcs on other device dies and methods of forming the same
TWI893360B (zh) 半導體裝置及方法
CN118712075A (zh) 半导体结构及其形成方法
US12362291B2 (en) Semiconductor device and method
US12451435B2 (en) 3D stacking architecture through TSV and methods forming same
TWI881409B (zh) 封裝件的形成方法
TWI892473B (zh) 半導體裝置和形成其的方法
US20240213218A1 (en) Package structure and method for forming the same
KR20250151146A (ko) 본딩 파동 전파가 감소한 패키지 및 그 형성 방법
CN118412292A (zh) 形成封装件的方法
CN118116882A (zh) 集成电路封装件及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees