TWI777920B - 使用量化的金屬對於半導體形成歐姆接觸的方法 - Google Patents

使用量化的金屬對於半導體形成歐姆接觸的方法 Download PDF

Info

Publication number
TWI777920B
TWI777920B TW105116136A TW105116136A TWI777920B TW I777920 B TWI777920 B TW I777920B TW 105116136 A TW105116136 A TW 105116136A TW 105116136 A TW105116136 A TW 105116136A TW I777920 B TWI777920 B TW I777920B
Authority
TW
Taiwan
Prior art keywords
metal
interface
semiconductor material
semiconductor
contact
Prior art date
Application number
TW105116136A
Other languages
English (en)
Other versions
TW201711104A (zh
Inventor
班傑明 朱功
凡 雷
瑞菲爾 羅伊斯
吉伯特 狄威
史考特 克蘭德寧
傑克 卡瓦萊羅斯
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201711104A publication Critical patent/TW201711104A/zh
Application granted granted Critical
Publication of TWI777920B publication Critical patent/TWI777920B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/418—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種設備，其包含積體電路裝置，其包含至少一種低密度狀態金屬/半導體材料介面，其中該至少一種低密度狀態金屬係被量化的。一種設備，其包含積體電路裝置，其包含至少一種低密度狀態金屬和半導體材料的介面，其中在該介面的該金屬的接觸區域係漸變的。一種方法，其包含局限半導體材料的接觸區域；以及在該接觸區域中形成金屬接點。

Description

使用量化的金屬對於半導體形成歐姆接觸的方法
積體電路裝置。
積體電路裝置通常採用金屬到半導體接觸。一個範例是到電晶體裝置的接面區域(源極或汲極區域)的接觸。
當金屬被沉積到半導體材料上，在該半導體表面上的懸空鍵完成它使得金屬和半導體材料的費米能階不匹配。結果是在半導體中的費米能階的牽制到創建針對載子的屏障以穿越的特定能階(在帶隙中的能階)。當金屬到半導體接觸區域和積體電路裝置變得更小，具有這樣的接觸區域相關的電阻變大(接觸電阻正比於接觸區域的倒數)。因此，接觸電阻變成裝置的整體寄生的較大比例。解決接觸電阻的方式包含創建較少反應的接觸，並降低帶隙介面接觸或使用較低帶隙的介面接觸層。
100‧‧‧裝置結構
110‧‧‧基板
120‧‧‧接面區域
130‧‧‧接面區域
140‧‧‧通道
145‧‧‧閘極介電質
150‧‧‧閘極電極
160‧‧‧金屬接點
170‧‧‧金屬接點
180‧‧‧介電質材料
200‧‧‧裝置
210‧‧‧基板
220‧‧‧接面區域
240‧‧‧通道
260‧‧‧金屬接點
300‧‧‧電晶體裝置
310‧‧‧基板
320‧‧‧接面區域
340‧‧‧通道
360‧‧‧接點
370‧‧‧接面區域
400‧‧‧裝置
410‧‧‧基板
440‧‧‧通道
460‧‧‧金屬接點
470‧‧‧介電質層
500‧‧‧中介層
502‧‧‧第一基板
504‧‧‧第二基板
506‧‧‧球閘陣列(BGA)
508‧‧‧金屬互連
510‧‧‧通孔
512‧‧‧穿透矽通孔(TSV)
514‧‧‧嵌入式裝置
600‧‧‧計算裝置
602‧‧‧積體電路晶粒
604‧‧‧處理器
606‧‧‧晶粒上記憶體
608‧‧‧通訊晶片
610‧‧‧揮發性記憶體
612‧‧‧非揮發性記憶體
614‧‧‧圖形處理單元
616‧‧‧數位訊號處理器
620‧‧‧晶片組
622‧‧‧天線
624‧‧‧觸控螢幕顯示器
626‧‧‧觸控螢幕控制器
628‧‧‧電池
630‧‧‧羅盤
632‧‧‧運動協同處理器或感測器
634‧‧‧揚聲器
636‧‧‧相機
638‧‧‧用戶輸入裝置
640‧‧‧大容量儲存裝置
642‧‧‧加密處理器
644‧‧‧全球定位系統裝置
圖1顯示具有到裝置的接面區域的金屬接點的電晶體裝置的橫截面側視圖的實施例。
圖2顯示圖1的電晶體裝置的一部分和相應的能帶結構。
圖3顯示具有到接面區域的接點和具有錐形的金屬/半導體材料介面的電晶體裝置的另一個實施例的一部分的橫截面側視圖。
圖4顯示具有限制到接面區域的接點的介電質材料的電晶體裝置的另一個實施例的一部分的橫截面側視圖。
圖5顯示具有直接連接(直接接觸)裝置的通道的金屬接點的電晶體裝置的一部分的另一個實施例。
圖6是實現一或多個實施例的中介層。
圖7顯示計算裝置的實施例。
【發明內容及實施方式】
用於減少在金屬到半導體介面(金屬到半導體接觸)的接觸電阻之技術以及採用這種技術的電晶體裝置被呈現置。在一個實施例中，金屬和半導體材料之間的接觸電阻藉由將金屬/半導體材料介面漸變以平滑頻帶不連續被減少。在一個實施例中，漸變是藉由利用朝向半導體係為較多限制(例如，較多量化)的金屬來限制(例如，量化)低密度狀態金屬被實現。
圖1顯示具有形成到裝置的接面區域的金屬 接點的電晶體裝置的實施例的橫截面側視圖。參照圖1，裝置結構100包含半導體材料，諸如矽、矽鍺、鍺、III-V族或II-VI族化合物半導體的基板110。設置在基板110上的是電晶體裝置，其包含接面區域120(例如，源極)、接面區域130(例如，汲極)、源極和汲極之間的通道140、通道140上的閘極介電質145和閘極電極150。介電質材料180圍繞裝置結構的元件。在實施例中，其中電晶體裝置是場效電晶體(單一或多閘極電晶體)，接面區域120和接面區域130是半導體材料，例如摻雜的矽、矽鍺、鍺，III-V族或II-VI族化合物半導體。在一個實施例中，對於p型裝置，接面區域120和接面區域130各是，例如，p+矽鍺或p+矽。
圖1顯示到接面區域120和接面區域130中的每一個的金屬接點。在一個實施例中，到各自的接面區域的金屬接點160和金屬接點170的材料是低密度的狀態金屬。低密度的狀態金屬的範例包含但不限於銻(Sb)、鉍(Bi)、錫(Sn)和其合金。這些金屬可以藉由視線法，如蒸鍍或濺鍍或化學方法，如化學氣相沉積(CVD)和原子層沉積(ALD)的實體線路來沉積。化學薄膜沉積技術包含但不限於使用揮發性金屬氯化物，如SbCl3或SnCl4作為與共反應物，如氫離子體或同質金屬甲矽烷共反應物如，Sb(SiR3)3或Sn(SiR3)4或Sn(SiR3)2的一種前體，其中R是有機取代基，其包含但不限於甲基、乙基、異丙基、丁基或苯基。為了實現無空隙的接點填充，該金屬可以或可以 不在惰性的或降低的大氣下，如一種含氫的被退火。圖1顯示接面的金屬接點和半導體材料之間的介面(接點160/接面區域120和接點170/接面區域130)，以漸變的方式，該金屬遞增地被半導體材料局限。圖1顯示金屬到具有輪廓的半導體材料介面，朝向基板110前進的方向，通過介面的水平橫截面的半導體材料和金屬之間的接觸區域(如圖所示)逐漸地變小。這樣的限制趨於量化接點的金屬。
圖2顯示電晶體裝置的一部分和對應的帶隙。圖2顯示金屬/半導體材料介面的漸變以逐漸地限制(例如，量化)金屬導致帶不連續的漸變。圖2顯示在第一位置(位置1)的屏障高度，其中在金屬和半導體材料之間的截面接觸區域係由具有價帶和金屬功函數之間的屏障高度的金屬材料(至少限制金屬狀態)主宰。在穿過位置2的接點半導體材料介面的截面，該金屬材料變得越受半導體材料限制導致屏障高度ΦB2；在位置3，更多的限制導致圖示為ΦB3的屏障高度；以及最後在位置4，只有具有屏障高度ΦB4的半導體材料。接點電阻係藉由表示式R=eΦB‧k指數地正比於屏障高度。藉由將屏障高度分成不同的子元件(ΦB1、ΦB2、ΦB3和ΦB4)，電阻被降低為eΦB1‧k+eΦB2‧k+eΦB3‧k+eΦB4‧k其係小於eΦB‧k。
在上述實施例中，金屬和半導體材料之間的介面顯示為漸變的或步進的。可理解的，限制的其他配置也將是合適的。圖3顯示電晶體裝置的另一實施例的一部 分的橫截面側視圖。裝置200包含具有到接面區域220的金屬接點260的基板210上的通道240的接面區域220(例如，源極或汲極)。圖3顯示具有錐形介面。無論是漸變介面(圖1)或圖3的錐形介面可以藉由蝕刻製程進到緊隨著金屬沉積的接面區域材料來形成。在另一個實施例中，這樣的錐形或階梯形的蝕刻剖面不必是精確的(例如，因為蝕刻配方或工具屬性)，但適合於被限制(例如，量化)與剖面，如接點260或接點160接觸的低密度狀態金屬的程度。
圖4顯示電晶體裝置的另一個實施例的一部分的橫截面側視圖。圖4顯示包含接面區域320(例如，源極或汲極)和在基板310上的通道340的電晶體裝置300。圖4也顯示到接面區域320的接點360。在本實施例中，例如，低密度的狀態金屬的接點360是由介電質材料370所限制。介電質材料，如沉積的二氧化矽係為高帶隙材料，其中當它限制該金屬將反映類似於圖2中所示的能帶結構。如圖所示，金屬接點360的橫截面區域被減少，在本實施例中，以錐形方式在朝向接面區域320的方向。在另一個實施例中，金屬接點360在朝向半導體材料320的方向的限制可以具有其它配置，其包含常規剖面的步進剖面，其類似地限制(例如，量化)金屬材料。
圖5顯示電晶體裝置的一部分的另一實施例。裝置400包含形成在基板410上的通道440和直接接觸到通道440的金屬接點460。換言之，例如，半導體材 料的接面區域(源極或汲極)被去除，並且金屬直接接觸於電晶體裝置的通道440。如圖所示，接點460係定義為穿過介電質層470。當金屬接點通道440，該金屬係由在通道440的介電質層470所限制。介電質層470和用於通道440的低摻雜半導體材料中的每一個是高帶隙材料。該高帶隙將趨於增加屏障。因此，增加金屬的限制，在這種情況下，朝向通道440的方向將具有對於接面平滑和降低接點電阻的傾向。
圖6顯示包括一或多個實施例的中介層500。中介層500是用於將第一基板502橋接到第二基板504的居間基板。第一基板502可以是，例如，積體電路晶粒。第二基板504可以是，例如，記憶體模組、電腦主機板，或另一積體電路晶片。通常，中介層500的目的是散佈連接到更寬的間距或重新路由到不同連接的連接。例如，中介層500可以將積體電路晶粒耦接到可以隨後被耦接到第二基板504的球閘陣列(BGA)506。在一些實施例中，第一和第二基板502/504被附接到中介層500的相對側。在其它實施例中，第一和第二基板502/504被附接到中介層500的相同側。在進一步的實施例中，三個或更多的基板是藉由中介層500的方式被互連。
中介層500可以由環氧樹脂、玻璃纖維增強環氧樹脂、陶瓷材料或聚合物材料，如聚醯亞胺形成。在進一步的實現中，中介層可以由替代的可以包括上述在半導體基板中使用的相同材料，如矽、鍺以及其它III-V族 和IV族的材料的剛性或柔性材料來形成。
中介層可以包括金屬互連508和通孔510，其包含但不限於穿透矽通孔(TSV)512。中介層500可以進一步包括嵌入式裝置514，其包括被動和主動裝置。這樣的裝置包括但不限於電容、解耦電容、電阻、電感、熔斷器、二極體、變壓器、感測器和靜電放電(ESD)裝置。更複雜的裝置，如射頻(RF)裝置、功率放大器、功率管理裝置、天線、陣列、感測器和MEMS裝置也可以在中介層500上形成。
根據實施例，本文揭露的裝置或程序可能使用在中介層500的製造中。
圖7顯示根據本發明的一種實施例的計算裝置600。計算裝置600可以包括多個元件。在一個實施例中，這些元件被附接到一或多個主機板。在替代的實施例中，這些元件被製造到單一系統單晶片(SoC)晶粒上，而不是主機板。在計算裝置600中的元件包括但不限於積體電路晶粒602以及至少一個通訊晶片608。在一些實現中，通訊晶片608被製造成積體電路晶粒602的一部分。積體電路晶粒602可包括CPU 604以及晶粒上記憶體606，經常被用作快取記憶體，其可以藉由如嵌入式DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)的技術來提供。
計算裝置600可包括可能會或可能不會物理地和電性地耦接到主機板或在SoC晶粒內製造的其他元 件。這些其它元件包括但不限於揮發性記憶體610(例如，DRAM)、非揮發性記憶體612(例如，ROM或快閃記憶體)、圖形處理單元614(GPU)、數位訊號處理器616、加密處理器642(在硬體中的執行加密演算法的專用處理器)、晶片組620、天線622、顯示器或觸控螢幕顯示器624、觸控螢幕控制器626、電池628或其它電源、功率放大器(未顯示)、全球定位系統(GPS)裝置644、羅盤630、運動協同處理器或感測器632(其可包括加速計、陀螺儀和羅盤)、揚聲器634、相機636、用戶輸入裝置638(如鍵盤、滑鼠、手寫筆和觸控板)和大容量儲存裝置640(如硬碟、光碟(CD)、數位多功能光碟(DVD)等)。
通訊晶片608致使進行資料的轉移到和來自計算裝置600的無線通訊。用語“無線”及其衍生物可以用於描述電路、裝置、系統、方法、技術、通訊通道等，其可以經由非固體介質藉由使用調變的電磁輻射進行資料通訊。該用語不暗示關聯的裝置不包含任何導線，儘管在一些情況中可能不包含。通訊晶片608可實現任何數目的無線標準或協定，其包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽，其衍生物以及那些被指定為3G、4G、5G和之後的任何其它無線協定。計算裝置600可以包括複數個通訊晶片608。例如，第一通訊晶片608可專用於短範圍無線通訊，如Wi-Fi和 藍芽，以及第二通訊晶片608可專用於長範圍無線通訊，如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其它。
計算裝置600的處理器604包括一或多個裝置，諸如電晶體或金屬互連，根據實施例，其被形成包含如所描述的金屬到半導體介面以限制低密度狀態金屬。用語“處理器”可以指處理來自暫存器和/或記憶體的電子資料，以轉換該電子資料成可儲存在暫存器和/或記憶體中的其他電子資料的任何裝置或裝置的一部分。
通訊晶片608也可以包含一或多個裝置，諸如電晶體或金屬互連，根據實施例，其被形成包含如所描述的金屬到半導體介面以限制低密度狀態金屬。
在進一步的實施例中，容納在該計算裝置600內的另一組件可以含有一或多個裝置，諸如電晶體或金屬互連，根據實施例，其被形成包含如所描述的金屬到半導體介面以限制低密度狀態金屬。
在各種實施例中，計算裝置600可以是膝上電腦、小筆電、筆記型電腦、超輕薄筆電、智慧手機、平板電腦、個人數位助理(PDA)、極致行動PC、行動電話、桌上電腦、伺服器、列表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或者數位錄影機。在另外的實現中，計算裝置600可以是處理資料的任何其它電子裝置。
範例
下面的範例關於實施例：範例1是一種設備，其包含：積體電路裝置，其包含至少一種低密度狀態金屬/半導體材料介面，其中該至少一種低密度狀態金屬係被量化的。
在範例2中，範例1的量化為具有在該介面的第一點比在該介面的第二點受到較多量化的該金屬之漸變的量化。
在範例3中，該金屬和該半導體材料在範例1或2中任一個的該介面的接觸區域係以漸變的方式降低。
在範例4中，範例1~3中任一個的該半導體材料包含重摻雜的半導體材料。
在範例5中，該金屬和該半導體在範例4的該介面的接觸區域係以漸變的方式降低。
在範例6中，範例1~4中任一個的該金屬係局限在介電質材料中並且該量化係由該介電質材料的漸變量化，該金屬在該介面比在遠離該介面的點受到較多量化。
在範例7中，範例1~4中任一個的該金屬/半導體介面包含電晶體裝置的接面區域。
在範例8中，範例1的該金屬包含接點以及該半導體材料包含電晶體裝置的通道。
在範例9中，該接點和該通道在範例8的該介面的接觸區域係以漸變的方式降低。
在範例10中，範例1~4中任一個的該至少一種低密度狀態金屬包含銻、鉍、錫或其合金。
範例11一種設備，其包含：電晶體，其包含：閘極介電質層，其形成在基板上；閘極電極，其形成在該閘極介電質層上；在該閘極電極的一側上的源極、在該閘極電極的相對側上的汲極以及該源極和汲極之間的通道，該源極、汲極和通道中的每一個包含半導體材料；以及到該源極和該汲極中的一個的接點，其中該接點包含低密度狀態金屬以及低密度狀態金屬的介面和該源極和汲極中的一個和該通道的半導體材料為漸變的。
在範例12中，範例11的該接觸區域由該源極和汲極中的一個或該通道的該半導體材料所局限以及該介面的接觸區域從第一區域改變到第二區域。
在範例13中，範例12的該第一區域相較於該第二區域係設置成朝向該介面的金屬側的更大距離。
在範例14中，範例11~13中任一個的該半導體材料包含重摻雜的半導體材料。
在範例15中，範例14的該半導體材料包含該源極和該汲極中的一個。
在範例16中，範例11的設備包含在該電晶體上的介電質材料，其中該接點係經由該介電質材料被設置以及該金屬的該接觸區域係局限在該介電質材料中。
在範例17中，範例11的該半導體材料包含該通道。
在範例18中，範例17的設備包含在該電晶體上的介電質材料，其中該接點係經由該介電質材料被設置以及該接點的接觸區域係由介電質材料和該通道來局限。
在範例19中，範例11~18中任一個的該至少一種低密度狀態金屬包含銻、鉍、錫或其合金。
範例20是一種方法，其包含局限半導體材料的接觸區域；以及在該接觸區域中形成的金屬接點。
在範例21中，局限範例20的接觸區域包含將該半導體材料的接觸區域從第一區域漸變到較小的第二區域。
在範例22中，局限範例20或21中任一個的接觸區域包含在介電質材料中形成開口。
在範例23中，範例20或21中任一個的該半導體材料包含電晶體裝置的通道。
在範例24中，範例20的該金屬包含低密度狀態金屬。
在範例25中，形成範例24的該金屬包含在惰性或降低的大氣下，藉由化學薄膜技術和退火來沉積該金屬。
以上所示實現的說明，包括在摘要中所描述的，並非意在窮舉或限制發明為所揭露的精確形式。雖然本發明在此描述的範例的具體實現和範例用於說明性目的，那些相關領域技術人員將理解各種等同修改是可能在 本發明的範圍之內。
可以根據上述詳細說明修飾本發明的實施例。在下面的申請專利範圍中使用的用語不應當被解釋為限制本發明在說明書和申請專利範圍中揭露的具體實現。相對的，根據申請專利範圍詮釋的既定原則解釋，發明的範圍完全由下面的申請專利範圍來確定。
100‧‧‧裝置結構
110‧‧‧基板
120‧‧‧接面區域
130‧‧‧接面區域
140‧‧‧通道
145‧‧‧閘極介電質
150‧‧‧閘極電極
160‧‧‧金屬接點
170‧‧‧金屬接點
180‧‧‧介電質材料

Claims (9)

  1. 一種使用量化的金屬之設備，其包含：積體電路裝置，其包含至少一種低密度狀態金屬/半導體材料介面，其中該至少一種低密度狀態金屬係被量化的，且其中該金屬/半導體介面具有一輪廓，該輪廓在從該金屬/半導體介面的頂部至該金屬/半導體介面的底部的方向中逐漸地變小，其中該至少一種低密度狀態金屬為銻、鉍、錫之一者或其合金。
  2. 如申請專利範圍第1項的設備，其中該量化為具有在該介面的第一點比在該介面的第二點受到較多量化的該金屬之漸變的量化。
  3. 如申請專利範圍第2項的設備，其中該金屬和該半導體材料在該介面的接觸區域係以漸變的方式降低。
  4. 如申請專利範圍第1項的設備，其中該半導體材料包含摻雜的半導體材料。
  5. 如申請專利範圍第4項的設備，其中該金屬和該半導體在該介面的接觸區域係以漸變的方式降低。
  6. 如申請專利範圍第1項的設備，其中該金屬係局限在介電質材料中並且該量化係由該介電質材料的漸變量化，該金屬在該介面比在遠離該介面的點受到較多量化。
  7. 如申請專利範圍第1項的設備，其中該金屬/半導體介面包含電晶體裝置的接面區域。
  8. 如申請專利範圍第1項的設備，其中該金屬包含接 點以及該半導體材料包含電晶體裝置的通道。
  9. 如申請專利範圍第8項的設備，其中該接點和該通道在該介面的接觸區域係以漸變的方式降低。
TW105116136A 2015-06-27 2016-05-24 使用量化的金屬對於半導體形成歐姆接觸的方法 TWI777920B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/038191 WO2017003408A1 (en) 2015-06-27 2015-06-27 Method to form ohmic contacts to semiconductors using quantized metals
WOPCT/US15/38191 2015-06-27

Publications (2)

Publication Number Publication Date
TW201711104A TW201711104A (zh) 2017-03-16
TWI777920B true TWI777920B (zh) 2022-09-21

Family

ID=57609528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116136A TWI777920B (zh) 2015-06-27 2016-05-24 使用量化的金屬對於半導體形成歐姆接觸的方法

Country Status (6)

Country Link
US (1) US20180151684A1 (zh)
EP (1) EP3314635B1 (zh)
KR (1) KR102377768B1 (zh)
CN (1) CN107636804B (zh)
TW (1) TWI777920B (zh)
WO (1) WO2017003408A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033208A1 (en) * 2004-08-13 2006-02-16 Vladimir Arkhipov Contacting structure for a semiconductor material and a method for providing such structures
US20110006362A1 (en) * 2009-07-10 2011-01-13 Force Mos Technology Co. Ltd. Trench MOSFET with on-resistance reduction
US20110168979A1 (en) * 2010-01-08 2011-07-14 Michael Shur Superlattice Structure
US20110201196A1 (en) * 2008-11-28 2011-08-18 Schott Solar Ag Method for producing a metal contact on a semiconductor substrate provided with a coating
US20130154016A1 (en) * 2011-12-20 2013-06-20 Glenn A. Glass Tin doped iii-v material contacts
CN103632937A (zh) * 2012-08-21 2014-03-12 意法半导体公司 具有倾斜源极/漏极的半导体器件和关联方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10106973A (ja) 1996-09-27 1998-04-24 Nec Corp 半導体装置およびその製造方法
JP2001313342A (ja) * 1999-06-04 2001-11-09 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US7151285B2 (en) * 2004-06-30 2006-12-19 Micron Technology, Inc. Transistor structures and transistors with a germanium-containing channel
JP2006024809A (ja) * 2004-07-09 2006-01-26 Renesas Technology Corp 半導体装置及びその製造方法
US20070126021A1 (en) * 2005-12-06 2007-06-07 Yungryel Ryu Metal oxide semiconductor film structures and methods
US8263466B2 (en) * 2007-10-17 2012-09-11 Acorn Technologies, Inc. Channel strain induced by strained metal in FET source or drain
US7994014B2 (en) * 2008-10-10 2011-08-09 Advanced Micro Devices, Inc. Semiconductor devices having faceted silicide contacts, and related fabrication methods
US8470700B2 (en) * 2010-07-22 2013-06-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device with reduced contact resistance and method of manufacturing thereof
CN102376686B (zh) * 2010-08-11 2013-09-18 中国科学院微电子研究所 一种半导体器件及其制造方法
KR101697370B1 (ko) * 2010-10-07 2017-01-17 서울시립대학교 산학협력단 종이를 기판으로 하는 유기발광 다이오드 및 그 제조방법
JP6061181B2 (ja) * 2012-08-20 2017-01-18 ローム株式会社 半導体装置
US10109628B2 (en) * 2013-12-18 2018-10-23 Intel Corporation Transistor device with gate control layer undercutting the gate dielectric
CN105762106B (zh) * 2014-12-18 2021-02-19 联华电子股份有限公司 半导体装置及其制作工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033208A1 (en) * 2004-08-13 2006-02-16 Vladimir Arkhipov Contacting structure for a semiconductor material and a method for providing such structures
US20110201196A1 (en) * 2008-11-28 2011-08-18 Schott Solar Ag Method for producing a metal contact on a semiconductor substrate provided with a coating
US20110006362A1 (en) * 2009-07-10 2011-01-13 Force Mos Technology Co. Ltd. Trench MOSFET with on-resistance reduction
US20110168979A1 (en) * 2010-01-08 2011-07-14 Michael Shur Superlattice Structure
US20130154016A1 (en) * 2011-12-20 2013-06-20 Glenn A. Glass Tin doped iii-v material contacts
CN103632937A (zh) * 2012-08-21 2014-03-12 意法半导体公司 具有倾斜源极/漏极的半导体器件和关联方法

Also Published As

Publication number Publication date
CN107636804A (zh) 2018-01-26
EP3314635A4 (en) 2019-02-27
WO2017003408A1 (en) 2017-01-05
KR102377768B1 (ko) 2022-03-23
CN107636804B (zh) 2022-06-07
KR20180021172A (ko) 2018-02-28
EP3314635A1 (en) 2018-05-02
EP3314635B1 (en) 2023-08-30
TW201711104A (zh) 2017-03-16
US20180151684A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
TWI785544B (zh) 包含在晶粒的設備、形成包含背側或底側敷金屬之積體電路晶粒的方法及包括封裝基板的系統
US9653680B2 (en) Techniques for filament localization, edge effect reduction, and forming/switching voltage reduction in RRAM devices
US20190312128A1 (en) Quantum dot device packages
TWI732019B (zh) 用於對３ｄ堆疊裝置之密度改善的倒反階梯接觸
US20190393222A1 (en) 4f2 dram cell using vertical thin film transistor
US11031503B2 (en) Non-planar gate thin film transistor
JP6428788B2 (ja) ウェハ接合のための表面封入
CN107636809B (zh) 用于隧穿场效应晶体管的截止状态寄生漏电减少
TW201828473A (zh) 在薄膜電晶體的金屬接觸通孔中實施高遷移率低接觸電阻半導體氧化物的系統、方法及設備
US12564033B2 (en) Semiconductor device with through substrate conductive pillars having different cross-sectional areas and method of making
TW201735181A (zh) 用以改善崩潰電壓及減小寄生電容的多層堆疊場板氮化鎵電晶體及層間電介質
JP2017522714A (ja) 層転写による分極反転基板上の高電子移動度トランジスタ製造処理
US12328946B2 (en) ESD protection decoupled from diffusion
TWI777920B (zh) 使用量化的金屬對於半導體形成歐姆接觸的方法
TWI713573B (zh) 微電子結構、微電子結構的形成方法、及摻雜獨立式鰭部的方法
TW201733037A (zh) 可堆疊式切換裝置
US12266729B2 (en) Angled etch to enable tin removal from selected sidewalls
US20190074217A1 (en) Conductive connectors having a ruthenium/aluminum-containing liner and methods of fabricating the same
WO2019009872A1 (en) SELF-ALIGNED THIN-FILTER TRANSISTOR WITH UPPER CONTACT AND REAR GRID
US20200303381A1 (en) Nonvolatile static random access memory (sram) devices
WO2019009873A1 (en) FORMING DAMASCINING PATTERNS FOR MANUFACTURING THIN FILM TRANSISTORS

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent