TWI922013B - 記憶體的晶片整合結構 - Google Patents
記憶體的晶片整合結構Info
- Publication number
- TWI922013B TWI922013B TW113143596A TW113143596A TWI922013B TW I922013 B TWI922013 B TW I922013B TW 113143596 A TW113143596 A TW 113143596A TW 113143596 A TW113143596 A TW 113143596A TW I922013 B TWI922013 B TW I922013B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- chip
- data register
- random access
- asic
- Prior art date
Links
Abstract
一種記憶體的晶片整合結構，包括一記憶體單元以及一特殊應用積體電路晶片。該記憶體單元包括一或多個堆疊的記憶體晶片，該記憶體晶片分別具有一第一資料暫存器。該特殊應用積體電路晶片具有一第二資料暫存器，其中，該記憶體單元的該第一資料暫存器與該特殊應用積體電路晶片的該第二資料暫存器透過一晶片間介面相耦合。其中，該晶片整合結構透過設置於該特殊應用積體電路晶片的一或多個高資料頻寬介面對外進行資料傳輸。
Description
本發明為有關一種記憶體裝置，特別關於一種記憶體的晶片整合結構。
隨著科技發展，半導體微縮成為各家廠商著重發展的項目，為了在記憶體的體積縮小的情況下增加容量，逐漸發展出高密度的記憶體，如3D記憶體透過多個基板堆疊及接合而具有較高密度的電路架構，然而，高密度架構的電路有效能低、製程良率低的問題有待本領域技術人員改善。
本發明的主要目的在於解決習知記憶體的電路有效能低及製程良率低的問題。
為解決上述問題，本發明提供一種記憶體的晶片整合結構，包括一記憶體單元以及一特殊應用積體電路晶片。該記憶體單元包括一或多個堆疊的記憶體晶片，該記憶體晶片分別具有一第一資料暫存器。該特殊應用積體電路晶片具有一第二資料暫存器，其中，該記憶體單元的該第一資料暫存器與該特殊應用積體電路晶片的該第二資料暫存器透過一晶片間介面相耦合。其中，該晶片整合結構透過設置於該特殊應用積體電路晶片的一或多個高資料頻寬介面對外進行一資料傳輸。
為解決上述問題，本發明還提供一種記憶體的晶片整合結構，包括一記憶體單元以及一特殊應用積體電路晶片。該記憶體單元，包括一或多個堆疊的記憶體晶片，該記憶體晶片分別具有一第一資料暫存器。該特殊應用積體電路晶片具有一第二資料暫存器，其中，該記憶體單元的該第一資料暫存器與該特殊應用積體電路晶片的該第二資料暫存器透過一晶片間介面相耦合。其中，該晶片整合結構透過設置於該特殊應用積體電路晶片的一高資料頻寬介面對外進行一資料傳輸。或是該晶片整合結構透過設置於該記憶體單元的一高資料頻寬介面對外進行一資料傳輸 。
本文所使用的術語僅是基於闡述特定實施例的目的而並非限制本發明。除非上下文另外指明，否則本文所用單數形式“一”及“該”也可能包括複數形式。
參閱『圖1』與『圖2』，分別為本發明不同實施例的架構示意圖，揭示一種記憶體晶片整合結構1，該記憶體晶片整合結構1包括一或多個記憶體晶片11、一特殊應用積體電路晶片21以及一或多個高資料頻寬介面40，該記憶體晶片11具有一第一資料暫存器111，該特殊應用積體電路晶片21具有一第二資料暫存器211，該特殊應用積體電路晶片21是堆疊於該記憶體晶片11且整合為單一晶片，且因此該記憶體晶片11與該特殊應用積體電路晶片21之間的一資料傳輸可透過該第一資料暫存器111與該第二資料暫存器211之間的一晶片間介面（inter-die interface）30。該記憶體晶片11可為多個彼此堆疊，而該特殊應用積體電路晶片21可以僅堆疊於其中的一該記憶體晶片11，而多個的該記憶體晶片11之間亦經由晶片間介面而連接。
該晶片間介面30可以透過微凸塊鍵合（micro bump bonding）、混合鍵合（hybrid bonding）或打線鍵合（wire bonding）達成，可為一互連（interconnection）結構，如此，可以大幅提升該記憶體晶片11與該特殊應用積體電路晶片21之間的資料傳輸速度。另一方面，該高資料頻寬介面40可設置在該記憶體晶片11（如『圖2』）或該特殊應用積體電路晶片21（如『圖1』）。利用該晶片間介面30以及該高資料頻寬介面40的整合以及搭配，可以提供該記憶體晶片整合結構1在更低的成本下，更佳的高速資料傳輸。
『圖3』為本發明第一實施例的架構示意圖，揭示一種記憶體晶片整合結構1，該記憶體晶片整合結構1包括一記憶體單元10、一特殊應用積體電路單元20、一晶片間介面30以及一或多個高資料頻寬介面40，該記憶體單元10與該特殊應用積體電路單元20之間透過該晶片間介面30相耦合而達到訊號間的通訊，該晶片間介面30與該記憶體單元10以及該特殊應用積體電路單元20之間的一連接結構可以是微凸塊鍵合、混合鍵合或打線鍵合。
該記憶體單元10包括一或多個記憶體晶片11，該記憶體晶片11分別具有一第一資料暫存器111、一記憶體陣列112、一輸入/輸出閘（I/O gating）113、一列解碼器114、一行址多路復用器115以及一第一冗餘記憶體116。本例中，該記憶體晶片11為一動態隨機存取記憶體，且多個該記憶體晶片11可以堆疊以增加動態隨機存取記憶體的密度，有助於提升該記憶體單元10的效能，又基於堆疊多個該記憶體晶片11，可不用將單一的該記憶體晶片11設計為高密度的動態隨機存取記憶體，有助於降低生產成本。
該第一資料暫存器111透過該晶片間介面30耦接至該特殊應用積體電路單元20，該記憶體陣列112耦接至該輸入/輸出閘113而雙向傳輸，且該輸入/輸出閘113耦接該第一資料暫存器111而雙向傳輸，即該第一資料暫存器111及該記憶體陣列112透過該輸入/輸出閘113彼此耦接而雙向傳輸。該列解碼器114耦接該輸入/輸出閘113而單向傳輸。該行址多路復用器115耦接該記憶體陣列112而單向傳輸。該第一冗餘記憶體116耦接該第一資料暫存器111而雙向傳輸，可自行檢測該記憶體單元10是否故障而自動隔離故障，使用多餘備份的記憶體，以維持運轉。
該特殊應用積體電路單元20包括一特殊應用積體電路晶片21，該特殊應用積體電路晶片21具有一第二資料暫存器211、一修復電路212、一第二冗餘記憶體213、一可編程記憶體214以及一行列解碼器215。在一例子中，該特殊應用積體電路晶片21具有一冗餘記憶體（如該第二冗餘記憶體213）和一記憶體單元不佳位元位址記錄用記憶體216，該冗餘記憶體為一動態隨機存取記憶體、一靜態隨機存取記憶體或一磁阻式隨機存取記憶體，用以對該記憶體單元10進行修復，而該記憶體單元不佳位元位址記錄用記憶體216為一非揮發性記憶體，例如磁阻式隨機存取記憶體、電阻式隨機存取記憶體、高密度一次性編程記憶體（one-time programmable memory，OTP）或高密度多次編程記憶體（multiple-Time programmable memory，MTP）。該記憶體單元不佳位元位址記錄用記憶體216用於紀錄不佳位元位址，亦可稱為不佳位元位址紀錄用記憶體（memory for bad bit address record）。
該第一資料暫存器111透過該晶片間介面30耦接該特殊應用積體電路晶片21的該第二資料暫存器211，又該修復電路212耦接該第二資料暫存器211，因此該修復電路212透過該晶片間介面30耦接一或多個該記憶體晶片11以接收該記憶體晶片11的錯誤訊號，經由該修復電路212修復錯誤後既可回傳至該記憶體晶片11，有助於協助改善該記憶體單元10的功能，又或是直接將修復之資料經輸出介面上傳至應用端。一例子中，該修復電路212可以但不限定為一錯誤修復電路、一行列修復電路、一逐位元修復電路或一動態隨機存取記憶體修復電路。
該第二冗餘記憶體213耦接該第二資料暫存器211而單向傳輸，本例中，該第二冗餘記憶體213為一動態隨機存取記憶體（DRAM）、一靜態隨機存取記憶體（SRAM）或一磁阻式隨機存取記憶體（MRAM）。該可編程記憶體214耦接該修復電路212而單向傳輸，該可編程記憶體214可為一單次可編程記憶體或一多次可編程記憶體。該行列解碼器215耦接該修復電路212而單向傳輸。該第二冗餘記憶體213耦接該第二資料暫存器211而雙向傳輸，可自行檢測該特殊應用積體電路單元20是否故障而自動隔離故障，使用多餘備份的記憶體，以維持運轉。
本發明所揭示之該記憶體單元10與該特殊應用積體電路單元20之間透過該晶片間介面30進行資料傳輸，可以提升資料傳輸的效能，且該記憶體單元10與該特殊應用積體電路單元20的介面可分別獨立開發，因此可基於各自的特性進行最佳化設計，有助於提升性能及產品的良率。
本實施例中，該高資料頻寬介面40設置於該特殊應用積體電路晶片21上，該記憶體晶片整合結構1透過該高資料頻寬介面40對外進行一資料傳輸41，該高資料頻寬介面40為一或多個符合周邊組件互連高速匯流排（PCIe）、高頻寬記憶體（HBM）、雙倍資料速率（DDR）、計算高速鏈接（CXL）的協定的介面，而該記憶體單元10不具有對外傳輸的介面。
參閱『圖4』，為本發明第二實施例的架構示意圖，揭示一種記憶體晶片整合結構1，該記憶體晶片整合結構1與本發明第一實施例所揭的該記憶體晶片整合結構1的差異在於，該高資料頻寬介面40係設置於該記憶體單元10上，該記憶體晶片整合結構1透過該高資料頻寬介面40對外進行一資料傳輸41，而本實施例中，該特殊應用積體電路單元20不具有對外傳輸的介面。
綜上所述，本發明揭示的該晶片整合結構係透過該晶片間介面耦接該第一資料暫存器與該第二資料暫存器，提供該記憶體單元與該特殊應用積體電路單元之間的資料傳輸，使該記憶體單元與該特殊應用積體電路單元的介面可分別獨立開發，進而實現最佳化設計，有助於提升性能及產品的良率，此外，由於該記憶體單元與該特殊應用積體電路單元為獨立開發，因此可以選用更高密度的該記憶體單元，或以堆疊多個該記憶體單元的方式實現較佳地性能並降低生產成本。另一方面，使該特殊應用積體電路單元認知並修補連接的該記憶體單元的錯誤，並回傳至該記憶體單元，可協助改善該記憶體單元之功能。
1:記憶體晶片整合結構
10:記憶體單元
11:記憶體晶片
111:第一資料暫存器
112:記憶體陣列
113:輸入/輸出閘
114:列解碼器
115:行址多路復用器
116:第一冗餘記憶體
20:特殊應用積體電路單元
21:特殊應用積體電路晶片
211:第二資料暫存器
212:修復電路
213:第二冗餘記憶體
214:可編程記憶體
215:行列解碼器
216:不佳位元位址記錄用記憶體
30:晶片間介面
40:高資料頻寬介面
41:資料傳輸
『圖1』，為本發明一實施例的架構示意圖。 『圖2』，為本發明另一實施例的架構示意圖。 『圖3』，為本發明第一實施例的架構示意圖。 『圖4』，為本發明第二實施例的架構示意圖。
1:記憶體晶片整合結構
10:記憶體單元
11:記憶體晶片
111:第一資料暫存器
112:記憶體陣列
113:輸入/輸出閘
114:列解碼器
115:行址多路復用器
116:第一冗餘記憶體
20:特殊應用積體電路單元
21:特殊應用積體電路晶片
211:第二資料暫存器
212:修復電路
213:第二冗餘記憶體
214:可編程記憶體
215:行列解碼器
216:不佳位元位址記錄用記憶體
30:晶片間介面
40:高資料頻寬介面
41:資料傳輸
Claims (7)
- 一種記憶體的晶片整合結構，包括： 一記憶體單元，包括一或多個堆疊的記憶體晶片，該記憶體晶片分別具有一第一資料暫存器；以及 一特殊應用積體電路晶片，該特殊應用積體電路晶片具有一第二資料暫存器，其中，該記憶體單元的該第一資料暫存器與該特殊應用積體電路晶片的該第二資料暫存器透過一晶片間介面相耦合； 其中，該晶片整合結構透過設置於該特殊應用積體電路晶片的一或多個高資料頻寬介面對外進行一資料傳輸， 其中，該特殊應用積體電路晶片具有一冗餘記憶體和一不佳位元位址記錄用記憶體，該冗餘記憶體為一動態隨機存取記憶體、一靜態隨機存取記憶體或一磁阻式隨機存取記憶體，用以對該記憶體單元進行修復，而該不佳位元位址記錄用記憶體為非揮發性記憶體，如磁阻式隨機存取記憶體、電阻式隨機存取記憶體、高密度OTP或高密度MTP。
- 如請求項1所述的記憶體的晶片整合結構，其中該記憶體單元不具有對外傳輸的介面。
- 一種記憶體的晶片整合結構，包括： 一記憶體單元，包括一或多個堆疊的記憶體晶片，該記憶體晶片分別具有一第一資料暫存器；以及 一特殊應用積體電路晶片，該特殊應用積體電路晶片具有一第二資料暫存器，其中，該記憶體單元的該第一資料暫存器與該特殊應用積體電路晶片的該第二資料暫存器透過一晶片間介面相耦合； 其中，該晶片整合結構透過設置於該記憶體單元的一高資料頻寬介面對外進行一資料傳輸， 其中，該特殊應用積體電路晶片具有一冗餘記憶體和一不佳位元位址記錄用記憶體，該冗餘記憶體為一動態隨機存取記憶體、一靜態隨機存取記憶體或一磁阻式隨機存取記憶體，用以對該記憶體單元進行修復，而該不佳位元位址記錄用記憶體為非揮發性記憶體，如磁阻式隨機存取記憶體、電阻式隨機存取記憶體、高密度OTP或高密度MTP。
- 如請求項1或3所述的記憶體的晶片整合結構，其中該高資料頻寬介面係一或多個符合周邊組件互連高速匯流排（PCIe）、高頻寬記憶體（HBM）、雙倍資料速（DDR）、計算高速鏈接（CXL）的協定的介面。
- 如請求項1或3所述的記憶體的晶片整合結構，其中該特殊應用積體電路晶片具有一修復電路，該修復電路透過該第二資料暫存器耦接於該記憶體單元的該第一資料暫存器以對該記憶體單元進行修復。
- 如請求項1或3所述的記憶體的晶片整合結構，其中該記憶體晶片為一動態隨機存取記憶體。
- 如請求項1或3所述的記憶體的晶片整合結構，其中該晶片間介面連接為微凸塊鍵合（micro-bump bunding）、混合鍵合（hybrid bunding）或打線鍵合（wire-bounding）。
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI922013B true TWI922013B (zh) | 2026-04-11 |
Family
ID=
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI313021B (en) | 2001-10-20 | 2009-08-01 | Trident Microsystems Inc | Single-chip integration architecture of 3d y/c comb filter and interlace-to-progressive converter |
| US20120020161A1 (en) | 2009-02-09 | 2012-01-26 | Rambus Inc. | Multiple Plane, Non-Volatile Memory With Synchronized Control |
| EP3553662A1 (en) | 2016-05-28 | 2019-10-16 | Advanced Micro Devices, Inc. | Intergral post package repair |
| TWI768294B (zh) | 2019-12-31 | 2022-06-21 | 力成科技股份有限公司 | 封裝結構及其製造方法 |
| CN114823676A (zh) | 2021-01-29 | 2022-07-29 | 西安紫光国芯半导体有限公司 | 3d存储芯片 |
| TW202443811A (zh) | 2023-04-25 | 2024-11-01 | 銓心半導體異質整合股份有限公司 | 用於液體浸沒式冷卻的半導體封裝及其形成方法 |
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI313021B (en) | 2001-10-20 | 2009-08-01 | Trident Microsystems Inc | Single-chip integration architecture of 3d y/c comb filter and interlace-to-progressive converter |
| US20120020161A1 (en) | 2009-02-09 | 2012-01-26 | Rambus Inc. | Multiple Plane, Non-Volatile Memory With Synchronized Control |
| EP3553662A1 (en) | 2016-05-28 | 2019-10-16 | Advanced Micro Devices, Inc. | Intergral post package repair |
| TWI768294B (zh) | 2019-12-31 | 2022-06-21 | 力成科技股份有限公司 | 封裝結構及其製造方法 |
| CN114823676A (zh) | 2021-01-29 | 2022-07-29 | 西安紫光国芯半导体有限公司 | 3d存储芯片 |
| TW202443811A (zh) | 2023-04-25 | 2024-11-01 | 銓心半導體異質整合股份有限公司 | 用於液體浸沒式冷卻的半導體封裝及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102629405B1 (ko) | 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법 | |
| JP5559507B2 (ja) | 半導体装置及びこれを備える情報処理システム | |
| US9780073B2 (en) | Using interrupted through-silicon-vias in integrated circuits adapted for stacking | |
| US9252081B2 (en) | Semiconductor device having plural memory chip | |
| US7698470B2 (en) | Integrated circuit, chip stack and data processing system | |
| CN101635162B (zh) | 堆叠存储器模块和系统 | |
| EP4423813A1 (en) | Stacked memory device with interface die | |
| JP2011029535A (ja) | 半導体装置 | |
| JP2009277334A (ja) | 情報処理装置および半導体記憶装置 | |
| CN115443503A (zh) | 用于堆叠式裸片的不同io宽度的设备和方法 | |
| CN110556154A (zh) | 包括多输入移位寄存器电路的半导体器件 | |
| TWI922013B (zh) | 記憶體的晶片整合結構 | |
| WO2014196410A1 (ja) | 半導体装置 | |
| CN1937067B (zh) | 分级存储器链接中的可重新配置输入/输出 | |
| JP7341290B2 (ja) | データアクセス用のシステムオンチップ、メモリ回路及び方法 | |
| CN120077439A (zh) | 具有多个主管芯的堆叠式动态随机存取存储器（dram）装置 | |
| TW202406085A (zh) | 可配置為二維系統或三維系統的同質性小晶片 | |
| JP3872320B2 (ja) | 半導体記憶装置およびその貼り合わせ方法 | |
| US20260017214A1 (en) | Computing system architecture having efficient bus connections and integrated circuit package including the same | |
| US20260072855A1 (en) | Integrated circuit package and method of manufacturing the same | |
| US20260020256A1 (en) | Memory subsystem and server system including the same | |
| US20240249051A1 (en) | Memory device, electronic device, and operating method of memory device for voting valid signal | |
| TW202609559A (zh) | 半導體系統 | |
| CN120596407A (zh) | Cxl存储设备及数据传输方法、电子设备 | |
| CN119497401A (zh) | 半导体封装件 |