WO1987007407A1 - Systeme de chargement a l'amorçage dans un systeme multiprocesseur - Google Patents

Description

一 明 マルチプロ セ ッ サ システムにおけるブー ト ロ ーディ ング方式

技 術 分 野

本発明ば揮発性メ モ リ を有するマルチプロセ フ サシステム のブー ト ロ ーディ ング方式に関し、 特に R 0 M及びスペース の少ないマルチプロセ ッサシステムにおけるブー 卜 口一ディ ング方式に関する。

冃 ： 技

πボッ ト制御装置及び数値制御装置等の制御装置において は L S I 技術の発達、 制御装置に要求される仕様の高度複雑 化に伴い、 複数の C P Uを有する システムが広 'く 使用される よう になってきている。 例えばロボッ トの制御装置で、 メ イ ン C P Uで全体の制御をおこない、 他の C P Uでロボッ トの 各関節のモータの制御を行ったりする。 また、 数値制御装置 でメ イ ンの C P じで数値制御装置全体の制御を行い、 他のサ ブ C P じで各軸の制御を行う という例がある。 これらのシス テムではメ イ ンの C P じボー ドは勿論、 各サブの C P じボ一 ドもそれぞれ独自の制御プコグラムをも っている。

また、 これらの制御装置においては制御の複雑化によって 大容量で高速のメ モ リ が必要となり、 さ らにこれらのメ モ リ は電源切断時においてもそのプログラムの内容が保持されて いる、 m請不揮発性メ モ リ が望ましい。 しかし、 高速でかつ 不揮発性のメ モ リ は高価で現実的なシステムでは大量に使用 できる段港にはない。 そこで、 各制御プログラムを不揮発性 で低速の大容量の補助記憶装置に記憶させておき、 電源投入 時にこの大容量の補助記憶装置から各 c p じボ一ドにプ口グ ラ ムをダウ ンロ ー ドする方法が使用されている。 即ち、 電源 が投入されると、 各 C P ϋボー ドにあるダウン π—ド用の R がそれぞれ決められた順序で各 C Ρ じボー ドの制御プロ グラムを大容量の補助記憶装置から各 C Ρ じボー ドの揮発性 のメ モリにダウ ンロ ー ドするのである。 このために各 C Ρ し' ボー ドごとにダウ ンロ ー ド用の R 0 Μを有していた。

しかし、 このように各プロセッサを搆成するボー ド毎にダ ゥ ンロ ー ドのためだ ナに専用の R 0 Μを設ける結果となり、 さらには各 C P Uボー トごとにダウ ンロ ー ドの順序を制御し なければならず、 システム構成が変化する度にソフ トウェア の変更を必要とするという問題点もあった。 発 明 の 開 示

本発明は上記問題点を解決し、 ダウ ンロ一 ドの制御がシス テム構成が変化しても容易で、 R 0 Μ及びスペースの少ない マルチプロセ ッ サ システムにおけるブー ト ロ ーデ ィ ング方式 を提供することにある。

本発明では上記の問題点を解決するために、 電潁投入時に 補助記憶装置からプロダラムをダゥ ンロー ドする揮発性メ モ リを有するマルチプロセ ッ サ システムにおけるブー ト ローデ 一 ング方式において、

少な く とも 1 個のローダ R 0 Μを共有し、

電源投入時に該ローダ R 0 Μのプログラムによ って各前記 プコセ ッサの前記揮発性メ モ リ にプログラムをダウ ンコー ド するよう に搆成したことを特徴とするマルチプロセ ッサシス テムにおけるブー ト ローデイ ング方式が

提供される。

本発明で 共有したローダ R 0 \1に全体のボー ドのローデ ィ ングプログラムを記憶し、 このローディ ングプログラムに よって大容量の補助記憶装置から各 C P Uボー ドにそれぞれ の制御プログラムのダウ ンロー ドを実行する。 図 面 ' の 簡 単 な 説 明 .

第 1図は本宪明の一実施例のブ π 'ン ク図である。

発明を実施するための最良の形態 以下本発明の実施例を図面に基ずいて説明する。

第 1 図に一実施例のブロ ッ ク図を示す。 図において、 1 0 2 0及び 3 0 それぞれのボー ドであり 、 洌ぇば ボ ン ト の 制御装 aとする。 ボー ド 1 0 はメ ィ ン c p じと して動作し、 口ボ ン トの全体の制御及ひ'他のボ一 ドの監視等をおこ う 。 ボー ド 2 0 及び 3 0 は口ボッ トの各閩節部分のサーボモータ 等をそれぞれボー ド 1 0 の指令にもとずいて実行する。 その 内部にプロセ ッ サ 1 1、 2 1、 3 1 及び D R A M (ダイ ナ ミ フ ク R A M ) を有する。 D R A Mには各ボー ドの制御プ口グ ラムが記億される。 D R A Mは高速で他の R A -Mに It較して 安 aであるが、 リ フ レッ シュ制御が必要であり、 揮発性の R

A Mである。 従って、 電頒投入時には泡の不揮発性のメ モ リ から制御プログラムをダウ ンロ ー ドする必要がある。

4 0 は各ボー ド 1 0 、 2 0及び 3 0 に共通なボー ドであり その内部に大容量補助記憶装置 4 1 及び共通の π—ダ R 0 M 4 2を有する。 大容量補助記憶装置 4 1 はバブルメ モ リ が使 用される。 バブルメ モ リ は磁気的なメ モ リ であり、 アク セス タイ ムは遅いが、 電源がォフになっても内容が磁気的に傑持 される不揮発性メ モ リ 'であり、 かつ大容量のものが容易に入 手できる。 ローダ R 0 _Vi 4 2 は電源投入時に各ボー ドに制御 プログラムをダウ ンロ ー ドするためのダウ ンロ ー ドプログラ ムが書込まれた R 0 \ίである。

次に本実施例の動作について述べる。 電源が投入される と ローダ R O M 4 2 のダウ ンロー ドプ αグラムが実行される。 この間各 C P U 1 1 、 2 1 、 3 1等は待機伏態にある。 R 0 Μ 4 2 のダウ ンロ ー ドプ口グラムは予め決められた順序で、 大容量補助記憶装置 4 1 内の制御プログラムを各ボー ド 1 0 2 0 、 3 0 の D R A M 1 2 、 2 2 、 3 2 にダウ ンロー ド して い く 。 ローダ R 0 M 4 2 のプログラムは各ボー ドに共通の部 分と各ボー ドによって異なる部分から搆成されている。 共.通 部分は大容量捕助記憶装置 4 1 の制御プログラムを連繞して 読岀し、 各 D R A _Viに書込むプログラム部分である。 異なる 部分は大容量補助記憶装置 4 1 のどのア ド レスから各ボー ド の D R A Mのどのァ ド レスにプログラムを書込むかのデータ 一 一 である。

ロ ーデイ ングが終了する と、 各プロセ ッサはリ セ ツ トぺク タからそれぞれのプログラムの実行を開始し、 システム全体 が処理を開始する。

上記の実施洌ではロ ーダ R 0 M 4 2 の中に全てのコ ー ドブ ログラムを含め、 このプログラムで全部のボー ドのコ一ディ ングをおこなったが、 ローダ R 0 Mのロ ーディ ングプログラ 厶を一旦各 D R A Mにロ ーディ ングしてから、 各ボー ドの C P じの制御の下に個々の D R A Mにロ ーディ ングするよう に 構成する こ ともできる。 このよう に、 偭々のボー ドにロ ーダ R O Mを必要とせず、 ローダ R O Mを共有する こ とによって 簡単なハ一 ドウ ヱァ構成のシステムを構成する こ とができる 従って、 各ボー ドの構成が簡単になる。 -

Claims

請 求 の 範 囲

1 . 電渡投入時に補助記憶装置からブ グラムをダウ ン口 一 ドする蓮発牲メ モ リ を有するマルチプロ セ ッ サ システムに おけるブー ト ローディ ング方式において、

少な く とも 1個のローダ R 0 Mを共有し、

電源投入時に該ローダ R 0 Mのプログラムによつて前記各 プロセ フ サの前記各揮発性メ モ リ にプログラムをダウ ンロ ー ドするよう に、

搆成したこ とを特徵とするマルチプロセ ッサシステムにお けるブー ト ロ ーディ ング方式。

2 . 前記ローダ R 0 Mの前記プログラムを一旦各ボー ドの 前記揮発性のメ モ リ に転送し、 前記各プロ セ ッ サの制御のも とにダウ ンロ ー ドを実行することを特徵とする特許請求の範 涯第 1項記載のブ一 ドローディ ング方式。

3 . 前記揮発性メ モ リ は D R A Mである こ とを特徵とする 特許請求の範 ¾第 1 項記載のブー ト π—デイ ング方式。

4 . 前記補助記憶装置はバブルメ モ リ である こ とを特徵と する特許請求の範西第 1項記載のブー ト ローディ ング方式。