WO1988007722A3 - Ameliorations apportees a des processeurs vectoriels cellulaires - Google Patents

Ameliorations apportees a des processeurs vectoriels cellulaires Download PDF

Info

Publication number
WO1988007722A3
WO1988007722A3 PCT/GB1988/000235 GB8800235W WO8807722A3 WO 1988007722 A3 WO1988007722 A3 WO 1988007722A3 GB 8800235 W GB8800235 W GB 8800235W WO 8807722 A3 WO8807722 A3 WO 8807722A3
Authority
WO
WIPO (PCT)
Prior art keywords
processing
pes
network
circuit
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/GB1988/000235
Other languages
English (en)
Other versions
WO1988007722A2 (fr
Inventor
William Howard Considine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STONEFIELD SYSTEMS PLC
Original Assignee
STONEFIELD SYSTEMS PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STONEFIELD SYSTEMS PLC filed Critical STONEFIELD SYSTEMS PLC
Publication of WO1988007722A2 publication Critical patent/WO1988007722A2/fr
Publication of WO1988007722A3 publication Critical patent/WO1988007722A3/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/20—Image enhancement or restoration using local operators
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8023—Two dimensional arrays, e.g. mesh, torus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Complex Calculations (AREA)

Abstract

Dans chaque élément processeur d'un processeur vectoriel, un agencement de portes d'entrée IG est pourvu de portes ET parallèles, d'un registre de blocage et d'un réseau de classement, qui peuvent être sélectionnés de façon à fournir des sorties (obtenues à partir d'une multitude de valeurs d'éléments d'image binaires voisins) destinées à alimenter soit un élément processeur généralement traditionnel PE2 ou un circuit processeur PES, lequel forme avec l'élément PE2 un élément processeur amélioré. Un réseau de totalisation de bits (11) se trouvant dans le circuit PES forme un signal de valeur de comptage représentant le nombre de bits d'un type logique prédéterminé qui alimentent les entrées du réseau (11), par exemple en provenance des portes ET parallèles se trouvant dans l'agencement IG. Ce signal de valeurs de comptage est traité dans un additionneur (12) et dans un accumulateur (13), par exemple pour former une valeur d'image de convolution. Le réseau de classement se trouvant dans l'agencement IG peut être utilisé pour la sélection destinée à permettre un traitement ultérieur d'une valeur d'éléments d'image voisins d'un rang prédéterminé. Ainsi, les composants acheminés dans les circuits PES viennent s'ajouter à l'élément généralement traditionnel PE2 pour permettre un traitment simultané de plusieurs bits correspondants (plan de bits identiques) de valeurs d'éléments d'image voisins, de sorte que les convolutions et les autres opérations de traitement d'images qui nécessitaient précédemment un investissement démesuré en temps ou en matériel sont rendues économiquement possibles à des vitesses élevées. On peut utiliser des composants acheminés dans le dispositif PES pour effectuer des opérations d'addition, de soustraction, de multiplication et de division ainsi que des transformations géométriques à des vitesses accrues.
PCT/GB1988/000235 1987-03-28 1988-03-28 Ameliorations apportees a des processeurs vectoriels cellulaires Ceased WO1988007722A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB878707493A GB8707493D0 (en) 1987-03-28 1987-03-28 Cellular array processing
GB8707493 1987-03-28

Publications (2)

Publication Number Publication Date
WO1988007722A2 WO1988007722A2 (fr) 1988-10-06
WO1988007722A3 true WO1988007722A3 (fr) 1988-10-20

Family

ID=10614878

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/GB1988/000235 Ceased WO1988007722A2 (fr) 1987-03-28 1988-03-28 Ameliorations apportees a des processeurs vectoriels cellulaires

Country Status (2)

Country Link
GB (1) GB8707493D0 (fr)
WO (1) WO1988007722A2 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2711436B1 (fr) * 1993-10-18 1996-01-05 France Telecom Procédé perfectionné de fonctionnement en parallèle de plusieurs unités de calcul, notamment en traitement d'images, et architecture correspondante.
SE9402551L (sv) * 1994-07-22 1995-10-30 Integrated Vision Prod Anordning vid en bildbehandlingsprocessor
US7035331B2 (en) 2002-02-20 2006-04-25 Intel Corporation Method and apparatus for performing a pixel averaging instruction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941990A (en) * 1972-12-29 1976-03-02 Compagnie Industrielle Des Telecommunications Cit-Alcatel Series type adder for adding plural binary numbers
EP0073116A2 (fr) * 1981-08-18 1983-03-02 National Research Development Corporation Circuits intégrés de traitement de données
EP0144123A2 (fr) * 1983-10-05 1985-06-12 National Research Development Corporation Processeur de données numériques pour la multiplication d'éléments de données par des coefficients
EP0147857A2 (fr) * 1983-12-28 1985-07-10 Hitachi, Ltd. Système de traitement de données en parallèle
EP0206892A1 (fr) * 1985-06-10 1986-12-30 Commissariat A L'energie Atomique Procédé de traitement de signaux numérisés représentatifs d'une image origine

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941990A (en) * 1972-12-29 1976-03-02 Compagnie Industrielle Des Telecommunications Cit-Alcatel Series type adder for adding plural binary numbers
EP0073116A2 (fr) * 1981-08-18 1983-03-02 National Research Development Corporation Circuits intégrés de traitement de données
EP0144123A2 (fr) * 1983-10-05 1985-06-12 National Research Development Corporation Processeur de données numériques pour la multiplication d'éléments de données par des coefficients
EP0147857A2 (fr) * 1983-12-28 1985-07-10 Hitachi, Ltd. Système de traitement de données en parallèle
EP0206892A1 (fr) * 1985-06-10 1986-12-30 Commissariat A L'energie Atomique Procédé de traitement de signaux numérisés représentatifs d'une image origine

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Conference Proceedings, IEEE Southeastcon '85, Raleigh, North Carolina, 31 March - 3 April 1985, IEEE (New York, US), D.K. Fronek et al.: "Vision -- Real time image processing using a hard-ware neighborhood convolver", pages 182-186 *
IBM Technical Disclosure Bulletin, volume 19, no. 11, April 1977, (New York, US), M. Cukier et al.: "Multiple input serial adder using counter", pages 4215-4216 *

Also Published As

Publication number Publication date
WO1988007722A2 (fr) 1988-10-06
GB8707493D0 (en) 1987-08-05

Similar Documents

Publication Publication Date Title
US4754421A (en) Multiple precision multiplication device
US5081573A (en) Parallel processing system
US4354249A (en) Processing unit for multiplying two mathematical quantities including at least one complex multiplier
US4679164A (en) Digital high speed programmable convolver
US4130878A (en) Expandable 4 × 8 array multiplier
US4646257A (en) Digital multiplication circuit for use in a microprocessor
US5027423A (en) Image-processing integrated circuit device
GB1259967A (en) Digital electric computers
CA1219955A (fr) Circuit multiplicateur numerique
US6065033A (en) Wallace-tree multipliers using half and full adders
US6301599B1 (en) Multiplier circuit having an optimized booth encoder/selector
US4454590A (en) Programmable signal processing device
US3912917A (en) Digital filter
US4750144A (en) Real time pipelined system for forming the sum of products in the processing of video data
EP0701218A1 (fr) Processeur parallèle
US4336600A (en) Binary word processing method using a high-speed sequential adder
WO1988007722A3 (fr) Ameliorations apportees a des processeurs vectoriels cellulaires
US4546445A (en) Systolic computational array
GB1536933A (en) Array processors
US4839848A (en) Fast multiplier circuit incorporating parallel arrays of two-bit and three-bit adders
US5781462A (en) Multiplier circuitry with improved storage and transfer of booth control coefficients
US4013879A (en) Digital multiplier
EP0289970A2 (fr) Circuit électronique de traitement d'image
US3973243A (en) Digital image processor
US5777915A (en) Multiplier apparatus and method for real or complex numbers

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH DE FR GB IT LU NL SE

AK Designated states

Kind code of ref document: A3

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH DE FR GB IT LU NL SE