WO1993008499A1 - Panneau d'affichage modulable a cristaux liquides - Google Patents

Panneau d'affichage modulable a cristaux liquides Download PDF

Info

Publication number
WO1993008499A1
WO1993008499A1 PCT/JP1992/001324 JP9201324W WO9308499A1 WO 1993008499 A1 WO1993008499 A1 WO 1993008499A1 JP 9201324 W JP9201324 W JP 9201324W WO 9308499 A1 WO9308499 A1 WO 9308499A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
sub
pixel
liquid crystal
control capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1992/001324
Other languages
English (en)
French (fr)
Inventor
Yasuhiro Ukai
Tomihisa Sunata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosiden Corp
Original Assignee
Hosiden Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosiden Corp filed Critical Hosiden Corp
Priority to EP92921210A priority Critical patent/EP0562120B1/en
Priority to DE69223610T priority patent/DE69223610T2/de
Priority to KR1019930701775A priority patent/KR970005638B1/ko
Publication of WO1993008499A1 publication Critical patent/WO1993008499A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/30—Gray scale

Definitions

  • the present invention relates to a liquid crystal display panel in which each pixel includes a plurality of sub-pixels and is capable of gradation display.
  • each pixel electrode opposed to a common electrode across a liquid crystal is divided into a plurality of sub-pixel electrodes having the same area.
  • a control capacitor electrode is formed to face each of the divided sub-pixel electrodes with a different area via an insulating layer. All the control capacitor electrodes in each display pixel are electrically connected to each other.
  • Each control capacitor electrode and the sub-pixel electrode opposed thereto via the insulating layer constitute a control capacitor, and the common electrode opposed to the sub-pixel electrode via the liquid crystal and the liquid crystal is a liquid crystal.
  • a capacitor is formed, and these two capacitors are connected in series.
  • the driving voltage applied to the control electrode is divided by these two capacitors.
  • the capacities of the liquid crystal capacitors are equal, but the capacities of the control capacitors are all different. Therefore, even if a voltage is applied in common to all the control capacitor electrodes, the capacitance division voltage applied to each liquid crystal capacitor is different. Since the ⁇ value voltage of the liquid crystal (the voltage applied to the liquid crystal when light transmission of the liquid crystal display panel rises) is almost constant over the entire surface of the liquid crystal display panel, it is necessary to control the voltage applied to the control capacitor electrode.
  • the LCD panel is used to display images with halftones like a television
  • the driving voltage applied to each display pixel of the liquid crystal display panel can take various magnitudes within a certain voltage range according to the surface image signal level.
  • gradation display is performed using the slope region of the transmittance curve from the rise of light transmittance to saturation in the display pixel region as the drive voltage increases.
  • the liquid crystal molecules are oriented obliquely to the substrate. Since the light transmittance in this state largely depends on the viewing angle, an appropriate viewing angle for such a liquid crystal display panel is usually considerably narrow.
  • each display pixel is divided into a plurality of sub-pixels, and in a display element in which the voltage applied to each sub-pixel is sequentially changed, the driving voltage is increased.
  • the driving voltage is increased.
  • saturation is reached through the above-described inclined region, and then light transmission of the other sub-pixel nod region rises, and then reaches saturation through the inclined region.
  • each sub-surface element region sequentially reaches the saturation region through the slope region of the transmittance curve.
  • the liquid crystal molecules are obliquely aligned in at most one sub-pixel region, but in other sub-pixel regions, the liquid crystal molecules are vertically or horizontally aligned with the substrate. It has become.
  • the region in which the liquid crystal molecules are obliquely aligned in the intermediate appearance display the region having a large viewing angle dependence in the display pixel region is reduced. The average viewing angle dependency can be reduced.
  • a control capacitor electrode is formed, and one of the sub-pixel electrodes is connected to the control capacitor electrode through a contact hole formed in the insulating layer, and a driving voltage is directly applied to the one sub-pixel electrode. It is proposed that almost the same voltage is applied to the liquid crystal in the sub-pixel and the gap region, thereby increasing the aperture ratio of the display pixel.
  • the pixel structure will be described below with reference to FIGS.
  • FIG. 1 is a plan view of one display pixel area of a liquid crystal display panel having display pixels arranged in a matrix
  • FIG. 2 is shown by a straight line II-II in FIG.
  • FIG. 6 is a view of a cross section of the portion viewed from the direction of the arrow.
  • reference numeral 1 denotes a transparent substrate made of, for example, transparent glass, on which the control capacitor electrode 2 is formed, and on the upper surface of the control capacitor electrode 2, the insulating layer covers almost the entire surface of the substrate 1. 15 is formed.
  • sub-pixel electrode 4 z rectangular corner of the pixel region is taken Ri cut in a square shape is formed, the cut taken the realm to the sub-pixel electrode 4 2 and gears Tsu
  • a rectangular sub-pixel electrode 41 is formed with the step GP.
  • a contact hole 15 H is formed substantially at the center of the sub-pixel electrode 4, and through this contact hole 15 H, the control capacitor electrode 2 and the sub-pixel electrode 4! And are connected.
  • Reference numeral 8 denotes a symbol representing a thin-film transistor formed in the vicinity of the sub-pixel electrode 4, and FIG. 2 shows a cross-sectional view of the structure of the transistor 8.
  • the source electrode 8S and the gate electrode 8G of the transistor 8 are connected to the source line 21 and the gate line 25 symbolically shown in FIG. 5 is transparent, for example It is a transparent substrate made of glass, on which a common electrode 6 is formed.
  • 1 2 is the additional capacitor electrodes of Obi ⁇ , some of the sub-pixel electrode 4 2 and is formed by elevation direction T via the gate insulation ⁇ 2 4, the addition of all of the display area element capacitor electrodes 1 2
  • the liquid crystal 7 is sealed between the common electrode 6 and the gate insulating film 24.
  • All control capacitor electrode 2, the subpixel electrodes 4,, 4 Z and common electrodes 6 are transparent electrodes made of IT 0, for example.
  • the drain electrode 8D of the thin-film transistor 8 formed in the vicinity of the subpixel electrode 4 is connected to the subpixel electrode 4, and a voltage Va corresponding to an image signal level is applied through the drain electrode 8D.
  • the display pixel shown in FIGS. 1 and 2 formed as described above has a sub-pixel composed of a pixel electrode 4 and a gap area GP of the control capacitor electrode 2 surrounded by the pixel electrode 4. , those which are divided into the sub-surface element which is constituted by Fukumenmoto electrode 4 2.
  • the liquid crystal capacitor C LC 1, C L c 3 , C LC 2 is formed between the respectively common electrode 6 of the sub-pixel electrode 4 t, 4 2 and the control capacitor electrode 2 is the control field control co down capacitor C c between the capacitor electrode 2 and the ⁇ pixel electrode 4 z is formed, the additional co-addition between the capacitor electrodes 1 2 and the subpixel electrode 4 2 capacitor C s Is formed. Therefore, the equivalent circuit of the display pixel shown in FIG. 1 is as shown in FIG.
  • the liquid crystal panel While driving electric V a supplied from the drain electrode 8 D of the thin film transistor 8 is the sub-pixel electrode 4 t is applied as it is, the sum of the additional capacitance C s is the sub-pixel electrode 4 2 a liquid crystal capacitor C LC 3 And the voltage divided by the control capacitor C c is applied.
  • the value of the capacitance division voltage Seikushi capacitor C c, i.e. sub-pixel electrode 4 2 and the control capacitor electrode 2 and choosing appropriately the area overlapping, more appropriately selecting the area of the additional capacitor electrodes 1 2 It is adjusted by
  • the liquid crystal panel has a ⁇ value voltage at which light transmission rises (turns on) and a voltage at which light transmission saturates, and the driving voltage Va is gradually increased from a low voltage.
  • the driving voltage Va is directly applied to the sub-pixel electrode 4 through the thin-film transistor 8 and the insulating layer 15 is applied to the insulating layer 15.
  • a contact hole 15H is formed, and the sub-pixel electrode 4 is directly connected to the control capacitor electrode 2 through the contact hole 15H. Therefore, if the sub-pixel electrodes as in the example with the two, control co the capacitor electrodes 2 when the sub-pixel electrode 4 2 is short, the sub-pixel electrode 4 2 to be subpixel electrode 4! And the same drive voltage Va is directly applied.
  • the same gradation is displayed in all the pixel areas including the sub-pixel electrode 4 z.
  • the amount of light transmission increases as compared with the case where there is no short circuit, and is recognized as a defective pixel.
  • the liquid crystal molecules are obliquely aligned in all pixel regions, the viewing angle dependence of the liquid crystal display panel becomes large, and especially when applied to color display, the color and saturation are clearly different from those without short circuit. It becomes a defective pixel.
  • the description has been given of the light transmission type liquid crystal display panel. This is remarkable.
  • An object of the present invention is to provide a gradation liquid crystal display panel having display pixels with a large aperture ratio.
  • Another object of the present invention is to provide a display pixel in which the viewing angle dependence is not so large even if one of the sub-pixel electrodes and the control capacitor electrode are short-circuited.
  • ⁇ Is to provide a gradation liquid crystal display panel having the following.
  • transparent first and ⁇ 20 substrates are arranged in parallel with each other with a liquid crystal interposed therebetween.
  • -A matrix-arranged display pixel is provided on the inner surface of the first substrate.
  • a thin film transistor connected to the display pixel of each of the above; a source line connected to the source of the thin film transistor of each of the columns to supply a driving voltage to the thin film transistors; and a thin film transistor of the thin film transistor of each of the rows.
  • each of the display pixels includes a transparent insulating layer formed on the first substrate and a gear formed on one surface of the insulating layer. Formed at the top At least two sub-surface element electrodes, and are provided on the other surface of the insulating layer, and are predetermined in substantially the entire area of the above-described gap and each of the at least two sub-surface element electrodes.
  • a drain electrode of the thin-film transistor corresponding to the display element is connected to one of the two sub-pixel electrodes. Since each display pixel is configured in this manner, it is usually necessary to apply a capacitance division voltage to the control capacitor electrode, and it is possible to display even in the gap region of the sub-pixel electrode, and the aperture ratio is correspondingly increased. Is large. Even if one of the sub-pixel electrodes and the control capacitor electrode are short-circuited, the other control capacitor can be driven stepwise because the two Hi pixel electrodes are capacitively coupled to each other. Viewing angle dependence does not increase so much.
  • FIG. 1 is a plan view of a pixel area consisting of multiple sub-pixels and capable of displaying gradation.
  • FIG. 2 is a cross-sectional view taken along the line II-II in FIG. 1
  • FIG. 3 is an equivalent circuit of the display pixel shown in FIG. 1
  • FIG. 4 is a plan view showing a pixel structure of the liquid crystal display panel of the present invention.
  • FIG. 5, FIG. 5 is a diagram showing a cross section taken along line V--V in FIG. 4,
  • FIG. 6 is a diagram showing an equivalent circuit of each display pixel included in the liquid crystal display panel of the present invention, and FIG. FIG.
  • FIG. 5 is a diagram for explaining an example of the light transmittance characteristics of each liquid crystal capacitor with respect to the driving voltage Va of the pixel shown in FIG. 5, and FIG. 8 corresponds to FIG. 5 in a modification of the embodiment of FIG.
  • FIG. 9 is a cross-sectional view of an embodiment in which a gate bottom type thin film transistor is used in the pixel configuration of FIG. 8, and FIG. 10 is another view of the present invention.
  • FIG. 11 is a plan view of each display pixel in the embodiment, FIG. 11 is a sectional view taken along line XI—XI in FIG. 10, and FIG. Is a diagram showing an equivalent circuit of a pixel.
  • FIG. 4 is a plan view of one display pixel area of a liquid crystal display panel having display pixels arranged in a matrix
  • FIG. 5 is a view taken along a line V—V in FIG. It is the figure which looked at the section in the direction of an arrow.
  • reference numeral 1 denotes a transparent substrate made of, for example, transparent glass, on the inner surface of which a rectangular control capacitor electrode 2 is formed at one corner of a rectangular pixel, and is formed on the upper surface of the control capacitor electrode 2.
  • the first insulating layer 15 is formed over almost the entire surface of the substrate 1.
  • the absolute ⁇ 1 The upper surface of 5 gears Tsu at intervals to form a flop GP subpixel electrode 4, and 4 2 are formed.
  • the control capacitor electrode 2 covers almost the entire area of the gap GP, and overlaps with the sub-pixel electrodes 4, 4 z and the area of a predetermined area. electrode 4, and receives the control capacitor C between the 4 2, to form a C C 2.
  • the source line 21 that connects the source electrode 8 S of the thin film transistor 8 and the source electrode 8 S of each column, the sub-pixel electrode 4! Drain connected to Electrode 8 D, and the semiconductor layer 8 SC are respectively formed on the surface of the first insulation ⁇ 1 5 subfractions pixel electrodes 4 t, 4 2 and the same side, first over the top of them substantially the entire surface of the substrate 1
  • the second insulating layer 24 is also formed as a gate film common to all the thin film transistors 8.
  • a gate electrode 8G facing the semiconductor layer 8SC and a band-adding capacitor electrode 12 facing the portion following the sub-pixel electrode 42 are formed.
  • a gate line 25 surrounding the gate electrode 8G is formed.
  • Additional capacitor electrode 1 2 forms an additional co down capacitor C s between the subpixel electrodes 4 2.
  • a transparent common electrode 6 is formed on the entire inner surface of the transparent substrate 5 that faces the substrate 1 with the liquid crystal 7 interposed therebetween. Therefore, the liquid crystal capacitors C LC 1 and C LC are placed between the subsurface element electrodes 4 i and 4 z and the common electrode.
  • LCS liquid crystal capacitor Cr_ C2 is formed between the control capacitor electrode 2 of the common electrode 6 in the gear-up region GP with is formed.
  • the comb capacitor electrode 2, the sub-pixel electrodes 4,... 4z, and the common electrode 6 are transparent electrodes made of, for example, IT0.
  • the contact hole 15H is not formed in the first layer 15 as in the case of FIG. 1, and the drain electrode 8D of the thin film transistor & is directly connected to the sub-pixel electrode 4t.
  • the control capacitor electrode 2 and the sub-pixel electrode 4 are capacitively coupled by a control capacitor Cc formed between them.
  • the equivalent circuit of the display surface element of the embodiment shown in FIGS. 4 and 5 is as shown in FIG. 6, and the liquid crystal capacitors C LC1 , C LC2 , and C LC3 are directly connected to the drain D of the thin film transistor 8, respectively. , Via a control capacitor C C1 and via two control capacitors C C1 , C C1 .
  • V 2 V a (1) c L C 2 c LC 3] c L C 3
  • each of the additional capacitor electrodes 12 is provided with a common constant potential by a wiring (not shown), so that the additional capacitor Cs is equivalently connected in parallel with the liquid crystal capacitor CLC3 .
  • the additional capacitance C s is used to increase the amount of charge stored in each display pixel and extend the time during which the display state can be maintained.
  • the area where the control capacitor electrode 2 overlaps with each of the sub-pixel electrodes 4 t and 4 z is determined by each liquid crystal capacitor CCC with respect to the drive voltage Va.
  • the operation curve representing the amount of transmitted light (the saturated transmitted light amount is assumed to be 100%) is determined so as to have a relationship as shown in FIG. 7, for example.
  • the driving voltage V a from the thin-film transistor 8 is the voltage V d between the rising and saturation of the transmitted light to the surface element electrode 41, for example, such that the transmitted light becomes 50%. It shall be given.
  • the control capacitor electrode 2 and one of the subpixel electrodes are connected due to the short circuit, and the area of the subpixel electrode is equivalently increased.However, in the halftone display, the area where the liquid crystal molecules can be obliquely aligned has the increased area. It is either the pixel region or the other sub-pixel region, and the liquid crystal molecules are not obliquely aligned in the entire display pixel region. Therefore, the viewing state is less dependent on the viewing angle, and the change in display color and saturation is smaller even when applied to color display. 4 and 5, the drain electrode 8D and the subpixel electrode of the thin film transistor 8 are formed on the same surface of the insulating layer 15 and are directly connected to each other. Therefore, it is not necessary to form a contact hole 15H in the lower layer 15 as shown in FIG. 2, and therefore, there is an advantage that the number of steps for manufacturing the liquid crystal panel is reduced.
  • control capacitor electrode 2 is provided on the surface of the first insulating layer 15 on the substrate 1 side, and the subpixel electrodes 4, 4 z are connected to the first insulating layer 15. Although they are provided on the surface opposite to the substrate 1, these positions may be reversed with respect to the fifth surface as shown in the cross section in FIG. That is, field electrodes 2 in the embodiment of FIG. 8, 4, is the same as the embodiment shown in the shape it Figure 4 of 4 z, subpixel electrodes 4, 4 2 formed on the inner surface of the substrate 1 A source electrode 8 S and a drain electrode 8 D of the thin film transistor are also formed on the same surface, and the drain electrode 8 D is directly connected to the sub-pixel electrode I.
  • the first transistor 15 also serves as a gate insulating film of the thin-film transistor 8.
  • the control capacitor electrode 2, the gate electrode 8 G of the thin-film transistor and the additional capacitor are provided on the upper surface of the first transistor 15. Electrodes 12 are formed. In this embodiment, the entire nod area of the control capacitor electrode 2 acts together with one sub-surface element electrode. However, as in the embodiments of FIGS. 4 and 5, the control capacitor electrode 2 is connected to the sub-pixel electrode. 4, and 4 2 control capacitor C cl, are connected by C C 2 in series. Therefore, the equivalent circuit of the display pixel is the same as that shown in FIG. 6, and the same effects as those of the embodiments shown in FIGS. 4 and 5 can be obtained.
  • the drain electrode 8 D is formed on the insulating layer 15 so as to straddle it, and is connected to the sub-pixel electrode 4, through a contact hole 15 H formed in the insulating layer 15.
  • the control capacitor electrode 2 is overrun-up at each predetermined area with the sub-pixel electrode 4, and 4 2 and the entire region of the gear-up GP cover one to Is formed on the insulating layer 15 as described above. Therefore, as in the case of FIG. 8, the equivalent circuit of the pixel is the same as that of FIG. 6, and it is clear that the same effects as those of the embodiments of FIGS. 4 and 5 can be obtained.
  • FIG. 6 the equivalent circuit of the pixel is the same as that of FIG. 6, and it is clear that the same effects as those of the embodiments of FIGS. 4 and 5 can be obtained.
  • control capacitor electrode 2 is formed between the insulating layer 15 and the substrate 1 and the sub-pixel electrodes 4, 4 z are formed as in the embodiment shown in FIGS. It may be formed on 15. In this case, there is no need to form the contact hole 15H in the insulating layer 15 and the drain electrode 8D can be directly connected to the sub-pixel electrode 4I, so that the number of manufacturing steps is reduced.
  • the control capacitors electrodes and in accordance with the principles of the invention may be increased by further increasing the number of sub-pixel electrodes.
  • FIGS. 10 and 11 an embodiment in which the control capacitor electrode and the sub-pixel electrode are increased by one is shown in FIGS. 10 and 11 corresponding to FIGS. 4 and 5, respectively.
  • Fig. 12 shows the equivalent path.
  • the sub-pixel electrode 4!, 4 Z, 43 respectively gears-up region GP,, formed between the GP 2, these gears sandwiching the first insulation ⁇ 1 5-up region GP, covers the GP z respectively, and areas with overrun-up of the desired area of the adjacent sub-pixel electrodes control capacitor electrode 2
  • a transmissive liquid crystal display panel has been described.
  • a reflective liquid crystal display panel is formed by forming a sub-pixel electrode and a control capacitor electrode of each surface element with a metal layer. It is clear that this is good.
  • a plurality of sub-surface element electrodes are formed on one surface of the insulating layer with a gap nod area therebetween, and at least one control capacitor is formed on the other surface.
  • the electrodes cover the gap area between the adjacent sub-pixel electrodes, they are formed so as to overlap with the predetermined area of the adjacent sub-pixel electrodes, respectively, and one sub-pixel electrode and one control capacitor electrode are used.
  • a high aperture ratio is obtained with the entire display surface element area as a displayable area.
  • the subpixel electrodes and the control capacitor electrode in this invention is not essential distinction and most striking feature of this invention
  • a plurality of control capacitors connected in series are formed, and the liquid crystal capacitors are connected to one end of each control capacitor.
  • This configuration is completely different from that shown in U.S. Pat. No. 840,460 in which an equivalent circuit in which a plurality of pairs of a control capacitor and a liquid crystal capacitor connected in series are connected in parallel.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)

Description

明細書 階調液晶表示パネル 技術分野
/ケ
この発明は、 各画素が複数の副画素より成る階調表示可能な液晶 表示パネルに関する。
背景技術
この種の従来技術として、 米国特許第 4 , 840 , 460 号に開示されて いる液晶表示パネルにおいては、 液晶を挟んで共通電極に対向する 各画素電極は同じ面積の複数の副画素電極に分割され、 これら分割 された副画素電極のそれぞれと絶縁層を介して異なる面積で対向す る制御コ ンデンサ電極が形成されている。 各表示画素内の全ての制 御コ ンデンサ電極は互いに電気的に接続されている。 各制御コ ンデ ンサ電極と、 絶緣層を介レてそれに対向する副画素電極とは制御コ ンデンサを構成し、 その副画素電極と液晶を介してその副画素電極 に対向する共通電極は液晶コ ンデンサを構成し、 これら 2つのコ ン デンサは直列に接続されている。 制御電極に与えられる驱動電圧は これら 2つのコ ンデンサによって分割される。 各液晶コ ンデンサの 容量は等しいが、 各制御コ ンデンサの容量は全て異なる。 そのため 、 全ての制御コ ンデンサ電極に共通に電圧を印加してもそれぞれの 液晶コ ンデンサに印加される容量分割電圧は異なる。 液晶の闞値電 圧 （液晶表示パネルの光透過が立ち上がるときの液晶に印加された 電圧） は液晶表示パネルの全面に渡ってほぼ一定なので、 制御コ ン デンサ電極に対する印加電圧を制御するこ とにより、 液晶に印加さ れるそれぞれの容量分割電圧が閻値電圧より高い副画素電極と低い 副画素電極の数を制御することができ、 従って表示画素の分割領域 を段階的に駆動することが可能となる。
液晶表示パネルをテレビジョ ンのような中間調を舍む画像表示に 適用する場合、 液晶表示バネルのそれぞれの表示画素に与えられる 駆動電圧ば面像信号レベルに従ってある電圧範西内でさまざまな大 きさを取り得る。 各表示画素が副画素に分割されていない液晶表示 パネルでは、 駆動電圧の増加と共に表示画素領域の光透過率の立ち 上がりから飽和までの透過率曲線の傾斜領域を利用して階調表示を 行う。 この透過率曲線の傾斜領域では液晶分子が基板に対し斜めに 配向した状態になる。 この状態での光透過率は視角依存性が大きい ため、 この様な液晶表示パネルに対する適正な視野角は通常かなり 狭い。
ところが上述の米国特許に示されたように各表示画素を複数の副 画素に分割し、 それぞれの副画素に印加される電圧を順次異ならせ た表示面素においては、 躯動電圧を高く していくにつれ、 1つの副 画素領域の光透過が立ち上がつてから上述の傾斜領域を経て飽和に 達し、 次にもう 1つの副画素頷域の光透過が立ち上がってから傾斜 領域を経て飽和に達するというように、 それぞれの副面素領域が順 に透過率曲線の傾斜領域を通って飽和領域に達する。 従って任意の 中間調の表示状態においてはせいぜい 1つの副画素領域で液晶分子 が斜めに配向した状態となるが、 その他の副画素領域では液晶分子 は基板に対し垂直か水平かの何れかの配向となっている。 この様に 中間諷表示において液晶分子が斜めに配向している領域を少なく す ることにより表示画素領域内の視野角依存性の大きい領域を小さ く し、 従って表示面素領域全体どしては平均的視野角依存性を小さ く することが出来る。
しかしながらこの米国特許に示された面素構造では、 分割された 副面素電極簡の隙間には電圧を印加することができない領域、 即ち 表示に寄与しない領域があり、 それだけ各表示画素の藺ロ率を小さ く している。 この点を改善するためこの出願の発明者らは 1 9 9 1 年 7月 1 9 日に出願した米国特許出願 Seri a l No . 07/733 , 177 (日本 国特許出願第 2 - 194632、 1 9 9 0年 7月 2 3 日出願、 本願の優先出 願日より後の 1 9 9 2年 1月公開、 に対応） において副画素間のギ ャ ップをカバ一し、 かつそれぞれの副画素と所望の面積でオーバラ ップするように副画素電極及び制御コ ンデンサ電極を形成し、 絶緣 層に開けたコ ンタク トホールを通して副画素電極の 1つと制御コ ン デンサ電極を接続し、 駆動電圧を前記 1 つの副画素電極に直接印加 するこ とによりその副画素及びギャ ップ領域において液晶にほぼ同 じ電圧が印加されるようにし、 それによつて表示画素の開口率を高 めることを提案している。 その画素構造を図 1及び 2を参照して次 ぎに説明する。
第 1図は、 マ ト リ クス配列された表示画素を有する液晶表示パネ ルの 1個の表示画素領域の平面図であり、 第 2図は、 第 1図におけ る直線 I I一 I Iで示されるところの断面を矢印方向に見た図である。 これらの図において、 1 は例えば透明ガラスより成る透明基板であ り、 その内面には制御コ ンデンサ電極 2が形成され、 制御コ ンデン サ電極 2の上面には基板 1 のほぼ全面に渡り絶縁層 1 5が形成され ている。 この絶縁層 1 5の上面には、 画素領域の一隅が方形状に切 り とられた矩形の副画素電極 4 z が形成され、 その切り とられた領 域に副画素電極 4 2 とギャ ップ G Pをおいて矩形の副画素電極 4 1 が形成されている。 絶緣層 1 5には副画素電極 4 , のほぼ中央でコ ンタク ホール 1 5 Hが形成され、 このコ ンタク トホール 1 5 Hを 通して制御コ ンデンサ電極 2 と副画素電極 4！ とが接続されている 。 8 は副画素電極 4 , の近傍に構成された薄膜 ト ラ ンジスタを表す シンボルを示しているが、 第 2図ではその構造を断面で示している ト ラ ンジスタ 8のゲー ト絶緣膜 2 4 は基板 1 のほぼ全面に渡って 形成され、 副画素電極 4 , 及び 4 2 、 ト ラ ンジスタ 8 の半導体層 8 S Cの上面を覆っている。 ト ラ ンジスタ 8 のソース電極 8 Sとゲー ト電極 8 Gは第 1図においてシンボル的に示されたソースライ ン 2 1 とゲー ト ライ ン 2 5 にそれぞれ接続されている。 5 は例えば透明 ガラスより成る透明基板であって、 その内面には共通電極 6が形成 されている。 1 2 は帯扰の付加コ ンデンサ電極であり、 副画素電極 4 2 の一部とゲー ト絶緣膜 2 4を介し T射向して形成され、 全ての 表示面素の付加コ ンデンサ電極 1 2 には共通の電位が与えられる c 共通電極 6 とゲー ト絶緣膜 2 4 との間には液晶 7が封入されている 。 ¾お、 制御コ ンデンサ電極 2、 副画素電極 4 ， 、 4 Z 及び共通電 極 6 は例えば I T 0より成る透明電極である。 副画素電極 4 , には その近傍に構成された薄膜トラ ンジスタ 8 の ドレイ ン電極 8 Dが接 続されており、 これを通して画像信号レベルに応じた電圧 V aが印 加される。
上述の如く に搆成された第 1及び 2図に示される表示画素は、 昌 画素電極 4 , とそれに接繞された制御コンデンサ電極 2のギャ ップ 領域 G Pとにより構成される副面素と、 副面素電極 4 2 により構成 される副面素とに 2分割されたものである。 第 2図に示される如く 、 副画素電極 4 t 、 4 2 及び制御コ ンデンサ電極 2 のそれぞれと共 通電極 6 との間には液晶コンデンサ C L C 1 、 C L c 3 、 C L C 2 が形成 され、 制御コンデンサ電極 2 と蓟面素電極 4 z との間にば制御コ ン デンサ C c が形成され、 付加コ ンデンサ電極 1 2 と副画素電極 4 2 との間には付加コ ンデンサ C s が形成される。 従って第 1図に示さ れる表示画素の等価回路は第 3図に示されるものとなる。
薄膜トランジスタ 8の ドレイ ン電極 8 Dから与えられた駆動電 V aは副画素電極 4 t にはそのまま印加される一方、 副画素電極 4 2 には液晶コ ンデンサ C L C 3 と付加容量 C s の和と制御コ ンデンサ C c により分割された電圧が印加される。 この容量分割電圧は制櫛 コ ンデンサ C c の値、 即ち副画素電極 4 2 と制御コ ンデンサ電極 2 とが重なる面積を適当に選ぶことと、 更には付加コンデンサ電極 1 2の面積を適当に選ぶことにより調整される。 ここで、 液晶パネル は、 光透過が立ち上がる （オ ンとなる） 闞値電圧と光透過が飽和す る電圧とを有しており、 駆動電圧 V aを低い電圧から徐々に高く し てい く と、 ある閾値電圧で副画素電極 4 , の領域とギャ ップ G Pの 領域の光透過が立ち上がり （オ ンとなり ） 、 更に電圧を高く してい く と光透過量が次第に増加する。 更に 動電圧 V a を上げると副画 素電極 4 2 の領域もオ ンとなり、 やがて飽和し、 即ち全画素領域が 最大透過状態となる。 この様に駆動電圧 V aを制御して各副画素電 極 こ印加される電圧を変化させるこ とにより階調表示を行なう よう にするこ とができる。
ところで、 第 1及び 2図に示される先の出願の液晶表示パネルに おいては、 薄膜 ト ラ ンジスタ 8を通して副画素電極 4 , に躯動電圧 V a を直接印加する と共に、 絶緣層 1 5 にコ ンタ ク トホール 1 5 H を形成し、 このコ ンタク トホール 1 5 Hを通して制御コ ンデンサ電 極 2に副画素電極 4 , を直結する構成を採用している。 そのために 、 この例の如く副画素電極を 2個とした場合は、 制御コ ンデンサ電 極 2 と副画素電極 4 2 とが短絡すると、 この副画素電極 4 2 にも副 画素電極 4！ と同じ駆動電圧 V aが直接加わる。 従って例えば副画 素電極 4 , とギヤ ップ領域 G Pのみを中簡調表示とする駆動電圧を 与えても副画素電極 4 z を舍む全画素領域で同じ階調の表示状態と なってしまい、 短絡がない場合より光透過量が増大し、 むしろ欠陥 画素として認識される。 しかも全画素領域において液晶分子が斜め 配向となるので、 液晶表示パネルの視角依存性が大となり、 特に力 ラー表示に適用された場合には、 色、 彩度が短絡がない場合と明瞭 に異なる欠陥画素となる。 上述の例では光透過型の液晶表示パネル に付いて説明したが、 副画素電極 4 , 、 4 z 及び制御コ ンデンサ電 極 2を金属層で形成した反射型液晶表示パネルに付いても同様のこ とが 凡る。
この発明の目的は開口率の大きい表示画素を有する階調液晶表示 パネルを提供することである。
この発明のもう 1つの目的は副画素電極の 1 つと制御コ ンデンサ 電極とが短絡しても視角依存性がそれほど大きく ならない表示画素
δ を有する階調液晶表示バネルを提供することである。
究明の開示
この発明によれば、 透明な第 1及び窠 2 0基板が液晶を間に挟ん で互いに平行に配置され、 -上記第 1基板の内側面にはマ トリ クス配 列された表示画素と、 それぞれの上記表示画素に接続された薄膜ト ラ ンジスタ と、 各列の上記薄膜トラ ンジスタのソースに接続され、 躯動電圧をそれらの薄膜トラ ンジスタに供給するためのソース線と 、 各行の上記薄膜トランジスタのゲ一 トに接続されそれらをォン · オフ制御するゲー ト信号を供給するためのゲ一 ド線とが設けられ、 上記第 2基板の内側面には全ての上記表示画素と共通して対向する 透明な共通電極が設けられている階調液晶表示パネルにおいて、 各 上記表示画素は、 上記第 1基板上に形成された透明な絶緣層と、 上 記絶縁層の一方の面上に互いにギヤ ップをおいて形成された少なく とも 2つの副面素電極と、 上記絶緣層の他方の面上に設けられ、 上 記ギヤ ップのほぼ全領域及び上記少なく とも 2つの副面素電極のそ れぞれと予め決められた面積でそれぞれオーバラ ップする少なく と も 1つの制御コ ンデンサ電極とを舍み、 上記制御コ ンデンサ電極と 上記 2つの副画素電極とは上記絶緣層を挟んでそれぞれ制御コ ンデ ンサを構成し、 上記表示面素に対応する上記薄膜ト ランジスタの ド レイ ン電極は上記 2つの副画素電極の一方に接続されている。 各表 示画素ばこの様に構成されているため、 制御コ ンデンサ電極には容 量分割電圧を印加することが岀来、 副画素電極簡のギヤップ領域に おいても表示可能となり、 それだけ開口率が大となる。 また副画素 電極の何れか一方と制御コ ンデンサ電極が短絡しても他方の制御コ ンデンサにより 2つの Hi画素電極ば互いに容量結合されているので これらを段階的に駆動することが可能であり、 視角依存性がそれほ ど大き くならない。
図面の簡単な説明
第 1図ば複数の副画素より成る階調表示可能な画素領域の平面図 、 第 2図は第 1図における I I一 I Iの断面を示す図、 第 3図は第 1 図 に示す表示画素の等価回路、 第 4図はこ の発明の液晶表示パネルの 画素構造を示す平面図、 第 5図は第 4図における V— V の断面を示 す図、 第 6図はこの発明の液晶表示パネルが有する各表示画素の等 価回路を示す図、 第 7図は第 4及び 5図に示す画素における駆動電 圧 V a に対する各液晶コ ンデンサでの光透過率特性の例を説明する ための図、 第 8図は第 4図の実施例の変形例における第 5図と対応 する断面図、 第 9図は第 8図の画素構成においてゲー ト ボ ト ム型薄 膜 ト ラ ンジスタを使用した場合の実施例の断面を示す図、 第 1 0図 はこ の発明の他の実施例における各表示画素の平面図、 第 1 1図は 第 1 0図における線 X I— X Iに沿った断面図、 第 1 2図は第 1 0図に 示す画素の等価回路を示す図である。
発明を実施するための最良の形態
この発明の一実施例を第 4及び 5図を参照して説明する。 第 4図 は、 マ ト リ クス配列された表示画素を有する液晶表示パネルの 1個 の表示画素領域の平面図であり、 第 5図は、 第 4図における直線 V — Vで示されるところの断面を矢印方向に見た図である。 これらの 図において、 1 は例えば透明ガラスより成る透明基板であり、 その 内面には矩形画素の一隅にそれより小さい矩形の制御コ ンデンサ電 '極 2が形成され、 制御コ ンデンサ電極 2の上面には基板 1 のほぼ全 面に渡り第 1 の絶縁層 1 5が形成されている。 この絶緣層 1 5の上 面にはギャ ッ プ G Pを形成するように間隔をおいて副画素電極 4 , と 4 2 が形成されている。 制御コ ンデンサ電極 2 はこのギャ ッ プ G Pのほぼ全領域をカバーすると共に、 副画素電極 4 , 、 4 z とそれ それ予め決めた面積の領域とオーバラ ップし、 制御コンデンサ電極 2 と副画素電極 4 , 、 4 2 との間にそれぞれ制御コ ンデンサ C 、 C C 2を形成している。
薄膜ト ラ ンジスタ 8 のソース電極 8 S、 各列のソース電極 8 Sを 接続するソース ラ イ ン 2 1、 副画素電極 4 ！ に接続された ド レイ ン 電極 8 D、 及び半導体層 8 S Cはそれぞれ第 1 の絶緣層 1 5 の副画 素電極 4 t 、 42 と同じ側の面に形成され、 それらの上から基板 1 のほぼ全面に渡って第 2 の絶緣層 2 4が全ての薄膜ト ラ ンジスタ 8 に共通なゲー ト铯緣膜を兼ねて形成されている。 ゲー ト絶縁膜 2 4 の上に半導体層 8 S Cと対向するゲート電極 8 Gと、 副画素電極 4 2 の惻緣部と対向する帯扰付加コ ンデンサ電極 1 2が形成され、 更 に各行のゲート電極 8 Gを接繞するゲート ライ ン 2 5が形成されて いる。 付加コ ンデンサ電極 1 2は副画素電極 42 との間に付加コ ン デンサ C s を形成している。 基板 1 と液晶 7を挟んで対向する透明 基板 5 の内側全面には透明な共通電極 6が形成されている。 従って 副面素電極 4 i 、 4 z と共通電極の間に液晶コ ンデンサ CLC 1 , C
LCS が形成されると共にギヤ ップ領域 G Pにおいて制御コ ンデンサ 電極 2 と共通電極 6の間に液晶コ ンデンサ Cr_C2 が形成される。 制 櫛コ ンデンサ電極 2、 副画素電極 4 , 、 4 z 及び共通電極 6 は例え ば I T 0より成る透明電極である。
この実施例では第 1铯緣層 1 5に第 1図の場合のようなコ ンタク トホール 1 5 Hを形成せず、 薄膜トランジスタ &の ドレィ ン電極 8 Dは直接副画素電極 4 t に接続されており、 また制御コ ンデンサ電 . 極 2 と副画素電極 4 , とはそれら間で形成される制御コンデンサ C cにより容量結合されている。 従って第 4及び 5図に示す実施例の 表示面素の等価回路ば第 6図に示すようになり、 液晶コ ンデンサ C LC1 、 CLC2 、 CLC3 は薄膜トランジスタ 8 の ドレイ ン Dにそれぞ れ直接、 制御コ ンデンサ CC1を介して、 及び 2つの制御コ ンデンサ CC1、 CC1を介して接続されている。 従って薄膜ト ランジスタ 8 を 介して与えられる駆勖電圧 V a はそのまま液晶コ ンデンサ CLC1 の 両端に印加されるが、 CLC3' == CLC^ + Cs とおぐと液晶コ ンデン サ CLCZ には電圧 V aが容量分割された次式 C L C 3
+ 1
c c z
V 2 = V a (1) c L C 2 c L C 3 ] c L C 3
十
C C 1 ^ ^ C c Z ) C C I
で表される電圧 v 2 が印加され、 液晶コ ンデンサ CLC3 にはその分 割された電圧 v 2 が更に容量分割された次式
1
V V a (2)
C L C 2 c L C 3 C L C 3
+1 +1 十
c C 1 c C 2 c C I
で表される電圧 v 3 が印加されるので、 印加電圧は順次小さ く なつ ている。 即ち、 この表示画素においては液晶コ ンデンサ C CL2 を構 成している制御コ ンデンサ電極 2のギャ ップ G Pの領域も副画素と して機能しており、 1つの表示画素が 3つの副画素に分割されてい るのと等価である。 なお、 各付加コ ンデンサ電極 1 2 は図示されな い配線により共通の一定電位が与えられるので、 付加コ ンデンサ C s は等価的に液晶コ ンデンサ CLC3 と並列に接続されている。 付加 容量 C s は各表示画素における電荷蓄積量を増加させ、 表示状態を 保持できる時間を長く するためのものである。
制御コ ンデンサ電極 2 と各副画素電極 4 t 、 4 z とがオーバラ ッ プする面積 （従って制御コ ンデンサ C C 1、 C C2の容量） は、 駆動電 圧 V aに対する各液晶コ ンデンサ C C Cでの透過光量 （飽和透過光 量を 1 0 0 %とする） を表す動作曲線が例えば第 7図に示すような 関係となるように決める。 即ち、 動作曲線 2 7で示す液晶コ ンデン サ CLC 1 における透過光量が飽和する電圧 Vt3が与えられたときに 動作曲線 2 8で示す液晶コ ンデンサ CLC2 における透過光量が立ち 上がり、 動作曲線 2 8で示す液晶コ ンデンサ CLC2 における透過光 量が飽和する電圧 Vt 3が与えられたときに液晶コ ンデンサ CLC3 に おける透過光量が動作曲線 2 9で示すように立ち上がるような関係 となるよう決められる。 例えば第 4図の実施例において、 薄膜トラ ンジスタ 8からの躯動 電圧 V a として蓟面素電極 41 に透過光量が立ち上がり と飽和の中 間、 例えば透過光量 5 0 %となるよう 電圧 V dを与えている もの とする。 従って副画素電極 4 , の領域で液晶分子ば基板に対し斜め に配向した状態となっているが、 ギャップ G Pの領域及び副画素電 極 42 の領域では液晶分子は基板に衬し平行に配向している状態に ある。 第 6図の等価画路から明らかなように、 例えば制御コ ンデン サ Cclが短絡すると液晶コ ンデンサ CLC2 にも電圧 V dが印加され 、 液晶コ ンデンサ CLC3 に印加される電圧 V3'は式 （ 2 ) で に 無限大を代入すると次式のように表される。
V a
V3 ' = ……（3)
L C 3
———— + 1 液晶コ ンデンサ CL C2 に印加される電圧 V 2 は V a と等しく なるの で第 7図における動作曲線 2 &は曲線 2 7の位置にシフ トする。 液 晶コ ンデンサ CLCS に印加される電圧 は式 （ 3 ) から明らかな ように短絡がない場合の電圧 V 3 より大となるので第 7図における 動作曲線 2 9 は曲線 2 8の近くにシフ トする。 徒ってギヤップ G P 領域においても液晶分子は斜め配向となるが、 副面素電極 42 に印 加される電圧 V 3'は閽値電圧 Vt2を越えないようにすることができ るので副画素電極 42 の領域では液晶分子は依然と基板に平行な配 商を保持している。 この様に液晶分子が基板に対し斜めに配向した 領域ば增加し、 それに伴って表示画素領域全体としての透過光量も 増加するが、 表示画素の全領域に渡って液晶分子が斜め配向となる ことは避けることが出来る。 即ち、 制御コ ンデンサの短絡による最 適視野角の減少及び透過光量の増加は第 1図の場合に比べて少ない 制御コンデンサ CC2: ^短絡した場合ば第 6図から明らかなように 液晶コ ンデンサ CLC2 と CLC3 が並列接続となり、 液晶コ ンデンサ C L C 3 に印加される電圧 V 3 'は式 （ 2 ) で C C 2に無限大を代入する と次式のように表される。
V a
V 3 " = ……（4)
C c L 2 す C L C 3
+ 1
C o
式 （ 4 ) から明らかなように電圧 V 3 "は短絡がない場合の電圧 V 3 より大となるので第 7図の動作曲線 2 9 は曲線 2 8 の近く にシフ ト する （曲線 2 8 自身もわずかに右にシフ トする） が、 副画素電極 4 2 及び制御コ ンデンサ電極 2 に印加される電圧 V 3 "は依然閾値電圧 V t zょり低いので、 これらの領域での表示に変化はない。
液晶表示パネルでは最適な視野角外から表示を観察すると明度及 びコ ン ト ラス トが最適視野角内で観察した場合と異なってしまう 。 この変化は特に液晶表示パネルがカラ一表示とされているもの （ R , G , Bのカラーフィルタがそれぞれ表示画素に設けられている） では、 表示色、 彩度の変化となって現れるので非常に目立ち易い。 従って、 第 1図に示すような前出願の液晶表示パネルにおいては、 制御コ ンデンザが短絡することによつて表示画素領域全体の色及び 彩度が変化し、 明瞭な画素欠陥として認識される。 これに対し、 例 えば第 4図 実施例では一方の制御コ ンデ ンサが短絡しても副画素 電極 4 1 と 4 2 は他方の制御コ ンデ ンサにより互いに容量結合され ている。 短絡により制御コ ンデンサ電極 2 と一方の副画素電極が接 続され、 等価的にその副画素電極の面積が増加するが、 中間調表示 において液晶分子が斜め配向となり得る領域は面積が増加した副画 素領域か、 他方の副画素領域の何れか一方であり、 表示画素領域全 体に液晶分子が斜め配向となることはない。 従ってそれだけ表示状 態の視野角依存性は小さ く、 又カラ一表示に適用した場合において も表示色、 彩度の変化はそれだけ小さい。 更に第 4及び 5図の実施 例においては薄膜トランジスタ 8の ドレイ ン電極 8 Dと副画素電極 が絶緣層 1 5 の同一面上に形成され、 互いに直接接続されている ので、 铯緣層 1 5に第 2図に示すようなコンタク トホール 1 5 Hを 形成する必要はなく、 従って液晶パネルの製造工程がそれだけ少な く なる利点がある。
第 4及び 5図の実施例においては制御コ ンデンサ電極 2 は第 1絶 緣層 1 5の基板 1側の面に設けられ、 副画素電極 4 , 、 4 z は第 1 铯緣層 1 5の基板 1 と反対側の面に設けられているが、 これらの位 置を第 5面と対応して第 8図に断面で示すように互い逆にしてもよ い。 即ち、 第 8図の実施例でば電極 2、 4 , 、 4 z の形状ば第 4図 に示す実施例と同じであるが、 副画素電極 4 , 、 4 2 は基板 1 の内 面に形成され、 これらと同一面に薄膜トランジスタのソ一ス電極 8 Sと ドレイ ン電極 8 Dも形成され、 ドレイ ン電極 8 Dが副画素電極 I に直接接続されている。 第 1絶緣扈 1 5 は薄膜ト ランジスタ 8 のゲー ト絶緣膜を兼ねており、 この第 1絶緣層 1 5の上面に制御コ ンデンサ電極 2、 薄膜トランジスタのゲ一ト電極 8 G及び付加コ ン デンサ電極 1 2が形成される。 この実施例においては制御コ ンデン サ電極 2の全頷域が 1つの副面素電極と一して作用するが、 第 4及び 5図の実施例と同様に制御コ ンデンサ電極 2 は副画素電極 4 , と 4 2 を制御コ ンデンサ C c l、 C C 2によって直列に接続している。 従つ て表示画素の等価回路は第 6図に示すものと同じにな 'り、 第 4及び 5図の実施例と同様な効果が得られる。
上述の各実施例においては薄膜トラ ンジスタ 8 としてゲ一 ト ト ッ ブ型のものを使用した場合を示したが、 ゲー トボ トム型の薄膜トラ ンジスタを使用してもよいことは明かであり、 その例を第 8図の実 施例に適用した場合について第 9図に対応する部分に同じ符号を付 けて断面で示す。 第 9図の断面に示すように薄膜トランジスタ 8の ゲー ト電極 & Gは副画素電極 4 , 、 4 2 と同様に基板 1 と絶緣層 1 5 の間に形成され、 半導体層 8 S Cはゲート絶緣膜を兼ねる絶緣層 1 5の上にゲート電極 8 Dと対向して形成される。 更に、 ソース電 極 8 S及びドレイ ン電極 8 Dは半導体層 8 S Cの両側緣部にそれぞ れ跨るように絶緣層 1 5 の上に形成され、 ドレィ ン電極 8 Dは絶緣 層 1 5 に形成されたコ ンタク トホール 1 5 Hを通して副画素電極 4 , に接続されている。 その他の構成は窠 8図の場合と同じであり、 制御コ ンデンサ電極 2 はギヤ ップ G Pの全領域をカバ一すると共に 副画素電極 4 , 及び 4 2 とそれぞれ所定の面積でオーバラ ップする ように絶縁層 1 5 の上に形成されている。 従って第 8図の場合と同 様に画素の等価回路は第 6図と同じになり、 第 4及び 5図の実施例 と同様の効果が得られることは明かである。 第 9図の実施例におい て、 第 4及び 5図の実施例と同様に制御コ ンデンサ電極 2を絶緣層 1 5 と基板 1 の間に形成し、 副画素電極 4 , 、 4 z を絶緣層 1 5 の 上に形成してもよい。 その場合は絶緣層 1 5 にコ ンタク トホール 1 5 Hを形成する必要がな く、 ドレイ ン電極 8 Dを直接副画素電極 4 I に接続するこ とが出来るので製造工程が少な く なる。
上述の各実施例においては 2つの副画素電極 4 , 、 42 と 1つの 制御コンデンサ電極 2により 3段階に順次駆動可能な表示画素構成 を示したが、 この発明の原理に従って制御コ ンデンサ電極及び副画 素電極の数を更に増やして駆動段階数を多く してもよい。 例えば第 4及び 5図の構成において、 制御コ ンデンサ電極と副画素電極を 1 つずつ増やした実施例を第 4及び 5図に対応して第 1 0及び 1 1図 に示し、 その表示画素の等価画路を第 1 2図に示す。 この実施例に おいては副画素電極 4 ! 、 4 Z 、 43 がそれぞれギャ ップ領域 G P , 、 G P 2 を間において形成され、 第 1絶緣層 1 5を挟んでこれら ギャ ップ領域 G P , 、 G P z をそれぞれカバーし、 かつ隣接副画素 電極の所望の面積の領域とオーバラ ップする制御コンデンサ電極 2
1 2 z が設けられている。 この構造によって副画素電極 4 , 、 4
2 、 43 は順次制御コ ンデンサ C C 1、 C C2、 C C 3 、 C C 4 によつ て直列に容量結合され、 それぞれ対向する共通電極 6 と液晶コ ンデ ンサ CLC 1' 、 CLC3 、 C L C 5 を形成する。 又制御コ ンデンサ電極 2 ： N 22 もギャ ップ領域 G P , G P 2 においてそれぞれ共通電極 6 と液晶コンデンサ C L C 2 、 C L C 4 を形成する。 第 1 2図の等価回 路から明らかなように、 薄膜トランジスタ 8を介して与えられる駆 動電圧 V a ば液晶コ ンデンサ C L C 1 に 接印加されると共にそれが 容量分割されて順次小さ くされた電圧が液晶コ ンデンサ C L c 2 〜 C L C S に印加される。 従って表示画素領域を 5段階に分割駆動するこ とが可能である。 制御コンデンサ 2 i 、 2 2 とそれぞれォ一パラ ツ プする副画素電極の面積を適当に選ぶことによって、 各液晶コ ンデ ンサ C L C 2 〜C L C 5 に印加される容量分割電圧を所望に選ぶことが できることば容易に理解される
上述の各種実施例ば透過型液晶表示パネルの場合に付いて説明し たが、 各面素の副画素電極及び制御コ ンデンサ電極を金属層で形成 することにより反射型液晶表示バネルを構成してもよいことは明か である。
以上の說明からわかるように、 この発明においては絶緣層の一方 の面に複数の副面素電極がギヤ ップ頷域を間において彤成され、 他 方の面に少なく とも 1つの制御コ ンデンサ電極が隣接副画素電極間 のギヤップ領域をカバーすると兵に、 それぞれ隣接副画素電極の所 定の面積とオーバラ ッブするように形成され、 しかもこれら副画素 電極と制御コ ンデンサ電極とにより 1 つの表示画素領域全体を覆う ことにより表示面素領域全体を表示可能領域として高い開口率を得 ている。
例えば第 5図の構成と第 8図の構成を比較すれば理解されるよう に、 この発明では副画素電極と制御コ ンデンサ電極は本質的な区別 はない & この発明の最も際だった特徴は第 6及び 1 2図の等価回路 で示すように、 複数の直列接続された制御コンデンサを形成し、 各 制御コ ンデンサの一端にそれぞれ液晶コ ンデンサが接続される様に 構成されている点であり、 この構成は直列接続された制御コ ンデン サと液晶コ ンデンサの対が複数並列接続された等価回路で表される 米国特許 No . 840 , 460に示されているものと全く異なる。

Claims

請求の範囲 '
1 . 透明な第 1及び第 2 の基板が液晶を間に挟んで互いに平行に配 置され、 上記第 1基板の内側面にはマ ト リ ク ス配列された表示画素 と、 それぞれの上記表示画素に接続された薄膜 ト ラ ンジスタ と、 各 列の上記薄膜トランジスタのソースに接続され、 駆動電圧をそれら の薄膜 ト ラ ンジスタ に供給するためのソース線と、 各行の上記薄膜 ト ラ ンジスタのゲー 卜 に接続されそれらをオ ン . オフ制御するゲー ト信号を供給するためのゲー ト線とが設けられ、 上記第 2基板の.内 側面には全ての上記表示画素と共通して対向する透明な共通電極が 設けられている階調液晶表示パネルにおいて、
各上記表示画素は、
上記第 1基板上に形成された透明な絶縁層と、
上記絶縁層の一方の面上に互いにギャ ップをおいて形成された 少な く とも 2つの副画素電極と、
上記絶縁層の他方の面上に設けられ、 上記ギヤップのほぼ全領 域及び上記少なく とも 2つの副画素電極のそれぞれ予め決められた 面積の領域とそれぞれオーバラ ップする少な く とも 1つの制御コ ン デンサ電極、 上記制御コ ンデンサ電極と上記 2つの副画素電極とは 上記絶縁層を挟んでそれぞれ制御コ ンデンサを構成し、
とを含み、 上記表示画素に対応する上記薄膜 ト ラ ンジスタの ド レイ ン電極は上記 2つの副画素電極の一方に接続されている。
2 . 各上記表示画素に対応する上記薄膜 トランジスタの上記ドレイ ン電極は上記絶緣層の上記少な く とも 2つの副画素電極と同じ側の 面に形成され、 上記ドレイ ン電極は上記一方の副画素電極に直接接 続されている請求の範囲第 1項記載の階調液晶表示パネル。
3 . 各上記表示画素に対応する上記薄膜トランジスタの上記ドレィ ン電極は上記絶縁層の上記少なく とも 2つの副画素電極と反対側の 面に形成され、 上記ドレイ ン電極ば上記絶緣層に形成されたコ ンタ ク トホールを通して上記一方の副面素愈極に接続されている請求の 範西第 1項記載の階調液晶表示パネル。
4 . それぞれの上記表示画素の上記薄膜トランジスタは上記第 1基 板のぽぼ全面に渡って形成された上記絶緣層をそれぞれゲート絶緣 膜として ¾有している請求の範面第 1項記載の階調液晶表示バネル
5 . 各上記表示画素の上記割画素電極は上記絶縁層の上記第 1基板 側の面に形成されている請求の範囲第 1項記載の階調液晶表示パネ ル0
6 . 各上記表示面素の上記制御コンデンサ電極は上記絶緣層の上記 第 1基板側の面に形成されている請^ の範囲第 1項記載の階調液晶 表示パネル。
7 . 上記絶縁層の上記制御ュンデンサ電極と同じ側の面に上記制御 コンデンサ電極と簡隔をおいてもう 1つの制御コンデンサ電極が形 成され、 上記もう 1つの制御コ ンデンサ電極は上記 2つの副画素電 極の他方と所定の面積でオーバラツプする領域を有している請求の 範囲第 1項記載の階調液晶表示バネル。
6
PCT/JP1992/001324 1991-10-14 1992-10-12 Panneau d'affichage modulable a cristaux liquides Ceased WO1993008499A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP92921210A EP0562120B1 (en) 1991-10-14 1992-10-12 Gradational liquid crystal display panel
DE69223610T DE69223610T2 (de) 1991-10-14 1992-10-12 Abgestuftes flüssigkristallanzeigetafel
KR1019930701775A KR970005638B1 (ko) 1991-10-14 1992-10-12 계조액정표시패널

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26456191A JPH05107556A (ja) 1991-10-14 1991-10-14 液晶表示素子画素
JP3/264561 1991-10-14

Publications (1)

Publication Number Publication Date
WO1993008499A1 true WO1993008499A1 (fr) 1993-04-29

Family

ID=17404994

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1992/001324 Ceased WO1993008499A1 (fr) 1991-10-14 1992-10-12 Panneau d'affichage modulable a cristaux liquides

Country Status (5)

Country Link
EP (1) EP0562120B1 (ja)
JP (1) JPH05107556A (ja)
KR (1) KR970005638B1 (ja)
DE (1) DE69223610T2 (ja)
WO (1) WO1993008499A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169266A (zh) * 2011-05-17 2011-08-31 深圳市华星光电技术有限公司 液晶显示面板及其驱动、制作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012421B2 (ja) * 1993-02-08 2000-02-21 シャープ株式会社 反射型液晶表示装置
US5777700A (en) * 1993-07-14 1998-07-07 Nec Corporation Liquid crystal display with improved viewing angle dependence
JP2590693B2 (ja) * 1993-07-14 1997-03-12 日本電気株式会社 液晶表示装置
KR100343376B1 (ko) * 1993-12-31 2002-11-23 고려화학 주식회사 반도체소자봉지용경화제의제조방법및이를함유하는반도체소자봉지용수지조성물
US5610739A (en) * 1994-05-31 1997-03-11 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit with a plurality of subpixels
JPH07325323A (ja) 1994-06-02 1995-12-12 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3085633B2 (ja) * 1994-11-08 2000-09-11 シャープ株式会社 反射型液晶表示装置
WO1997000463A1 (fr) * 1995-06-16 1997-01-03 Seiko Epson Corporation Dispositif d'affichage a cristaux liquides, son procede de fabrication, et appareil electronique
GB9626103D0 (en) * 1996-12-16 1997-02-05 Sharp Kk Display/shutter devices
KR100552294B1 (ko) * 1998-09-03 2006-05-09 삼성전자주식회사 액정 표시 장치의 제조 방법
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR100836986B1 (ko) * 2003-03-31 2008-06-10 샤프 가부시키가이샤 화상 처리 방법 및 그것을 이용한 액정 표시 장치
US7206048B2 (en) 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR101026810B1 (ko) * 2003-12-30 2011-04-04 삼성전자주식회사 다중 도메인 액정 표시 장치
KR20050098631A (ko) * 2004-04-08 2005-10-12 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 표시판
JP4394512B2 (ja) 2004-04-30 2010-01-06 富士通株式会社 視角特性を改善した液晶表示装置
KR20060069080A (ko) * 2004-12-17 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101240642B1 (ko) * 2005-02-11 2013-03-08 삼성디스플레이 주식회사 액정 표시 장치
KR101197049B1 (ko) 2005-06-27 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP5136636B2 (ja) 2010-02-15 2013-02-06 カシオ計算機株式会社 表示装置及びカメラ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212A (ja) * 1987-11-13 1990-01-05 Honeywell Inc 液晶表示装置の画素および液晶表示装置における画素のグレースケールを実現する方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042918A (en) * 1988-11-15 1991-08-27 Kabushiki Kaisha Toshiba Liquid crystal display device
US5126865A (en) * 1990-12-31 1992-06-30 Honeywell Inc. Liquid crystal display with sub-pixels

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212A (ja) * 1987-11-13 1990-01-05 Honeywell Inc 液晶表示装置の画素および液晶表示装置における画素のグレースケールを実現する方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0562120A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169266A (zh) * 2011-05-17 2011-08-31 深圳市华星光电技术有限公司 液晶显示面板及其驱动、制作方法

Also Published As

Publication number Publication date
EP0562120A4 (ja) 1994-02-23
KR930703625A (ko) 1993-11-30
DE69223610D1 (de) 1998-01-29
DE69223610T2 (de) 1998-04-30
EP0562120A1 (en) 1993-09-29
KR970005638B1 (ko) 1997-04-18
EP0562120B1 (en) 1997-12-17
JPH05107556A (ja) 1993-04-30

Similar Documents

Publication Publication Date Title
US5576858A (en) Gray scale LCD control capacitors formed between a control capacitor electrode on one side of an insulating layer and two subpixel electrodes on the other side
WO1993008499A1 (fr) Panneau d'affichage modulable a cristaux liquides
KR0169386B1 (ko) 액정 표시 장치 및 이에 사용되는 박막 트랜지스터 기판
KR100218584B1 (ko) 액정표시장치 및 그구동방법
US9348188B2 (en) Liquid crystal display
US8363191B2 (en) Active matrix substrate, display panel and display device
US7573459B2 (en) Pixel structure for LCD with embedded touch screen
RU2498371C1 (ru) Жидкокристаллический дисплей
JP5148494B2 (ja) 液晶表示装置
US8045083B2 (en) Liquid crystal display
JP3311184B2 (ja) 液晶表示装置
US6433764B1 (en) Liquid crystal display
US20130070002A1 (en) Display panel and display device
US20090207330A1 (en) Display device
JP3579051B2 (ja) グレイ・レベルの均一な液晶中間調表示装置
US8149344B2 (en) Liquid crystal display having particular capacitor electrodes
JP2008033323A (ja) 液晶表示装置
JPWO2008081624A1 (ja) 液晶表示装置
JPWO2011049106A1 (ja) 液晶表示装置
KR101708384B1 (ko) 액정 표시 장치
KR0149297B1 (ko) 액정 표시 장치 및 그 구동 방법
JPH0359522A (ja) 液晶表示装置
KR20090092415A (ko) 표시 기판 및 이를 갖는 표시 장치
JP2001147448A (ja) アクティブマトリクス型液晶表示装置
WO2016098232A1 (ja) 液晶表示装置及び液晶表示装置の駆動方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL SE

ENP Entry into the national phase

Ref country code: US

Ref document number: 1993 66143

Date of ref document: 19930601

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1992921210

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1992921210

Country of ref document: EP

ENP Entry into the national phase

Ref country code: US

Ref document number: 1995 534885

Date of ref document: 19950927

Kind code of ref document: A

Format of ref document f/p: F

WWG Wipo information: grant in national office

Ref document number: 1992921210

Country of ref document: EP