JPH07325323A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07325323A JPH07325323A JP12092794A JP12092794A JPH07325323A JP H07325323 A JPH07325323 A JP H07325323A JP 12092794 A JP12092794 A JP 12092794A JP 12092794 A JP12092794 A JP 12092794A JP H07325323 A JPH07325323 A JP H07325323A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- small pixel
- pixel electrode
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
- G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴ基板の作製プロセスを複雑にすること
なく、また画素の開口率および有効領域の低下を伴うこ
となく、表示品位が高く視野角の広い液晶表示装置を提
供する。 【構成】 ＴＦＴ基板の画素電極を、小画素電極Ａと、
小画素電極Ａと絶縁層を介して互いにその一部に重なり
部分を有する小画素電極Ｂとで構成し、小画素電極Ｂは
薄膜トランジスタの構成の一部である半導体層１１と同
一の透光性材料からなり、小画素電極Ｂと半導体層１１
とを同時に多結晶シリコン薄膜により形成できるため、
画素電極を２層に分割しても、作製プロセスが増加する
ことなく、また、画素の有効領域および開口率の低下を
伴うことなく、液晶表示装置の視野角の拡大化と表示品
位の向上を実現できる。
なく、また画素の開口率および有効領域の低下を伴うこ
となく、表示品位が高く視野角の広い液晶表示装置を提
供する。 【構成】 ＴＦＴ基板の画素電極を、小画素電極Ａと、
小画素電極Ａと絶縁層を介して互いにその一部に重なり
部分を有する小画素電極Ｂとで構成し、小画素電極Ｂは
薄膜トランジスタの構成の一部である半導体層１１と同
一の透光性材料からなり、小画素電極Ｂと半導体層１１
とを同時に多結晶シリコン薄膜により形成できるため、
画素電極を２層に分割しても、作製プロセスが増加する
ことなく、また、画素の有効領域および開口率の低下を
伴うことなく、液晶表示装置の視野角の拡大化と表示品
位の向上を実現できる。
Description
【０００１】
【産業上の利用分野】この発明は液晶表示装置に関する
ものであり、特に表示品位が高く、視野角の広い液晶表
示装置に関するものである。
ものであり、特に表示品位が高く、視野角の広い液晶表
示装置に関するものである。
【０００２】
【従来の技術】液晶表示装置は、近年薄型カラー表示装
置として急速に性能が向上し、いくつかの応用分野でブ
ラウン管を用いた表示装置に取って替わりつつある。特
に、ガラス基板上に薄膜トランジスタ（以下、「ＴＦ
Ｔ」という）を形成し、これを用いて液晶を駆動する薄
膜トランジスタ型液晶表示装置（以下、「ＴＦＴ−ＬＣ
Ｄ」という）は諧調表示に適しており、テレビ等への応
用が進められている。しかし、一般に用いられている動
作モードがＴＮ型の液晶表示装置は、視野角が狭く、視
角方向によってコントラストや色調が大きく変化すると
いう問題があり、視野角の拡大化が重要課題となってい
る。
置として急速に性能が向上し、いくつかの応用分野でブ
ラウン管を用いた表示装置に取って替わりつつある。特
に、ガラス基板上に薄膜トランジスタ（以下、「ＴＦ
Ｔ」という）を形成し、これを用いて液晶を駆動する薄
膜トランジスタ型液晶表示装置（以下、「ＴＦＴ−ＬＣ
Ｄ」という）は諧調表示に適しており、テレビ等への応
用が進められている。しかし、一般に用いられている動
作モードがＴＮ型の液晶表示装置は、視野角が狭く、視
角方向によってコントラストや色調が大きく変化すると
いう問題があり、視野角の拡大化が重要課題となってい
る。
【０００３】従来、視野角を拡大する方法の一つとして
以下の技術が用いられてきた。図１２（ａ）は従来のＴ
ＦＴ−ＬＣＤにおけるＴＦＴ基板上の一画素の構成を示
す断面図であり、図１２（ｂ）はその平面図である。図
１２において、５０はＴＦＴ、５１、５２、５３は小画
素電極、５４はガラス基板、５５、５７は絶縁膜、５６
は半導体層、５８はゲート電極である。図１２に示すよ
うに、一画素は、ＴＦＴ５０と３つの小画素電極５１、
５２、５３で構成されており、小画素電極５２、５３に
は直列容量が接続されている。また、３つの小画素電極
５１、５２、５３には、２層の透光性のＩＴＯ電極が用
いられている。この方法は、画素電極を絶縁層を介して
３つの小画素電極に分割して２層構造とし、第１層目の
ＩＴＯ電極と第２層目のＩＴＯ電極の重なり部分で容量
を形成して、３つの小画素電極を容量で電気的に接続す
る方法である。このような１つの画素電極を複数個に分
割することで視野角の拡大化を図る方法については、例
えば、インターナショナル・ディスプレイ・リサーチ・
コンフェレンス（1991年）第255 頁から第257 頁（IDRC
(1991)p.255-257 ）および特開平５−１０７５５６号公
報に示されている。上述の構成を、以下、画素電極２層
構造と呼ぶことにする。
以下の技術が用いられてきた。図１２（ａ）は従来のＴ
ＦＴ−ＬＣＤにおけるＴＦＴ基板上の一画素の構成を示
す断面図であり、図１２（ｂ）はその平面図である。図
１２において、５０はＴＦＴ、５１、５２、５３は小画
素電極、５４はガラス基板、５５、５７は絶縁膜、５６
は半導体層、５８はゲート電極である。図１２に示すよ
うに、一画素は、ＴＦＴ５０と３つの小画素電極５１、
５２、５３で構成されており、小画素電極５２、５３に
は直列容量が接続されている。また、３つの小画素電極
５１、５２、５３には、２層の透光性のＩＴＯ電極が用
いられている。この方法は、画素電極を絶縁層を介して
３つの小画素電極に分割して２層構造とし、第１層目の
ＩＴＯ電極と第２層目のＩＴＯ電極の重なり部分で容量
を形成して、３つの小画素電極を容量で電気的に接続す
る方法である。このような１つの画素電極を複数個に分
割することで視野角の拡大化を図る方法については、例
えば、インターナショナル・ディスプレイ・リサーチ・
コンフェレンス（1991年）第255 頁から第257 頁（IDRC
(1991)p.255-257 ）および特開平５−１０７５５６号公
報に示されている。上述の構成を、以下、画素電極２層
構造と呼ぶことにする。
【０００４】図１３は図１２に示したＴＦＴ基板を用い
たＴＦＴ−ＬＣＤの一画素の等価回路を示したものであ
り、６１、６２、６３はそれぞれ小画素電極５１、５
２、５３によって駆動される液晶層の容量、６４、６５
はそれぞれ小画素電極５２、５３とＴＦＴ５０との間に
接続された容量を表している。小画素電極５１、５２、
５３よりそれぞれ液晶層に印加される電圧Ｖ1 、Ｖ2 、
Ｖ3 が互いに異なるので、一画素内で液晶層に印加され
る電界強度が互いに異なる領域が形成される。したがっ
て、分割された小画素電極毎に異なる電圧−透過率特性
を持たせることができ、視野角の拡大化が実現される。
たＴＦＴ−ＬＣＤの一画素の等価回路を示したものであ
り、６１、６２、６３はそれぞれ小画素電極５１、５
２、５３によって駆動される液晶層の容量、６４、６５
はそれぞれ小画素電極５２、５３とＴＦＴ５０との間に
接続された容量を表している。小画素電極５１、５２、
５３よりそれぞれ液晶層に印加される電圧Ｖ1 、Ｖ2 、
Ｖ3 が互いに異なるので、一画素内で液晶層に印加され
る電界強度が互いに異なる領域が形成される。したがっ
て、分割された小画素電極毎に異なる電圧−透過率特性
を持たせることができ、視野角の拡大化が実現される。
【０００５】上記の画素電極２層構造の他に、１層のＩ
ＴＯから成る画素電極を２つに分割する方法も用いられ
ている。この場合、分割した２つの小画素電極の電気的
接続にはゲート電極材料を用い、ゲート電極材料から成
る電極と２つの小画素電極との重なり部分で容量を形成
して、２つの小画素電極を容量で電気的に接続するもの
である。この構成を、以下、画素電極１層構造と呼ぶこ
とにする。
ＴＯから成る画素電極を２つに分割する方法も用いられ
ている。この場合、分割した２つの小画素電極の電気的
接続にはゲート電極材料を用い、ゲート電極材料から成
る電極と２つの小画素電極との重なり部分で容量を形成
して、２つの小画素電極を容量で電気的に接続するもの
である。この構成を、以下、画素電極１層構造と呼ぶこ
とにする。
【０００６】上記２つの方法は、いずれも画素電極を容
量を介して複数個に分割する方法である。
量を介して複数個に分割する方法である。
【０００７】
【発明が解決しようとする課題】しかしながら上記の画
素電極２層構造では、小画素電極用の透光性のＩＴＯの
形成が２回必要となるため、ＴＦＴ基板の作製プロセス
が複雑になり、製造コストが増加するという課題を有し
ている。また、画素電極１層構造では、ゲート電極材料
が非透光性であるため、画素の開口率が低下するという
課題を有している。さらに、分割した小画素電極の間に
隙間が形成されるため、画素の有効領域が低下するとい
う課題もある。
素電極２層構造では、小画素電極用の透光性のＩＴＯの
形成が２回必要となるため、ＴＦＴ基板の作製プロセス
が複雑になり、製造コストが増加するという課題を有し
ている。また、画素電極１層構造では、ゲート電極材料
が非透光性であるため、画素の開口率が低下するという
課題を有している。さらに、分割した小画素電極の間に
隙間が形成されるため、画素の有効領域が低下するとい
う課題もある。
【０００８】この発明は上記従来の課題を解決するもの
で、ＴＦＴ基板の作製プロセスを複雑にすることなく、
また画素の開口率および有効領域の低下を伴うことな
く、表示品位が高く視野角の広い液晶表示装置を提供す
ることを目的としている。
で、ＴＦＴ基板の作製プロセスを複雑にすることなく、
また画素の開口率および有効領域の低下を伴うことな
く、表示品位が高く視野角の広い液晶表示装置を提供す
ることを目的としている。
【０００９】
【課題を解決するための手段】請求項１記載の液晶表示
装置は、画素電極およびこの画素電極のスイッチング素
子として薄膜トランジスタを有するＴＦＴ基板と、この
ＴＦＴ基板と液晶層を介して対向配置した対向基板とを
備えてあり、画素電極が絶縁層を介して互いにその一部
に重なり部分を有する第１および第２の小画素電極から
なり、第１および第２の小画素電極のうちどちらか一方
と、薄膜トランジスタのソース・ドレイン領域を含む半
導体層とを同一の透光性材料で形成したことを特徴とす
る。
装置は、画素電極およびこの画素電極のスイッチング素
子として薄膜トランジスタを有するＴＦＴ基板と、この
ＴＦＴ基板と液晶層を介して対向配置した対向基板とを
備えてあり、画素電極が絶縁層を介して互いにその一部
に重なり部分を有する第１および第２の小画素電極から
なり、第１および第２の小画素電極のうちどちらか一方
と、薄膜トランジスタのソース・ドレイン領域を含む半
導体層とを同一の透光性材料で形成したことを特徴とす
る。
【００１０】請求項２記載の液晶表示装置は、画素電極
およびこの画素電極のスイッチング素子として薄膜トラ
ンジスタを有するＴＦＴ基板と、このＴＦＴ基板と液晶
層を介して対向配置した対向基板とを備えてあり、画素
電極が絶縁層を介して互いにその一部に重なり部分を有
する第１および第２の小画素電極からなり、第１および
第２の小画素電極のうちどちらか一方と、薄膜トランジ
スタのゲート電極とを同一の透光性材料で形成したこと
を特徴とする。
およびこの画素電極のスイッチング素子として薄膜トラ
ンジスタを有するＴＦＴ基板と、このＴＦＴ基板と液晶
層を介して対向配置した対向基板とを備えてあり、画素
電極が絶縁層を介して互いにその一部に重なり部分を有
する第１および第２の小画素電極からなり、第１および
第２の小画素電極のうちどちらか一方と、薄膜トランジ
スタのゲート電極とを同一の透光性材料で形成したこと
を特徴とする。
【００１１】請求項３記載の液晶表示装置は、請求項１
または２記載の液晶表示装置において、第１および第２
の小画素電極のうち少なくともどちらか一方が複数個か
らなることを特徴とする。請求項４記載の液晶表示装置
は、請求項１，２または３記載の液晶表示装置におい
て、同一の透光性材料が多結晶シリコンであることを特
徴とする。
または２記載の液晶表示装置において、第１および第２
の小画素電極のうち少なくともどちらか一方が複数個か
らなることを特徴とする。請求項４記載の液晶表示装置
は、請求項１，２または３記載の液晶表示装置におい
て、同一の透光性材料が多結晶シリコンであることを特
徴とする。
【００１２】請求項５記載の液晶表示装置は、請求項
１，２，３または４記載の液晶表示装置において、第１
および第２の小画素電極のうち少なくともどちらか一方
の小画素電極の、他方の小画素電極との重なり部分に、
１箇所以上の開口部を形成したことを特徴とする。請求
項６記載の液晶表示装置は、請求項１，２，３，４また
は５記載の液晶表示装置において、第１および第２の小
画素電極の重なり部分の１箇所以上をコンタクトホール
を介して接続したことを特徴とする。
１，２，３または４記載の液晶表示装置において、第１
および第２の小画素電極のうち少なくともどちらか一方
の小画素電極の、他方の小画素電極との重なり部分に、
１箇所以上の開口部を形成したことを特徴とする。請求
項６記載の液晶表示装置は、請求項１，２，３，４また
は５記載の液晶表示装置において、第１および第２の小
画素電極の重なり部分の１箇所以上をコンタクトホール
を介して接続したことを特徴とする。
【００１３】請求項７記載の液晶表示装置は、請求項
１，２，３，４，５または６記載の液晶表示装置におい
て、液晶層としてＴＮ型液晶を用いたことを特徴とす
る。
１，２，３，４，５または６記載の液晶表示装置におい
て、液晶層としてＴＮ型液晶を用いたことを特徴とす
る。
【００１４】
【作用】この発明によれば、画素電極を第１および第２
の小画素電極として複数個に分割することにより、液晶
層に印可される電圧を多段階に異ならせることができる
ため、視角範囲をより広くすることが可能となり、表示
品位の高い液晶表示装置を得ることができる。また、第
１および第２の小画素電極のうちどちらか一方と薄膜ト
ランジスタの構成の一部である半導体層とが同一の透光
性材料からなるため、同時に形成でき、画素電極を２層
構造にしても、半導体層のパターンの変更のみでプロセ
スの変更は不要となる。また、第１および第２の小画素
電極のうちどちらか一方と薄膜トランジスタのゲート電
極とが同一の透光性材料からなるため、同時に形成で
き、画素電極を２層構造にしても、ゲート電極のパター
ンの変更のみでプロセスの変更は不要となる。したがっ
て、従来の画素電極２層構造と比べて、スループットが
向上し、製造コストの低減が可能となる。また、従来の
画素電極１層構造と比べて、容量の形成にゲート電極材
料を用いた場合の画素の開口率および有効領域の低下を
伴うことなく、画素電極を複数個に分割することが可能
となる。さらに、１つの容量が短絡して欠陥画素が発生
したとしても、他の画素電極が機能すれば全体としては
欠陥が目立たなくなるため、画素に冗長性を持たせるこ
とも可能となる。
の小画素電極として複数個に分割することにより、液晶
層に印可される電圧を多段階に異ならせることができる
ため、視角範囲をより広くすることが可能となり、表示
品位の高い液晶表示装置を得ることができる。また、第
１および第２の小画素電極のうちどちらか一方と薄膜ト
ランジスタの構成の一部である半導体層とが同一の透光
性材料からなるため、同時に形成でき、画素電極を２層
構造にしても、半導体層のパターンの変更のみでプロセ
スの変更は不要となる。また、第１および第２の小画素
電極のうちどちらか一方と薄膜トランジスタのゲート電
極とが同一の透光性材料からなるため、同時に形成で
き、画素電極を２層構造にしても、ゲート電極のパター
ンの変更のみでプロセスの変更は不要となる。したがっ
て、従来の画素電極２層構造と比べて、スループットが
向上し、製造コストの低減が可能となる。また、従来の
画素電極１層構造と比べて、容量の形成にゲート電極材
料を用いた場合の画素の開口率および有効領域の低下を
伴うことなく、画素電極を複数個に分割することが可能
となる。さらに、１つの容量が短絡して欠陥画素が発生
したとしても、他の画素電極が機能すれば全体としては
欠陥が目立たなくなるため、画素に冗長性を持たせるこ
とも可能となる。
【００１５】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、この実施例の液晶表示装置
は、画素電極およびこの画素電極のスイッチング素子と
して薄膜トランジスタを有するＴＦＴ基板と、このＴＦ
Ｔ基板と液晶層を介して対向配置した対向基板とを備え
た液晶表示装置であり、その特徴は、ＴＦＴ基板にある
ため、主としてＴＦＴ基板について詳しく説明する。
しながら説明する。なお、この実施例の液晶表示装置
は、画素電極およびこの画素電極のスイッチング素子と
して薄膜トランジスタを有するＴＦＴ基板と、このＴＦ
Ｔ基板と液晶層を介して対向配置した対向基板とを備え
た液晶表示装置であり、その特徴は、ＴＦＴ基板にある
ため、主としてＴＦＴ基板について詳しく説明する。
【００１６】〔第１の実施例〕図１（ａ）は、この発明
の第１の実施例における液晶表示装置のＴＦＴ基板上の
薄膜パターンの構成を示す断面図であり、図１（ｂ）は
その平面図である。この図１を用いて第１の実施例の液
晶表示装置のＴＦＴ基板の薄膜パターンの構成を説明す
る。
の第１の実施例における液晶表示装置のＴＦＴ基板上の
薄膜パターンの構成を示す断面図であり、図１（ｂ）は
その平面図である。この図１を用いて第１の実施例の液
晶表示装置のＴＦＴ基板の薄膜パターンの構成を説明す
る。
【００１７】まず、ガラス基板１０上には透光性半導体
薄膜として例えば多結晶シリコン薄膜が形成されてい
る。この多結晶シリコン薄膜は半導体層１１と小画素電
極Ｂにパターン化され、その上にゲート絶縁膜１２と例
えばＴａ等の金属から成るゲート電極１３が形成されて
いる。また、多結晶シリコン薄膜には、ゲート電極１３
をマスクとしてリンイオンがイオン注入されており、Ｔ
ＦＴのソース・ドレイン領域および小画素電極Ｂが形成
されている。さらに層間絶縁膜１４が形成され、コンタ
クトホールを開口した後、例えばＩＴＯ（スズを含む酸
化インジウム）から成る小画素電極Ａが形成されてい
る。このとき、小画素電極Ａは小画素電極Ｂとゲート絶
縁膜１２および層間絶縁膜１４を介して互いにその一部
に重なり部分を有するように形成されている。最後に、
ソース・ドレイン電極１５がパターン化され、液晶表示
装置のＴＦＴ基板が作製される。
薄膜として例えば多結晶シリコン薄膜が形成されてい
る。この多結晶シリコン薄膜は半導体層１１と小画素電
極Ｂにパターン化され、その上にゲート絶縁膜１２と例
えばＴａ等の金属から成るゲート電極１３が形成されて
いる。また、多結晶シリコン薄膜には、ゲート電極１３
をマスクとしてリンイオンがイオン注入されており、Ｔ
ＦＴのソース・ドレイン領域および小画素電極Ｂが形成
されている。さらに層間絶縁膜１４が形成され、コンタ
クトホールを開口した後、例えばＩＴＯ（スズを含む酸
化インジウム）から成る小画素電極Ａが形成されてい
る。このとき、小画素電極Ａは小画素電極Ｂとゲート絶
縁膜１２および層間絶縁膜１４を介して互いにその一部
に重なり部分を有するように形成されている。最後に、
ソース・ドレイン電極１５がパターン化され、液晶表示
装置のＴＦＴ基板が作製される。
【００１８】上述の構成のＴＦＴ基板にＴＮ型液晶を用
いて液晶表示装置を構成すれば、画素電極が２層の小画
素電極Ａ、Ｂに分割されているので、一画素内で液晶層
に印加される電界強度が互いに異なる領域が形成され、
視野角の拡大化が実現される。さらに、小画素電極の一
方（この場合小画素電極Ｂ）をＴＦＴの構成の一部であ
る半導体層１１と同時に多結晶シリコン薄膜により形成
するので、多結晶シリコン薄膜のパターンの変更のみで
ＴＦＴ基板の作製プロセスが増加することなく、画素電
極の分割が可能となる。また同時に、ＴＦＴの半導体層
１１が透光性半導体薄膜である多結晶シリコン薄膜であ
るので、従来の画素電極１層構造のように、容量の形成
に非透光性のゲート電極材料を用いた場合に発生した画
素の開口率および有効領域の低下を回避することができ
る。
いて液晶表示装置を構成すれば、画素電極が２層の小画
素電極Ａ、Ｂに分割されているので、一画素内で液晶層
に印加される電界強度が互いに異なる領域が形成され、
視野角の拡大化が実現される。さらに、小画素電極の一
方（この場合小画素電極Ｂ）をＴＦＴの構成の一部であ
る半導体層１１と同時に多結晶シリコン薄膜により形成
するので、多結晶シリコン薄膜のパターンの変更のみで
ＴＦＴ基板の作製プロセスが増加することなく、画素電
極の分割が可能となる。また同時に、ＴＦＴの半導体層
１１が透光性半導体薄膜である多結晶シリコン薄膜であ
るので、従来の画素電極１層構造のように、容量の形成
に非透光性のゲート電極材料を用いた場合に発生した画
素の開口率および有効領域の低下を回避することができ
る。
【００１９】なお、上記実施例では、ＴＦＴと直接コン
タクトを取っているのがＩＴＯから成る小画素電極Ａで
あるが、図２に示すように、小画素電極Ａ，Ｂの平面的
な配置を変えて、多結晶シリコン薄膜から成る小画素電
極ＢによりＴＦＴとコンタクトをとるようにしても、上
述の実施例と同様の効果が得られる。また、上記図１，
図２に示す実施例では、小画素電極ＡにＩＴＯを用いた
が、これを多結晶シリコン薄膜としても、同様の効果が
得られる。
タクトを取っているのがＩＴＯから成る小画素電極Ａで
あるが、図２に示すように、小画素電極Ａ，Ｂの平面的
な配置を変えて、多結晶シリコン薄膜から成る小画素電
極ＢによりＴＦＴとコンタクトをとるようにしても、上
述の実施例と同様の効果が得られる。また、上記図１，
図２に示す実施例では、小画素電極ＡにＩＴＯを用いた
が、これを多結晶シリコン薄膜としても、同様の効果が
得られる。
【００２０】〔第２の実施例〕図３（ａ）は、この発明
の第２の実施例における液晶表示装置のＴＦＴ基板上の
薄膜パターンの構成を示す断面図であり、図３（ｂ）は
その平面図である。この図３を用いて、第２の実施例の
液晶表示装置のＴＦＴ基板上の薄膜パターンの構成を説
明する。
の第２の実施例における液晶表示装置のＴＦＴ基板上の
薄膜パターンの構成を示す断面図であり、図３（ｂ）は
その平面図である。この図３を用いて、第２の実施例の
液晶表示装置のＴＦＴ基板上の薄膜パターンの構成を説
明する。
【００２１】図３において、１０〜１５に関しては図１
に示す第１の実施例と同じであるので、説明は省略す
る。第２の実施例において、第１の実施例と異なるの
は、層間絶縁膜１４上に形成した例えばＩＴＯから成る
小画素電極Ａを２つの小画素電極Ａ１、Ａ２に分割し、
その隙間の下に例えば多結晶シリコン薄膜から成る小画
素電極Ｂ１を配置した点である。このとき、２つの小画
素電極Ａ１、Ａ２は、小画素電極Ｂ１とゲート絶縁膜１
２および層間絶縁膜１４を介して互いにその一部に重な
り部分を有するように形成しているので、２つの小画素
電極Ａ１、Ａ２と小画素電極Ｂ１はＴＦＴと直接または
容量を介して接続されていることになる。
に示す第１の実施例と同じであるので、説明は省略す
る。第２の実施例において、第１の実施例と異なるの
は、層間絶縁膜１４上に形成した例えばＩＴＯから成る
小画素電極Ａを２つの小画素電極Ａ１、Ａ２に分割し、
その隙間の下に例えば多結晶シリコン薄膜から成る小画
素電極Ｂ１を配置した点である。このとき、２つの小画
素電極Ａ１、Ａ２は、小画素電極Ｂ１とゲート絶縁膜１
２および層間絶縁膜１４を介して互いにその一部に重な
り部分を有するように形成しているので、２つの小画素
電極Ａ１、Ａ２と小画素電極Ｂ１はＴＦＴと直接または
容量を介して接続されていることになる。
【００２２】上述の構成のＴＦＴ基板にＴＮ型液晶を用
いて液晶表示装置を構成すれば、画素電極が２層の小画
素電極Ａ１、Ｂ１、Ａ２に分割されているので、一画素
内で液晶層に印加される電界強度が互いに異なる領域が
３箇所形成され、視野角の拡大化が実現される。さら
に、小画素電極Ａ１、Ａ２の隙間に配置された小画素電
極Ｂ１をＴＦＴの構成の一部である半導体層１１と同時
に形成するので、ＴＦＴ基板の作製プロセスが増加する
ことなく、画素電極の分割が可能となる。また同時に、
ＴＦＴの半導体層１１が透光性半導体薄膜である多結晶
シリコン薄膜であるので、従来の画素電極１層構造のよ
うに、容量の形成に非透光性のゲート電極材料を用いた
場合に発生した画素の開口率および有効領域の低下を回
避することができる。
いて液晶表示装置を構成すれば、画素電極が２層の小画
素電極Ａ１、Ｂ１、Ａ２に分割されているので、一画素
内で液晶層に印加される電界強度が互いに異なる領域が
３箇所形成され、視野角の拡大化が実現される。さら
に、小画素電極Ａ１、Ａ２の隙間に配置された小画素電
極Ｂ１をＴＦＴの構成の一部である半導体層１１と同時
に形成するので、ＴＦＴ基板の作製プロセスが増加する
ことなく、画素電極の分割が可能となる。また同時に、
ＴＦＴの半導体層１１が透光性半導体薄膜である多結晶
シリコン薄膜であるので、従来の画素電極１層構造のよ
うに、容量の形成に非透光性のゲート電極材料を用いた
場合に発生した画素の開口率および有効領域の低下を回
避することができる。
【００２３】なお、この実施例では、１層目を１つの小
画素電極Ｂ１で構成し、２層目を２つの小画素電極Ａ
１、Ａ２で構成し、２層目の小画素電極Ａ１をソース・
ドレイン電極１５に接続しているが、図４に示すよう
に、１層目を多結晶シリコン薄膜からなる２つの小画素
電極Ａ１ａ、Ａ２ａで構成し、２層目をＩＴＯからなる
１つの小画素電極Ｂ１ａで構成し、１層目の小画素電極
Ａ１ａをソース・ドレイン電極１５に接続していても、
上述の実施例と同様の効果が得られる。この場合は、２
つの小画素電極Ａ１ａ、Ａ２ａの隙間の上に小画素電極
Ｂ１ａを配置し、２つの小画素電極Ａ１ａ、Ａ２ａと小
画素電極Ｂ１ａとは、ゲート絶縁膜１２および層間絶縁
膜１４を介して互いにその一部に重なり部分を有するよ
うに形成している。
画素電極Ｂ１で構成し、２層目を２つの小画素電極Ａ
１、Ａ２で構成し、２層目の小画素電極Ａ１をソース・
ドレイン電極１５に接続しているが、図４に示すよう
に、１層目を多結晶シリコン薄膜からなる２つの小画素
電極Ａ１ａ、Ａ２ａで構成し、２層目をＩＴＯからなる
１つの小画素電極Ｂ１ａで構成し、１層目の小画素電極
Ａ１ａをソース・ドレイン電極１５に接続していても、
上述の実施例と同様の効果が得られる。この場合は、２
つの小画素電極Ａ１ａ、Ａ２ａの隙間の上に小画素電極
Ｂ１ａを配置し、２つの小画素電極Ａ１ａ、Ａ２ａと小
画素電極Ｂ１ａとは、ゲート絶縁膜１２および層間絶縁
膜１４を介して互いにその一部に重なり部分を有するよ
うに形成している。
【００２４】また、図５に示すように、小画素電極Ａ
１、Ａ２と小画素電極Ｂ１の重なり部分の一箇所にコン
タクトホール１６を開口し、小画素電極Ａ１と小画素電
極Ｂ１を接続しても、上述の実施例と同様の効果が得ら
れる。なお、小画素電極Ａ１と小画素電極Ａ２を所望の
容量値で接続したいときに、コンタクトホール１６を開
口するかしないかで、容量値の設定範囲を広げることが
可能となる。
１、Ａ２と小画素電極Ｂ１の重なり部分の一箇所にコン
タクトホール１６を開口し、小画素電極Ａ１と小画素電
極Ｂ１を接続しても、上述の実施例と同様の効果が得ら
れる。なお、小画素電極Ａ１と小画素電極Ａ２を所望の
容量値で接続したいときに、コンタクトホール１６を開
口するかしないかで、容量値の設定範囲を広げることが
可能となる。
【００２５】また、上記図３〜図５に示す実施例では、
２層目の小画素電極Ａ１、Ａ２、Ｂ１ａにＩＴＯを用い
たが、これを多結晶シリコン薄膜としても、同様の効果
が得られる。 〔第３の実施例〕図６（ａ）は、この発明の第３の実施
例における液晶表示装置のＴＦＴ基板上の薄膜パターン
の構成を示す断面図であり、図６（ｂ）はその平面図で
ある。この図６を用いて、第３の実施例の液晶表示装置
のＴＦＴ基板上の薄膜パターンの構成を説明する。
２層目の小画素電極Ａ１、Ａ２、Ｂ１ａにＩＴＯを用い
たが、これを多結晶シリコン薄膜としても、同様の効果
が得られる。 〔第３の実施例〕図６（ａ）は、この発明の第３の実施
例における液晶表示装置のＴＦＴ基板上の薄膜パターン
の構成を示す断面図であり、図６（ｂ）はその平面図で
ある。この図６を用いて、第３の実施例の液晶表示装置
のＴＦＴ基板上の薄膜パターンの構成を説明する。
【００２６】図６において、１０〜１５に関しては図
１，図３に示す第１，第２の実施例と同じであるので、
説明は省略する。この第３の実施例において、図３に示
す第２の実施例と異なるのは、層間絶縁膜１４上に形成
した例えばＩＴＯから成る２つの小画素電極Ａ１、Ａ２
（図３参照）をさらに分割して、複数個の小画素電極Ａ
１〜Ａｎで構成し、それらの隙間の下に例えば多結晶シ
リコン薄膜から成る複数個の小画素電極Ｂ１〜Ｂｍを配
置した点である。このとき、複数個の小画素電極Ａ１〜
Ａｎは、複数個の小画素電極Ｂ１〜Ｂｍとゲート絶縁膜
１２および層間絶縁膜１４を介して互いにその一部に重
なり部分を有するように形成しているので、全ての小画
素電極Ａ１〜Ａｎと小画素電極Ｂ１〜ＢｍはＴＦＴと直
接または容量を介して接続されていることになる。
１，図３に示す第１，第２の実施例と同じであるので、
説明は省略する。この第３の実施例において、図３に示
す第２の実施例と異なるのは、層間絶縁膜１４上に形成
した例えばＩＴＯから成る２つの小画素電極Ａ１、Ａ２
（図３参照）をさらに分割して、複数個の小画素電極Ａ
１〜Ａｎで構成し、それらの隙間の下に例えば多結晶シ
リコン薄膜から成る複数個の小画素電極Ｂ１〜Ｂｍを配
置した点である。このとき、複数個の小画素電極Ａ１〜
Ａｎは、複数個の小画素電極Ｂ１〜Ｂｍとゲート絶縁膜
１２および層間絶縁膜１４を介して互いにその一部に重
なり部分を有するように形成しているので、全ての小画
素電極Ａ１〜Ａｎと小画素電極Ｂ１〜ＢｍはＴＦＴと直
接または容量を介して接続されていることになる。
【００２７】図７は図６に示したＴＦＴ基板を用いたＴ
ＦＴ−ＬＣＤの一画素の等価回路を示したものであり、
２Ａ１〜２Ａｎおよび２Ｂ１〜２Ｂｍはそれぞれ小画素
電極Ａ１〜ＡｎおよびＢ１〜Ｂｍによって駆動される液
晶層の容量、３Ａ２〜３Ａｎおよび３Ｂ１〜３Ｂｍはそ
れぞれ小画素電極Ａ２〜ＡｎおよびＢ１〜ＢｍとＴＦＴ
２０間に接続された容量を表している。小画素電極Ａ１
〜ＡｎおよびＢ１〜Ｂｍよりそれぞれ液晶層に印加され
る電圧４Ａ１〜４Ａｎおよび４Ｂ１〜４Ｂｍが互いに異
なるので、一画素内で液晶層に印加される電界強度が互
いに異なる領域が多数形成される。したがって、分割さ
れた小画素電極毎に電圧−透過率特性を多段階に異なら
せることができ、第２の実施例よりもさらに視角範囲を
広くすることが可能になる。さらに、画素電極が従来よ
り多数の小画素電極で構成されるので、１つの容量が短
絡して欠陥画素が発生したとしても、他の画素電極が機
能すれば全体としては欠陥が目立たなくなるため、画素
に冗長性を持たせることも可能となる。
ＦＴ−ＬＣＤの一画素の等価回路を示したものであり、
２Ａ１〜２Ａｎおよび２Ｂ１〜２Ｂｍはそれぞれ小画素
電極Ａ１〜ＡｎおよびＢ１〜Ｂｍによって駆動される液
晶層の容量、３Ａ２〜３Ａｎおよび３Ｂ１〜３Ｂｍはそ
れぞれ小画素電極Ａ２〜ＡｎおよびＢ１〜ＢｍとＴＦＴ
２０間に接続された容量を表している。小画素電極Ａ１
〜ＡｎおよびＢ１〜Ｂｍよりそれぞれ液晶層に印加され
る電圧４Ａ１〜４Ａｎおよび４Ｂ１〜４Ｂｍが互いに異
なるので、一画素内で液晶層に印加される電界強度が互
いに異なる領域が多数形成される。したがって、分割さ
れた小画素電極毎に電圧−透過率特性を多段階に異なら
せることができ、第２の実施例よりもさらに視角範囲を
広くすることが可能になる。さらに、画素電極が従来よ
り多数の小画素電極で構成されるので、１つの容量が短
絡して欠陥画素が発生したとしても、他の画素電極が機
能すれば全体としては欠陥が目立たなくなるため、画素
に冗長性を持たせることも可能となる。
【００２８】なお、上記実施例では、１層目を小画素電
極Ｂ１〜Ｂｍで構成し、２層目を小画素電極Ａ１〜Ａｎ
で構成し、２層目の小画素電極Ａ１をソース・ドレイン
電極１５に接続しているが、図８に示すように、１層目
を多結晶シリコン薄膜からなる小画素電極Ａ１ａ〜Ａｎ
ａで構成し、２層目をＩＴＯからなる小画素電極Ｂ１ａ
〜Ｂｍａで構成し、１層目の小画素電極Ａ１ａをソース
・ドレイン電極１５に接続していても、上述の実施例と
同様の効果が得られる。
極Ｂ１〜Ｂｍで構成し、２層目を小画素電極Ａ１〜Ａｎ
で構成し、２層目の小画素電極Ａ１をソース・ドレイン
電極１５に接続しているが、図８に示すように、１層目
を多結晶シリコン薄膜からなる小画素電極Ａ１ａ〜Ａｎ
ａで構成し、２層目をＩＴＯからなる小画素電極Ｂ１ａ
〜Ｂｍａで構成し、１層目の小画素電極Ａ１ａをソース
・ドレイン電極１５に接続していても、上述の実施例と
同様の効果が得られる。
【００２９】また、図９に示すように、２層目の小画素
電極Ａ１〜Ａｎと１層目の小画素電極Ｂ１〜Ｂｍの重な
り部分の一箇所以上にコンタクトホール１６を開口し、
２層目と１層目の小画素電極を接続しても、上述の実施
例と同様の効果が得られる。また、上記図６〜図９に示
す実施例では、２層目の小画素電極Ａ１〜Ａｎ，Ｂ１ａ
〜ＢｍａにＩＴＯを用いたが、これを多結晶シリコン薄
膜としても、上述の実施例と同様の効果が得られる。
電極Ａ１〜Ａｎと１層目の小画素電極Ｂ１〜Ｂｍの重な
り部分の一箇所以上にコンタクトホール１６を開口し、
２層目と１層目の小画素電極を接続しても、上述の実施
例と同様の効果が得られる。また、上記図６〜図９に示
す実施例では、２層目の小画素電極Ａ１〜Ａｎ，Ｂ１ａ
〜ＢｍａにＩＴＯを用いたが、これを多結晶シリコン薄
膜としても、上述の実施例と同様の効果が得られる。
【００３０】〔第４の実施例〕図１０（ａ）は、この発
明の第４の実施例における液晶表示装置のＴＦＴ基板上
の薄膜パターンの構成を示す断面図であり、図１０
（ｂ）はその平面図である。この図１０を用いて、第４
の実施例の液晶表示装置のＴＦＴ基板上の薄膜パターン
の構成を説明する。
明の第４の実施例における液晶表示装置のＴＦＴ基板上
の薄膜パターンの構成を示す断面図であり、図１０
（ｂ）はその平面図である。この図１０を用いて、第４
の実施例の液晶表示装置のＴＦＴ基板上の薄膜パターン
の構成を説明する。
【００３１】この第４の実施例は、図３に示す第２の実
施例において、小画素電極Ｂ１の小画素電極Ａ１、Ａ２
と重なる部分に、１箇所以上の開口部１７を形成してい
る。なお、図１０において、１０〜１５に関しては第１
〜第３の実施例と同じであるので、説明は省略する。上
述の構成のＴＦＴ基板にＴＮ型液晶を用いて液晶表示装
置を構成すれば、第３の実施例と同様に、一画素内で液
晶層に印加される電界強度が異なる領域が多数形成され
る。したがって、一画素内の電圧−透過率特性を多段階
に異ならせることができ、視角範囲をより広くすること
が可能となる。また、第３の実施例と同様に、画素電極
が従来よりも多数の小画素電極で構成されるので、画素
に冗長性を持たせることも可能となる。
施例において、小画素電極Ｂ１の小画素電極Ａ１、Ａ２
と重なる部分に、１箇所以上の開口部１７を形成してい
る。なお、図１０において、１０〜１５に関しては第１
〜第３の実施例と同じであるので、説明は省略する。上
述の構成のＴＦＴ基板にＴＮ型液晶を用いて液晶表示装
置を構成すれば、第３の実施例と同様に、一画素内で液
晶層に印加される電界強度が異なる領域が多数形成され
る。したがって、一画素内の電圧−透過率特性を多段階
に異ならせることができ、視角範囲をより広くすること
が可能となる。また、第３の実施例と同様に、画素電極
が従来よりも多数の小画素電極で構成されるので、画素
に冗長性を持たせることも可能となる。
【００３２】なお、上記実施例では、小画素電極Ｂ１に
１箇所以上の開口部１７を形成したが、小画素電極Ａ
１、Ａ２の小画素電極Ｂ１と重なる部分に開口部を形成
しても、上述の実施例と同様の効果が得られる。また、
上記実施例は、第２の実施例を応用したものであるが、
第１の実施例および第３の実施例を応用しても、上述の
実施例と同様の効果が得られる。
１箇所以上の開口部１７を形成したが、小画素電極Ａ
１、Ａ２の小画素電極Ｂ１と重なる部分に開口部を形成
しても、上述の実施例と同様の効果が得られる。また、
上記実施例は、第２の実施例を応用したものであるが、
第１の実施例および第３の実施例を応用しても、上述の
実施例と同様の効果が得られる。
【００３３】〔第５の実施例〕図１１は、この発明の第
５の実施例における液晶表示装置のＴＦＴ基板上の薄膜
パターンの構成を示す断面図である。図１１を用いて、
第５の実施例の液晶表示装置のＴＦＴ基板上の薄膜パタ
ーンの構成を説明する。この第５の実施例は、図３に示
す第２の実施例と異なるのは、２層目の小画素電極Ａ１
ｂ、Ａ２ｂをゲート絶縁膜１２と層間絶縁膜１４との間
に多結晶シリコン薄膜により形成し、さらに、ゲート電
極１３ｂを多結晶シリコン薄膜で形成してあり、ゲート
絶縁膜１２の形成後に、ゲート電極１３ｂと小画素電極
Ａ１ｂ、Ａ２ｂとを多結晶シリコン薄膜で同時に形成し
た点である。なお、図１１において、１０、１１、１
２、１４、１５、Ｂ１に関しては、図３に示す第２の実
施例と同じであるので、説明は省略する。
５の実施例における液晶表示装置のＴＦＴ基板上の薄膜
パターンの構成を示す断面図である。図１１を用いて、
第５の実施例の液晶表示装置のＴＦＴ基板上の薄膜パタ
ーンの構成を説明する。この第５の実施例は、図３に示
す第２の実施例と異なるのは、２層目の小画素電極Ａ１
ｂ、Ａ２ｂをゲート絶縁膜１２と層間絶縁膜１４との間
に多結晶シリコン薄膜により形成し、さらに、ゲート電
極１３ｂを多結晶シリコン薄膜で形成してあり、ゲート
絶縁膜１２の形成後に、ゲート電極１３ｂと小画素電極
Ａ１ｂ、Ａ２ｂとを多結晶シリコン薄膜で同時に形成し
た点である。なお、図１１において、１０、１１、１
２、１４、１５、Ｂ１に関しては、図３に示す第２の実
施例と同じであるので、説明は省略する。
【００３４】上述の構成のＴＦＴ基板にＴＮ型液晶を用
いて液晶表示装置を構成すれば、第２の実施例と同様
に、画素電極が２層の小画素電極Ａ１ｂ、Ｂ１、Ａ２ｂ
に分割されているので、一画素内で液晶層に印加される
電界強度が互いに異なる領域が３箇所形成され、視野角
の拡大化が実現される。また、小画素電極Ｂ１をＴＦＴ
の構成の一部である半導体層１１と同時に形成し、さら
に、小画素電極Ａ１ｂ、Ａ２ｂをＴＦＴの構成の一部で
あるゲート電極１３ｂと同時に形成するので、ＴＦＴ基
板の製作プロセスを減らすことができる。また同時に、
ＴＦＴのゲート電極１３ｂに透光性半導体薄膜である多
結晶シリコン薄膜を用いるので、従来の画素電極１層構
造のように、容量の形成に非透光性の金属ゲート電極材
料を用いた場合に発生した画素の開口率および有効領域
の低下を回避することもできる。
いて液晶表示装置を構成すれば、第２の実施例と同様
に、画素電極が２層の小画素電極Ａ１ｂ、Ｂ１、Ａ２ｂ
に分割されているので、一画素内で液晶層に印加される
電界強度が互いに異なる領域が３箇所形成され、視野角
の拡大化が実現される。また、小画素電極Ｂ１をＴＦＴ
の構成の一部である半導体層１１と同時に形成し、さら
に、小画素電極Ａ１ｂ、Ａ２ｂをＴＦＴの構成の一部で
あるゲート電極１３ｂと同時に形成するので、ＴＦＴ基
板の製作プロセスを減らすことができる。また同時に、
ＴＦＴのゲート電極１３ｂに透光性半導体薄膜である多
結晶シリコン薄膜を用いるので、従来の画素電極１層構
造のように、容量の形成に非透光性の金属ゲート電極材
料を用いた場合に発生した画素の開口率および有効領域
の低下を回避することもできる。
【００３５】なお上記実施例は、第２の実施例を応用し
たものであるが、第１、第３および第４の実施例を応用
しても、上述の実施例と同様の効果が得られる。また、
上記第１〜第５の実施例は、トップゲート型ＴＦＴに適
用したものであるが、これらをボトムゲート型ＴＦＴに
適用しても上述の実施例と同様の効果が得られる。
たものであるが、第１、第３および第４の実施例を応用
しても、上述の実施例と同様の効果が得られる。また、
上記第１〜第５の実施例は、トップゲート型ＴＦＴに適
用したものであるが、これらをボトムゲート型ＴＦＴに
適用しても上述の実施例と同様の効果が得られる。
【００３６】
【発明の効果】この発明によれば、画素電極を第１およ
び第２の小画素電極として複数個に分割することによ
り、液晶層に印可される電圧を多段階に異ならせること
ができるため、視角範囲をより広くすることが可能とな
り、表示品位の高い液晶表示装置を得ることができる。
また、第１および第２の小画素電極のうちどちらか一方
と薄膜トランジスタの構成の一部である半導体層とが同
一の透光性材料からなるため、同時に形成でき、画素電
極を２層構造にしても、半導体層のパターンの変更のみ
でプロセスの変更は不要となる。また、第１および第２
の小画素電極のうちどちらか一方と薄膜トランジスタの
ゲート電極とが同一の透光性材料からなるため、同時に
形成でき、画素電極を２層構造にしても、ゲート電極の
パターンの変更のみでプロセスの変更は不要となる。し
たがって、ＴＦＴ基板の作製プロセスの増加がなくなっ
たため、スループットが向上され、製造コストが低減さ
れた。また同時に、画素の有効領域および開口率の低下
を伴うことなく、画素電極を複数個に分割することが可
能となった。
び第２の小画素電極として複数個に分割することによ
り、液晶層に印可される電圧を多段階に異ならせること
ができるため、視角範囲をより広くすることが可能とな
り、表示品位の高い液晶表示装置を得ることができる。
また、第１および第２の小画素電極のうちどちらか一方
と薄膜トランジスタの構成の一部である半導体層とが同
一の透光性材料からなるため、同時に形成でき、画素電
極を２層構造にしても、半導体層のパターンの変更のみ
でプロセスの変更は不要となる。また、第１および第２
の小画素電極のうちどちらか一方と薄膜トランジスタの
ゲート電極とが同一の透光性材料からなるため、同時に
形成でき、画素電極を２層構造にしても、ゲート電極の
パターンの変更のみでプロセスの変更は不要となる。し
たがって、ＴＦＴ基板の作製プロセスの増加がなくなっ
たため、スループットが向上され、製造コストが低減さ
れた。また同時に、画素の有効領域および開口率の低下
を伴うことなく、画素電極を複数個に分割することが可
能となった。
【図１】この発明の第１の実施例におけるＴＦＴ基板上
の薄膜パターンを示す断面図および平面図である。
の薄膜パターンを示す断面図および平面図である。
【図２】この発明の第１の実施例の変形例のＴＦＴ基板
上の薄膜パターンを示す断面図である。
上の薄膜パターンを示す断面図である。
【図３】この発明の第２の実施例におけるＴＦＴ基板上
の薄膜パターンを示す断面図および平面図である。
の薄膜パターンを示す断面図および平面図である。
【図４】この発明の第２の実施例の変形例のＴＦＴ基板
上の薄膜パターンを示す断面図である。
上の薄膜パターンを示す断面図である。
【図５】この発明の第２の実施例の変形例のＴＦＴ基板
上の薄膜パターンを示す断面図である。
上の薄膜パターンを示す断面図である。
【図６】この発明の第３の実施例におけるＴＦＴ基板上
の薄膜パターンを示す断面図および平面図である。
の薄膜パターンを示す断面図および平面図である。
【図７】この発明の第３の実施例におけるＴＦＴ基板を
用いたＴＦＴ−ＬＣＤの一画素の等価回路図である。
用いたＴＦＴ−ＬＣＤの一画素の等価回路図である。
【図８】この発明の第３の実施例の変形例のＴＦＴ基板
上の薄膜パターンを示す断面図である。
上の薄膜パターンを示す断面図である。
【図９】この発明の第３の実施例の変形例のＴＦＴ基板
上の薄膜パターンを示す断面図である。
上の薄膜パターンを示す断面図である。
【図１０】この発明の第４の実施例におけるＴＦＴ基板
上の薄膜パターンを示す断面図および平面図である。
上の薄膜パターンを示す断面図および平面図である。
【図１１】この発明の第５の実施例におけるＴＦＴ基板
上の薄膜パターンを示す断面図である。
上の薄膜パターンを示す断面図である。
【図１２】従来のＴＦＴ基板上の薄膜パターンを示す断
面図および平面図である。
面図および平面図である。
【図１３】従来のＴＦＴ基板を用いたＴＦＴ−ＬＣＤの
一画素の等価回路図である。
一画素の等価回路図である。
１１ 半導体層（多結晶シリコン薄膜） １２ ゲート絶縁膜 １３ ゲート電極 １４ 層間絶縁膜 １６ コンタクトホール １７ 開口部 ２０ ＴＦＴ Ａ 小画素電極（ＩＴＯ） Ａ１〜Ａｎ 小画素電極（ＩＴＯ） Ａ１ａ〜Ａｎａ 小画素電極（多結晶シリコン薄膜） Ａ１ｂ，Ａ２ｂ 小画素電極（多結晶シリコン薄膜） Ｂ 小画素電極（多結晶シリコン薄膜） Ｂ１〜Ｂｍ 小画素電極（多結晶シリコン薄膜） Ｂ１ａ〜Ｂｍａ 小画素電極（ＩＴＯ） ３Ａ２〜３Ａｎ 小画素電極−ＴＦＴ間容量 ３Ｂ１〜３Ｂｍ 小画素電極−ＴＦＴ間容量
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (7)
- 【請求項１】 画素電極およびこの画素電極のスイッチ
ング素子として薄膜トランジスタを有するＴＦＴ基板
と、このＴＦＴ基板と液晶層を介して対向配置した対向
基板とを備えた液晶表示装置であって、 前記画素電極は絶縁層を介して互いにその一部に重なり
部分を有する第１および第２の小画素電極からなり、前
記第１および第２の小画素電極のうちどちらか一方と、
前記薄膜トランジスタのソース・ドレイン領域を含む半
導体層とを同一の透光性材料で形成したことを特徴とす
る液晶表示装置。 - 【請求項２】 画素電極およびこの画素電極のスイッチ
ング素子として薄膜トランジスタを有するＴＦＴ基板
と、このＴＦＴ基板と液晶層を介して対向配置した対向
基板とを備えた液晶表示装置であって、 前記画素電極は絶縁層を介して互いにその一部に重なり
部分を有する第１および第２の小画素電極からなり、前
記第１および第２の小画素電極のうちどちらか一方と、
前記薄膜トランジスタのゲート電極とを同一の透光性材
料で形成したことを特徴とする液晶表示装置。 - 【請求項３】 第１および第２の小画素電極のうち少な
くともどちらか一方が複数個からなることを特徴とする
請求項１または２記載の液晶表示装置。 - 【請求項４】 同一の透光性材料が多結晶シリコンであ
ることを特徴とする請求項１，２または３記載の液晶表
示装置。 - 【請求項５】 第１および第２の小画素電極のうち少な
くともどちらか一方の小画素電極の、他方の小画素電極
との重なり部分に、１箇所以上の開口部を形成したこと
を特徴とする請求項１，２，３または４記載の液晶表示
装置。 - 【請求項６】 第１および第２の小画素電極の重なり部
分の１箇所以上をコンタクトホールを介して接続したこ
とを特徴とする請求項１，２，３，４または５記載の液
晶表示装置。 - 【請求項７】 液晶層としてＴＮ型液晶を用いたことを
特徴とする請求項１，２，３，４，５または６記載の液
晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12092794A JPH07325323A (ja) | 1994-06-02 | 1994-06-02 | 液晶表示装置 |
| EP95108263A EP0685757A3 (en) | 1994-06-02 | 1995-05-30 | Liquid crystal display device. |
| TW084105511A TW401525B (en) | 1994-06-02 | 1995-05-31 | Liquid crystal display apparatus |
| US08/456,563 US5680190A (en) | 1994-06-02 | 1995-06-01 | Liquid crystal display apparatus including the same transparent material in the TFT semiconductor layer and a sub-pixel electrode |
| KR2019990002038U KR200201362Y1 (en) | 1994-06-02 | 1999-02-10 | Liquid crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12092794A JPH07325323A (ja) | 1994-06-02 | 1994-06-02 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07325323A true JPH07325323A (ja) | 1995-12-12 |
Family
ID=14798430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12092794A Pending JPH07325323A (ja) | 1994-06-02 | 1994-06-02 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5680190A (ja) |
| EP (1) | EP0685757A3 (ja) |
| JP (1) | JPH07325323A (ja) |
| TW (1) | TW401525B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09269509A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶表示素子及びその製造方法 |
| JP2001235752A (ja) * | 1999-06-25 | 2001-08-31 | Nec Corp | マルチドメイン液晶表示装置 |
| JP2010002907A (ja) * | 2008-06-20 | 2010-01-07 | Samsung Electronics Co Ltd | 表示板およびこれを含む液晶表示装置およびその製造方法 |
| US7656465B2 (en) | 2001-09-07 | 2010-02-02 | Sharp Kabushiki Kaisha | Liquid crystal display and method of manufacturing the same |
| US7842950B2 (en) | 2004-11-25 | 2010-11-30 | Samsung Electronics Co., Ltd. | Display device with field generating electrodes |
| JP2011118432A (ja) * | 1999-06-25 | 2011-06-16 | Nec Corp | マルチドメイン液晶表示装置 |
| JP2016520205A (ja) * | 2013-04-28 | 2016-07-11 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板およびその製作方法、当該アレイ基板を備える表示装置 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100465742C (zh) | 1992-08-27 | 2009-03-04 | 株式会社半导体能源研究所 | 有源矩阵显示器 |
| JP4179483B2 (ja) * | 1996-02-13 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| US6104450A (en) | 1996-11-07 | 2000-08-15 | Sharp Kabushiki Kaisha | Liquid crystal display device, and methods of manufacturing and driving same |
| GB9626103D0 (en) * | 1996-12-16 | 1997-02-05 | Sharp Kk | Display/shutter devices |
| KR19990003712A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
| KR19990056726A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 액정표시소자 |
| GB9907019D0 (en) * | 1999-03-27 | 1999-05-19 | Koninkl Philips Electronics Nv | Thin film transistors and their manufacture |
| KR100736114B1 (ko) * | 2000-05-23 | 2007-07-06 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| JP2002311448A (ja) * | 2001-02-06 | 2002-10-23 | Advanced Display Inc | 液晶表示装置及びその製造方法 |
| JP4027691B2 (ja) * | 2002-03-18 | 2007-12-26 | 株式会社日立製作所 | 液晶表示装置 |
| JP4248306B2 (ja) | 2002-06-17 | 2009-04-02 | シャープ株式会社 | 液晶表示装置 |
| JP2004259796A (ja) * | 2003-02-25 | 2004-09-16 | Sony Corp | 薄膜デバイスの製造方法および薄膜デバイス |
| US7053412B2 (en) * | 2003-06-27 | 2006-05-30 | The Trustees Of Princeton University And Universal Display Corporation | Grey scale bistable display |
| CN101510034B (zh) * | 2003-12-05 | 2013-06-19 | 夏普株式会社 | 液晶显示器 |
| KR101013715B1 (ko) * | 2003-12-23 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101189267B1 (ko) * | 2004-12-03 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 액정 표시 장치 |
| KR101112539B1 (ko) | 2004-07-27 | 2012-02-15 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| KR101112540B1 (ko) * | 2004-10-25 | 2012-03-13 | 삼성전자주식회사 | 다중 도메인 박막 트랜지스터 표시판 |
| KR101112543B1 (ko) * | 2004-11-04 | 2012-03-13 | 삼성전자주식회사 | 다중 도메인 박막 트랜지스터 표시판 |
| KR101133760B1 (ko) | 2005-01-17 | 2012-04-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR100729043B1 (ko) * | 2005-09-14 | 2007-06-14 | 삼성에스디아이 주식회사 | 투명 박막 트랜지스터 및 그의 제조방법 |
| KR101404582B1 (ko) * | 2006-01-20 | 2014-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치의 구동방법 |
| EP1843194A1 (en) * | 2006-04-06 | 2007-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| TWI839708B (zh) | 2006-05-16 | 2024-04-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| US7847904B2 (en) | 2006-06-02 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
| JP4497328B2 (ja) | 2006-10-25 | 2010-07-07 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4899856B2 (ja) * | 2006-12-27 | 2012-03-21 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
| CN103534638B (zh) | 2011-02-14 | 2016-04-27 | 奥特司科技株式会社 | 液晶显示装置 |
| CN102591080B (zh) * | 2012-02-21 | 2014-10-29 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管液晶显示器、基板及其制造方法 |
| TW201341913A (zh) * | 2012-04-06 | 2013-10-16 | Au Optronics Corp | 液晶顯示面板 |
| CN105068348B (zh) * | 2015-09-11 | 2018-03-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示面板及其驱动方法 |
| CN116068820B (zh) * | 2023-02-28 | 2025-06-06 | 惠科股份有限公司 | 阵列基板及制造方法、显示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119257A (ja) * | 1986-11-06 | 1988-05-23 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板の製造方法 |
| US5245452A (en) * | 1988-06-24 | 1993-09-14 | Matsushita Electronics Corporation | Active matric drive liquid crystal display device using polycrystalline silicon pixel electrodes |
| JP2508851B2 (ja) * | 1989-08-23 | 1996-06-19 | 日本電気株式会社 | 液晶表示素子用アクティブマトリクス基板とその製造方法 |
| JPH05107556A (ja) * | 1991-10-14 | 1993-04-30 | Hosiden Corp | 液晶表示素子画素 |
| US5396261A (en) * | 1993-03-01 | 1995-03-07 | Wah-Iii Technology Corporation | Polysilicon gate bus with interspersed buffers for driving a row of pixels in an active matrix liquid crystal display |
| US5319480A (en) * | 1993-03-19 | 1994-06-07 | Honeywell Inc. | Liquid crystal half-tone display with gray level uniformity |
| US5471330A (en) * | 1993-07-29 | 1995-11-28 | Honeywell Inc. | Polysilicon pixel electrode |
| US5483366A (en) * | 1994-07-20 | 1996-01-09 | David Sarnoff Research Center Inc | LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges |
-
1994
- 1994-06-02 JP JP12092794A patent/JPH07325323A/ja active Pending
-
1995
- 1995-05-30 EP EP95108263A patent/EP0685757A3/en not_active Withdrawn
- 1995-05-31 TW TW084105511A patent/TW401525B/zh not_active IP Right Cessation
- 1995-06-01 US US08/456,563 patent/US5680190A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09269509A (ja) * | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶表示素子及びその製造方法 |
| JP2001235752A (ja) * | 1999-06-25 | 2001-08-31 | Nec Corp | マルチドメイン液晶表示装置 |
| JP2011118432A (ja) * | 1999-06-25 | 2011-06-16 | Nec Corp | マルチドメイン液晶表示装置 |
| US7656465B2 (en) | 2001-09-07 | 2010-02-02 | Sharp Kabushiki Kaisha | Liquid crystal display and method of manufacturing the same |
| US7842950B2 (en) | 2004-11-25 | 2010-11-30 | Samsung Electronics Co., Ltd. | Display device with field generating electrodes |
| JP2010002907A (ja) * | 2008-06-20 | 2010-01-07 | Samsung Electronics Co Ltd | 表示板およびこれを含む液晶表示装置およびその製造方法 |
| JP2016520205A (ja) * | 2013-04-28 | 2016-07-11 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板およびその製作方法、当該アレイ基板を備える表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0685757A2 (en) | 1995-12-06 |
| US5680190A (en) | 1997-10-21 |
| TW401525B (en) | 2000-08-11 |
| EP0685757A3 (en) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07325323A (ja) | 液晶表示装置 | |
| US6040882A (en) | Liquid crystal display device having "H" character common electrode and method of fabricating thereof | |
| US7209192B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| CA2054935C (en) | Method of manufacturing flat panel backplanes including redundant gate lines and displays made thereby | |
| US5483366A (en) | LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges | |
| JPH06347821A (ja) | 表示スクリーン製造方法及び該方法で製造された表示スクリーン | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| JP3099274B2 (ja) | ハーフトーンのグレースケールを有する広視角型アクテイブマトリツクス液晶表示装置およびそれを製作する方法 | |
| KR100698048B1 (ko) | 액정표시장치 | |
| CN105204252A (zh) | 薄膜晶体管阵列基板及液晶显示面板 | |
| US20040036815A1 (en) | Liquid crystal display device | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP3375117B2 (ja) | 半導体装置及びその製造方法、及び液晶表示装置 | |
| WO2001081993A1 (en) | Liquid crystal display unit | |
| US5058995A (en) | Pixel electrode structure for liquid crystal display devices | |
| KR20010015376A (ko) | 액정 표시 장치 | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| US6888603B2 (en) | IPS-LCD with a compensation structure for reducing transmittance difference | |
| JPH0614259B2 (ja) | 表示装置 | |
| JPH10260408A (ja) | 液晶表示装置 | |
| JP3119233B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| KR100284810B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20030062592A (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| JP3480682B2 (ja) | 液晶表示装置 |