WO1996002865A1

WO1996002865A1 - Power source circuit, liquid crystal display device, and electronic device

Info

Publication number: WO1996002865A1
Application number: PCT/JP1995/001387
Authority: WO
Inventors: Katsunori Ito
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1994-07-14
Filing date: 1995-07-12
Publication date: 1996-02-01
Anticipated expiration: 1997-01-14
Also published as: EP0721137A4; EP0721137A1; FI961163A7; EP0721137B1; DE69532466T2; US5859632A; FI961163A0; FI961163L; TW283272B; DE69532466D1; KR960705252A; JP3613799B2

Description

明細書

電源回路、液晶表示装置及び電子機器

[技術分野]

本発明は電源回路、該鼋源回路を含む液晶表示装置、該電源回路又は該液晶表示装置を含む電子機器に関する。

[背景技術〕

図 18は時分割駆動される液晶パネルの電極の模式図である。簡単化のためセグメント電極が 9本、コモン電極が 6本からなる液晶パネルを示す。各長方形が液晶パネル内に形成された電極を表しており、これらの電極は、加えられる信号によってセグメント電極（SEG 1〜SEG9) とコモン電極（C〇M 1〜C0 M6) とに分けられる。各電極が交差する正方形の部分は表示ドットを表す。各表示ドットはコンデンサとして働くため、セグメント電極とコモン電極は対応する表示ドッ卜においてコンデンサで結合している。

液晶の高デューティ時分割駆動（6レベル駆動法）に必要な電圧レベル V0〜 V5は、一般に図 19に示す通り、 VO— V 1=V 1— V2=V3— V4=V4 - 5並びに 0> 1〉V2>V3>V4>V5の関係を持つ。ここで V0〜 V2を第 1駆動電圧群、 V3〜V5を第 2駆動電圧群と呼ぶことにする。第 1駆動電圧群 V 0〜 V 2の電圧範囲は、第 2駆動電圧群 V 3〜 V 5の電圧範囲とノンオーバラッブであり且つ離れたものとなる。

図 19は、セグメント電極、コモン電極に加えられる信号波形の例である。セグメント電極に加えられる信号は一般に、フレーム 0 (以下 FROと呼ぶ）の期間では電圧レベル V3と V5との間で切り替わる。またフレーム 1 (以下 FR 1 と呼ぶ）の期間では電圧レベル V0と V 2との間で切り替わる。このセグメント電極における電圧レベルの切り替えは、表示するパターンに依存する。一方、コモン電極に加えられる信号は、 FRO期間では、非選択状態の時に電圧レベル V 4となり、選択状態の時に電圧レベル V0となる。また FR 1期間では、非選択状態の時に電圧レベル V 1となり、選択状態の時に電圧レベル V 5となる。コモン電極が選択状態になる期間は全てのコモン電極で異なっており、複数のコモン電極か'同時に選択状態になる事はない。 FR 0期間と FR 1期間では、液晶を交流駆動するために電圧レベルが反転する。

セグメント、コモン電極での電圧レベルの切り替わりは、液晶パネルに存在する容量の充放電を伴う。この結果、液晶パネルを通して V0〜V5の各電圧レべル間に電流が流れる。以下、このような電流をパネル電流と呼ぶ。セグメント鼋極の電圧レベルは、 V0と V2の間（FR 1期間）あるいは V3と V5の間（F R0期間）で切り替わる。またコモン電極は、大部分の期間で非選択状態となつており、その電圧レベルは大部分の期間で V 1 (FR1期間）あるいは V 4 (F R0期間）となっている。したがって、セグメント電極の電圧レベルの切り替わりに伴うパネル電流（以下、セグメント ·パネル電流と呼ぶ）は、主に、第 1駆動電圧群 V0、 VI、 V2の相互間、あるいは第 2駆動電圧群 V 3、 V4、 V 5 の相互間で流れる。一方、コモン電極の電圧レベルの切り替わりに伴うパネル電流（コモン .パネル電流と表す）は、主に V5と第 1駆動電圧群 V0、 VI、 V 2との間、あるいは V0と第 2駆動電圧群 V 3、 V4、 V 5との間で流れる。このようなパネル電流を供給する電源回路として、特開平 2— 150819号に開示された従来技術がある。図 20にその構成を示す。図 20において、 VD D>VEEの関係を有する外部電源 VDD、 VEEは、電源回路を動作させる電源である。 VDD、 VEE間に抵抗 R 1〜R 5を直列に接続することで、分割電圧レベル VI，〜V4，が生成される。これらの分割電圧レベルは、ボルテージ • フォロア接続された演算増幅器 OP 1〜OP 4に入力される。 OP 1〜OP 4 は、 VDD、 VEEを電源としており、 VI，〜V4，の出力インピーダンスを低くする変換を行う。コンデンサ C 1~C4は、 OP 1〜OP 4の出力電圧レべル V 1〜V4の変動をおさえる平滑コンデンサである。抵抗 R 8〜R 11は演算増幅器 OP 1〜ΟΡ 4の出力電流を制限し、演算増幅器 OP 1〜ΟΡ4の消費電力を減らす働きをする。

しかしながら、この従来技術には以下のような問題点があった。

第 1に、この従来技術には、パネル電流供給の際に無駄に消費している電力が大きいという問題がある。その理由は以下の通りである。この電源回路を用いて液晶パネルを駆動したときに、パネル電流は、 VDDから VE Eへ流れる電流の —部分として供給される。例えば電圧レベル V3から V4へ流れるセグメント - パネル電流を考えると、このセグメント 'パネル電流は図 21に示す様に、最初に電源 VDDから流れ出し、演算増幅器 OP 3を通して液晶パネルに流れ込む。そして液晶パネルから演算増幅器 0 P 4を通り、最終的に電源 VE Eに流れ込む _c このように電圧レベル V3から V4へとセグメント ·パネル電流を供給した場合、 VDDから V 3まで流れる電流は演算増幅器 OP 3の発熱を引き起こす。また V 4から VEEまで流れる電流は演算増幅器 OP4の発熱を引き起こす。即ち、これらの電流は、液晶パネルの駆動に対して有効な働きをしていない。同様の事は他のすべてのパネル電流に対してあてはまる。つまり図 20の電源回路を用いてセグメント 'パネル電流、コモン ·パネル電流を供給する場合、演算増幅器を発熱させる無駄な電力を消費している。ここでコモン ·パネル電流は主に、 V5と第 1駆動電圧群 V0、 VI、 V2との間、あるいは V0と第 2駆動電圧群 V3、 V4、 V5の間で流れる。従って電流の流れる電圧レベル間の電圧は大きく、この電圧と、電源 VDD、 VEE間の電圧との差は小さい。これに対して、セグメント 'パネル電流は主に第 1駆動電圧群 V0、 VI、 V2の相互間、あるいは第 2駆動電圧群 V3、 V4、 V 5の相互間で流れる。従って電流の流れる電圧レべル間の電圧は小さく、この電圧と、 VDD、 VEE間の電圧との差は大きい。このためセグメント ·パネル電流を供給する場合の方が、コモン ·パネル電流の場合よりも、演算増幅器等で消費される無駄な電力の割合が大きいことがわかる。即ち、このような消費電力の無駄を防止するためには、セグメント ·パネル電流の供給手法に対策を施す必要がある。

第 2に、この従来技術には、演算増幅器のアイドリング電流に起因する消費電力 ^大きいという問題がある。即ち、図 20に示すように、この従来技術では、演算増幅器 OP 1〜ΟΡ4は電源 VDD、 VEEにより動作する。しかしながらこの電源 VDD、 VEEは、液晶パネルの駆動電圧を生成するための電源でもあるため、 VDD、 VEE間の電圧は非常に大きい。消費電力は、電流を一定とした場合には電圧に比例する。従って、 VDD、 VEE間の電圧が大きくなれば、演算増幅器 OP 1〜0P4のアイドリング電流に起因して無駄に消費される電力も大きくなる。第 3に、この従来技術では、上記のように電圧差の大きい VDD、 VEEを電源としているため、価格が高い高耐圧の演算増幅器を用いなければならないという問題もある。

一般に、液晶表示装置の高デューティ化を図る場合、電源 VDD、 VEE間の電圧を更に大きくする必要がある。従って、この場合には、上記第 1〜第 3の問題は、更に深刻なものとなる。

なお特開平 3— 200214号公報には、スィツチドキャパシ夕回路を用いて電圧レベル VIから V5、 V2から V4を生成し、これらを液晶パネルに供給する電源回路の従来技術が開示されている。しかしながら、この従来技術は、演算増幅器の個数あるいは電源回路と液晶パネルとの間の結線を減らし、装置の小型化を図ることをその目的としており、本発明のように低消費電力化を目的とするものではない。

またこの従来技術では 5レベル出力となっており、極性反転の前後で、即ち図 22 (A) に示す FR 0期間と FR 1期間で、コモン電極の非選択時の電圧が同 ― (V3=GND) となっている。この電源構成で液晶駆動の高デューティ化を図るためには、図 22 (B) の VI、 V 3間の電圧及び V 3、 V 5間の電圧を大きくする必要がある。このため高耐圧の液晶駆動用ドライバ I Cが必要になるという問題が生じる。従って図 22 (B) の電源構成は、低デューティで液晶を駆動する場合に用いられるのが一般的である。一方、図 22 (C) に示す電源構成の手法は、高デューティで液晶を駆動する場合に図 22 (B) の電源構成で生じる問題を解決するために考案されたものであり、現在、高デューティの液晶駆動に一般的に用いられている手法である。本発明は、この図 22 (C) に示す電源構を対象とするものであり、図 22 (Β) の電源構成を対象とする上記従来技術とはその目的、構成が全く異なる。

本発明は以上述べた技術的課題を解決するためになされたものであり、その目的とするところは、消費電力が小さく安価な電源回路、液晶表示装置及び電子機器を提供することにある。

[発明の開示]

上記目的を達成するために、本発明は、第 1、第 2電圧レベルを含む鼋圧レベルを供給する第 1電源と、前記第 1、第 2電圧レベルとは異なる第 3電圧レベルを含む電圧レベルを供給する第 2電源とに基づき、第 1駆動電圧群と、該第 1駆動電圧群の電圧範囲とノンオーバラップであり且つ離れた電圧範囲を有する第 2 駆動電圧群とを表示素子に対して供給する電源回路であって、

前記第 1電源により動作し、前記第 1駆動電圧群を供給する供給回路と、該供給回路から供給される前記第 1駆動電圧群の電圧レベルを変換して、前記第 3電圧レベルを基準に設定される前記第 2駆動電圧群を出力する電圧変換回路とを含み、

前記電圧変換回路が、

電圧変換用コンデンサと、

該電圧変換用コンデンサに接続され、該電圧変換用コンデンサを前記第 1駆動電圧群により充電するためのオン ·オフ動作を行う第 1スィツチ群と、

前記電圧変換用コンデンサに接続され、該電圧変換用コンデンサを放電し前記第 2駆動電圧群を出力するためのオン · オフ動作を行う第 2スィッチ群とを含むことを特徴とする。

本発明によれば、第 2駆動電圧群は、第 1駆動電圧群の電圧レベルを変換することで得られる。そしてこの第 1駆動電圧群は、第 1電源で動作するインビーダンス変換回路等の供給回路により供給される。従って、ノンオーバラップで離れた電圧範囲を有する第 1、第 2駆動電圧群を、共に第 1電源から電源供給できることになる。この結果、例えば第 1、第 2駆動電圧群の電圧範囲が更に離れた場合においても、第 1電源から供給される必要最低限の電力で表示素子を駆動できることになる。更に供給回路は第 1電源により動作するため、供給回路での無駄な電力の消費を抑えることができる。また供給回路を高耐圧化する必要が無くなるため、低耐圧の製造プロセスを採用することも可能となる。

さて本発明では、第 1スィツチ群をオンすると共に第 2スィツチ群をオフすることで、供給回路を介して第 1電源により電圧変換用コンデンサを充電する。また第 1スィツチ群をオフすると共に第 2スィツチ群をオンすることで、この電圧変換用コンデンサを放電する。そして電圧変換回路からは、第 3電圧レベルと電圧変換用コンデンサの充電電圧により電圧レベルが決められる第 2駆動電圧群が出力される。これにより、第 2駆動電圧群で消費される電力を第 1電源により供給できることになる。

なお第 1駆動電圧群の全てを供給回路により供給する必要はなく、第 1電源の電圧レベルを直接に第 1駆動電圧群として用いてもよい。また供給回路は、抵抗等の素子を介して第 1駆動電圧群を供給してもよい。更に電圧変換回路で変換される第 1駆動電圧群電圧レベルは複数であってもよい。

また本発明は、第 1、第 2電圧レベルを含む電圧レベルを供給する第 1電源と、前記第 1、第 2電圧レベルとは異なる第 3電圧レベルを含む電圧レベルを供給する第 2電源とに基づき、第 1駆動電圧群と、該第 1駆動電圧群の電圧範囲とノンオーバラップであり且つ離れた電圧範囲を有する第 2駆動電圧群とを表示素子に対して供給する電源回路であって、

前記第 1電源により動作し、前記第 1駆動電圧群を供給する第 1供給回路と、前記第 1電源の電圧レベルを変換して、前記第 3電圧レベルを基準に設定される第 3電源の電圧レベルを出力する電圧変換回路と、

前記第 3電源により動作し、前記第 2駆動電圧群を供給する第 2供給回路とを含み、

前記電圧変換回路が、

電圧変換用コンデンサと、

該電圧変換用コンデンサに接続され、該鼋圧変換用コンデンサを前記第 1電源により充電するためのオン ·オフ動作を行う第 1スィッチ群と、

前記電圧変換用コンデンサに接続され、該電圧変換用コンデンサを放電し前記第 3電源の電圧レベルを出力するためのオン ·オフ動作を行う第 2スィツチ群とを含むことを特徴とする。

本発明によれば、第 3電源の電圧レベルは、電圧変換回路を介して第 1電源により供給される。そして、インピーダンス変換回路等の第 2供給回路は、この第 3電源により動作し、第 2駆動電圧群を供給する。従って、結局、第 1、第 2駆動電圧群を共に第 1電源により供給できることになる。しかも、第 1、第 2供給回路は第 1電源により動作するため、第 1、第 2供給回路の消費電力を低減できると共に、第 1、第 2供給回路として低耐圧のものを用いることが可能となる。また本発明は、前記第 1電源の前記第 1、第 2電圧レベルを用いて、前記第 1 駆動電圧群を供給するための 1又は複数の第 1分割電圧レベルを出力する回路と、前記第 3電源の電圧レベルと前記第 2電源の前記第 3電圧レベルとを用いて、前記第 2駆動電圧群を供給するための 1又は複数の第 2分割電圧レベルを出力する回路とを含むことを特徴とする。

本発明によれば、第 1分割電圧レベルは、第 1電源の第 1、第 2電圧レベルにより、第 2分割電圧レベルは、第 3電源の電圧レベルと第 2電源の第 3電圧レべルとから生成される。これにより、第 1電源の電圧レベルと第 2電源の電圧レべルとの間を分割して電圧を生成する必要が無くなる。この結果、第 1電源と第 2 電源との間で流れる電流を低減でき、更なる低消費電力化を図れる。

また本発明は、前記第 3電源を監視し、前記第 1、第 2スィッチ群の少なくとも一方の動作を停止する回路を含むことを特徴とする。

本発明によれば、電圧変換用コンデンサに充放鼋される電流が小さい時に第 1、第 2スィッチ群の動作を停止させることで、第 1、第 2スィッチ群の動作によつて消費される電力等を低減できる。

また本発明は、前記第 3電源を監視し、前記第 1、第 2電源の少なくとも一方から前記第 3電源に電流を供給する回路を含むことを特徴とする。

本発明によれば、供給回路で消費する電力が増大し、電圧変換用コンデンサによる電力供給が追いつかなくなった時に、電力の一部を第 1、第 2電源から供給できる。これにより供給回路の電力供給能力を向上させることができる。

また本発明は、前記電圧変換用コンデンサ、前記第 1、第 2スィッチ群を複数組設け、複数組の第 1スィッチ群を交互にオン 'オフすると共に、複数組の第 2 スィツチ群を交互にオン ·オフし、複数組の電圧変換用コンデンサを交互に充放電することを特徴とする。

本発明によれば、複数組の第 2スィツチ群の中の 1の第 2スィツチ群がオフしている場合にも、この時にオンしている他の第 2スィツチ群を介して電流を供給できる。これにより電圧変換回路から取り出し得る電流を増加させることが可能となる。

また本発明は、前記第 1電源に含まれる電圧レベル間の電圧が低下した場合に、該第 1電源に含まれる電圧レベルと前記第 3電源に含まれる電圧レベルとの間のィンビーダンスを低下させる回路を含むことを特徴とする。

本発明によれば、電源回路を動作させる電源が遮断された場合等に、第 1、第 3電源間のインピーダンスを低下でき、電源回路の出力を速やかに落とすことが可能となる。これにより表示素子の保護等が可能となる。

また本発明は、上記電源回路と、液晶素子がマトリクス状に配置される液晶パネルと、該液晶パネルを駆動する.ための駆動回路とを含む液晶表示装置であって、前記駆動回路が、前記電源回路から供給される前記第 1、第 2駆動電圧群に基づき前記液晶パネルの駆動を行うことを特徴とする。

本発明によれば、液晶パネルの駆動により、第 1駆動電圧群の相互間又は第 2 駆動電圧群の相互間で電流が流れる場合等において、これらの電流を、少ない電圧差の電圧レベルを出力する第 1電源により供給できる。これにより液晶表示装置の高デューティ化等に伴い第 1駆動電圧群と第 2駆動電圧群との間が離れた場合において、無駄な電力の消費を最低限に抑えることができ、低消費電力の液晶表示装置を実現できる。

また本発明は、前記第 1電源が、前記駆動回路の電源となるロジック駆動用電源であることを特徴とする。

本発明によれば、ロジック駆動用電源を用いて液晶駆動用の電圧群を生成できる。これにより液晶表示装置に外部から供給する電源の種類を少なくでき、液晶表示装置の利便性を高めることができる。

また本発明の電子機器は、上記電源回路又は上記液晶表示装置を含むことを特徴とする。

本発明によれば電子機器全体の低消費電力化を図れる。また第 1電源として、電子機器の動作に使用する電源を用いれば、電子機器の電源回路構成の簡易化を図れる。

[図面の簡単な説明]

図 1は、実施例 1の電源回路の構成例を示す図である。

図 2は、 C K 1、 C K 2の信号波形図である。図 3は、実施例 2の電源回路の構成例を示す図である。

図 4は、実施例 3の電源回路の構成例を示す図である。

図 5は、実施例 4の電源回路の構成例を示す図である。

図 6は、インピーダンス低下回路の構成例を示す図である。

図 7は、実施例 5の電源回路の構成例を示す図である。

図 8は、実施例 6の電源回路の構成例を示す図である。

図 9は、スィッチ信号発生回路の構成例を示す図である。

図 10は、実施例 7の電源回路の構成例を示す図である。

図 1 1は、電源供給回路の構成例を示す図である。

図 12は、実施例 8の電源回路の構成例を示す図である。

図 13は、電圧変換回路の他の例を示す図である。

図 14は、パルス制御回路の構成例を示す図である。

図 15は、パルス制御回路の他の例を示す図である。

図 16は、実施例 9の液晶表示装置の構成例を示す図である。

図 17は、実施例 10のパーソナル ·コンビユー夕の構成例を示す図である。図 18は、時分割駆動する液晶パネルの電極の模式図である。

図 19は、セグメント、コモン電極に加える信号を説明するための図である。図 20は、従来の電源回路を示す図である。

図 2 1は、従来の電源回路における電流の流れを説明するための図である。図 22 (A) 、 (B) 、 (C) は、本発明と従来技術との相違を説明するための図である。

[発明を実施するための最良の形態]

以下、本発明の好適な実施例について図面を用いて説明する。

〔実施例 1〕

図 1に、時分割駆動の液晶表示装置に対して本発明を適用した実施例 1の電源回路の構成例を示す。図 1において VDD、 VS S、 VEEは VDD>VS S> VEEなる関係を持つ外部電源である。 VDD、 VS Sは第 1電源の電圧レベルに、 VEEは第 2電源の電圧レベルに相当する。もちろん第 1、第 2電源にこれ以外の電圧レベルを含ませても構わない。図 1に示すように、 VDD及び VEE の間には抵抗 R l、 R2、 R 03が直列に接続され、分割電圧レベル VI，、 V 2 ' が発生する。なお図 1では、 VDD及び VEEの間を抵抗分割したが、 VD D及び VS Sの間を抵抗分割してもよい。

これらの各分割電圧レベルは、 VDD及び VS Sを電源とする演算増幅器（ィンビーダンス変換回路） ΟΡ 1、 OP2に入力される。そして低インピーダンス化された V01、 V02が OP 1、 OP 2から出力される。 V01、 V 02は、演算増幅器の出力電流を制限する抵抗 R 8、 R 9を介して第 1駆動電圧群 V 1、 V2となる。また第 1電源である VDDが、第 1駆動電圧群の 1つである V0となる。但し必ずしも第 1電源の電圧レベルをそのまま第 1駆動電圧群 V0〜V2 の 1つとして使用する必要はない。同様に第 2電源の電圧レベル、例えば VEE を、そのまま第 2駆動電圧群 V3〜V 5の 1つとして使用する必要もない。本実施例では、演算増幅器 OP l、 OP 2等が供給回路に相当する。そして演算増幅器 ΟΡ 1、 0 2は第1電源 00、 VS Sにより動作するため、第 1駆動電圧群 V 0〜V 2は、第 1電源から電源供給されることになる。

C l l、 C 12は電圧変換用コンデンサに相当する。このように本発明の電圧変換用コンデンサは複数であってもよい。 SW11〜SW13は第 1スィッチ群に相当し、 SW14〜SW16は第 2スィツチ群に相当する。そして電圧変換回路は C l l、 C 12及び SW 11〜SW 13、 S W 14〜 S W 16を含むものである。 SW11〜SW13は信号 CK 1によって制御され、 SW14〜SW16 は信号 CK 2によって制御される。ここで SW 11〜SW 16は信号がハイレべル（以下 Hと表す）でオンし、ローレベル（以下 Lで表す）でオフする。

なお実施例 1では第 1、第 2のスィツチ群のオン ·オフは電気的に制御されているが、必要であればリレー等の機械機構を用いるなど他の方法で制御してもよい。また図 1の C 1〜C4は V 1〜V4の電圧変動を抑える平滑コンデンサである

図 2に CK 1、 CK 2の信号波形の例を示す。 CK 1、 CK2は、 SW1 :！〜 SW13と SW14〜SW16とが同時にオンしないように、ノンォ一バラップ信号となっている。即ち、 CK 1が Lであるとき CK2は Hであり、 CK2が L であるとき CK lが Hとなる。また CK 1が立ち下がってから一定時間経過した後に CK 2が立ち上がり、 CK 2が立ち下がってから一定時間経過した後に CK 1が立ち上がる。

CK 1が Hであり CK2が Lである期間では SW11〜SW13がオンし、 S W14〜SW16がオフする。これによりコンデンサ C 11、 C 12は VDD、 V01、 V02により充電され、それそれのコンデンサの端子間に VDD、 V0 1間、 V01、 V02間の電圧が保持される。 CK 1が Lであり CK 2が Hである期間では SW11〜SW13がオフし、 SW14〜SW16がオンする。これによりコンデンサ C 12の下側の端子が VE Eに接続され、コンデンサ C 11、 C 12の上側の端子が、各々、 V3、 V 4を出力する。 CK 1が Hであり CK2 が Lである期間は、 SW14〜SW16がオフし、 C l l、 C 12によっては V 3、 V 4は出力されない。しかしながら C 3、 C4により V3、 V 4は電圧が保持されている。図 2において CK1、 CK 2の立ち上りび立ち下がり部分では、図 1における異なる電圧レベル間の短絡を防ぐため、 CK 1、 CK2が同時に H にならないようになつている。以上の動作が継続的に繰り返されることにより、 V3、 V4から流れる電流を継続的に VDD、 V01、 V02から供給できる。これにより V 3、 V 4を液晶を駆動する電源として用いることが可能となる。

SW11〜SW13、 C l l、 C 12及び SW14〜SW16等から成る回路が、本発明の電圧変換回路に相当する。この電圧変換回路は、 ΟΡ 1、 OP 2等から供給される第 1駆動電圧群 V0、 V01 (VIと同等）、 V 02 (V2と同等）の電圧レベルを変換して、 VEE (第 3電圧レベル）を基準に設定される第 2駆動電圧群 V3、 V4、 V5を出力する。

なお図 1では、 OP 1の出力端子を SW 12に、 OP 2の出力端子を SW 13 に接続しているが、これに代えて、 R8の出力端子を SW12に、 R9の出力端子を SW13に接続してもよい。

演算増幅器のアイドリング電流及びセグメント電極の電圧レベルの切り替わりに起因する電流は、図 20の従来の電源回路では VDD、 VEEで供給されていた。一方、図 1の電源回路ではこれらの電流はすべて VDD、 VSSで供給される。従って図 1の回路を用いた場合、これらの電流に起因する消費電力は従来の (VDD-VS S) / (VDD-VEE) 倍となる。また、図 1の演算増幅器の耐圧は VDD— VS S以上であれば良い。これは図 20の演算増幅器の耐圧として必要な VDD— VEEと比較して小さな値である。つまり図 1の回路では演算増幅器に高価な高耐圧のものを用いる必要はない。さらに演算増幅器の数も、図 20の回路では 4個使用しているのに対し、図 1の回路では 2個ですむという利点がある。

具体的には、 320 X 480 ドット表示（ 1/320デューティ）の液晶表示装置では、 VDD— VEEは 25 V程度であり、 V 0— V 2 = V 3— V 5は 3. 5 V程度である。図 1の電源回路を用い、 VDD、 VS Sとして液晶表示装置のロジック駆動用電源（5V) を用いる。すると演算増幅器のアイドリング電流及びセグメント電極の電圧レベルの切り替わりに起因する電流によって消費される電力を、従来の 1/5程度に減少させることができる。また演算増幅器の耐圧も従来の 1/5程度ですむ。従って図 1の電源回路によれば、前述の従来枝術の問題点を大幅に改善できる。

〔実施例 2〕

図 3に、実施例 2の電源回路の構成例を示す。実施例 1との相違は、電圧変換用コンデンサ、第 1、第 2スィッチ群を複数組、例えば 2組設けている点である。実施例 1と同様に、 VDD、 VS Sは第 1電源の電圧レベルに、 VEEは第 2電源の電圧レベルに相当する。また V 0〜V 2は第 1駆動電圧群に相当し、 V3〜 V 5は第 2駆動電圧群に相当する。実施例 1と同様に第 1電源 VDDが V0としても用いられ、第 2電源 VE Eが V 5としても用いられている。

実施例 1で 1組であった電圧変換用コンデンサ C 1 1は、実施例 2では C 1 1、 C 2 1の 2組となる。同様に、実施例 1で 1組であった C 12は、実施例 2では C 12、 C 22の 2組となる。同様に実施例 2では、第 1スィッチ群として SW 1 1〜SW13及びSW2 1〜SW23が設けられ、電圧変換用コンデンサに対応して第 1スィツチ群が 2組設けられている。また第 2スィッチ群として SW 1 4〜SW 16及び SW24〜SW26が設けられ、第 2スィツチ群も 2組設けられている。このように本発明の電圧変換用コンデンサ及び第 1、第 2スィッチ群は複数組であってもよい。

3 11〜5 13と5 24〜5 26は信号 CK 1によって制御され、 S W14〜SW16と SW21〜SW23は信号 C K 2によって制御される。 SW 1 1〜SW16、 SW21〜SW26は制御する信号（CK 1又は CK2) が H でオフし、 Lでオンする。 C 1〜C 4は V 1〜V4の変動を抑える平滑コンデンサである。

実施例 2においても、信号 CK1、 CK2として、図 2に示す波形の信号が印加される。信号 CK 1が Hであり CK2が Lである期間では、コンデンサ C 11、 C 12が VDD、 V01、 V 02により充電される。そしてコンデンサ C 21、 C 22の上側の端子（VEEに接続されていない端子）から V3、 V4が出力される。 CK 1が Lであり CK 2が Hである期間では、コンデンサ C 21、 C 22 が VDD、 V01、 V02により充電される。そしてコンデンサ C 1 1、 C 12 の上側の端子から V 3、 V 4が出力される。

実施例 1では、 CK 1が Hであり CK 2が Lである期間では SW14〜SW1 6がオフしているため、 Cl l、 C 12からは V3、 V4の電圧レベルは出力されなかった。即ち上記期間では、 C3、 C 4に保持された電圧が出力される。これに対し実施例 2では、 CK 1が Hであり CK 2が Lである期間では SW24~ SW26がオンしているため、 C21、 C22から V3、 V4が出力される。このように実施例 2では、 V3、 V4から流れる電流を VDD、 V01、 V02から供給する回数が、実施例 1の 2倍になっている。このため、実施例 1と比較して V3、 V4からより多くの電流を取り出すことができる。このように実施例 2 は、実施例 1の利点に加え、取り出し得る電流が大きいという利点を持つ。

〔実施例 3〕

図 4に、実施例 3の電源回路の構成例を示す。図 4において VDD、 VSS、 VEEは実施例 1、 2と同様に外部電源から供給される。実施例 3では、 VDD、 VEE間に抵抗 R 01、 R 02を直列に接続し、分割電圧レベル VI ' を発生させる。そしてこの VI，を、電源 VDD、 VS Sで動作する演算増幅器 OP 1で低インピーダンス化することで、 V01が生成される。実施例 3では、 SW11、 SW12、 SW21、 SW22、 C l l、 C 12、 SW14、 SW15、 SW2 4、 SW25から成る電圧変換回路が設けられ、この電圧変換回路が VDD、 V 0 1の電圧レベルを変換し、第 1駆動電圧群 V0〜V2を出力する。この時、演算増幅器 OP 1は第 1電源 VDD、 VS Sにより動作するため、第 1駆動電圧群 0〜 2は第 1電源 00、 VS Sから供給されることになる。また実施例 3 では、 SW3 1、 SW32、 SW41、 SW42、 C3 1、 C41、 SW34、 SW35、 SW44、 SW45から成る電圧変換回路が設けられ、この電圧変換回路が VDD、 VO 1の電圧レベルを変換し、 VEEを基準に設定された第 2駆動電圧群 V3〜V5を出力する。この時、演算増幅器 OP 1は第 1電源 VDD、 VSSにより動作するため、第 2駆動電圧群 V3〜V5も第 1電源 VDD、 VS Sから供給されることになる。図 4に示すように、 SW 1 1、 SW12、 SW2 1、 SW22、 SW3 1、 SW32、 SW41、 S W42は信号 C K 1によって制御され、 SW14、 SW1 5、 SW24、 SW25、 SW34、 SW35、 S W44、 SW45は信号 CK 2によって制御される。これらのスィッチ制御の方法は実施例 1、 2と同様である。また C 1〜C4は V 1〜V4の変動を抑える平滑コンデンサである。

実施例 3においても、信号 CK 1、 CK 2として、図 2に示す波形の信号が印加される。信号 CK 1が Hであり CK2が Lである期間では、コンデンサ C 1 1、 C 2 1、 C31、 C41は VDD、 V0 1より充電される。 CK 1が Lであり C K 2が Hである期間では、コンデンサ C I 1の一方の端子が電源 VDDに接続され他方の端子が V 1を出力し、コンデンサ C 2 1の一方の端子が V 1に接続され他方の端子が V 2を出力する。またコンデンサ C41の一方の端子が電源 VEE に接続され他方の端子が V 4を出力し、コンデンサ C 3 1の一方の端子が電源 V 4に接続され他方の端子が V 3を出力する。

実施例 1、 2では、図 1、図 3の演算増幅器 OP 1、 OP 2は V0 1、 V02 の電圧レベルを出力する必要がある。このため、演算増幅器の電源として用いられている VS Sを、 V 02より高い電圧レベルにすることはできなかった。これに対して実施例 3では、図 4の演算増幅器〇P 1は、 V 01の電圧レベルを出力すればよい。このため、演算増幅器の電源として用いられている VS Sは、 V0 1より低い電圧レベルであれば良い。即ち実施例 3では、 VDD、 VSS間の電圧を、実施例 1、 2の VDD、 VSS間の電圧よりも小さくすることが可能となる。従って、演算増幅器のアイドリング電流及びセグメント電極の電圧レベルの切り替わりに起因する電流による消費電力を、実施例 2よりも小さくすることができる。また実施例 1、 2では、分割電圧発生用抵抗が VDD、 VEE間に接続される。これに対して実施例 3では、この分割電圧発生用抵抗を VDD、 V S S間に接続することも可能である。従って、この抵抗部分で消費する電力も実施例 1、 2と比較して小さくすることが可能となる。

実施例 3では、電圧レベル VDDに基づいてチャージポンプ回路と同様の構成、動作によって VI、 V2を得ていると考えることができる。また電圧レベル V0 1に基づいて、スィッチト ·キャパシ夕回路として知られる一般的な昇圧回路と同様の構成、動作によって、 VI、 V2を得ていると考えることもできる。しかしながら V 2、 V 3間の電圧は、一般に、 V0、 V 1間の電圧の 10倍以上あり、チャージ .ポンプ回路で _{V 3}、 V4、 V 5を得るためには多くのコンデンサと多くのスィッチが必要となり、実際的ではない。これに対して本実施例では、第 2 駆動電圧群 V 3〜V 5が V EEを基準にして設定されているため、多くのコンデンサ等を用いてチャージ ·ポンプ動作等を行う必要がない。そして第 2駆動電圧群は、 VEEを基準に設定されながらも、第 1電源 VDD、 VSSから電源供給されるため、無駄な電力が消費されない等の利点がある。

〔実施例 4〕

図 5に、実施例 4の電源回路の構成例を示す。実施例 1との相違は、 VDD、 V S S間の電圧が下がった場合に VDD、 VEE間のインピーダンスを低下させるインピーダンス低下回路 51を新たに付加した点である。図 5のダイオード D 1は、 VDD、 VEE間が低インビ一ダンスになった場合に、 V2、 V 3の電圧レベルが逆転するのを防止するためのものである。

図 6にインビーダンス低下回路 51の一例を示す。図 6において VL CDは、インピーダンス低下回路 51を動作させるための外部電源である。 VDD、 VS S間の電圧が M 0 S型電界効果トランジスタ Q1のしきレ、値電圧よりも大きな場合は、 M0S型電界効果トランジスタ Q 1及び Q 3がオンし、 Q 2がオフする。これにより VEEの電圧レベルは VLCDとなる。一方、 VDD、 VS S間の電圧が Q 1のしきい値電圧よりも小さくなつた場合は、 Q 2がオンし、 Q 1及び Q 3がオフする。これにより VEE、 VDD間のインビーダンスが低下し、 VEE の電圧レベルは VDDとなる。なお図 6の R 20は、 Q 1を流れる電流を制限するための抵抗である。 Q2、 Q 3は常にいずれか一方がオフしているので、図 6 の回路の消費電力は、抵抗 R 20を大きくすることで低く抑えることができる。本発明の電源回路では、図 20の従来例と異なり、 VDD、 VEE間に演算増幅器が接続されていない。従って VDD、 VEE間及び V0、 V5間が非常に高インビーダンスになる。また電圧レベルを安定させるため、例えば外部電源 VS S、 VEE間、 VDD、 VS S間には大きな容量を持つコンデンサが挿入されていることが一般的である。このような外部電源を用いて動作している電源回路により液晶を駆動した場合、外部電源を切った時に、電源 VEEが浮いた状態になる。これにより、 VEEの電圧レベルが VDD又は VS Sの電圧レベル近くまで落ちるまでに必要な時間が長くなる。またこれに伴い、 V3、 V4の電圧レベルが落ちるまでの時間も長くなる。そのため外部電源を切った時、長時間、液晶に直流電圧が印加される恐れがある。従ってこれを防ぐために、 VEE (V5) 及び V3、 V4の電圧レベルを速やかに V 0近くまで落としてやる必要があり、そのためには例えば外部電源が切られたらすぐに V D Dと V E Eの間及び V 3、 V 4と VDDの間のィンピーダンスを低下させる必要がある。

図 5の回路では、 VDD、 V01、 V02相互間の電圧の低下は演算増幅器の ΟΡ 1、 OP 2の電源電圧の低下により引き起こされる。そこでインビーダンス低下回路 51が VDD、 VS S間の電圧を調べる。そして、その電圧が Q 1のしきい値電圧よりも小さくなつたときに、第 1電源の電圧レベルである VDDと、第 2電源の電圧レベルである VEE間のィンピーダンスを低くするようにしている。図 5の回路では、 VE Eの電圧レベルが VDD近くになれば、 V3、 V4も自動的に VDD近くの電圧レベルになる。従って、 V3、 V4に対しては特別な回路を付加する必要がない。

図 6に示すインピーダンス低下回路 51では、第 1電源の電圧レベルの低下を、 MOS型電界効果トランジスタを用いて調べている。しかしながらィンピ一ダンス低下回路 51は必ずしもこのような構成とする必要はなく、例えば装置の外部よりインピーダンス低下回路 51に対して制御信号を送ることで、 VSS、 VE E間のインピーダンスを調整してもよい。

以上のように実施例 4によれば、外部電源遮断時に第 2電源の電圧レベルが落ちるのに時間がかかるという問題は解決され、液晶をより安全に駆動することができる。

〔実施例 5〕

図 7に、実施例 5の電源回路の構成例を示す。図 20に示す従来例との主な相違は、演算増幅器 OP 1〜ΟΡ4の電源部である。図 7において VDD、 VSS は第 1電源の電圧レベルに、 V EEは第 2電源の電圧レベルに、 Voは第 3電源の電圧レベルに相当する。また C 1 1は電圧変換用コンデンサに、 SW1、 SW 2は第 1スィッチ群に、 SW3、 SW4は第 2スィッチ群に相当する。 SW1、 SW2は信号 CK 1によって制御され、 SW3、 SW4は信号 CK 2によって制御される。

ボルテージ .フォロア接続された演算増幅器 0P 1、 0?2等は第1供給回路に相当する。そして演算増幅器 OP 1、 OP2は第 1電源 VDD、 VSSにより動作するため、第 1駆動電圧群 V0〜V2は、第 1電源から電源供給されることになる。

SW1、 SW2、 C l l、 SW3、 S W 4等から成る回路は電圧変換回路に相当する。この電圧変換回路は、第 1電源の電圧レベル VDD、 VSSを変換して、 VEE (第 3電圧レベル）を基準に設定される第 3電源の電圧レベル Voを出力する。

ボルテージ · フォロア接続された演算増幅器 0P 3、 OP4等は第 2供給回路に相当する。これらの OP3、 OP4は、 Vo、 VEEにより動作し、電圧を 1 対 1に変換すると共に、第 2駆動電圧群 V 3〜 V 5を供給するためのィンビーダンス変換を行う。

但し第 1、第 2供給回路は、ボルテージ 'フォロア接続された演算増幅器に限らず、演算増幅器を用いた他の回路であってもよいし、バイポーラ . トランジス夕、電界効果トランジスタ等を用いた回路であってもよい。 C0 1は、演算増幅器 OP 3、 OP 4に供給される電源電圧を保持するためのコンデンサである。実施例 5においても、信号 CK 1、 CK 2として、図 2に示す波形の信号が印加される。そして信号 CK 1が Hであり、信号 CK 2が Lである期間では SW1、 SW2がオンし、コンデンサ C 1 1は電源 VDD、 VS Sにより充電される。一方、信号 CK 1が Lであり CK 2が Hである期間では SW3、 SW4がオンし、 C 1 1の一方の端子が VEEに接続され、他方の端子が¥₀ = ££+¥00— V S Sの電圧レベルを出力する。この Voの電圧レベルは C 01によって保持される。即ち、次に信号 CK 1が H、 CK 2が Lとなった場合にも、コンデンサ C 0 1により Voの電圧レベルがほぼ一定に保持される。以上により演算増幅器〇 P 3、 OP4は、 VDD— VS Sの電圧で動作することになる。即ち実施例 1等と同様に、 0P 3、 0P4で消費する電力は第 1電源 VDD、 VSSから供給される。

演算増幅器のアイドリング電流及びセグメント電極の電圧の切り替わりに起因する電流は、図 20の従来例では VDDと VEEから供給されていた。これに対し本実施例では、これらの電流はすべて VDD、 VS Sから供給される。従って、これらの電流に起因する消費電力は大幅に減少する。また本実施例では、演算増幅器の耐圧は VDD— VS S以上であればよいので、図 20の従来例で使用される演算増幅器の耐圧として必要な VDD— VEEと比較して、小さな値ですむ。つまり本実施例では演算増幅器に高価な高耐圧のものを用いる必要がない。また第 1駆動電圧群 V0〜V2、第 2駆動電圧群 V3〜V5は、従来例と同様に演算増幅器により安定化されているため、 V0〜V 5の安定性は従来例と同等となる。

〔実施例 6〕

図 8に、実施例 6の電源回路の構成例を示す。上記実施例 5との相違は、スィツチ信号発生回路 1 1を新たに付加した点である。スィッチ信号発生回路 1 1は、第 3電源 V 0の電圧レベルを監視し、この V oの電圧レベルに応じて第 1スイツチ群 SW1、 SW2、第 2スィッチ群 SW3、 SW4の少なくとも一方の動作を停止させるものである。

以下、スィッチ信号発生回路 11の動作の詳細について説明する。

スィッチ信号発生回路 11は、 Voの電圧レベルを監視する。そして Voの電圧レベルが所与の基準電圧レベル（以下 Vr lと表す）まで低下したら、図 2に示す波形の信号 CK 1、（： 2を信号（ 1< 1' 、 CK2' として出力し、 Voの電圧レベルを上昇させる。一方、 Voの電圧レベルが基準電圧レベル Vr 1以上であれば、信号 CK 1' 、 CK 2 ' を共に Lにし、スィッチ SW1〜SW4の動作を停止する。ここで Voの電圧レベルは、演算増幅器 0P 3、 0P4が動作可能となる電圧レベル以上に設定される。またこの Voの電圧レベルは、スィッチ SW3、 SW4等がオフしている時にもコンデンサ C 12に保持される。演算増幅器 0P3、 0P4が電流をほとんど必要としないときには、 Voの電圧レベルは長時間 Vo >Vr 1の状態にあるため、スィツチ SW 1〜SW4はほとんど動作しない。一方、演算増幅器 0P 3、 0P 4が多くの電流を必要とするときには、 Vo>Vr 1である時間が短くなり、単位時間あたりの SW1〜SW4の動作回数が増大する。基準電圧レベル Vr 1を、演算増幅器 0P3、 0P4が動作可能となる電圧レベル以上に設定しておけば、スィッチ SW 1〜SW4は、電源 VD D、 VS Sから演算増幅器 OP 3、 OP 4に電流を供給するのに必要な最低限のスィッチ回数で動作するようになる。これによりスィツチ SW1〜SW4を動作させるのに必要な電力を低減できる。

このようなスィッチ信号発生回路 11は例えば図 9の回路で実現できる。図 9 において、コンパレー夕 51は、 Voの電圧レベルと基準電圧レベル Vr 1とを比較するものである。基準電圧レベル Vr 1を得るには例えば電源 VDD、 VE Eを抵抗分割しても良いし、ツエナ一 ' ダイオード等を用いても良いし、図 8の中にある適当な電圧レベルを用いても良い。レベルシフタ 52は、コンパレ一夕 51の出力をロジック用電圧に変換するものでである。信号ライン 501, 50 2には、図 2示す波形の信号が入力される。レベル 'シフタ 52の出力は、 Vo く Vr lのとき Hとなり、 Vo>Vr lのとき Lとなる。従って Voく Vr lの時には、 AND 53、 54の出力信号 CK 1，、 CK 2 ' として、図 2に示す波形の信号 CK 1、 CK 2が出力される。一方、 Vo >V r 1のときは、 CK 1，、 CK 2 ' はともに Lとなる。

実施例 6では、 SW1〜SW4が停止している場合等に、 Voの電圧レベルが変動する。しかしながら演算増幅器 OP 3、 OP 4が動作可能となる電圧レベル以下にならないように、 Voが制御されているため、演算増幅器 OP 3、 OP 4 の働きによって電圧レベル V3、 V4はほとんど変動しない。従って、従来の電源回路と比較して表示品位が低下する事はない。

〔実施例 7〕

図 10に、実施例 7の電源回路の構成例を示す。上記実施例 5との相違は、電源供給回路 2 1を新たに付加した点である。スィッチ S W 1〜 S W 4は実施例 1 と同様の動作をする。但し信号 CK 1、 CK2としては、図 2に示す波形の信号を用いても良いし、図 8のスィッチ信号発生回路 1 1が出力する信号 CK 1 ' 、 CK 2 ' を用いても良い。なお C 12は、 Vo、 VEE間の電圧を保持するためのコンデンサである。

電源供給回路 21は、第 3電源の Voの電圧レベルを監視し、第 1、第 2電源の少なくとも一方（図 10では VS S) から第 3電源 Voに電流を供給するものである。

以下、電源供給回路 2 1の動作の詳細について説明する。

電源供給回路 21は Voの電圧レベルを監視する。そして Voの電圧レベルが所与の基準電圧レベル（以下 Vr 2と表す）まで低下したら、電源 VS Sから V 0へ電流を流し、 Voを上昇させる。一方、 Voの電圧レベルが基準電圧レベル Vr 2以上であれば、電源 VS Sと Voとの間を遮断する。基準電圧レベル Vr 2は、演算増幅器 0P 3、 0P 4が動作可能となる電圧レベル以上に設定される。演算増幅器 0P 3、 0P 4がそれほど多くの電流を必要としないときには、スィツチ SW1〜SW4及びコンデンサ C 1 1の働きによって、演算増幅器 0P 3、 0 P 4で消費する電流は電源 VDD、 VS Sから供給される。この時、電源供給回路 2 1は特に何の働きもしない。演算増幅器 0P 3、 0P 4が多くの電流を必要とし、その電流を、スィッチ SW 1〜SW4及びコンデンサ C 1 1の働きによつて電源 VDD、 VS Sから供給しきれなくなった場合に、 Voの電圧レベルは低下し、 Vo<Vr 2となる。このとき電源供給回路 2 1は、電源 VS Sから V 0へ電流を供給し、演算増幅器 OP 3、 OP 4の動作可能電圧を確保する。但し電源供給回路 2 1が働いている場合でも、演算増幅器 OP 3、 OP4の電流の一部は電源 VDD、 VS Sから供給されている。

このような電源供給回路 2 1は、例えば図 1 1の回路で実現できる。図 1 1において、コンパレー夕 61は、 Voの電圧レベルと、適当な方法で得られた基準電圧レベル Vr 2とを比較する。抵抗 63は、トランジスタ 62を保護するための抵抗である。トランジスタ 62は、 Voく Vr 2のときオンとなり、電源 VS Sから Voへ電流を流し、 Vo>Vr 2のときオフとなり、電源 VS Sと Voとの間を遮断する。

実施例 7によれば、 Voの電圧レベルは変動するが、演算増幅器 0P 3、 OP 4の働きによって、電圧レベル V3、 V4についてはほとんど変動しない。従つて、従来の電源回路と比較して表示品位が低下するような事はない。

実施例 7の電源回路を用いて、パネル ·サイズの大きな液晶表示装置を駆動した場合を考える。パネル電流は、パネル ·サイズの大きな液晶パネルほど大きい。しかし文字パターンのような典型的な表示をしている場合は、セグメント 'パネル電流はそれほど大きくならない。このため他の実施例と同様に電源 VDD、 V S Sから演算増幅器 OP 3、 OP 4へ電流が供給され、他の実施例と同様に低消費電力化が図れる。また非常に大きなセグメン卜 ·パネル電流が必要な特殊パ夕ーンを表示し、演算増幅器〇P 3、 OP4に必要な電流を、スィッチ SW1〜S W 4及びコンデンサ C 1 1の働きによって電源 VDD、 VS Sから供給しきれなくなつた場合を考える。この場合においても、電流の不足分を電源 VS S、 VE Eから供給することで、演算増幅器 0P 3、 OP 4は正常に動作し、適正な電圧レベル V3、 V4を出力できる。つまり実施例 7によれば、スィッチ SW1〜S W4、コンデンサ C 1 1等の能力を低く押さえたまま、液晶表示装置が使用され得る全ての条件にわたって電圧レベル V 1〜V 4を安定に出力できるとともに、液晶表示装置が普通に使用される条件での消費電力を低減できる。

〔実施例 8〕図 12に、実施例 8の鼋源回路の構成例を示す。図 12において、 VDD、 V S Sは第 1電源の電圧レベルに、 VEEは第 2電源の電圧レベルに、 Voは第 3 電源の電圧レベルに相当する。また C 11は電圧変換用コンデンサに、 SW1、 SW2は第 1スィッチ群に、 SW3、 SW4は第 2スィッチ群に相当する。 SW 1〜SW4は、パルス制御回路 20から出力される信号 CK 1、 CK2によって制御される。

実施例 8では、演算増幅器 OP 1等が第 1供給回路に相当する。演算増幅器 0 P 1は第 1電源 VDD、 VS Sにより動作するため、第 1駆動電圧群 V0〜V2 は、第 1電源から電源供給されることになる。また実施例 1等と異なり、第 1鼋源 VDD、 VSS間を抵抗 R l、 R 2で分割した電圧が演算増幅器 OP 1に入力される。そして、この分割電圧レベルを演算増幅器 OP 1によりインビーダンス変換したものが、 VIとして出力される。但し OP 1を設けずに、この分割電圧レベルをそのまま V 1として出力することも可能である。また図 12では、第 1 電源 VDD、 VSSをそのまま V0、 V2として用いているが、必ずしもそのようにする必要はない。なお C l、 C 2は電圧平滑用のコンデンサである。

電圧変換回路 10は、 SW1、 SW2、 C l l、 SW3、 SW4等を含み、第 1電源の電圧レベル VDD、 VSSを変換して、 VEE (第 3電圧レベル）を基準に設定される第 3電源の電圧レベル Voを出力する。

実施例 8では、演算増幅器 OP 4等が第 2供給回路に相当する。演算増幅器 0 P4には、 Vo、 VEE間を抵抗 R4、 R 5で分割した電圧が入力される。そして、この分割電圧レベルを演算増幅器 OP 4によりインピーダンス変換したものが、 V4として出力される。但し OP4を設けずに、この分割電圧レベルをそのまま V4として出力することも可能である。また図 12では、 Vo、 VEEをそのまま V3、 V5として用いているが、必ずしもそのようにする必要はない。なお C3、 C4は電圧平滑用のコンデンサである。また図 12において C 12 は必ずしも設ける必要はなく、 Voの電圧保持は C3、 C 4等で代用できる。実施例 8では、演算増幅器 OP 1は第 1電源 VDD、 VSSから電源供給され、 VDD— VS Sの電圧で動作する。またパルス制御回路 20からは、図 2に示す波形の信号が入力されるため、実施例 5等と同様の動作により、 Voの電圧レべルは VEE + VDD— VS Sとなる。これにより、演算増幅器 OP 2も第 1電源 VDD、 VSSから電源供給され、 VDD— VS Sの電圧で動作することになる c 以上により演算増幅器のアイドリング電流及びセグメント電極の電圧の切り替わりに起因する電流を大幅に低減でき、低消費電力化を図れる。

また実施例 1等あるいは従来例では、分割電圧レベルを得るための抵抗は VD D、 VEE間に接続されていた。従って、液晶表示装置の高デューティ化等に伴い、 VDD、 VEE間の電圧が大きくなると、これらの抵抗を流れる電流も増加し、低消費電力化が妨げられる。これに対して実施例 8では、抵抗 R l、 R2は VDD、 VSS間に接続され、抵抗 R4、 R5は Vo、 VEE間に接続される。そして液晶表示装置が高デューティ化しても、 VDD、 VEE間の電圧は大きくなるが、 VDD、 VSS間及び Vo、 VEE間の電圧はそれほど変化しない。従つて、これらの抵抗を流れる電流も大きくならず、実施例 1等よりも更に低消費電力化を図れる。

さて図 12では、電圧変換回路を SW1〜SW4、 C 1 1等で構成したが、電圧変換回路はこのような構成に限られるものではない。例えば図 13の電圧変換回路 9は、トランス T l、ダイオード D l、スィッチ SW1を含む。スィッチ S W 1は、パルス制御回路 19からの信号 CK 3によってオン ·オフするものであり、 SW1としては、バイポーラ ' トランジスタ、 MOSFET、リレー等のスイッチ素子を用いることができる。電圧変換回路 9は、入力 '出力間が絶縁されたスイッチング ' レギユレ一夕回路に相当する。信号 CK3により SW1をオン 'オフし、トランス T 1の一次コイルに交流電流を流すことで、トランス T 1の二次コイルに交流電流を発生させる。そして発生した交流電流をダイォード D 1 により整流すると共に、ダイォード D 1の一方の端子に発生する電圧をコンデンサ C 12により平滑化する。これにより VDD、 VS Sと絶縁された直流電圧レベル Voが発生される。パルス制御回路 19は、 Vo (V3) 、 VEE (V 5 ) 間の電圧をフィードバックし、 Vo、 VE E間の電圧が一定に保たれるように、信号 CK 3を制御する。

以上のように電圧変換回路の構成としてはあらゆる構成のものを採用できる。なお図 14、図 15に、パルス制御回路の構成の一例を示す。 SW1、 SW2 と SW4、 SW4とが同時にオンすると、 V oの電圧レベルが低下する等の不具合が生じる。このため信号 CK 1と CK 2とは、図 2に示すようなノンオーバラップの信号である必要がある。そこで図 14では、発振回路 70から出力される発振信号を、 AND 72、 NOR 74, D E LA Y 76から成る回路に入力して、信号 CK 1、 CK2を得ている。一方、図 15では、外部から供給されるクロック信号を分周回路 78により分周し、これを AND 72、 NOR 74, DELA Y 76から成る回路に入力している。図 1 5の回路では発振回路が必要ないため、図 15の回路には、回路規模及び消費電力を小さくでき集積回路化しやすいという利点がある。

〔実施例 9〕

図 16の実施例 9は、本発明の電源回路を含む時分割駆動の液晶表示装置の構成例を示すものである。この液晶表示装置 34は、電源変換回路 31、電源回路 32、表示ュニット 33を含み、表示ュニット 33は、液晶素子がマトリクス状に配置される液晶パネル 35と、この液晶パネル 35を駆動するための駆動回路 36を含む。電源回路 32は、実施例 1〜 8で説明した電源回路を用いる。電源回路 32で生成された電圧レベル V0〜V 5は表示ュニット 33に供給される。電源 VDD、 VS Sはロジック駆動用の電源（デジタル電源）であり、駆動回路 36を制御する信号 SGNとともに液晶表示装置 34の外部から供給される。電源変換回路 3 1は、電源 VDD、 VS Sから電源 VEEをつくる回路であり、電源 VEEを電源回路 32に供給する。図 1 6では、電源変換回路 31を用いて液晶表示装置の内部で電源 VE Eを生成しているが、液晶表示装置 34の外部から電源回路 32に電源 V EEを供給する構成としてもよい。

電源回路 32に図 20の従来例を用いた場合、電源 VDDから VE Eに大きな電流が流れ、この電流を供給する電源変換回路 3 1は大規模にならざるを得なかつた。そのため液晶表示装置 34に電源変換回路 3 1を内蔵させることは実装スペース的に困難であった。しかしながら電源回路 32として、実施例 1〜8に示す構成のものを用いれば、電源 VDDから V EEに流れる電流を大幅に低減でき、電源変換回路 31を小規模化できる。これにより液晶表示装置 34への電源変換回路 31の内蔵及び液晶表示装置の小規椟化等を図れる。

また本実施例によれば、外部から電源 VDD、 VSSを供給するだけで良く、液晶表示装置に必要な電源の種類を少なくでき、その利便性を上げることができる。また本実施例では、駆動回路 36等の電源となるロジック電源 VDD、 VS Sを用いて、液晶駆動電圧群 V0〜V 5を生成している。従って液晶表示装置に必要な電源の種類を更に少なくでき、利便性を更に向上できる。

〔実施例 10〕

実施例 10は、本発明の電源回路を具備した液晶表示装置を、電子機器の 1つであるパーソナル ·コンビユー夕に搭載した例を示すものであり、図 17にその構成例を示す。このパーソナル ·コンピュータ 48は、電源 41、 CPU 42、メモリ 43、 I/O (入出力ポート） 44、キーボード、マウス等の入力機器 4 5、 LCDコントロール回路 46、液晶表示装置 47を含む。 LCDコントロール回路 46は、 I/O 44から出力された信号を液晶表示装置の制御信号に変換する回路である。液晶表示装置 47としては例えば実施例 9で示した構成のものを用いる。電源 41は、例えばロジック電源 VDD、 VSSを供給する。

このように実施例 9の液晶表示装置 47を用いることによって、パーソナル · コンビユー夕 48全体での消費電力を低減できる。また必要とされる電源は VD D、 VSSのみであるため、パーソナル 'コンビユー夕 48の電源回路構成が簡単になる。以上の改善は、パーソナル 'コンピュータに限らず、本発明の電源回路を具備した液晶表示装置を用いた全ての電子機器に対して適用できる。

なお、本発明は上記実施例 1〜 10に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。

例えば上記実施例では、 6レベル法で時分割駆動する液晶表示装置に本発明を適用した場合について説明した。しかしながら本発明はこれに限らず、 6レベル法以外の駆動方法で駆動する液晶表示装置、あるいは液晶素子以外の表示素子を駆動する表示装置等、種々のものに適用できる。

また上記実施例では、第 1駆動電圧源を V0〜V2とし、第 2駆動電圧源を V 3〜V5としたが、この逆でも構わない。また電源回路の構成としては、実施例 1〜 8を組み合わせた種々の構成のものを採用できる。例えば実施例 2 (図 3) 、実施例 3 (図 4) 、実施例 4 (図 5) の手法は実施例 1の改良として説明したが、実施例 5 (図 7) 、実施例 6 (図 8) 実施例 7 (図 10) 、実施例 8 (図 12、 13) 等の改良としても採用できる。同様に実施例 6、実施例 7の手法も、実施例 5のみならず他の実施例の改良としても採用できる。

Claims

請求の範囲

( 1 ) 第 1、第 2電圧レベルを含む電圧レベルを供給する第 1電源と、前記第 1、第 2電圧レベルとは異なる第 3電圧レベルを含む電圧レベルを供給する第 2電源とに基づき、第 1駆動電圧群と、該第 1駆動電圧群の電圧範囲とノンオーバラッブであり且つ離れた電圧範囲を有する第 2駆動電圧群とを表示素子に対して供給する電源回路であって、

前記電圧変換回路が、

電圧変換用コンデンサと、

該電圧変換用コンデンサに接続され、該鼋圧変換用コンデンサを前記第 1駆動電圧群により充電するためのオン ·オフ動作を行う第 1スィツチ群と、

前記電圧変換用コンデンサに接続され、該鼋圧変換用コンデンサを放電し前記第 2駆動電圧群を出力するためのオン ·オフ動作を行う第 2スィツチ群とを含むことを特徴とする電源回路。

( 2 ) 第 1、第 2電圧レベルを含む電圧レベルを供給する第 1電源と、前記第 1、第 2電圧レベルとは異なる第 3電圧レベルを含む電圧レベルを供給する第 2電源とに基づき、第 1駆動電圧群と、該第 1駆動電圧群の電圧範囲とノンオーバラッブであり且つ離れた電圧範囲を有する第 2駆動電圧群とを表示素子に対して供給する電源回路であって、

前記電圧変換回路が、

電圧変換用コンデンサと、該電圧変換用コンデンサに接続され、該電圧変換用コンデンサを前記第 1電源により充電するためのオン ·オフ動作を行う第 1スィツチ群と、

前記電圧変換用コンデンサに接続され、該電圧変換用コンデンサを放電し前記第 3電源の電圧レベルを出力するためのオン ·オフ動作を行う第 2スィッチ群とを含むことを特徴とする電源回路。

( 3 ) 請求項 2において、

前記第 1電源の前記第 1、第 2電圧レベルを用いて、前記第 1駆動電圧群を供給するための 1又は複数の第 1分割電圧レベルを出力する回路と、

前記第 3電源の電圧レベルと前記第 2電源の前記第 3電圧レベルとを用いて、前記第 2駆動電圧群を供給するための 1又は複数の第 2分割電圧レベルを出力する回路とを含むことを特徴とする電源回路。

( 4 ) 請求項 2において、

前記第 3電源を監視し、前記第 1、第 2スィッチ群の少なくとも一方の動作を停止する回路を含むことを特徴とする電源回路。

( 5 ) 請求項 3において、

( 6 ) 請求項 2において、

前記第 3電源を監視し、前記第 1、第 2電源の少なくとも一方から前記第 3電源に電流を供給する回路を含むことを特徴とする電源回路。

( 7 ) 請求項 3において、

( 8 ) 請求項 4において、

' 一

丽 — 記第 3電源を監視し、前記第 1、第 2電源の少なくとも一方から前記第 3電源に電流を供給する回路を含むことを特徴とする電源回路。

( 9 ) 請求項 5において、

( 10) 請求項 1において、

前記電圧変換用コンデンサ、前記第 1、第 2スィッチ群を複数組設け、複数組の第 1スィツチ群を交互にオン ·オフすると共に、複数組の第 2スィヅチ群を交互にオン 'オフし、複数組の電圧変換用コンデンサを交互に充放電することを特徴とする電源回路。

(11) 請求項 2において、

前記電圧変換用コンデンサ、前記第 1、第 2スィッチ群を複数組設け、複数組の第 1スィツチ群を交互にオン ·オフすると共に、複数組の第 2スィツチ群を交互にオン ·オフし、複数組の電圧変換用コンデンサを交互に充放電することを特徴とする電源回路。

( 12) 請求項 3において、

前記電圧変換用コンデンサ、前記第 1、第 2スィッチ群を複数組設け、複数組の第 1スィツチ群を交互にオン ·オフすると共に、複数組の第 2スィツチ群を交互にオン ·オフし、複数組の電圧変換用コンデンサを交互に充放鼋することを特徴とする電源回路。

( 13) 請求項 1において、

前記第 1電源に含まれる電圧レベル間の電圧が低下した場合に、該第 1電源に含まれる電圧レベルと前記第 3電源に含まれる電圧レベルとの間のィンビーダンスを低下させる回路を含むことを特徴とする電源回路。

( 14) 請求項 2において、

前記第 1電源に含まれる電圧レベル間の電圧が低下した場合に、該第 1電源に含まれる電圧レベルと前記第 3電源に含まれる電圧レベルとの間のィンピ一ダンスを低下させる回路を含むことを特徴とする電源回路。

( 15) 請求項 3において、

( 16) 請求項 1乃至 15のいずれかの電源回路と、液晶素子がマトリクス状に配置される液晶パネルと、該液晶パネルを駆動するための駆動回路とを含む液晶表示装置であって、

前記駆動回路が、前記電源回路から供給される前記第 1、第 2駆動電圧群に基づき前記液晶パネルの駆動を行うことを特徴とする液晶表示装置。

(17) 請求項 16において、

前記第 1電源が、前記駆動回路の電源となるロジック駆動用電源であることを特徴とする液晶表示装置。

(18) 請求項 1乃至 15のいずれかの電源回路を含むことを特徴とする電子機

(19) 請求項 16の液晶表示装置を含むことを特徴とする電子機器。

(20) 請求項 17の液晶表示装置を含むことを特徴とする電子機器。