WO1996034409A1 - Chip-abdeckung - Google Patents

Chip-abdeckung Download PDF

Info

Publication number
WO1996034409A1
WO1996034409A1 PCT/DE1996/000616 DE9600616W WO9634409A1 WO 1996034409 A1 WO1996034409 A1 WO 1996034409A1 DE 9600616 W DE9600616 W DE 9600616W WO 9634409 A1 WO9634409 A1 WO 9634409A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
activator
cover according
chip cover
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1996/000616
Other languages
English (en)
French (fr)
Inventor
Detlef Houdeau
Josef Kirschbauer
Christl Niederle
Peter Stampka
Hans-Hinnerk Steckhan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to JP8532078A priority Critical patent/JPH11504164A/ja
Priority to EP96908022A priority patent/EP0823129A1/de
Priority to UA97105206A priority patent/UA57704C2/uk
Publication of WO1996034409A1 publication Critical patent/WO1996034409A1/de
Anticipated expiration legal-status Critical
Priority to US08/958,261 priority patent/US5883429A/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/40—Arrangements for protection of devices protecting against tampering, e.g. unauthorised inspection or reverse engineering
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a chip cover for the complete or partial covering of electrical, electronic, optoelectronic and / or electromechanical components of a chip.
  • Such chip covers protect the covered areas of the chip from damage caused by mechanical force and environmental influences.
  • the chip covers have hitherto been removable, for example by chemical methods (for example using smoking HNO3), so that a precise analysis of the chip circuit and / or manipulations of the chip chips can be carried out in a relatively simple manner. Circuit is possible.
  • the chip cards or smart cards used in the pay-TV sector may be mentioned as an example of this. If a hacker succeeds in analyzing the chip circuit opening the access to a certain TV program with regard to the position and function of individual components and / or the course of the conductor tracks within the chip and to find possibilities by manipulating suitable bridges or the like, he can thereby be able to use a fee-based service free of charge.
  • the present invention is therefore based on the object of developing the chip cover in accordance with the preamble of claim 1 in such a way that third-party analyzes and / or manipulations of chips can be reliably prevented.
  • an activator which, when activated, is capable of completely or partially destroying the electrical, electronic, optoelectronic and / or electromechanical components of the chip, and by attempting to remove the chip cover from the chip , can be activated.
  • the figure shows two stacked chips, the security-relevant areas of which are covered by a chip cover according to an exemplary embodiment of the invention. It although a section is shown, hatching has been omitted for reasons of clarity.
  • reference number 1 denotes a first chip without a housing in the form of a controller.
  • the Siemens SLE 44C20 with ROM, PROM, EEPROM and RAM can be used as a controller.
  • the first chip 1 is attached to a system carrier 3 by means of an adhesive 2.
  • the system carrier 3 can be, for example, a plastic card for producing a chip card or smart card; however, it can also be a flexible printed circuit board or a so-called lead fra e.
  • Conductor tracks 4 made of aluminum run on the upper surface of the first chip 1 according to the figure.
  • the conductor tracks 4 are covered by a first chip cover layer in the form of a structured Si nitride (Si3N4) layer 5.
  • This layer 5 serves to protect the chip against damage from environmental influences, in particular against damage from moisture and wetness.
  • a second chip cover layer in the form of a polyimide layer 6 is provided above the Si3N4 layer 5.
  • the polyimide layer 6 protects the underlying chip structures from mechanical damage.
  • cutouts are provided at which contact points 7 made of aluminum (Al pads) are exposed.
  • ASIC component customer-specific component
  • the second chip 8 is glued to the previously mentioned polyimide layer 6 by means of an adhesive 9.
  • the second chip 2 also has contact points 7 made of aluminum on its upper side according to the figure.
  • the contact points of the first chip and the contact points of the second chip are connected to one another by bonding wires 10.
  • the Globe Top 11 is made of epoxy resin.
  • the first to third chip cover layers 5, 6 and 11 and the adhesives 2, 8 generally consist of materials which can be removed chemically.
  • smoking HNO3 is suitable for this, since it destroys the chip cover, but not the conductor tracks 4 and contact points 7 made of aluminum.
  • activators are provided in the chip cover above these areas.
  • the security-relevant area which is to be protected against external analysis and manipulation is the controller chip 1 which is generally located below in the case of chips arranged one above the other. This area should also be the safety-relevant area in the present exemplary embodiment.
  • the activator is a substance that is activated when it meets a substance that chemically dissolves the chip cover in the form of a solvent, an etching agent or the like, that is to say, for example, when it meets smoking HNO3.
  • a substance with a reducing effect is released, which destroys chip structures made of aluminum, such as the conductor tracks 4, and thus makes external analysis and / or manipulation of the security-relevant chip areas impossible.
  • the activator When not activated, the activator does not attack the chip.
  • the activator is formed by RCI2.
  • Free radicals are formed which, owing to their reducing character, destroy the aluminum structures lying under the chip cover.
  • activators which release oxidizing substances when they meet HNO3, does not lead to the desired success here, because oxidizing substances only influence the aluminum structures until they are coated with an oxide layer, which then forms the aluminum structure gives a self-protection function and therefore does not lead to destruction of the aluminum structures.
  • the activators designated by the reference numeral 12 in the figure can be provided above the security-sensitive area in window-like spaces or recesses which are exposed in the Si 3 4 layer 5 and / or in the polyimide layer 6 for this purpose; In the finished state of the chip card, smart card and the like, the activator is encased by the chip cover in these free spaces or recesses.
  • the activator can also be inserted into the polyimide matrix.
  • the position and location of the activator can be adapted to the changing requirements or the respective chips.
  • the type of activator is preferably adapted to the chemical substances that are suitable for dissolving the chip cover, so that the desired activation of the activator reliably occurs when any solvent meets the activator.
  • the effect of the activation can, however, be chosen as long as this only prevents the analysis and / or the manipulation of the chip.
  • it could also be provided, for example, to destroy the chip by generating heat energy or the like.
  • It can also be provided to provide several different activators, each of which reacts with different solvents in the manner intended, so that even the most varied types of solvents activate at least one activator each.
  • a separate substance can be provided in the chip cover in the same way as the activator, which substance is capable of activating the activator as intended.
  • the activator substance can thus be selected independently of the solvents in question, because when the chip cover is removed, both the activator and the substance which is intended to activate it are released.
  • the provision of the activator described above in the chip cover enables the safety-relevant areas of the chip to be destroyed automatically if an attempt is made to make them accessible by removing the chip cover.
  • the amount of activator to be provided is likewise extremely small with appropriate positioning.
  • Another measure to increase security against third-party analysis and / or manipulation of chips is that the less security-relevant chip, ie in the present embodiment, the ASIC chip 2 exactly above the security-relevant area of the other chip, ie in the present embodiment exactly above the most security-relevant area of the controller chip 1 is arranged. In the absence of optical accessibility, this also prevents the possibility of being able to analyze and / or manipulate the chip without removing the cover.
  • the exemplary embodiment described above concerned a so-called chip-on-chip-on-flex structure with chip-and-wire connection technology. It goes without saying that the invention is not limited to such a structure, but can also be used with individual chips and with any number of arbitrarily arranged and arbitrarily connected chips.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird eine Chip-Abdeckung (5, 6, 11) zur vollständigen oder teilweisen Abdeckung von elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten eines Chips (1, 8) beschrieben. Die Chip-Abdeckung (5, 6, 11) zeichnet sich dadurch aus, dass ein Aktivator (12) vorgesehen ist, der im aktivierten Zustand in der Lage ist, die elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten des Chips (1, 8) ganz oder teilweise zu zerstören, und der durch den Versuch, die Chip-Abdeckung (5, 6, 11) vom Chip (1, 8) zu entfernen, aktivierbar ist. Auf diese Weise ist es möglich, Fremdanalysen und/oder Manipulationen des Chips (1,8) zuverlässig zu verhindern.

Description

Beschreibung
Chip-Abdeckung
Die vorliegende Erfindung bezieht sich auf eine Chip- Abdeckung zur vollständigen oder teilweisen Abdeckung von elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten eines Chips.
Derartige Chip-Abdeckungen schützen die abgedeckten Bereiche des Chips vor Beschädigungen durch mechanische Gewalt und Umwelteinflüsse.
Bei auf Chip Cards, Smart Cards und dergleichen vorgesehenen Chips sind die Chip-Abdeckungen bislang beispielsweise durch chemische Verfahren (z.B. unter Verwendung rauchender HNO3) entfernbar, so daß auf relativ einfache Weise eine genaue Analyse der Chip-Schaltung und/oder Manipulationen der Chip- Schaltung möglich ist.
Die Möglichkeit der Durchführung derartiger Analysen und/oder Manipulationen der Chip-Schaltung ist unerwünscht, weil damit die Möglichkeit des Mißbrauchs besteht.
Als Beispiel hierfür seien die auf dem Pay-TV-Sektor zum Ein¬ satz kommenden Chip Cards bzw. Smart Cards genannt. Gelingt es einem Hacker, die den Zugang zu einem bestimmten TV-Pro¬ gramm eröffnende Chip-Schaltung bezüglich der Lage und der Funktion einzelner Komponenten und/oder des Verlaufs der Lei- terbahnen innerhalb des Chips zu analysieren und Möglichkei¬ ten zu finden, diese durch geeignete Oberbrückungen oder der¬ gleichen zu manipulieren, so kann er dadurch in die Lage ver¬ setzt werden, einen kostenpflichtigen Service gratis zu be¬ nutzen.
Derartige Manipulationsmöglichkeiten sind nicht nur auf dem Pay-TV-Sektor, sondern bei allen Arten von zu Berechtigungs- kontrollen dienenden Chips von Bedeutung und eröffnen unzäh¬ lige Mißbrauchsmöglichkeiten, welche nicht nur finanzielle Verluste, sondern auch ein erhebliches Sicherheitsrisiko zur Folge haben können.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, die Chip-Abdeckung gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß Fremdanalysen und/oder Manipula¬ tionen von Chips zuverlässig verhinderbar sind.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnen¬ den Teil des Patentanspruchs 1 beanspruchten Merkmale gelöst.
Demnach ist ein Aktivator vorgesehen, der im aktivierten Zu- stand in der Lage ist, die elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten des Chips ganz oder teilweise zu zerstören, und der durch den Versuch, die Chip-Abdeckung vom Chip zu entfernen, aktivierbar ist.
Damit ist es möglich, mit der Entfernung der Chip-Abdeckung gleichzeitig eine Zerstörung der sicherheitsrelevanten Berei¬ che des Chips herbeizuführen.
Fremdanalysen und Manipulationen des Chips sind somit zuver¬ lässig verhinderbar.
Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispie¬ len unter Bezugnahme auf die Figur näher erläutert.
Die Figur zeigt zwei übereinandergesetzte Chips, deren sicherheitsrelevante Bereiche durch eine Chip-Abdeckung gemäß einem Ausführungεbeispiel der Erfindung abgedeckt sind. Es ist zwar ein Schnitt dargestellt, jedoch ist aus Gründen der Übersichtlichkeit auf eine Schraffur verzichtet worden.
In der Figur ist mit Bezugszeichen 1 ein erster gehäuseloser Chip in Form eines Controllers bezeichnet. Als Controller ist beispielsweise der Siemens-Baustein SLE 44C20 mit ROM, PROM, EEPROM und RAM einsetzbar.
Der erste Chip 1 ist mittels eines Klebstoffes 2 auf einem Systemträger 3 befestigt.
Der Systemträger 3 kann beispielsweise eine Kunststoffkarte zur Herstellung einer Chip Card oder Smart Card sein; es kann sich aber auch um eine flexible Leiterplatte oder um ein so- genanntes lead fra e handeln.
An der gemäß der Figur oberen Oberfläche des ersten Chips 1 verlaufen Leiterbahnen 4 aus Aluminium.
Die Leiterbahnen 4 sind durch eine ersten Chip-Abdeckungs- schicht in Form einer Struktur-Si-Nitrid(Si3N4) -Schicht 5 bedeckt. Diese Schicht 5 dient dazu, den Chip vor Beschädi¬ gungen durch Umgebungseinflüsse, insbesondere vor Beschädi¬ gungen durch Feuchtigkeit und Nässe zu schützen.
Ober der Si3N4-Schich 5 ist eine zweite Chip-Abdeckungs- schicht in Form einer Polyimid-Schicht 6 vorgesehen. Die Polyimid-Schicht 6 schützt die darunterliegenden Chip-Struk¬ turen vor mechanischen Beschädigungen.
In den genannten Chip-Abdeckungsschichten 5 und 6 sind Aus¬ sparungen vorgesehen, an welchen Kontaktstellen 7 aus Alu¬ minium (Al-Pads) freigelegt sind.
Ober dem ersten Chip 1 ist ein zweiter gehäuseloser Chip 8 in
Form eines ASIC-Bausteins (kundenspezifischer Baustein) vor¬ gesehen. Der zweite Chip 8 ist mittels eines Klebstoffes 9 auf die zuvor bereits erwähnte Polyimid-Schicht 6 aufgeklebt.
Der zweite Chip 2 weist an seiner gemäß der Figur oberen Seite ebenfalls Kontaktstellen 7 aus Aluminium auf.
Die Kontaktstellen des ersten Chips und die Kontaktstellen des zweiten Chips sind durch Bonddrähte 10 miteinander ver- bunden.
Die gesamte vorstehend beschriebene Anordnung ist von einer dritten Chip-Abdeckungschicht in Form eines sogenannten Globe Top 11 umgeben, welches dazu dient, die Anordnung vor Umge- bungseinflüssen und mechanischen Beschädigungen zu schützen. Das Globe Top 11 besteht im vorliegenden Fall aus Epoxidharz.
Die vorstehend beschriebene, in der Figur gezeigte Anordnung ist Teil einer Chip Card, Smart Card oder dergleichen.
Die ersten bis dritten Chip-Abdeckungsschichten 5, 6 und 11 und die Klebstoffe 2, 8 bestehen in der Regel aus Materia¬ lien, die chemisch entfernbar sind. Hierfür eignet sich beispielsweise rauchende HNO3, da diese zwar die Chip- Abdeckung, nicht aber die aus Aluminium bestehenden Leiter¬ bahnen 4 und Kontaktstellen 7 zerstört.
Um zu verhindern, daß auf diese Weise die Möglichkeit einer Femdanalyse und/oder einer Manipulation von sicherheitsrele- vanten Bereichen der Chips eröffnet wird, sind über diesen Bereichen Aktivatoren in der Chip-Abdeckung vorgesehen.
Der sicherheitsrelevante Bereich, der vor Fremdanalysen und Manipulation zu schützen ist, ist bei Chip Cards, Smart Cards und dergleichen der bei übereinander angeordneten Chips in der Regel unten liegende Controller-Chip 1. Dieser Bereich soll auch im vorliegenden Ausführungsbeispiel der sicher¬ heitsrelevante Bereich sein.
Der Aktivator ist im vorliegenden Ausführungsbeispiel ein Stoff, der beim Zusammentreffen mit einem die Chip-Abdeckung chemisch auflösenden Stoff in Form eines Lösungsmittels, eines Ätzmittels oder dergleichen, also beispielsweise beim Zusammentreffen mit rauchender HNO3 aktiviert wird. Bei der Aktivierung wird eine Substanz mit reduzierender Wirkung freigesetzt, welche aus Aluminium bestehende Chip-Strukturen wie beispielsweise die Leiterbahnen 4 zerstört und somit eine Fremdanalyse und/oder Manipulation der sicherheitsrelevanten Chip-Bereiche unmöglich macht.
Im nicht aktivierten Zustand greift der Aktivator den Chip nicht an.
Die Zerstörung der Chip-Strukturen nach Aktivierung des Akti¬ vators erfolgt beim vorliegenden Ausführungsbeispiel durch Auflösung derselben mittels chemischer Reduktion.
Der Aktivator wird im vorliegenden Ausführungsbeispiel durch RCI2 gebildet. Beim Zusammentreffen mit HNO3 werden nach der Reaktionsgleichung
HNO3 + RCI2 → 2C1" +
freie Radikale gebildet, die infolge ihres reduzierenden Cha¬ rakters die unter der Chip-Abdeckung liegenden Strukturen aus Aluminium zerstören.
Die Verwendung von Aktivatoren, die beim Zusamrrientreffen mit HNO3 oxidierende Substanzen freisetzen, führt hier nicht zu gewünschten Erfolg, denn oxidierende Substanzen bewirken nur so lange eine Beeinflussung der Aluminium-Strukturen bis diese mit einer Oxidschicht überzogen sind, welche der Alu¬ minium-Struktur sodann eine Selbstschutzfunktion verleiht und demnach gerade nicht zu einer Zerstörung der Aluminium-Struk¬ turen führt.
Die in der Figur mit dem Bezugszeichen 12 bezeichneten Akti- vatoren können über dem sicherheitsempfindlichen Bereich in fensterartigen Freiräumen oder Aussparungen vorgesehen wer¬ den, die in der Si3 4~Schicht 5 und/oder in der Polyimid- Schicht 6 zu diesem Zweck freigelegt sind; im fertiggestell¬ ten Zustand der Chip Card, Smart Card und dergleichen ist der Aktivator in diesen Freiräumen bzw. Aussparungen von der Chip-Abdeckung ummantelt.
Alternativ hierzu kann der Aktivator auch in die Polyimid- atrix eingesetzt werden.
Es ist nicht erforderlich, daß der Aktivator im nicht akti¬ vierten Zustand bereits mit den gegebenenfalls zu zerstören¬ den Aluininium-Strukturen in Kontakt kommt.
Lage und Ort des Aktivators können den wechselnden Anfor¬ derungen bzw. den jeweiligen Chips angepaßt werden.
Die Art des Aktivators ist vorzugsweise an die zur Auflösung der Chip-Abdeckung in Frage kommenden chemischen Substanzen angepaßt, so daß beim Zusammentreffen beliebiger Lösungs¬ mittel mit dem Aktivator zuverlässig die gewünschte Aktivie¬ rung des Aktivators eintritt.
Die Wirkung der Aktivierung kann jedoch beliebig gewählt wer- den, solange dadurch nur die Analyse und/oder die Manipula¬ tion des Chips verhinderbar ist. Anstelle der vorstehend er¬ läuterten Zerstörung der Aluminium-Struktur durch chemische Reduktion derselben könnte so beispielsweise auch vorgesehen werden, den Chip durch Erzeugung von Hitzeenergie oder der- gleichen zu zerstören. Es kann auch vorgesehen werden, mehrere verschiedene Aktiva¬ toren vorzusehen, welche jeweils mit verschiedenen Lösungs¬ mitteln in der bestimmungsgemäßen Art reagieren, so daß selbst unterschiedlichste Arten von Lösungsmitteln zumindest jeweils einen Aktivator aktivieren.
In der Chip-Abdeckung kann neben dem Aktivator getrennt von diesem in der gleichen Weise wie dieser auch eine weitere Substanz vorgesehen werden, welche in der Lage ist, den Akti- vator bestimmungsgemäß zu aktivieren. Damit kann die Aktiva¬ torsubstanz unabhängig von den in Frage kommenden Lösungs¬ mitteln gewählt werden, denn beim Entfernen der Chip- Abdeckung werden sowohl der Aktivator als auch die diesen bestimmungsgemäß aktivierende Substanz freigesetzt.
Die zuletzt genannte Möglichkeit bietet den Vorteil, daß eine Zerstörung der sicherheitsrelevanten Chip-Strukturen auch bei dem Versuch erfolgen kann, diese auf eine nicht chemische Art zugänglich zu machen.
Das Vorsehen des vorstehend beschriebenen Aktivators in der Chip-Abdeckung ermöglicht es, daß die sicherheitsrelevanten Bereiche des Chips automatisch zerstört werden, wenn versucht wird, diese durch Entfernen der Chip-Abdeckung zugängig zu machen.
In Anbetracht der Tatsache, daß die dabei zu zerstörenden Strukturen äußerst kleine Ausmaße haben, ist die vorzusehende Aktivator-Menge bei entsprechender Positionierung ebenfalls äußerst gering.
Eine weitere Maßnahme zur Erhöhung der Sicherheit gegen Fremdanalysen und/oder Manipulationen von Chips besteht darin, daß der weniger sicherheitsrelevante Chip, d.h. im vorliegenden Ausführungsbeispiel der ASIC-Chip 2 genau über dem sicherheitsrelevanten Bereich des anderen Chips, d.h. im vorliegenden Ausführungsbeispiel genau über dem am meisten sicherheitsrelevanten Bereich des Controller-Chips 1 ange¬ ordnet wird. Mangels optischer Zugänglichkeit wird damit auch die Möglichkeit unterbunden, den Chip ohne Entfernen der Abdeckung analysieren und/oder manipulieren zu können.
Das vorstehend beschriebene Ausführungsbeispiel betraf einen sogenannten chip-on-chip-on-flex-Aufbau mit einer chip-and- wire-Verbindungstechnologie. Es versteht sich von selbst, daß die Erfindung nicht auf einen derartigen Aufbau beschränkt ist, sondern auch bei Einzel-Chips und bei jeder beliebigen Anzahl von beliebig angeordneten und beliebig miteinander verbundenen Chips zum Einsatz kommen kann.
Ferner besteht auch keine Einschränkung auf die gemäß der vorstehenden Beschreibung verwendeten Materialien. Diese können durch beliebige andere Materialien ersetzt werden, so lange diese nur den ihnen zugedachten Zweck erfüllen.
Durch die beschriebene erfindungsgemäße Ausbildung der Chip- Abdeckung ist es weitgehend unabhängig von der Ausbildung der Anordnung auf einfache Weise möglich, Fremdanalysen und Mani¬ pulationen des Chips zuverlässig zu verhindern.

Claims

Patentansprüche
1. Chip-Abdeckung zur vollständigen oder teilweisen Ab¬ deckung von elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten eines Chips, d a d u r c h g e k e n n z e i c h n e t, daß ein Aktivator vorgesehen ist, der im aktivierten Zustand in der Lage ist, die elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten des Chips ganz oder teilweise zu zerstören, und der durch den Versuch, die Chip-Abdeckung vom Chip zu entfernen, aktivierbar ist.
2. Chip-Abdeckung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß durch die Abdeckung ein auf einer Chip Card oder einer Smart Card vorgesehener gehäuseloser Chip abdeckbar ist.
3. Chip-Abdeckung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß der Chip ein Controller- oder ein ASIC-Baustein ist.
4. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß der Aktivator in einer in der Chip-Abdeckung vorgesehenen Aussparung vorgesehen is .
5. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e , daß der Aktivator in die Abdeckungsmaterial-Matrix eingebun¬ den ist.
6. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß bei der Aktivierung des Aktivators eine Substanz mit re¬ duzierender Wirkung freigesetzt wird.
7. Chip -Abdeckung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, daß die elektrischen, elektronischen, optoelektronischen und/oder mechanischen Komponenten des Chips durch die Sub- stanz mit reduzierender Wirkung zerstört werden.
8. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die elektrischen, elektronischen, optoelektronischen und/oder elektromechanischen Komponenten des Chips Aluminium- Strukturen sind.
9. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß der Aktivator RCI2 ist.
10. Chip -Abdeckung nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e , daß beim Aktivieren von RCI2 ein freies Radikal gebildet wird.
11. Chip -Abdeckung nach Anspruch 10, d a d u r c h g e k e n n z e i c h n e t, daß das freie Radikal die Substanz mit reduzierender Wirkung ist.
12. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die Aktivierung des Aktivators durch ein die Chip- Abdeckung auflösendes Lösungsmittel erfolgt.
13. Chip-Abdeckung nach einem der Ansprüche 1 bis 11, d a d u r c h g e k e n n z e i c h n e t, daß die Aktivierung des Aktivators durch ein innerhalb der Chip-Abdeckung gespeichertes Aktivierungsmittel erfolgt.
14. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e , daß über einem εicherheitsrelevanten Bereich des Chips ein zweiter Chip angeordnet ist.
15. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß der Aktivator in der Chip-Abdeckung über dem sicherheits- relevanten Bereich des Chips vorgesehen ist.
16. Chip-Abdeckung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die Chip-Abdeckung aus mehreren Schichten aufgebaut ist.
PCT/DE1996/000616 1995-04-25 1996-04-09 Chip-abdeckung Ceased WO1996034409A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8532078A JPH11504164A (ja) 1995-04-25 1996-04-09 チップカバー
EP96908022A EP0823129A1 (de) 1995-04-25 1996-04-09 Chip-abdeckung
UA97105206A UA57704C2 (uk) 1995-04-25 1996-09-04 Оболонка кристала інтегральної схеми
US08/958,261 US5883429A (en) 1995-04-25 1997-10-27 Chip cover

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19515188A DE19515188C2 (de) 1995-04-25 1995-04-25 Chip-Abdeckung
DE19515188.7 1995-04-25

Publications (1)

Publication Number Publication Date
WO1996034409A1 true WO1996034409A1 (de) 1996-10-31

Family

ID=7760323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1996/000616 Ceased WO1996034409A1 (de) 1995-04-25 1996-04-09 Chip-abdeckung

Country Status (9)

Country Link
EP (1) EP0823129A1 (de)
JP (1) JPH11504164A (de)
KR (1) KR100407042B1 (de)
CN (1) CN1135616C (de)
DE (1) DE19515188C2 (de)
IN (1) IN188645B (de)
RU (1) RU2164720C2 (de)
UA (1) UA57704C2 (de)
WO (1) WO1996034409A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19841498C2 (de) 1998-09-10 2002-02-21 Beru Ag Verfahren zum Herstellen eines Elektronikbauelementes, insbesondere eines Hallsensors
EP1041482A1 (de) * 1999-03-26 2000-10-04 Siemens Aktiengesellschaft Manipulationssichere integrierte Schaltung
DE19957120A1 (de) * 1999-11-26 2001-05-31 Infineon Technologies Ag Vertikal integrierte Schaltungsanordnung und Verfahren zum Betreiben einer vertikal integrierten Schaltungsanordnung
DE10105987A1 (de) 2001-02-09 2002-08-29 Infineon Technologies Ag Datenverarbeitungsvorrichtung
DE10131014C1 (de) * 2001-06-27 2002-09-05 Infineon Technologies Ag Gegen Analyse geschütztes Halbleiterbauelement und zugehöriges Herstellungsverfahren
FR2872610B1 (fr) * 2004-07-02 2007-06-08 Commissariat Energie Atomique Dispositif de securisation de composants
JP5194932B2 (ja) * 2008-03-26 2013-05-08 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725671A (en) * 1970-11-02 1973-04-03 Us Navy Pyrotechnic eradication of microcircuits
WO1991005306A1 (en) * 1989-10-03 1991-04-18 University Of Technology, Sydney Electro-active cradle circuits for the detection of access or penetration
EP0510433A2 (de) * 1991-04-26 1992-10-28 Hughes Aircraft Company Geschützte Schaltungsstruktur
US5233563A (en) * 1992-01-13 1993-08-03 Ncr Corporation Memory security device
US5399441A (en) * 1994-04-12 1995-03-21 Dow Corning Corporation Method of applying opaque coatings
US5406630A (en) * 1992-05-04 1995-04-11 Motorola, Inc. Tamperproof arrangement for an integrated circuit device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602960C1 (de) * 1986-01-31 1987-02-19 Philips Patentverwaltung Dickschicht-Schaltungsanordnung mit einer keramischen Substratplatte
JPH0521655A (ja) * 1990-11-28 1993-01-29 Mitsubishi Electric Corp 半導体装置および半導体装置用パツケージ
RU2024110C1 (ru) * 1991-04-10 1994-11-30 Научно-исследовательский институт точной технологии Интегральная микросхема

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725671A (en) * 1970-11-02 1973-04-03 Us Navy Pyrotechnic eradication of microcircuits
WO1991005306A1 (en) * 1989-10-03 1991-04-18 University Of Technology, Sydney Electro-active cradle circuits for the detection of access or penetration
EP0510433A2 (de) * 1991-04-26 1992-10-28 Hughes Aircraft Company Geschützte Schaltungsstruktur
US5233563A (en) * 1992-01-13 1993-08-03 Ncr Corporation Memory security device
US5406630A (en) * 1992-05-04 1995-04-11 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US5399441A (en) * 1994-04-12 1995-03-21 Dow Corning Corporation Method of applying opaque coatings

Also Published As

Publication number Publication date
CN1135616C (zh) 2004-01-21
KR100407042B1 (ko) 2004-02-18
CN1182499A (zh) 1998-05-20
DE19515188A1 (de) 1996-11-07
UA57704C2 (uk) 2003-07-15
KR19990008167A (ko) 1999-01-25
IN188645B (de) 2002-10-26
DE19515188C2 (de) 1998-02-19
EP0823129A1 (de) 1998-02-11
RU2164720C2 (ru) 2001-03-27
JPH11504164A (ja) 1999-04-06

Similar Documents

Publication Publication Date Title
DE3635938C2 (de)
DE2659573C2 (de) Karte nach Art einer genormten Kreditkarte zur Verarbeitung von elektrischen Signalen und Verfahren zur Herstellung der Karte
DE69504208T2 (de) Sicherheitsvorrichtung mit einem elektronischen speicher
DE69838053T2 (de) Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode
EP0756244B1 (de) Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
EP1182702B1 (de) Vorrichtung zum Schutz einer integrierten Schaltung
DE102013108015A1 (de) Sicherheitshülle mit zerbrechlichen Leitern
DE2942397A1 (de) Traegerband fuer elektronische schaltkreiselemente, verfahren zu seiner herstellung und anwendung bei einer signalverarbeitungseinrichtung
DE112016003211T5 (de) Auf Manipulation ansprechende Sensoren mit einer oder mehreren geformten, flexiblen Schichten
DE102013108016A1 (de) Sicherheitshülle
DE4115703C1 (de)
DE69613905T2 (de) Verwendung eines Mikromoduls als oberflächenmontiertes Gehäuse
WO1996034409A1 (de) Chip-abdeckung
DE102016109960B4 (de) Halbleitergehäuse, Chipkarte und Verfahren zum Herstellen eines Halbleitergehäuses
DE19681689C2 (de) Verfahren zur Herstellung eines gesichertern Halbleiterbauelementes mit Analysierschutz
EP1187209A2 (de) Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
DE60000666T2 (de) Integrierte schaltkreisanordnung welche gegen angriffe durch kontrollierte zerstörung einer komplementären schicht gesichert ist
DE9105960U1 (de) Schutzvorrichtung für Schaltungsteile und/oder Daten in einem Gerät zur Authentifikation und Betragsbestätigung
EP1323015A1 (de) Sicherheitsmodul
DE19526672A1 (de) Datenträger mit integriertem Schaltkreis
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE69821409T2 (de) Halbleiteranordnung mit Sicherheitsschaltung zum Verhindern illegalen Zugriffs
DE4305849C2 (de) Nichtflüchtige Speichervorrichtung mit einer Polyimid-Maskenschicht
EP2210221B1 (de) Herstellen eines portablen datenträgers
DE19515189C2 (de) Chip-Abdeckung

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96193480.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR RU UA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1996908022

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 1996 532078

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1019970707692

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 1997 958261

Country of ref document: US

Date of ref document: 19971027

Kind code of ref document: A

WWP Wipo information: published in national office

Ref document number: 1996908022

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019970707692

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1996908022

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1996908022

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1019970707692

Country of ref document: KR