WO2000028593A1 - Verfahren zur herstellung eines halbleiterbauelements mit einer stückweise im substrat verlaufenden verdrahtung sowie ein mit diesem verfahren herstellbares halbleiterbauelement - Google Patents

Verfahren zur herstellung eines halbleiterbauelements mit einer stückweise im substrat verlaufenden verdrahtung sowie ein mit diesem verfahren herstellbares halbleiterbauelement Download PDF

Info

Publication number
WO2000028593A1
WO2000028593A1 PCT/DE1999/003603 DE9903603W WO0028593A1 WO 2000028593 A1 WO2000028593 A1 WO 2000028593A1 DE 9903603 W DE9903603 W DE 9903603W WO 0028593 A1 WO0028593 A1 WO 0028593A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
region
layer
running
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1999/003603
Other languages
English (en)
French (fr)
Inventor
Helga Braun
Ronald Kakoschke
Regina Stokan
Gunther Plasa
Andreas Kux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to JP2000581691A priority Critical patent/JP3712616B2/ja
Priority to EP99963216A priority patent/EP1142017B1/de
Priority to BR9915241-0A priority patent/BR9915241A/pt
Priority to UA2001053159A priority patent/UA57865C2/uk
Priority to DE59914740T priority patent/DE59914740D1/de
Publication of WO2000028593A1 publication Critical patent/WO2000028593A1/de
Priority to US09/853,521 priority patent/US6440827B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/40—Arrangements for protection of devices protecting against tampering, e.g. unauthorised inspection or reverse engineering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors

Definitions

  • the invention relates to a method for producing a semiconductor component with a piece of wiring running in the substrate, and to a semiconductor component that can be produced using this method.
  • Semiconductor components with wiring partially running in the substrate are known, for example, from DE 35 02 713 AI and from DE-AS 16 14 250.
  • Integrated circuits in particular C OS circuits, are manufactured with a large number of process steps.
  • the manufacturing costs of these circuits are determined by the process complexity and the physical processing time. Highly complex components often require several hundred individual process steps and a large number of days for the process to run through the product.
  • Part of the process steps must be used to generate the wiring that connects the individual active components with one another or ensures the connection of the integrated circuit to the “outside world”. Such connections are usually realized by one or more interconnect levels made of aluminum.
  • an aluminum conductor track level is on the one hand too expensive and on the other hand requires too much space.
  • integrated circuits that are realized with aluminum wiring are not adequately protected against external manipulation or the subsequent analysis of a circuit.
  • the integrated circuit In order to be able to manipulate an integrated circuit, the integrated circuit must generally first be analyzed. For this purpose, the passivation layer or the insulation layers between the wiring levels must be removed layer by layer so that the wiring levels thus exposed can be examined. If the wiring levels are in the form of aluminum wiring, such a circuit analysis can be carried out relatively easily.
  • the invention is therefore based on the object of specifying a method for producing a semiconductor component with a piece of wiring running in the substrate and a semiconductor component which can be produced using this method, in which the analysis of the integrated circuit and its subsequent manipulation are significantly more difficult.
  • the method for producing such wiring should be adapted as well as possible to the method for producing the transistors and require as few additional process steps as possible.
  • the method according to the invention comprises the steps: a) a semiconductor substrate is provided which has at least two regions, the transistors of the first transistor type being arranged in a first region and the transistors of the second transistor type being arranged in a second region,
  • a dopant of a first conductivity type is introduced into the first region in the region of a later crossing point between the conductive connection running in the semiconductor substrate and the conductive connection running on the semiconductor substrate and / or a dopant of a second conductivity type is introduced into the second region in the region of a later crossing point is introduced between the conductive connection running in the semiconductor substrate and the conductive connection running on the semiconductor substrate,
  • a first mask is applied, which in the first region essentially covers almost only the gate paths of the transistors of the first transistor type to be produced as well as possibly the conductive connection running on the semiconductor substrate and the second region,
  • the conductive layer is converted or removed into a second insulation layer and at least one dopant of a first conductivity type is introduced into the semiconductor substrate,
  • a second mask is applied, which is essentially only in the second area the gate paths of the transistors of the second transistor type to be produced and, if appropriate, the conductive connection running on the semiconductor substrate and the first region are almost completely covered,
  • the conductive layer is converted or removed into a second insulation layer and at least one dopant of a second conductivity type is introduced into the semiconductor substrate,
  • process steps do not necessarily have to be carried out in the order specified, in particular process steps b) and c) can also be reversed in their order.
  • semiconductor component according to the invention produced in this way, low-resistance underpasses can be realized below the gate level, which makes subsequent circuit analysis significantly more difficult.
  • the semiconductor component according to the invention thus enables applications in which high security against external manipulation is important.
  • the method according to the invention also has the advantage that it only requires three photo planes to produce at least two transistor types, for example PMOS and NMOS transistors, and the wiring running in the substrate, whereas the conventional production methods usually require 6 or more photo planes.
  • the masks produced by means of the phototechnology are used in the respective area both for structuring the gate tracks or the connections running on the substrate and for introducing the dopant around the source / drain regions or in the Trending substrate To create connections.
  • the process sequence is again significantly simplified and accelerated, so that cost-effective production can be guaranteed.
  • Such integrated circuits can thus also be used in applications in which low manufacturing costs are particularly important.
  • an area is provided between the first and second area that is not covered by both masks. In this way it is ensured that in the plane of the conductive layer only the connections which are actually provided establish a conductive connection between the first and the second region.
  • a protective layer in particular an oxide-nitride-oxide layer, is applied to the conductive layer and is removed in accordance with the masks after the masks have been applied.
  • the conductive layer is a polysilicon layer.
  • the polysilicon layer is converted into the second insulating layer by oxidation. It is particularly preferred here if the polysilicon layer is converted into the second insulating layer by removing part of the polysilicon layer and converting the remaining part into a silicon oxide layer by oxidation.
  • the dopant is introduced into the semiconductor substrate by an implantation with subsequent heat treatment.
  • the increased process temperature that occurs when the polysilicon layer is oxidized can be used to drive in the dopant.
  • the first and second regions each have regions that are provided for substrate contacts, the first mask has openings over the regions in the second region that are intended for substrate contacts, and regions in the first region that are provided for substrate contacts, and if the second mask has openings over the regions in the first region which are intended for substrate contacts and covers regions in the second region which are intended for substrate contacts.
  • isolation zones in particular locos isolations or shallow trench isolations, are provided in the predetermined areas in which the transistors to be produced are to be arranged, which limit the transistors.
  • Figures 1 to 5 are schematic cross sections through different stages of a method according to the invention.
  • FIGS. 6 and 7 each show a top view of the structure shown in cross section in FIG. 4.
  • n-type trough 2 is provided in the p-type semiconductor substrate 1.
  • the extent of the n-well 2 thus defines one of the regions 3, which later p-diffusion as a conductive connection.
  • a p-type well 4 is provided in the semiconductor substrate 1.
  • the extent of the p-well 4 thus also defines one of the regions 5, which later absorbs an n-diffusion as a conductive connection.
  • Locos isolations 6 are provided which laterally isolate individual connections from one another. To improve the isolation, field implantations 7 can still be present below the Locos isolations.
  • an oxide layer 8 was applied to the semiconductor substrate 1 as an insulation layer between the Locos insulations.
  • this oxide layer 8 serves in other areas of the semiconductor substrate 1 as a gate oxide for the transistors still to be produced (not shown).
  • the resulting structure is shown in Figure 1.
  • Boron atoms 33 are now implanted into the n-conducting trough 2 of the semiconductor substrate 1 using a photo technique (implantation energy 20 keV, implantation dose 2 * 10 14 cm -2 ).
  • the boron atoms are implanted in a region 23 which will later form the crossing point between the conductive connection 24 running in the semiconductor substrate and the conductive connection 14 running on the semiconductor substrate (see FIG. 6).
  • a further photo technique is used to implant phosphorus atoms 35 into the p-type trough 4 of the semiconductor substrate 1 (implantation energy 20 keV, implantation dose 2 * 10 14 cm -2 ).
  • the phosphorus atoms are implanted in a region 25 which will later form the crossover point between the conductive connection 24 running in the semiconductor substrate and the conductive connection 18 running on the semiconductor substrate (see FIG. 6).
  • the resulting situation is shown in Fig. 2.
  • a polysilicon layer 10 is then applied as a conductive layer to the oxide layer 8 and the locos insulation 6 by CVD deposition.
  • the polysilicon layer 10 has, for example, a thickness of 150 nm and an n + doping of 2.0 10 20 cm -3 . This doping can be done in situ during the deposition, by subsequent implantation or a so-called POCL assignment.
  • An oxide-nitride layer is deposited on the polysilicon layer 10, an oxide-nitride-oxide layer 11 subsequently resulting from the oxide-nitride layer as a protective layer by oxidation.
  • a first mask 12 is now applied to the oxide-nitride-oxide layer 11 by means of a photo technique.
  • the first mask 12 essentially covers only the connection 14 over the n-well 2, while the p-well 4 is almost completely covered.
  • the mask 12 has been withdrawn somewhat above the area 19 (see FIG. 4) between the two tubs 2 and 4, so that this area also remains free.
  • the exposed parts of the oxide-nitride-oxide layer 11 are removed by etching. Furthermore, in accordance with this first mask 12, the exposed part of the polysilicon layer 10 is removed to a predetermined thickness. And finally, according to this first mask, 12 boron atoms 15 are implanted in the semiconductor substrate 1 and the locos isolation 6 (implantation energy 20 keV, implantation dose 2 * 10 15 cm -2 ). Since the boron atoms implanted in the locos isolation 6 play no further role, only the boron atoms implanted in the semiconductor substrate 1 are shown in FIG. 3.
  • the mask 12 could be removed after the structuring of the protective layer 11 or after the structuring of the conductive layer 10, but it is preferred to leave the mask 12 until the dopant implantation is complete. In this way, a relatively thin conductive layer can be used, which results in only slight topology differences on the substrate surface.
  • the first mask 12 is removed and a second mask 17 is applied by means of a further photo technique.
  • the second mask 17 covers only the connection 18 over the p-well 4, while the n-well 2 is almost completely covered.
  • the mask 17 has been withdrawn somewhat above the area 19 (see FIG. 4) between the two tubs 2 and 4, so that this area also remains free.
  • the parts of the oxide-nitride-oxide layer 11 still present and now exposed are removed by etching. Furthermore, according to this second mask 17, the still existing, exposed part of the polysilicon layer 10 is removed to a predetermined thickness. Among other things, this results in the polysilicon layer 10 being completely removed in a region 19 between the first and the second region, which was not covered by either mask.
  • phosphorus and / or arsenic atoms 20 are implanted into the semiconductor substrate 1 and the locos isolation 6 (phosphorus: implantation energy 130 keV, implantation dose 1 * 10 14 cm -2 ; arsenic: implantation energy 150 keV, implantation dose 2 * 10 15 cm -2 ).
  • the second mask 17 is removed and the remaining polysilicon 10, which is not protected by a protective layer 11, is oxidized so that an oxide layer 22 is formed as the second insulation layer.
  • the compounds 14, 18 covered with the oxide-nitride-oxide layer 11 are not oxidized.
  • the oxidation of the polysilicon layer 10 takes place for example in a humid atmosphere at a temperature of around 950 ° C for 80 min. This increased temperature is used at the same time to drive the dopants boron or phosphorus / arsenic into the semiconductor substrate in order to produce the conductive connections 24 running in the semiconductor substrate.
  • the concentration of the dopants is selected so that the conductive connections 24 running in the semiconductor substrate have sufficient conductivity in the regions 23, 25 of the crossing points 32, 34. This prevents transistors 32, 34 from forming at the crossing points. The resulting situation is shown in Fig. 5.
  • the polysilicon layer 10 is not only removed to a predetermined thickness but completely during the etching. As a result, a long oxidation step to convert the remaining polysilicon is no longer necessary. In this case, only a relatively short heat treatment is carried out in order to drive the dopants into the semiconductor substrate (950 ° C. for about 20 minutes).
  • FIG. 6 shows a plan view of the structure shown in cross section in FIG. 5.
  • the structure shown in FIG. 5 results from a section along the line A A 'in FIG. 6 and subsequent opening.
  • the gate tracks 14 and 18 represent a conductive connection running on the semiconductor substrate 1, which for example connects the gate electrodes of two transistors (not shown) to one another.
  • the diffusion regions 24, which are contacted in a later method step through contact holes at points 30, represent the conductive connection running in the semiconductor substrate 1.
  • FIG. 7 also shows a top view of an arrangement according to the invention in which the diffusion regions 24 lie on a line.
  • the line A A ' is stretched here.
  • the gate tracks 14, 18 are arranged at an angle to one another.
  • a further insulation layer for example BPSG, and a further conductive layer, for example aluminum, then follow in order to form a first metallization level.
  • a further insulation layer and further conductive layers can be applied.
  • a metallization level is generally sufficient for simple circuits, so that a passivation layer can now be deposited.

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Erfindungsgemäss wird ein Verfahren zur Herstellung einer zumindest stückweise im Substrat verlaufenden Verdrahtung, wobei zumindest eine im Halbleitersubstrat verlaufende, leitende Verbindung und zumindest eine auf dem Halbleitersubstrat verlaufende, leitende Verbindung vorgesehen sind, bereitgestellt. Das erfindungsgemässe Halbleiterbauelement ermöglicht Anwendungen, bei denen es auf eine hohe Sicherheit gegen externe Manipulationen ankommt.

Description

Beschreibung
Verfahren zur Herstellung eines Halbleiterbauelements mit einer stückweise im Substrat verlaufenden Verdrahtung sowie ein mit diesem Verfahren herstellbares Halbleiterbauelement
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer stückweise im Substrat verlaufenden Verdrahtung sowie ein mit diesem Verfahren her- stellbares Halbleiterbauelement. Halbleiterbauelemente mit teilweise im Substrat verlaufenden Verdrahtungen sind beispielsweise aus der DE 35 02 713 AI und aus der DE-AS 16 14 250 bekannt .
Integrierte Schaltkreise, insbesondere C OS-Schaltkreise, werden mit einer Vielzahl von Prozeßschritten hergestellt. Die Herstellungskosten dieser Schaltkreise werden dabei durch die Prozeßkomplexität und die physikalische Bearbeitungszeit bestimmt. Hochkomplexe Bausteine erfordern häufig mehrere hundert einzelne Prozeßschritte und eine Vielzahl von Tagen für den Prozessdurchlauf des Produkts.
Ein Teil der Prozeßschritte muß dabei für die Erzeugung der Verdrahtung aufgewendet werden, welche die einzelnen aktiven Bauelementen miteinander verbindet bzw. den Anschluß der integrierten Schaltung an die „Außenwelt" sicher stellt. Üblicherweise wird derartige Verbindungen durch eine oder mehrere Leiterbahnebenen aus Aluminium realisiert.
Es gibt jedoch Anwendungen, bei denen eine Leiterbahnebene aus Aluminium zum einen zu teuer ist und zum anderen einen zu hohen Platzbedarf aufweist. Darüber hinaus sind integrierte Schaltungen, die mit einer Aluminium-Verdrahtung realisiert sind, nicht ausreichend gegen externe Manipulation oder die nachträgliche Analyse einer Schaltung geschützt. Um Manipulationen an einer integrierten Schaltung vornehmen zu können, muß in der Regel zuerst die integrierte Schaltung analysiert werden. Dazu müssen Schicht für Schicht die Passi- vierungsschicht bzw. die Isolationschichten zwischen den Verdrahtungsebenen abgelöst werden, damit die so freigelegten Verdrahtungsebenen untersucht werden können. Liegen dabei die Verdrahungsebenen als Aluminuim-Verdrahtung vor, so kann eine derartige Schaltungsanalyse relativ einfach durchgeführt werden.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer stückweise im Substrat verlaufenden Verdrahtung sowie ein mit diesem Verfahren herstellbares Halbleiterbauelement anzugeben, bei dem die Analyse der integrierten Schaltung sowie deren nachträgliche Manipulation deutlich erschwert sind.
Weiterhin sollte das Verfahren zur Erzeugung einer derartigen Verdrahtung möglichst gut an das Verfahren zur Herstellung der Transistoren angepaßt sein und möglichst wenige zusätzliche Prozeßschritte erfordern.
Diese Aufgabe wird von dem Verfahren gemäß Patentanspruch 1 sowie von dem Halbleiterbauelement gemäß Patentanspruch 12 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den Unteransprüchen der Beschreibung und den beiliegenden Zeichnungen.
Erfindungsgemäß wird ein Verfahren zur Herstellung eines
Halbleiterbauelements mit einer zumindest stückweise im Substrat verlaufenden Verdrahtung, wobei zumindest eine im Halbleitersubstrat verlaufende, leitende Verbindung und zumindest eine auf dem Halbleitersubstrat verlaufende, leitende Verbin- düng vorgesehen sind, bereitgestellt. Das erfindungsgemäße Verfahren umfaßt die Schritte: a) ein Halbleitersubstrat wird bereitgestellt, das zumindest zwei Gebiete aufweist, wobei in einem ersten Gebiet die Transistoren des ersten Transistortyps und in einem zweiten Gebiet die Transistoren des zweiten Transistortyps an- geordnet werden,
b) auf das Halbleitersubstrat wird eine erste isolierende Schicht aufgebracht,
c) ein Dotierstoff eines ersten Leitfähigkeitstyps wird in das erste Gebiet in den Bereich eines späteren Kreuzungspunktes zwischen der im Halbleitersubstrat verlaufenden, leitenden Verbindung und der auf dem Halbleitersubstrat verlaufenden, leitenden Verbindung eingebracht und/oder ein Dotierstoff eines zweiten Leitfähigkeitstyps wird in das zweite Gebiet in den Bereich eines späteren Kreuzungspunktes zwischen der im Halbleitersubstrat verlaufenden, leitenden Verbindung und der auf dem Halbleitersubstrat verlaufenden, leitenden Verbindung eingebracht,
d) auf die erste isolierende Schicht wird eine leitende Schicht aufgebracht,
e) mittels einer Phototechnik wird eine erste Maske aufge- bracht, welche in dem ersten Gebiet im wesentlichen nur die Gatebahnen der zu erzeugenden Transistoren des ersten Transistortyps sowie gegebenenfalls die auf dem Halbleitersubstrat verlaufende, leitende Verbindung und das zweite Gebiet nahezu vollständig bedeckt,
f) entsprechend dieser ersten Maske werden die leitende Schicht in eine zweite Isolationschicht umgewandelt oder entfernt und zumindest ein Dotierstoff eines ersten Leitfähigkeitstyps in das Halbleitersubstrat eingebracht,
g) mittels einer Phototechnik wird eine zweite Maske aufgebracht, welche in dem zweiten Gebiet im wesentlichen nur die Gatebahnen der zu erzeugenden Transistoren des zweiten Transistortyps sowie gegebenenfalls die auf dem Halbleitersubstrat verlaufende, leitende Verbindung und das erste Gebiet nahezu vollständig bedeckt,
h) entsprechend dieser zweiten Maske werden die leitende Schicht in eine zweite Isolationschicht umgewandelt oder entfernt und zumindest ein Dotierstoff eines zweiten Leitfähigkeitstyps in das Halbleitersubstrat eingebracht,
so daß durch die im Bereich der Kreuzungspunkte und die mittels der ersten bzw. zweiten Maske eingebrachten Dotierstoffe eine im Halbleitersubstrat verlaufende, leitende Verbindung erzeugt wird.
Die Verfahrensschritte müssen nicht notwendigerweise in der angegebenen Reihefolge durchgeführt werden, insbesondere können die Verfahrensschritte b) und c) auch in ihrer Reihenfolge vertauscht werden. Mit dem so hergestellten, erfindungsge- mäßen Halbleiterbauelement können niederohmige Unterführungen unterhalb der Gate-Ebene realisiert werden, wodurch eine nachträgliche Schaltungs-Analyse deutlich erschwert wird. Das erfindungsgemäße Halbleiterbauelement ermöglicht somit Anwendungen, bei denen es auf eine hohe Sicherheit gegen externe Manipulationen ankommt.
Das erfindungsgemäße Verfahren besitzt darüber hinaus den Vorteil, daß es zur Erzeugung von zumindest zwei Transistortypen, beispielsweise PMOS- und NMOS-Transistoren, sowie der im Substrat verlaufenden Verdrahtung nur drei Photoebenen benötigt, während die herkömmlichen Herstellungsverfahren üblicherweise 6 oder mehr Photoebenen benötigen. Bei dem erfindungsgemäßen Verfahren dienen die mittels der Phototechnik erzeugten Masken, in dem jeweiligen Gebiet, sowohl zur Struk- turierung der Gatebahnen bzw. der auf dem Substrat verlaufenden Verbindungen als auch zur Einbringung des Dotierstoffs, um die Source/Drain-Gebiete bzw. die im Substrat verlaufenden Verbindungen zu erzeugen. Durch die Einsparung von drei Photoebenen wird der Prozeßablauf wiederum deutlich vereinfacht und beschleunigt, so daß sich eine kostengünstige Produktion gewährleisten läßt. Derartige integrierte Schaltungen können somit ebenfalls in Anwendungen eingesetzt werden, bei denen es insbesondere auf geringe Herstellungskosten ankommt.
Bei dem erfindungsgemäßen Verfahren ist es insbesondere bevorzugt, wenn zwischen dem ersten und zweiten Gebiet ein Be- reich (bzw. Bereiche) vorgesehen ist, der von beiden Masken nicht bedeckt wird. Auf diese Weise ist sichergestellt, daß in der Ebene der leitenden Schicht nur die wirklich vorgesehenen Verbindungen eine leitende Verbindung zwischen ersten und dem zweiten Gebiet herstellen.
Weiterhin ist es bevorzugt, wenn auf die leitende Schicht eine Schutzschicht, insbesondere eine Oxid-Nitrid-Oxid-Schicht, aufgebracht wird, die nach dem Aufbringen der Masken entsprechend den Masken entfernt wird.
Ebenso ist es bevorzugt, wenn die leitende Schicht eine Polysiliziumschicht ist.
Gemäß einer Ausführungsform der vorliegenden Erfindung wird die Polysiliziumschicht durch Oxidation in die zweite isolierende Schicht umgewandelt. Dabei ist es insbesondere bevorzugt, wenn die Polysiliziumschicht in die zweite isolierende Schicht umgewandelt wird, indem ein Teil der Polysiliziumschicht entfernt und der verbleibende Teil durch Oxidation in eine Siliziumoxidschicht umgewandelt wird.
Weiterhin ist es bevorzugt, wenn der Dotierstoff durch eine Implantation mit anschließender Wärmebehandlung in das Halbleitersubstrat eingebracht wird. Dabei kann insbesondere die bei Oxidation der Polysiliziumschicht auftretende erhöhte Prozeßtemperatur zum Eintreiben des Dotierstoffs verwendet werden. Darüber hinaus ist es bevorzugt, wenn das erste und das zweite Gebiet jeweils Bereiche aufweisen, die für Substratkontakte vorgesehen sind, die erste Maske über den Bereichen in dem zweiten Gebiet, die für Substratkontakte vorgesehen sind, Öffnungen aufweist und Bereiche in dem ersten Gebiet, die für Substratkontakte vorgesehen sind, bedeckt, und wenn die zweite Maske über den Bereichen in dem ersten Gebiet, die für Substratkontakte vorgesehen sind, Öffnungen aufweist und Bereiche in dem zweiten Gebiet, die für Substratkontakte vorgesehen sind, bedeckt.
Weiterhin ist bevorzugt, wenn in den vorgegebenen Gebieten, in denen die zu erzeugenden Transistoren angeordnet werden sollen, Isolationszonen, insbesondere Locos-Isolationen oder Shallow-Trench-Isolationen, vorgesehen sind, die die Transistoren begrenzen.
Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:
Figuren 1 bis 5 schematische Querschnitte durch verschiedene Stadien eines erfindungsgemäßen Verfahrens, und
Figuren 6 und 7 je eine Aufsicht auf die in Fig. 4 im Querschnitt gezeigte Struktur.
Fig. 1 zeigt das Halbleitersubstrat 1, das als Ausgangspunkt für das erfindungsgemäße Verfahren bereitgestellt wird. In dem p-leitenden Halbleitersubstrat 1 ist eine n-leitende Wanne 2 vorgesehen. Die Ausdehnung der n-Wanne 2 definiert somit eines der Gebiete 3, die später eine p-Diffusion als leitende Verbindung aufnimmt. Weiterhin ist in dem Halbleitersubstrat 1 eine p-leitende Wanne 4 vorgesehen. Die Ausdehnung der p- Wanne 4 definiert somit ebenfalls eines der Gebiete 5, die später eine n-Diffusion als leitende Verbindung aufnimmt. Darüber hinaus sind Locos-Isolationen 6 vorgesehen, die einzelne Verbindungen gegeneinander lateral isolieren. Zur Verbesserung der Isolation können dabei unterhalb der Locos- Isolationen noch Feldimplantationen 7 vorhanden sein.
Auf dieses so vorstrukturierte Halbleitersubstrat 1 wurde eine Oxidschicht 8 als Isolationsschicht zwischen den Locos- Isolationen auf das Halbleitersubstrat 1 aufgebracht. Diese Oxidschicht 8 dient im folgenden in anderen Bereichen des Halbleitersubstrats 1 als Gateoxid für die noch zu erzeugenden Transistoren (nicht gezeigt) . Die sich daraus ergebende Struktur ist in Figur 1 gezeigt.
Mittels einer Phototechnik werden nun Boratome 33 in die n- leitende Wanne 2 des Halbleitersubstrats 1 implantiert (Implantationsenergie 20 keV, Implantationsdosis 2*1014 cm-2) . Dabei werden die Boratome in einen Bereich 23 implantiert, der später den Kreuzungspunkt zwischen der im Halbleitersubstrat verlaufenden, leitenden Verbindung 24 und auf dem Halb- leitersubstrat verlaufenden, leitenden Verbindung 14 (siehe Fig. 6) bilden wird.
Mittels einer weiteren Phototechnik werden Phosphoratome 35 in die p-leitende Wanne 4 des Halbleitersubstrats 1 implan- tiert (Implantationsenergie 20 keV, Implantationsdosis 2*1014 cm-2) . Dabei werden die Phosphoratome in einen Bereich 25 implantiert, der später den Kreuzungspunkt zwischen der im Halbleitersubstrat verlaufenden, leitenden Verbindung 24 und die auf dem Halbleitersubstrat verlaufenden, leitenden Ver- bindung 18 (siehe Fig. 6) bilden wird. Die sich daraus ergebende Situation ist in Fig. 2 gezeigt.
Anschließend wird durch CVD-Abscheidung eine Polysiliziumschicht 10 als leitende Schicht auf die Oxidschicht 8 und die Locos-Isolation 6 aufgebracht. Dabei besitzt die Polysiliziumschicht 10 beispielsweise eine Dicke von 150 nm und eine n+-Dotierung von 2.0 1020 cm-3. Diese Dotierung kann insitu während der Abscheidung, durch nachträgliche Implantation o- der eine sogenannte POCL-Belegung erfolgen. Es folgt die Abscheidung einer Oxid-Nitrid-Schicht auf die Polysiliziumschicht 10, wobei aus der Oxid-Nitrid-Schicht nachfolgend durch Oxidation eine Oxid-Nitrid-Oxid-Schicht 11 als Schutzschicht entsteht.
Mittels einer Phototechnik wird nun eine erste Maske 12 auf die Oxid-Nitrid-Oxid-Schicht 11 aufgebracht. Dabei bedeckt die erste Maske 12 über der n-Wanne 2 im wesentlichen nur die Verbindung 14 , während die p-Wanne 4 nahezu vollständig zugedeckt wird.
Über dem Bereich 19 (siehe Fig. 4) zwischen den beiden Wannen 2 und 4 ist die Maske 12 etwas zurückgezogen, so daß auch dieser Bereich freibleibt.
Entsprechend dieser ersten Maske 12 werden die freiliegenden Teile der Oxid-Nitrid-Oxid-Schicht 11 durch eine Ätzung ent- fernt. Weiterhin wird entsprechend dieser ersten Maske 12 der freiliegende Teil der Polysiliziumschicht 10 bis zu einer vorgegebenen Dicke entfernt. Und schließlich werden entsprechend dieser ersten Maske 12 Boratome 15 in das Halbleitersubstrat 1 und die Locos-Isolation 6 implantiert (Implantati- onsenergie 20 keV, Implantationsdosis 2*1015 cm-2) . Da die in die Locos-Isolation 6 implantierten Bor-Atome im weiteren keine Rolle spielen, sind nur die in das Halbleitersubstrat 1 implantierten Boratome in der Fig. 3 gezeigt.
Dabei könnte die Maske 12 bereits nach der Strukturierung der Schutzschicht 11 oder nach der Strukturierung der leitenden Schicht 10 entfernt werden, es ist jedoch bevorzugt, die Maske 12 solange zu belassen, bis die Dotierstoffimplantation abgeschlossen ist. Auf diese Weise kann eine relativ dünne leitende Schicht verwendet werden, die nur geringe Topologie- unterschiede auf der Substratoberfläche nach sich zieht. Ist die Bor-Implantation abgeschlossen, wird die erste Maske 12 entfernt, und mittels einer weiteren Phototechnik wird eine zweite Maske 17 aufgebracht. Dabei bedeckt die zweite Maske 17 über der p-Wanne 4 nur die Verbindung 18, während die n-Wanne 2 nahezu vollständig zugedeckt wird.
Über dem Bereich 19 (siehe Fig. 4) zwischen den beiden Wannen 2 und 4 ist die Maske 17 etwas zurückgezogen, so daß auch dieser Bereich freibleibt.
Entsprechend dieser zweiten Maske 17 werden die noch vorhandenen, jetzt freiliegenden Teile der Oxid-Nitrid-Oxid-Schicht 11 durch eine Ätzung entfernt. Weiterhin wird entsprechend dieser zweiten Maske 17 der noch vorhandene, freiliegende Teil der Polysiliziumschicht 10 bis zu einer vorgegebenen Dicke entfernt. Dies führt unter anderem dazu, daß in einem Bereich 19 zwischen dem ersten und dem zweiten Gebiet, der von beiden Masken nicht bedeckt wurde, die Polysiliziumschicht 10 vollständig entfernt wird.
Schließlich werden entsprechend dieser zweiten Maske 17 Phosphor- und/oder Arsenatome 20 in das Halbleitersubstrat 1 und die Locos-Isolation 6 implantiert (Phosphor: Implantationsenergie 130 keV, Implantationsdosis 1*1014 cm-2; Arsen: Im- plantationsenergie 150 keV, Implantationsdosis 2*1015 cm-2) .
Da die in die Locos-Isolation 6 implantierten Dotierstoffatome im weiteren keine Rolle spielen, sind nur die in das Halbleitersubstrat 1 implantierten Dotierstoffatome in der Fig. 4 gezeigt.
Ist die Phosphor/Arsen-Implantation abgeschlossen wird die zweite Maske 17 entfernt und es folgt eine Oxidation des noch verbliebenen und nicht von einer Schutzschicht 11 geschützten Polysiliziums 10, so daß eine Oxidschicht 22 als zweite Iso- lationschicht entsteht. Die mit der Oxid-Nitrid-Oxid-Schicht 11 abgedeckten Verbindungen 14, 18 werden dabei nicht oxi- diert. Die Oxidation der Polysiliziumschicht 10 findet bei- spielsweise in feuchter Atmosphäre bei einer Temperatur von etwa 950 °C für 80 min statt. Diese erhöhte Temperatur wird gleichzeitig dazu genutzt, die Dotierstoffe Bor bzw. Phosphor/Arsen in das Halbleitersubstrat einzutreiben, um so die im Halbleitersubstrat verlaufenden, leitenden Verbindungen 24 zu erzeugen.
Die Konzentration der Dotierstoffe ist dabei so gewählt, daß die im Halbleitersubstrat verlaufenden, leitenden Verbindun- gen 24 in den Bereichen 23, 25 der Kreuzungspunkte 32, 34 eine ausreichende Leitfähigkeit besitzen. Dies verhindert, daß sich an den Kreuzungspunkten 32, 34 Transistoren bilden. Die daraus ergebende Situation ist in Fig. 5 gezeigt.
Gemäß einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens, wird die Polysiliziumschicht 10 während des Ätzens nicht nur bis zu einer vorgegebenen Dicke sondern vollständig entfernt. Dies hat zur Folge, daß ein langer Oxidati- onschritt zur Umwandlung des verbliebenen Polysiliziums nicht mehr notwendig ist. In diesem Fall wird nur eine relativ kurze Wärmebehandlung durchgeführt, um die Dotierstoffe in das Halbleitersubstrat einzutreiben (950°C für etwa 20 min) .
Fig. 6 zeigt eine Aufsicht auf die in Fig. 5 im Querschnitt gezeigte Struktur. Die in Fig. 5 gezeigte Struktur ergibt sich durch einen Schnitt entlang der Linie A A' in Figur 6 und nachfolgendem Aufklappen.
Man erkennt, daß die Gatebahnen 14 und 18 eine auf dem Halb- leitersubstrat 1 verlaufende, leitende Verbindung darstellen, die beispielsweise die Gate-Elektroden zweier Transistoren (nicht gezeigt) miteinander verbindet. Hingegen stellen die Diffusionsgebiete 24, die in einem späteren Verfahrensschritt durch Kontaktlöcher an Stellen 30 kontaktiert werden, die im Halbleitersubstrat 1 verlaufende, leitende Verbindung dar. Unternimmt nun jemand den Versuch eine so hergestellte, integrierte Schaltung zu analysieren, erscheint ihm die in Fig. 6 in Aufsicht gezeigte Verdrahtung als eine Anordnung zweier Transistoren in einer CMOS-Technologie. Der Unterschied er- gibt sich nur durch die Dotierungskonzentration in den Bereichen 23 und 25. Diese Dotierungskonzentration ist jedoch nachträglich nur mit sehr großem Aufwand festzustellen. Daher wird eine nachträgliche Schaltungsanalyse nicht zu der korrekten Schaltung führen. Daher ist auch die nachträgliche Ma- nipulation der integrierten Schaltung deutlich erschwert.
Figur 7 zeigt ebenfalls in Aufsicht eine erfindungsgemäße Anordnung, bei der die Diffusionsgebiet 24 auf einer Linie liegen. Die Linie A A' ist hier im Gegensatz zur Figur 6 ge- streckt. Dagegen sind die Gatebahnen 14, 18 zueinander winklig angeordnet.
Anschließend folgt eine Abscheidung einer weiteren Isolationschicht, beispielsweise BPSG, und einer weiteren leitenden Schicht, beispielsweise Aluminium, um eine erste Metallisierungsebene zu bilden. Je nach Komplexität der herzustellenden Schaltung können weitere Isolationsschichten und weitere leitende Schichten aufgebracht werden. Für einfache Schaltungen ist eine Metallisierungsebene jedoch in Regel ausreichend, so daß nun eine Passivierungsschicht abgeschieden werden kann.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Halbleiterbauelements mit einer zumindest stückweise im Substrat verlaufenden Verdrah- tung, wobei zumindest eine im Halbleitersubstrat verlaufende, leitende Verbindung (24) und zumindest eine auf dem Halbleitersubstrat (1) verlaufenden, leitenden Verbindung (14, 18) vorgesehen sind und das Verfahren an ein Verfahren zur Herstellung von zumindest zwei Transistortypen angepaßt ist, mit den folgenden Schritten:
a) ein Halbleitersubstrat (1) wird bereitgestellt, das zumindest zwei Gebiete (3, 5) aufweist, wobei in einem ersten Gebiet (3) die Transistoren des ersten Transistortyps und in einem zweiten Gebiet (5) die Transistoren des zweiten Transistortyps angeordnet werden,
b) auf das Halbleitersubstrat (1) wird eine erste isolierende Schicht (8) aufgebracht,
c) ein Dotierstoff eines ersten Leitfähigkeitstyps wird in das erste Gebiet (3) in den Bereich eines späteren Kreuzungspunktes zwischen der im Halbleitersubstrat verlaufenden, leitenden Verbindung (24) und der auf dem Halbleiter- substrat (1) verlaufenden, leitenden Verbindung (14) eingebracht und/oder ein Dotierstoff eines zweiten Leitfähigkeitstyps wird in das zweite Gebiet (5) in den Bereich eines späteren Kreuzungspunktes zwischen der im Halbleitersubstrat verlaufenden, leitenden Verbindung (24) und der auf dem Halbleitersubstrat (1) verlaufenden, leitenden Verbindung (18) eingebracht,
d) auf die erste isolierende Schicht (8) wird eine leitende Schicht (10) aufgebracht,
e) mittels einer Phototechnik wird eine erste Maske (12) aufgebracht, welche in dem ersten Gebiet (3) im wesentlichen nur die Gatebahnen der zu erzeugenden Transistoren des ersten Transistortyps sowie gegebenenfalls die auf dem Halbleitersubstrat (1) verlaufende, leitende Verbindung (14) und das zweite Gebiet (5) nahezu vollständig bedeckt,
f) entsprechend dieser ersten Maske (12) werden die leitende Schicht (10) in eine zweite Isolationschicht (22) umgewandelt oder entfernt und zumindest ein Dotierstoff (15) eines ersten Leitfähigkeitstyps in das Halbleitersubstrat (1) eingebracht,
g) mittels einer Phototechnik wird eine zweite Maske (17) aufgebracht, welche in dem zweiten Gebiet (5) im wesentlichen nur die Gatebahnen der zu erzeugenden Transistoren des zweiten Transistortyps sowie gegebenenfalls die auf dem Halbleitersubstrat (1) verlaufende, leitende Verbindung (18) und das erste Gebiet (3) nahezu vollständig bedeckt,
h) entsprechend dieser zweiten Maske (17) werden die leitende Schicht (10) in eine zweite Isolationschicht (22) umgewandelt oder entfernt und zumindest ein Dotierstoff (20) eines zweiten Leitfähigkeitstyps in das Halbleitersubstrat (1) eingebracht,
so daß durch die im Bereich der Kreuzungspunkte und die mittels der ersten bzw. zweiten Maske eingebrachten Dotierstoffe eine im Halbleitersubstrat verlaufenden, leitende Verbindung (24) erzeugt wird.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß das zwischen dem ersten und zweiten Gebiet (3, 5) ein Bereich (19) vorgesehen ist, der von beiden Masken (12, 17) nicht be- deckt wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß auf die leitende Schicht (10) eine Schutzschicht (11) aufgebracht wird, die nach dem Aufbringen der Maske (n) (12, 17) entsprechend der (den) Maske (n) (12, 17) entfernt wird.
4. Verfahren nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß die Schutzschicht (11) eine Oxid-Nitrid-Oxid-Schicht ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß die leitende Schicht (10) eine Polysiliziumschicht ist.
6. Verfahren nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , daß die Polysiliziumschicht (10) durch Oxidation in die zweite isolierende Schicht (22) umgewandelt wird.
7. Verfahren nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , daß die Polysiliziumschicht (10) in die zweite isolierende Schicht (22) umgewandelt wird, indem ein Teil der Polysiliziumschicht (10) entfernt und der verbleibende Teil durch Oxidation in eine Siliziumoxidschicht (22) umgewandelt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß der Dotierstoff (15, 20) durch eine Implantation mit anschließender Wärmebehandlung in das Halbleitersubstrat (1) eingebracht wird.
9. Verfahren nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t , daß der Dotierstoff (15, 20) durch die erhöhte Temperatur bei der Oxidation des Polysiliziums in das Halbleitersubstrat (1) eingetrieben wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , daß
das erste und das zweite Gebiet (3, 5) jeweils Bereiche (32, 34) aufweisen, die für Substratkontakte vorgesehen sind,
daß die erste Maske (12) über den Bereichen (32) in dem zweiten Gebiet (5) , die für Substratkontakte vorgesehen sind, Öffnungen aufweist und Bereiche (34) in dem ersten Gebiet
(3), die für Substratkontakte vorgesehen sind, bedeckt, und
daß die zweite Maske (17) über den Bereichen (34) in dem ersten Gebiet (3) , die für Substratkontakte vorgesehen sind, Öffnungen aufweist und Bereiche (32) in dem zweiten Gebiet (5), die für Substratkontakte vorgesehen sind, bedeckt.
11. Verfahren nach einem der Ansprüche 1 bis 10, d a d u r c h g e k e n n z e i c h n e t , daß in den vorgegebenen Gebieten (3, 5) , in denen die zu erzeugenden Transistoren angeordnet werden sollen, Isolationszonen (6), insbesondere Locos-Isolationen oder Shallow-Trench- Isolationen, vorgesehen sind, die die Transistoren begrenzen.
12. Halbleiterbauelement einer zumindest stückweise im Substrat verlaufenden Verdrahtung, d a d u r c h g e k e n n z e i c h n e t , daß es durch ein Verfahren nach einem der Ansprüche 1 bis 11 erhältlich ist.
PCT/DE1999/003603 1998-11-11 1999-11-11 Verfahren zur herstellung eines halbleiterbauelements mit einer stückweise im substrat verlaufenden verdrahtung sowie ein mit diesem verfahren herstellbares halbleiterbauelement Ceased WO2000028593A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000581691A JP3712616B2 (ja) 1998-11-11 1999-11-11 部分的に半導体基板中に延在する配線をもつ半導体素子の製造方法
EP99963216A EP1142017B1 (de) 1998-11-11 1999-11-11 Verfahren zur herstellung eines halbleiterbauelements mit einer stückweise im substrat verlaufenden verdrahtung
BR9915241-0A BR9915241A (pt) 1998-11-11 1999-11-11 Processo para produção de um componente semicondutor, com uma ligação de fios que se estende, em partes, no substrato, bem como um componente semicondutor, que pode ser produzido de acordo com esse processo
UA2001053159A UA57865C2 (uk) 1998-11-11 1999-11-11 Спосіб виготовлення напівпровідникового елемента з окремо розміщеним в підкладці з'єднувальним елементом, а також напівпровідниковий елемент, виготовлений цим способом
DE59914740T DE59914740D1 (de) 1998-11-11 1999-11-11 Verfahren zur herstellung eines halbleiterbauelements mit einer stückweise im substrat verlaufenden verdrahtung
US09/853,521 US6440827B2 (en) 1998-11-11 2001-05-11 Method for fabricating a semiconductor component having a wiring which runs piecewise in the substrate, and also a semiconductor component which can be fabricated by this method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19852072.7 1998-11-11
DE19852072A DE19852072C2 (de) 1998-11-11 1998-11-11 Verfahren zur Herstellung eines Halbleiterbauelements mit einer stückweise im Substrat verlaufenden Verdrahtung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/853,521 Continuation US6440827B2 (en) 1998-11-11 2001-05-11 Method for fabricating a semiconductor component having a wiring which runs piecewise in the substrate, and also a semiconductor component which can be fabricated by this method

Publications (1)

Publication Number Publication Date
WO2000028593A1 true WO2000028593A1 (de) 2000-05-18

Family

ID=7887472

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/DE1999/003603 Ceased WO2000028593A1 (de) 1998-11-11 1999-11-11 Verfahren zur herstellung eines halbleiterbauelements mit einer stückweise im substrat verlaufenden verdrahtung sowie ein mit diesem verfahren herstellbares halbleiterbauelement
PCT/DE1999/003602 Ceased WO2000028576A2 (de) 1998-11-11 1999-11-11 Halbleiterbauelement mit einer stückweise im substrat verlaufenden verdrahtung und verfahren zu dessen herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/003602 Ceased WO2000028576A2 (de) 1998-11-11 1999-11-11 Halbleiterbauelement mit einer stückweise im substrat verlaufenden verdrahtung und verfahren zu dessen herstellung

Country Status (11)

Country Link
US (1) US6440827B2 (de)
EP (1) EP1142017B1 (de)
JP (1) JP3712616B2 (de)
KR (1) KR100382397B1 (de)
CN (1) CN1211861C (de)
AT (1) ATE393476T1 (de)
BR (1) BR9915241A (de)
DE (2) DE19852072C2 (de)
RU (1) RU2214649C2 (de)
UA (1) UA57865C2 (de)
WO (2) WO2000028593A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683037B2 (en) * 2002-04-19 2004-01-27 Colgate-Palmolive Company Cleaning system including a liquid cleaning composition disposed in a water soluble container
RU2633799C1 (ru) * 2016-06-07 2017-10-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора
CN109119343A (zh) * 2017-06-22 2019-01-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614250A1 (de) * 1966-05-19 1970-08-13 Philips Nv Integrierte Schaltung mit Gruppen von sich kreuzenden Verbindungen
US4583011A (en) * 1983-11-01 1986-04-15 Standard Microsystems Corp. Circuit to prevent pirating of an MOS circuit
JPS63129647A (ja) * 1986-11-20 1988-06-02 Fujitsu Ltd 半導体装置
JPH02237038A (ja) * 1989-03-09 1990-09-19 Ricoh Co Ltd 半導体装置
EP0585601A1 (de) * 1992-07-31 1994-03-09 Hughes Aircraft Company Sicherheitssystem für integrierte Schaltung und Verfahren für implantierte Leitungen
EP0764985A2 (de) * 1995-09-22 1997-03-26 Hughes Aircraft Company Getarnter digitaler Schaltkreis mit Transistorgeometrie und Kanalunterbrechungen gegen 'Reverse Engineering'

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57117268A (en) * 1981-01-14 1982-07-21 Toshiba Corp Semiconductor device
DE3143565A1 (de) * 1981-11-03 1983-05-11 International Microcircuits Inc., 95051 Santa Clara, Calif. Integrierte schaltung
DE3502713A1 (de) * 1985-01-28 1986-07-31 Robert Bosch Gmbh, 7000 Stuttgart Monolithisch integrierte schaltung mit untertunnelung
RU2051443C1 (ru) * 1992-01-27 1995-12-27 Юрий Владимирович Агрич Способ изготовления кмоп ис
RU2100874C1 (ru) * 1994-09-27 1997-12-27 Государственный научно-исследовательский институт физических проблем им.Ф.В.Лукина Интегральная схема с двумя типами моп-транзисторов
RU2106719C1 (ru) * 1996-04-30 1998-03-10 Акционерное общество открытого типа "Научно-исследовательский институт молекулярной электроники и завод "Микрон" Бикмоп-прибор и способ его изготовления
US5985727A (en) * 1997-06-30 1999-11-16 Sun Microsystems, Inc. Method for forming MOS devices with retrograde pocket regions and counter dopant regions buried in the substrate surface

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614250A1 (de) * 1966-05-19 1970-08-13 Philips Nv Integrierte Schaltung mit Gruppen von sich kreuzenden Verbindungen
US4583011A (en) * 1983-11-01 1986-04-15 Standard Microsystems Corp. Circuit to prevent pirating of an MOS circuit
JPS63129647A (ja) * 1986-11-20 1988-06-02 Fujitsu Ltd 半導体装置
JPH02237038A (ja) * 1989-03-09 1990-09-19 Ricoh Co Ltd 半導体装置
EP0585601A1 (de) * 1992-07-31 1994-03-09 Hughes Aircraft Company Sicherheitssystem für integrierte Schaltung und Verfahren für implantierte Leitungen
EP0764985A2 (de) * 1995-09-22 1997-03-26 Hughes Aircraft Company Getarnter digitaler Schaltkreis mit Transistorgeometrie und Kanalunterbrechungen gegen 'Reverse Engineering'

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 012, no. 385 (E - 668) 14 October 1988 (1988-10-14) *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 550 (E - 1009) 6 December 1990 (1990-12-06) *

Also Published As

Publication number Publication date
JP2002529934A (ja) 2002-09-10
KR20010080422A (ko) 2001-08-22
US6440827B2 (en) 2002-08-27
BR9915241A (pt) 2001-07-24
WO2000028576A2 (de) 2000-05-18
DE19852072A1 (de) 2000-05-25
DE19852072C2 (de) 2001-10-18
CN1337067A (zh) 2002-02-20
UA57865C2 (uk) 2003-07-15
CN1211861C (zh) 2005-07-20
KR100382397B1 (ko) 2003-05-09
EP1142017A1 (de) 2001-10-10
JP3712616B2 (ja) 2005-11-02
US20010053574A1 (en) 2001-12-20
RU2214649C2 (ru) 2003-10-20
DE59914740D1 (de) 2008-06-05
ATE393476T1 (de) 2008-05-15
EP1142017B1 (de) 2008-04-23

Similar Documents

Publication Publication Date Title
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE69027832T2 (de) Feld-Effekt-Transistor mit Gate-Abstandsstück
DE69132695T2 (de) CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain
DE3888393T2 (de) BICMOS-Verfahren zur Herstellung selbstausrichtender NPN-Emitter und -Basen sowie MOSFET-Sources und -Drains.
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2816795C2 (de)
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE3530065A1 (de) Verfahren zur herstellung eines halbleiters
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3887025T2 (de) Methode zur Herstellung von CMOS EPROM-Speicherzellen.
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE69133446T2 (de) BiCMOS-Verfahren mit Bipolartransistor mit geringem Basis-Rekombinationsstrom
DE3779802T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
EP1142017B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer stückweise im substrat verlaufenden verdrahtung
EP1342266A2 (de) Verfahren zur herstellung von schnellen vertikalen npn-bipolartransistoren und komplementären mos-transistoren auf einem chip
DE102014118948B4 (de) Halbleitervorrichtung mit Metallsilizidsperrbereich und Verfahren zu dessen Herstellung
DE3736369A1 (de) Verfahren zur herstellung eines bicmos-bauelements
EP0270703B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE19823133A1 (de) Verfahren zur Herstellung von MOS-Transistoren mit der Möglichkeit der Spannungswahl aus zwei Spannungen
DE3783799T2 (de) Verfahren zur herstellung einer halbleiteranordnung.

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99813199.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): BR CN IN JP KR MX RU UA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999963216

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: IN/PCT/2001/500/KOL

Country of ref document: IN

ENP Entry into the national phase

Ref document number: 2000 581691

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: PA/a/2001/004680

Country of ref document: MX

WWE Wipo information: entry into national phase

Ref document number: 09853521

Country of ref document: US

Ref document number: 1020017005973

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020017005973

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1999963216

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020017005973

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1999963216

Country of ref document: EP