WO2001011932A1 - Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board - Google Patents

Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board Download PDF

Info

Publication number
WO2001011932A1
WO2001011932A1 PCT/JP2000/004418 JP0004418W WO0111932A1 WO 2001011932 A1 WO2001011932 A1 WO 2001011932A1 JP 0004418 W JP0004418 W JP 0004418W WO 0111932 A1 WO0111932 A1 WO 0111932A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
printed wiring
wiring board
multilayer printed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2000/004418
Other languages
English (en)
French (fr)
Inventor
Honchin En
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000194620A external-priority patent/JP2002050868A/ja
Priority claimed from JP2000194619A external-priority patent/JP4480236B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to US10/048,852 priority Critical patent/US7514637B1/en
Priority to EP00942459A priority patent/EP1207730B1/en
Priority to DE60042976T priority patent/DE60042976D1/de
Publication of WO2001011932A1 publication Critical patent/WO2001011932A1/ja
Anticipated expiration legal-status Critical
Priority to US10/864,400 priority patent/US7446263B2/en
Priority to US11/056,242 priority patent/US7993510B2/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Definitions

  • Electrolytic plating liquid method for manufacturing multilayer printed wiring board using the liquid
  • the present invention relates to an electrolytic plating liquid used for producing a multilayer printed wiring board, a method for producing a multilayer printed wiring board using the electrolytic plating liquid, and a multilayer printed wiring board.
  • Multilayer printed wiring boards so-called multilayer build-up wiring boards, are manufactured by a semi-additive method or the like, and are mounted on a resin substrate, called a core, which is strengthened by a glass cloth of about 0.5 to 1.5 mm. It is manufactured by alternately laminating conductive circuits made of copper or the like and interlayer resin insulating layers. The connection between the conductor circuits via the inter-layer resin insulation layer of the multilayer printed wiring board is made by via holes.
  • build-up multilayer printed wiring boards have been manufactured by a method disclosed in, for example, Japanese Patent Application Laid-Open No. Hei 9-130500.
  • a through-hole is formed in the copper-clad laminate on which the copper foil is stuck, and then a through-hole is formed by performing electroless copper plating.
  • the surface of the substrate is etched into a conductor pattern to form a conductor circuit, and a roughened surface is formed on the surface of the conductor circuit by electroless plating or etching.
  • exposure and development processing are performed to form a via hole opening, and then the interlayer resin insulating layer is subjected to UV curing and main curing.
  • a thin metal layer is formed, a plating resist is formed on the metal layer, and a thickening is performed by electrolytic plating. After the plating resist is removed, etching is performed to form a conductor circuit connected to the underlying conductor circuit by a via hole.
  • solder resist to protect the conductor circuit After forming a layer, plating the area where the opening is exposed for connection with electronic components such as IC chips and mother boards, etc., and then printing solder paste to form solder bumps Complete the manufacture of build-up multilayer printed wiring boards.
  • FIG. 25 is a cross-sectional view showing a cross section of a via hole of a conventional multilayer printed wiring board.
  • a stacked via structure (a structure in which a via hole is formed directly above a via hole, see Fig. 1) is required as a structure of a built-up multilayer printed wiring board that reduces the wiring distance. ing.
  • a stacked via structure a structure in which a via hole is formed directly above a via hole, see Fig. 1
  • the present inventors have conducted intensive studies in view of the above problems, and as a result, have found that the use of an electrolytic plating solution containing a specific leveling agent and an additive consisting of a lubricating agent at a specific ratio makes it possible to obtain a via hole opening. That the upper surface of the via hole and the upper surface of the conductor circuit in the same layer can be made substantially flush with each other. Reached.
  • the electrolytic plating solution of the present invention is an electrolytic plating solution used for manufacturing a multilayer printed wiring board in which a resin insulating layer and a conductor circuit are sequentially laminated on a substrate on which a conductor circuit is provided.
  • a resin insulating layer and a conductor circuit are sequentially laminated on a substrate on which a conductor circuit is provided.
  • At least one selected from the group consisting of polyethylene, derivatives thereof, gelatin and derivatives thereof as the leveling agent, and as the brightening agent, sulfur oxide, its related compounds, hydrogen sulfide, It is desirable to use at least one selected from the group consisting of related compounds and other sulfur compounds.
  • the method for producing a multilayer printed wiring board according to the first aspect of the present invention includes at least the following steps (a) to (e):
  • the method for producing a multilayer printed wiring board according to the second aspect of the present invention includes the following steps (a) to (d):
  • the metal layer is preferably formed by performing sputtering, plating, or sputtering and plating.
  • the resin insulating layer is a force that is at least one selected from the group consisting of a fluororesin, a polyolefin-based resin and a polyphenylene-based resin, or a resin composite containing a thermoplastic resin and a thermosetting resin. Desirably the body.
  • the leveling agent contained in the electrolytic plating solution is selected from the group consisting of polyethylene, derivatives thereof, gelatin and derivatives thereof. And at least one selected from the group consisting of sulfur oxides, its related compounds, hydrogen sulfide, its related compounds, and other sulfur compounds. It is desirable to use one kind.
  • the multilayer printed wiring board of the present invention is a multilayer printed wiring board in which a resin insulating layer and a conductive circuit are sequentially laminated on a substrate on which a conductive circuit is provided, and vertically adjacent conductive circuits are connected by via holes.
  • the via hole is filled with metal
  • the upper surface of the via hole and the upper surface of the conductor circuit in the same layer are substantially on the same plane, and the distance from the bottom surface to the top surface of the via hole is The thickness is 2 to 7 times the thickness of the conductor circuit.
  • the resin insulating layer preferably has a dielectric constant at 1 GHz of 3.0 or less.
  • the multilayer printed wiring board is desirably manufactured by using the first or second method for manufacturing a multilayer printed wiring board of the present invention.
  • FIG. 1 is a sectional view showing one section of the multilayer printed wiring board of the present invention.
  • 3 (a) to 3 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 4 (a) to 4 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 5A to 5C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 6 (a) to 6 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIG. 7A is a cross-sectional view showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 8A to 8D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 9A to 9D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 10A to 10C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 11 (a) to 11 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 12 (a) to 12 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board according to the present invention.
  • 13 (a) and 13 (b) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 14A to 14D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 15A to 15D are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 17A to 17C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 18 (a) to 18 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 19 (a) to 19 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 20 (a) to 20 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • 21 (a) to 21 (d) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 22A to 22C are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIGS. 23 (a) to 23 (c) are cross-sectional views showing a part of the manufacturing process of the multilayer printed wiring board of the present invention.
  • FIG. 24 is a microscope photograph showing a cross section of a via hole of the multilayer printed wiring board of the present invention.
  • FIG. 25 is a micrograph showing a cross section of a via hole of a conventional multilayer printed wiring board. Explanation of reference numerals
  • the electroplating solution of the present invention is an electroplating solution used for manufacturing a multilayer printed wiring board in which a resin insulating layer and a conductor circuit are sequentially laminated on a substrate provided with a conductor circuit. It contains 1 copper sulfate, 30-200 gZ 1 sulfuric acid, 25-90 mg of chlorine ion, and an additive of at least 1-100 OmgZ 1 consisting of a leveling agent and a brightener. And
  • the via hole opening is completely filled with metal, and the upper surface of the via hole and the conductor circuit in the same layer are formed.
  • a via hole (hereinafter, such a via hole is also referred to as a field via) whose upper surface is substantially on the same plane can be formed. That is, the electrolytic plating solution of the present invention is most suitable for an electrolytic plating solution for field via.
  • the electrolytic plated solution consists 50 to 300 g / 1 of copper sulfate, 30 to 200 8 1 of sulfuric acid, 25 ⁇ 9 OmgZ 1 of chlorine ions, and at least a leveling agent and brightening agent l ⁇ It contains 1000 mg of additives.
  • the concentration of sulfuric acid is less than 30 g Z 1
  • the liquid resistance becomes large, so that plating is difficult to deposit, and if it exceeds 200 1, copper sulfate tends to be crystallized.
  • the chloride ion concentration is less than 25 mg / 1, the gloss of the plating film is lowered, and if it exceeds 9 Omg / 1, the anode is difficult to dissolve.
  • a field via can be formed regardless of the opening diameter of the via hole, the material and thickness of the resin insulating layer, the presence or absence of the roughened surface of the resin insulating layer, and the like.
  • the electroplating solution contains a high concentration of copper ions, the copper ions are sufficiently introduced into the opening for the via hole. It can be supplied and plated at the via hole opening at a plating speed of 4 ° to 100 ⁇ time, which can speed up the electrolytic plating process.
  • the electrolytic plating solution contains sulfuric acid at a high concentration, the solution resistance during plating can be reduced. Therefore, the current density is high, and the growth of the plating film at the opening for the via hole is not hindered, which is suitable for forming a field via structure.
  • Desirable composition of the electrolytic plating solution is 100 to 250 g Z1 copper sulfate, 50 to 150 g / 1 sulfuric acid, 30 to 70 mg Zl chlorion, and The composition contains at least 1 to 600 mg of an additive consisting of a leveling agent and a brightening agent.
  • the additive only needs to be composed of at least a leveling agent and a brightener, and may contain other components.
  • the leveling agent for example, it is desirable to use at least one selected from the group consisting of polyethylene, its derivatives, gelatin and its derivatives.
  • the polyethylene derivative is not particularly limited, and includes, for example, polyethylene isophthalate, polyethyleneimine, polyethylene oxide, polyethylene glycol, polyethylene glycol ester, polyethylene glycol ether, polyethylene sulfide, polyether and the like. Can be. Among them, it is preferable to use polyethylene dalicol or gelatin. It is highly versatile and does not damage the resin insulation layer or metal film.
  • the brightener for example, it is desirable to use at least one selected from the group consisting of sulfur oxide, its related compound, hydrogen sulfide, its related compound, and other sulfur compounds.
  • the oxide sulfur and its related compounds are not particularly limited, and include, for example, sulfonic acid compounds, sulfone compounds, sulfite compounds, and other oxide sulfur compounds.
  • the sulfonic acid-based compound is not particularly limited, and examples thereof include sulfobenzoic acid, sulfobenzoate, snorefoanthraquinone, su / lefomethane, sulfoethane, sulfocarbamide, sulfosuccinic acid, sulfosuccinate, sulfoacetic acid, and sulfosalidium.
  • Examples include tinoleic acid, snorefosianuric acid, sulfocyan, sulfocyanate, sulfonate, sulfovic acid, sulfophthalic acid, sulfonic acid amide, sulfonic acid imide, and sulfocarbonyl compounds such as sulfocarbanilide. be able to.
  • the sulfone compound is not particularly limited, and examples thereof include sulfonal, sulfonyl diacetate, sulfonyl dipheninolemethane, s / reoxynoleic acid, snolefoxylate, sulfonamide, sulfonimide and the like, and sulfonyl chloride compound and the like. Can be mentioned.
  • the sulfite compound is not particularly limited, and examples thereof include sulfite, ammonium sulfite, potassium sulfite, getyl sulfite, dimethyl sulfite, sodium hydrogen sulfite, and ester sulfite compounds.
  • the above-mentioned other oxide sulfur compounds are not particularly restricted but include, for example, sulfoxide.
  • the hydrogen sulfide and its related compounds are not particularly limited, and include, for example, sulfonium compounds and sulfonium salts.
  • the other sulfur compounds are not particularly limited, and include, for example, bisdisulphide.
  • the electrolytic plating solution of the present invention further comprises a multilayer substrate by containing the above-mentioned brightener.
  • the via hole opening can be completely filled with metal, and by containing the above leveling agent, the upper surface of the via hole and the upper surface of the conductor circuit in the same layer are substantially the same. It can be formed in a plane.
  • the brightener activates a low current portion of the via hole opening, thereby accelerating plating deposition on the via hole opening and adsorbing the leveling agent on the surface of the conductor circuit. This suppresses the deposition of plating on the surface of the conductor circuit.
  • the blending amount of the leveling agent is desirably 1 to 100 OmgZ1, and the blending amount of the brightener is desirably 0.1 to 10 OmgZ1.
  • the ratio of the two is preferably 2: 1 to 10: 1.
  • the amount of the above-mentioned leveling agent is too small, the amount of the leveling agent adsorbed on the surface of the conductive circuit is small, and plating deposition on the conductive circuit is accelerated.
  • the amount of the leveling agent is too large, the amount of the leveling agent adsorbed to the bottom of the via hole opening is large, and the deposition of plating on the via hole opening becomes slow.
  • the amount of the brightener is too small, the bottom of the via hole opening cannot be activated, and the via hole opening cannot be completely filled with metal by plating.
  • the amount is too large, the deposition of plating on the conductor circuit portion is accelerated, and a step is formed between the upper surface of the conductor circuit and the upper surface of the via hole.
  • the electrolytic plating method using the electrolytic plating liquid having such a configuration is not particularly limited, and the following electrolytic plating method and the like can be used.
  • the DC electroplating method which is a general electroplating method, or the method of controlling the current to a square-wave pulse current by alternately repeating supply and interruption of the cathode current (PC Plating method), pulse-reverse electric plating method (PR plating method), in which current is controlled using periodic reversal waves by alternately inverting and supplying power source current and anode current supply alternately.
  • DC plating method which is a general electroplating method, or the method of controlling the current to a square-wave pulse current by alternately repeating supply and interruption of the cathode current
  • PR plating method pulse-reverse electric plating method
  • a method of alternately applying a high-density current pulse and a low-density current pulse as a sword current can be used.
  • the method for producing a multilayer printed wiring board according to the first aspect of the present invention comprises at least the following steps (a)
  • a substrate having a conductive circuit formed on a surface of an insulating substrate is prepared.
  • a resin substrate is desirable, and specific examples include a glass epoxy substrate, a polyimide substrate, a bismaleimide triazine resin substrate, a fluororesin substrate, a ceramic substrate, and a copper-clad laminate.
  • a through hole is formed in the insulating substrate with a drill or the like, and the wall surface of the through hole and the surface of the copper foil are electrolessly plated to form a surface conductive film and a through hole.
  • Copper plating is preferred as the electroless plating.
  • a roughened surface is usually formed on the inner wall of the through hole and the surface of the electroless plated film. Examples of the roughening treatment include blackening (oxidation), monoreduction treatment, spray treatment with a mixed aqueous solution of an organic acid and a cupric complex, and treatment with Cu—Ni—P needle-like alloy plating.
  • a conductive circuit-shaped etching resist is formed on the electroless-plated substrate, and a conductive circuit is formed by etching.
  • a resin filler is applied to the surface of the substrate on which the conductive circuit is formed and dried to a semi-cured state, and then polished to grind the resin filler layer and the upper part of the conductive circuit. Flatten both main surfaces of the substrate. Thereafter, the resin filler layer is completely cured.
  • a roughened layer or a roughened surface (hereinafter, also referred to as a roughened layer) is formed on the conductor circuit as necessary.
  • the roughening treatment method include blackening (oxidation) monoreduction treatment, spray treatment with a mixed aqueous solution of an organic acid and a cupric complex, and treatment with a Cu—Ni—P alloy.
  • a coating layer made of tin, zinc, copper, nickel, cobalt, thallium, lead, etc. is formed on the surface of the roughened layer by electroless plating and vapor deposition.
  • an uncured resin layer to be a resin insulating layer is formed on the conductor circuit on which the roughened layer is formed through a post-process.
  • thermosetting resin As the material of the resin insulating layer, a thermosetting resin, a thermoplastic resin, a resin obtained by sensitizing a part of the thermosetting resin, or a composite resin thereof can be used.
  • the uncured resin layer may be formed by applying an uncured resin, or may be formed by thermocompression bonding an uncured resin film. Further, a resin film in which a metal layer such as a copper foil is formed on one surface of an uncured resin film may be attached. When such a resin film is used, an opening is provided by irradiating a laser beam after etching a metal layer in a via hole forming portion. As the resin film on which the metal layer is formed, a resin-coated copper foil or the like can be used.
  • a polyolefin resin a polyphenylene resin (PPE, PPO, etc.), a fluorine resin, and the like are preferable.
  • Low dielectric constant This is because it is suitable for forming an edge layer.
  • polystyrene-based resin examples include the above-mentioned polyethylene, polypropylene, polyisobutylene, polybutadiene, polyisoprene, 2-norbornene, 5-ethylidene-2-norbornene, and copolymers of these resins.
  • system resin examples include ethyl Z tetrafluoroethylene copolymer resin (ETFE), polychlorinated trifluoroethylene (PCTFE), and the like.
  • a resin composite containing the thermoplastic resin and the thermosetting resin can also be used as a material of the resin insulating layer.
  • thermoplastic resin examples include polysulfone (PSF), polyethersulfone (PES), polyphenylene sulphone (PPS), polyphenylene sulfide (PPES), polyphenylene ether (PPE), and polystyrene.
  • PSF polysulfone
  • PES polyethersulfone
  • PES polyphenylene sulphone
  • PPES polyphenylene sulfide
  • PPE polyphenylene ether
  • polystyrene examples include teliumimide (PI), phenoxy resin, and fluororesin.
  • polysulfone PSF
  • polyestersulfone PES
  • polyether imide PI
  • Z or phenoxy resin PSF
  • PSF polysulfone
  • PET polyestersulfone
  • PI polyether imide
  • Z or phenoxy resin Z or phenoxy resin
  • thermosetting resin examples include an epoxy resin, a phenol resin, and a polyimide resin.
  • the thermosetting resin may be a photosensitized resin, specifically, for example, a resin obtained by subjecting a thermosetting group to methacrylic acid, acrylic acid, or the like to an acrylation reaction. .
  • acrylated epoxy resin is desirable.
  • an epoxy resin having two or more epoxy groups in one molecule is more preferable.
  • epoxy resin examples include cresol novolak type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolak type epoxy resin, alkylphenol novolak type epoxy resin, biphenol F type epoxy resin, naphthalene type Epoxy resins, dicyclopentadiene type epoxy resins, epoxidized products of condensates of phenols and aromatic aldehydes having a phenolic hydroxyl group, triglycidyl isocyanurate, alicyclic epoxy resins, and the like. These may be used alone or in combination of two or more. Is also good. Thereby, it becomes excellent in heat resistance and the like.
  • thermosetting resin thermoplastic resin 95/5 to 50/50. This is because a high toughness value can be secured without impairing the heat resistance.
  • the resin composite may be a photosensitive resin provided with photosensitivity.
  • a photosensitive resin When a photosensitive resin is used, an opening for a via hole can be formed by exposure and development.
  • Specific examples of the above resin complex include, for example, particles soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble particles”) dispersed in a resin which is hardly soluble in an acid or an oxidizing agent (hereinafter referred to as a “slightly soluble resin”). And a resin composition for forming a roughened surface.
  • the soluble particles include resin particles soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble resin particles”), inorganic particles soluble in an acid or an oxidizing agent (hereinafter referred to as “soluble inorganic particles”), and metals soluble in an acid or an oxidizing agent. Particles (hereinafter, soluble metal particles). These soluble particles may be used alone or in combination of two or more.
  • the shape of the soluble particles is not particularly limited, and examples thereof include a spherical shape and a crushed shape. Further, the shape of the soluble particles is desirably a uniform shape. This is because a roughened surface having unevenness with a uniform roughness can be formed.
  • the average particle size of the soluble particles is desirably 0.1 to 10 / zm. Within this range, two or more different particle sizes may be contained. That is, it contains soluble particles having an average particle size of 0.1 to 0.5 // m and soluble particles having an average particle size of 1 to 3 jum. As a result, a more complicated roughened surface can be formed, and the adhesion to the conductor circuit is excellent.
  • the particle size of the soluble particles is the length of the longest portion of the soluble particles.
  • the soluble resin particles are not particularly limited as long as they dissolve at a higher rate than the poorly soluble resin when immersed in a solution containing an acid or an oxidizing agent.
  • Examples of the specific examples thereof include epoxy resins and epoxy resins. Phenolic resin, polyimide resin, poly T / JP00 / 04418
  • Examples include resins made of phenylene resin, polyolefin resin, fluororesin, and amino resin (melamine resin, urea resin, guanamine resin), and may be made of one of these resins. It may be a mixture of the above resins.
  • These soluble resin particles include (a) a soluble resin powder having an average particle size of 10 / m or less, (b) an aggregated particle obtained by aggregating a soluble resin powder having an average particle size of 2 / im or less, (c) A mixture of a soluble resin powder having an average particle size of 2 to 10 m and a soluble resin powder having an average particle size of 2 ⁇ m or less, (d) a soluble resin powder having an average particle size of 2 to 10 // m Pseudo particles obtained by adhering at least one of a soluble resin powder and an inorganic powder having an average particle diameter of 2 ⁇ or less to the surface of the particles, (e) an average particle diameter of 0.1 to 0.8 ⁇ A mixture of a soluble resin powder and a soluble resin powder having an average particle size of more than 0.8 / m and less than 2 / zm, and (f) a soluble resin powder having an average particle size of 0.1 to 1. desirable. This is because these can form more
  • the soluble resin particles resin particles made of rubber can also be used.
  • the rubber include polybutadiene rubber, various modified polybutadiene rubbers such as epoxy-modified, urethane-modified, (meth) acrylonitrile-modified, and (meth) acrylonitrile-butadiene rubber containing a carboxyl group.
  • the soluble resin particles are easily dissolved in an acid or an oxidizing agent.
  • an acid other than a strong acid can be dissolved, and when dissolving the soluble resin particles using an oxidizing agent, permanganese having a relatively weak oxidizing power is used. It can also dissolve in acids.
  • Examples of the soluble inorganic particles include particles made of at least one selected from the group consisting of aluminum compounds, calcium compounds, potassium compounds, magnesium compounds, and silicon compounds.
  • Examples of the aluminum compound include alumina and aluminum hydroxide.
  • Examples of the calcium compound include calcium carbonate and calcium hydroxide.
  • Examples of the potassium compound include potassium carbonate.
  • Examples of the magnesium compound include magnesia and doloma. And basic magnesium carbonate.
  • Examples of the silicon compound include silica and zeolite. These may be used alone or in combination of two or more.
  • soluble metal particles examples include particles made of at least one selected from the group consisting of copper, nickel, iron, zinc, lead, gold, silver, aluminum, magnesium, calcium, and silicon. These soluble metal particles may have a surface layer coated with a resin or the like in order to ensure insulation.
  • the combination of the two types of soluble particles to be mixed is preferably a combination of resin particles and inorganic particles. Both have low conductivity, so that insulation between the upper and lower conductor circuits can be ensured, thermal expansion can be easily adjusted with the poorly soluble resin, and cracks occur in the resin insulation layer. This is because no separation occurs between the resin insulating layer and the conductor circuit.
  • the hardly soluble resin may be any resin that can maintain the shape of the roughened surface when the roughened surface is formed by using an acid or an oxidizing agent in the resin insulating layer.
  • a mixture with a curable resin can be used.
  • the soluble particles are substantially uniformly dispersed in the hardly-soluble resin. This is because a roughened surface having unevenness with a uniform roughness can be formed, and adhesion to a conductor circuit including via holes can be ensured.
  • a film containing soluble particles only in the surface layer forming the roughened surface may be used. In this case, since the portions other than the surface layer of the film are not exposed to the acid or the oxidizing agent, the insulation between the conductor circuits via the resin insulating layer is reliably maintained.
  • the mixing weight ratio of the soluble particles is preferably 5 to 50% by weight, more preferably 10 to 40% by weight, based on the solid content of the hardly soluble resin.
  • the mixing weight ratio of the soluble particles is less than 5% by weight, a roughened surface with sufficient roughness may not be formed. If the mixing ratio exceeds 50% by weight, an acid or an oxidizing agent may be used. When forming the roughened surface by dissolving the soluble particles, it dissolves to the deep part of the resin insulation layer, and the insulation between the upper and lower conductor circuits via the resin insulation layer cannot be secured. May cause short circuit.
  • the resin composition for forming a roughened surface desirably contains a curing agent and other components in addition to the thermoplastic resin and the thermosetting resin.
  • the curing agent examples include an imidazole-based curing agent, an amine-based curing agent, a guanidine-based curing agent, an epoxy product of these curing agents, a microcapsule-encapsulation of these curing agents, and triphenylphosphine.
  • organic phosphine compounds such as tetraphenylphosphonium and tetraphenylborate.
  • the content of the curing agent is desirably 0.05 to 10% by weight with respect to the resin composition for forming a roughened surface. If the amount is less than 0.05% by weight, when forming the resin insulating layer, the resin composite does not sufficiently cure, and a roughened surface is formed on the surface of the resin insulating layer by using an acid or an oxidizing agent, and the acid and the like are removed. ⁇ ⁇ ⁇ The degree of penetration into the resin film increases, and the insulation of the resin insulation layer may be impaired. On the other hand, if it exceeds 10% by weight, an excessive curing agent component may modify the composition of the resin, which may cause a decrease in reliability. Examples of the other components include fillers such as inorganic compounds and resins that do not affect the formation of the roughened surface.
  • Examples of the inorganic compound include silica, alumina, dolomite, and the like.
  • Examples of the resin include polyimide resin, polyacryl resin, polyamide imide resin, polyfuylene resin, melanin resin, and the like. And olefin resin. By incorporating these fillers, the thermal expansion coefficient can be matched, the heat resistance and the chemical resistance can be improved, and the performance of the multilayer printed wiring board can be further improved.
  • the resin composition for forming a roughened surface may contain a solvent.
  • the solvent include ketones such as acetone, methyl ethyl ketone, and cyclohexanone, ethyl acetate, butyl acetate, and aromatic hydrocarbons such as cellosolve acetate, toluene, and xylene. These may be used alone or in combination of two or more.
  • a roughened surface can be easily formed on the layer, and when a plating layer is formed using the electrolytic plating solution of the present invention on the resin insulation layer on which the roughened surface is formed, Since no excessive stress is generated in the plating layer and the stress is relieved, cracks and peeling do not occur in the resin insulating layer. In particular, favorable effects can be obtained in the peripheral portion of the field via.
  • a resin insulating layer having a via hole opening is formed by performing exposure and development processing or laser processing.
  • the opening for the via hole is formed by using a laser beam or an oxygen plasma. In some cases, it is performed by exposure and development processing or laser processing. The exposure and development treatment is performed before the uncured photosensitive resin layer is cured. The laser treatment can be performed before or after thermal curing or light curing.
  • a photomask (preferably a glass substrate) on which a circular pattern for forming an opening for a via hole was drawn was placed with the circular pattern side in close contact with the photosensitive resin insulating layer. Then, exposure is performed, and immersion in a developing solution or spraying of a developing solution is performed.
  • the laser light to be used is, for example, a carbon dioxide (co 2 ) laser, an ultraviolet laser, an excimer laser,
  • YAG laser and the like. Of these, excimer lasers and short-pulse carbon dioxide lasers are preferred.
  • the excimer laser can form a large number of via hole openings at once by using a mask or the like in which penetrating light is formed in a portion where the via hole opening is formed, as described later. This is because the carbon dioxide gas laser has a small amount of resin remaining in the opening and little damage to the resin at the periphery of the opening.
  • a hologram type excimer laser is used among the excimer lasers. It is desirable.
  • the hologram method is a method of irradiating a laser beam to a target object through a hologram, a condenser lens, a laser mask, a transfer lens, and the like. By using this method, a large number of openings can be formed by one irradiation. It can be formed efficiently.
  • the pulse interval is 1 0 4 to 1 0 _ 8 Byodea Rukoto is desirable.
  • the time for irradiating the laser for forming the opening is preferably 10 to 500 ⁇ sec.
  • the through hole of the mask in which the through hole is formed in the portion where the via hole opening is formed needs to be a perfect circle in order to make the spot shape of the laser beam a perfect circle.
  • the diameter of the hole is desirably about 0.1 to 2 mm.
  • desmearing is preferably performed.
  • the desmear treatment can be performed using an oxidizing agent composed of an aqueous solution such as chromic acid and permanganate.
  • the oxygen bra Zuma may be treated with a mixed plasma or corona discharge or the like of CF 4 and oxygen.
  • the surface can also be modified by irradiating ultraviolet rays using a low-pressure mercury lamp.
  • the surface of the resin insulating layer provided with the opening for the via hole is roughened.
  • the roughening is performed by dissolving and removing soluble resin particles present on the surface of the resin insulating layer with an acid or an oxidizing agent. .
  • phosphoric acid When performing the above acid treatment, phosphoric acid, hydrochloric acid, sulfuric acid, or an organic acid such as formic acid or acetic acid can be used, and it is particularly preferable to use an organic acid. This is because the metal conductor layer exposed from the via hole is hardly corroded when the roughening process is performed.
  • chromic acid or permanganate such as potassium permanganate.
  • At least one kind of thin metal selected from the group consisting of Cu, Ni, P, Pd, Co and W is formed on the surface of the resin insulating layer and the opening for the via hole. Form a layer.
  • the thickness of this metal layer is preferably from 0.1 to 5 zm, more preferably from 0.5 to 2 / zm.
  • the metal layer is desirably formed by sputtering, plating, or sputtering and plating.
  • the plating resist a commercially available photosensitive dry film or liquid resist can be used.
  • the plating resist can be formed by attaching a photosensitive dry film or applying a liquid resist, performing an ultraviolet exposure treatment, and developing with an alkaline aqueous solution.
  • an electrolytic plating film is formed on the plating resist non-formed portion formed in (9). This is performed by immersing the substrate on which the metal layer and the plating resist are formed in the electrolytic plating solution.
  • the leveling agent contained in the electrolytic plating solution it is desirable to use at least one selected from the group consisting of polyethylene, derivatives thereof, gelatin and derivatives thereof. It is desirable to use at least one selected from the group consisting of sulfur oxides, their related compounds, hydrogen sulfide, their related compounds, and other sulfur compounds as the brightener contained in.
  • electrolytic copper plating is desirable, and its thickness is desirably 3 to 25 / zm in the conductor circuit portion other than the via hole. If the thickness is less than 3 zm, the upper surface of the via hole and the upper surface of the conductor circuit in the same layer may not be almost flush with each other. If it is intended to form a conductor circuit having a thickness of more than 25 / im, the plating resist The thickness may be so large that it becomes difficult for the electrolytic plating solution to enter the non-plated resist forming area. More preferably, it is 5 to 15 ⁇ . Further, it is desirable that the distance from the bottom surface to the top surface of the formed via hole is 2 to 7 times the thickness of the conductor circuit portion.
  • the method for the electroplating is not particularly limited, it is preferable to use the direct current electroplating as described above.
  • the above-mentioned etching is performed by chemical etching using a sulfuric acid / hydrogen peroxide aqueous solution, an aqueous solution of a persulfate such as ferric chloride, cupric chloride, or ammonium persulfate as an etching solution, or physical etching by ion beam etching. Etc. are used.
  • the palladium catalyst nucleus exposed on the non-conductive circuit part is dissolved and removed using chromic acid, sulfuric acid, hydrogen peroxide, or the like.
  • steps (3) to (11) If necessary, repeat steps (3) to (11) and apply electroless plating or etching to the uppermost conductive circuit under the same conditions as in step (3) above. A roughened layer or surface is formed thereon.
  • solder resist layer is formed on the substrate surface including the uppermost conductive circuit.
  • solder resist layer include those made of a polyphenylene ether resin, a polyolefin resin, a fluororesin, a thermoplastic elastomer, a solder resist resin composition, or the like.
  • the solder resist layer is formed by applying an uncured resin (resin composition) by a roll coater method or the like, and performing the above-described opening treatment and curing treatment.
  • solder resist resin composition examples include (meth) acrylate, a novolak type epoxy resin, an imidazole curing agent, a bifunctional (meth) acrylate monomer, and a molecular weight of about 500 to 500 (Meth) Estenole acrylate resin, thermosetting resin composed of bisphenol-type ester resin, etc., photosensitive monomer such as polyvalent acryl-based monomer, paste-like fluid containing glycol ether-based solvent, etc. It is desirable that the viscosity be adjusted to 1 to 10 Pa ⁇ s at 25 ° C.
  • Examples of the (meth) acrylates of the above novolak type epoxy resins include epoxy resins obtained by reacting phenolic novolak or credinolenolac glycidinoleone tenore with acrylinoleic acid / methacrylic acid.
  • the bifunctional (meth) acrylic acid ester monomer is not particularly limited, and examples thereof include various diols and esters of acrylic acid and methacrylic acid.
  • FIG. 1 is a cross-sectional view showing one section of the multilayer printed wiring board of the present invention.
  • a first method of manufacturing a multilayer printed wiring board of the present invention as shown in FIG. It is possible to manufacture a printed wiring board in which the opening is completely filled with metal, and the upper surface of the via hole 7 and the upper surfaces of the conductor circuits 4 and 5 in the same layer are substantially flush with each other.
  • Printed wiring boards can be manufactured.
  • the stacked via structure is a structure in which an upper via hole 7 is provided immediately above the via hole 7.
  • the method for producing a multilayer printed wiring board according to the second aspect of the present invention comprises at least the following steps (a) to (d):
  • the method for manufacturing a multilayer printed wiring board according to the second aspect of the present invention is different from the method for manufacturing a multilayer printed wiring board according to the first aspect of the present invention only in the steps (c) and (d). Steps other than the above (c) and (d) can be performed using the same method as the first method for producing a multilayer printed wiring board of the present invention. Therefore, here The steps (c) and (d) of the second production method of the present invention will be mainly described.
  • a thin metal layer is formed on the insulating layer and the via hole opening in the same manner as in the steps (1) to (8) of the method for manufacturing a multilayer printed wiring board of the first invention. You.
  • an electrolytic plating film is formed on the metal layer formed in (1). This is performed by immersing the substrate on which the metal layer is formed in the electrolytic plating solution.
  • the leveling agent contained in the electroplating solution it is preferable to use at least one selected from the group consisting of polyethylene, derivatives thereof, gelatin and derivatives thereof. It is desirable to use at least one selected from the group consisting of sulfur oxides, its related compounds, hydrogen sulfide, its related compounds, and other sulfur compounds as the brightener contained in water.
  • the thickness thereof is desirably 3 to 25 ⁇ in a conductor circuit portion other than the via hole. If the thickness is less than 3 ⁇ , the upper surface of the via hole and the upper surface of the conductor circuit in the same layer may not be substantially flush with each other, or the conductor circuit may be disconnected during etching. In some cases, the electroplating layer and the metal layer may not be completely removed by the etching. More preferably, it is 5 to 15 ⁇ . It is preferable that the distance from the bottom surface to the top surface of the formed via hole is 2 to 7 times the thickness of the conductive circuit portion.
  • the method for the electroplating is not particularly limited, it is preferable to use the direct current electroplating as described above.
  • a conductive circuit is formed by performing etching.
  • etching resist a commercially available photosensitive dry film or liquid resist can be used.
  • the etching resist is peeled off with a strong alkaline aqueous solution, so that the upper conductor circuit and the via hole are formed as independent patterns.
  • the above etching is performed by chemical etching using an aqueous solution of persulfate such as aqueous solution of hydrogen sulfate, ferric chloride, cupric chloride, ammonium persulfate, etc. Etching or the like is used.
  • persulfate such as aqueous solution of hydrogen sulfate, ferric chloride, cupric chloride, ammonium persulfate, etc. Etching or the like is used.
  • the palladium catalyst nucleus exposed on the non-conductive circuit part is dissolved and removed using chromic acid, sulfuric acid, hydrogen peroxide, or the like.
  • solder resist layer is formed in the same manner as in the method of manufacturing a multilayer printed wiring board according to the first aspect of the present invention, and solder bumps are formed in the openings of the solder resist layer.
  • the production of the multilayer printed wiring board according to the method for producing a multilayer printed wiring board is ended.
  • the multilayer printed wiring board of the present invention is a multilayer printed wiring board in which a resin insulating layer and a conductive circuit are sequentially laminated on a substrate on which a conductive circuit is provided, and vertically adjacent conductive circuits are connected by via holes.
  • the via hole is filled with metal, the upper surface of the via hole and the upper surface of the conductor circuit in the same layer are substantially flush with each other, and the distance from the bottom surface to the upper surface of the via hole is the thickness of the conductor circuit. It is characterized in that it is 2 to 7 times.
  • the multilayer printed wiring board of the present invention since the metal is completely filled in the via hole opening and the upper surface of the via hole and the upper surface of the conductor circuit in the same layer are substantially flush with each other, the conductor circuit including the via hole There is no occurrence of peeling or cracking between the conductor circuit and the resin insulation layer, and no breakage of the conductor circuit in the upper layer of the conductor circuit. Further, the multilayer printed wiring board may have a stacked via structure in which the wiring distance is shortened in order to increase the speed and fineness of the printed wiring board. As the multilayer printed wiring board of the present invention, for example, one having a configuration as shown in FIG. Can be mentioned.
  • the distance from the bottom surface to the top surface of the via hole is 2 to 7 times the thickness of the conductor circuit.
  • the distance from the bottom surface to the top surface of the via hole exceeds seven times the thickness of the conductor circuit, it is difficult to completely fill the via hole opening with metal, so the top surface of the via hole and the top surface of the conductor circuit on the same layer May not be on substantially the same plane, making it difficult to form a stack via structure.
  • the shallower the via hole opening the easier it is to form a field via structure.However, if the distance from the bottom surface to the top surface of the via hole is less than twice the thickness of the conductor circuit, the top surface of the via hole is Disconnection may occur in the conductor circuit when it is higher than the top surface of the circuit or when etching is performed.
  • the resin insulating layer of the multilayer printed wiring board desirably has a dielectric constant at 1 GHz of 3.0 or less.
  • the resin insulating layer With a dielectric constant of 3.0 or less, it is possible to prevent delays and errors related to electronic signals even when used in a high frequency band of 1 GHz or more.
  • the resin used for the resin insulating layer include the same resins as those used in the first or second method for producing a multilayer printed wiring board of the present invention.
  • Such a multilayer printed wiring board of the present invention is desirably manufactured by using the first or second method of manufacturing a multilayer printed wiring board of the present invention.
  • cresol one novolac type epoxy resin made by Nippon Kayaku Co., molecular weight: 2500
  • 25% acrylated product of 80 weight 0 / o resin solution was concentration dissolved in diethylene glycol dimethyl E one ether (DMDG) in 3 5 Parts by weight, photosensitive monomer (Toagosei Co., Ltd., Aronix M315) 3.15 parts by weight, defoamer (Sannopco S-65) 0.5 parts by weight and N-methylpyrrolidone (NMP) 3 .6 parts by weight in container
  • DMDG diethylene glycol dimethyl E one ether
  • photosensitive monomer Toagosei Co., Ltd., Aronix M315) 3.15 parts by weight
  • defoamer Sannopco S-65
  • NMP N-methylpyrrolidone
  • the resin composite was obtained by mixing the mixed compositions prepared in (i), (ii) and (iii).
  • cresol one novolac type epoxy resin made by Nippon Kayaku Co., molecular weight: 2500
  • a curing agent As a curing agent, 6.5 parts by weight of an imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals Co., Ltd.) was used.
  • the starting material is a copper lamination plate in which 18 ⁇ copper foil 8 is laminated on both sides of a substrate 1 made of glass epoxy resin or BT (bismaleimid triazine) resin with a thickness of 1 mm. 2 (a)).
  • the copper-clad laminate was drilled, subjected to an electroless plating process, and etched in a pattern to form a lower conductor circuit 4 and a through hole 9 on both surfaces of the substrate 1.
  • the resin filler was pressed into the through hole using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, it corresponds to the conductor circuit non-formed part A mask with an open portion is placed on a substrate, and a layer of resin filler 10 is formed using a squeegee in a conductive circuit non-formed portion, which is a concave portion, at 100 ° C. for 20 minutes. It was dried under the conditions (see Fig. 2 (c)).
  • etching may be performed before and after polishing to flatten the land 9 a of the through hole 9 and the roughened surface 4 a formed on the lower conductive circuit 4.
  • 5Pa ⁇ s is applied using a roll coater within 24 hours after preparation, left horizontally for 20 minutes, and dried at 60 ° C for 30 minutes (prebake). went. Then, after preparing the resin composite for the upper layer (viscosity: 7 Pa ⁇ s) described in A above, Apply using a roll coater within a period of time, leave it in the horizontal state for 20 minutes, and then dry (pre-bake) it at 60 ° C for 30 minutes to obtain a 35 / ⁇ m thick resin. Layers 2a and 2b of the composite were formed (see Fig. 3 (b)).
  • the substrate on which the via hole opening 6 has been formed is immersed in a chromic acid aqueous solution (750 Og / ⁇ ) for 19 minutes to dissolve and remove the epoxy resin particles present on the surface of the resin insulation layer, and remove the surface. It was roughened to obtain a roughened surface. After that, they were immersed in a neutralizing solution (manufactured by Shipley) and washed with water (see Fig. 3 (d)).
  • a neutralizing solution manufactured by Shipley
  • catalyst nuclei were attached to the surface of the insulating material layer and the inner wall surface of the via hole opening.
  • portions other than the conductor circuit were etched by spray etching using an aqueous solution of sulfuric acid and hydrogen peroxide. Subsequently, the resist film was peeled and removed in a 40 gZ1 NaOH aqueous solution at 50 ° C. Thereafter, the substrate was heat-treated at 150 ° C for 1 hour to form a 15 ⁇ thick conductor circuit composed of a metal layer and an electrolytic copper plating film, and a field via (see Fig. 4 (d)). ).
  • solder resist layer was cured by performing a heat treatment under the conditions of C for 3 hours, and the solder pad portion (including the via hole and its land portion) with an opening diameter of 200 ⁇ was opened.
  • a ⁇ solder resist layer (organic resin insulating layer) 14 was formed.
  • a nickel plating layer 15 was formed.
  • the substrate was subjected to potassium cyanide (7.6 x 10 _3 mo 1/1), ammonium chloride (1. ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ / ⁇ ), sodium citrate (1.2 x 1 0—imo l /) Nickel plating by immersing in electroless plating solution containing sodium hypophosphite (1.7 x 1 O-'mo 1/1) at 80 ° C for 7.5 minutes On the layer 15, a plating layer 16 having a thickness of 0.03 ⁇ was formed. (18) Thereafter, solder paste is printed in the openings of the solder resist layer 14 and reflowed at 200 ° C. to form solder bumps 17, and a multilayer wiring print having the solder bumps 17 is formed.
  • the substrate was manufactured (see Fig. 7 (a)).
  • a substrate made of a 0.8 mm thick glass epoxy resin or BT (Bismaleidamide triazine) resin substrate 1 with copper foil 8 of 18 / zm laminated on both sides as a starting material See Figure 8 (a)).
  • the copper-clad laminate was drilled, subjected to an electroless plating process, and etched in a pattern to form a lower conductor circuit 4 and a through hole 9 on both sides of the substrate 1.
  • a resin filler mainly composed of polyolefin resin is applied to both sides of the substrate using a printing machine to fill the space between the lower-layer conductor circuits 4 and the inside of the through-holes 9, and then heat and dry. (See Fig. 8 (c)). That is, by this step, the resin filler 10 is filled between the lower conductor circuits 4 and in the through holes 9.
  • etching may be performed before and after polishing to flatten the land 9a of the through hole 9 and the roughened surface 4a formed on the lower conductor circuit 4.
  • thermosetting polyolefin resin sheet with a thickness of 50 ⁇ is applied to both sides of the substrate at a pressure of 0.5 MPa (5 kgf Zcm 2 ) while raising the temperature to 50 to 50 ° C.
  • Vacuum lamination was performed to provide a resin insulating layer made of polyolefin resin.
  • the degree of vacuum during vacuum bonding was set to 1330 Pa (10 mmHg) (see Fig. 9 (a)).
  • the substrate on which the via hole opening 6 was formed was subjected to plasma treatment to roughen the surface of the resin insulating layer (see FIG. 9 (c)).
  • plasma treatment was performed for 2 minutes using SV-4540 manufactured by Nippon Vacuum Engineering Co., Ltd. under the conditions of power of 200 W, gas pressure of 0.6 Pa, and temperature of 70 ° C using argon gas as inert gas. Carried out.
  • the substrate was conditioned and the catalyst was applied in an alkaline catalyst for 5 minutes.
  • portions other than the conductor circuit were etched by spray etching using an aqueous solution of sulfuric acid and hydrogen peroxide. Subsequently, the resist film was peeled and removed in a 40 gZ1 NaOH aqueous solution at 50 ° C. Thereafter, the substrate was subjected to a heat treatment at 150 ° C. for 1 hour to form a 15 ⁇ thick conductor circuit 5 composed of a metal layer and an electrolytic copper plating film, and a field via 7.
  • the difference in height from the resin substrate 1 between the upper surface of the formed conductor circuit and the upper surface of the field via was approximately 1 ⁇ or less, and was substantially in the same plane, and no recess was formed on the upper surface of the via hole ( See Figure 10 (c)).
  • the above steps (7) to (13) were repeated to form an upper-layer conductor circuit, thereby obtaining an eight-layer multilayer printed wiring board.
  • six layers are shown for easy understanding of the structure (see Figs. 11 (a) to 13 (a)).
  • the surface conductor circuit was also etched using the same etchant used in the above step (2) to form a roughened surface.
  • R6 04 3 parts by weight, also polyvalent acrylic monomer (manufactured by Kyoei Chemical Co., trade name: DPE 6A) 1.5 parts by weight, dispersion defoaming agent (manufactured by San Nopco, trade name: S-65) 0 1.7 Put 1 part by weight in a container and mix with stirring to prepare a mixed composition, and add 2.0 parts by weight of benzofuunone (Kanto Chemical Co., Ltd.) as a photopolymerization initiator to this mixed composition.
  • polyvalent acrylic monomer manufactured by Kyoei Chemical Co., trade name: DPE 6A
  • dispersion defoaming agent manufactured by San Nopco, trade name: S-65
  • Michler's ketone as a sensitizer (manufactured by Kanto Chemical Co., Ltd.) was added at 0.2 parts by weight, and the viscosity was adjusted to 2.0 Pa ⁇ s at 25 ° C. Folder to obtain an resist resins composition.
  • solder resist resin composition described in the above (15) on both sides of the multilayer wiring board apply it at a thickness of 20 / m, and at 70 ° C for 20 minutes, after the drying process was carried out under the conditions of 3 0 min 70 ° C, the solder one resist opening portion of the pattern is to thickness of 5mm photomask is brought into close contact to solder one resist layer 1 0 00 m jZcm 2 drawing It was exposed to ultraviolet light and developed with a DMTG solution to form an opening having a diameter of 200 ⁇ m.
  • solder resist layer was cured by performing heat treatment at 50 ° C for 3 hours, and the solder pad portion (including the via hole and its land portion) with an opening diameter of 200 zzm was opened. 20 ⁇ solder resist layer (organic resin insulation layer)
  • the substrate on which the solder resist layer (organic resin insulating layer) 14 was formed was coated with nickel chloride (2.3 X 1 O ⁇ mo 1/1), sodium hypophosphite (2.8 X 1 O ⁇ mo 1/1) and sodium citrate (1 .. ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ )
  • nickel plating layer 15 having a thickness of 5 ⁇ m was formed.
  • gold potassium cyanide and the substrate (7. 6 X 1 0- 3 mo 1 Bruno 1), Anmoniumu chloride (1. ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ Bruno 1), sodium Beautique phosphate (1.
  • solder paste is printed on the opening of the solder resist layer 14 and reflowed with 20 to form solder bumps 17 to manufacture a multilayer wiring printed board having the solder bumps 17 (See Figure 13 (b)).
  • the plating resist was peeled off in an aqueous solution of 40 g / 1 NaOH at 50 ° C. Thereafter, the substrate is heat-treated at 150 ° C for 1 hour, and the metal other than the conductor circuit is removed using an etching solution such as a sulfuric acid-hydrogen peroxide solution. A conductor circuit and a field via having a thickness of 8 ⁇ were formed (see Fig. 16 (d)).
  • Bisphenol A type epoxy resin (Epoxy equivalent: 469, Yuka Shell Epoxy Co., Ltd .: 1001) 30 parts by weight, Cresol novolac type epoxy resin (Epoxy equivalent: 21.5, Dainippon Ink & Chemicals, Inc.) 40 parts by weight, Epiclone N-67 3) 40 parts by weight, phenol novolak resin containing a triazine structure (phenolic hydroxyl equivalent: 120, phenolic KA-705052) manufactured by Dainippon Ink and Chemicals, Inc.
  • the substrate on which the via hole opening 6 is formed is immersed in a chromic acid aqueous solution (7,500 g / 1) for 19 minutes to dissolve and remove the epoxy resin particles present on the surface of the resin insulating layer, and roughen the surface And a roughened surface was obtained. After that, they were immersed in a neutralizing solution (manufactured by Shipley) and washed with water (see Fig. 20 (d)).
  • a neutralizing solution manufactured by Shipley
  • catalyst nuclei were attached to the surface of the insulating material layer and the inner wall surface of the via hole opening 6.
  • Paste A commercially available photosensitive dry film to the electrolytic copper plated film 1 2, by placing the mask, 1 0 O m exposed with JZC m 2, developed with an 0.8% aqueous solution of sodium carbonate Thus, a plating resist 23 having a thickness of 20 / im was provided (see FIG. 21 (b)).
  • the plating resist 23 was peeled off and removed in a 40 g 1 NaOH aqueous solution at 50 ° C. After that, the substrate is heat-treated at 150 ° C for 1 hour, and the metal other than the conductive circuit is removed using an etching solution such as an aqueous solution of sulfuric acid and hydrogen peroxide. A conductor circuit having a thickness of 15 ⁇ and a field via were formed (see Fig. 21 (d)). (8) The same processing as in (1) above was performed on the substrate on which the conductor circuit was formed, and a roughened surface was formed on the surface of the conductor circuit including the field via (see FIG. 22 (a)).
  • Example 1 Thereafter, the same steps as (15) to (18) of Example 1 were performed to manufacture a multilayer wiring printed board having solder bumps 17 (see FIG. 23 (c)).
  • Example 4 The same procedure as in Example 4 was carried out except that a resin composite film composed of an epoxy resin (thermosetting resin) and a phenolic resin (thermoplastic resin) was used as the resin composite film. A multilayer printed wiring board was manufactured.
  • a multilayer printed wiring board was manufactured in substantially the same manner as in Example 1, except that gelatin 40 OmgZ 1 and bisdisulfide 15 Om 1/1 were used as additives for the electrolytic plating solution.
  • a multilayer printed wiring board was manufactured in substantially the same manner as in Example 2, except that gelatin bismuth sulfide 150 Om 1/1 was used as an additive for the electrolytic plating solution.
  • a multilayer printed wiring board was manufactured in substantially the same manner as in Example 3, except that gelatin 400 mgZl and bisdisulfide 15 Om 1/1 were used as additives for the electrolytic plating solution.
  • a multilayer printed wiring board was manufactured in substantially the same manner as in Example 1 except that polyethylene glycol 40 OmgZ 1 and sulfonamide 15 Om 1/1 were used as additives for the electrolytic plating solution.
  • Polyethylene glycol 40 OmgZ 1, sulf A multilayer printed wiring board was manufactured in substantially the same manner as in Example 2 except that the sulfonic acid amide 15 Om 1 Z1 was used.
  • a multilayer printed wiring board was manufactured in substantially the same manner as in Example 3, except that polyethylene glycol 40 Omg / 1 and sulfonamide amide 15 Om 11 were used as additives for the electrolytic plating solution.
  • a multilayer printed wiring board was manufactured in substantially the same manner as in Example 5 except that gelatin 400 mgZl and bisdisulfide 150 m 1/1 were used as additives for the electrolytic plating solution.
  • a multilayer printed wiring board was manufactured in substantially the same manner as in Example 5, except that polyethylene glycol 40 OmgZ 1 and sulfonamide 15 Om 11 were used as additives for the electrolytic plating solution.
  • a layer of 35 / xm resin composite was formed (see FIGS. 2 (a) to 3 (b)).
  • Example 2 Next, in the same manner as (7) of Example 1, except that a photomask film on which a black circle having a diameter of 90 ⁇ was printed was adhered to both sides of the substrate on which the resin composite layer was formed. Thus, a 35 ⁇ thick resin insulation layer having a via hole opening with a diameter of 90 ⁇ was formed (see FIG. 3 (c)). The roughened surface of the lower conductor circuit was exposed at the opening serving as the via hole.
  • electrolytic plating was performed on the entire surface of the electroless copper plating film under the following conditions to form an electrolytic plating film 13 having a thickness of 11 ⁇ .
  • portions other than the conductor circuit were etched by spray etching using an aqueous solution of sulfuric acid and hydrogen peroxide. Subsequently, the resist film was peeled off and removed in a 401 ° C. aqueous solution at 50 ° C. Thereafter, the substrate was subjected to a heat treatment at 150 ° C. for 1 hour to form a metal layer, an electrolytic copper plating film, a conductive circuit composed of copper, and a field via. (7) The same processing as in (5) above was performed on the substrate on which the conductor circuit was formed, and a roughened surface having a thickness of 2 zm was formed on the surface of the conductor circuit including the field via.
  • step (1) of forming the resin composite layer (the steps (1) to (7) of Example 1) is repeated to form a further upper conductive circuit, An eight-layer printed wiring board was obtained.
  • the multilayer printed wiring board having the solder bumps obtained in the example and the comparative example was cut with a forceputter, and the cross section was observed with a microscope, and the multilayer printed wiring board according to the example was cut with a cutter.
  • the cross section was observed with a microscope, the difference in height from the resin substrate between the upper surface of the conductive circuit and the upper surface of the field via was approximately 1 / im or less on the same plane. Had not been formed.
  • the opening for the via hole was not completely filled with metal, and a recess was formed on the upper surface of the via hole.
  • the multilayer wiring printed circuit board according to the example had a stacked via structure, and as a result of a conduction test and the like, conduction was also obtained in the stacked via structure.
  • the multilayer printed wiring board according to the comparative example as a result of the continuity test and the like, no continuity was obtained in the stacked via structure. Possibility of industrial use
  • the metal is completely filled in the opening for the via hole.
  • a via hole in which the upper surface of the via hole and the upper surface of the conductor circuit in one layer are substantially coplanar can be formed.
  • the metal is completely filled in the via hole opening, and the upper surface of the via hole and the upper surface of the conductor circuit in the same layer are substantially formed.
  • Via holes can be formed on the same plane, and a multilayer printed wiring board having a stacked via structure can be manufactured. You.
  • the metal is completely filled in the via hole opening, and the upper surface of the via hole and the upper surface of the conductor circuit in the same layer are substantially on the same plane.
  • the connection reliability can be improved without the occurrence of peeling cracks between the circuit and the resin insulating layer and the disconnection of the conductor circuit in the upper layer of the conductor circuit.
  • the multilayer printed wiring board may have a stack via structure in which the wiring distance is shortened in order to increase the speed and fineness of the printed wiring board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

明細書
電解めつき液、 その液を用いた多層プリント配線板の製造方法
および多層プリント配線板 技術分野
本発明は、 多層プリント配線板の製造に用いる電解めつき液、 該電解めつき液 を用いた多層プリント配線板の製造方法、 および、 多層プリント配線板に関する ものである。 背景技術
いわゆる多層ビルドアップ配線基板と呼ばれる多層プリント配線板は、 セミア ディティブ法等により製造されており、 コアと呼ばれる 0 . 5〜1 . 5 m m程度 のガラスクロス等で捕強された樹脂基板の上に、 銅等による導体回路と層間樹脂 絶縁層とを交互に積層することにより作製される。 この多層プリント配線板の層 間樹脂絶縁層を介した導体回路間の接続は、 バイァホールにより行われている。 従来、 ビルドアップ多層プリント配線板は、 例えば、 特開平 9一 1 3 0 0 5 0 号公報等に開示された方法により製造されている。
すなわち、 まず、 銅箔が貼り付けられた銅貼積層板に貫通孔を形成し、 続いて 無電解銅めつき処理を施すことによりスルーホールを形成する。 続いて、 基板の 表面を導体パターン状にエッチング処理して導体回路を形成し、 この導体回路の 表面に、 無電解めつきやエッチング等により粗化面を形成する。 そして、 この粗 化面を有する導体回路上に樹脂絶縁層を形成した後、 露光および現像処理等を行 つてバイァホール用開口部を形成し、 その後、 U V硬化、 本硬化を経て層間樹脂 絶縁層を形成する。
さらに、 層間樹脂絶縁層に酸や酸化剤などにより粗化処理を施した後、 薄い金 属層を形成し、 この金属層上にめっきレジストを形成した後、 電解めつきにより 厚付けを行い、 めっきレジスト剥離後にエッチングを行って、 下層の導体回路と バイァホールにより接続された導体回路を形成する。
この工程を繰り返した後、 最後に導体回路を保護するためのソルダーレジスト 層を形成し、 I Cチップ等の電子部品やマザ一ボード等との接続のために開口部 を露出させた部分にめっき等を施した後、 半田ペーストを印刷して半田バンプを 形成することにより、 ビルドアップ多層プリント配線板の製造を完了する。
このようなビルドアップ多層プリント配線板の製造において、 無電解めっきと 電解メツキとを行うことにより下層の導体回路とバイァホールにより接続された 導体回路を形成する場合、 バイァホール用開口部は金属で完全に充填されておら ず、 図 2 5に示すように、 バイァホール周辺部には凹部が形成されていた。 なお、 図 2 5は、 従来の多層プリント配線板のバイァホールの断面を示す断面図である。 発明の要約
このように、 従来のビルドアップ多層プリント配線板では、 導体回路上面、 特 にバイァホール周辺が平坦では無かったため、 導体回路上面に層間樹脂絶縁層を 形成した場合、 該層間樹脂絶縁層にうねりが生じてしまい、 層間樹脂絶縁層の剥 離ゃクラックの原因となったり、 層間樹脂絶縁層の上層に形成する導体回路に断 線を引き起こす原因となることがあった。
また、 プリント配線板の高速化、 ファイン化のため、 配線距離を短縮するビル ドアップ多層プリント配線板の構造として、 スタックビア構造 (バイァホールの 直上にバイァホールを形成する構造、 図 1参照) が要求されている。 しかしなが ら、 上述したように従来の方法で製造されたビルドアップ多層プリント配線板は、 バイァホール用開口部が金属で完全に充填されていないため、 スタックビア構造 をとることが難しかった。
本発明者らは、 上記課題に鑑みて鋭意研究した結果、 特定のレべリング剤と光 沢剤とからなる添加剤を特定の割合で含む電解めつき液を用いることにより、 バ ィァホール用開口部を完全に金属で充填することができ、 同一層におけるバイァ ホールの上面と導体回路の上面とを略同一平面にすることができることを見いだ し、 以下に示す内容を要旨構成とする発明に到達した。
即ち、 本発明の電解めつき液は、 導体回路が設けられた基板上に、 樹脂絶縁層 と導体回路とが順次積層された多層プリント配線板の製造に用いる電解めつき液 であって、 5 0〜3 0 0 g / 1の硫酸銅、 3 0〜 2 0 0 1の硫酸、 2 5〜9 OmgZ lの塩素イオン、 および、 少なくともレべリング剤と光沢剤とからなる 1〜 1 00 OmgZ 1の添加剤を含有することを特徴とする。
また、 上記レべリング剤として、 ポリエチレン、 その誘導体、 ゼラチンおよび その誘導体からなる群より選択される少なくとも 1種を用いることが望ましく、 上記光沢剤として、 酸化物硫黄、 その関連化合物、 硫化水素、 その関連化合物お よびその他の硫黄化合物からなる群から選択される少なくとも 1種を用いること が望ましい。
また、 第一の本発明の多層プリント配線板の製造方法は、 少なくとも下記のェ 程 (a) ~ (e) 、 即ち、
(a) 露光および現像処理、 もしくは、 レ一ザ処理を行うことによりバイァホ ール用開口部を有する樹脂絶縁層を形成する工程、
(b) 樹脂絶縁層およびバイァホール用開口部の表面に、 Cu、 N i、 P、 P d、 C oおよび Wからなる群より選択される少なくとも 1種からなる金属層を形 成する工程、
(c) 上記金属層上にめっきレジストを形成する工程、
(d) 本発明の電解めつき液を用いて、 上記めつきレジス ト非形成部に電解め つき膜を形成する工程、
(e) 上記めつきレジス トを剥離した後、 上記めつきレジス トの下に存在する 金属層をェツチングすることにより導体回路を形成する工程、
を含むことを特徴とする。
また、 第二の本発明の多層プリント配線板の製造方法は、 少なくとも下記のェ 程 (a) 〜 (d) 、 即ち
(a) 露光および現像処理、 もしくは、 レーザ処理を行うことによりバイァホ —ル用開口部を有する樹脂絶縁層を形成する工程、
(b) 樹脂絶縁層およびバイァホール用開口部の表面に、 Cu、 N i、 P、 P d、 C oおよび Wからなる群より選択される少なくとも 1種からなる金属層を形 成する工程、
(c ) 本発明の電解めつき液を用いて、 上記金属層上に電解めつき膜を形成す る工程、 ( d ) 上記電解めつき膜上にエッチングレジストを形成した後、 エッチングを 行うことにより導体回路を形成する工程、
を含むことを特徴とする。
上記第一または第二の本発明の多層プリント配線板の製造方法において、 (b ) の工程では、 金属層は、 スパッタリング、 めっき、 もしくは、 スパッタリング およびめつきを行うことにより形成することが望ましい。
また、 上記樹脂絶縁層は、 フッ素樹脂、 ポリオレフイン系樹脂およびポリフエ 二レン系榭脂からなる群より選択される少なくとも一種である力、 または、 熱可 塑性樹脂と熱硬化性樹脂とを含む樹脂複合体であることが望ましい。
また、 上記第一または第二の本発明の多層プリント配線板の製造方法において、 電解めつき液に含有される上記レべリング剤として、 ポリエチレン、 その誘導体、 ゼラチンおよびその誘導体からなる群より選択される少なくとも 1種を用いるこ とが望ましく、 また、 上記光沢剤として、 酸化物硫黄、 その関連化合物、 硫化水 素、 その関連化合物おょぴその他の硫黄化合物からなる群から選択される少なく とも 1種を用いることが望ましい。
また、 本発明の多層プリント配線板は、 導体回路が設けられた基板上に、 樹脂 絶縁層と導体回路とが順次積層され、 上下に隣り合う導体回路がバイァホールに より接続された多層プリント配線板であって、 上記バイァホールには、 金属が充 填され、 同一層における上記バイァホールの上面と上記導体回路の上面とが略同 一平面にあり、 かつ、 上記バイァホールの底面から上面までの距離が上記導体回 路の厚さの 2〜 7倍であることを特徴とする。
上記多層プリント配線板において、 上記樹脂絶縁層は、 1 G H zにおける誘電 率が 3 . 0以下であることが望ましい。
また、 上記多層プリント配線板は、 第一または第二の本発明の多層プリント配 線板の製造方法を用いて製造されることが望ましい。 図面の簡単な説明
図 1は、 本発明の多層プリント配線板の一断面を示す断面図である。
図 2 ( a ) 〜 (d ) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 3 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 4 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 5 (a) 〜 (c) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 6 (a) 〜 (c) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 7 (a) は、 本発明の多層プリント配線板の製造工程の一部を示す断面図で ある。
図 8 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 9 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示す 断面図である。
図 1 0 (a) 〜 (c ) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 1 (a) 〜 (c ) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 2 (a) 〜 (c ) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 3 (a) 〜 (b) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 4 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 5 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 6 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。 図 1 7 (a) 〜 (c ) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 8 (a) 〜 (c ) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 1 9 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 20 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 1 (a) 〜 (d) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 2 (a) 〜 (c ) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 2 3 (a) 〜 (c ) は、 本発明の多層プリント配線板の製造工程の一部を示 す断面図である。
図 24は、 本発明の多層プリント配線板のバイァホールの断面を示す顕微鏡写 真である。
図 2 5は、 従来の多層プリント配線板のバイァホールの断面を示す顕微鏡写真 である。 符号の説明
1 基板
2 a、 2 b 樹脂複合体
2 樹脂絶縁層
4 下層導体回路
4 a 粗化面
5 上層導体回路
6 バイァホール用開口部
7 バイァホール
8 銅箔 9 スノレーホ一レ
9 a 粗化面
1 0 樹脂充填材
1 1 粗化層
1 2 N i -C u合金層
1 3 電解めつき層
1 4 ソルダーレジスト層
1 5 ニッケルめっき膜
1 6 金めつき膜
1 7 ハンダバンプ 発明の詳細な開示
まず、 本発明の電解めつき液について説明する。
本発明の電解めつき液は、 導体回路が設けられた基板上に、 樹脂絶縁層と導体 回路とが順次積層された多層プリント配線板の製造に用いる電解めつき液であつ て、 50〜300 1の硫酸銅、 30〜200 gZ 1の硫酸、 25〜90mg ノ1の塩素イオン、 および、 少なくともレべリング剤と光沢剤とからなる 1〜1 00 OmgZ 1の添加剤を含有することを特徴とする。
本発明の電解めつき液によれば、 該電解めつき液を用いて多層プリント配線板 を製造することにより、 バイァホール用開口部が金属で完全に充填され、 同一層 におけるバイァホールの上面と導体回路の上面とが略同一平面にあるバイァホー ル (以下、 このようなバイァホールをフィールドビアともいう) を形成すること ができる。 即ち、 本発明の電解めつき液は、 フィールドビア用電解めつき液に最 適である。
上記電解めつき液は、 50〜300 g/ 1の硫酸銅、 30〜2008 1の硫 酸、 25〜9 OmgZ 1の塩素イオン、 および、 少なくともレべリング剤と光沢 剤とからなる l〜1 0 00mg l の添加剤を含有する。
上記電解めつき液において、 硫酸銅の濃度が 50 gZ 1未満では、 フィールド ビアが形成できず、 300 g 1を超えると、 めっき膜厚のバラツキが大きくな る。
また、 硫酸の濃度が 3 0 g Z 1未満では、 液抵抗が大きくなるため、 めっき析 出がされにくくなり、 2 0 0 1を超えると、 硫酸銅が結晶になりやすい。 また、 塩素イオンの濃度が 2 5 m g / 1未満では、 めっき膜の光沢が低下し、 9 O m g / 1を超えるとアノードが溶解しにくくなる。
このような組成の電解めつき液を用いることにより、 バイァホールの開口径、 樹脂絶縁層の材質や厚さ、 樹脂絶縁層の粗化面の有無等に関係なく、 フィールド ビアを形成することができる。
また、 多層プリント配線板を製造する際に、 上記電解めつき液を用いると、 該 電解めつき液が銅イオンを高濃度で含有していることから、 バイァホール用開口 部に銅イオンを充分に供給し、 バイァホール用開口部をめつき速度 4◦〜 1 0 0 μ πιΖ時間でめっきすることができ、 電解めつき工程の高速化を図ることもでき る。
また、 上記電解めつき液は、 硫酸を高濃度で含有しているため、 めっき時の液 抵抗を下げることができる。 そのため、 電流密度が高くなり、 バイァホール用開 口部でのめっき膜の成育も妨げられず、 フィールドビア構造の形成に適している。 上記電解めつき液の望ましい組成は、 1 0 0〜2 5 0 g Z 1の硫酸銅、 5 0〜 1 5 0 g / 1 の硫酸、 3 0〜7 0 m g Z l の塩素ィオン、 および、 少なくともレ ベリング剤と光沢剤とからなる 1〜6 0 0 m g 1の添加剤を含有する組成であ る。
上記添加剤は、 少なくともレベリング剤と光沢剤とからなるものであればよく、 その他の成分を含有していてもよい。
上記レべリング剤としては、 例えば、 ポリエチレン、 その誘導体、 ゼラチンお よびその誘導体からなる群から選択される少なくとも 1種を用いることが望まし い。
上記ポリエチレン誘導体としては特に限定されず、 例えば、 ポリエチレンイソ フタレート、 ポリエチレンィミン、 ポリエチレンォキシド、 ポリエチレングリコ —ル、 ポリエチレングリコ一ルエステル、 ポリエチレングリコールエーテル、 ポ リエチレンスルフィ ド、 ポリエーテル等を挙げることができる。 これらのなかでは、 ポリエチレンダリコールまたはゼラチンを用いることが望 ましい。 汎用性が高く、 樹脂絶縁層や金属膜への損傷がないからである。
また、 上記光沢剤としては、 例えば、 酸化物硫黄、 その関連化合物、 硫化水素、 その関連化合物およびその他の硫黄化合物からなる群から選択される少なくとも 1種を用いることが望ましい。
上記酸化物硫黄およびその関連化合物としては特に限定されず、 例えば、 スル ホン酸系化合物、 スルホン系化合物、 亜硫酸系化合物およびその他の酸化物硫黄 化合物等が挙げられる。
上記スルホン酸系化合物としては特に限定されず、 例えば、 スルホ安息香酸、 スルホ安息香酸塩、 スノレホアントラキノン、 ス/レホメタン、 スルホェタン、 スル ホカルバミ ド、 スルホ琥珀酸、 スルホ琥珀酸エステル、 スルホ酢酸、 スルホサリ チノレ酸、 スノレホシァヌ レ酸、 スルホシアン、 スルホシアン酸エステル、 スルホ二 ン、 スルホビン酸、 スルホフタル酸、 スルホン酸アミ ド、 スルホン酸イミ ド等、 および、 スルホカルボァニリ ド等のスルホカルボニル系化合物等を挙げることが できる。
上記スルホン系化合物としては特に限定されず、 例えば、 スルホナール、 スル ホニルジ酢酸、 スルホニルジフエ二ノレメタン、 ス /レホキシノレ酸、 スノレホキシル酸 塩、 スルホンアミ ド、 スルホンイミ ド等、 および、 スルホニルクロリ ド系化合物 等を挙げることができる。
上記亜硫酸系化合物としては特に限定されず、 例えば、 亜硫酸、 亜硫酸アンモ 二ゥム、 亜硫酸カリウム、 亜硫酸ジェチル、 亜硫酸ジメチル、 亜硫酸水素ナトリ ゥムおよび亜硫酸ェステル化合物等を挙げることができる。
上記その他の酸化物硫黄化合物としては特に限定されず、 例えば、 スルホキシ ド等を挙げることができる。
上記硫化水素、 その関連化合物としては特に限定されず、 例えば、 スルホニゥ ム化合物、 および、 スルホ二ゥム塩等を挙げることができる。
上記その他の硫黄化合物としては特に限定されず、 例えば、 ビスジスルフイド 等を挙げることができる。
本発明の電解めつき液は、 さらに、 上記光沢剤を含有することにより、 多層プ リ ント配線板を製造する際にバイァホール用開口部を金属で完全に充填すること ができ、 上記レべリング剤を含有することにより、 同一層におけるバイァホール の上面と導体回路の上面とを略同一平面に形成することができる。
これは、 上記光沢剤がバイァホ一ル用開口部の低電流部分を活性化することに より、 バイァホール用開口部へのめっき析出を加速させ、 上記レべリング剤が導 体回路表面に吸着することにより、 導体回路表面でのめっきの析出を抑制するか らである。
上記レべリング剤の配合量は、 1〜 1 0 0 O m g Z 1が望ましく、 上記光沢剤 の配合量は、 0 . 1〜 1 0 O m g Z 1が望ましい。 また、 両者の配合比率は、 2 : 1〜 1 0 : 1が望ましい。
上記レペリング剤の配合量が少なすぎると、 導体回路表面へのレべリング剤の 吸着量が少なく、 導体回路へのめっき析出が速くなる。 一方、 レべリング剤の配 合量が多すぎると、 バイァホール用開口部底部へのレベリング剤の吸着量が多く、 バイァホール用開口部へのめっき析出が遅くなる。
また、 上記光沢剤の配合量が少なすぎると、 バイァホール用開口部の底部の活 性化ができなくなり、 めっきによりバイァホール用開口部を金属で完全に充填す ることができない。 一方、 多すぎると、 導体回路部分のめっきの析出が速くなり、 導体回路上面とバイァホール上面に段差が生じてしまう。
このような構成の電解めつき液を用いる電解めつき法としては特に限定されず、 以下に示す電解めつき法等を用いることができる。
すなわち、 一般的な電解めつき法である直流電解めつき法 (D Cめっき法) や、 カソード電流の供給および中断を交互に繰り返すことにより、 電流を矩形波のパ ルス電流に制御する方法 (P Cめっき法) 、 力ソード電流の供給とアノード電流 の供給とを交互に反転させて繰り返すことにより、 周期的逆転波を用いて電流を 制御するパルス一リバース電気めつき法 (P Rめっき法) 、 力ソード電流として 高密度電流パルスと低密度電流パルスとを交互に印加する方法等を用いることが できる。
これらのなかでは、 多層プリント配線板を製造する際に、 フィールドビアを形 成するのに適しており、 また、 高価な電源装置や制御装置を必要としない点から 直流電解めつき法が望ましい。
次に、 第一の本発明の多層プリント配線板の製造方法について説明する。 第一の本発明の多層プリント配線板の製造方法は、 少なくとも下記の工程 (a
) 〜 (e ) 、 即ち、
( a ) 露光および現像処理、 もしくは、 レーザ処理を行うことによりバイァホ
—ル用開口部を有する樹脂絶縁層を形成する工程、
( b ) 樹脂絶縁層およびバイァホール用開口部の表面に、 C u、 N i、 P、 P d、 C oおよび Wからなる群より選択される少なくとも 1種からなる金属層を形 成する工程、
( c ) 上記金属層上にめっきレジストを形成する工程、
( d ) 本発明の電解めつき液を用いて、 上記めつきレジス ト非形成部に電解め つき膜を形成する工程、
( e ) 上記めつきレジス トを剥離した後、 上記めつきレジス トの下に存在する 金属層をェツチングすることにより導体回路を形成する工程、
を含むことを特徴とする。
以下に、 上記第一の本発明の多層プリント配線板の製造方法について、 工程順 に説明する。
(1)第一の本発明のプリント配線板の製造方法においては、 まず、 絶縁性基板 の表面に導体回路が形成された基板を作製する。
絶縁性基板としては、 榭脂基板が望ましく、 具体的には、 例えば、 ガラスェポ キシ基板、 ポリイミ ド基板、 ビスマレイミ ドトリアジン樹脂基板、 フッ素樹脂基 板、 セラミック基板、 銅貼積層板などが挙げられる。
本発明の多層プリント配線板の製造方法では、 この絶縁性基板にドリル等で貫 通孔を設け、 該貫通孔の壁面および銅箔表面に無電解めつきを施して表面導電膜 およびスル一ホールを形成する。 無電解めつきとしては銅めつきが好ましい。 この無電解めつきの後、 通常、 スルーホール内壁および無電解めつき膜表面の 粗化面形成処理を行う。 粗化処理方法としては、 例えば、 黒化 (酸化) 一還元処 理、 有機酸と第二銅錯体の混合水溶液によるスプレー処理、 C u— N i— P針状 合金めつきによる処理などが挙げられる。 (2)次に、 無電解めっきが施された基板上に導体回路形状のェッチングレジス トを形成し、 エッチングを行うことにより導体回路を形成する。 次に、 この導体 回路が形成された基板表面に樹脂充填剤を塗布、 乾燥させて半硬化状態とした後、 研摩を行い、 樹脂充填材の層を研削するとともに、 導体回路の上部も研削し、 基 板の両主面を平坦化する。 この後、 樹脂充填材の層を完全硬化する。
なお、 樹脂充填材の層を形成する際、 導体回路非形成部分に開口が形成された マスクを用い、 エッチングにより凹部が形成された導体回路非形成部分のみを樹 脂充填剤で充填し、 その後、 上記した研磨処理等を行ってもよい。
(3)次に、 導体回路上に、 必要により、 粗化層または粗化面 (以下、 粗化層と もいう) を形成する。 粗化処理方法としては、 例えば、 黒化 (酸化) 一還元処理、 有機酸と第二銅錯体の混合水溶液によるスプレー処理、 C u— N i— P合金めつ きによる処理などが挙げられる。
(4)ついで、 形成された粗化層表面に、 必要により、 スズ、 亜鉛、 銅、 ニッケ ル、 コバルト、 タリウム、 鉛等からなる被覆層を無電解めつき、 蒸着などにより 形成する。 上記被覆層を 0 . 0 l〜2 /x mの範囲で析出させることにより、 樹脂 絶縁層から露出した導体回路を粗化液やエッチング液から保護し、 内層パターン の変色、 溶解を確実に防止することができるからである。
(5)この後、 粗化層が形成された導体回路上に、 後工程を経て樹脂絶縁層とな る未硬化の樹脂層を形成する。
上記樹脂絶縁層の材料としては、 熱硬化性樹脂、 熱可塑性樹脂、 熱硬化性樹脂 の一部を感光化した樹脂またはこれらの複合樹脂を使用することができる。
上記未硬化の樹脂層は、 未硬化の樹脂を塗布して形成してもよく、 また、 未硬 化の樹脂フィルムを熱圧着して形成してもよい。 さらに、 未硬化の樹脂フィルム の片面に銅箔などの金属層が形成された樹脂フィルムを貼付してもよい。 このよ うな樹脂フィルムを使用する場合は、 バイァホール形成部分の金属層をエツチン グした後、 レーザ光を照射して開口部を設ける。 金属層が形成された樹脂フィル ムとしては、 樹脂付き銅箔などを使用することができる。
これらの樹脂絶縁層の材料のなかでは、 ポリオレフイン系樹脂、 ポリフエニレ ン系樹脂 (P P E、 P P O等) 、 フッ素系樹脂等が望ましい。 低誘電率の榭脂絶 縁層を形成するのに適しているからである。
上記ポリオレフイン系榭脂としては、 例えば、 上記ポリエチレン、 ポリプロピ レン、 ポリイソブチレン、 ポリブタジエン、 ポリイソプレン、 2—ノルボルネン、 5—ェチリデンー 2—ノルボルネン、 これらの樹脂の共重合体等が挙げられ、 上 記フッ素系樹脂としては、 例えば、 ェチル Zテトラフルォロエチレン共重合樹脂 (ETFE) 、 ポリクロ口 トリフルォロエチレン (PCTFE) 等が挙げられる。 また、 上記樹脂絶縁層の材料としては、 上記熱可塑性樹脂と上記熱硬化性榭脂 とを含む樹脂複合体も使用することができる。
上記熱可塑性樹脂としては、 例えば、 ポリスルフォン (P S F) 、 ポリエーテ ルスルフォン (PE S) 、 ポリフエ二レンスルフォン (P P S) 、 ポリフエニレ ンサルフアイ ド (P PE S) 、 ポリフエ二レンエーテル (P PE) 、 ポリェ一テ ルイミ ド (P I ) 、 フエノキシ樹脂、 フッ素樹脂等が挙げられる。
これらのなかでは、 ポリスルフォン (P S F) 、 ポリエ一テルスルフォン (P ES) 、 ポリエーテルイミ ド (P I ) および Zまたはフエノキシ樹脂が望ましい。 耐熱性、 絶縁性に優れるとともに、 高い靱性値を有するため、 耐クラック性、 形 状保持性に優れる樹脂絶縁層を形成するのに特に適しているからである。
上記熱硬化性樹脂としては、 例えば、 エポキシ榭脂、 フエノール樹脂、 ポリイ ミ ド樹脂等が挙げられる。 また、 上記熱硬化性樹脂は、 感光化した樹脂であって もよく、 具体的には、 例えば、 メタクリル酸やアクリル酸等と熱硬化基とをァク リル化反応させたもの等が挙げられる。 特に、 エポキシ樹脂をァクリレート化し たものが望ましい。 これらのなかでは、 1分子中に、 2個以上のエポキシ基を有 するエポキシ樹脂がより望ましい。
上記エポキシ樹脂としては、 例えば、 クレゾ一ルノボラック型エポキシ樹脂、 ビスフエノール A型エポキシ樹脂、 ビスフエノール F型エポキシ樹脂、 フエノー ルノボラック型エポキシ樹脂、 アルキルフエノールノボラック型エポキシ樹脂、 ビフエノール F型エポキシ樹脂、 ナフタレン型エポキシ樹脂、 ジシクロペンタジ ェン型エポキシ樹脂、 フ ノール類とフエノール性水酸基を有する芳香族アルデ ヒ ドとの縮合物のエポキシ化物、 トリグリシジルイソシァヌレート、 脂環式ェポ キシ樹脂等が挙げられる。 これらは、 単独で用いてもよく、 2種以上を併用して もよい。 それにより、 耐熱性等に優れるものとなる。
上記樹脂複合体における熱可塑性樹脂と熱硬化性樹脂との混合割合は、 熱硬化 性榭脂 熱可塑性樹脂 = 9 5 / 5〜 5 0 / 5 0が望ましい。 耐熱性を損なうこと なく、 高い靱性値を確保することができるからである。
また、 上記樹脂複合体は、 感光性の付与された感光性樹脂であってもよい。 感 光性樹脂を用いる場合、 露光 ·現像処理にてバイァホール用開口部を形成するこ とができる。 · 上記樹脂複合体の具体例としては、 例えば、 酸または酸化剤に可溶性の粒子 ( 以下、 可溶性粒子という) が酸または酸化剤に難溶性の樹脂 (以下、 難溶性樹脂 という) 中に分散した粗化面形成用樹脂組成物等が挙げられる。
なお、 上記 「難溶性」 および 「可溶性」 という語は、 同一の粗化液に同一時間 浸漬した場合に、 相対的に溶解速度の早いものを便宜上 「可溶性」 といい、 相対 的に溶解速度の遅いものを便宜上 「難溶性」 と呼ぶ。
上記可溶性粒子としては、 例えば、 酸または酸化剤に可溶性の樹脂粒子 (以下、 可溶性樹脂粒子) 、 酸または酸化剤に可溶性の無機粒子 (以下、 可溶性無機粒子 ) 、 酸または酸化剤に可溶性の金属粒子 (以下、 可溶性金属粒子) 等が挙げられ る。 これらの可溶性粒子は、 単独で用いてもよいし、 2種以上併用してもよい。 上記可溶性粒子の形状は特に限定されず、 球状、 破砕状等が挙げられる。 また、 上記可溶性粒子の形状は、 一様な形状であることが望ましい。 均一な粗さの凹凸 を有する粗化面を形成することができるからである。
上記可溶性粒子の平均粒径としては、 0 . l〜1 0 /z mが望ましい。 この粒径 の範囲であれば、 2種類以上の異なる粒径ものを含有してもよい。 すなわち、 平 均粒径が 0 . 1〜0 . 5 // mの可溶性粒子と平均粒径が 1〜3 ju mの可溶性粒子 とのを含有する等である。 これにより、 より複雑な粗化面を形成することができ、 導体回路との密着性にも優れる。 なお、 本明細書において、 可溶性粒子の粒径と は、 可溶性粒子の一番長い部分の長さである。
上記可溶性樹脂粒子としては、 酸あるいは酸化剤からなる溶液に浸漬した場合 に、 上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されず、 その具 体例としては、 例えば、 エポキシ樹脂、 フエノール樹脂、 ポリイミ ド榭脂、 ポリ T/JP00/04418
1 5
フエ二レン樹脂、 ポリオレフイン樹脂、 フッ素樹脂、 ァミノ樹脂 (メラミン榭脂、 尿素樹脂、 グアナミン樹脂) 等からなるものが挙げられ、 これらの樹脂の一種か らなるものであってもよいし、 2種以上の樹脂の混合物からなるものであっても よい。
これらの可溶性樹脂粒子としては、 (a)平均粒径が 1 0 / m以下の可溶性樹脂 粉末、 (b)平均粒径が 2 /i m以下の可溶性樹脂粉末を凝集させた凝集粒子、 (c)平 均粒径が 2〜 1 0 mの可溶性樹脂粉末と平均粒径が 2 μ m以下の可溶性榭脂粉 末との混合物、 (d)平均粒径が 2〜1 0 // mの可溶性樹脂粉末の表面に平均粒径 が 2 μ πι以下の可溶性樹脂粉末または無機粉末のいずれか少なく とも 1種を付着 させてなる疑似粒子、 (e)平均粒径が 0 . 1〜0 . 8 μ ιηの可溶性樹脂粉末と平 均粒径が 0 . 8 / mを超え、 2 /z m未満の可溶性樹脂粉末との混合物、 (f )平均 粒径が 0 . 1〜1 . の可溶性樹脂粉末を用いることが望ましい。 これらは、 より複雑なアンカーを形成することができるからである。
また、 上記可溶性樹脂粒子としては、 ゴムからなる樹脂粒子を用いることもで きる。 上記ゴムとしては、 例えば、 ポリブタジエンゴム、 エポキシ変性、 ウレタ ン変性、 (メタ) アク リロニ トリル変性等の各種変性ポリブタジエンゴム、 カル ボキシル基を含有した (メタ) アクリロニトリル 'ブタジエンゴム等が挙げられ る。 これらのゴムを使用することにより、 可溶性樹脂粒子が酸あるいは酸化剤に 溶解しやすくなる。 つまり、 酸を用いて可溶性樹脂粒子を溶解する際には、 強酸 以外の酸でも溶解することができ、 酸化剤を用いて可溶性樹脂粒子を溶解する際 には、 比較的酸化力の弱い過マンガン酸でも溶解することができる。 また、 クロ ム酸を用いた場合でも、 低濃度で溶解することができる。 そのため、 酸や酸化剤 が樹脂表面に残留することがなく、 後述するように、 粗化面形成後、 塩化パラジ ゥム等の触媒を付与する際に、 触媒が付与されなかったり、 触媒が酸化されたり することがない。
上記可溶性無機粒子としては、 例えば、 アルミニウム化合物、 カルシウム化合 物、 カリウム化合物、 マグネシウム化合物およびケィ素化合物からなる群より選 択される少なくとも一種からなる粒子等が挙げられる。
上記アルミニウム化合物としては、 例えば、 アルミナ、 水酸化アルミニウム等 が挙げられ、 上記カルシウム化合物としては、 例えば、 炭酸カルシウム、 水酸化 カルシウム等が挙げられ、 上記カリウム化合物としては、 例えば、 炭酸カリウム 等が挙げられ、 上記マグネシウム化合物としては、 例えば、 マグネシア、 ドロマ ィ ト、 塩基性炭酸マグネシウム等が挙げられ、 上記ケィ素化合物としては、 例え ば、 シリカ、 ゼォライ ト等が挙げられる。 これらは単独で用いてもよいし、 2種 以上併用してもよい。
上記可溶性金属粒子としては、 例えば、 銅、 ニッケル、 鉄、 亜鉛、 鉛、 金、 銀、 アルミニウム、 マグネシウム、 カルシウムおよびケィ素からなる群より選択され る少なくとも一種からなる粒子等が挙げられる。 また、 これらの可溶性金属粒子 は、 絶縁性を確保するために、 表層が樹脂等により被覆されていてもよい。
上記可溶性粒子を、 2種以上混合して用いる場合、 混合する 2種の可溶性粒子 の組み合わせとしては、 樹脂粒子と無機粒子との組み合わせが望ましい。 両者と も導電性が低くいため上下の導体回路間の絶縁性を確保することができるととも に、 難溶性樹脂との間で熱膨張の調整が図りやすく、 榭脂絶縁層にクラックが発 生せず、 樹脂絶縁層と導体回路との間で剥離が発生しないからである。
上記難溶性榭脂としては、 樹脂絶縁層に酸または酸化剤を用いて粗化面を形成 する際に、 粗化面の形状を保持できるものであればよく、 上記熱可塑性樹脂と上 記熱硬化性樹脂との混合物を用いることができる。
上記樹脂複合体として、 粗化面形成用樹脂組成物を用いる場合、 上記可溶性粒 子は、 上記難溶性樹脂中にほぼ均一に分散されていることが望ましレ、。 均一な粗 さの凹凸を有する粗化面を形成することができ、 バイァホールを含む導体回路と の密着性を確保することができるからである。
また、 粗化面を形成する表層部だけに可溶性粒子を含有するフィルムを用いて もよい。 この場合、 フィルムの表層部以外は、 酸または酸化剤にさらされること がないため、 樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
上記可溶性粒子の混合重量比は、 難溶性樹脂の固形分に対して 5〜5 0重量% が望ましく、 1 0〜4 0重量%がさらに望ましい。
可溶性粒子の混合重量比が 5重量%未満では、 充分な粗さの粗化面を形成する ことができない場合があり、 5 0重量%を超えると、 酸または酸化剤を用いて可 溶性粒子を溶解して粗化面を形成する際に、 樹脂絶縁層の深部まで溶解してしま レ、、 樹脂絶縁層を介した上下の導体回路間の絶縁性を確保することができず、 短 絡の原因となる場合がある。
上記粗化面形成用樹脂組成物は、 上記熱可塑性樹脂および上記熱硬化性樹脂以 外に、 硬化剤、 その他の成分等を含有していることが望ましい。
上記硬化剤としては、 例えば、 イミダゾ一ル系硬化剤、 アミン系硬化剤、 グァ 二ジン系硬化剤、 これらの硬化剤のエポキシァダク トゃこれらの硬化剤をマイク 口カプセル化したもの、 トリフエニルホスフィン、 テトラフエニルホスフォニゥ ム .テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
上記硬化剤の含有量は、 粗化面形成用樹脂組成物に対して、 0 . 0 5〜1 0重 量%であることが望ましい。 0 . 0 5重量%未満では、 樹脂絶緣層を形成する際 に、 樹脂複合体が充分に硬化せず、 酸や酸化剤を用いて樹脂絶縁層表面に粗化面 を形成し、 酸等が榭脂フィルムに侵入する度合いが大きくなり、 樹脂絶縁層の絶 縁性が損なわれることがある。 一方、 1 0重量%を超えると過剰な硬化剤成分が 樹脂の組成を変成させることがあり、 信頼性の低下を招いてしまうことがある。 上記その他の成分としては、 例えば、 粗化面の形成に影響しない無機化合物や 榭脂等のフィラーが挙げられる。
上記無機化合物としては、 例えば、 シリカ、 アルミナ、 ドロマイ ト等が挙げら れ、 上記樹脂としては、 例えば、 ポリイミ ド榭脂、 ポリアクリル樹脂、 ポリアミ ドイミ ド榭脂、 ポリフユ二レン樹脂、 メラニン樹脂、 ォレフィン系榭脂等が挙げ られる。 これらのフィラーを含有させることにより、 熱膨張係数の整合や耐熱性、 耐薬品性の向上等を図り、 多層プリント配線板の性能をより向上させることがで きる。
また、 上記粗化面形成用樹脂組成物は、 溶剤を含有していてもよい。 上記溶剤 としては、 例えば、 アセトン、 メチルェチルケトン、 シクロへキサノン等のケト ン類、 酢酸ェチル、 酢酸ブチル、 セロソルブアセテートやトルエン、 キシレン等 の芳香族炭化水素等が挙げられる。 これらは、 単独で用いてもよいし、 2種以上 併用してもよい。
上述した樹脂複合体を用いて樹脂絶縁層を形成することにより、 この樹脂絶縁 1 8
層に容易に粗化面を形成することができ、 また、 この粗化面が形成された樹脂絶 縁層の上に、 本発明の電解めつき液を用いてめっき層を形成した際、 このめつき 層には余り大きな応力が発生せず、 該応力が緩和されているため、 樹脂絶縁層に クラックや剥離が発生することがない。 特に、 フィールドビア周縁部において好 適な効果が得られる。
(6)次に、 露光および現像処理、 もしくは、 レーザ処理を行うことによりバイ ァホール用開口部を有する樹脂絶縁層を形成する。
バイァホール用開口部の形成は、 樹脂複合体の樹脂マトリックスが熱硬化性樹 脂、 ポリオレフイン系樹脂、 シクロォレフィン系樹脂等の場合は、 レーザ光や酸 素プラズマ等を用いて行い、 感光性榭脂である場合には、 露光現像処理にて行う かまたはレーザ処理により行う。 上記露光現像処理は、 未硬化の感光性樹脂層を 硬化する前に行う。 また、 上記レーザ処理は、 熱硬化や光硬化の前後を問わず行 うことができる。
また、 露光現像処理は、 バイァホール用開口部形成のための円パターンが描画 されたフォトマスク (ガラス基板がよい) を、 円パターン側を感光性の樹脂絶縁 層の上に密着させて载置した後、 露光し、 現像処理液に浸漬するか、 現像処理液 をスプレーすることにより行う。
充分な凹凸形状の粗化面を有する導体回路上に形成された未硬化の樹脂層を硬 化させることにより、 導体回路との密着性に優れた樹脂絶縁層を形成することが できる。
上記レーザ光を用いて、 バイァホール用開口部を設ける場合、 使用するレーザ 光としては、 例えば、 炭酸ガス (c o2) レーザ、 紫外線レーザ、 エキシマレーザ、
Y A Gレーザ等が挙げられる。 これらのなかでは、 エキシマレーザや短パルスの 炭酸ガスレーザが好ましい。
エキシマレーザは、 後述するように、 バイァホール用開口部を形成する部分に 貫通光が形成されたマスク等を用いることにより、 一度に多数のバイァホール用 開口部を形成することができ、 また、 短パルスの炭酸ガスレーザは、 開口部内の 樹脂残りが少なく、 開口部周縁の樹脂に対するダメージが小さいからである。
また、 エキシマレーザのなかでも、 ホログラム方式のエキシマレーザを用いる ことが望ましい。 ホログラム方式とは、 レーザ光をホログラム、 集光レンズ、 レ —ザマスク、 転写レンズ等を介して目的物に照射する方式であり、 この方式を用 いることにより、 一度の照射で多数の開口部を効率的に形成することができる。 また、 炭酸ガスレーザを用いる場合、 そのパルス間隔は、 1 0— 4〜1 0 _8秒であ ることが望ましい。 また、 開口部を形成するためのレーザを照射する時間は、 1 0〜5 0 0 μ秒であることが望ましい。
エキシマレーザを用いる場合、 バイァホール用開孔を形成する部分に貫通孔が 形成されたマスクの貫通孔は、 レーザ光のスポット形状を真円にするために、 真 円である必要があり、 上記貫通孔の径は、 0 . 1〜2 mm程度が望ましい。
レーザ光にて開口部を形成した場合、 特に炭酸ガスレーザを用いた場合には、 デスミア処理を行うことが望ましい。 上記デスミア処理は、 クロム酸、 過マンガ ン酸塩等の水溶液からなる酸化剤を使用して行うことができる。 また、 酸素ブラ ズマ、 C F 4と酸素の混合プラズマやコロナ放電等で処理してもよい。 また、 低 圧水銀ランプを用いて紫外線を照射することにより、 表面改質することもできる。
(7)次に、 必要に応じてバイァホール用開口部を設けた樹脂絶縁層の表面を粗 化する。 上記粗化は、 例えば、 樹脂絶縁層の材料として粗化面形成用榭脂組成物 を用いた場合、 樹脂絶縁層の表面に存在する可溶性樹脂粒子を酸または酸化剤で 溶解除去することにより行う。
酸処理等により形成する粗化面の高さは、 R m a x = 0 . 0 1 ~ 2 0 / mが望 ましい。 導体回路との密着性を確保するためである。 特にセミアディティブ法で は、 0 . 1〜 5 /z mが望ましい。 密着性を確保しつつ、 金属層を除去することが できるからである。
上記酸処理を行う際には、 リン酸、 塩酸、 硫酸、 または、 蟻酸や酢酸などの有 機酸を用いることができ、 特に有機酸を用いるのが望ましい。 粗化形成処理した 場合に、 バイァホールから露出する金属導体層を腐食させにくいからである。 上記酸化処理は、 クロム酸、 過マンガン酸塩 (過マンガン酸カリウム等) を用 いることが望ましい。
(8)次に、 樹脂絶縁層およびバイァホール用開口部の表面に C u、 N i、 P、 P d、 C oおよび Wからなる群より選択される少なく一種からなる薄付けの金属 層を形成する。
この金属層の厚さは、 0 . l〜5 z mが望ましく、 0 . 5〜2 /z mがより望ま しい。 上記金属層は、 スパッタリング、 めっき、 もしくは、 スパッタリングおよ びめつきを行うことにより形成することが望ましい。
(9)次いで、 上記(8)で形成した金属層上にめっきレジストを形成する。
上記めつきレジストとしては、 市販の感光性ドライフィルムや液状レジストを 使用することができる。
また、 上記めつきレジス トは、 感光性ドライフィルムを貼り付けたり、 液状レ ジストを塗布した後、 紫外線露光処理を行い、 アルカリ水溶液で現像処理するこ とにより形成することができる。
(10)次いで、 本発明の電解めつき液を用いて、 (9)で形成しためっきレジスト 非形成部に電解めつき膜を形成する。 これは、 上記電解めつき液に上記金属層お よびめつきレジス トを形成した基板を浸漬することにより行う。 また、 上記電解 めっき液に含有されるレべリング剤としては、 ポリエチレン、 その誘導体、 ゼラ チンおよびその誘導体からなる群より選択される少なくとも 1種を用いることが 望ましく、 また、 上記電解めつき液に含有される光沢剤としては、 酸化物硫黄、 その関連化合物、 硫化水素、 その関連化合物およびその他の硫黄化合物からなる 群から選択される少なくとも 1種を用いることが望ましい。
電解めつきとしては、 電解銅めつきが望ましく、 その厚さは、 バイァホ一ル以 外の導体回路部分では、 3〜2 5 /z mが望ましい。 厚さが 3 z m未満では、 同一 層におけるバイァホールの上面と導体回路上面とが略同一平面にならないことが あり、 2 5 /i mを超える厚さの導体回路を形成しょうとすると、 めっきレジス ト の厚さが厚くなり、 めっきレジスト非形成部に電解めつき液が入りこみにくくな ることがある。 より望ましくは、 5〜1 5 μ παである。 また、 形成されたバイァ ホールの底面から上面までの距離が、 上記導体回路部分の厚さの 2〜7倍である ことが望ましい。
上記電解めつきの方法としては特に限定されないが、 上述したように、 直流電 解めつき法を用いることが望ましい。
(11)次いで、 上記めつきレジストを強アルカリ水溶液等で剥離した後、 その下 に存在する金属層をェツチングすることにより、 上層導体回路およびバイァホー ルを独立パターンとする。
上記エッチングは、 硫酸/過酸化水素水溶液、 塩化第二鉄、 塩化第二銅、 過硫 酸アンモニゥムなどの過硫酸塩の水溶液等をエッチング液として用いた化学エツ チング、 イオンビームエッチング等による物理エッチング等が使用される。 なお、 非導体回路部分に露出したパラジウム触媒核は、 クロム酸、 硫酸、 過酸 化水素等により溶解除去する。
(12)必要により、 (3)〜(11)の工程を繰り返し、 最上層の導体回路に上記(3)の 工程と同様の条件で無電解めつきやエッチング等を施し、 最上層の導体回路上に 粗化層または粗化面を形成する。
次に、 最上層の導体回路を含む基板面にソルダーレジスト層を形成する。 上記 ソルダ一レジス ト層としては、 例えば、 ポリフエ二レンエーテル樹脂、 ポリオレ フィン榭脂、 フッ素樹脂、 熱可塑性エラストマ一、 ソルダーレジスト榭脂組成物 等からなるものが挙げられる。
上記ソルダーレジスト層は、 未硬化の榭脂 (樹脂組成物) をロールコータ法等 により塗布し、 上述した開口処理、 硬化処理等を行うことにより形成する。
上記ソルダーレジスト樹脂組成物としては、 例えば、 ノボラック型エポキシ榭 脂の (メタ) アタリレート、 イミダゾール硬化剤、 2官能性 (メタ) アクリル酸 エステルモノマー、 分子量 5 0 0〜 5 0 0 0程度の (メタ) ァクリノレ酸エステノレ の重合体、 ビスフエノール型エステル樹脂等からなる熱硬化性樹脂、 多価アタリ ル系モノマー等の感光性モノマー、 グリコールエーテル系溶剤等を含むペースト 状の流動体等が挙げられ、 その粘度は 2 5 °Cで 1〜1 0 P a · sに調整されてい ることが望ましい。
上記ノボラック型エポキシ榭脂の (メタ) アタリレートとしては、 例えば、 フ エノー^^ノボラックやクレゾ一ノレノボラックのグリシジノレエ一テノレをァクリノレ酸 ゃメタクリル酸等と反応させたエポキシ樹脂等が挙げられる。
また、 上記 2官能性 (メタ) アクリル酸エステルモノマーとしては特に限定さ れず、 例えば、 各種ジオール類やアク リル酸ゃメタクリル酸のエステル等が挙げ られる。 そしてこの後、 上記ソルダーレジスト層の開口部分に半田バンプを形成するこ とにより本発明の多層プリント配線板の製造を終了する。
なお、 製品認識文字などを形成するための文字印刷工程やソルダーレジスト層 の改質のために、 酸素や四塩化炭素などのプラズマ処理を適時行ってもよい。 図 1は、 本発明の多層プリント配線板の一断面を示す断面図であるが、 このよ うな第一の本発明の多層プリント配線板の製造方法によれば、 図 1に示すように バイァホール用開口部が金属で完全に充填され、 同一層におけるバイァホール 7 の上面と導体回路 4、 5の上面とが略同一平面にあるプリント配線板を製造する ことができ、 さらには、 スタックビア構造を有するプリント配線板を製造するこ とができる。 なお、 上記スタックビア構造とは、 バイァホール 7の直上に、 上層 のバイァホール 7が設けられた構造のことである。
次に、 第二の本発明の多層プリント配線板の製造方法について説明する。 第二の本発明の多層プリント配線板の製造方法は、 少なく とも下記の工程 (a ) 〜 (d ) 、 即ち、
( a ) 露光および現像処理、 もしくは、 レーザ処理を行うことによりバイァホ ール用開口部を有する樹脂絶縁層を形成する工程、
( b ) 樹脂絶縁層およびバイァホール用開口部の表面に、 C u、 N i、 P、 P d、 C oおよび Wからなる群より選択される少なく とも 1種からなる金属層を形 成する工程、
( c ) 本発明の電解めつき液を用いて、 上記金属層上に電解めつき膜を形成す る工程、
( d ) 上記電解めつき膜上にエッチングレジストを形成した後、 エッチングを 行うことにより導体回路を形成する工程を含む。
以下に、 上記第二の本発明の多層プリント配線板の製造方法について、 工程順 に説明する。
なお、 上記第二の本発明の多層プリント配線板の製造方法は、 上記 (c ) およ び (d ) の工程が、 第一の本発明の多層プリント配線板の製造方法と異なるのみ であり、 上記 (c ) および (d ) 以外の工程は、 第一の本発明の多層プリント配 線板の製造方法と同様の方法を用いて行うことができる。 従って、 ここでは、 上 記第二の本発明の製造方法の (c ) および (d ) の工程について、 主に説明する ことにする。
(1)まず、 第一の本発明の多層プリント配線板の製造方法の(1)〜(8)の工程と 同様にして、 上記絶縁層およびバイァホール用開口部に薄付けの金属層を形成す る。
(2)次いで、 本発明の電解めつき液を用いて、 (1)で形成した金属層上に電解め つき膜を形成する。 これは、 上記電解めつき液に上記金属層を形成した基板を浸 漬することにより行う。 また、 上記電解めつき液に含有されるレべリング剤とし て、 ポリエチレン、 その誘導体、 ゼラチンおよびその誘導体からなる群より選択 される少なくとも 1種を用いることが望ましく、 また、 上記電解めつき液に含有 される光沢剤として、 酸化物硫黄、 その関連化合物、 硫化水素、 その関連化合物 およびその他の硫黄化合物からなる群から選択される少なくとも 1種を用いるこ とが望ましい。
電解めつきとしては、 電解銅めつきが望ましく、 その厚さは、 バイァホ一ル以 外の導体回路部分では、 3〜2 5 μ πιが望ましい。 厚さが 3 μ πι未満では、 同一 層におけるバイァホールの上面と導体回路上面とが略同一平面にならなかったり、 エッチング時に導体回路の断線が発生することがあり、 2 5 /z mを超えるとエツ チングにより、 電解めつき層や金属層が完全に除去されない場合がある。 より望 ましくは、 5〜1 5 μ πιである。 また、 形成されたバイァホールの底面から上面 までの距離が、 上記導体回路部分の厚さの 2〜 7倍であることが望ましい。
上記電解めつきの方法としては特に限定されないが、 上述したように、 直流電 解めつき法を用いることが望ましい。
(3)さらに、 この電解めつき膜上にエッチングレジストを形成した後、 エッチ ングを行うことにより導体回路を形成する。
上記エッチングレジストとしては、 市販の感光性ドライフィルムや液状レジス トを使用することができる。
そして、 感光性ドライフィルムを貼り付けたり、 液状レジストを塗布した後、 紫外線露光処理を行い、 アルカリ水溶液で現像処理する。
(4)次いで、 非導体回路形成部の金属層および電解めつき層をエッチングする 418
24
ことにより除去した後、 エッチングレジストを強アルカリ水溶液で剥離すること により、 上層導体回路およびバイァホールを独立パターンとする。
上記エッチングは、 硫酸ノ過酸化水素水溶液、 塩化第二鉄、 塩化第二銅、 過硫 酸アンモニゥムなどの過硫酸塩の水溶液等をェッチング液として用いた化学ェッ チング、 イオンビームエッチング等による物理エッチング等が使用される。
なお、 非導体回路部分に露出したパラジウム触媒核は、 クロム酸、 硫酸、 過酸 化水素等により溶解除去する。
(5)さらに、 必要により、 第一の本発明の多層プリント配線板の製造方法と同 様、 導体回路表面に粗化層を形成する工程から、 導体回路を形成する工程 (上記 (4)の工程) までを繰り返し、 その後、 最上層の導体回路上に粗化層または粗化 面を形成する。
次に、 第一の本発明の多層プリント配線板の製造方法と同様にして、 ソルダー レジスト層を形成し、 このソルダーレジスト層の開口部分に半田バンプを形成す ることにより、 第二の本発明の多層プリント配線板の製造方法に係る多層プリン ト配線板の製造を終了する。
次に、 本発明の多層プリント配線板について説明する。
本発明の多層プリント配線板は、 導体回路が設けられた基板上に、 樹脂絶縁層 と導体回路とが順次積層され、 上下に隣り合う導体回路がバイァホールにより接 続された多層プリント配線板であって、 上記バイァホールには、 金属が充填され、 同一層における上記バイァホールの上面と上記導体回路の上面とが略同一平面に あり、 かつ、 上記バイァホールの底面から上面までの距離が前記導体回路の厚さ の 2〜 7倍であることを特徴とする。
本発明の多層プリント配線板によれば、 バイァホール用開口部に金属が完全に 充填され、 同一層における上記バイァホールの上面と前記導体回路の上面とが略 同一平面にあるため、 バイァホールを含む導体回路と樹脂絶縁層との間で剥離や クラックが発生したり、 該導体回路の上層の導体回路が断線したりすることがな い。 また、 上記多層プリント配線板は、 プリント配線板の高速化おょぴファイン 化を達成するために配線距離を短縮したスタックビア構造をとることもできる。 本発明の多層プリント配線板としては、 例えば、 図 1に示すような構成のもの を挙げることができる。
本発明の多層プリント配線板においては、 バイァホールの底面から上面までの 距離が、 導体回路の厚さの 2〜 7倍である。
バイァホールの底面から上面までの距離が、 導体回路の厚さの 7倍を超えるも のは、 バイァホール用開口部を金属で完全に充填しにくいため、 同一層における バイァホールの上面と導体回路の上面とが略同一平面にならないことがあり、 ス タックビア構造を形成しにくい。 一方、 バイァホール用開口部の深さが浅いほど フィ一ルドビア構造を形成し易いが、 バイァホールの底面から上面までの距離が、 導体回路の厚さの 2倍未満のものは、 バイァホールの上面が導体回路の上面より 高くなつたり、 エッチングを行った場合に、 導体回路で断線が発生することがあ る。
上記多層プリント配線板の樹脂絶縁層は、 1 GH zにおける誘電率が 3. 0以 下であることが望ましい。
誘電率が 3. 0以下の樹脂絶縁層を用いることにより、 1 GHz以上の高周波 帯域で使用した際にも電子信号に関する遅延やエラーを防止することができる。 上記樹脂絶縁層に用いる樹脂としては、 第一または第二の本発明の多層プリン ト配線板の製造方法で用いる榭脂と同様の樹脂が挙げられる。
このような本発明の多層プリント配線板は、 第一または第二の本発明の多層プ リント配線板の製造方法を用いて製造することが望ましい。 発明を実施するための最良の形態
以下、 本発明を実施例によりさらに詳細に説明する。
(実施例 1 )
A. 樹脂複合体の調製 (上層用接着剤)
(i)クレゾ一ルノボラック型エポキシ樹脂 (日本化薬社製、 分子量: 2500 ) の 25%アクリル化物を 80重量0 /oの濃度でジエチレングリコールジメチルェ 一テル (DMDG) に溶解させた樹脂液 3 5重量部、 感光性モノマー (東亜合成 社製、 ァロニックス M 3 1 5) 3. 1 5重量部、 消泡剤 (サンノプコ社製 S— 65) 0. 5重量部および N—メチルピロリ ドン (NMP) 3. 6重量部を容器 にとり、 攪拌混合することにより混合組成物を調製した。
(ii)ポリエーテルスルフォン (PES) 1 2重量部、 エポキシ樹脂粒子 (三洋 化成社製、 ポリマーポール) の平均粒径 1. Ο μιτιのもの 7. 2重量部おょぴ平 均粒径 0. のもの 3. 09重量部を別の容器にとり、 攪拌混合した後、 さ らに NMP 30重量部を添加し、 ビーズミルで攪拌混合し、 別の混合組成物を調 製した。
(iii)イミダゾール硬化剤 (四国化成社製、 2E4MZ— CN) 2重量部、 光 重合開始剤 (チバ ' スぺシャリティ ' ケミカルズ社製、 ィルガキュア一 1— 9 0 7) 2重量部、 光增感剤 (日本化薬社製、 DETX— S) 0. 2重量部および NMP 1. 5重量部をさらに別の容器にとり、 攪拌混合することにより混合組成 物を調製した。
そして、 (i)、 (ii)および(iii)で調製した混合組成物を混合することにより榭 脂複合体を得た。
B. 樹脂複合体の調製 (下層用接着剤)
(i)クレゾ一ルノボラック型エポキシ樹脂 (日本化薬社製、 分子量: 2500 ) の 25%ァクリル化物を 80重量0 /0の濃度でジエチレングリコールジメチルェ 一テル (DMDG) に溶解させた樹脂液 3 5重量部、 感光性モノマー (東亜合成 社製、 ァロニックス M3 1 5) 4重量部、 消泡剤 (サンノプコ社製 S— 65) 0. 5重量部および N—メチルピロリ ドン (NMP) 3. 6重量部を容器にとり、 攪拌混合することにより混合組成物を調製した。
(ii)ポリエーテルスルフォン (PE S) 1 2重量部、 および、 エポキシ榭脂粒 子 (三洋化成社製、 ポリマーポール) の平均粒径 0. 5 mのもの 1 4. 49重 量部を別の容器にとり、 攪拌混合した後、 さらに NMP 3 0重量部を添加し、 ビ ーズミルで攪拌混合し、 別の混合組成物を調製した。
(iii)イミダゾール硬化剤 (四国化成社製、 2E4MZ— CN) 2重量部、 光 重合開始剤 (チバ 'スぺシャリティ 'ケミカルズ社製、 ィルガキュア一 1— 9 07) 2重量部、 光増感剤 (日本化薬社製、 DETX— S) 0. 2重量部および NMP 1. 5重量部をさらに別の容器にとり、 攪拌混合することにより混合組成 物を調製した。 そして、 α)、 (u)および(ui)で調製した混合組成物を混合することにより榭 脂複合体を得た。
C. 樹脂充填材の調製
(i)ビスフエノール F型エポキシモノマー (油化シェル社製、 分子量: 3 1 0、 YL 983U) 100重量部、 表面にシランカップリング剤がコーティングされ た平均粒径が 1. 6 /zmで、 最大粒子の直径が 1 5 μπι以下の S i 02球状粒子
(アドマテックス社製、 CRS 1 1 0 1 -CE) 1 70重量部およびレベリン グ剤 (サンノプコ社製 ペレノール S 4) 1. 5重量部を容器にとり、 攪拌混合 することにより、 その粘度が 23 ± 1 °Cで 40〜 50 P a · sの樹脂充填材を調 製した。
なお、 硬化剤として、 イミダゾ一ル硬化剤 (四国化成社製、 2 E 4MZ— CN ) 6. 5重量部を用いた。
D. プリント配線板の製造方法
(1)厚さ 1 mmのガラスエポキシ樹脂または BT (ビスマレイミ ドトリアジン ) 樹脂からなる基板 1の両面に 1 8 μπιの銅箔 8がラミネートされている銅貼積 層板を出発材料とした (図 2 (a) 参照) 。 まず、 この銅貼積層板をドリル削孔 し、 無電解めつき処理を施し、 パターン状にエッチングすることにより、 基板 1 の両面に下層導体回路 4とスルーホール 9を形成した。
(2)スルーホール 9および下層導体回路 4を形成した基板を水洗いし、 乾燥し た後、 Na OH (l O g/ 1 ) 、 N a C 1 02 (40 g/ 1 ) 、 N a3P04 (6 g
/ 1 ) を含む水溶液を黒化浴 (酸化浴) とする黒化処理、 および、 Na OH (1 O g/ ) 、 Na BH4 (6 gX 1 ) を含む水溶液を還元浴とする還元処理を行い、 そのスルーホール 9を含む下層導体回路 4の全表面に粗化面 4 a、 9 aを形成し た (図 2 (b) 参照) 。
(3)上記 Cに記載した樹脂充填材を調製した後、 下記の方法により調製後 24 時間以内にスルホール 9内、 および、 基板 1の片面の導体回路非成形部と導体回 路 4の外縁部とに樹脂充填材 10の層を形成した。
すなわち、 まず、 スキージを用いてスルーホール内に樹脂充填材を押しこんだ 後、 1 00°C、 20分の条件で乾燥させた。 次に、 導体回路非形成部に相当する 部分が開口したマスクを基板上に載置し、 スキージを用いて、 凹部となっている 導体回路非形成部に樹脂充填材 1 0の層を形成し、 1 0 0 °C、 2 0分の条件で乾 燥させた (図 2 ( c ) 参照) 。
(4)上記(3)の処理を終えた基板の片面を、 # 6 0 0のベルト研磨紙 (三共理化 学社製) を用いたベルトサンダー研磨により、 導体回路外縁部に形成された樹脂 充填材 1 0の層や導体回路非形成部に形成された樹脂充填材 1 0の層の上部を研 磨し、 ついで、 上記ベルトサンダー研磨による傷を取り除くためのパフ研磨を行 つた。 このような一連の研磨を基板の他方の面についても同様に行った。
なお、 必要に応じて、 研摩の前後にエッチングを行い、 スルーホール 9のラン ド 9 aおよび下層導体回路 4に形成された粗化面 4 aを平坦化してもよい。
この後、 1 0 0 °Cで 1時間、 1 5 0 °Cで 1時間の加熱処理を行い、 樹脂充填材 の層を完全に硬化させた。
このようにして、 スルーホール 9や導体回路非形成部に形成された樹脂充填材 1 0の表層部および下層導体回路 4の表面を平坦化し、 樹脂充填材 1 0と下層導 体回路 4の側面 4 aとが粗化面を介して強固に密着し、 またスルーホール 9の内 壁面 9 aと樹脂充填材 1 0とが粗化面を介して強固に密着した絶縁性基板を得た (図 2 ( d ) 参照) 。 すなわち、 この工程により、 樹脂充填剤の表面と内層銅パ ターンとの表面が同一平面となる。
(5)上記基板を水洗、 酸性脱脂した後、 ソフ トエッチングし、 次いで、 エッチ ング液を基板の両面にスプレイで吹きつけた後、 搬送ロールで送ることで下層導 体回路 4の表面とスルーホール 9のランド表面と内壁とをエッチングすることに より、 下層導体回路 4の全表面に厚さ 3 /i mの粗化面 4 a、 9 aを形成した (図 3 ( a ) 参照) 。 エッチング液として、 イミダゾール銅(Π) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化カリウム 5重量部からなるエッチング液 (メック社 製、 メックエッチボンド) を使用した。
(6)基板の両面に、 上記 Bにおいて記載した下層用の樹脂複合体 (粘度: 1 .
5 P a · s ) を調製後 2 4時間以内にロールコータを用いて塗布し、 水平状態で 2 0分間放置してから、 6 0 °Cで 3 0分の乾燥 (プリべーク) を行った。 次いで、 上記 Aにおいて記載した上層用の樹脂複合体 (粘度: 7 P a · s ) を調製後 2 4 時間以内にロールコ一タを用いて塗布し、 同様に水平状態で 20分間放置してか ら、 60°Cで 30分の乾燥 (プリべーク) を行い、 厚さ 35 /^mの樹脂複合体の 層 2 a、 2 bを形成した (図 3 (b) 参照) 。
(7)上記(6)で樹脂複合体の層を形成した基板の両面に、 直径 8 5 mの黒円が 印刷されたフォトマスクフィルムを密着させ、 超高圧水銀灯により 50 Om JZ c m2強度で露光した後、 DMDG溶液でスプレー現像した。 この後、 さらに、 この基板を超高圧水銀灯により 300 Om JZC m2強度で露光し、 1 00°Cで
1時間、 1 20°Cで 1時間、 1 50°Cで 3時間の加熱処理を施し、 フォ トマスク フィルムに相当する寸法精度に優れた直径 85 mのバイァホール用開口部 6を 有する厚さ 3 5 μπιの樹脂絶縁層 2を形成した (図 3 (c) 参照) 。 なお、 バイ ァホ一ルとなる開口部には、 下層導体回路 4の粗化面を露出させた。
(8)バイァホール用開口部 6を形成した基板を、 クロム酸水溶液 (750 O g /\ ) に 1 9分間浸漬し、 樹脂絶縁層の表面に存在するエポキシ樹脂粒子を溶解 除去してその表面を粗化し、 粗化面を得た。 その後、 中和溶液 (シプレイ社製) に浸漬してから水洗いをした (図 3 (d) 参照) 。
さらに、 粗面化処理した該基板の表面に、 パラジウム触媒 (アトテック社製) を付与することにより、 絶縁材層の表面およびバイァホール用開口部の内壁面に 触媒核を付着させた。
(9)次に、 以下の組成の無電解銅めつき水溶液中に基板を浸漬して、 粗面全体 に厚さ 0. 6〜 1. 2 /zmの無電解銅めつき膜 1 2を形成した (図 4 (a) 参照
)
〔無電解めつき水溶液〕
C u S 5 H20 1 0 g/
HCHO 8 g/
N a OH 8 g/
口ッシェノレ ¾ 45 g/
添加剤 30m l /
〔無電解めつき条件〕
3 5 °Cの液温度で 25分 (10)ついで、 無電解銅めつき膜上の全面に以下の条件で電解めつきを施し、 厚 さ 7. 5 /mの電解めつき膜 1 3を形成した (図 4 (b) 参照) 。
〔電解めつき水溶液〕
C u S 04 · 5 H20 2 1 0 g/ 1
硫酸 1 50 g Z 1
C I— 40 m g/ 1
ポリエチレングリコール 300mg/ l
ビスジスノレフイ ド l O Omg/ 1
〔電解めつき条件〕
電流密度 1. OAノ d m2
時間 35分
温度 25 °C
(11)市販の感光性ドライフィルムを電解銅めつき膜 1 3に貼り付け、 マスクを 載置して、 1 0 Om jZcm2で露光し、 0. 8 %炭酸ナトリウム水溶液で現像 処理することにより、 厚さ 1 5 μπιのエッチングレジス ト 3を設けた (図 4 (c
) 参照) 。
(12)さらに、 硫酸一過酸化水素水溶液を用いたスプレ一エッチングにより導体 回路以外の部分をエッチングした。 続いて、 50°Cの 40 gZ 1 N a OH水溶液 中でレジストフイルムを剥離除去した。 その後、 基板に 1 50°Cで 1時間熱処理 を施し、 金属層と電解銅めつき膜とからなる厚さ 1 5 μπιの導体回路とフィ一ル ドビアとを形成した (図 4 (d) 参照) 。
(13)導体回路を形成した基板に対し、 上記(5)と同様の処理を行い、 フィール ドビアを含む導体回路の表面に粗化面を形成した (図 5 (a) 参照) 。
(14)続いて、 上記 (6)〜(13)の工程を、 繰り返すことにより、 さらに上層の導 体回路を形成し、 8層の多層プリント配線板を得た。 なお、 図中では、 構造を理 解しやすいように 6層のものを示している (図 5 (b) 〜図 6 (c) 参照) 。
(15)次に、 ジエチレングリコールジメチルエーテル (DMDG) に 60重量0 /0 の濃度になるように溶解させた、 クレゾ一ルノポラック型エポキシ樹脂 (日本化 薬社製) のエポキシ基 50%をアクリル化した感光性付与のオリゴマー (分子量 418
31
: 4 0 00) 4 6. 6 7重量部、 メチルェチルケトンに溶解させた 80重量%の ビスフエノール A型エポキシ樹脂 (油化シェル社製、 商品名 :ェピコ一ト 1 0 0 1 ) 1 5重量部、 イミダゾ一ル硬化剤 (四国化成社製、 商品名 2 E 4MZ— C N) 1. 6重量部、 感光性モノマーである多価アクリルモノマー (日本化薬社製、 商品名 : R 6 04) 3重量部、 同じく多価アクリルモノマー (共栄化学社製、 商 品名 : DP E 6 A) 1. 5重量部、 分散系消泡剤 (サンノプコ社製、 商品名 : S - 6 5) 0. 7 1重量部を容器にとり、 攪拌混合することにより混合組成物を調 製し、 この混合組成物に対して光重合開始剤としてのベンゾフユノン (関東化学 社製) 2. 0重量部、 光増感剤としてのミヒラーケトン (関東化学社製) 0. 2 重量部を加えて、 粘度を 2 5°Cで 2. 0 P a · sに調製したソルダーレジスト樹 脂組成物を得た。
なお、 粘度測定は、 B型粘度計 (東京計器社製、 DVL— B型) で 60m i n— 1 (6 0 r p m) の場合はローター No. 4、 6 m i n"1 (6 r p m) の場合は口 一ター No. 3によった。
(16)次に、 多層配線基板の両面に、 上記(15)に記載したソルダーレジスト榭脂 組成物を調製した後、 これを 20 μπιの厚さで塗布し、 70°Cで 20分間、 70 °Cで 3 0分間の条件で乾燥処理を行った後、 ソルダーレジスト開口部のパターン が描画された厚さ 5mmのフォトマスクをソルダ一レジスト層に密着させて 1 0 00m jZcm2の紫外線で露光し、 DMTG溶液で現像処理し、 20 0 μπιの 直径の開口を形成した。
そして、 さらに、 8 0。じで 1時間、 1 0 0でで 1時間、 1 20 °Cで 1時間、 1 50。Cで 3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化さ せ、 開口径 20 0 μπιの半田パッド部分 (バイァホールとそのランド部分とを含 む) が開口した、 その厚さが 20 μιηのソルダーレジスト層 (有機樹脂絶縁層) 1 4を形成した。
(17)次に、 ソルダ一レジスト層 (有機樹脂絶縁層) 1 4を形成した基板を、 塩 化-ッケル (2. 3 X 1 O-'mo 1 / 1 ) , 次亜リン酸ナトリウム (2. 8 X 1 O-'mo 1 / 1 ) 、 クェン酸ナトリ ウム ( 1. δ Χ Ι Ο- πιο ΐ Ζ ΐ ) を含む p H =4. 5の無電解ニッケルめっき液に 20分間浸漬して、 開口部に厚さ 5 /mの ニッケルめっき層 1 5を形成した。 さらに、 その基板をシアン化金カリウム (7 · 6 X 1 0 _3m o 1 / 1 ) 、 塩化アンモニゥム (1 . Θ Χ Ι Ο ^ΙΏ Ο Ι / Ι ) 、 クェ ン酸ナトリウム (1 . 2 X 1 0— imo l / ) 次亜リン酸ナトリウム ( 1 · 7 X 1 O-'mo 1 / 1 ) を含む無電解めつき液に 8 0 °Cの条件で 7. 5分間浸漬し て、 ニッケルめっき層 1 5上に、 厚さ 0. 0 3 μπιの金めつき層 1 6を形成した。 (18)この後、 ソルダーレジスト層 1 4の開口に半田ペーストを印刷して、 2 0 0 °Cでリフローすることにより半田バンプ 1 7を形成し、 半田バンプ 1 7を有す る多層配線プリント基板を製造した (図 7 (a) 参照) 。
(実施例 2 )
A. プリント配線板の製造方法
(1)厚さ 0. 8 mmのガラスエポキシ樹脂または BT (ビスマレイミ ドトリア ジン) 樹脂からなる基板 1の両面に 1 8 /z mの銅箔 8がラミネートされている銅 貼積層板を出発材料とした (図 8 (a) 参照) 。 まず、 この銅貼積層板をドリル 削孔し、 無電解めつき処理を施し、 パターン状にエッチングすることにより、 基 板 1の両面に下層導体回路 4とスルーホール 9を形成した。
(2)スルーホール 9および下層導体回路 4を形成した基板を水洗いし、 乾燥し た後、 下記のエッチング液を基板の両面にスプレイで吹き付けて、 下層導体回路 4とスルーホール 9のランド表面および内壁をエッチングすることにより、 スル —ホール 9を含む下層導体回路 4の全表面に粗化面 4 a、 9 aを形成した (図 8 (b) 参照) 。 エッチング液としては、 イミダゾール銅 (Π) 錯体 1 0重量部、 グリコール酸 7重量部、 塩化カリゥム 5重量部おょぴイオン交換水 7 8重量部を 混合したものを使用した。
(3)次に、 ポリオレフイン系樹脂を主成分とする樹脂充填剤を、 基板の両面に 印刷機を用いて塗布することにより下層導体回路 4間およびスルーホール 9内に 充填し、 加熱乾燥をおこなった (図 8 (c ) 参照) 。 すなわち、 この工程により、 榭脂充填剤 1 0が下層導体回路 4間およびスルーホール 9内に充填される。
(4)上記(3)の処理を終えた基板の片面を、 # 6 0 0のベルト研磨紙 (三共理化 学社製) を用いたベルトサンダー研磨により、 導体回路外縁部に形成された樹脂 充填材 1 ◦の層や導体回路非形成部に形成された樹脂充填材 1 0の層の上部を研 磨し、 ついで、 上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行 つた。 このような一連の研磨を基板の他方の面についても同様に行った。
なお、 必要に応じて、 研摩の前後にエッチングを行い、 スル一ホール 9のラン ド 9 aおよび下層導体回路 4に形成された粗化面 4 aを平坦化してもよレ、。
この後、 1 00 で1時間、 1 50°Cで 1時間の加熱処理を行い、 榭脂充填材 の層を完全に硬化させた。
このようにして、 スルーホール 9や導体回路非形成部に形成された樹脂充填材 1 0の表層部および下層導体回路 4の表面を平坦化し、 樹脂充填材 1 0と下層導 体回路 4の側面 4 aとが粗化面を介して強固に密着し、 またスルーホール 9の内 壁面 9 aと樹脂充填材 1 0とが粗化面を介して強固に密着した絶縁性基板を得た (図 8 (d) 参照) 。
(5)上記基板を水洗、 酸性脱脂した後、 ソフ トエッチングし、 次いで、 エッチ ング液を基板の両面にスプレイで吹きつけた後、 搬送ロールで送ることで下層導 体回路 4の表面とスルーホール 9のランド表面とをエッチングすることにより、 下層導体回路 4の全表面に厚さ 3 / mの粗化面 4 a、 9 aを形成した。 エツチン グ液としては、 上記(2)の工程で用いたものと同様のものを用いた。
(6)基板の両面に、 厚さ 50 μπιの熱硬化型ポリオレフイン系樹脂シートを温 度を 50〜: I 50°Cまで昇温しながら圧力 0. 5 MP a ( 5 k g f Z c m2) で真 空ラミネートし、 ポリオレフイン系樹脂からなる樹脂絶縁層を設けた。 なお、 真 空圧着時の真空度は、 1 330 P a (l OmmHg) とした (図 9 ( a ) 参照) 。
(7)樹脂絶縁層を設けた基板の両面に、 炭酸 (C02) ガスレーザを用いて、 ビ —ム径 5mm、 トップハッ トモード、 パルス幅 50 μ秒、 マスクの穴径 0. 5 m m、 3ショ ッ トの条件で直径 80 //mのバイァホール用開口部 6を設けた。 (図 9 (b) 参照) 。 この後、 酸素プラズマを用いてデスミア処理を行った。
(8)バイァホール用開口部 6を形成した基板にプラズマ処理を施し、 樹脂絶縁 層の表層を粗化した (図 9 (c) 参照) 。 この際、 不活性ガスとしてアルゴンガ スを使用し、 電力 200W、 ガス圧 0. 6 P a、 温度 70 °Cの条件で、 日本真空 技術株式会社製の SV— 4540を用い、 2分間プラズマ処理を実施した。
(9)次に、 樹脂絶縁層の表層を粗化した基板に、 日本真空技術株式会社製の S V- 4540を用い、 N i と C uとの合金をタ一ゲッ トにしたスパッタリングを、 気圧 0. 6 P a、 温度 80 °C、 電力 200 W、 時間 5分間の条件で行い、 N i一 C u合金層 1 2を樹脂絶縁層 2の表面に形成した (図 9 (d) 参照) 。 このとき、 形成された N i— C u合金層の厚さは 0. 2 /zmであった。
さらに、 基板をコンデショニングし、 アルカリ触媒中で触媒付与を 5分間行つ た。
(10)ついで、 N i一 C u合金層 1 2上の全面に以下の条件で電解めつきを施し、 厚さ 5 μπιの電解めつき膜 1 3を形成した (図 1 0 (a) 参照) 。
〔電解めつき水溶液〕
C u S 04 5 H20 1 40 g/ 1
硫酸 1 208 1
c l - 50 m g Z 1
ゼラチン 30 Omg/ 1
スノレホン酸アミ ド 100 m g Z 1
〔電解めつき条件〕
電流密度 0. 8 A/d m2
時間 30分
温度 25。C
(11)市販の感光性ドライフィルムを電解銅めつき膜 1 3に貼り付け、 マスクを 載置して、 1 0 Om JZC m2で露光し、 0. 8 %炭酸ナトリウム水溶液で現像 処理することにより、 厚さ 20 /zmのエッチングレジスト 3を設けた (図 1 0 ( b) 参照) 。
(12)さらに、 硫酸一過酸化水素水溶液を用いたスプレーエッチングにより導体 回路以外の部分をエッチングした。 続いて、 50°Cの 40 gZ 1 N a OH水溶液 中でレジストフイルムを剥離除去した。 その後、 基板に 1 50°Cで 1時間熱処理 を施し、 金属層と電解銅めつき膜とからなる厚さ 1 5 μπιの導体回路 5とフィー ルドビア 7とを形成した。 形成された導体回路の上面とフィールドビアの上面と の樹脂基板 1からの高さの差は 1 μπι以下と、 略同一平面にあり、 また、 バイァ ホールの上面に凹部は形成されていなかった (図 1 0 (c) 参照) 。 (13)続いて、 上記(7)〜(13)の工程を、 繰り返すことにより、 さらに上層の導 体回路を形成し、 8層の多層プリント配線板を得た。 なお、 図中では、 構造を理 解しやすいように 6層のものを示している (図 1 1 (a) 〜図 1 3 (a) 参照) 。 なお、 表層の導体回路にも上記(2)の工程で用いたエッチング液と同様のもの を用いてエッチングを行い、 粗化面を形成した。
(14)次に、 ジエチレングリコールジメチルェ一テル (DMDG) に 60重量% の濃度になるように溶解させた、 クレゾ一ルノポラック型エポキシ樹脂 (日本化 薬社製) のエポキシ基 5 0%をアクリル化した感光性付与のオリゴマー (分子量
: 4 0 00) 4 6. 6 7重量部、 メチルェチルケトンに溶解させた 80重量0 /0の ビスフエノール A型エポキシ樹脂 (油化シェル社製、 商品名 :ェピコ一ト 1 00 1 ) 1 5重量部、 イミダゾール硬化剤 (四国化成社製、 商品名 : 2 E 4MZ— C N) 1. 6重量部、 感光性モノマーである多価アクリルモノマー (日本化薬社製、 商品名 '. R6 04) 3重量部、 同じく多価アクリルモノマー (共栄化学社製、 商 品名 : DP E 6 A) 1. 5重量部、 分散系消泡剤 (サンノプコ社製、 商品名 : S - 6 5) 0. 7 1重量部を容器にとり、 攪拌混合することにより混合組成物を調 製し、 この混合組成物に対して光重合開始剤としてのベンゾフユノン (関東化学 社製) 2. 0重量部、 光増感剤としてのミヒラーケトン (関東化学社製) 0. 2 重量部を加えて、 粘度を 2 5 °Cで 2. 0 P a · sに調製したソルダ一レジスト樹 脂組成物を得た。
なお、 粘度測定は、 B型粘度計 (東京計器社製、 DVL— B型) で 60 m i n— 1 (60 r p m) の場合はロータ一 N ο· 4、 6m i n'1 (6 r p m) の場合は口 —ター No. 3によった。
(15)次に、 多層配線基板の両面に、 上記(15)に記載したソルダーレジスト樹脂 組成物を調製した後、 これを 20 / mの厚さで塗布し、 70°Cで 2 0分間、 70 °Cで 3 0分間の条件で乾燥処理を行った後、 ソルダ一レジスト開口部のパターン が描画された厚さ 5mmのフォトマスクをソルダ一レジスト層に密着させて 1 0 00 m jZcm2の紫外線で露光し、 DMTG溶液で現像処理し、 200 μ mの 直径の開口を形成した。
そして、 さらに、 8 0 °Cで 1時間、 1 ◦ 0 °Cで 1時間、 1 20 °Cで 1時間、 1 50°Cで 3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化さ せ、 開口径 200 zzmの半田パッド部分 (バイァホールとそのランド部分とを含 む) が開口した、 その厚さが 20 μπιのソルダーレジスト層 (有機樹脂絶縁層)
1 4を形成した。
(16)次に、 ソルダーレジスト層 (有機樹脂絶縁層) 1 4を形成した基板を、 塩 化ニッケル (2. 3 X 1 O^m o 1 / 1 ) 、 次亜リン酸ナトリウム (2. 8 X 1 O^mo 1 / 1 ) 、 クェン酸ナトリウム (1. Θ Χ Ι Ο^πιο ΐ Ζ ΐ ) を含む p H =4. 5の無電解ニッケルめっき液に 20分間浸漬して、 開口部に厚さ 5〃mの ニッケルめっき層 1 5を形成した。 さらに、 その基板をシアン化金カリウム (7. 6 X 1 0—3m o 1ノ 1 ) 、 塩化アンモニゥム (1. Θ Χ Ι Ο^ΙΏΟ Ιノ 1 ) 、 クェ ン酸ナトリウム (1. 2 X 1 0— 'mo 1 / 1 ) 、 次亜リン酸ナトリウム ( 1 · 7 X 1 O^mo 1 / 1 ) を含む無電解めつき液に 80°Cの条件で 7. 5分間浸漬し て、 ニッケルめっき層 1 5上に、 厚さ 0. 03 μιτιの金めつき層 1 6を形成した。
(17)この後、 ソルダーレジスト層 1 4の開口に半田ペース トを印刷して、 20 でリフローすることにより半田バンプ 1 7を形成し、 半田バンプ 1 7を有す る多層配線プリント基板を製造した (図 1 3 (b) 参照) 。
(実施例 3 )
A . プリント配線板の製造方法
(1)実施例 1の(1)〜(8)の工程と同様にして、 導体回路 4と樹脂絶縁層 2の形 成された基板を作製し、 その後、 実施例 1の(9)の工程と同様にして無電解銅め つき膜 1 2を形成した (図 1 4 (a) 〜図 1 6 (a) 参照) 。
(2)市販の感光性ドライフィルムを無電解銅めつき膜 1 2に貼り付け、 マスク を載置して、 1 0 Om JZC m2で露光し、 0. 8 %炭酸ナトリウム水溶液で現 像処理することにより、 厚さ 1 5 μ mのめつきレジスト 23を設けた (図 1 6 ( b) 参照) 。
(3)次に、 めっきレジスト 23の非形成部に以下の条件で電解めつきを施し、 厚さ 7. 5 /xmの電解めつき膜 1 3を形成した (図 1 6 (c) 参照) 。
〔電解めつき水溶液〕
C u S 04 - 5 H20 2 1 0 g/ 1 硫酸 1 5 0 g/ 1
Figure imgf000039_0001
ポリエチレングリコール 3 0 0 m g / 1
ビスジス/レフィ ド 1 0 0 m g / 1
〔電解めつき条件〕
電流密度 1. 0 A/d m2
時間 3 5分
温度 2 5°C
続いて、 5 0°Cの 4 0 g/ 1 N a OH水溶液中でめっきレジストを剥離除去し た。 その後、 基板に 1 5 0°Cで 1時間熱処理を施し、 硫酸—過酸化水素水溶液等 のエッチング液を用いて、 導体回路以外の金属を除去し、 金属層と電解銅めつき 膜とからなる厚さ 8 μ πιの導体回路とフィールドビアとを形成した (図 1 6 (d ) 参照) 。
(4)その後、 実施例 1の(13)〜(18)と同様の工程を施し、 半田バンプ 1 7を有 する多層配線プリント基板を製造した (図 1 7〜図 1 8参照) 。
(実施例 4)
A. 榭脂複合体からなるフィルムの作製
ビスフエノール A型エポキシ樹脂 (エポキシ当量 4 6 9、 油化シェルエポキシ 社製 ェピコ一ト 1 0 0 1 ) 3 0重量部、 クレゾ一ルノボラック型エポキシ樹脂 (エポキシ当量 2 1 5、 大日本インキ化学工業社製 ェピクロン N— 6 7 3 ) 4 0重量部、 トリアジン構造含有フエノールノボラック榭脂 (フエノール性水酸基 当量 1 2 0、 大日本インキ化学工業社製 フエノライ ト KA— 7 0 5 2) 3 0重 量部をェチルジグリコールァセテ一ト 2 0重量部、 ソルベントナフサ 2 0重量部 に攪拌しながら加熱溶解させ、 そこへ末端エポキシ化ポリブタジエンゴム (ナガ セ化成工業社製 デナレックス R— 4 5 E PT) 1 5重量部と 2 _フエ二ルー 4、 5—ビス (ヒ ドロキシメチル) ィミダゾール粉砕品 1. 5重量部、 微粉砕シリ力 2重量部、 シリ コン系消泡剤 0. 5重量部を添加し樹脂複合体の溶液を得た。 得られた樹脂複合体の溶液を厚さ 3 8 πιの P E Tフィルム上に乾燥後の厚さ が 5 0 μ ιηとなるようにロールコーターを用いて塗布した後、 8 0〜1 2 0°Cで 8
38
1 0分間乾燥させることにより、 樹脂複合体のフィルムを作製した。
B. プリント配線板の製造方法
(1)実施例 1の(1)〜(4)の工程と同様にして、 スルーホール 9および導体回路 非形成部に樹脂充填剤 1 0の層が形成された基板を作製し、 その後、 実施例 1の (5)の工程と同様にして下層導体回路 4の表面とスルーホール 9のランド表面と をエッチングすることにより、 下層導体回路 4の表面全体に厚さ 3 /zmの粗化面 4 a、 9 aを形成した (図 1 9 (a) 〜図 20 (a) 参照) 。
(2)上記基板の両面に、 上記 Aにおいて記載した樹脂複合体フィルムを、 以下 の方法により真空ラミネ一タ装置を用いて張り付けることにより樹脂複合体フィ ルム層を形成し、 その後、 熱硬化させて、 樹脂絶縁層 2とした (図 20 (b) 参 照) 。 即ち、 上記樹脂複合体フィルムの張り付けは、 真空度 75 P a、 圧力 0. 4MP a、 温度 80°C、 圧着時間 60秒の条件で行い、 上記熱硬化は、 1 00 °C で 30分、 1 50 °Cで 1時間の条件で行つた。
(3)次に、 榭脂絶縁層 2上に、 貫通孔が形成されたマスクを介して、 波長 1 0. 4 // mの C02ガスレーザにて、 ビーム径 4. Omm, トップハットモード、 ノヽ0 ルス幅 8. 0 秒、 マスクの貫通孔の径 1. Omm、 2ショ ッ トの条件で樹脂絶 縁層 2に、 直径 60 mのバイァホール用開口部 6を形成した (図 20 (c) 参 照) 。 この後、 酸素プラズマを用いてデスミア処理を行った。 なお、 バイァホー ル用開口部 6には、 下層導体回路 4の粗化面を露出させた。
(4)バイァホール用開口部 6を形成した基板を、 クロム酸水溶液 (7500 g ノ 1 ) に 1 9分間浸漬し、 樹脂絶縁層の表面に存在するエポキシ樹脂粒子を溶解 除去してその表面を粗化し、 粗化面を得た。 その後、 中和溶液 (シプレイ社製) に浸漬してから水洗いをした (図 20 (d) 参照) 。
さらに、 粗面化処理した該基板の表面に、 パラジウム触媒 (アトテック社製) を付与することにより、 絶縁材層の表面およびバイァホール用開口部 6の内壁面 に触媒核を付着させた。
(5)次に、 以下の組成の無電解銅めつき水溶液中に基板を浸漬して、 粗面全体 に厚さ 0. 6〜1. 2 zmの無電解銅めつき膜 1 2を形成した (図 21 (a) 参 照) 。 〔無電解めつき水溶液〕
C u S 04 - 5 H20 1 0 g
HCHO 8 g/
a OH 8 g/
口ッシェル塩 4 5 g Z
添加剤 3 0 m l /
〔無電解めつき条件〕
3 5 °Cの液温度で 2 5分
(6)市販の感光性ドライフィルムを電解銅めつき膜 1 2に貼り付け、 マスクを 載置して、 1 0 O m JZC m2で露光し、 0. 8 %炭酸ナトリウム水溶液で現像 処理することにより、 厚さ 2 0 /i mのめつきレジスト 2 3を設けた (図 2 1 (b ) 参照) 。
(7)次に、 めっきレジスト 2 3の非形成部に以下の条件で電解めつきを施し、 厚さ 1 5 μ πιの電解めつき膜 1 3を形成した (図 2 1 ( c ) 参照) 。
〔電解めつき水溶液〕
C u S 04 · 5 H20 2 1 0 g/ I
硫酸 1 5 0 g/ 1
c l - 4 0 m g/ 1
ポリエチレングリコール 3 0 0 m g/ 1
ビスジス/レフィ ド 0 0 m g / 1
〔電解めつき条件〕
電流密度 1. 0 A/d mz
時間 6 0分
温度 2 5°C
続いて、 5 0°Cの 4 0 g 1 N a OH水溶液中でめっきレジスト 2 3を剥離除 去した。 その後、 基板に 1 5 0°Cで 1時間熱処理を施し、 硫酸一過酸化水素水溶 液等のエッチング液を用いて、 導体回路以外の金属を除去し、 金属層と電解銅め つき膜とからなる厚さ 1 5 μ πιの導体回路とフィールドビアとを形成した (図 2 1 ( d ) 参照) 。 (8)導体回路を形成した基板に対し、 上記(1)と同様の処理を行い、 フィールド ビアを含む導体回路の表面に粗化面を形成した (図 22 (a) 参照) 。
(9)続いて、 上記(2)〜(8)の工程を、 繰り返すことにより、 さらに上層の樹脂 絶縁層と導体回路とを形成し、 多層プリント配線板を得た (図 22 (b) 〜図 2 3 (b) 参照) 。
(10)その後、 実施例 1の(15)〜(18)と同様の工程を施し、 半田バンプ 1 7を有 する多層配線プリント基板を製造した (図 23 (c) 参照) 。
(実施例 5)
榭脂複合体からなるフィルムとして、 エポキシ樹脂 (熱硬化性樹脂) とフエノ キシ榭脂 (熱可塑性樹脂) の樹脂複合体によって形成されたものを用いた以外は、 実施例 4とほぼ同様にして多層プリント配線板を製造した。
(実施例 6 )
電解めつき液の添加剤として、 ゼラチン 40 OmgZ 1、 ビスジスルフイ ド 1 5 Om 1 / 1 を用いた以外は、 実施例 1とほぼ同様にして多層プリント配線板を 製造した。
(実施例 7 )
電解めつき液の添加剤として、 ゼラチン 400m gZし ビスジスルフイ ド 1 5 Om 1 / 1 を用いた以外は、 実施例 2とほぼ同様にして多層プリント配線板を 製造した。
(実施例 8 )
電解めつき液の添加剤として、 ゼラチン 400 mgZl、 ビスジスルフイ ド 1 5 Om 1 / 1を用いた以外は、 実施例 3とほぼ同様にして多層プリント配線板を 製造した。
(実施例 9)
電解めつき液の添加剤として、 ポリエチレングリ コール 40 OmgZ 1、 スル ホン酸アミ ド 1 5 Om 1 / 1を用いた以外は、 実施例 1とほぼ同様にして多層プ リント配線板を製造した。
(実施例 1 0 )
電解めつき液の添加剤として、 ポリエチレングリコール 40 OmgZ 1、 スル ホン酸アミ ド 1 5 Om 1 Z 1を用いた以外は、 実施例 2とほぼ同様にして多層プ リント配線板を製造した。
(実施例 1 1 )
電解めつき液の添加剤として、 ポリエチレングリコール40 Omg/1、 スル ホン酸アミ ド 1 5 Om 1 1を用いた以外は、 実施例 3とほぼ同様にして多層プ リント配線板を製造した。
(実施例 1 2 )
電解めつき液の添加剤として、 ゼラチン 400mgZ l、 ビスジスルフイ ド 1 50 m 1 / 1を用いた以外は、 実施例 5とほぼ同様にして多層プリント配線板を 製造した。
(実施例 1 3 )
電解めつき液の添加剤として、 ポリエチレングリコール40 OmgZ 1、 スル ホン酸アミ ド 1 5 Om 1 1を用いた以外は、 実施例 5とほぼ同様にして多層プ リント配線板を製造した。
(比較例 1 )
A. 樹脂複合体の調製 (上層用接着剤) 、 樹脂複合体の調製 (下層用接着剤) 、 および、 樹脂充填材の調製は実施例 1と同様に行った。
B. プリント配線板の製造方法
(1)厚さ 0. 6 mmのガラスエポキシ樹脂または BT (ビスマレイミ ドトリア ジン) 樹脂からなる基板を用いた以外は、 実施例 1の(1)〜(6)と同様にして厚さ
3 5 /xmの樹脂複合体の層を形成した (図 2 (a) 〜図 3 (b) 参照) 。
(2)次に、 樹脂複合体の層を形成した基板の両面に、 直径 90 μπιの黒円が印 刷されたフォトマスクフィルムを密着させた以外は、 実施例 1の(7)と同様にし て、 直径 90 μπιのバイァホール用開口部を有する厚さ 35 μπιの樹脂絶縁層を 形成した (図 3 (c) 参照) 。 なお、 バイァホールとなる開口部には、 下層導体 回路の粗化面を露出させた。
(3)さらに、 バイァホール用開口部を形成した基板をコンディショニングし、 アルカリ触媒中で触媒付与を 5分間行った後、 基板を活性化し、 以下の組成の無 電解銅めつき水溶液中に基板を浸漬して、 粗面全体に厚さ 1. 1 imの無電解銅 めっき膜を形成した。
〔無電解めつき水溶液〕
C u S 04 · 5 H20 1 0 gん
HCHO 8 g/ 1
N a OH 8 g/ 1
口ッシェノレ塩 4 5 g/ 1
添加剤 3 0m l / !
〔無電解めつき条件〕
3 4 °Cの液温度で 2 5分
(4)ついで、 無電解銅めつき膜上の全面に以下の条件で電解めつきを施し、 厚 さ 1 1 μηιの電解めつき膜 1 3を形成した。
〔電解めつき水溶液〕
C u S 04 - 5 HzO 80 g Ί
硫酸 1 80 g/ 1
Figure imgf000044_0001
添加剤 0. 5 m 1 / 1
〔電解めつき条件〕
電流密度 1. O A/ d m2
時間 50分
温度 2 7 °C
(5)市販の感光性ドライフィルムを電解銅めつき膜に貼り付け、 マスクを載置 して、 1 0 0m JZC m2で露光し、 0. 8 %炭酸ナトリウム水溶液で現像処理 することにより、 厚さ 20 /zm、 L/S = 20/1 0 μιηのめつきレジストを設 けた。
(6)さらに、 硫酸一過酸化水素水溶液を用いたスプレーエッチングにより導体 回路以外の部分をエッチングした。 続いて、 50°Cの 4 0 1 N a ΟΗ水溶液 中でレジス トフイルムをを剥離除去した。 その後、 基板に 1 5 0°Cで 1時間熱処 理を施し、 金属層と電解銅めつき膜とカゝらなる導体回路とフィールドビアとを形 成した。 (7)導体回路を形成した基板に対し、 上記(5)と同様の処理を行い、 フィールド ビアを含む導体回路の表面に厚さ 2 z mの粗化面をを形成した。
(8)続いて、 上記(1)の樹脂複合体の層を形成する工程 〔実施例 1の(1)〜(7)の 工程〕 を、 繰り返すことにより、 さらに上層の導体回路を形成し、 8層の多層プ リント配線板を得た。
(9)次に、 実施例 1の(15)と同様にしてソルダーレジスト樹脂組成物を得た。 さらに、 実施例 1の(16)〜(18)と同様にして、 半田バンプを有する多層配線プ リント基板を製造した。
実施例および比較例で得られた半田バンプを有する多層配線プリント基板を力 ッタ一で切断し、 その断面を顕微鏡で観察したところ、 実施例に係る多層プリン ト配線板をカッターで切断し、 その断面を顕微鏡で観察したところ、 導体回路の 上面とフィールドビアの上面との樹脂基板からの高さの差は、 1 /i m以下と略同 一平面にあり、 また、 バイァホールの上面に凹部は形成されていなかった。 一方、 比較例に係る多層プリント配線板は、 バイァホール用開口部が金属で完全に充填 されておらず、 バイァホール上面に凹部が形成されていた。
また、 実施例に係る多層配線プリント基板は、 スタックビア構造を有しており、 導通試験等の結果、 このスタックビア構造部分でも導通はとれていた。 一方、 比 較例に係る多層プリント配線板では、 導通試験等の結果、 スタックビア構造の部 分では導通がとれていなかった。 産業上利用の可能性
以上説明してきたように、 本発明の電解めつき液によれば、 この電解めつき液 を用いて多層プリント配線板を製造することにより、 バイァホール用開口部に金 属が完全に充填され、 同一層におけるバイァホールの上面と導体回路の上面とが 略同一平面にあるバイァホールを形成することができる。
また、 第一または第二の本発明の多層プリント配線板の製造方法によれば、 バ ィァホール用開口部に金属が完全に充填され、 同一層におけるバイァホールの上 面と導体回路の上面とが略同一平面にあるバイァホールを形成することができ、 さらには、 スタックビア構造を有する多層プリント配線板を製造することができ る。
また、 本発明の多層プリント配線板によれば、 バイァホール用開口部に金属が 完全に充填され、 同一層におけるバイァホールの上面と導体回路の上面とが略同 一平面にあるため、 バイァホールを含む導体回路と樹脂絶縁層との間で剥離ゃク ラックが発生したり、 該導体回路の上層の導体回路が断線したりすることがなく , 接続信頼性を向上させることができる。 また、 上記多層プリント配線板は、 プリ ント配線板の高速化およびフアイン化を達成するために配線距離を短縮したスタ ックビア構造をとることもできる。

Claims

請求の範囲
1. 導体回路が設けられた基板上に、 樹脂絶縁層と導体回路とが順次積層され た多層プリント配線板の製造に用いる電解めつき液であって、 50〜: 300 gZ Iの硫酸銅、 30〜 200 gZ 1の硫酸、 25 ~ 90 m g/ 1 の塩素イオン、 お よび、 少なくともレべリング剤と光沢剤とからなる 1〜1 00 OmgZlの添加 剤を含有することを特徴とする電解めつき液。
2. 前記レべリング剤として、 ポリエチレン、 その誘導体、 ゼラチンおよびそ の誘導体からなる群より選択される少なくとも 1種を用いる請求の範囲 1に記載 の電解めつき液。
3. 前記光沢剤として、 酸化物硫黄、 その関連化合物、 硫化水素、 その関連化 合物およびその他の硫黄化合物からなる群から選択される少なくとも 1種を用い る請求の範囲 1または 2に記載の電解めつき液。
4. 少なくとも下記の工程 (a) 〜 (e) 、 即ち
(a) 露光および現像処理、 もしくは、 レーザ処理を行うことによりバイァホ ール用開口部を有する樹脂絶縁層を形成する工程、
(b) 樹脂絶縁層およびバイァホール用開口部の表面に、 Cu、 N i、 P、 P d、 C oおよび Wからなる群より選択される少なくとも 1種からなる金属層を形 成する工程、
(c) 前記金属層上にめっきレジストを形成する工程、
(d) 請求項 1記載の電解めつき液を用いて、 前記めつきレジスト非形成部に 電解めつき膜を形成する工程、
(e) 前記めつきレジストを剥離した後、 前記めつきレジストの下に存在する 金属層をェツチングすることにより導体回路を形成する工程、
を含むことを特徴とする多層プリント配線板の製造方法。
5. 少なくとも下記の工程 (a) 〜 (d) 、 即ち
(a) 露光および現像処理、 もしくは、 レーザ処理を行うことによりバイァホ —ル用開口部を有する樹脂絶縁層を形成する工程、
(b) 樹脂絶縁層およびバイァホール用開口部の表面に、 Cu、 N i、 P、 P d、 C oおよび Wからなる群より選択される少なくとも 1種からなる金属層を形 成する工程、
(c) 請求項 1記載の電解めつき液を用いて、 前記金属層上に電解めつき膜を 形成する工程、
(d) 前記電解めつき膜上にエッチングレジストを形成した後、 エッチングを 行うことにより導体回路を形成する工程、
を含むことを特徴とする多層プリント配線板の製造方法。
6. 前記 (b) の工程において、 金属層は、 スパッタリング、 めっき、 もしく は、 スパッタリングおよびめつきを行うことにより形成する請求の範囲 4または 5に記載の多層プリント配線板の製造方法。
7. 前記樹脂絶縁層は、 フッ素樹脂、 ポリオレフイン系樹脂およびポリフエ二 レン系樹脂からなる群より選択される少なくとも一種からなる請求の範囲 4〜6 のいずれか 1に記載の多層プリント配線板の製造方法。
8. 前記樹脂絶縁層は、 熱可塑性樹脂と熱硬化性樹脂とを含む樹脂複合体から なる請求の範囲 4〜 6のいずれか 1に記載の多層プリント配線板の製造方法。
9. 前記電解めつき液に含有されるレべリング剤として、 ポリエチレン、 その 誘導体、 ゼラチンおよびその誘導体からなる群より選択される少なくとも 1種を 用いる請求の範囲 4〜 8のいずれか 1に記載の多層プリント配線板の製造方法。
1 0. 前記電解めつき液に含有される光沢剤として、 酸化物硫黄、 その関連化 合物、 硫化水素、 その関連化合物およびその他の硫黄化合物からなる群から選択 される少なくとも 1種を用いる請求の範囲 4〜 9のいずれか 1に記載の多層プリ ント配線板の製造方法。
1 1 . 導体回路が設けられた基板上に、 樹脂絶縁層と導体回路とが順次積層さ れ、 上下に隣り合う導体回路がバイァホールにより接続された多層プリント配線 板であって、 前記バイァホールには、 金属が充填され、 同一層における前記バイ ァホールの上面と前記導体回路の上面とが略同一平面にあり、 かつ、 前記バイァ ホールの底面から上面までの距離が前記導体回路の厚さの 2〜 7倍であることを 特徴とする多層プリント配線板。
1 2 . 前記樹脂絶縁層は、 1 G H zにおける誘電率が 3 . 0以下である請求の 範囲 1 1に記載の多層プリント配線板。
1 3 . 請求の範囲 4〜 1 0のいずれか 1に記載の多層プリント配線板の製造方 法を用いて製造される請求の範囲 1 1または 1 2に記載の多層プリント配線板。
PCT/JP2000/004418 1999-08-06 2000-07-04 Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board Ceased WO2001011932A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US10/048,852 US7514637B1 (en) 1999-08-06 2000-07-04 Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
EP00942459A EP1207730B1 (en) 1999-08-06 2000-07-04 Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
DE60042976T DE60042976D1 (de) 1999-08-06 2000-07-04 Lösung für die elektrochemische abscheidung, methode, eine leiterplatte unter verwendung dieser lösung herzustellen und mehrschichtige leiterplatte
US10/864,400 US7446263B2 (en) 1999-08-06 2004-06-10 Multilayer printed circuit board
US11/056,242 US7993510B2 (en) 1999-08-06 2005-02-14 Electroplating solution, method for manufacturing multilayer printed circuit board using the same solution, and multilayer printed circuit board

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP11/224143 1999-08-06
JP22414399 1999-08-06
JP2000/156877 2000-05-26
JP2000156877 2000-05-26
JP2000/156878 2000-05-26
JP2000156878 2000-05-26
JP2000/194619 2000-06-28
JP2000194620A JP2002050868A (ja) 1999-08-06 2000-06-28 多層プリント配線板の製造方法
JP2000/194620 2000-06-28
JP2000194619A JP4480236B2 (ja) 1999-08-06 2000-06-28 電解めっき液、その液を用いた多層プリント配線板の製造方法および多層プリント配線板

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US10/048,852 A-371-Of-International US7514637B1 (en) 1999-08-06 2000-07-04 Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
US10/864,400 Division US7446263B2 (en) 1999-08-06 2004-06-10 Multilayer printed circuit board
US11/056,242 Division US7993510B2 (en) 1999-08-06 2005-02-14 Electroplating solution, method for manufacturing multilayer printed circuit board using the same solution, and multilayer printed circuit board

Publications (1)

Publication Number Publication Date
WO2001011932A1 true WO2001011932A1 (en) 2001-02-15

Family

ID=27529754

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/004418 Ceased WO2001011932A1 (en) 1999-08-06 2000-07-04 Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board

Country Status (4)

Country Link
US (4) US7514637B1 (ja)
EP (2) EP1207730B1 (ja)
DE (2) DE60042976D1 (ja)
WO (1) WO2001011932A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2028915A1 (en) * 1999-08-12 2009-02-25 Ibiden Co., Ltd. Multilayer printed wiring board, solder resist composition, method for manufacturing multilayer printed wiring board, and semiconductor device
US20100276292A1 (en) * 2009-04-30 2010-11-04 Moses Lake Industries Inc. High speed copper plating bath

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
DE60042976D1 (de) * 1999-08-06 2009-10-29 Ibiden Co Ltd Lösung für die elektrochemische abscheidung, methode, eine leiterplatte unter verwendung dieser lösung herzustellen und mehrschichtige leiterplatte
JP4795614B2 (ja) 2002-10-23 2011-10-19 Hoya株式会社 情報記録媒体用ガラス基板及びその製造方法
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
US7494925B2 (en) * 2004-02-23 2009-02-24 Micron Technology, Inc. Method for making through-hole conductors for semiconductor substrates
JP3999759B2 (ja) * 2004-04-02 2007-10-31 富士通株式会社 基板及び電子機器
US7339260B2 (en) * 2004-08-27 2008-03-04 Ngk Spark Plug Co., Ltd. Wiring board providing impedance matching
DE102004050476B3 (de) * 2004-10-16 2006-04-06 Infineon Technologies Ag Verfahren zum Herstellen einer Umverdrahtungs-Leiterplatte
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US7592707B2 (en) * 2005-10-03 2009-09-22 Sun Microsystems, Inc. Method and apparatus for facilitating proximity communication and power delivery
KR100675012B1 (ko) * 2006-02-06 2007-01-29 삼성전자주식회사 강화된 구리 도금막을 포함하는 pcb 및 그 제조 방법
US8076244B2 (en) 2006-02-10 2011-12-13 Micron Technology, Inc. Methods for causing fluid to flow through or into via holes, vents and other openings or recesses that communicate with surfaces of substrates of semiconductor device components
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
US20080239684A1 (en) * 2007-04-02 2008-10-02 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
US20080271995A1 (en) * 2007-05-03 2008-11-06 Sergey Savastiouk Agitation of electrolytic solution in electrodeposition
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board
US7955783B2 (en) * 2007-11-09 2011-06-07 Palo Alto Research Center Incorporated Lamination for printed photomask
US8057587B2 (en) * 2008-05-12 2011-11-15 Michael Beeck Composition for coloring solder
JP2009283739A (ja) * 2008-05-23 2009-12-03 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
EP2129199A1 (en) * 2008-05-28 2009-12-02 LG Electronics Inc. Method of manufactoring flexible film
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
JP2011060887A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JPWO2011152312A1 (ja) * 2010-06-04 2013-08-01 イビデン株式会社 配線板の製造方法
WO2012039285A1 (ja) * 2010-09-24 2012-03-29 Jx日鉱日石金属株式会社 プリント配線板用銅箔の製造方法及びプリント配線板用銅箔
KR20120035007A (ko) * 2010-10-04 2012-04-13 삼성전기주식회사 인쇄회로기판의 제조방법
JP2013098088A (ja) * 2011-11-02 2013-05-20 Sumitomo Wiring Syst Ltd 雌型端子金具
CN105584149A (zh) * 2012-01-20 2016-05-18 旭化成株式会社 树脂组合物、层积体、多层印刷线路板和多层柔性线路板及其制造方法
KR101366934B1 (ko) * 2012-02-03 2014-02-25 삼성전기주식회사 회로기판
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9615453B2 (en) 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
CN103857211B (zh) * 2012-11-28 2017-03-01 富葵精密组件(深圳)有限公司 透明电路板及其制作方法
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
US9398703B2 (en) * 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
JP6601814B2 (ja) * 2014-05-21 2019-11-06 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
DE102014210483A1 (de) * 2014-06-03 2015-12-03 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen einer Folienanordnung und entsprechende Folienanordnung
DE102014107909B4 (de) * 2014-06-05 2024-12-12 Infineon Technologies Ag Leiterplatten und Verfahren zu deren Herstellung
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
JP2016015432A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts
CN107003256B (zh) * 2014-12-05 2021-04-20 索尼半导体解决方案公司 多层配线板、显示装置以及电子装置
US9611560B2 (en) 2014-12-30 2017-04-04 Rohm And Haas Electronic Materials Llc Sulfonamide based polymers for copper electroplating
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
HK1244353A1 (zh) * 2015-07-03 2018-08-03 瑞萨电子株式会社 半导体器件
CN208597204U (zh) * 2016-01-07 2019-03-12 株式会社村田制作所 多层基板以及电子设备
WO2017130945A1 (ja) * 2016-01-26 2017-08-03 パナソニックIpマネジメント株式会社 多層プリント配線板及び多層金属張積層板
WO2017217126A1 (ja) * 2016-06-17 2017-12-21 株式会社村田製作所 樹脂多層基板の製造方法
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
WO2019051712A1 (en) * 2017-09-14 2019-03-21 Apply Card Technology Limited METHODS OF MANUFACTURING INTEGRATED CIRCUIT BOARD CIRCUIT BOARD SUBSTRATES AND INTEGRATED CIRCUIT BOARDS
US11837534B2 (en) 2017-12-29 2023-12-05 Intel Corporation Substrate with variable height conductive and dielectric elements
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
US20190366460A1 (en) * 2018-06-01 2019-12-05 Progress Y&Y Corp. Soldering apparatus and solder nozzle module thereof
JP7716927B2 (ja) * 2021-08-03 2025-08-01 メクテック株式会社 電子部品付きプリント基板の製造方法、及び、電子部品付きプリント基板
US12342449B2 (en) * 2021-09-28 2025-06-24 The Board Of Trustees Of The University Of Illinois Multilayered nonpolar, chromium, copper material coatings of power electronics boards for thermal management
KR102583277B1 (ko) * 2021-09-30 2023-09-27 해성디에스 주식회사 다층 회로 기판 제조장치
CN114501805B (zh) * 2021-12-08 2024-02-02 江苏普诺威电子股份有限公司 整体金属化封边麦克风载板的制作工艺
US20260032817A1 (en) * 2024-07-26 2026-01-29 Dell Products L.P. Via loss control in a printed circuit board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0419845A2 (en) * 1989-09-05 1991-04-03 General Electric Company Method for preparing metallized polyimide composites
JPH05308194A (ja) * 1992-04-30 1993-11-19 Victor Co Of Japan Ltd 多層印刷配線板の製造方法
JPH1154912A (ja) * 1997-08-05 1999-02-26 Ngk Spark Plug Co Ltd 配線基板の製造方法
JPH1168314A (ja) * 1997-08-21 1999-03-09 Matsushita Electric Ind Co Ltd 移動体通信機器
JPH11186729A (ja) * 1997-10-14 1999-07-09 Ibiden Co Ltd 多層プリント配線板

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2677654A (en) * 1951-05-10 1954-05-04 Poor & Co Copper electroplating and compositions therefor
NL128321C (ja) * 1965-02-13
US3756891A (en) * 1967-12-26 1973-09-04 Multilayer circuit board techniques
US3904789A (en) * 1974-04-24 1975-09-09 Chromalloy American Corp Masking method for use in aluminizing selected portions of metal substrates
US4009087A (en) 1974-11-21 1977-02-22 M&T Chemicals Inc. Electrodeposition of copper
DE3772370D1 (de) * 1986-08-06 1991-09-26 Macdermid Inc Verfahren zur herstellung von gedruckten schaltungsbrettern.
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
DE4126502C1 (ja) 1991-08-07 1993-02-11 Schering Ag Berlin Und Bergkamen, 1000 Berlin, De
US5252196A (en) 1991-12-05 1993-10-12 Shipley Company Inc. Copper electroplating solutions and processes
JP3150392B2 (ja) 1991-12-10 2001-03-26 東海興業株式会社 自動車用ウインドモールディング
US5215646A (en) * 1992-05-06 1993-06-01 Circuit Foil Usa, Inc. Low profile copper foil and process and apparatus for making bondable metal foils
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5328589A (en) * 1992-12-23 1994-07-12 Enthone-Omi, Inc. Functional fluid additives for acid copper electroplating baths
JPH0779078A (ja) 1993-09-08 1995-03-20 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JPH07316876A (ja) 1994-05-23 1995-12-05 C Uyemura & Co Ltd 電気銅めっき用添加剤及び電気銅めっき浴
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
US5932119A (en) * 1996-01-05 1999-08-03 Lazare Kaplan International, Inc. Laser marking system
US5626736A (en) * 1996-01-19 1997-05-06 Shipley Company, L.L.C. Electroplating process
JPH09312472A (ja) 1996-05-23 1997-12-02 Kyocera Corp 多層配線基板及びその製造方法
US6211485B1 (en) 1996-06-05 2001-04-03 Larry W. Burgess Blind via laser drilling system
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6255039B1 (en) 1997-04-16 2001-07-03 Isola Laminate Systems Corp. Fabrication of high density multilayer interconnect printed circuit boards
JPH1187865A (ja) * 1997-09-09 1999-03-30 Ngk Spark Plug Co Ltd プリント配線板およびその製造方法
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
US6140234A (en) 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
CN1168361C (zh) 1998-02-26 2004-09-22 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
KR100282861B1 (ko) * 1998-04-30 2001-03-02 주명철 직접 가열 수단이 장착된 분리판 및 이를 사용한 라미네이트의제법
KR100665384B1 (ko) * 1998-11-30 2007-01-04 가부시키가이샤 에바라 세이사꾸쇼 도금장치
DE60042976D1 (de) * 1999-08-06 2009-10-29 Ibiden Co Ltd Lösung für die elektrochemische abscheidung, methode, eine leiterplatte unter verwendung dieser lösung herzustellen und mehrschichtige leiterplatte
US6309528B1 (en) 1999-10-15 2001-10-30 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0419845A2 (en) * 1989-09-05 1991-04-03 General Electric Company Method for preparing metallized polyimide composites
JPH05308194A (ja) * 1992-04-30 1993-11-19 Victor Co Of Japan Ltd 多層印刷配線板の製造方法
JPH1154912A (ja) * 1997-08-05 1999-02-26 Ngk Spark Plug Co Ltd 配線基板の製造方法
JPH1168314A (ja) * 1997-08-21 1999-03-09 Matsushita Electric Ind Co Ltd 移動体通信機器
JPH11186729A (ja) * 1997-10-14 1999-07-09 Ibiden Co Ltd 多層プリント配線板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1207730A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2028915A1 (en) * 1999-08-12 2009-02-25 Ibiden Co., Ltd. Multilayer printed wiring board, solder resist composition, method for manufacturing multilayer printed wiring board, and semiconductor device
US7910836B2 (en) 1999-08-12 2011-03-22 Ibiden Co. Ltd. Multilayered printed circuit board, solder resist composition, and semiconductor device
US7916492B1 (en) 1999-08-12 2011-03-29 Ibiden Co., Ltd. Multilayered printed circuit board
US20100276292A1 (en) * 2009-04-30 2010-11-04 Moses Lake Industries Inc. High speed copper plating bath
US8262894B2 (en) * 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath

Also Published As

Publication number Publication date
US7514637B1 (en) 2009-04-07
DE60042976D1 (de) 2009-10-29
EP1207730A4 (en) 2006-08-02
US7993510B2 (en) 2011-08-09
US7446263B2 (en) 2008-11-04
EP2111087A2 (en) 2009-10-21
DE60045566D1 (de) 2011-03-03
US20040226745A1 (en) 2004-11-18
US7812262B2 (en) 2010-10-12
EP2111087B1 (en) 2011-01-19
EP2111087A3 (en) 2010-03-31
EP1207730A1 (en) 2002-05-22
US20080230263A1 (en) 2008-09-25
US20050211561A1 (en) 2005-09-29
EP1207730B1 (en) 2009-09-16

Similar Documents

Publication Publication Date Title
EP1207730B1 (en) Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
WO2002074029A1 (fr) Carte de circuits imprimes multicouche
WO2000076281A1 (fr) Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP2003023252A (ja) 多層プリント配線板
JP2003023253A (ja) 多層プリント配線板
JP2002374066A (ja) 多層プリント配線板の製造方法
JP2002076618A (ja) 多層プリント配線板の製造方法
JP2002151841A (ja) 多層プリント配線板の製造方法
JP2003023251A (ja) 多層プリント配線板
JP4592929B2 (ja) 多層回路基板
JP4480236B2 (ja) 電解めっき液、その液を用いた多層プリント配線板の製造方法および多層プリント配線板
JP2002271040A (ja) 多層プリント配線板の製造方法
JP2002134921A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4698046B2 (ja) 多層プリント配線板
JP4817516B2 (ja) 多層プリント配線板
JP2002204057A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2002134920A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP3348846B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP2002053973A (ja) 無電解めっき用前処理液、無電解めっき用処理液、および、多層プリント配線板の製造方法
JP2001244640A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP4817517B2 (ja) 多層プリント配線板
JP2002344143A (ja) 多層プリント配線板の製造方法
JPH10247783A (ja) 多層プリント配線板およびその製造方法
JP2002280737A (ja) 多層プリント配線板
JP3219395B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000942459

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10048852

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2000942459

Country of ref document: EP