WO2003030247A2 - Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen - Google Patents

Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen Download PDF

Info

Publication number
WO2003030247A2
WO2003030247A2 PCT/DE2002/003615 DE0203615W WO03030247A2 WO 2003030247 A2 WO2003030247 A2 WO 2003030247A2 DE 0203615 W DE0203615 W DE 0203615W WO 03030247 A2 WO03030247 A2 WO 03030247A2
Authority
WO
WIPO (PCT)
Prior art keywords
film
contact
substrate
layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2002/003615
Other languages
English (en)
French (fr)
Other versions
WO2003030247A3 (de
Inventor
Kerstin HÄSE
Laurence Amigues
Herbert Schwarzbauer
Norbert Seliger
Karl Weidner
Jörg ZAPF
Matthias Rebhan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to AU2002340750A priority Critical patent/AU2002340750A1/en
Priority to JP2003533338A priority patent/JP2005515616A/ja
Priority to EP02774408A priority patent/EP1430524A2/de
Priority to KR1020047004531A priority patent/KR100896906B1/ko
Priority to US10/491,137 priority patent/US7402457B2/en
Publication of WO2003030247A2 publication Critical patent/WO2003030247A2/de
Publication of WO2003030247A3 publication Critical patent/WO2003030247A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/13—Containers comprising a conductive base serving as an interconnection
    • H10W76/138—Containers comprising a conductive base serving as an interconnection having another interconnection being formed by a cover plate parallel to the conductive base, e.g. sandwich type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/085—Using vacuum or low pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]

Definitions

  • the invention relates to a method for contacting one or more electrical contact surfaces on a surface of a substrate and a device comprising a substrate with a surface on which electrical contact surfaces are arranged.
  • ThmPak has been published as alternatives to bonding (see Temple, V., "SPCO's ThmPak
  • the chip surface is contacted via a solder that is introduced through holes in a ceramic plate.
  • the contacts are made using soldered copper posts.
  • Another method of contacting can be via solder bumps in flip chip technology (Liu, X., et al., “Packagmg of Integrated Power Electronics Modules Using Flip-Chip Technology *, Applied Power Electronics Conference and Exposition, APEC'2000).
  • DCB Direct Copper Bonding
  • the object of the invention is to provide a method for contacting one or more electrical contact surfaces on a surface of a substrate, which has the particular advantage over conventional methods of this type that there is the possibility of large-area contacting, which allows a high current density.
  • This object is achieved by a method which has the features specified in claim 1.
  • the solution according to the invention provides a method for contacting one or more electrical contact surfaces on a surface of a substrate, which comprises the steps:
  • each contact surface to be contacted on the surface by opening respective windows m of the film, and - Flat contact of each exposed contact surface with a layer of electrically conductive material.
  • substrates Arbitrary circuit carriers on an organic or inorganic basis come into question as substrates.
  • substrates are, for example, PCB (Printed Circuit Board), DCB, IM (Insulated Metal), HTCC (High Temperature Cofired Ceramics) and LTCC (Low Temperature Cofired Ceramics) substrates.
  • the lamination is advantageously carried out in a vacuum press. Vacuum deep drawing, hydraulic vacuum pressing, vacuum gas pressure pressing or similar lamination processes are also conceivable.
  • the pressure is advantageously applied isostatically.
  • the lamination is carried out, for example, at temperatures from 100 ° C to 250 ° C and a pressure of 1 bar to 10 bar.
  • the exact process parameters of lamination i.e. pressure, temperature, time etc., depend, among other things, on the topology of the substrate, the plastic material of the film and the thickness of the film.
  • a substrate is used with a surface which is equipped with one or more semiconductor chips, in particular power semiconductor chips, on each of which there is or are one or more contact surfaces to be contacted, and the film on this surface is laminated under vacuum so that the film closely covers this surface including each semiconductor chip and each contact surface and adheres to this surface including each semiconductor chip.
  • the film is designed so that a height difference of up to 500 ⁇ m can be overcome.
  • the height difference is caused, among other things, by the topology of the substrate and by the semiconductor chips arranged on the substrate.
  • the film can consist of any thermoplastics, thermosets and mixtures thereof.
  • the film is preferably and advantageously a film made from a plastic material based on polyimide (PI), polyethylene (PE), polyphenol, polyether ether ketone (PEEK) and / or epoxy.
  • the film can have an adhesive coating to improve the adhesion to the surface.
  • the thickness of the film can be 10 ⁇ m to 500 ⁇ m.
  • a laminated film with a thickness of 25 to 150 ⁇ m is preferably and advantageously used in the method according to the invention.
  • a tempering step is carried out in particular.
  • the adhesion of the film to the surface is improved by a temperature treatment.
  • the lamination (with or without annealing step) is repeated until a certain thickness of the laminated film is reached.
  • films of smaller thickness are processed to a laminated film of higher thickness.
  • These foils advantageously consist of a kind of plastic material. It is also conceivable that foils consist of several different plastic materials. The result is a layered, laminated film.
  • a window in the film is opened by laser ablation.
  • a wavelength of a laser used for this is between 300 nm and 1100 nm.
  • the power of the laser is between 1 W and 100 W.
  • a CO 2 laser with a wavelength of 924 nm is used.
  • the windows are opened without damaging an aluminum chip contact that may be under the film.
  • a photosensitive film (photo film) is used and a window is opened by a photolithographic process.
  • the photolithographic process includes exposing the photosensitive film, developing the exposed and / or unexposed areas of the film, and removing the exposed or unexposed areas of the film. After opening the window, there may be a cleaning step in which film residues are removed.
  • the cleaning step is carried out, for example, using wet chemistry.
  • a plasma cleaning process is also particularly conceivable.
  • a layer composed of a plurality of partial layers of different, electrically conductive material arranged one above the other is used.
  • different metal layers are applied one above the other.
  • the number of partial layers or metal layers is, in particular, 2 to 5.
  • the electrically conductive layer composed of several partial layers can, for example, integrate a partial layer that functions as a diffusion camera.
  • a partial layer consists, for example, of a titanium-tungsten alloy (TiW).
  • TiW titanium-tungsten alloy
  • a partial layer that promotes or improves adhesion is advantageously applied directly to the surface to be contacted.
  • Such a partial layer consists for example of titanium.
  • At least one conductor track is produced after the flat contact m and / or on the layer of the electrically conductive material.
  • the conductor track can be applied to the layer.
  • the layer is structured to produce the conductor track. This means that the conductor track is generated in this layer.
  • the conductor track is used, for example, to make electrical contact with a semiconductor chip.
  • the structuring is usually carried out in a photolithographic process.
  • a photoresist can be applied to the electrically conductive layer, dried and then exposed and developed.
  • a tempering step may follow in order to apply the applied photoresist to subsequent treatment processes stabilize.
  • Conventional positive and negative resists (coating materials) can be used as photoresist.
  • the photo lacquer is applied, for example, by a spraying or dipping process.
  • Electro-deposition electrostatic or electrophoretic deposition
  • photo-sensitive foils can also be used, which are laminated on and exposed and developed in a manner comparable to the applied photoresist layer.
  • the following can be used to produce the conductor track: in a first sub-step, the electrically conductive layer is structured and in a subsequent sub-step a further metallization is applied to the conductor track produced.
  • the conductor track is reinforced by the further metallization.
  • copper is electrodeposited to a thickness of 1 ⁇ m to 400 ⁇ m on the conductor track generated by structuring.
  • the photoresist layer or the laminated film is then removed. This can be done, for example, with an organic solvent, an alkaline developer or the like. Subsequent differential etching removes the flat, metallically conductive layer that is not reinforced with the metallization.
  • the reinforced conductor track is retained.
  • Exposing, contacting and creating the conductor track carried out several times.
  • the invention advantageously provides a novel technology for the electrical contacting and wiring of connection pads or contact areas, which are based on semiconductor chips, in particular on power semiconductor chips are arranged, provided.
  • the flat mounting and the special insulation result in a low-inductance connection in order to enable fast and low-loss switching.
  • the film is laminated under vacuum in the process according to the invention by isostatic lamination. By laminating the film, an electrical insulation layer is created.
  • the production of the insulation layer by laminating the film according to the invention offers the following advantages:
  • a polyimide film is resistant up to 300 ° C.
  • - high throughput e.g. DCB substrates can be processed in the benefit.
  • Chip contact areas 60 mm 2 to 100 mm 2 can be realized. - Due to the flat contact, the chips can be controlled homogeneously.
  • the invention also provides a device which has the features specified in claim 13 and which is accordingly a device made of a substrate with a surface on which electrical contact surfaces are arranged, a film made of electrically insulating material by vacuum on the surface is laminated on, which lies close to the surface and adheres to the surface, the film having a window in each contact surface in which this contact surface is free of the film and is contacted flat with a layer of electrically conductive material.
  • Figure 1 shows a vertical section through an example of an inventive device.
  • Figure 2 shows schematically an example of a method according to the invention.
  • the substrate of the example is generally designated 1 in FIG.
  • This substrate 1 has, for example, a DCB substrate, which is known to consist of a layer 10 of ceramic material, a layer 12 of copper applied to a lower surface 102 of the layer 10 and a surface 101 of the layer 10 facing away from the lower surface 102
  • Layer 11 consists of copper.
  • the layer 11 on the upper surface 101 of the layer 10 is partially removed down to the upper surface 101, so that the upper surface 101 is exposed there, but this is of no significance for the invention.
  • Semiconductor chips 2 are applied to the surface 111 facing away from the layer 10 of the remaining layer 11 of copper, which chips may be identical to and / or different from one another.
  • Each semiconductor chip 2 which is preferably a power semiconductor chip, makes contact with a contact surface, not shown, which is present on a lower surface 202 of the chip 2 facing the layer 11 of copper, flatly the upper surface 111 of the layer 11.
  • this contact surface is with the Layer 11 soldered.
  • the contact area on the lower surface 202 of this chip 2 is the contact area of a collector or drain contact
  • the contact 21 on the upper surface 201 of the chip 2 is an emitter or source contact, the contact area of which the contact area is 210.
  • the total upper surface, generally designated 20, of the substrate 1 populated with the semiconductor chips 2 is due to the exposed parts of the upper surface 101 of the layer 10, the upper surface 101 of the layer 11 made of copper outside the chips 2 and due to the free surface of each Given chip 2 itself, which is determined by the upper surface 201 and the side surface 203 of this chip 2.
  • the surface 20 of the substrate 1 is the surface relevant for the invention.
  • a film 3 made of electrically insulating plastic material is laminated onto the surface 20 of the substrate 1 under vacuum, so that the film 3 closely covers the surface 20 with the contact surfaces 210 and adheres to this surface 20 (FIGS. 2, 301).
  • the laminated film 3 serves as an insulator and as a carrier for conductor tracks 5.
  • the film 3 consists of a plastic material based on polyimide or epoxy.
  • a tempering step can follow for better adhesion.
  • Typical thicknesses d of the film 3 are in the range of 25-150 ⁇ m, and larger thicknesses can also be achieved from layer sequences of thinner films 3. In this way, isolation field strengths in the kV range can advantageously be realized.
  • Each contact surface to be contacted is now exposed on the surface 20 of the substrate 1 by opening respective windows 31 m of the film 3 (FIGS. 2, 302).
  • a contact surface to be contacted is not just one
  • Contact surface 210 on a semiconductor chip 2 can also be any region 112 of the upper surface 111 of the layer 11 made of copper or another metal which is exposed in the film 3 by opening a window 31.
  • a window 31 of the film 3 is preferably opened by laser ablation.
  • Each exposed contact area 210 and 112 is then contacted flat with a layer 4 of electrically conductive material, preferably metal, by metallizing and structuring the exposed contact areas 210 and 112 using the usual methods and thus making contact in a planar manner (FIGS. 2, 303).
  • the layer 4 can be applied over the entire surface both to each contact surface 210 and 112 and also to the upper surface 301 of the film 3 facing away from the surface 20 of the substrate 1 and can then, for example, be structured photolithographically in such a way that each contact surface 210 and 112 remains in flat contact and conductor tracks 5 are formed outside the contact areas 210 and 112
  • a mask is applied to the upper surface 301 of the film 3 facing away from the surface 20 of the substrate 1, which mask leaves the contact surfaces 210 and 112 and areas for the conductor tracks 5 free, and then the layer 4 is removed the electrically conductive material is applied to the entire surface of the mask and the contact surfaces 210 and 112 and the areas free of the mask. The mask with the layer 4 located thereon is then removed, so that only the flatly contacted contact surfaces 210 and 112 and the conductor tracks 5 remain on the mask-free regions.
  • a device is then provided from a substrate 1 with a surface 20 on which electrical contact surfaces 210, 112 are arranged, in which an insulator in the form of a film 3 made of electrically insulating material is laminated onto the surface 20 by vacuum, which is narrow bears against the surface 20 and adheres to the surface 20 and in which the film 3 has a window 31 in each contact surface 210 and 112, in which this contact surface 210, 112 is free of the film 3 and flat with a layer 4 and additionally with a Layer 6 made of electrically conductive material is contacted.
  • Special designs of this device result from the above description.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Abstract

Bei dem Verfahren zum Kontaktieren elektrischer Kontaktflächen 21, 112 auf einer Oberfläche 20 eines Substrats 1 wird eine Folie 3 auf Polyimid- oder Epoxidbasis unter Vakuum auf die Oberfläche auflaminiert, so dass die Folie die Oberfläche mit den Kontaktflächen eng anliegend bedeckt und auf dieser Oberfläche haftet, jede zu kontaktierende Kontaktfläche auf der Oberfläche wird durch Öffnen jeweiliger Fenster 31 in der Folie freigelegt, und jede freigelegte Kontaktfläche wird mit einer Schicht 4 aus Metall flächig kontaktiert. Anwendung: Großflächige Kontaktierung von Leistungshalbleiterchips, die eine hohe Stromdichte erlaubt.

Description

Beschreibung
Verfahren zum Kontaktieren elektrischer Kontaktflachen eines Substrats und Vorrichtung aus einem Substrat mit elektrischen Kontaktflachen
Die Erfindung betrifft ein Verfahren zum Kontaktieren mit einer oder mehreren elektrischen Kontaktflachen auf einer Oberflache eines Substrats und eine Vorrichtung aus einem Substrat mit einer Oberflache, auf der elektrische Kontaktflachen angeordnet sind.
Die am weitesten verbreitete Technologie zur Kontaktierung von Leistungshalbleiterchips untereinander und mit Leiterbahnen ist das Dickdrahtbonden (siehe Harmann, G., „ ire Bonding m Microelectronics, Materials, Processes, Reliability and Yιeldw , Mc Graw Hill 1998). Mittels Ultraschallenergie wird hierbei eine dauerhafte Verbindung zwischen dem Draht aus AI, der einen Durchmesser von typischerweise einigen 100 μm aufweist und der Kontaktflache, die am Chip aus AI und Cu am Leistungsmodul besteht, über eine intermetallische Verbindung realisiert.
Als Alternativen zum Bonden sind weitere Verfahren wie das ThmPak publiziert (siehe Temple, V., „SPCO' s ThmPak
Package, an Ideal Block for Power Modules and Power Hybrids*, IMAPS 99 Conference, Chicago 1999) . Hierbei wird die Chipoberflache über ein Lot kontaktiert, das über Locher einer Keramikplatte eingebracht wird.
Bei MPIPPS (Metal Posts Interconnected Parallel Plate Structures, siehe Haque S., et al . , „An Innovative Technique for Packagmg Power Electronic Building Blocks üsing Metal Posts Interconnected Parallel Plate Struktures", IEEE Trans Adv. Pckag., Vol.22, No.2, May 1999) werden die Kontakte mittels geloteter Kupferpfosten hergestellt. Eine andere Methode zur Kontaktierung kann über Lotbumps bei der Flip Chip Technologie erfolgen (Liu, X., et al., „Packagmg of Integrated Power Elektronics Modules Using Flip-Chip Technology*, Applied Power Electronics Conference and Exposition, APEC'2000). Diese ermöglicht zudem eine verbesserte Warmeabfuhr, da die Leistungshalbleiter an der Ober- und Unterseite auf DCB-Substraten (DCB steht für Direct Copper Bonding) aufgelotet werden können (siehe Gillot, C, et al . , „A New Packagmg Technique for Power MultiChip Modules*, IEEE Industry Applications Conference IAS'99, 1999) .
Eine großflächige Kontaktierung über aufgedampfte Cu- Leitungen ist m (Lu, G.-Q., „3-D, Bond-Wireless Interconnection of Power Devices m Modules Will Cut
Resistance, Parasitics and Noise*, PCIM May 2000, pp.40-68) vorgestellt, wobei die Isolierung der Leiterbahnen mittels aus der Dampfphase abgeschiedenem (CVD-Verfahren) Isolator erfolgt (Power Module Overlay Structure) .
Die Kontaktierung mittels einer strukturierten Folie über einen Klebe- bzw. Lotprozess wurde m (Krokoszmski, H.-J., Esrom, H., „Foil Clip for Power Module Interconnects* , Hybrid Circuits 34, Sept. 1992) publiziert.
Das US-Patent Nr. 5,616,886 von Motorola enthalt einen Vorschlag zum Bondless Module, wobei keine Prozessdetails genannt werden.
Aufgabe der Erfindung ist es, ein Verfahren zum Kontaktieren einer oder mehrerer elektrischer Kontaktflachen auf einer Oberflache eines Substrats bereitzustellen, das gegenüber herkömmlichen derartigen Verfahren den besonderen Vorteil aufweist, der m der Möglichkeit einer großflächigen Kontaktierung, die eine hohe Stromdichte erlaubt, besteht. Diese Aufgabe wird durch ein Verfahren gelost, das die im Anspruch 1 angegebenen Merkmale aufweist.
Demnach ist durch die erfmdungsgemaße Losung ein Verfahren zum Kontaktieren einer oder mehrerer elektrischer Kontaktflachen auf einer Oberflache eines Substrats bereitgestellt, das die Schritte aufweist:
- Auflaminieren einer Folie aus elektrisch isolierendem Kunststoffmaterial auf die Oberflache des Substrats unter Vakuum, so dass die Folie die Oberflache mit der oder den Kontaktflachen eng anliegend bedeckt und auf dieser Oberflache haftet,
- Freilegen jeder zu kontaktierenden Kontaktflache auf der Oberflache durch Offnen jeweiliger Fenster m der Folie, und - flachiges Kontaktieren jeder freigelegten Kontaktflache mit einer Schicht aus elektrisch leitendem Material.
Als Substrate kommen beliebige Schaltungstrager auf organischer oder anorganischer Basis m Frage. Solche Substrate sind beispielsweise PCB (Printed Circuit Board)-, DCB-, IM (Insulated Metal) -, HTCC (High Temperature Cofired Ceramics)- und LTCC (Low Temperature Cofired Ceramics)- Substrate .
Das Auflaminieren erfolgt vorteilhaft n einer Vakuumpresse. Dazu sind Vakuumtiefziehen, hydraulisches Vakuumpressen, Vakuumgasdruckpressen oder ahnliche Laminierverfahren denkbar. Der Druck wird vorteilhafterweise isostatisch aufgebracht. Das Auflaminieren erfolgt beispielsweise bei Temperaturen von 100°C bis 250°C und einem Druck von 1 bar bis 10 bar. Die genauen Prozessparameter des Auflammierens, also Druck, Temperatur, Zeit etc., hangen unter anderem von der Topologie des Substrats, des Kunststoffmaterials der Folie und der Dicke der Folie ab.
Zum flächigen Kontaktieren wird vorteilhaft ein physikalisches oder chemisches Abscheiden des elektrisch leitenden Materials durchgeführt. Derartige physikalische Verfahren sind Sputtern und Bedampfen (Physical Vapor Deposition, PVD) . Das chemische Abscheiden kann aus gasformiger Phase (Chemical Vapor Deposition, CVD) und/oder flussiger Phase (Liquid Phase Chemical Vapor Deposition) erfolgen. Denkbar ist auch, dass zunächst durch eines dieser Verfahren eine dünne elektrisch leitende Teilschicht aufgetragen wird, auf der dann eine dickere elektrisch leitende Teilschicht galvanisch abgeschieden wird.
Vorzugs- und vorteilhafterweise wird bei dem erfmdungsgemaßen Verfahren ein Substrat mit einer Oberflache verwendet, die mit einem oder mehreren Halbleiterchips, insbesondere Leistungshalbleiterchips bestuckt ist, auf deren jedem je eine oder mehrere zu kontaktierende Kontaktflachen vorhanden ist oder sind, und wobei die Folie auf dieser Oberflache unter Vakuum auflaminiert wird, so dass die Folie diese Oberflache einschließlich jedes Halbleiterchips und jeder Kontaktflache eng anliegend bedeckt und auf dieser Oberflache einschließlich jedes Halbleiterchips haftet.
Die Folie ist dabei so gestaltet, dass ein Höhenunterschied von bis zu 500 μm überwunden werden kann. Der Höhenunterschied ist unter anderem durch die Topologie des Substrats und durch die auf dem Substrat angeordneten Halbleiterchips verursacht.
Die Folie kann aus beliebigen Thermoplasten, Duroplasten und Mischungen davon bestehen. Als Folie wird bei dem erfmdungsgemaßen Verfahren Vorzugs- und vorteilhafterweise eine Folie aus einem Kunststoffmateπal auf Polyimid (PI)-, Polyethylen (PE)-, Polyphenol-, Polyetheretherketon (PEEK)- und/oder Epoxidbasis verwendet. Die Folie kann dabei zur Verbesserung der Haftung auf der Oberflache eine Klebebeschichtung aufweisen. Die Dicke der Folie kann 10 μm bis 500 μm betragen. Vorzugsund vorteilhafterweise wird bei dem erfmdungsgemaßen Verfahren eine auflaminierte Folie einer Dicke von 25 bis 150 μm verwendet.
Nach dem Auflaminieren wird insbesondere ein Temperschritt durchgeführt. Durch eine Temperaturbehandlung die Haftung der Folie auf der Oberflache verbessert.
In einer weiteren Ausgestaltung wird das Auflaminieren (mit oder ohne Temperschritt) sooft wiederholt wird, bis eine bestimmte Dicke der auflaminierten Folie erreicht ist. Beispielsweise werden Folien geringerer Dicke zu einer auflaminierten Folie höherer Dicke verarbeitet. Diese Folien bestehen vorteilhaft aus einer Art Kunststoffmaterial. Denkbar ist dabei auch, dass Folien aus mehreren unterschiedlichen Kunststoffmaterialen bestehen. Es resultiert eine schichtformige, auflaminierte Folie.
In einer besonderen Ausgestaltung wird ein Fenster in der Folie durch Laserablation geöffnet. Eine Wellenlange eines dazu verwendeten Lasers betragt zwischen 300 nm und 1100 nm. Die Leistung des Lasers betragt zwischen 1 W und 100 W. Beispielsweise wird ein C02-Laser mit einer Wellenlange von 924 nm verwendet. Das Offnen der Fenster erfolgt dabei ohne eine Beschädigung eines eventuell unter der Folie liegenden Chipkontakts aus Aluminium.
In einer weiteren Ausgestaltung wird eine fotoempf dliche Folie (Fotofolie) verwendet und ein Fenster durch einen fotolithographischen Prozess geöffnet. Der fotolithographische Prozess umfasst ein Belichten der fotoempfmdlichen Folie, ein Entwickeln der belichteten und/oder nicht-belichteten Stellen der Folie und ein Entfernen der belichteten oder nicht-belichteten Stellen der Folie. Nach dem Offnen der Fenster erfolgt gegebenenfalls ein Reinigungsschritt, bei dem Folienreste entfernt werden. Der Reinigungsschritt erfolgt beispielsweise nasschemisch. Denkbar ist insbesondere auch ein Plasmareinigungsverfahren.
In einer weitere Ausgestaltung wird eine Schicht aus mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitenden Material verwendet. Es werden beispielsweise verschiedene Metalllagen übereinander aufgetragen. Die Anzahl der Teilschichten beziehungsweise Metalllagen betragt insbesondere 2 bis 5. Durch die aus mehreren Teilschichten aufgebaute elektrisch leitende Schicht kann beispielsweise eine als Diffusionsbamere fungierende Teilschicht integriert sein. Eine derartige Teilschicht besteht beispielsweise aus einer Titan-Wolfram-Legierung (TiW) . Vorteilhafterweise wird bei einem mehrschichtigen Aufbau direkt auf der zu kontaktierenden Oberflache eine die Haftung vermittelnde oder verbessernde Teilschicht aufgebracht. Ein derartige Teilschicht besteht beispielsweise aus Titan.
In einer besonderen Ausgestaltung wird nach dem flachigen Kontaktieren m und/oder auf der Schicht aus dem elektrisch leitendem Material mindestens eine Leiterbahn erzeugt. Die Leiterbahn kann auf der Schicht aufgetragen werden. Insbesondere wird zum Erzeugen der Leiterbahn ein Strukturieren der Schicht durchgeführt. Dies bedeutet, dass die Leiterbahn m dieser Schicht erzeugt wird. Die Leiterbahn dient beispielsweise der elektrischen Kontaktierung eines Halbleiterchips.
Das Strukturieren erfolgt üblicherweise in einem fotolithographischen Prozess. Dazu kann auf der elektrisch leitenden Schicht ein Fotolack aufgetragen, getrocknet und anschließend belichtet und entwickelt werden. Unter Umstanden folgt ein Temperschritt, um den aufgetragenen Fotolack gegenüber nachfolgenden Behandlungsprozessen zu stabilisieren. Als Fotolack kommen herkömmliche positive und negative Resists (Beschichtungsmaterialien) in Frage. Das Auftragen des Fotolacks erfolgt beispielsweise durch einen Sprüh- oder Tauchprozess . Electro-Deposition (elektrostatisches oder elektrophoretisches Abscheiden) ist ebenfalls denkbar.
Zum Strukturieren können auch fotoempfmdliche Folien eingesetzt werden, die auflamimert und vergleichbar mit dem aufgetragenen Fotolackschicht belichtet und entwickelt werden.
Zum Erzeugen der Leiterbahn kann beispielsweise wie folgt vorgegangen werden: In einem ersten Teilschritt wird die elektrisch leitende Schicht strukturiert und in einem darauf folgendem Teilschritt wird auf den erzeugten Leiterbahn eine weitere Metallisierung aufgebracht. Durch die weitere Metallisierung wird die Leiterbahn verstärkt. Beispielsweise wird auf den durch Strukturieren erzeugten Leiterbahn Kupfer galvanisch einer Dicke von 1 μm bis 400 μm abgeschieden. Danach wird die Fotolackschicht beziehungsweise die auflaminierte Folie abgelöst. Dies gelingt beispielsweise mit einem organischen Losungsmittel, einem alkalischen Entwickler oder dergleichen. Durch nachfolgendes Differenzatzen wird die flächige, nicht mit der Metallisierung verstärkte, metallisch leitende Schicht wieder entfernt. Die verstärkte Leiterbahn bleibt erhalten.
In einer besonderen Ausgestaltung werden zum Herstellen einer mehrlagigen Vorrichtung die Schritte Auflaminieren,
Freilegen, Kontaktieren und Erzeugen der Leiterbahn mehrmals durchgeführt .
Durch die Erfindung ist vorteilhafterweise eine neuartige Technologie zur elektrischen Kontaktierung und Verdrahtung von Anschlusspads bzw. -kontaktflachen, die auf Halbleiterchips, insbesondere auf Leistungshalbleiterchips angeordnet sind, bereitgestellt. Zusätzlich ergibt bei dem erf dungsgemaßen Verfahren die flachige Anbmdung und die besondere Isolierung eine niederinduktive Verbindung, um schnelles und verlustarmes Schalten zu ermöglichen.
Das Auflaminieren der Folie unter Vakuum bei dem erf dungsgemaßen Verfahren ist durch ein isostatisches Laminieren gegeben. Durch das Auflaminieren der Folie wird eine elektrische Isolationsschicht hergestellt. Die Herstellung der Isolationsschicht durch das erfmdungsgemaße Auflaminieren der Folie bietet folgende Vorteile:
- Anwendung bei hohen Temperaturen. Eine Folie aus Polyimid beispielsweise ist bestandig bis zu 300°C.
- Geringe Prozesskosten, z.B. im Vergleich mit Abscheidung des Isolators aus der Dampfphase.
- Es sind hohe Isolationsfeidstarken durch Verwendung dicker Isolationslagen möglich.
- Hoher Durchsatz, z.B. können DCB-Substrate im Nutzen prozessiert werden. - Homogene Isolationseigenschaften, da Luftemschlusse durch die Verarbeitung der Folie im Vakuum verhindert werden.
- Die gesamte Chipkontaktflache kann genutzt werden, so dass hohe Strome abgeleitet werden können. Dabei können Chipkontaktflachen von 60 mm2 bis 100 mm2 realisiert werden. - Durch die flachige Kontaktierung können die Chips homogen angesteuert werden.
- Die Induktivität des Kontaktes bei einer Kontaktflache ist durch die flachenhafte Geometrie kleiner als beim Dickdrahtbonden . - Die Kontaktierung fuhrt zu hoher Zuverlässigkeit bei Vibrations- und mechanischer Schockbelastung.- Höhere Lastwechselfestigkeit im Vergleich zu konkurrierenden Methoden wegen geringer thermomechanischer Spannungen.
- Es sind mehrere Verdrahtungsebenen zuganglich. - Die beschriebene, planare Verbindungstechnik beansprucht eine geringe Bauhohe. Es resultiert ein kompakter Aufbau. - Bei mehrlagigen Verbindungsebenen sind großflächige Metallisierungslagen zur Abschirmung realisierbar. Dies wirkt sich insbesondere auf das EMV (Elektromagnetische Verträglichkeit) -Verhalten der Schaltung (Storemission, Storfestigkeit) sehr positiv aus.
Durch die Erfindung ist auch eine Vorrichtung bereitgestellt, welche die im Anspruch 13 angegebenen Merkmale aufweist und die dem gemäß eine Vorrichtung aus einem Substrat mit einer Oberflache ist, auf der elektrische Kontaktflachen angeordnet sind, wobei auf der Oberflache eine Folie aus elektrisch isolierendem Material durch Vakuum auflaminiert ist, die eng an der Oberflache anliegt und an der Oberflache haftet, wobei die Folie bei jeder Kontaktflache ein Fenster aufweist, in welchem diese Kontaktflache frei von der Folie und flachig mit einer Schicht aus elektrisch leitendem Material kontaktiert ist.
Bevorzugte und vorteilhafte Ausgestaltungen der Vorrichtung nach Anspruch 13 sind m den Ansprüchen 14 und 15 angegeben.
Die Erfindung wird m der nachfolgenden Beschreibung anhand mehrerer Figuren beispielhaft naher erläutert.
Figur 1 zeigt einen vertikalen Schnitt durch ein Beispiel einer erf dungsgemaßen Vorrichtung.
Figur 2 zeigt schematisch ein Beispiel eines erfmdungsgemaßen Verfahrens.
In der Figur 1 ist das Substrat des Beispiels generell mit 1 bezeichnet. Dieses Substrat 1 weist beispielsweise ein DCB- Substrat auf, das bekanntermaßen aus einer Schicht 10 aus Keramikmaterial, einer auf eine untere Oberflache 102 der Schicht 10 aufgebrachten Schicht 12 aus Kupfer und einer auf einer von der unteren Oberflache 102 abgekehrten Oberflache 101 der Schicht 10 aufgebrachten Schicht 11 aus Kupfer besteht. Die Schicht 11 auf der oberen Oberflache 101 der Schicht 10 ist bereichsweise bis auf die obere Oberflache 101 herab entfernt, so dass dort die obere Oberflache 101 frei liegt, jedoch hat dies für die Erfindung keine Bedeutung.
Auf die von der Schicht 10 abgekehrte Oberflache 111 der verbliebenen Schicht 11 aus Kupfer sind Halbleiterchips 2 aufgebracht, die zueinander gleich und/oder voneinander verschieden sein können.
Jeder Halbleiterchip 2, der vorzugsweise ein Leistungshalbleiterchip ist, kontaktiert mit einer nicht dargestellten Kontaktflache, die auf einer der Schicht 11 aus Kupfer zugekehrten unteren Oberflache 202 des Chips 2 vorhanden ist, flachig die obere Oberflache 111 der Schicht 11. Beispielsweise ist diese Kontaktflache mit der Schicht 11 verlotet .
Auf der von der Schicht 11 aus Kupfer und der unteren
Oberflache 202 abgekehrten oberen Oberflache 201 jedes Chip 2 ist je ein Kontakt 21 mit einer vom Chip 2 abgekehrten Kontaktflache 210 vorhanden.
Ist beispielsweise der Halbleiterchip 2 ein Transistor, ist die Kontaktflache auf der unteren Oberflache 202 dieses Chips 2 die Kontaktflache eines Kollektor- bzw. Drainkontaktes, und ist der Kontakt 21 auf der oberen Oberflache 201 des Chip 2 ein Emitter- bzw. Sourcekontakt, dessen Kontaktflache die Kontaktflache 210 ist.
Die generell mit 20 bezeichnete gesamte obere Oberflache des mit den Halbleiterchips 2 bestuckten Substrats 1 ist durch die freiliegenden Teile der oberen Oberflache 101 der Schicht 10, der oberen Oberflache 101 der Schicht 11 aus Kupfer außerhalb der Chips 2 und durch die freie Oberflache jedes Chip 2 selbst gegeben, die durch die obere Oberfläche 201 und die seitliche Oberflache 203 dieses Chip 2 bestimmt ist.
Die Oberflache 20 des Substrats 1 ist die für die Erfindung relevante Oberflache.
Erfmdungsgemaß wird auf die Oberflache 20 des Substrats 1 eine Folie 3 aus elektrisch isolierendem Kunststoffmaterial unter Vakuum auflammiert, so dass die Folie 3 die Oberflache 20 mit den Kontaktflachen 210 eng anliegend bedeckt und auf dieser Oberflache 20 haftet (Figur 2, 301) .
Die auflaminierte Folie 3 dient als Isolator und als Trager von Leiterbahnen 5.
Die Folie 3 besteht aus einem Kunststoffmaterial auf Polyimid- oder Epoxidbasis.
Zur besseren Haftung kann ein Temperschritt nachfolgen. Typische Dicken d der Folie 3 liegen im Bereich von 25-150 μm, wobei größere Dicken auch aus Schichtenfolgen von dünneren Folien 3 erreicht werden können. Damit lassen sich vorteilhafterweise Isolationsfeldstarken im kV-Bereich realisieren .
Nun wird jede zu kontaktierende Kontaktflache auf der Oberflache 20 des Substrats 1 durch Offnen jeweiliger Fenster 31 m der Folie 3 freigelegt (Figur 2, 302) .
Eine zu kontaktierende Kontaktflache ist nicht nur eine
Kontaktflache 210 auf einem Halbleiterchip 2, sondern kann auch jeder durch Offnen eines Fensters 31 in der Folie 3 freigelegter Bereich 112 der oberen Oberflache 111 der Schicht 11 aus Kupfer oder einem sonstigen Metall sein.
Das Offnen eines Fensters 31 der Folie 3 wird vorzugsweise durch Laserablation vorgenommen. Danach wird jede freigelegte Kontaktflache 210 und 112 mit einer Schicht 4 aus elektrisch leitendem Material, vorzugsweise Metall, flachig kontaktiert, indem die freigelegten Kontaktflachen 210 und 112 mit den üblichen Verfahren metallisiert und strukturiert und somit planar kontaktiert werden (Figur 2, 303) .
Beispielsweise kann die Schicht 4 ganzflachig sowohl auf jede Kontaktflache 210 und 112 als auch auf die von der Oberflache 20 des Substrats 1 abgekehrte obere Oberflache 301 der Folie 3 aufgebracht und danach beispielsweise fotolithographisch so strukturiert werden, dass jede Kontaktflache 210 und 112 flachig kontaktiert bleibt und außerhalb der Kontaktflachen 210und 112 Leiterbahnen 5 entstehen
Vorzugsweise werden dazu folgende Prozessschritte (semiadditiver Aufbau) durchgeführt:
l) Sputtern einer Ti-Haftschicht von ca. 100 nm Dicke und einer Cu-Leitschicht 4 von ca. 200 nm Dicke (Figur 2, 303).
n). Fotolithographie unter Verwendung dicker Lackschichten oder von Fotofolien 7 (Figur 2, 304)
m) . Galvanische Verstärkung der freientwickelten Bereiche mit elektrisch leitender Schicht 6. Hier sind Schichtdicken bis 500 μm möglich (Figur 2, 305) .
IV) . Lackentschichtung und Differenzatzen von Cu und Ti (Figur 2, 306) .
Es kann auch so vorgegangen werden, dass auf die von der Oberflache 20 des Substrats 1 abgekehrte obere Oberflache 301 der Folie 3 eine Maske aufgebracht wird, welche die Kontaktflachen 210 und 112 sowie Bereiche für die Leiterbahnen 5 freilasst, und dass dann die Schicht 4 aus dem elektrisch leitenden Material ganzflachig auf die Maske und die Kontaktflachen 210 und 112 sowie die von der Maske freien Bereiche aufgebracht wird. Danach wird die Maske mit der darauf befindlichen Schicht 4 entfernt, so dass nur die flachig kontaktierten Kontaktflachen 210 und 112 und die Leiterbahnen 5 auf den maskenfreien Bereichen übrigbleiben.
Jedenfalls ist danach eine Vorrichtung aus einem Substrat 1 mit einer Oberflache 20, auf der elektrische Kontaktflachen 210, 112 angeordnet sind, bereitgestellt, bei der auf der Oberflache 20 ein Isolator in Form einer Folie 3 aus elektrisch isolierendem Material durch Vakuum auflaminiert ist, die eng an der Oberflache 20 anliegt und an der Oberflache 20 haftet und bei der die Folie 3 bei jeder Kontaktflache 210 und 112 ein Fenster 31 aufweist, in welchem diese Kontaktflache 210, 112 frei von der Folie 3 und flachig mit einer Schicht 4 und zusatzlich mit einer Schicht 6 aus elektrisch leitendem Material kontaktiert ist. Spezielle Ausbildungen dieser Vorrichtung ergeben sich aus der vorstehenden Beschreibung.

Claims

Patentansprüche
1. Verfahren zum Kontaktieren einer oder mehrerer elektrischer Kontaktflachen (21) auf einer Oberflache (20) eines Substrats (1), mit den Schritten:
- Auflaminieren einer Folie (3) aus elektrisch isolierendem Kunststoffmaterial auf die Oberflache (20) des Substrats (1) unter Vakuum, so dass die Folie (3) die Oberflache (20) mit der oder den Kontaktflachen (210, 112) eng anliegend bedeckt und auf dieser Oberflache (20) haftet,
- Freilegen jeder zu kontaktierenden Kontaktflache (210, 112) auf der Oberflache (20) durch Offnen jeweiliger Fenster (31) in der Folie (3), und
- flächiges Kontaktieren jeder freigelegten Kontaktflache (210, 112) mit einer Schicht (4, 6) aus elektrisch leitendem Material .
2. Verfahren nach Anspruch 1, wobei ein Substrat (1) mit einer Oberflache (20) verwendet wird, die mit einem oder mehreren Halbleiterchips (2) bestuckt ist, auf deren jedem je eine oder mehrere zu kontaktierende Kontaktflachen (210) vorhanden ist oder sind, und wobei die Folie (3) auf diese Oberflache (20) unter Vakuum auflamimert wird, so dass die Folie (3) diese Oberflache (20) einschließlich jedes Halbleiterchips (2) und jeder Kontaktflache eng anliegend bedeckt und auf dieser Oberflache (20) einschließlich jedes Halbleiterchips (2) haftet.
3. Verfahren nach Anspruch 2, wobei ein Substrat (1) mit einer mit einem oder mehreren Leistungshalbleiterchips (2) bestuckten Oberflache (20) verwendet wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Folie (3) aus einem Kunststoffmaterial auf Polyimid-, Polyethylen-, Polyphenol-, Polyetheretherketon- und/oder auf Epoxidbasis verwendet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine auflaminierte Folie (3) mit einer Dicke (d) von 25 bis 150 μm verwendet wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Auflaminieren der Folie (3) ein Temperschritt durchgeführt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Auflamimeren sooft wiederholt wird, bis eine bestimmte
Dicke der auflaminierten Folie erreicht ist.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Fenster (31) m der Folie (3) durch Laserablation geöffnet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine fotoempfindliche Folie (3) verwendet wird und ein Fenster (31) durch einen fotolithographischen Prozess geöffnet wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Schicht aus mehreren übereinander angeordneten Teilschichten aus unterschiedlichem, elektrisch leitenden Material verwendet wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem flächigen Kontaktieren m und/oder auf der Schicht aus dem elektrisch leitendem Material mindestens eine Leiterbahn erzeugt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, wobei zum Herstellen einer mehrlagigen Vorrichtung die Schritte Auflamimeren, Freilegen, Kontaktieren und Erzeugen der Leiterbahn mehrmals durchgeführt wird.
13. Vorrichtung aus einem Substrat (1) mit einer Oberflache (20), auf der elektrische Kontaktflachen (210, 112) angeordnet sind, wobei auf der Oberflache (20) eine Folie (3) aus elektrisch isolierendem Material durch Vakuum auflamimert ist, die eng an der Oberflache (20) anliegt und an der Oberflache (20) haftet, wobei die Folie (3) bei jeder Kontaktflache (210, 112) ein Fenster (31) aufweist, in welchem diese Kontaktflache (210, 112) frei von der Folie (3) und flachig mit einer Schicht (4, 6) aus elektrisch leitendem Material kontaktiert ist.
14. Vorrichtung nach Anspruch 13, mit zumindest einer Kontaktflache (210) auf wenigstens einem Halbleiterchip (2) auf der Oberflache (20) des Substrats (1), wobei die Folie (3) eng an dem Halbleiterchip (2) anliegt und bei der
Kontaktflache (210) auf dem Halbleiterchip (2) ein Fenster (31) aufweist, in welchem diese Kontaktflache (210) frei von der Folie (3) und flachig mit einer Schicht (4, 6) aus elektrisch leitendem Material kontaktiert ist.
15. Vorrichtung nach Anspruch 14, wobei ein Halbleiterchip (2) ein Leistungshalbleiterchip ist.
PCT/DE2002/003615 2001-09-28 2002-09-25 Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen Ceased WO2003030247A2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
AU2002340750A AU2002340750A1 (en) 2001-09-28 2002-09-25 Method for contacting electrical contact surfaces of a substrate and device consisting of a substrate having electrical contact surfaces
JP2003533338A JP2005515616A (ja) 2001-09-28 2002-09-25 基板の電気的コンタクト面の接続方法及び電気的コンタクト面を備えた基板からなるデバイス
EP02774408A EP1430524A2 (de) 2001-09-28 2002-09-25 Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
KR1020047004531A KR100896906B1 (ko) 2001-09-28 2002-09-25 기판의 전기적 콘택트면들과 콘택트하기 위한 방법 및전기적 콘택트면들을 갖는 기판을 포함하는 디바이스
US10/491,137 US7402457B2 (en) 2001-09-28 2002-09-25 Method for making contact with electrical contact with electrical contact surfaces of substrate and device with substrate having electrical contact surfaces

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10147935.2 2001-09-28
DE10147935 2001-09-28

Publications (2)

Publication Number Publication Date
WO2003030247A2 true WO2003030247A2 (de) 2003-04-10
WO2003030247A3 WO2003030247A3 (de) 2003-10-09

Family

ID=7700669

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/003615 Ceased WO2003030247A2 (de) 2001-09-28 2002-09-25 Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen

Country Status (7)

Country Link
US (1) US7402457B2 (de)
EP (1) EP1430524A2 (de)
JP (1) JP2005515616A (de)
KR (1) KR100896906B1 (de)
CN (1) CN1575511A (de)
AU (1) AU2002340750A1 (de)
WO (1) WO2003030247A2 (de)

Cited By (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10335155A1 (de) * 2003-07-31 2005-03-03 Siemens Ag Anordnung eines elektrischen Bauelements auf einem Substrat und Verfahren zur Herstellung der Anordnung
DE10335153A1 (de) * 2003-07-31 2005-03-03 Siemens Ag Schaltungsanordnung auf einem Substrat und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
DE10342295A1 (de) * 2003-09-12 2005-04-14 Siemens Ag Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
WO2004077548A3 (de) * 2003-02-28 2005-05-12 Siemens Ag Verbindungstechnik für leistungshalbleiter
WO2004077547A3 (de) * 2003-02-28 2005-05-19 Siemens Ag Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE102004040773B3 (de) * 2004-08-23 2005-05-25 Siemens Ag Halbleiterschaltgeräte mit Temeratursensor
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
WO2005078793A1 (de) * 2004-02-12 2005-08-25 Siemens Aktiengesellschaft Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
WO2005083785A1 (de) * 2004-02-26 2005-09-09 Siemens Aktiengesellschaft Anordnung eines elektrischen bauelements und einer elektrischen verbindungsleitung des bauelements sowie verfahren zum herstellen der anordnung
DE102004019442A1 (de) * 2004-04-19 2005-10-06 Siemens Ag An planarer Verbindung angeordneter Kühlkörper
WO2005101501A1 (de) * 2004-04-19 2005-10-27 Siemens Aktiengesellschaft Mit einer metallschicht gebildetes gehäuse
DE102004023305A1 (de) * 2004-04-19 2005-11-03 Siemens Ag Leistungshalbleiter
DE102004019445A1 (de) * 2004-04-19 2005-11-03 Siemens Ag Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung
DE102004019435A1 (de) * 2004-04-19 2005-11-03 Siemens Ag An einer Kühlrippe angeordnetes Bauelement
DE102004018476A1 (de) * 2004-04-16 2005-11-03 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
WO2005104229A1 (de) * 2004-04-16 2005-11-03 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
DE102004019447A1 (de) * 2004-04-19 2005-11-10 Siemens Ag Vorrichtung, insbesondere intelligentes Leistungsmodul, mit planarer Verbindungstechnik
DE102004019431A1 (de) * 2004-04-19 2005-11-10 Siemens Ag Hybrider Leiterplattenaufbau zur kompakten Aufbautechnik von elektrischen Bauelementen
WO2005106951A1 (de) * 2004-04-29 2005-11-10 Siemens Aktiengesellschaft Anordnung eines steuerbaren elektrischen bauelements auf einem substrat und verfahren zum herstellen der anordnung
WO2005101496A3 (de) * 2004-04-16 2006-01-12 Eupec Gmbh & Co Kg Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul
DE102004037078A1 (de) * 2004-07-30 2006-03-23 Siemens Ag Planare Verbindungstechnik für Stromführung im Fehlerfall
WO2006053846A1 (de) 2004-11-19 2006-05-26 Siemens Aktiengesellschaft Halbleiterschaltmodul
DE102004056984A1 (de) * 2004-11-25 2006-06-08 Siemens Ag Stromrichteranordnung
DE102004057494A1 (de) * 2004-11-29 2006-06-08 Siemens Ag Metallisierte Folie zur flächigen Kontaktierung
WO2006067021A1 (de) * 2004-12-22 2006-06-29 Siemens Aktiengesellschaft Anordnung eines halbleitermoduls und einer elektrischen verschienung
WO2006067018A1 (de) * 2004-12-22 2006-06-29 Siemens Aktiengesellschaft Schaltungsanordnung auf einem substrat und verfahren zum herstellen der schaltungsanordnung
WO2006067013A1 (de) * 2004-12-22 2006-06-29 Siemens Aktiengesellschaft Halbleitermodul mit geringer thermischer belastung
WO2006069935A1 (de) * 2004-12-28 2006-07-06 Siemens Aktiengesellschaft Elektrische baugruppe mit abstandshaltern zwischen mehreren schaltungsträgern
WO2006069878A1 (de) * 2004-12-28 2006-07-06 Siemens Aktiengesellschaft Elektrische baugruppe mit ineinander angeordneten schaltungsträgern
WO2006069855A1 (de) * 2004-12-28 2006-07-06 Siemens Aktiengesellschaft Anordnung eines elektrischen bauelements und einer zwei-phasen-kühlvorrichtung
DE102005002987A1 (de) * 2005-01-21 2006-07-27 Siemens Ag Leiterbahnstruktur zur Minimierung von thermomechanischen Belastungen
WO2006084525A1 (de) * 2005-02-14 2006-08-17 Siemens Aktiengesellschaft Haftfeste leiterbahn auf isolationsschicht
DE10314172B4 (de) * 2003-03-28 2006-11-30 Infineon Technologies Ag Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE102005041100A1 (de) * 2005-08-30 2007-03-08 Siemens Ag Halbleiterstruktur mit einem lateral funktionalen Aufbau
DE102005045613A1 (de) * 2005-09-23 2007-03-29 Siemens Ag SiC-Halbleiterbauelement und Herstellungsverfahren
DE102005041099A1 (de) * 2005-08-30 2007-03-29 Osram Opto Semiconductors Gmbh LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik
WO2006084524A3 (de) * 2005-02-14 2007-07-19 Siemens Ag ERZEUGEN VON SiC-PACKS AUF WAFER-EBENE
DE102006018765A1 (de) * 2006-04-20 2007-10-25 Infineon Technologies Ag Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
DE102006021959A1 (de) * 2006-05-10 2007-11-15 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
WO2006087065A3 (de) * 2005-02-17 2008-02-21 Infineon Technologies Ag Leistungshalbleiterbaugruppe
DE102006047761A1 (de) * 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
EP1956647A1 (de) 2007-02-10 2008-08-13 SEMIKRON Elektronik GmbH & Co. KG Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102006025172B4 (de) * 2006-05-30 2008-10-16 Siemens Ag Piezoaktor mit Verkapselung und Verfahren zu seiner Herstellung
WO2009010440A1 (de) 2007-07-17 2009-01-22 Siemens Aktiengesellschaft Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung
DE102007033465A1 (de) 2007-07-18 2009-01-22 Siemens Ag Dehnschlitze zur thermomechanischen Entlastung einer elektrischen Kontaktierung
EP2019423A2 (de) 2007-07-26 2009-01-28 Siemens Aktiengesellschaft Einheitliche Leistungspackages unabhängig von der Bauelementzusammenstellung
DE102007034491A1 (de) 2007-07-24 2009-02-05 Siemens Ag Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
EP1548829A3 (de) * 2003-11-29 2009-02-11 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul und Verfahren seiner Herstellung
WO2009019311A1 (de) * 2007-08-09 2009-02-12 Siemens Aktiengesellschaft Harz-formulierung auf bismaleinimid-basis zur herstellung einer folie, herstellung einer folie unter verwendung der harz-formulierung und verwendung der folie
DE102007037622A1 (de) 2007-08-09 2009-02-12 Siemens Ag Harz-Formulierung auf Bismaleinimid-Basis und Verwendung der Harz-Formulierung
DE102007036566A1 (de) * 2007-08-03 2009-02-19 Siemens Ag Federkontaktierung von elektrischen Kontaktflächen eines elektronischen Bauteils
DE102007039916A1 (de) 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
DE102007041921A1 (de) 2007-09-04 2009-03-05 Siemens Ag Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte
DE102007041926A1 (de) 2007-09-04 2009-03-05 Siemens Ag Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102007042444A1 (de) 2007-09-06 2009-03-12 Siemens Ag Elektronisches Bauelement mit Empfangs- und Ansteuereinrichtung, insbesondere drahtlosem Steuerkontakt
DE102007043001A1 (de) 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
DE102004018471B4 (de) * 2004-04-16 2009-04-16 Infineon Technologies Ag Leistungshalbleiterschaltung und Verfahren zum Herstellen einer Leistungshalbleiterschaltung
US7524775B2 (en) 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
DE102004046806B4 (de) * 2004-09-27 2009-07-09 Infineon Technologies Ag Leistungshalbleitermodul
WO2009016192A3 (de) * 2007-08-01 2009-07-09 Siemens Ag Anordnung mit zumindest einem halbleiterbauelement, insbesondere einem leistungshalbleiterbauelement zur leistungssteuerung hoher ströme
EP2144284A1 (de) 2008-07-11 2010-01-13 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Anschlusskontaktes an einem Halbleiterbauelement für die Leistungselektronik und elektronisches Bauteil mit einem auf diese Weise an einem Halblei-terbauelement hergestellten Anschlusskontakt
DE102009010179A1 (de) 2009-02-23 2010-09-02 Osram Gesellschaft mit beschränkter Haftung Leuchtmodul mit Reflektorwand
DE102009010874A1 (de) * 2009-02-27 2010-09-02 Siemens Aktiengesellschaft Mehrlagige Schaltungsanordnung und Verfahren zu deren Herstellung
US7799614B2 (en) 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US7955901B2 (en) 2007-10-04 2011-06-07 Infineon Technologies Ag Method for producing a power semiconductor module comprising surface-mountable flat external contacts
EP1825511B1 (de) * 2004-12-17 2011-11-23 Siemens Aktiengesellschaft Halbleiterschaltmodul
DE102004057497B4 (de) * 2004-11-29 2012-01-12 Siemens Ag Wärmeaustauschvorrichtung und Verfahren zum Herstellen der Wärmeaustauschvorrichtung sowie Anordnung eines Bauelements und der Wärmeaustauschvorrichtung und Verfahren zum Herstellen der Anordnung
DE102004059389B4 (de) * 2004-12-09 2012-02-23 Infineon Technologies Ag Halbleiterbauelement mit Ausgleichsmetallisierung
DE102010049961A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
EP2463900A2 (de) 2010-12-07 2012-06-13 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Herstellung einer Schaltungsanordnung
DE102011003213A1 (de) 2011-01-26 2012-07-26 Siemens Aktiengesellschaft Halbleiterbauelement mit einer Vielzahl von FET-Zellen
DE102011080153A1 (de) 2011-07-29 2013-01-31 Infineon Technologies Ag Flexible verbindung von substraten in leistungshalbleitermodulen
DE102011083627A1 (de) 2011-09-28 2013-03-28 Continental Automotive Gmbh Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE102006012007B4 (de) * 2005-03-16 2013-05-16 Infineon Technologies Ag Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102012200327A1 (de) 2012-01-11 2013-07-11 Osram Gmbh Optoelektronisches Bauelement
US8642465B2 (en) 2006-03-02 2014-02-04 Siemens Aktiengesellschaft Method for manufacturing and making planar contact with an electronic apparatus, and correspondingly manufactured apparatus
DE102012216086A1 (de) 2012-09-11 2014-03-13 Siemens Aktiengesellschaft Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
DE102012216389A1 (de) 2012-09-14 2014-03-20 Siemens Aktiengesellschaft Leistungselektronikmodul und Verfahren zur Herstellung und Aktivierung eines Leistungselektronikmoduls
DE102012222459A1 (de) * 2012-12-06 2014-06-12 Siemens Aktiengesellschaft Schaltungsanordnung, Herstellungsverfahren für eine Schaltungsanordnung und Verfahren zum Schutz einer Schaltungsanordnung
US8836131B2 (en) 2008-11-19 2014-09-16 Infineon Technologies Ag Semiconductor module with edge termination and process for its fabrication
EP2804209A1 (de) * 2013-05-17 2014-11-19 ABB Technology AG Geformtes Elektronikmodul
WO2015018721A1 (de) 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Leistungselektronische schaltung mit planarer elektrischer kontaktierung
DE102013215648A1 (de) 2013-08-08 2015-02-12 Siemens Aktiengesellschaft Leistungselektronikmodul mit Substrat, Bauelement und Leiterplatte
DE102013215645A1 (de) 2013-08-08 2015-02-12 Siemens Aktiengesellschaft Elektrisches Modul mit Substrat, Halbleiterbauelement und Leiterplatte
DE102013215647A1 (de) 2013-08-08 2015-02-12 Siemens Aktiengesellschaft Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls
DE102014201306A1 (de) 2014-01-24 2015-07-30 Siemens Aktiengesellschaft Leistungselektronikmodul mit 3D-gefertigtem Kühler
DE102014207927A1 (de) * 2014-04-28 2015-10-29 Siemens Aktiengesellschaft Transistoranordnung für einen Spannverband und Spannverband mit zumindest einer solchen Transistoranordnung
WO2019043028A1 (de) * 2017-08-29 2019-03-07 Siemens Aktiengesellschaft Leistungsmodul und verfahren zur herstellung eines solchen leistungsmoduls
WO2020043863A1 (de) * 2018-08-30 2020-03-05 Siemens Aktiengesellschaft Verfahren zur fertigung von leiterbahnen und elektronikmodul
DE102005063532B3 (de) 2005-02-17 2022-03-10 Infineon Technologies Ag Leistungshalbleiterbaugruppe

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7575999B2 (en) * 2004-09-01 2009-08-18 Micron Technology, Inc. Method for creating conductive elements for semiconductor device structures using laser ablation processes and methods of fabricating semiconductor device assemblies
US7596842B2 (en) * 2005-02-22 2009-10-06 Oak-Mitsui Inc. Method of making multilayered construction for use in resistors and capacitors
DE502006008565D1 (de) * 2005-07-19 2011-02-03 Siemens Ag Anordnung eines elektrischen bauelements und einer zwei-phasen-kühlvorrichtung und verfahren zum herstellen der anordnung
DE102006010523B3 (de) * 2006-02-20 2007-08-02 Siemens Ag Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen
DE102007009521B4 (de) * 2007-02-27 2011-12-15 Infineon Technologies Ag Bauteil und Verfahren zu dessen Herstellung
DE102007046969B3 (de) * 2007-09-28 2009-04-02 Siemens Ag Elektronische Schaltung aus Teilschaltungen und Verfahren zu deren Herstellung und demgemäßer Umrichter oder Schalter
DE102008028299B3 (de) 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
DE102009036418B4 (de) * 2009-08-06 2011-06-22 Siemens Aktiengesellschaft, 80333 Wellenleiter, insbesondere beim Dielektrikum-Wand-Beschleuniger
US8823175B2 (en) * 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
TWI614949B (zh) * 2013-08-23 2018-02-11 蘋果公司 連接器、連接器插件、印刷電路板及用於製造所述連接器之方法
US9992863B2 (en) * 2013-08-23 2018-06-05 Apple Inc. Connector inserts and receptacle tongues formed using printed circuit boards
EP2854282A1 (de) 2013-09-30 2015-04-01 Alstom Technology Ltd Submoduleidentifikation in einem modularen Mehrpunktumrichter basierend auf der Messung von Signallaufzeiten von der zentralen Regelungseinheit
EP4141922A1 (de) * 2021-08-26 2023-03-01 Siemens Aktiengesellschaft Leistungselektronische baugruppe
TWI866430B (zh) * 2023-08-31 2024-12-11 同欣電子工業股份有限公司 晶片封裝結構及其製作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130A (en) * 1845-08-01 Improvement in preparing matrices for type by the electrotyping process
JP2579937B2 (ja) * 1987-04-15 1997-02-12 株式会社東芝 電子回路装置およびその製造方法
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
FR2714471B1 (fr) * 1993-12-28 1996-03-15 Inst Francais Du Petrole Dispositif et méthode de détection d'interfaces séparant plusieurs phases par ondes ultrasonores.
US5616886A (en) 1995-06-05 1997-04-01 Motorola Wirebondless module package
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US5863812A (en) * 1996-09-19 1999-01-26 Vlsi Technology, Inc. Process for manufacturing a multi layer bumped semiconductor device
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
DE19954941C2 (de) 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
US6498387B1 (en) * 2000-02-15 2002-12-24 Wen-Ken Yang Wafer level package and the process of the same
WO2001063991A1 (en) * 2000-02-25 2001-08-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board

Cited By (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427532B2 (en) 2003-02-28 2008-09-23 Siemens Aktiengesellschaft Method of manufacturing a device having a contacting structure
US7208347B2 (en) 2003-02-28 2007-04-24 Siemens Aktiengesellschaft Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours
US7855451B2 (en) 2003-02-28 2010-12-21 Siemens Aktiengesellschaft Device having a contacting structure
WO2004077548A3 (de) * 2003-02-28 2005-05-12 Siemens Ag Verbindungstechnik für leistungshalbleiter
WO2004077547A3 (de) * 2003-02-28 2005-05-19 Siemens Ag Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE10314172B4 (de) * 2003-03-28 2006-11-30 Infineon Technologies Ag Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE10335155A1 (de) * 2003-07-31 2005-03-03 Siemens Ag Anordnung eines elektrischen Bauelements auf einem Substrat und Verfahren zur Herstellung der Anordnung
DE10335153B4 (de) * 2003-07-31 2006-07-27 Siemens Ag Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
WO2005013363A3 (de) * 2003-07-31 2005-09-15 Siemens Ag Schaltungsanordnung auf einem substrat und verfahren zum herstellen der schaltungsanordnung auf dem substrat
DE10335155B4 (de) * 2003-07-31 2006-11-30 Infineon Technologies Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat
US7649272B2 (en) 2003-07-31 2010-01-19 Siemens Aktiengesellschaft Arrangement of an electrical component placed on a substrate, and method for producing the same
DE10335153A1 (de) * 2003-07-31 2005-03-03 Siemens Ag Schaltungsanordnung auf einem Substrat und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
DE10342295B4 (de) * 2003-09-12 2012-02-02 Infineon Technologies Ag Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
WO2005027222A3 (de) * 2003-09-12 2005-12-15 Siemens Ag Anordnung eines elektrischen bauelements mit einer elektrischen isolationsfolie auf einem substrat und verfahren zum herstellen der anordnung
DE10342295A1 (de) * 2003-09-12 2005-04-14 Siemens Ag Anordnung eines elektrischen Bauelements mit einer elektrischen Isolationsfolie auf einem Substrat und Verfahren zum Herstellen der Anordnung
EP1548829A3 (de) * 2003-11-29 2009-02-11 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul und Verfahren seiner Herstellung
DE102004007009A1 (de) * 2004-02-12 2005-09-08 Siemens Ag Verfahren zur Herstellung eines Leistungsmoduls und Leistungsmodul
WO2005078793A1 (de) * 2004-02-12 2005-08-25 Siemens Aktiengesellschaft Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
DE102004009296A1 (de) * 2004-02-26 2005-09-22 Siemens Ag Anordnung eines elektrischen Bauelements und einer elektrischen Verbindungsleitung des Bauelements sowie Verfahren zum Herstellen der Anordnung
KR101124112B1 (ko) * 2004-02-26 2012-03-21 지멘스 악티엔게젤샤프트 전기 소자 및 상기 전기 소자를 위한 전기 접속 리드를포함하는 시스템, 및 상기 시스템을 제작하기 위한 방법
CN100511659C (zh) * 2004-02-26 2009-07-08 西门子公司 具有电气元件和该元件的电连接线的装置以及制造该装置的方法
JP2007524249A (ja) * 2004-02-26 2007-08-23 シーメンス　アクチエンゲゼルシヤフト 電気的な構成要素と該構成要素の電気的な接続導体とを有するシステム並びに該システムを製造する方法
WO2005083785A1 (de) * 2004-02-26 2005-09-09 Siemens Aktiengesellschaft Anordnung eines elektrischen bauelements und einer elektrischen verbindungsleitung des bauelements sowie verfahren zum herstellen der anordnung
DE102004009296B4 (de) * 2004-02-26 2011-01-27 Siemens Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
DE102004018475A1 (de) * 2004-04-16 2005-11-10 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
DE102004018471B4 (de) * 2004-04-16 2009-04-16 Infineon Technologies Ag Leistungshalbleiterschaltung und Verfahren zum Herstellen einer Leistungshalbleiterschaltung
DE102004018476B4 (de) * 2004-04-16 2009-06-18 Infineon Technologies Ag Leistungshalbleiteranordnung mit kontaktierender Folie und Anpressvorrichtung
WO2005101496A3 (de) * 2004-04-16 2006-01-12 Eupec Gmbh & Co Kg Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul
DE102004018468A1 (de) * 2004-04-16 2006-02-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
US7557442B2 (en) 2004-04-16 2009-07-07 Infineon Technologies Ag Power semiconductor arrangement
US7742843B2 (en) 2004-04-16 2010-06-22 Infineon Technologies Ag Method for the structured application of a laminatable film to a substrate for a semiconductor module
WO2005104229A1 (de) * 2004-04-16 2005-11-03 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
DE102004018476A1 (de) * 2004-04-16 2005-11-03 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungshalbleiteranordnung
DE102004019445A1 (de) * 2004-04-19 2005-11-03 Siemens Ag Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung
DE102004019435A1 (de) * 2004-04-19 2005-11-03 Siemens Ag An einer Kühlrippe angeordnetes Bauelement
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
DE102004019442A1 (de) * 2004-04-19 2005-10-06 Siemens Ag An planarer Verbindung angeordneter Kühlkörper
WO2005101504A1 (de) * 2004-04-19 2005-10-27 Siemens Aktiengesellschaft Leistungsmodul
WO2005101501A1 (de) * 2004-04-19 2005-10-27 Siemens Aktiengesellschaft Mit einer metallschicht gebildetes gehäuse
DE102004023305A1 (de) * 2004-04-19 2005-11-03 Siemens Ag Leistungshalbleiter
US7466020B2 (en) 2004-04-19 2008-12-16 Siemens Aktiengesellschaft Power module
DE102004019447A1 (de) * 2004-04-19 2005-11-10 Siemens Ag Vorrichtung, insbesondere intelligentes Leistungsmodul, mit planarer Verbindungstechnik
WO2005101490A3 (de) * 2004-04-19 2006-04-13 Siemens Ag An einer kühlrippe angeordnetes bauelement
DE102004019431A1 (de) * 2004-04-19 2005-11-10 Siemens Ag Hybrider Leiterplattenaufbau zur kompakten Aufbautechnik von elektrischen Bauelementen
WO2005101481A3 (de) * 2004-04-19 2005-12-22 Siemens Ag Leistungshalbleiter
WO2005101480A3 (de) * 2004-04-19 2006-01-05 Siemens Ag Mit planarer verbindungstechnik auf einem insbesondere elektrisch leitendem substrat aufgebaute schaltung
WO2005101503A3 (de) * 2004-04-19 2006-02-23 Siemens Ag Vorrichtung, insbesondere intelligentes leistungsmodul, mit planarer verbindungstechnik
WO2005106951A1 (de) * 2004-04-29 2005-11-10 Siemens Aktiengesellschaft Anordnung eines steuerbaren elektrischen bauelements auf einem substrat und verfahren zum herstellen der anordnung
WO2006013177A3 (de) * 2004-07-30 2006-07-27 Siemens Ag Planare verbindungstechnik für stromführung im fehlerfall
DE102004037078A1 (de) * 2004-07-30 2006-03-23 Siemens Ag Planare Verbindungstechnik für Stromführung im Fehlerfall
DE102004040773B3 (de) * 2004-08-23 2005-05-25 Siemens Ag Halbleiterschaltgeräte mit Temeratursensor
WO2006021517A1 (de) * 2004-08-23 2006-03-02 Siemens Aktiengesellschaft Halbleiterschaltgeräte
DE102004046806B4 (de) * 2004-09-27 2009-07-09 Infineon Technologies Ag Leistungshalbleitermodul
US7701051B2 (en) 2004-09-27 2010-04-20 Infineon Technologies Ag Power semiconductor module
WO2006053846A1 (de) 2004-11-19 2006-05-26 Siemens Aktiengesellschaft Halbleiterschaltmodul
DE102004056984A1 (de) * 2004-11-25 2006-06-08 Siemens Ag Stromrichteranordnung
WO2006056555A3 (de) * 2004-11-25 2006-07-27 Siemens Ag Stromrichteranordnung
DE102004057497B4 (de) * 2004-11-29 2012-01-12 Siemens Ag Wärmeaustauschvorrichtung und Verfahren zum Herstellen der Wärmeaustauschvorrichtung sowie Anordnung eines Bauelements und der Wärmeaustauschvorrichtung und Verfahren zum Herstellen der Anordnung
DE102004057494A1 (de) * 2004-11-29 2006-06-08 Siemens Ag Metallisierte Folie zur flächigen Kontaktierung
US7910470B2 (en) 2004-11-29 2011-03-22 Siemens Aktiengesellschaft Metallised film for sheet contacting
DE102004059389B4 (de) * 2004-12-09 2012-02-23 Infineon Technologies Ag Halbleiterbauelement mit Ausgleichsmetallisierung
EP1825511B1 (de) * 2004-12-17 2011-11-23 Siemens Aktiengesellschaft Halbleiterschaltmodul
DE102004061908B4 (de) * 2004-12-22 2009-07-30 Siemens Ag Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
DE102004061936A1 (de) * 2004-12-22 2006-07-06 Siemens Ag Anordnung eines Halbleitermoduls und einer elektrischen Verschienung
DE102004061908A1 (de) * 2004-12-22 2006-07-06 Siemens Ag Schaltungsanordnung auf einem Substrat und Verfahren zum Herstellen der Schaltungsanordnung
WO2006067013A1 (de) * 2004-12-22 2006-06-29 Siemens Aktiengesellschaft Halbleitermodul mit geringer thermischer belastung
WO2006067018A1 (de) * 2004-12-22 2006-06-29 Siemens Aktiengesellschaft Schaltungsanordnung auf einem substrat und verfahren zum herstellen der schaltungsanordnung
WO2006067021A1 (de) * 2004-12-22 2006-06-29 Siemens Aktiengesellschaft Anordnung eines halbleitermoduls und einer elektrischen verschienung
DE102004062635B4 (de) * 2004-12-28 2012-01-26 Siemens Ag Elektrische Baugruppe mit Abstandshaltern zwischen mehreren Schaltungsträgern
WO2006069935A1 (de) * 2004-12-28 2006-07-06 Siemens Aktiengesellschaft Elektrische baugruppe mit abstandshaltern zwischen mehreren schaltungsträgern
DE102004062547A1 (de) * 2004-12-28 2006-07-13 Siemens Ag Elektrische Baugruppe mit ineinander angeordneten Schaltungsträgern
DE102004063039A1 (de) * 2004-12-28 2006-07-13 Siemens Ag Anordnung eines elektrischen Bauelements und einer Zwei-Phasen-Kühlvorrichtung
WO2006069855A1 (de) * 2004-12-28 2006-07-06 Siemens Aktiengesellschaft Anordnung eines elektrischen bauelements und einer zwei-phasen-kühlvorrichtung
WO2006069878A1 (de) * 2004-12-28 2006-07-06 Siemens Aktiengesellschaft Elektrische baugruppe mit ineinander angeordneten schaltungsträgern
DE102004063039B4 (de) * 2004-12-28 2011-09-22 Siemens Ag Anordnung mit einem elektrischen Leistungshalbleiterbauelement und einer Zwei-Phasen-Kühlvorrichtung
US8415802B2 (en) 2005-01-21 2013-04-09 Siemens Aktiengesellschaft Strip conductor structure for minimizing thermomechanical loads
DE102005002987A1 (de) * 2005-01-21 2006-07-27 Siemens Ag Leiterbahnstruktur zur Minimierung von thermomechanischen Belastungen
WO2006076984A1 (de) * 2005-01-21 2006-07-27 Siemens Aktiengesellschaft Leiterbahnstruktur zur minimierung von thermomechanischen belastungen
WO2006084525A1 (de) * 2005-02-14 2006-08-17 Siemens Aktiengesellschaft Haftfeste leiterbahn auf isolationsschicht
US8809180B2 (en) 2005-02-14 2014-08-19 Siemens Aktiengesellschaft Producing SiC packs on a wafer plane
DE102005006639B4 (de) * 2005-02-14 2007-08-16 Siemens Ag Erzeugen von SiC-Packs auf Wafer-Ebene
WO2006084524A3 (de) * 2005-02-14 2007-07-19 Siemens Ag ERZEUGEN VON SiC-PACKS AUF WAFER-EBENE
US8472949B2 (en) 2005-02-17 2013-06-25 Infineon Technologies Ag Semiconductor assembly
DE102005007373B4 (de) * 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
DE102005063532B3 (de) 2005-02-17 2022-03-10 Infineon Technologies Ag Leistungshalbleiterbaugruppe
WO2006087065A3 (de) * 2005-02-17 2008-02-21 Infineon Technologies Ag Leistungshalbleiterbaugruppe
DE102006012007B4 (de) * 2005-03-16 2013-05-16 Infineon Technologies Ag Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102005041100A1 (de) * 2005-08-30 2007-03-08 Siemens Ag Halbleiterstruktur mit einem lateral funktionalen Aufbau
WO2007025521A3 (de) * 2005-08-30 2007-05-03 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
US7859005B2 (en) 2005-08-30 2010-12-28 Osram Opto Semiconductors Gmbh Method for the production of a semiconductor component comprising a planar contact, and semiconductor component
DE102005041099A1 (de) * 2005-08-30 2007-03-29 Osram Opto Semiconductors Gmbh LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik
DE102005045613A1 (de) * 2005-09-23 2007-03-29 Siemens Ag SiC-Halbleiterbauelement und Herstellungsverfahren
US8642465B2 (en) 2006-03-02 2014-02-04 Siemens Aktiengesellschaft Method for manufacturing and making planar contact with an electronic apparatus, and correspondingly manufactured apparatus
DE102006018765A1 (de) * 2006-04-20 2007-10-25 Infineon Technologies Ag Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
US7667326B2 (en) 2006-04-20 2010-02-23 Infineon Technologies Ag Power semiconductor component, power semiconductor device as well as methods for their production
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006021959A1 (de) * 2006-05-10 2007-11-15 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7800217B2 (en) 2006-05-10 2010-09-21 Infineon Technologies Ag Power semiconductor device connected in distinct layers of plastic
DE102006025172B4 (de) * 2006-05-30 2008-10-16 Siemens Ag Piezoaktor mit Verkapselung und Verfahren zu seiner Herstellung
US7524775B2 (en) 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
DE102006047761A1 (de) * 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
EP1956647A1 (de) 2007-02-10 2008-08-13 SEMIKRON Elektronik GmbH & Co. KG Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102007033288A1 (de) 2007-07-17 2009-01-22 Siemens Ag Elektronisches Bauelement und Vorrichtung mit hoher Isolationsfestigkeit sowie Verfahren zu deren Herstellung
WO2009010440A1 (de) 2007-07-17 2009-01-22 Siemens Aktiengesellschaft Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung
WO2009010457A3 (de) * 2007-07-18 2009-04-30 Siemens Ag Dehnschlitze zur thermomechanischen entlastung einer elektrischen kontaktierung
DE102007033465A1 (de) 2007-07-18 2009-01-22 Siemens Ag Dehnschlitze zur thermomechanischen Entlastung einer elektrischen Kontaktierung
DE102007034491A1 (de) 2007-07-24 2009-02-05 Siemens Ag Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
DE102007034949A1 (de) 2007-07-26 2009-02-05 Siemens Ag Einheitlich normierte Leistungspackages
EP2019423A3 (de) * 2007-07-26 2010-11-03 Siemens Aktiengesellschaft Einheitliche Leistungspackages unabhängig von der Bauelementzusammenstellung
EP2019423A2 (de) 2007-07-26 2009-01-28 Siemens Aktiengesellschaft Einheitliche Leistungspackages unabhängig von der Bauelementzusammenstellung
EP2290688A3 (de) * 2007-08-01 2011-10-26 Siemens Aktiengesellschaft Anordnung mit zumindest einem Halbleiterbauelement, insbesondere einem Leistungshalbleiterbauelement zur Leistungssteuerung hoher Ströme
WO2009016192A3 (de) * 2007-08-01 2009-07-09 Siemens Ag Anordnung mit zumindest einem halbleiterbauelement, insbesondere einem leistungshalbleiterbauelement zur leistungssteuerung hoher ströme
DE102007036566A1 (de) * 2007-08-03 2009-02-19 Siemens Ag Federkontaktierung von elektrischen Kontaktflächen eines elektronischen Bauteils
DE102007037622A1 (de) 2007-08-09 2009-02-12 Siemens Ag Harz-Formulierung auf Bismaleinimid-Basis und Verwendung der Harz-Formulierung
WO2009019311A1 (de) * 2007-08-09 2009-02-12 Siemens Aktiengesellschaft Harz-formulierung auf bismaleinimid-basis zur herstellung einer folie, herstellung einer folie unter verwendung der harz-formulierung und verwendung der folie
DE102007037621A1 (de) 2007-08-09 2009-02-12 Siemens Ag Harz-Formulierung auf Bismaleinimid-Basis zur Herstellung einer Folie, Herstellung einer Folie unter Verwendung der Harz-Formulierung und Verwendung der Folie
DE102007037621B4 (de) * 2007-08-09 2014-09-18 Siemens Aktiengesellschaft Verwendung einer Harz-Formulierung als Folie in einem Verfahren zur planaren Kontaktierung einer elektrischen Kontaktstelle eines elektrischen Bauelements und ein entsprechendes Verfahren
DE102007039916A1 (de) 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
EP2341533A2 (de) 2007-08-23 2011-07-06 Siemens Aktiengesellschaft Aufbau- und Verbindungstechnik von Modulen mittels aus einer Ebene heraus gebogenen metallischen Stanzgitter oder Stanzbiegeteilen
DE102007041926A1 (de) 2007-09-04 2009-03-05 Siemens Ag Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
WO2009030562A1 (de) 2007-09-04 2009-03-12 Siemens Aktiengesellschaft Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte
DE102007041926B4 (de) * 2007-09-04 2012-03-29 Siemens Ag Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102007041921A1 (de) 2007-09-04 2009-03-05 Siemens Ag Verfahren zur Herstellung und Kontaktierung von elektronischen Bauelementen mittels einer Substratplatte, insbesondere DCB-Keramik-Substratplatte
DE102007042444A1 (de) 2007-09-06 2009-03-12 Siemens Ag Elektronisches Bauelement mit Empfangs- und Ansteuereinrichtung, insbesondere drahtlosem Steuerkontakt
DE102007043001A1 (de) 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen
US7955901B2 (en) 2007-10-04 2011-06-07 Infineon Technologies Ag Method for producing a power semiconductor module comprising surface-mountable flat external contacts
US7799614B2 (en) 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US7928553B2 (en) 2007-12-21 2011-04-19 Infineon Technologies Ag Power electronic device
DE102008062498B4 (de) * 2007-12-21 2025-06-05 Infineon Technologies Ag Elektronikbauelement und Verfahren zur Herstellung
EP2144284A1 (de) 2008-07-11 2010-01-13 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Anschlusskontaktes an einem Halbleiterbauelement für die Leistungselektronik und elektronisches Bauteil mit einem auf diese Weise an einem Halblei-terbauelement hergestellten Anschlusskontakt
US8836131B2 (en) 2008-11-19 2014-09-16 Infineon Technologies Ag Semiconductor module with edge termination and process for its fabrication
DE102009010179A1 (de) 2009-02-23 2010-09-02 Osram Gesellschaft mit beschränkter Haftung Leuchtmodul mit Reflektorwand
DE102009010874A1 (de) * 2009-02-27 2010-09-02 Siemens Aktiengesellschaft Mehrlagige Schaltungsanordnung und Verfahren zu deren Herstellung
US9029902B2 (en) 2010-10-28 2015-05-12 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device comprising a semiconductor chip, a carrier substrate and a film
DE102010049961A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
DE102010062547A1 (de) 2010-12-07 2012-06-14 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung
EP2463900A2 (de) 2010-12-07 2012-06-13 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Herstellung einer Schaltungsanordnung
DE102010062547B4 (de) 2010-12-07 2021-10-28 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung
WO2012101030A1 (de) 2011-01-26 2012-08-02 Siemens Aktiengesellschaft Halbleiterbauelement mit einer vielzahl von fet-zellen
DE102011003213A1 (de) 2011-01-26 2012-07-26 Siemens Aktiengesellschaft Halbleiterbauelement mit einer Vielzahl von FET-Zellen
DE102011080153A1 (de) 2011-07-29 2013-01-31 Infineon Technologies Ag Flexible verbindung von substraten in leistungshalbleitermodulen
DE102011083627A1 (de) 2011-09-28 2013-03-28 Continental Automotive Gmbh Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
WO2013104606A1 (de) 2012-01-11 2013-07-18 Osram Gmbh Optoelektronisches bauelement mit inertgas atmosphäre
DE102012200327A1 (de) 2012-01-11 2013-07-11 Osram Gmbh Optoelektronisches Bauelement
DE102012200327B4 (de) 2012-01-11 2022-01-05 Osram Gmbh Optoelektronisches Bauelement
DE102012216086A1 (de) 2012-09-11 2014-03-13 Siemens Aktiengesellschaft Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
DE102012216389A1 (de) 2012-09-14 2014-03-20 Siemens Aktiengesellschaft Leistungselektronikmodul und Verfahren zur Herstellung und Aktivierung eines Leistungselektronikmoduls
DE102012222459A1 (de) * 2012-12-06 2014-06-12 Siemens Aktiengesellschaft Schaltungsanordnung, Herstellungsverfahren für eine Schaltungsanordnung und Verfahren zum Schutz einer Schaltungsanordnung
EP2804209A1 (de) * 2013-05-17 2014-11-19 ABB Technology AG Geformtes Elektronikmodul
WO2015018721A1 (de) 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Leistungselektronische schaltung mit planarer elektrischer kontaktierung
DE102013215592A1 (de) 2013-08-07 2015-02-12 Siemens Aktiengesellschaft Leistungselektronische Schaltung mit planarer elektrischer Kontaktierung
DE102013215647A1 (de) 2013-08-08 2015-02-12 Siemens Aktiengesellschaft Leistungselektronisches Modul und Verfahren zur Herstellung eines leistungselektronischen Moduls
DE102013215645A1 (de) 2013-08-08 2015-02-12 Siemens Aktiengesellschaft Elektrisches Modul mit Substrat, Halbleiterbauelement und Leiterplatte
DE102013215648A1 (de) 2013-08-08 2015-02-12 Siemens Aktiengesellschaft Leistungselektronikmodul mit Substrat, Bauelement und Leiterplatte
DE102014201306A1 (de) 2014-01-24 2015-07-30 Siemens Aktiengesellschaft Leistungselektronikmodul mit 3D-gefertigtem Kühler
DE102014207927A1 (de) * 2014-04-28 2015-10-29 Siemens Aktiengesellschaft Transistoranordnung für einen Spannverband und Spannverband mit zumindest einer solchen Transistoranordnung
WO2019043028A1 (de) * 2017-08-29 2019-03-07 Siemens Aktiengesellschaft Leistungsmodul und verfahren zur herstellung eines solchen leistungsmoduls
WO2020043863A1 (de) * 2018-08-30 2020-03-05 Siemens Aktiengesellschaft Verfahren zur fertigung von leiterbahnen und elektronikmodul
US12183710B2 (en) 2018-08-30 2024-12-31 Siemens Aktiengesellschaft Method for producing conductive tracks, and electronic module

Also Published As

Publication number Publication date
WO2003030247A3 (de) 2003-10-09
JP2005515616A (ja) 2005-05-26
US20050032347A1 (en) 2005-02-10
AU2002340750A1 (en) 2003-04-14
EP1430524A2 (de) 2004-06-23
US7402457B2 (en) 2008-07-22
KR20040037173A (ko) 2004-05-04
CN1575511A (zh) 2005-02-02
KR100896906B1 (ko) 2009-05-12

Similar Documents

Publication Publication Date Title
EP1430524A2 (de) Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE10335153B4 (de) Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
US7855451B2 (en) Device having a contacting structure
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE102004009296B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
DE102004057494A1 (de) Metallisierte Folie zur flächigen Kontaktierung
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
WO2001097285A2 (de) Elektronisches bauteil aus einem gehäuse und einem substrat
DE102004057497B4 (de) Wärmeaustauschvorrichtung und Verfahren zum Herstellen der Wärmeaustauschvorrichtung sowie Anordnung eines Bauelements und der Wärmeaustauschvorrichtung und Verfahren zum Herstellen der Anordnung
WO2005078793A1 (de) Verfahren zur herstellung eines leistungsmoduls und leistungsmodul
EP1989731A1 (de) Verfahren zum herstellen und planaren kontaktieren einer elektronischen vorrichtung und entsprechend hergestellte vorrichtung
DE102004019442A1 (de) An planarer Verbindung angeordneter Kühlkörper
DE102004019445A1 (de) Mit planarer Verbindungstechnik auf einem insbesondere elektrischleitendem Substrat aufgebaute Schaltung
WO2005101501A1 (de) Mit einer metallschicht gebildetes gehäuse
EP4128326A2 (de) Verfahren zur kontaktierung eines leistungshalbleiters auf einem substrat sowie leistungshalbleitermodul mit einem leistungshalbleiter und einem substrat
DE102004019435A1 (de) An einer Kühlrippe angeordnetes Bauelement
DE102008025246A1 (de) Kontaktierung und Isolierung von elektronischen Bauelementen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BY BZ CA CH CN CO CR CU CZ DK DZ EC EE ES FI GB GD GE GH GM HR ID IL IN IS JP KE KG KP KR KZ LC LK LS LT LU LV MA MD MG MK MN MW MZ NO NZ OM PH PL PT RO RU SD SE SI SK SL TJ TM TN TR TT TZ UA UG UZ VC VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ UG ZM ZW AM AZ BY KG KZ RU TJ TM AT BE BG CH CY CZ DK EE ES FI FR GB GR IE IT LU MC PT SE SK TR BF BJ CF CG CI GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002774408

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2003533338

Country of ref document: JP

Ref document number: 1020047004531

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10491137

Country of ref document: US

Ref document number: 20028190637

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2002774408

Country of ref document: EP