WO2004114384A1 - シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ - Google Patents

シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ Download PDF

Info

Publication number
WO2004114384A1
WO2004114384A1 PCT/JP2004/008135 JP2004008135W WO2004114384A1 WO 2004114384 A1 WO2004114384 A1 WO 2004114384A1 JP 2004008135 W JP2004008135 W JP 2004008135W WO 2004114384 A1 WO2004114384 A1 WO 2004114384A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
silicon
growth
flow rate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/008135
Other languages
English (en)
French (fr)
Inventor
Tomosuke Yoshida
Masahiro Shimazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to EP04745765A priority Critical patent/EP1638136A4/en
Publication of WO2004114384A1 publication Critical patent/WO2004114384A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes

Definitions

  • the present invention relates to a method for manufacturing a silicon epitaxial wafer and an epitaxial wafer manufactured by the method.
  • a silicon single crystal thin film (hereinafter, simply referred to as an epitaxy wafer) in which a silicon single crystal thin film is epitaxially grown on a silicon single crystal substrate by vapor phase epitaxy.
  • a technique is known in which an ion-implanted layer of an impurity element is formed in a silicon epitaxial layer or simply an epitaxy layer) by an ion implantation method, and an IJ epitaxial layer is formed to form a buried layer.
  • the epitaxial region has an impurity-doped region that is long in the depth direction (hereinafter, referred to as a vertical-doped region in this specification) when devices such as a power MOSFET and a vertical bipolar transistor are manufactured.
  • the current path is mainly in the plane of the impurity-doped region, but by forming the vertical-doped region, current can be conducted in the layer thickness direction of the region, and the ON resistance of the element can be reduced. There is an advantage that can be reduced.
  • a deep vertical addition region may be formed by repeating an epitaxy layer growth step and an ion implantation step.
  • the number of steps is increased and cost is increased.
  • drawbacks that are easy to connect JP-A-2001-196573 and JP-A-2002-141407 disclose that a trench (groove) is formed on a main surface of a silicon single crystal substrate by etching, and a filling epitaxy is formed to fill the trench.
  • a technique has been disclosed in which a layer is grown to be a vertical addition region.
  • Japanese Patent Application Laid-Open No. 2001-196573 does not mention in detail the root cause of the excessive growth of the filled epitaxial layer in the trench opening. Also, "if the opening is about to be blocked, the layer growth should be stopped and etched.” The idea is merely a symptomatic treatment and is not an essential solution. Naturally, the step of repeating the epitaxy and the etching many times is complicated and troublesome, which leads to an increase in cost.
  • An object of the present invention is to suppress the narrowing force S of a trench opening due to the overgrowth of a filling epitaxial layer, and furthermore, even if the aspect ratio of the trench is large, the gap between the filling epitaxial layer and the inside of the trench.
  • Patent Document 1 JP 2001-139399 A
  • Patent Document 2 JP 2001-196573 A
  • Patent Document 3 JP-A-2002-141407
  • Non-patent document l D. Kishimoto et.al, The Journal of Crystal Growth, 240 (2002) 52
  • Non-patent document 2 Ichiro Mizushima et al., Applied Physics, 69 (2000) 1187
  • Non-Patent Document 3 H. Kuribayashi et.al., AVS 49th International Symposium, SS-TuP12, Nov.3-8, (2002)
  • the present invention has a structure in which a trench is formed in the main surface of a silicon single crystal substrate, and the inside of the trench is filled with a filling epitaxial layer made of silicon single crystal.
  • a trench is formed in the main surface of a silicon single crystal substrate, and the inside of the trench is filled with a filling epitaxial layer made of silicon single crystal.
  • the angle section for overlapping the normal vector ⁇ of the main surface of the substrate with the normal vector of the inner surface in the longitudinal direction of the trench (hereinafter, also simply referred to as “the inner surface of the trench”) with the minimum rotation angle is the transition normal angle.
  • the region forming the opening edge in the longitudinal direction of the trench is considered as a transition surface region in which the normal vector continuously changes in the transition surface normal angle region, the ⁇ 111 ⁇ plane
  • the Miller index (hk 1) of the main surface of the substrate and the Miller index (hk 1) of the inner surface in the longitudinal direction of the trench are determined so that the line vector exists outside the transition surface normal angle range,
  • a silicon single crystal substrate having a substrate main surface with a Miller index (h k 1) is prepared, a trench having a longitudinal inner surface with a Miller index (h k 1) is formed on the substrate main surface, and the trench is formed.
  • the method is characterized in that a filling epitaxial layer is grown in the inside of the chip.
  • a trench is formed on the main surface of the silicon single crystal substrate, and the interior of the trench is filled with a filling epitaxial layer made of silicon single crystal.
  • the angle section for overlapping the normal vector on the inner surface in the longitudinal direction at the minimum rotation angle is defined as the transition surface normal angle range, and the area forming the opening edge in the longitudinal direction of the trench is defined as the transition surface.
  • the substrate main surface of the substrate is set so that the normal vector of the ⁇ 111 ⁇ plane exists outside the transition plane normal angle range. It is characterized in that a Miller index (hk 1) and a Miller index (hk 1) of the inner surface in the longitudinal direction of the trench are determined.
  • the crystal plane index is represented by (hkl) (the symbol ⁇ hkl ⁇ is used to represent a plurality of crystallographically symmetric planes) using the Miller index,
  • the index is displayed as [hkl] (use ⁇ 1 ⁇ 1> to represent multiple crystallographically symmetric orientations).
  • the Miller index notation it is common to add a negative sign indicating a negative index above the index, but in this specification, for convenience, a display with a negative sign before the index is used. Used.
  • the normal vector of the crystal plane appearing on the surface of the silicon single crystal substrate has a direction from the side where the crystal substance exists to the side where it does not exist, including the substrate main surface MP and the trench inner side surface WP. Is defined as Then, as shown in FIG. 20, the longitudinal direction of the trench In the transition surface normal angle region ⁇ ⁇ ⁇ for superimposing the normal vector ⁇ of the substrate main surface MP on the normal vector i3 of the trench inner surface WP, the normal vector ⁇ is the normal vector A curved surface GA that changes continuously (and monotonously) from the ⁇ side to the normal vector ⁇ side can be idealized and considered (a curved surface having a normal vector y with different directions Can be approximated as a set of planes).
  • the surface index does not change continuously from a crystallographic point of view, but technically, the index becomes continuous as shown in FIG. Even if it is geometrically idealized as a curved surface (for example, a radius surface) that changes to a different shape, there is no problem in terms of grasping the general behavior of the epitaxial layer growth at the opening edge.
  • the present inventors have found that one of the fundamental factors that the trench opening force is likely to be clogged by the excessive growth of the filled epitaxy layer is the growth speed of the filled epitaxy layer and the growth plane orientation in the silicon single crystal. It is also found that they are greatly affected by the relative orientation of the inner surface of the trench and the plane orientation of the silicon single crystal substrate.
  • the opening edge portion of the trench is considered as a transition plane region for changing from the plane orientation of the main surface of the substrate to the plane orientation of the inner surface of the trench, and the transition plane area is a specific index plane, more specifically, It is found that when the ⁇ 11 1 ⁇ plane is included, the overgrown portion of the filled epitaxial layer that narrows the trench opening edge is likely to be formed on both the main surface of the substrate and the inner surface of the trench with respect to the opening edge. Was.
  • the growth rate on the ⁇ 111 ⁇ plane is the minimum value, and the minimum value is defined as the angular distance from the ⁇ 111 ⁇ plane. Growth rates vary greatly.
  • the ⁇ 110 ⁇ plane has the highest growth rate. If we talk about the main plane indices, the growth rate on the ⁇ 100 ⁇ plane is nearly 30% smaller than on the ⁇ 110 ⁇ plane.
  • the value is more than 50% higher than the value on the ⁇ 110 ⁇ plane. Indicates a small minimum. For example, if the (111) plane (normal line is represented by [111]) is included in the transition surface region 15 which forms the opening edge of the trench as shown in FIG.
  • the growth rate of the epitaxial layer 14 is minimized at the edge position where the normal is given, and the growth rate increases rapidly as the distance from the edge to the main surface MP side of the substrate 2 and the inner side surface WP of the trench 2 increases.
  • the formation of the excessively grown portion 3f becomes remarkable.
  • the normal vector of the substrate main surface MP is removed, and the Assuming that the normal vector of the inner surface WP is; 3, the growth rate is minimized in the angle section (transition surface normal angle range) for superimposing the normal vector ⁇ on the normal vector at the minimum rotation angle (transition surface normal angle range). And the minimum) (111) normal to the (111) plane.
  • the present invention when considering the region forming the opening edge in the longitudinal direction of the trench as a transition surface region in which the normal vector continuously changes in the transition surface normal angle region, ⁇ 111 ⁇
  • the Miller index (hk 1) of the main surface of the substrate and the Miller index (hk 1) of the inner surface of the trench are defined so that the normal vector of the plane is outside the normal angle range of the transition plane.
  • the ⁇ 111 ⁇ plane where the growth rate is minimum has been excluded from the transition plane region.
  • the aspect ratio of the trench is large, voids and the like remain in the filled epitaxial layer in the trench, and the production yield can be improved.
  • the obtained silicon epitaxial wafer has high quality with few voids and the like remaining in the filled epitaxial layer (corresponding to the vertical addition region).
  • the following may be considered. That is, when the ⁇ 111 ⁇ plane is included in the opening edge of the trench, even if the Si-containing adsorbed species (for example, Si-containing radicals derived from the raw material gas molecules) is adsorbed on the opening edge, the adsorbed species is not affected. Since the growth rate on the ⁇ 111 ⁇ plane is much lower than the growth rate of the main surface of the substrate or other planes forming the inner surface of the trench, for example, the ⁇ 100 ⁇ or ⁇ 110 ⁇ plane, the arrow M in FIG. As indicated by, the Si-containing adsorbed species that could not contribute to Si deposition easily migrates in the form of overflowing to the main surface of the substrate or the inner surface of the trench.
  • the Si-containing adsorbed species for example, Si-containing radicals derived from the raw material gas molecules
  • the concentration of the Si-containing adsorbed species locally increases toward the main surface of the substrate or the inside of the trench due to the migration, and the plane orientation becomes ⁇ 111 ⁇ .
  • the growth rate increases as the distance increases, so that the adsorption of Si-containing adsorbed species, and hence the deposition of Si, proceeds more easily, and excessive growth becomes more pronounced.
  • the opening edge region includes a ⁇ 111 ⁇ edge having a low growth rate, the difference in growth speed between the two sides of the opening edge region causes the material to be supplied preferentially to both sides of the ⁇ 111 ⁇ edge.
  • the migration described above has similarity to the facet formation behavior on the ⁇ 111 ⁇ and ⁇ 100 ⁇ planes, for example, in D. Kishimoto et.al, The Journal of Crystal Growth, 240 (2002) 52. It has been confirmed on a certain GaAs single crystal, and has been reported in Ichiro Mizushima et al., Applied Physics, 69 (2000) 1187 and H. Kuribayashi et.
  • the transition plane region will have Therefore, even if the silicon substrate is shifted from the edge position composed of the ⁇ 111 ⁇ plane to either the inner surface of the trench or the main surface of the substrate, the growth rate of silicon changes in an increasing direction. Is more likely to occur. Therefore, this problem is suppressed by eliminating the ⁇ 111 ⁇ plane from the transition plane region.
  • the mirror index of the main surface of the substrate is set such that the silicon growth rate distribution in the transition plane region shows a local maximum value at an intermediate angular position between the main surface of the substrate and the inner surface in the longitudinal direction of the trench. (hk 1) and the Miller index (hk 1) of the inner surface in the longitudinal direction of the trench.
  • the setting of 1 1 1 2 2 2 is a more preferable embodiment.
  • the growth rate of silicon decreases in the direction of decrease regardless of whether the edge position is shifted to the inner side surface of the trench or the main surface of the substrate. Change.
  • the surface having a low growth rate is excluded from the opening edge, migration of the Si material to the inner surface of the trench and the main surface of the substrate is less likely to occur. As a result, the formation of the overgrowth portion is largely suppressed, and the narrowing of the trench opening can be more effectively prevented.
  • the epitaxy layer may grow in a region outside the trench on the main surface of the substrate. If this epitaxy layer is unnecessary, it is removed by polishing. can do. This polishing allows the trench to be formed during the growth of the epitaxial layer. The portion that formed the opening edge may be removed by polishing.
  • a silicon single crystal substrate for a silicon epitaxial wafer As a silicon single crystal substrate for a silicon epitaxial wafer, a (100) substrate is most frequently used because of the easiness of pulling a single crystal, which is advantageous in cost.
  • a (110) substrate is daringly adopted in order to form a trench by anisotropic wet etching. It is necessary to grow a silicon single crystal with [110] as the main axis by the method or the floating zone melting method.
  • the [110] single crystal has a problem that it is almost impossible to produce a single crystal doped with a high concentration particularly at a high yield immediately after polycrystallization due to the occurrence of dislocation or the like progresses particularly quickly.
  • the torch is formed such that the depth direction matches the substrate thickness direction, and the longitudinal inner surface (inside the trench) Side) Force
  • the Miller index (hk 1) of the inner surface in the longitudinal direction is determined so that it intersects any one of the forces of the four ⁇ 110 ⁇ planes forming a zone with respect to the [100] axis at an angle of 5 ° or more and 45 ° or less. It is
  • crystal planes having different plane indices are all in a parallel relationship to one common crystal axis, the crystal planes are said to “form a crystal zone” with respect to the crystal axis.
  • the crystal axis is called a “zone axis”.
  • the four ⁇ 110 ⁇ planes that make up the zone with respect to the [100] axis are (011), (0-11), (0-1-1) and (01-1) (see FIG. 11).
  • the main surface of the substrate is (100) (however, even if an off-angle of up to about 4 ° is applied, the main surface of the substrate is also broadly defined as (100)
  • the normal angle range ⁇ includes the normal vector [111] of the (111) plane. Therefore, as shown on the left side of FIG. 13, the (111) plane appears at the opening edge of the trench where the (100) plane and the (011) plane intersect.
  • the opening edge portion is a transition surface region that continuously changes in the transition surface normal angle region ⁇ .
  • FIG. 15 shows a transition surface normal angle range from (100) to (011) via (111) via (111).
  • ⁇ shows how the growth rate of the epitaxial layer changes.
  • the growth rate is expressed as a relative value with the value on the (111) plane being 6.
  • the inner surface of the trench (011) which is the starting position of the angle region ⁇ , has the highest growth rate among all surfaces (relative value: 13), while the (111) surface that appears in the middle of the angle region ⁇ ⁇
  • the growth rate is the lowest in the surface (relative value: 6).
  • the growth rate difference ⁇ ⁇ 1 between the (111) plane forming the opening edge and the main substrate surface (100) is 4 as a relative value
  • the growth rate difference ⁇ E2 between the inner side surface of the trench (011) is 7. .
  • the sum ⁇ E1 + ⁇ E2 of the difference in the growth rates tends to have a larger growth rate near the opening edge portion as the value is larger, and in the above case, ⁇ 1 + ⁇ E2 is as large as 11 as a relative value. .
  • the growth rate difference ⁇ 2 on the inner side surface (01 1) of the trench, which has a large influence on the opening narrowing, is 7, which is particularly large. That is, as shown in FIG. 10, this is a major factor that promotes the formation of the overgrown portion 3f in the S trench opening.
  • the inner surface of the trench intersects the ⁇ 110 ⁇ plane at a certain angle, in the coordinate display on the right in Fig. 13, it rotates in the direction deviating from the transition surface normal angle range ⁇ haku 111> direction.
  • the ⁇ 111 ⁇ plane having the lowest growth rate does not appear in the transition plane region of the trench opening, the formation of the overgrown portion can be suppressed.
  • the intersection angle between the inner surface of the trench and the ⁇ 110 ⁇ plane should be considered at 45 ° or less. .
  • the intersection angle between the inner surface of the trench and ⁇ 110 ⁇ is extremely small, the index is close to ⁇ 111 ⁇ , and the high index plane is included in the transition plane region, and the effect is not remarkable. Therefore, it is desirable to set it to 5 ° or more.
  • the sum of the growth rate differences ⁇ 1 + ⁇ 2 based on the minimum value of the growth rate in the transition surface normal angle range ⁇ is It is desirable that the above relative value is 8 or less, and in particular, the growth rate difference ⁇ 2 on the inner side surface of the trench is 5 or less.
  • the above-mentioned intersection angle is set so that the growth rate distribution shows a local maximum value at an intermediate angle between the substrate main surface side and the longitudinal inner side surface of the trench as described above. It is preferable to determine the surface index of the inner surface in the longitudinal direction of the trench. To give an example, it should match one of the four ⁇ 100 ⁇ planes that form a zone with respect to the [100] axis. As shown in FIG. 12, when the main surface of the substrate is (100) and the inner surface of the trench is (010), the ⁇ 111 ⁇ plane does not appear in the normal angle range ⁇ of the transition plane between these two planes. ,. In this case, the transition The surface normal angle range ⁇ includes the normal of the (110) plane. Fig.
  • the growth rate in the transition surface normal angle range ⁇ tends to be minimal during the process of changing the inner surface of the trench from (011) to (010). To the maximum tendency. Therefore, in the middle section, there is an intersection angle at which the maximum value of the growth rate and, consequently, the growth rate difference ⁇ ⁇ 2 (or the sum ⁇ ⁇ 1 + ⁇ ⁇ 2) become smaller than in the case where the trench inner surface is (010). At this angle, the suppression of the formation of the overgrowth portion may be further optimized. However, when the inside surface of the trench becomes a high index surface, there is a concern that the growth surface may be roughened during the growth of the filled epitaxial layer and the growth may be uneven.
  • the second method of the present invention for producing a silicon epitaxial wafer includes:
  • the silicon single crystal substrate having the trench formed therein is placed in a reaction vessel and heated to a predetermined growth temperature, and in this state, a raw material gas is supplied into the reaction vessel to grow a filled epitaxial layer,
  • the method further comprises growing the filled epitaxial layer at the growth temperature while supplying the source gas at a flow rate larger than the critical flow rate of the source gas.
  • a trench is a closed space with a closed bottom, especially in a fine trench (for example, an opening width of 1 ⁇ m or more and 3 / im or less and a trench depth of 20 ⁇ or more and 50 / im or less). Since the diffusion region created by the friction of the gas is practically occupied, the source gas can be supplied into the trench only by diffusion.
  • a carrier gas for example, H gas
  • H gas having a larger flow rate than the source gas
  • FIG. 17 uses trichlorosilane (TCS: SiHCl) as the source gas,
  • the Arrhenius plots show the results of measuring the silicon growth rate at various growth temperatures at various supply flow rates for various supply flow rates. It can also be seen that the plot points show the reaction-limited region on the low-temperature side and the supply-limited region on the high-temperature side where the gradients (ie, the apparent activation energies of the silicon growth reaction) are different even when the source gas supply flow rate shifts. .
  • the transition temperature is defined as the temperature indicated by the point of intersection of the regression line on the Arrhenius plane by separately performing a linear regression on the low-temperature plot points and the high-temperature plot points. The transition temperature shifts to the higher temperature side as the supply flow rate of the source gas increases.
  • the supply flow rate of the source gas such that the predetermined growth temperature coincides with the transition temperature can be found as the source gas critical flow rate.
  • the critical flow rate of the raw material gas is around 11.5 l / min. (This value is specific to each growth vessel, and may differ depending on the specifications of the vessel. Value).
  • a reaction vessel necessary for matching a transition temperature between a reaction-limiting region related to silicon deposition from a source gas and a supply-limiting region to a predetermined growth temperature.
  • the flow rate (supply amount) of the raw material gas to the The source gas is supplied into the reaction vessel at a flow rate larger than the source gas critical flow rate.
  • the transition temperature shifts to a higher temperature side with an increase in the supply flow rate of the source gas, increasing the supply flow rate of the source gas above the above-mentioned critical flow rate of the source gas necessarily requires that the growth temperature be within the reaction rate-limiting region.
  • the concentration of the raw material gas at the trench opening position can be increased while maintaining the reaction rate-controlling region. Therefore, as shown in the right of FIG. A sufficient amount of source gas can be supplied, and the growth rate distribution in the depth direction with respect to the inner side surface of the trench can be further improved. As a result, it is possible to suppress excessive growth of silicon in the trench opening, and it is possible to effectively prevent opening narrowing.
  • the second of the production method of the present invention is more effective when combined with the first of the production method of the present invention already described, and the above effects can be further enhanced.
  • the above effect is particularly remarkable when the raw material gas is supplied to the reaction vessel at the critical flow rate of the raw material gas and is equal to or higher than the raw material gas concentration in the reaction vessel.
  • Concentration force This is the case where the supply flow rate of the source gas to the reaction vessel is determined so as to be obtained at the bottom of the S trench.
  • a source gas concentration sufficient for the silicon deposition reaction to continue due to the reaction rate is secured over the entire region in the depth direction from the opening to the bottom on the inner side surface of the trench, and the growth rate distribution in the depth direction is maintained. It can be greatly uniformed.
  • the source gas can be supplied while maintaining the pressure in the reaction vessel at normal pressure.
  • “Normal pressure” means that the pressure falls within a range of ⁇ 10% with respect to l ⁇ 10 5 Pa.
  • a growth inhibiting gas that inhibits the growth of the filled epitaxial layer into the reaction vessel together with the source gas.
  • a growth inhibiting gas a gas species that suppresses the decomposition reaction of the source gas may be used, but it is more effective to use an etching gas for (deposited) silicon. That is, as shown in FIG. 18, if a gas having an etching property for the silicon forming the inner surface of the trench is supplied alone into the trench, the etching near the opening of the trench as shown in FIG. As the thickness increases and approaches the bottom of the trench, the etching thickness gradually decreases due to gas consumption. On the other hand, as already explained
  • the source gas When the source gas is supplied to fill the inside of the trench with silicon (filled epitaxial layer), as shown in FIG.
  • the growth thickness decreases gradually. Therefore, by simultaneously supplying the source gas and the etching gas into the reaction vessel, the etching thickness distribution in the depth direction (A) and the growth thickness distribution in the depth direction (B) are offset. As shown in (C), excessive growth of silicon in the trench opening can be effectively suppressed, and the filled epitaxial layer can be grown uniformly on the inner side surface of the trench. It is desirable to use hydrogen chloride as an etching gas in order to enhance the above effect.
  • Japanese Patent Application Laid-Open No. 2001-196573 discloses a method in which the flow of the raw material gas and the flow of the etching gas are alternately performed. The idea is to remove the overgrown part by symptomatic treatment by flowing the etching gas.Therefore, it is premised that the overgrown part is formed once on the inner surface of the trench as well as inefficient. Coupled with the difficulty of selective removal, it is not possible to achieve uniform growth of the filled epitaxial layer on the inner surface of the trench.
  • the formation of an overgrown portion is suppressed as much as possible near the opening of the trench, and the trench is disadvantageous for silicon growth. It is important to keep the silicon growth as low as possible near the bottom. Specifically, it is effective to make the etching reaction proceed in a temperature range where the supply of the etching gas is rate-determined. If the temperature-limiting temperature range for the supply of the etching gas is adopted, the concentration of the etching gas is high near the opening, so that the etching effect can be rapidly increased. Appearing and suppressing excessive silicon deposition, by the time it reaches the bottom of the trench, the concentration of the etching gas decreases due to consumption near the opening, so that the etching effect rapidly decreases and hinders layer growth. Is gone.
  • FIG. 19 shows the use of hydrogen chloride as an etching gas and the supply of H gas as a carrier gas.
  • the Arrhenius plot shows the results obtained by measuring the etching rate when etching the main surface of a (100) silicon single crystal substrate at various etching temperatures while fixing the flow rate to 50 liters Z.
  • the plot points clearly show the reaction-limited region on the low-temperature side and the supply-limited region on the high-temperature side at any etching gas flow rate.
  • the transition temperature is also defined as the temperature indicated by the intersection of the regression lines by performing linear regression individually on the low-temperature side plot points and the high-temperature side plot points on the Arrhenius plane.
  • the supply flow rate of the etching gas such that the predetermined growth temperature matches the transition temperature is found as the critical flow rate of the etching gas. be able to.
  • the critical flow rate of the etching gas is around 1.0 liter / min. (This value is unique to each growth vessel, and may differ depending on the specifications of the vessel. May be.)
  • the flow rate of the etching gas to the reaction vessel which is necessary to make the transition temperature between the reaction rate-limiting region and the supply rate-limiting region related to silicon etching equal to the growth temperature, is defined as the etching gas critical flow rate.
  • the etching gas critical flow rate it can be said that it is desirable to supply the etching gas into the reaction vessel at a flow rate smaller than the critical flow rate of the etching gas. That is, in FIG. 19, decreasing the etching gas flow rate below the etching gas critical flow rate means that the growth temperature is always set within the supply rate-limiting region.
  • the selective etching progress at the trench opening position can be promoted while maintaining the supply rate-controlling region, and the silicon growth rate distribution in the depth direction with respect to the trench inner surface can be made more uniform. If the flow rate of the etching gas is excessively small, the etching effect may not be sufficiently obtained.Therefore, it is necessary to set the lower limit of the flow rate of the etching gas to such an extent that an excessive precipitation portion does not remain in the trench opening. desirable.
  • FIG. 1 is a cross-sectional view schematically showing one example of a silicon epitaxial wafer of the present invention.
  • FIG. 2 is a cross-sectional view schematically showing one example of a silicon epitaxial wafer of the present invention.
  • FIG. 3 is a schematic cross-sectional view showing a trench in an enlarged manner.
  • FIG. 4 is a first process chart for explaining an example of the method for producing the wafer of FIG. 1.
  • FIG. 5 is also a second process drawing.
  • FIG. 6 is a third process drawing.
  • FIG. 7 is a schematic cross-sectional view showing one example of a vapor phase growth apparatus used in the step of FIG. 5.
  • FIG. 8 is a view for explaining a problem of a conventional manufacturing method.
  • FIG. 9 is a graph showing the growth rates of silicon on various crystal planes during epitaxial growth as a function of the angle from the (111) plane.
  • FIG. 10 is a perspective view schematically showing a state in which an overgrown portion is formed near a transition surface region forming an opening edge of a trench.
  • FIG. 11 is a view for explaining a positional relationship between various planes in a silicon single crystal substrate whose main surface is (100).
  • FIG. 12 is an explanatory diagram of a transition surface normal angle range when the main surface of the substrate is (100) and the inner surface of the trench is (010).
  • FIG. 13 is an explanatory diagram of a transition surface normal angle range when the main surface of the substrate is (100) and the inner side surface of the trench is (011).
  • Figure 14 shows how the growth rate of the epitaxial layer changes in the transition plane normal angle region ⁇ where the surface normal goes from [100] to [010] via [110].
  • Figure 15 shows how the growth rate of the epitaxy layer changes in the transition plane normal angle region ⁇ where the surface normal goes from [100] to [011] via [111].
  • FIG. 16 is a view for explaining the effect of increasing the raw material gas above the critical flow rate of the raw material gas in the reaction rate-limiting region.
  • FIG. 17 is a graph in which the results of measuring the growth rates of silicon at various growth temperatures under various flow rate conditions with the supply flow rates of the raw material gas varied are Arrhenius plots.
  • FIG. 18 is a view for explaining an effect of supplying an etching gas together with a raw material gas.
  • FIG. 19 is a graph showing an Arrhenius plot of the results obtained by setting the supply flow rate of the etching gas at various values and measuring the silicon etching rate at various etching temperatures under various flow rate conditions.
  • FIG. 20 is a diagram illustrating the concept of a transition surface normal angle region and a transition surface region.
  • FIG. 21 is a TEM observation image of a filled epitaxy layer on which a planar defect is formed.
  • FIG. 22 is a TEM observation image of a filled epitaxy layer from which a planar defect is eliminated. Explanation of reference numerals
  • FIG. 1 is a schematic sectional view showing an example of a silicon epitaxial wafer of the present invention.
  • a plurality of trenches 11 are fixed in such a manner that the longitudinal direction of the main surface MP of the n-type silicon single crystal substrate 2 doped with p, As or Sb coincides with a predetermined direction. It is formed at intervals, and has a structure in which the inside of the trench 11 is filled with a filling epitaxial layer 3 made of p-type silicon single crystal doped with B.
  • An n-type layer region 4 derived from the substrate 2 is formed between adjacent filled epitaxial layers 3.
  • the filled epitaxial layer 3 may be formed as an n-type layer region using a p-type silicon single crystal substrate 2 as shown in FIG.
  • the depth d of the trench 11 is not less than 20 ⁇ m and not more than 50 ⁇ m
  • the width wl of the trench 11 (filled epitaxial layer 3) is not less than 1 / im and not more than 3 ⁇ .
  • the width of the n-type layer region 4 (p-type layer region 4 in FIG. 2) between the adjacent filled epitaxial layers 3 and 3 is 1 am or more and 3 ⁇ m or less.
  • the plane index of the substrate main surface MP is (100)
  • the plane index of the inner side surface WP of the trench 11 is (010).
  • the width wl of the opening of the trench 11 is substantially equal to the width w2 at the bottom, but wl can be set wider than w2 (in this case, the surface index of the inner surface WP is (Higher index surface than (010)).
  • a silicon oxide film 10 having a window 10w for forming a trench is formed as a thermal oxide film on the main surface of the n-type silicon single crystal substrate 2 by a well-known photolithography technique.
  • a dry etching method such as reactive ion etching (Reactive Ion Etching) (wet etching may be used, but dry etching is preferable to increase the steepness of the trench inner surface) is achieved within the window 10w.
  • the substrate 2 is etched in the depth direction from the exposed surface to form a trench 11. After that, the silicon oxide film 10 is removed by wet etching. Since a method for forming such a trench is well known in Japanese Patent Application Laid-Open No. 2002-141407, a detailed description thereof will be omitted.
  • a p-type silicon epitaxial layer 13 is vapor-phase grown on the substrate main surface MP side.
  • the silicon single crystal substrate 2 is placed in a vapor phase growth apparatus, and the silicon single crystal substrate 2 is heat-treated at a predetermined temperature (for example, 1130 ° C., hydrogen atmosphere), and then the filled epitaxial layer 3 is vapor phase grown. I do.
  • FIG. 7 is a side sectional view schematically showing one example of the vapor phase growth apparatus 121.
  • This vapor phase growth apparatus 121 includes a reaction vessel 122 formed in a flat box shape, and a raw gas SG force from a gas inlet 171 formed at one end thereof. It is fed horizontally and in one direction. Then, in the container body 123, only one wafer W is disposed substantially horizontally on the susceptor 112 disposed in the susceptor receiving recess 110.
  • the reaction vessel 122 has a gas outlet 128 formed at the end opposite to the source gas inlet 171 through a bench lily-shaped throttle 129.
  • the introduced raw material gas SG is exhausted from the gas outlet 128 after passing over the surface of the wafer W.
  • a trichlorosilane gas is used as the raw material gas SG. This trichlorosilane gas is mixed at a certain concentration by publishing hydrogen gas into liquid trichlorosilane (SiHCl).
  • the mixed gas is led to the pipe 107 while adjusting the flow rate by the valve 109.
  • Hydrogen gas is introduced into the pipe 108 via the valve 105, and the two are finally further mixed and flow into the reaction vessel 122 from the raw material gas inlet 171 in a form in which the concentration of trichlorosilane is adjusted.
  • a dopant gas here, p-type impurity is added, for example, diborane (BH) is used
  • M mass flow controller
  • the FC (104) 104 While the flow rate is adjusted by the FC (104) 104, it is supplied to the reaction vessel 122 from the pipe 106.
  • the wafer W is driven to rotate by the motor M together with the susceptor 112, and is further heated by the infrared heating lamp 111 while being supplied with the raw material gas SG to form an epitaxy layer.
  • the pressure in the reaction vessel 122 is normal pressure, but it is preferable to set the pressure to be slightly higher than the atmospheric pressure in order to prevent the intake of outside air.
  • the growth temperature is adjusted in the range of 850 ° C to 1100 ° C.
  • the critical flow rate of the raw material gas required to make the transition temperature between the reaction-limited region and the supply-limited region related to the deposition of silicon with trichlorosilane force equal to the growth temperature was previously found.
  • trichlorosilane is supplied into the reaction vessel 122 at a flow rate larger than the raw material gas critical flow rate. More specifically, a trichlorosilane concentration equal to or higher than the trichlorosilane in the reaction vessel 122 when the source gas is supplied into the reaction vessel 122 at the critical flow rate of the source gas is lower than the bottom of the trench 11.
  • the supply flow rate of the trichlorosilane concentration to the reaction vessel 122 is determined as obtained in the above.
  • the conditions from 18.5 liters / minute to 40 liters / minute in FIG. 17 are adopted.
  • the inside of the reaction vessel 122 is supplied from the pipe 102 while the flow rate is adjusted by the salt gas valve 103 serving as an etching gas.
  • the flow rate of hydrogen chloride to the reaction vessel 122 which is necessary to make the transition temperature between the reaction-limited region and the supply-limited region related to silicon etching equal to the growth temperature, is determined by the criticality of the etching gas.
  • hydrogen chloride is supplied into the reaction vessel 122 at a flow rate smaller than the etching gas critical flow rate.
  • the growth temperature is set to around 1000 ° C., the conditions from 1.0 liter Z minute to 0.8 liter / minute in FIG. 19 are adopted.
  • the trench 11 Is filled with a silicon epitaxial layer, and finally becomes a filled epitaxy layer 3.
  • the unnecessary growth layer 13a deposited on the epitaxial layer 13 outside the trench on the main surface MP of the substrate occurs, as shown in FIG. 6, if this is removed by polishing, as shown in FIG. PITAXIAL @ AHA 1 is completed.
  • the growth temperature is set in a low temperature range in which the growth rate does not change extremely sharply with respect to the concentration of trichlorosilane, specifically, in a temperature range in which the silicon deposition reaction is controlled by the reaction.
  • the trichlorosilane flow rate is set to be much higher than the raw material gas critical flow rate, so that a sufficient concentration of trichlorosilane is supplied to the bottom of the trench even if the raw material gas is slightly consumed in the upper part of the trench opening.
  • the concentration of trichlorosilane concentration sufficient to continue the silicon deposition reaction by the reaction rate is secured over the entire area in the depth direction from the opening to the bottom of the trench inner surface WP, so that the bottom side of the trench 11 is secured.
  • the growth rate catches up with the growth rate on the opening side, and the growth rate distribution in the depth direction becomes uniform.
  • the first gap 16a can be removed to some extent by setting the polishing depth to be somewhat larger when polishing the unnecessary growth layer 13a on the main surface MP of the substrate, but the second gap 16a can be removed. Once 16b remains, it cannot be repaired, and it is very important to consider point 2 in particular. This makes it possible to realize an epitaxy wafer having the filled epitaxy layer 3 in which the air gap 16b does not remain on the bottom side of the d / 2 (more preferably d / 5) position.
  • the inner surfaces of the trench are connected to each other before the raising of the bottom of the trench, and the trench depth in the filled epitaxial layer is reduced. In the direction, a planar defect portion, which is a trace of connection between both inner surfaces, is easily formed. Then, when the inner surface is partially connected in a certain region in the depth direction of the trench, the surrounding region left unconnected and left as a void portion. Also, even though it seems that the voids do not remain macroscopically, as shown in the TEM observation results in FIG. 21, many dislocations and nanometer-sized Microvoids and the like often remain.
  • impurities such as heavy metals can enter the planar defect and cause contamination, and can cause major obstacles such as an increase in leak current due to the formation of interface states or a decrease in breakdown voltage. Is a change.
  • the trench bottom as described above the trench can be raised sufficiently quickly before the inside surfaces of the trench are connected.
  • the formation of the above planar defect can be effectively suppressed.
  • the obtained filled epitaxial layer is not formed with the above-mentioned planar defect portion, and even if it is formed, the defect bottom position enters the bottom side of d / 5 from the trench opening. It can be effectively suppressed and can be easily removed by polishing or the like.

Abstract

　基板主表面ＭＰの法線ベクトルαを、充填エピタキシャル層３で満たされるトレンチ１１の長手方向内側面の法線ベクトルβに、最小の回転角度にて重ねるための角度区間を遷移面法線角度域θとして定義し、トレンチの長手方向の開口エッジをなす領域を、該遷移面法線角度域θにて法線ベクトルが連続的に変化する遷移面領域として考える。このとき、シリコン単結晶基板２内の全ての｛１１１｝面の法線ベクトルが遷移面法線角度域θの外に存在するように、基板主表面ＭＰのミラー指数（ｈ１ｋ１ｌ１）と、トレンチ１１の長手方向内側面ＷＰのミラー指数（ｈ２ｋ２ｌ２）とを定める。これにより、充填エピタキシャル層の過剰成長によるトレンチ開口部の狭窄が生じにくく、ひいてはトレンチのアスペクト比が大きい場合であっても、トレンチ内の充填エピタキシャル層に対する空隙等の残留を効果的に抑制できるシリコンエピタキシャルウェーハの製造方法を提供する。

Description

明 細 書
ェ' ~ノヽ
技術分野
[0001] 本発明はシリコンェピタキシャルゥヱーハの製造方法と、それにより製造されるェピ タキシャルゥエーハに関する。
背景技術
[0002] シリコン単結晶基板上にシリコン単結晶薄膜を気相ェピタキシャル成長させたシリコ ンェピタキシャルゥエーノ、（以下、単にェピタキシャルゥエーハともいう）中において、 そのシリコン単結晶薄膜（以下、シリコンェピタキシャル層あるいは単にェピタキシャ ル層ともいう）に、イオン注入法により不純物元素のイオン注入層を形成し、さらに另 IJ のェピタキシャル層を形成して埋込層となす技術が知られている。ここで、ェピタキシ ャルゥヱ一八には、パワー MOSFETや縦型バイポーラトランジスタ等の素子を作り込 む際に、深さ方向に長い不純物添加領域 (以下、本明細書では、縦方向添加領域と 称する）を形成しなければならない場合がある。プレーナ型の MOSFETでは不純物 添加領域の面内が電流経路の主体となるのに対し、縦方向添加領域を作りこむこと により該領域の層厚方向に電流導通させることができ、素子の ON抵抗を低減できる 利点がある。
[0003] 深い縦方向添加領域は、特開 2001— 139399号公報のごとく、ェピタキシャル層 の成長工程とイオン注入工程とを繰り返して形成する方法もあるが、工数が増大しや すくコストアップにつながりやすい欠点がある。そこで、特開 2001-196573号公報 及び特開 2002-141407号公報には、シリコン単結晶基板の主表面にエッチングに よりトレンチ (溝）を形成し、この溝を坦めるように充填ェピタキシャル層を成長して縦 方向添加領域とする技術が開示されている。
[0004] 近年、シリコンデバイスの高集積化に対応するため、縦方向添加領域を小断面寸 法にてより深く形成することが望まれており、対応するトレンチも開口幅に対する深さ のアスペクト比を相当に大きくしなければならなレ、。特開 2001—196573号公報には 、この場合の問題点として、充填ェピタキシャル層をトレンチ内側面に成長するに伴 レ、、その開口部分が塞がって、トレンチ内部に空隙（巣）が残留しやすくなることが指 摘されている。また、この問題の具体的な解決方法としては、充填ェピタキシャル層 の成長を一旦止めて、新たに HC1ガスを導入し、開口を狭窄している不要なェピタキ シャル層部分をエッチング除去してから充填ェピタキシャル層の成長を再開する方 法が開示されている。
[0005] し力、しながら、特開 2001—196573号公報においては、トレンチ開口部において充 填ェピタキシャル層の成長が過剰になる根本的な原因については詳しく言及されて いない。また、「開口が塞がりそうになれば層成長を止めてエッチングすればよい」と レ、う思想も対症療法的なものに過ぎず、本質的な解決にはなっていなレ、。当然、ェピ タキシャル成長とエッチングとを何度も繰り返す工程は煩雑で面倒であり、コストアツ プを招くことにつながる。
[0006] 本発明の課題は、充填ェピタキシャル層の過剰成長によるトレンチ開口部の狭窄 力 S生じにくく、ひいてはトレンチのアスペクト比が大きい場合であっても、トレンチ内の 充填ェピタキシャル層に対する空隙等の残留を効果的に抑制できるシリコンェピタキ シャルゥエーハの製造方法、及びトレンチのアスペクト比が大きいにもかかわらず、空 隙等の残留が少ない高品質の充填ェピタキシャル層が実現可能なシリコンェピタキ シャルゥエーハを提供することにある。
特許文献 1 :特開 2001 - 139399号公報
特許文献 2 :特開 2001— 196573号公報
特許文献 3：特開 2002 - 141407号公報
非特許文献 l : D.Kishimoto et.al, The Journal of Crystal Growth, 240 (2002) 52 非特許文献 2 :水島 一郎他、応用物理、 69 (2000) 1187
非特許文献 3 : H. Kuribayashi et. al., AVS 49th International Symposium, SS- TuP12， Nov.3- 8,(2002)
発明の開示
[0007] 本発明は、シリコン単結晶基板の基板主表面にトレンチが形成され、当該トレンチ の内部がシリコン単結晶からなる充填ェピタキシャル層にて充填された構造を有する シリコンェピタキシャルゥエーハの製造方法に係り、その第一は、
基板主表面の法線ベクトル αをトレンチの長手方向内側面（以下、単に「トレンチ内 側面」ともいう）の法線ベクトル に最小の回転角度にて重ねるための角度区間を遷 移面法線角度域として定義し、トレンチの長手方向の開口エッジをなす領域を、該遷 移面法線角度域にて法線ベクトルが連続的に変化する遷移面領域として考えたとき 、 { 111 }面の法線ベクトルが遷移面法線角度域の外に存在するように、基板主表面 のミラー指数 (h k 1 )と、トレンチの長手方向内側面のミラー指数 (h k 1 )とを定め、
1 1 1 2 2 2
ミラー指数 (h k 1 )の基板主表面を有するシリコン単結晶基板を用意し、該基板主 表面上にミラー指数 (h k 1 )の長手方向内側面を有するトレンチを形成し、該トレン
2 2 2
チの内部に充填ェピタキシャル層を成長することを特徴とする。
[0008] また、本発明のシリコンェピタキシャルゥエーハは、
シリコン単結晶基板の基板主表面にトレンチが形成され、当該トレンチの内部がシ リコン単結晶からなる充填ェピタキシャル層にて充填された構造を有するとともに、 基板主表面の法線ベクトル αをトレンチの長手方向内側面の法線べクトノレ βに最 小の回転角度にて重ねるための角度区間を遷移面法線角度域として定義し、トレン チの長手方向の開口エッジをなす領域を、該遷移面法線角度域にて法線ベクトルが 連続的に変化する遷移面領域として考えたとき、 { 111 }面の法線ベクトルが遷移面 法線角度域の外に存在するように、基板主表面のミラー指数 (h k 1 )と、トレンチの 長手方向内側面のミラー指数 (h k 1 )とを定められてなることを特徴とする。
2 2 2
[0009] なお、以下の説明においては、ミラー指数を用いて結晶面指数を (hkl) (結晶学的 に対称な複数面を代表させて表す場合は記号 {hkl}を用いる）、結晶軸方位指数を [ hkl] (結晶学的に対称な複数方位を代表させて表す場合は記号 <1^1 >を用いる） のように表示する。なお、ミラー指数の表示法においては、負の指数を表す負号は指 数の上に付けるのが一般的であるが、本明細書では、便宜的に指数の前に負号を 付ける表示を用いる。
[0010] シリコン単結晶基板の表面に現われる結晶面の法線ベクトルは、基板主表面 MP 及びトレンチ内側面 WPを含め、結晶の実体の存在する側から存在しない側へ向か う方向を有するものとして定義する。すると、図 20に示すように、トレンチの長手方向 の開口エッジをなす領域は、基板主表面 MPの法線ベクトル αをトレンチ内側面 WP の法線ベクトル i3に重ねるための遷移面法線角度域 Θにおいて、その法線べクトノレ γが法線ベクトル α側から法線ベクトル β側に向けて連続的（かつ単調に）に変化す る曲面 GAとして、理想化して考えることができる（曲面は、向きの異なる法線べクトノレ yを有した微小な平面の集合として近似できる）。トレンチの開口エッジ部の面形態 を微細に議論すれば、結晶学的には面指数が連続的に変化することにはならないが 、技術的には、図 20のごとぐこれを指数が連続的に変化する曲面（例えばアール面 )として幾何学的に理想化して考えても、開口エッジ部でのェピタキシャル層成長の 概略挙動を把握する観点において何ら差し支えはない。
[0011] 本発明者らは、トレンチ開口力 過剰な充填ェピタキシャル層の成長により塞がれ 易くなる根本要因の一つとして、充填ェピタキシャル層の成長速度力 シリコン単結 晶中の成長面方位に大きく依存し、かつ、トレンチ内側面とシリコン単結晶基板の基 板主表面との面方位の相対関係にも影響されやすいことを見出した。具体的には、ト レンチの開口エッジ部分を、基板主表面の面方位からトレンチ内側面の面方位に移 り変わるための遷移面領域と考え、その遷移面領域が特定指数面、より詳しくは { 11 1 }面を含んでいるとき、開口エッジに関して基板主表面側とトレンチ内側面との双方 に、トレンチ開口エッジ部を狭窄する充填ェピタキシャル層の過剰成長部が形成され やすくなることがわかった。
[0012] 図 9に示すように、シリコンのェピタキシャル成長においては、 { 111 }面上での成長 速度が最も小さぐこれを極小値として、 { 111 }面からの角度的な隔たりに応じて成 長速度は大きく変化する。成長速度が最も大きくなるのは { 110}面である。主要な面 指数について論ずれば、 { 100}面上の成長速度は { 110}面よりも 30%近く小さぐ { 111 }面上でその値は { 110}面上の値よりも 50%強小さい極小値を示す。例えば、 図 10に示すごとぐトレンチの開口エッジをなす遷移面領域 15に（111)面（法線を [ 111]にて表してレ、る）が含まれてレ、ると、この [ 111]法線を与えるエッジ位置でェピ タキシャル層 14の成長速度は最小となり、該エッジから基板 2の主表面 MP側及びト レンチ内側面 WP側に離間するにつれて成長速度は急速に増加するので、過剰成 長部 3fの形成が著しくなる。このとき、基板主表面 MPの法線べクトノレをひとし、トレン チ内側面 WPの法線ベクトルを ;3とすれば、法線ベクトル αを法線ベクトル に最小 の回転角度にて重ねるための角度区間（遷移面法線角度域）に、成長速度が極小（ かつ最小）となる（111)面の法線 [111]が含まれることになる。
[0013] そこで、本発明においては、トレンチの長手方向の開口エッジをなす領域を上記遷 移面法線角度域にて法線ベクトルが連続的に変化する遷移面領域として考えたとき 、 { 111 }面の法線ベクトルが遷移面法線角度域の外に存在するように、基板主表面 のミラー指数 (h k 1 )と、トレンチ内側面のミラー指数 (h k 1 )とを定めてある。換言
1 1 1 2 2 2
すれば、成長速度が最小となる { 111 }面が遷移面領域力 排除されている。これに より、トレンチの開口エッジを境界とした基板主表面 MP側及びトレンチ内側面 WP側 への充填ェピタキシャル層の過剰成長、ひいてはトレンチ開口の狭窄を極めて効果 的に抑制することができる。その結果、トレンチのアスペクト比が大きい場合であって も、トレンチ内の充填ェピタキシャル層に対する空隙等の残留が生じに《なり、製造 歩留まりを向上させることができる。また、得られるシリコンェピタキシャルゥエーハは、 充填ェピタキシャル層（縦方向添加領域に相当する）に空隙等の残留が少なく高品 質である。
[0014] また、別の要因としては、次のようなことも考えられる。すなわち、トレンチの開口エツ ジに { 111 }面が含まれてレ、る場合、 Si含有吸着種 (例えば原料ガス分子に由来した Si含有ラジカルなどである）が開口エッジに吸着しょうとしても、該 { 111 }面上での成 長速度が、基板主表面やトレンチ内側面を形成する他の面、例えば { 100}あるいは { 110}面の成長速度よりも大幅に低いため、図 10に矢印 Mで示すように、 Si析出に 寄与できなかった Si含有吸着種が、基板主表面側あるいはトレンチ内側面側に溢れ 出す形でマイグレーションしやすくなる。その結果、 { 111 }エッジの両側では、基板 主表面側あるいはトレンチ内側面側に向けて、該マイグレーションの影響により Si含 有吸着種の濃度が局所的に高くなり、かつ、面方位が { 111 }から離間するにつれて 成長速度が増加するために、 Si含有吸着種の吸着ひいては Si析出成長が進みやす くなり、過剰成長がより顕著となる。換言すれば、開口エッジ領域に成長速度の小さ レ、 { 111 }エッジが含まれているために、その両側領域との成長速度差が、該 { 111 } エッジの両側に優先的に原料が供給されるようなマイグレーションを発生させ、面方 位に応じた静的な成長速度差から見積もられる以上に、 { 111 }エッジとその両側領 域とで成長量の差が拡大し、結果としてトレンチ開口を狭窄する過剰成長部の形成 力はり顕著になっている可能性がある。なお、上記のようなマイグレーションは、例え ば D.Kishimoto et.al, The Journal of Crystal Growth, 240 (2002) 52において、 { 1 11 }面及び { 100 }面でのファセット形成挙動に類似性がある GaAs単結晶上にて確認さ れており、水島 一郎他、応用物理、 69 (2000) 1187及び H. Kuribayashi et. al" AVS 49th International Symposium, SS_TuP12， Nov.3- 8, (2002)によれば、同様のマイグ レーシヨンが Si単結晶上にて生じている可能性は非常に高レ、。しかし、本発明にお いては、開口エッジ領域から { 111 }面が排除されているために、上記のマイグレーシ ヨンも同時に抑制されることとなり、トレンチ開口の狭窄を効果的に抑制することがで きる。
[0015] 以上を簡単に要約すると、遷移面法線角度域の中間の角度位置に成長速度が最 小となる { 111 }面が含まれてレ、るとさ、遷移面領域にぉレ、て該 { 11 1 }面からなるエツ ジ位置からトレンチ内側面と基板主表面のいずれの側にずれても、シリコンの成長速 度が増加方向に変化するため、過剰成長部によるトレンチ開口の狭窄が生じやすく なる。従って、遷移面領域から { 111 }面を排除することにより、この不具合を抑制する 。この場合、遷移面領域におけるシリコンの成長速度分布が、基板主表面側とトレン チの長手方向内側面との中間の角度位置にて極大値を示すものとなるように、基板 主表面のミラー指数 (h k 1 )と、トレンチの長手方向内側面のミラー指数 (h k 1 )とを
1 1 1 2 2 2 定めることが、より好ましい態様であるといえる。つまり、遷移面領域において成長速 度の極大値がエッジ位置に存在していれば、該エッジ位置からトレンチ内側面と基板 主表面のいずれの側にずれても、シリコンの成長速度は減少方向に変化する。さら に、成長速度の小さい面が開口エッジから排除されていることにより、トレンチ内側面 側及び基板主表面側への Si原料のマイグレーションも生じにくくなる。その結果、過 剰成長部の形成が大幅に抑制され、トレンチ開口の狭窄をより効果的に防止できる。
[0016] なお、充填ェピタキシャル層の成長に伴レ、、基板主表面のトレンチ外の領域にもェ ピタキシャル層が成長する場合がある力 このェピタキシャル層が不要な場合は、研 磨により除去することができる。この研磨により、ェピタキシャル層成長時にトレンチの 開口エッジを形成していた部分が研磨により除去される場合がある。
[0017] シリコンェピタキシャルゥエーハ用のシリコン単結晶基板としては、単結晶引き上げ の容易性から（100)基板が最も多用されており、価格的にも有利である。前述の特 開 2001—196573号公報では、トレンチ形成を異方性のウエットエッチングにて形成 するために、敢えて（110)基板を採用しているが、 （110)基板を得るには、チヨクラ ノレスキー法や浮遊帯溶融法等により、 [110]を主軸とするシリコン単結晶を成長する 必要がある。しかし、 [110]単結晶は、転位等の発生による多結晶化が特に進みや すぐとりわけ高濃度にドーピングした単結晶を高歩留まりで製造することはほとんど 不可能に近いという問題がある。
[0018] 上記のように基板主表面のミラー指数 (h k 1 )が（100)として定められる場合、トレ ンチは、深さ方向が基板厚さ方向と一致し、かつ長手方向内側面（トレンチ内側面） 力 [100]軸に関して晶帯をなす 4つの { 110}面のいずれ力、と 5° 以上 45° 以下の 角度で交差するように長手方向内側面のミラー指数 (h k 1 )が定められているのがよ
2 2 2
レ、。なお、面指数の異なる複数の結晶面が、共通の一つの結晶軸に対していずれも 平行の関係にあるとき、それら結晶面は前記結晶軸に関して「晶帯をなしている」とい レ、、その結晶軸を「晶帯軸」という。 [100]軸に関して晶帯をなす 4つの { 110}面は、 (011)、 (0-11)、 (0-1-1)及び（01-1) (図 11参照）である。
[0019] 図 13左に示すように、基板主表面が（100)であり（ただし、 4° 程度までのオフアン グノレが付与されていてもよぐこの場合も基板主表面は広義に（100)面であると考え る）、トレンチ内側面が（011)である場合、図 13右に示すように、両面の法線ベクトル (結晶軸方位指数） [100]、 [011]が規定する遷移面法線角度域 Θ内には、（111) 面の法線ベクトル [111]が含まれている。従って、図 13左に示すように、 （100)面と（ 011)面とが交差するトレンチの開口エッジ部には（111)面が現われる。つまり、この 開口エッジ部は、上記遷移面法線角度域 Θで連続的に変化する遷移面領域である と把握することができる。
[0020] 図 15に、面方位が（100)から（111)を経由して（011)に至る遷移面法線角度域
Θにおいて、ェピタキシャル層の成長速度がどのように変化するかを示している。た だし、成長速度は、（111)面での値を 6とした相対値により表している。これによると、 角度域 Θの開始位置であるトレンチ内側面（011)は、全ての面の中で成長速度が 最も大きく（相対値： 13)、逆に角度域 Θの途中に現われる（111)面は全ての面の中 で成長速度が最も小さい（相対値： 6)。そして、開口エッジをなす（111)面と基板主 表面（100)との成長速度差 Δ Ε1は相対値にて 4であり、トレンチ内側面（011)との 成長速度差 Δ E2は 7である。該成長速度差の和 Δ E1 + Δ E2は、その値が大きレ、 ほど開口エッジ部近傍で成長速度が大きくなる傾向があり、上記の場合、 ΔΕ1 + Δ E2は相対値にて 11と大きい。また、開口狭窄への影響が大きいトレンチ内側面（01 1)側の成長速度差 Δ Ε2は 7と、とりわけ大きレ、。すなわち、図 10に示すごとぐこれ 力 Sトレンチ開口部で過剰成長部 3fの形成が促進される大きな要因となっているので ある。
[0021] ところが、トレンチ内側面が { 110}面と一定の角度をもって交差していれば、図 13 右の座標表示において、遷移面法線角度域 Θはく 111 >方向から外れる向きに回 転し、成長速度が最も小さい { 111 }面がトレンチ開口部の遷移面領域に現われなく なるので、過剰成長部の形成を抑制することができる。図 11に示されるように、 [100 ]軸に関して晶帯をなす 4つの { 110}面の対称性から、トレンチ内側面と { 110}面と の交差角度は 45° 以下にて考慮すればよい。この場合、トレンチ内側面と { 110}と の交差角度が極端に小さくては、指数が { 111 }に近レ、高指数面が遷移面領域に含 まれることになり、効果が顕著でなくなるので、 5°以上に設定することが望ましい。ま た、図 9に示す成長速度の相対値の観点からは、遷移面法線角度域 Θ内での成長 速度の極小値を基準とした時の、成長速度差の和 Δ Ε1 + Δ Ε2が上記の相対値に て 8以下、特に、トレンチ内側面に係る成長速度差 Δ Ε2が 5以下となっていることが 望ましい。
[0022] そして、より望ましくは、前述のごとぐ基板主表面側とトレンチの長手方向内側面と の中間の角度位置にて成長速度分布が極大値を示すものとなるように、上記の交差 角度、ひいてはトレンチの長手方向内側面の面指数を定めるのがよい。一例をあげ れば、 [100]軸に関して晶帯をなす 4つの { 100}面のいずれかと一致するのがよレ、。 図 12に示すように、基板主表面が（100)であり、トレンチ内側面が（010)である場合 、これら 2つの面の遷移面法線角度域 Θ内に { 111 }面は現れなレ、。この場合、遷移 面法線角度域 Θには（110)面の法線が含まれる。図 14は、面方位が（100)から（1 10)を経由して（010)に至る遷移面法線角度域 Θにおいて、ェピタキシャル層の成 長速度がどのように変化するかを示している。 （110)面の位置にて、成長速度は極 大（最大）となっている。トレンチ内側面（010)側の成長速度差 Δ Ε2は約 3となり、成 長速度差の和 Δ Ε1 + Δ Ε2は約 6となる。いずれも、図 15の場合の Δ Ε2 = 7及び△ E1 + Δ Ε2 = 11から大幅に縮小されていることがわかる。図 11に示すごとく、このと きのトレンチ内側面である（010)と、対応する { 110}面との交差角度は 45° である。
[0023] なお、図 14と図 15との比較から推測される通り、トレンチ内側面が（011)から（010 )に変化する過程で、遷移面法線角度域 Θでの成長速度は極小傾向から極大傾向 に変化する。従って、その途中の区間において、トレンチ内側面が（010)の場合より も、成長速度の極大値、ひいては成長速度差 Δ Ε2 (あるいは和 Δ Ε1 + Δ Ε2)がさら に小さくなる交差角度が存在しており、当該角度で過剰成長部の形成抑制がより最 適化される可能性がある。ただし、トレンチ内側面が高指数面となった場合、充填ェ ピタキシャル層の成長途上で、その成長面に面荒れが生じ、成長が却って不均一化 する懸念もある。これに対し、トレンチ内側面が { 100}であればこのような懸念は生じ ず、かつ、過剰成長部の形成抑制効果も十分良好であるから、本発明にとりわけ好 適な態様であることに変わりはなレ、。
[0024] 次に、本発明のシリコンェピタキシャルゥヱーハの製造方法の第二は、
トレンチを形成したシリコン単結晶基板を反応容器内に配置して予め定められた成 長温度に加熱し、その状態で該反応容器内に原料ガスを供給して充填ェピタキシャ ル層を成長するとともに、
原料ガスからのシリコン析出に係る反応律速領域と供給律速領域との遷移温度を 成長温度に一致させるのに必要な、反応容器への原料ガスの流量を原料ガス臨界 流量としたとき、反応容器内に該原料ガス臨界流量よりも大きい流量にて原料ガスを 供給しつつ成長温度にて充填ェピタキシャル層を成長することを特徴とする。
[0025] 本発明者らがさらに検討したところ、トレンチ内側面上でのシリコンの成長を均一化 して、充填ェピタキシャル層内に空隙を生じに《するには、原料ガスの濃度に対し 成長速度が極端に鋭敏に変化しない低温域、具体的にはシリコン析出反応が反応 律速となる温度域にて成長温度を設定することが有効であることがわかった。他方、ト レンチは底が閉じた閉空間であり、特に微細なトレンチ (例えば開口幅が 1 μ m以上 3 /i m以下、トレンチ深さが 20 μ ΐη以上 50 /i m以下）においては、内面との摩擦により 生ずる拡散領域で事実上占められることから、トレンチ内には原料ガスを拡散でしか 供給できなくなる。図 16左に示すように、供給される原料ガスの流量が小さいと、トレ ンチ開口付近でのシリコン析出により拡散してくる原料ガスの消費が相対的に顕著と なり、トレンチの底部付近で原料ガス濃度が不足する。その結果、反応律速域であつ ても成長速度（G. R. )が低下し、トレンチ開口部でのシリコンの成長が相対的に進 みやすくなって、開口狭窄の原因の一つとなる。
[0026] 一般に、シリコンのェピタキシャル成長においては、原料ガスよりも大流量のキヤリ ァガス（例えば Hガス）を使用するから、原料ガスの供給流量を調整することは、反応
2
容器内部ひいては基板上のトレンチの開口に供給される原料ガスの濃度が調整され ることに対応する。図 17は、原料ガスとしてトリクロロシラン (TCS : SiHCl )を用い、
3 キャリアガスとしての Hガスの供給流量を 50リットル/分に固定する一方、原料ガス
2
の供給流量を種々に設定し、それぞれの供給流量にて種々の成長温度におけるシリ コンの成長速度を測定した結果をァレニウスプロットしたものである。 、ずれの原料ガ ス供給流量においても、プロット点は、勾配（すなわち、シリコン成長反応の見かけの 活性化エネルギー）が異なる低温側の反応律速領域と高温側の供給律速領域とを 示すことがわかる。遷移温度は、ァレニウス平面上で低温側のプロット点と高温側の プロット点とに個別に直線回帰を施し、その回帰直線の交点が示す温度として定義 する。そして、該遷移温度は、原料ガスの供給流量が多くなるほど高温側にシフトし ている。この結果から、予め定めた成長温度が遷移温度と一致するような原料ガスの 供給流量を原料ガス臨界流量として見出すことができる。例えば、成長温度が 1000 °C付近であれば、原料ガス臨界流量は 11. 5リットル/分前後である（この値は、成 長容器毎に固有の値であり、容器の仕様が異なれば違う値になることがある）。
[0027] 本発明の製造方法の第二においては、予め定められた成長温度に原料ガスからの シリコン析出に係る反応律速領域と供給律速領域との遷移温度を一致させるために 必要な、反応容器への原料ガスの流量 (供給量)を原料ガス臨界流量としたとき、反 応容器内に該原料ガス臨界流量よりも大きい流量にて原料ガスを供給する。図 17に 示す通り、原料ガス供給流量の増加とともに遷移温度が高温側にシフトすることから 、上記原料ガス臨界流量よりも原料ガス供給流量を増大させることは、成長温度は必 ず反応律速領域内に設定されることを意味する。その結果、反応律速領域を保ちつ つ、トレンチ開口位置での原料ガスの濃度を増加させることができるから、図 16右に 示すように、トレンチ開口上部で多少原料ガスが消費されてもトレンチ底部まで十分 な量の原料ガスを供給でき、トレンチ内側面に対し深さ方向の成長速度分布をより均 ーィ匕すること力 Sできる。その結果、トレンチ開口部でのシリコンの過剰成長を抑制する こと力 Sでき、開口狭窄を効果的に防止できる。該本発明の製造方法の第二は、既に 説明した本発明の製造方法の第一と組み合わせるとより有効であり、上記の効果をさ らに高めることができる。
[0028] 上記効果がとりわけ顕著となるのは、原料ガス臨界流量にて原料ガスを反応容器 内に供給したときの、反応容器内の原料ガス濃度と等しいか、又は、これよりも高い 原料ガス濃度力 Sトレンチの底において得られるように、原料ガスの反応容器への供給 流量を定めた場合である。これにより、反応律速によりシリコン析出反応が継続する のに十分な原料ガス濃度が、トレンチ内側面の開口から底に至る深さ方向の全域に 渡って確保され、該深さ方向の成長速度分布を大幅に均一化することができる。
[0029] この場合、反応容器内の圧力を常圧に保持しつつ原料ガスを供給することができる 。 「常圧」とは、 l X 105Paに対し、圧力が ± 10%の範囲に収まっていることをいう。常 圧雰囲気下で原料ガスを反応容器内に供給して充填ェピタキシャル層の成長を行 なうことで、減圧雰囲気下で行なう場合よりも成長速度を高めることができ、製造能率 の向上を図ることができる。成長速度が速いと、微細なトレンチの内側面上での成長 速度分布の影響も受けやすくなり、空隙残留等の問題も生じやすいが、本発明の製 造方法の第二 (ひいては第一も）を採用することにより、こうした不具合が効果的に抑 制され、製造能率の向上と歩留まりの向上とを両立させることができる。該効果は、原 料ガスとして、シリコン析出の反応効率が高いトリクロロシランを用いた場合に特に著 しい。
[0030] 次に、トレンチ開口部でのシリコンの過剰成長を抑制するには、成長温度において 充填ェピタキシャル層の成長を阻害する成長阻害ガスを、原料ガスとともに反応容器 内に供給することも有効である。成長阻害ガスは、原料ガスの分解反応を抑制するガ ス種を用いてもよいが、 （析出した）シリコンに対するエッチングガスを採用することが より効果的である。すなわち、図 18に示すように、トレンチ内側面をなすシリコンに対 してエッチング性を有するガスを、単独でトレンチの内部に供給したとすると、（A)に 示すごとぐトレンチの開口付近でエッチング厚さが大きくなり、トレンチ底に近づくと ガスの消費によりエッチング厚さは漸減する。他方、既に繰り返し説明しているごとく
、原料ガスを供給してトレンチ内部をシリコン (充填ェピタキシャル層）で充填する際 には、 （B)に示すように、開口付近ほど成長厚さが大きぐトレンチ底に近づくとガス の消費により成長厚さは漸減する。従って、原料ガスとエッチングガスとを反応容器 内に同時に供給することで、（A)の深さ方向のエッチング厚さ分布と、（B)の深さ方 向の成長厚さ分布とが相殺しあレ、、 （C)に示すごとぐトレンチ開口部でのシリコンの 過剰成長を効果的に抑制でき、トレンチ内側面上にて充填ェピタキシャル層を均一 に成長できる。エッチングガスとしては、塩化水素を用いることが上記効果を高める上 で望ましい。
[0031] なお、特開 2001— 196573号公報には、原料ガスの流通とエッチングガスの流通 を交互に行なう方法が開示されているが、この方法は、原料ガスの流通を止めて代わ りにエッチングガスを流すことにより過剰成長部を対症療法的に取り除く思想なので、 非効率であるばかりでなぐトレンチ内面に過剰成長部が一旦は形成されることが前 提となるため、過剰成長部だけを選択的に除去することが難しいこととも相俟って、ト レンチ内側面上へ充填ェピタキシャル層の均一成長を図ることは結局できないので ある。
[0032] トレンチ内側面上への充填ェピタキシャル層の均一成長を図るには、トレンチの開 口付近では過剰成長部の発生がなるべく抑制され、かつ、シリコン成長に関しては不 利な状況にあるトレンチ底部付近ではシリコンの成長がなるべく阻害されないように すること力 S重要である。具体的には、エッチング反応をエッチングガスの供給律速と なる温度域にて進行させることが有効である。エッチングガスの供給律速温度域を採 用すれば、開口付近ではエッチングガスの濃度が高いためエッチング効果が迅速に 現われ、過剰なシリコンの析出が抑制される一方、トレンチ底部側へ到達する頃には 、開口付近での消費によりエッチングガスの濃度は減少するので、エッチング効果は 速やかに縮小し、層成長を妨げることがなくなる。
[0033] 図 19は、エッチングガスとして塩化水素を用レ、、キャリアガスとしての Hガスの供給
2 流量を 50リットル Z分に固定して、 （100)シリコン単結晶基板の主表面をエッチング したときのエッチング速度を種々のエッチング温度について測定した結果を、ァレニ ウスプロットにより示したものである。シリコンをェピタキシャル成長する場合（図 17参 照）と同様、いずれのエッチングガス流量においても、プロット点は低温側の反応律 速領域と高温側の供給律速領域とを明確に示すことがわかる。遷移温度は、ここでも 、ァレニウス平面上で低温側のプロット点と高温側のプロット点とに個別に直線回帰 を施し、その回帰直線の交点が示す温度として定義する。そして、該遷移温度は、ェ ツチングガスの供給流量が多くなるほど高温側にシフトしているので、予め定めた成 長温度が遷移温度と一致するようなエッチングガスの供給流量をエッチングガス臨界 流量として見出すことができる。例えば、成長温度が 1000°C付近であれば、エツチン グガス臨界流量は 1. 0リットル/分前後である（この値は、成長容器毎に固有の値で あり、容器の仕様が異なれば違う値になることがある）。
[0034] この場合は、シリコンのエッチングに係る反応律速領域と供給律速領域との遷移温 度を成長温度に一致させるのに必要な、反応容器へのエッチングガスの流量をエツ チングガス臨界流量としたとき、反応容器内にエッチングガス臨界流量よりも小さレヽ 流量にてエッチングガスを供給することが望ましいといえる。つまり、図 19において、 上記エッチングガス臨界流量よりもエッチングガス流量を減少させることは、成長温度 は必ず供給律速領域内に設定されることを意味する。その結果、供給律速領域を保 ちつつ、トレンチ開口位置での選択的なエッチング進行を促進でき、トレンチ内側面 に対する深さ方向のシリコンの成長速度分布をより均一化することができる。なお、ェ ツチングガスの流量が過度に小さくなりすぎると、エッチング効果が十分に得られなく なることにつながるので、トレンチ開口部に過剰析出部が残留しない程度にエツチン グガスの流量の下限を定めることが望ましい。
図面の簡単な説明 [図 1]図 1は、本発明のシリコンェピタキシャルゥエーハの一例を模式的に示す断面 図。
[図 2]図 2は、本発明のシリコンェピタキシャルゥエーハの一例を模式的に示す断面 図。
[図 3]図 3は、トレンチを拡大して示す断面模式図。
[図 4]図 4は、図 1のゥエーハの製造方法の一例を説明する第一工程図。
[図 5]図 5は、同じく第二工程図。
[図 6]図 6は、同じく第三工程図。
[図 7]図 7は、図 5の工程にて使用する気相成長装置の一例を示す断面模式図。
[図 8]図 8は、従来の製造方法の問題点を説明する図。
[図 9]図 9は、シリコンのェピタキシャル成長における種々の結晶面上での成長速度 を、 （111)面からの角度の関数として表したグラフ。
[図 10]図 10は、トレンチの開口エッジをなす遷移面領域の近傍に過剰成長部が形成 される様子を模式的に示す斜視図。
[図 11]図 11は、基板主表面が（100)のシリコン単結晶基板における種々の面の方 位関係を説明する図。
[図 12]図 12は、基板主表面が（100)であり、トレンチ内側面が（010)である場合の、 遷移面法線角度域の説明図。
[図 13]図 13は、基板主表面が（100)であり、トレンチ内側面が（011)である場合の、 遷移面法線角度域の説明図。
[図 14]図 14は、面法線が [100]から [110]を経由して [010]に至る遷移面法線角 度域 Θにおいて、ェピタキシャル層の成長速度がどのように変化するかを示すグラフ
[図 15]図 15は、面法線が [100]から [111]を経由して [011]に至る遷移面法線角 度域 Θにおいて、ェピタキシャル層の成長速度がどのように変化するかを示すグラフ
[図 16]図 16は、反応律速域にて原料ガスを原料ガス臨界流量よりも増加させることに よる効果を説明する図。 [図 17]図 17は、原料ガスの供給流量を種々に設定し、各流量条件にて種々の成長 温度におけるシリコンの成長速度を測定した結果をァレニウスプロットしたグラフ。
[図 18]図 18は、原料ガスとともにエッチングガスを供給する効果を説明する図。
[図 19]図 19は、エッチングガスの供給流量を種々に設定し、各流量条件にてシリコン のエッチング速度を種々のエッチング温度にっレ、て測定した結果をァレニウスプロッ トしたグラフ。
[図 20]図 20は、遷移面法線角度域と遷移面領域との概念を説明する図。
[図 21]図 21は、面状欠陥部が形成された充填ェピタキシャル層の TEM観察画像。
[図 22]図 22は、面状欠陥部が排除された充填ェピタキシャル層の TEM観察画像。 符号の説明
2 シリコン単結晶基板
3 充填ェピタキシャル層
11 トレンチ
122 反応容器
発明を実施するための最良の形態
以下、本発明を実施するための最良の形態を、図面を用いて説明する。
図 1は、本発明のシリコンェピタキシャルゥエーハの一例を示す断面模式図である。 シリコンェピタキシャルゥエーハ 1は、 p、 Asあるいは Sbがドープされた n型シリコン単 結晶基板 2の基板主表面 MPの、予め定められた方向に長手方向が一致する形で 複数のトレンチ 11が一定間隔で形成され、当該トレンチ 11の内部が、 Bがドープされ た p型シリコン単結晶からなる充填ェピタキシャル層 3にて充填された構造を有する。 隣接する充填ェピタキシャル層 3の間には、基板 2に由来した n型層領域 4が形成さ れる。なお、図 2に示すごとぐ p型シリコン単結晶基板 2を用い、充填ェピタキシャル 層 3を n型層領域として形成してもよい。なお、図 3に示すように、トレンチ 11の深さ d は 20 μ m以上 50 μ m以下であり、トレンチ 11 (充填ェピタキシャル層 3)の幅 wlは 1 /i m以上 3 μ ΐη以下である。さらに、隣接する充填ェピタキシャル層 3, 3間の n型層 領域 4 (図 2では p型層領域 4)の幅も 1 a m以上 3 μ m以下である。 [0038] 本実施形態では、基板主表面 MPの面指数は（100)であり、トレンチ 11の内側面 WPの面指数は（010)である。また、トレンチ 11 (充填ェピタキシャル層 3)の開口部 の幅 wlは底部での幅 w2と略等しいが、 wlを w2よりも広く設定することもできる（この 場合、内側面 WPの面指数は（010)よりも高指数面となる）。
[0039] 以下、シリコンェピタキシャルゥヱーハ 1の製造方法の一例について説明する。まず 、図 4に示すように、 n型のシリコン単結晶基板 2の基板主表面に、周知のフォトリソグ ラフィー技術により、トレンチ形成用のウィンドウ 10wを有したシリコン酸化膜 10を熱 酸化膜として形成する。そして、反応性イオンエッチング（Reactive Ion Etching)など のドライエッチング法（湿式エッチング法でもよレ、が、トレンチ内側面の急峻性を高め るにはドライエッチングの方が望ましい）により、ウィンドウ 10w内に露出する表面から 深さ方向に基板 2をエッチングして、トレンチ 11を形成する。その後、シリコン酸化膜 10を湿式エッチングにより除去する。こうしたトレンチの形成方法は特開 2002—141 407号公報等により周知であるので、詳細な説明は省略する。
[0040] 次に、図 5に示すように、基板主表面 MP側に p型のシリコンェピタキシャル層 13を 気相成長させる。ここでは、気相成長装置内にシリコン単結晶基板 2を配置し、シリコ ン単結晶基板 2を所定温度（例えば 1130°C、水素雰囲気）で熱処理した後、充填ェ ピタキシャル層 3を気相成長する。
[0041] 図 7は気相成長装置 121の一例を模式的に示す側面断面図である。この気相成長 装置 121は、偏平箱状に形成された反応容器 122を備え、その一端に形成されたガ ス導入口 171からの原料ガス SG力 流れ調整部 124を経て容器本体 123の内部空 間に水平かつ一方向に供給される。そして、その容器本体 123内において、サセプ タ収容凹部 110内に配設されたサセプタ 112上にゥヱーハ Wが略水平に 1枚のみ配 置される。反応容器 122には、原料ガス導入口 171が形成されているのと反対側の 端部に、ベンチユリ状の絞り部 129を介してガス排出口 128が形成されている。導入 された原料ガス SGは、ゥエーハ Wの表面上を通過した後ガス排出口 128から排気さ れる。原料ガス SGは例えばトリクロロシランガスが使用される。このトリクロロシランガス は、液体のトリクロロシラン（SiHCl )中に水素ガスをパブリングさせて一定濃度の混
3
合気体とし、バルブ 109により流量調整しつつ配管 107に導かれる。他方、希釈用の 水素ガスがバルブ 105を介して配管 108に導かれ、両者が最終的にさらに混合され てトリクロロシラン濃度が調整された形で原料ガス導入口 171から反応容器 122内に 流入する。他方、ドーパントガス（ここでは、 p型の不純物添加を行なうので、例えばジ ボラン (B H )を使用する）は予め水素ガス等で希釈され、マスフローコントローラ（M
2 6
FC) 104により流量調整されつつ配管 106から反応容器 122に供給される。ゥエー ハ Wはサセプタ 112とともにモータ Mにより回転駆動され、さらに赤外線加熱ランプ 1 11にて加熱されながら、原料ガス SGの供給を受けてェピタキシャル層が形成される 。反応容器 122内の圧力は常圧であるが、外気の吸い込みを防止するために大気 圧よりも少し加圧となるように圧力設定しておくとよい。
[0042] 成長温度は 850°C以上 1100°C以下の範囲で調整される。図 17を用いて既に説 明したごとぐトリクロロシラン力 のシリコン析出に係る反応律速領域と供給律速領域 との遷移温度を該成長温度に一致させるために必要な原料ガス臨界流量を予め見 出しておき、反応容器 122内に該原料ガス臨界流量よりも大きい流量にてトリクロロシ ランを供給する。より具体的には、原料ガス臨界流量にて原料ガスを反応容器 122 内に供給したときの反応容器 122内のトリクロロシランと等しいか、又は、これよりも高 いトリクロロシラン濃度がトレンチ 11の底において得られるように、トリクロロシラン濃度 の反応容器 122への供給流量を定める。本実施形態においては、成長温度を 1000 °C付近に設定する場合、図 17の 18. 5リットル/分から 40リットル/分の条件を採用 する。
[0043] さらに、トリクロロシランとともに反応容器 122内には、エッチングガスとしての塩ィ匕水 素力 バルブ 103により流量調整されつつ配管 102から供給される。図 19を用いて 既に説明したごとぐシリコンのエッチングに係る反応律速領域と供給律速領域との 遷移温度を成長温度に一致させるのに必要な、反応容器 122への塩化水素の流量 をエッチングガス臨界流量としたとき、反応容器 122内にエッチングガス臨界流量より も小さい流量にて塩ィ匕水素が供給される。本実施形態においては、成長温度を 100 0°C付近に設定する場合、図 19の 1. 0リットル Z分から 0. 8リットル/分の条件を採 用する。
[0044] 図 5に戻り、上記のようにしてェピタキシャル層 13の成長が進行すると、トレンチ 11 の内部がシリコンェピタキシャル層で充填され、最終的に充填ェピタキシャル層 3とな る。また、ェピタキシャル層 13には、基板主表面 MPのトレンチ外の領域に堆積する 不要な成長層 13aが生ずるので、図 6に示すように、これを研磨により除去すれば、 図 1に示すェピタキシャルゥエーハ 1が完成する。
[0045] このとき、上記工程の採用により、図 8のような空隙 16a, 16bが充填ェピタキシャル 層 3内に残留する不具合が効果的に防止される。その理由は、次の 3つに要約でき る。
(ポイント 1)基板主表面 MPが（100)であり、トレンチ内側面 WPが（010)であるから 、両面の法線ベクトルひと法線べクトノレ /3とが作る遷移面法線角度域、つまりトレンチ 11の開口エッジ部に { 111 }面が含まれず、かつ、該遷移面法線角度域内には、図 1 4のごとぐ成長速度が極大となる（110)面が含まれる。従って、開口エッジ部からト レンチ内側面 WPと基板主表面 MPとのいずれの側にずれても、シリコンの成長速度 は減少方向に変化するため、トレンチ 11の開口を狭窄する過剰成長部の形成が抑 制される。
[0046] (ポイント 2)トリクロロシランの濃度に対し成長速度が極端に鋭敏に変化しない低温 域、具体的にはシリコン析出反応が反応律速となる温度域にて成長温度が設定され ている。そして、トレンチ開口上部で多少原料ガスが消費されてもトレンチ底部まで十 分な濃度のトリクロロシランが供給されるよう、原料ガス臨界流量よりも大幅に高いトリ クロロシラン流量が設定されている。その結果、反応律速によりシリコン析出反応が継 続するのに十分なトリクロロシラン濃度力 トレンチ内側面 WPの開口から底に至る深 さ方向の全域に渡って確保されるので、トレンチ 11の底部側の成長速度が開口側の 成長速度に追いついて、該深さ方向の成長速度分布が均一化する。
[0047] (ポイント 3)エッチングガスとしての塩ィ匕水素がトリクロロシランと同時に供給されて おり、トレンチ 11の開口付近での過剰成長部の発生が抑制されている。また、成長 温度に対応したエッチングガス臨界流量よりも小さい流量にて塩化水素を供給して いるので、エッチング反応は常に供給律速温度域で進行する。これにより、トレンチ 1 1の開口付近では塩化水素の濃度が高いためエッチング効果が迅速に現われ、過 剰なシリコンの析出が抑制される一方、トレンチ底部側へ到達する頃には、開口付近 での消費により塩化水素の濃度は減少するので、エッチング効果は速やかに縮小し
、層成長を妨げることがない。これにより、トレンチ 11底部側の成長速度が開口側の 成長速度に追いついて、該深さ方向の成長速度分布が均一化する。
[0048] なお、図 8に示すように、充填ェピタキシャル層 3内に空隙が形成される状況を考察 すれば、トレンチ 11の開口付近では過剰成長部の連結が生じやすくなり、その直下 位置に第一の空隙 16aが発生しやすレ、。他方、トレンチ 11の底部付近（つまり、トレ ンチ 11の深さを dとして、 d/2位置よりも底部側）は、原料ガスの供給量が不足しが ちであるため、第二の空隙 16bがいわば取り残される形で形成されやすい。従って、 ポイント 1及び 3は、主に過剰成長部の形成抑制の方向から寄与し、ポイント 2は、主 にトレンチ底部側の充填ェピタキシャル層 3の成長促進の方向から寄与していると見 ることもできる。そして、第一の空隙 16aは、基板主表面 MP上の不要な成長層 13a を研磨する際に、その研磨深さを多少深く設定することである程度の除去が可能で あるが、第二の空隙 16bは一度残留すれば修復は不可能であり、特にポイント 2をェ 程上考慮することは非常に重要であるといえる。これにより、 d/2 (より望ましくは d/ 5)位置よりも底部側に空隙 16bが残留しない充填ェピタキシャル層 3を有したェピタ キシャルゥエーハを実現することができる。
[0049] また、トレンチ内側面の成長がトレンチ底の成長よりも過剰に進んだ場合、トレンチ の底上げが進む前にトレンチ内側面同士が先に連結し、充填ェピタキシャル層にお いてトレンチ深さ方向に、両内側面の連結痕跡である面状欠陥部が形成されやすく なる。そして、トレンチ深さ方向のある領域にて、内側面の連結が部分的に生ずると、 連結せずに取り残された周囲の領域が空隙部となって残留することになる。また、巨 視的には上記のような空隙部が残留していないように見えても、図 21の TEM観察結 果に示すように、面状欠陥部には多数の転位やナノメーター寸法のミクロボイドなど が残留していることが多レ、。その結果、デバイス作製プロセスにおいて、重金属など の不純物が面状欠陥部に入り込んで汚染の原因となったり、界面準位形成によるリ ーク電流の増加、あるいは耐圧低下など、大きな障害になることには変わりはなレ、。こ れに対して、上記のようにトレンチ底の成長を十分に促進することにより、トレンチ内 側面同士が連結する前にトレンチの底上げが十分早く進行するようになるため、図 2 1の TEM観察結果に示すように、上述のような面状欠陥部の形成を効果的に抑制で きる。この場合、得られる充填ェピタキシャル層は、上記の面状欠陥部が形成されて いないか、また仮に形成されても、その欠陥底位置がトレンチ開口から d/5よりも底 側に入りこむことを効果的に抑制でき、研磨等で簡単に除去できるようになる。

Claims

請求の範囲
[1] シリコン単結晶基板の基板主表面にトレンチが形成され、当該トレンチの内部がシ リコン単結晶からなる充填ェピタキシャル層にて充填された構造を有するシリコンェピ タキシャルゥヱーハの製造方法において、
前記基板主表面の法線ベクトル aを前記トレンチの長手方向内側面の法線べタト ル /3に最小の回転角度にて重ねるための角度区間を遷移面法線角度域として定義 し、前記トレンチの長手方向の開口エッジをなす領域を、該遷移面法線角度域にて 法線ベクトルが連続的に変化する遷移面領域として考えたとき、 { 111 }面の法線べク トルが前記遷移面法線角度域の外に存在するように、前記基板主表面のミラー指数 (h k 1 )と、前記トレンチの長手方向内側面のミラー指数 (h k 1 )とを定め、
1 1 1 2 2 2
前記ミラー指数 (h k 1 )の基板主表面を有するシリコン単結晶基板を用意し、該基
1 1 1
板主表面上に前記ミラー指数 (h k 1 )の長手方向内側面を有するトレンチを形成し
2 2 2
、該トレンチの内部に前記充填ェピタキシャル層を成長することを特徴とするシリコン ェピタキシャルゥエーハの製造方法。
[2] 前記遷移面領域におけるシリコンの成長速度分布が、前記基板主表面側と前記ト レンチの長手方向内側面との中間の角度位置にて極大値を示すものとなるように、 前記基板主表面のミラー指数 (h k 1 )と、前記トレンチの長手方向内側面のミラー指
1 1 1
数 (h k 1 )とを定めることを特徴とする請求の範囲第 1項に記載のシリコンェピタキシ
2 2 2
ャルゥヱ一八の製造方法。
[3] トレンチを形成した前記シリコン単結晶基板を反応容器内に配置して予め定められ た成長温度に加熱し、その状態で該反応容器内に原料ガスを供給して前記充填ェ ピタキシャル層を成長するとともに、
前記原料ガスからのシリコン析出に係る反応律速領域と供給律速領域との遷移温 度を前記成長温度に一致させるのに必要な、前記反応容器への前記原料ガスの流 量を原料ガス臨界流量としたとき、前記反応容器内に該原料ガス臨界流量よりも大き い流量にて前記原料ガスを供給しつつ前記成長温度にて前記充填ェピタキシャル 層を成長することを特徴とする請求の範囲第 1項又は第 2項に記載のシリコンェピタ キシャルゥエーハの製造方法。
[4] トレンチを形成したシリコン単結晶基板を反応容器内に配置して予め定められた成 長温度に加熱し、その状態で該反応容器内に原料ガスを供給して前記充填ェピタキ シャル層を成長するとともに、
前記原料ガスからのシリコン析出に係る反応律速領域と供給律速領域との遷移温 度を前記成長温度に一致させるのに必要な、前記反応容器への前記原料ガスの流 量を原料ガス臨界流量としたとき、前記反応容器内に該原料ガス臨界流量よりも大き い流量にて前記原料ガスを供給しつつ前記成長温度にて前記充填ェピタキシャル 層を成長することを特徴とするシリコンェピタキシャルゥヱ一八の製造方法。
[5] 前記原料ガス臨界流量にて原料ガスを前記反応容器内に供給したときの、該反応 容器内の原料ガス濃度と等しいか、又は、これよりも高い原料ガス濃度が前記トレン チの底において得られるように、前記原料ガスの前記反応容器への供給流量を定め ることを特徴とする請求の範囲第 3項又は第 4項に記載のシリコンェピタキシャルゥヱ ーハの製造方法。
[6] 前記反応容器内の圧力を常圧に保持しつつ前記原料ガスを供給することを特徴と する請求の範囲第 3項ないし第 5項のいずれ力 1項に記載のシリコンェピタキシャル ゥエーハの製造方法。
[7] 前記原料ガスがトリクロロシランであることを特徴とする請求の範囲第 3項ないし第 6 項のいずれ力 1項に記載のシリコンェピタキシャルゥエーハの製造方法。
[8] 前記成長温度にぉレ、て前記充填ェピタキシャル層の成長を阻害する成長阻害ガス を、前記原料ガスとともに前記反応容器内に供給することを特徴とする請求の範囲第 1項ないし第 7項のいずれ力 1項に記載のシリコンェピタキシャルゥエーハの製造方 法。
[9] 前記成長阻害ガスは、シリコンに対するエッチングガスであることを特徴とする請求 の範囲第 8項に記載のシリコンェピタキシャルゥヱーハの製造方法。
[10] 前記エッチングガスが塩化水素であることを特徴とする請求の範囲第 9項に記載の シリコンェピタキシャルゥヱ一八の製造方法。
[11] シリコンのエッチングに係る反応律速領域と供給律速領域との遷移温度を前記成 長温度に一致させるのに必要な、前記反応容器への前記エッチングガスの流量をェ ツチングガス臨界流量としたとき、前記反応容器内に前記エッチングガス臨界流量よ りも小さい流量にて前記エッチングガスを供給することを特徴とする請求の範囲第 9 項又は第 10項に記載のシリコンェピタキシャルゥエーハの製造方法。
[12] シリコン単結晶基板の基板主表面にトレンチが形成され、当該トレンチの内部がシ リコン単結晶からなる充填ェピタキシャル層にて充填された構造を有するシリコンェピ タキシャルゥエーハにおいて、
前記基板主表面の法線ベクトル aを前記トレンチの長手方向内側面の法線べタト ル /3に最小の回転角度にて重ねるための角度区間を遷移面法線角度域として定義 し、前記トレンチの長手方向の開口エッジをなす領域を、該遷移面法線角度域にて 法線ベクトルが連続的に変化する遷移面領域として考えたとき、 { 111 }面の法線べク トルが前記遷移面法線角度域の外に存在するように、前記基板主表面のミラー指数 (h k 1 )と、前記トレンチの長手方向内側面のミラー指数 (h k 1 )とを定められてなる
1 1 1 2 2 2
ことを特徴とするシリコンェピタキシャルゥエーハ。
[13] 前記遷移面領域におけるシリコンの成長速度分布が、前記基板主表面側と前記ト レンチの長手方向内側面との中間の角度位置にて極大値を示すものとなるように、 前記基板主表面のミラー指数 (h k 1 )と、前記トレンチの長手方向内側面のミラー指
1 1 1
数 (h k 1 )とを定められてなることを特徴とする請求の範囲第 12項に記載のシリコン
2 2 2
ェピタキシャノレゥエーノ、。
PCT/JP2004/008135 2003-06-17 2004-06-10 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ Ceased WO2004114384A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP04745765A EP1638136A4 (en) 2003-06-17 2004-06-10 METHOD OF MANUFACTURING SILICON EPITAXIAL WAFERS AND SILICON EPITAXIAL WAFERS

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003172269A JP3915984B2 (ja) 2003-06-17 2003-06-17 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2003-172269 2003-06-17

Publications (1)

Publication Number Publication Date
WO2004114384A1 true WO2004114384A1 (ja) 2004-12-29

Family

ID=33534671

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/008135 Ceased WO2004114384A1 (ja) 2003-06-17 2004-06-10 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Country Status (4)

Country Link
EP (1) EP1638136A4 (ja)
JP (1) JP3915984B2 (ja)
CN (1) CN100428411C (ja)
WO (1) WO2004114384A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI365491B (en) 2003-12-24 2012-06-01 Kao Corp Composition for cleaning semiconductor device
JP5015440B2 (ja) * 2005-09-29 2012-08-29 株式会社デンソー 半導体基板の製造方法
JP5150048B2 (ja) * 2005-09-29 2013-02-20 株式会社デンソー 半導体基板の製造方法
JP4865290B2 (ja) * 2005-10-06 2012-02-01 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
WO2007040255A1 (ja) 2005-10-06 2007-04-12 Sumco Corporation 半導体基板およびその製造方法
JP4788519B2 (ja) * 2006-08-07 2011-10-05 株式会社デンソー 半導体基板の製造方法
JP5200604B2 (ja) * 2008-03-19 2013-06-05 信越半導体株式会社 スーパージャンクション構造を有する半導体素子の製造方法
JP5056618B2 (ja) * 2008-06-26 2012-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
JP5397253B2 (ja) * 2010-02-11 2014-01-22 株式会社デンソー 半導体基板の製造方法
JP5702622B2 (ja) * 2011-02-14 2015-04-15 株式会社Sumco トレンチ埋め込みエピタキシャル成長条件の最適化方法
CN102693910A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 沟槽的干法刻蚀方法
JP2014112594A (ja) * 2012-12-05 2014-06-19 Denso Corp スーパージャンクション構造を有する半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278987A (en) 1977-10-17 1981-07-14 Hitachi, Ltd. Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations
JPH05234901A (ja) * 1992-02-19 1993-09-10 Komatsu Ltd 結晶成長方法
JPH10154810A (ja) * 1996-11-25 1998-06-09 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JPH11135512A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
DE10053463A1 (de) 1999-10-28 2001-05-03 Denso Corp Halbleitersubstrat und Verfahren zu dessen Herstellung
JP2001351865A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体装置の製造方法
JP2002353451A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 超接合半導体素子の製造方法
JP2004141407A (ja) 2002-10-24 2004-05-20 Crecia Corp ティシュペーパー箱
JP2004158835A (ja) * 2002-10-18 2004-06-03 Fuji Electric Holdings Co Ltd 超接合半導体素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141765A (en) * 1975-02-17 1979-02-27 Siemens Aktiengesellschaft Process for the production of extremely flat silicon troughs by selective etching with subsequent rate controlled epitaxial refill
JP2004047967A (ja) * 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278987A (en) 1977-10-17 1981-07-14 Hitachi, Ltd. Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations
JPH05234901A (ja) * 1992-02-19 1993-09-10 Komatsu Ltd 結晶成長方法
JPH10154810A (ja) * 1996-11-25 1998-06-09 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
JPH11135512A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
DE10053463A1 (de) 1999-10-28 2001-05-03 Denso Corp Halbleitersubstrat und Verfahren zu dessen Herstellung
JP2001196573A (ja) 1999-10-28 2001-07-19 Denso Corp 半導体基板とその製造方法
JP2001351865A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体装置の製造方法
JP2002353451A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 超接合半導体素子の製造方法
JP2004158835A (ja) * 2002-10-18 2004-06-03 Fuji Electric Holdings Co Ltd 超接合半導体素子の製造方法
JP2004141407A (ja) 2002-10-24 2004-05-20 Crecia Corp ティシュペーパー箱

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
D. KISHIMOTO ET AL., JOURNAL OF CRYSTAL GROWTH, vol. 240, 2002, pages 52
H. KURIBAYASHI ET AL.: "AVS 49th International Symposium", SS-TUP12, 3 November 2002 (2002-11-03)
ICHIRO MIZUSHIMA ET AL., OYO BUTSURI (THE JAPAN SOCIETY OF APPLIED PHYSICS), vol. 69, 2000, pages 1187
R.K. SMELTZER, JOURNAL OF ELECTROCHEMICAL SOCIETY, vol. 122, no. 12, 1975
S. WOLF, SILICON PROCESSING FOR VLSI ERA, 1986
S. WOLF, SILICON PROCESSING FOR VLSI ERA, 1999
See also references of EP1638136A4

Also Published As

Publication number Publication date
JP3915984B2 (ja) 2007-05-16
CN1806313A (zh) 2006-07-19
CN100428411C (zh) 2008-10-22
EP1638136A1 (en) 2006-03-22
JP2005011893A (ja) 2005-01-13
EP1638136A4 (en) 2010-08-04

Similar Documents

Publication Publication Date Title
CN100472002C (zh) 减少碳化硅外延中的胡萝卜缺陷
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
JP5444607B2 (ja) エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
US8221549B2 (en) Silicon carbide single crystal wafer and producing method thereof
CN100587128C (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
EP2031103A1 (en) Method for manufacturing gallium nitride crystal and gallium nitride wafer
EP1752567A1 (en) Process for producing wafer of silicon carbide single-crystal
WO2004114384A1 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
US7601986B2 (en) Epitaxial semiconductor structures having reduced stacking fault nucleation sites
TWI679678B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP2010153483A (ja) 成膜装置、及び、成膜方法
JP2005350278A (ja) 炭化珪素単結晶、炭化珪素基板およびその製造方法
WO2016136552A1 (ja) Ｃ面ＧａＮ基板
JP4215572B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
TWI851374B (zh) 具有超接面構造之半導體元件之製造方法
JP6553765B1 (ja) 結晶基板の製造方法および結晶基板
CN101271870B (zh) 硅外延片
JP5200604B2 (ja) スーパージャンクション構造を有する半導体素子の製造方法
JP2025114885A (ja) Ｉｉｉ族窒化物基板およびその製造方法
JPH01179788A (ja) Ｓｉ基板上への３−５族化合物半導体結晶の成長方法
JP2019167294A (ja) 結晶基板の製造方法および結晶基板
JP2016096177A (ja) ハイドライド気相成長装置および成膜方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004745765

Country of ref document: EP

Ref document number: 20048168204

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2004745765

Country of ref document: EP