JPH10154810A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH10154810A JPH10154810A JP8313852A JP31385296A JPH10154810A JP H10154810 A JPH10154810 A JP H10154810A JP 8313852 A JP8313852 A JP 8313852A JP 31385296 A JP31385296 A JP 31385296A JP H10154810 A JPH10154810 A JP H10154810A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- groove
- conductivity type
- layer
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 トレンチ型のパワーＭＯＳＦＥＴの製造方法
の改善に関する。 【解決手段】 基板面の面方位が（１００）であってオ
リエンテーション・フラット面10の面方位が（１１０）
である一導電型の半導体基板11と、その表層に形成され
た一導電型のドレイン領域12と、その表層に設けられた
逆導電型のチャネル領域13と、チャネル領域13とドレイ
ン領域12とを貫通して形成された溝であって、その側壁
の面方位がオリエンテーション・フラット面10に対して
４５°の角をなして（１００）となり、かつ開口の角部
が切除され、切除後に露出する面18の面方位が（１１
０）となる溝17と、溝17の内壁及び角部を被覆するよう
に設けられたゲート絶縁膜15と、ゲート絶縁膜15上に設
けられ、溝17を充填するように形成されたゲート電極16
と、溝17の近傍に設けられ、一導電型の不純物拡散層よ
りなるソース領域14とを有すること。
の改善に関する。 【解決手段】 基板面の面方位が（１００）であってオ
リエンテーション・フラット面10の面方位が（１１０）
である一導電型の半導体基板11と、その表層に形成され
た一導電型のドレイン領域12と、その表層に設けられた
逆導電型のチャネル領域13と、チャネル領域13とドレイ
ン領域12とを貫通して形成された溝であって、その側壁
の面方位がオリエンテーション・フラット面10に対して
４５°の角をなして（１００）となり、かつ開口の角部
が切除され、切除後に露出する面18の面方位が（１１
０）となる溝17と、溝17の内壁及び角部を被覆するよう
に設けられたゲート絶縁膜15と、ゲート絶縁膜15上に設
けられ、溝17を充填するように形成されたゲート電極16
と、溝17の近傍に設けられ、一導電型の不純物拡散層よ
りなるソース領域14とを有すること。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関し、さらに詳しくいえば、トレン
チ型の縦型パワー半導体装置の製造方法の改善に関す
る。
体装置の製造方法に関し、さらに詳しくいえば、トレン
チ型の縦型パワー半導体装置の製造方法の改善に関す
る。
【０００２】
【従来の技術】以下で従来例に係る半導体装置について
図面を参照しながら説明する。この半導体装置は、図７
に示すようなトレンチ型のパワーＭＯＳＦＥＴである。
これを形成するには、図６に示すようなウエハ、すなわ
ち基板１の面方位が（１００）であって、オリエンテー
ション・フラット面１Ａの面方位が（１１０）であり、
チップ領域ＣＰがオリエンテーション・フラット面１Ａ
に平行にマトリクス状に配置され、セルＣＬがこのチッ
プ領域ＣＰの辺に平行にマトリクス状に配置されたウエ
ハを用いる。
図面を参照しながら説明する。この半導体装置は、図７
に示すようなトレンチ型のパワーＭＯＳＦＥＴである。
これを形成するには、図６に示すようなウエハ、すなわ
ち基板１の面方位が（１００）であって、オリエンテー
ション・フラット面１Ａの面方位が（１１０）であり、
チップ領域ＣＰがオリエンテーション・フラット面１Ａ
に平行にマトリクス状に配置され、セルＣＬがこのチッ
プ領域ＣＰの辺に平行にマトリクス状に配置されたウエ
ハを用いる。
【０００３】図７のパワーＭＯＳＦＥＴにおいては、Ｎ
+ 型の半導体基板１の表層にＮ- 型の共通ドレイン層２
がエピタキシャル成長法によって形成され、この共通ド
レイン層２の表層に、Ｐ+ 型の不純物が拡散されること
でチャネル層３が形成されている。またチャネル層３の
表層の一部には、Ｎ+ 型の不純物が拡散されることによ
りソース領域４が形成されており、これらを貫通するよ
うに溝（トレンチ）が設けられている。
+ 型の半導体基板１の表層にＮ- 型の共通ドレイン層２
がエピタキシャル成長法によって形成され、この共通ド
レイン層２の表層に、Ｐ+ 型の不純物が拡散されること
でチャネル層３が形成されている。またチャネル層３の
表層の一部には、Ｎ+ 型の不純物が拡散されることによ
りソース領域４が形成されており、これらを貫通するよ
うに溝（トレンチ）が設けられている。
【０００４】このトレンチは、図６の拡大図に示すセル
ＣＬの一辺と平行になるように配置されているので、そ
の側壁の面方位は図７に示すようにオリエンテーション
・フラット面２の面方位と一致して（１１０）となり、
トレンチの底面及び基板表面の面方位が（１００）とな
っている。このトレンチの表層にはゲート絶縁膜５が形
成され、ゲート絶縁膜５上にはこのトレンチを充填する
ようにポリシリコンゲート６が形成されている。
ＣＬの一辺と平行になるように配置されているので、そ
の側壁の面方位は図７に示すようにオリエンテーション
・フラット面２の面方位と一致して（１１０）となり、
トレンチの底面及び基板表面の面方位が（１００）とな
っている。このトレンチの表層にはゲート絶縁膜５が形
成され、ゲート絶縁膜５上にはこのトレンチを充填する
ようにポリシリコンゲート６が形成されている。
【０００５】上記のパワーＭＯＳＦＥＴを製造するにお
いては、トレンチを形成した後に熱酸化などで内壁及び
底面に酸化膜を成長させる事によってゲート絶縁膜５を
形成していた。
いては、トレンチを形成した後に熱酸化などで内壁及び
底面に酸化膜を成長させる事によってゲート絶縁膜５を
形成していた。
【０００６】
【発明が解決しようとする課題】上記の半導体装置によ
れば、図７に示すようにトレンチの側壁の面方位が（１
１０）となり、トレンチの底面及び基板表面の面方位が
（１００）となる。ゲート絶縁膜５を形成するには、上
述のようにトレンチを形成した後に、熱酸化によって酸
化膜をトレンチ内で成長させているが、酸化膜の形成工
程においては、面方位が（１００）の場合が成長速度が
最も遅く、次いで（１１１），（１１０）の順に速くな
るので、面方位が（１１０）であるトレンチの側壁での
酸化膜が、面方位が（１００）であるトレンチの底面及
び基板表面での酸化膜よりも速く成長して、トレンチ側
壁でのゲート絶縁膜の膜厚が厚くなる。
れば、図７に示すようにトレンチの側壁の面方位が（１
１０）となり、トレンチの底面及び基板表面の面方位が
（１００）となる。ゲート絶縁膜５を形成するには、上
述のようにトレンチを形成した後に、熱酸化によって酸
化膜をトレンチ内で成長させているが、酸化膜の形成工
程においては、面方位が（１００）の場合が成長速度が
最も遅く、次いで（１１１），（１１０）の順に速くな
るので、面方位が（１１０）であるトレンチの側壁での
酸化膜が、面方位が（１００）であるトレンチの底面及
び基板表面での酸化膜よりも速く成長して、トレンチ側
壁でのゲート絶縁膜の膜厚が厚くなる。
【０００７】従って、トレンチの側壁のゲート酸化膜厚
を所定の膜厚に設定すると、トレンチ底面の膜厚が側面
の膜厚より薄くなり絶縁耐量が低下するという問題が生
じ、また、トレンチの開口側の角部ＫＢに電界が集中す
ることにより、この角部ＫＢにおいてゲート絶縁膜が破
壊してしまうなどという問題が生じる。このような問題
を改善するために、基板面の面方位とトレンチ側壁の面
方位とを同じ（１００）にして、側壁と底面での成長速
度を同じにして、トレンチ底部での絶縁耐量低下を抑止
するという試みがなされていた（特開平２−４６７１
６）。この方法によると、トレンチの側壁で成長する酸
化膜と、底面で成長する酸化膜の膜厚を均一にすること
でトレンチ底部での絶縁耐量低下を防止することができ
るが、トレンチ開口側の角部でのゲート破壊を防止する
という点では、まだ十分ではなかった。
を所定の膜厚に設定すると、トレンチ底面の膜厚が側面
の膜厚より薄くなり絶縁耐量が低下するという問題が生
じ、また、トレンチの開口側の角部ＫＢに電界が集中す
ることにより、この角部ＫＢにおいてゲート絶縁膜が破
壊してしまうなどという問題が生じる。このような問題
を改善するために、基板面の面方位とトレンチ側壁の面
方位とを同じ（１００）にして、側壁と底面での成長速
度を同じにして、トレンチ底部での絶縁耐量低下を抑止
するという試みがなされていた（特開平２−４６７１
６）。この方法によると、トレンチの側壁で成長する酸
化膜と、底面で成長する酸化膜の膜厚を均一にすること
でトレンチ底部での絶縁耐量低下を防止することができ
るが、トレンチ開口側の角部でのゲート破壊を防止する
という点では、まだ十分ではなかった。
【０００８】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１に示すように、基板面の面
方位が（１００）であってオリエンテーション・フラッ
ト面の面方位が（１１０）である一導電型の半導体基板
と、前記半導体基板の表層に形成された一導電型のドレ
イン領域と、前記ドレイン領域の表層に設けられた逆導
電型のチャネル領域と、前記チャネル領域と前記ドレイ
ン領域とを貫通して形成された溝であって、その側壁の
面方位が前記オリエンテーション・フラット面に対して
４５°の角をなして（１００）となり、かつ開口の角部
が切除され、切除後に露出する面の面方位が（１１０）
となる溝と、前記溝の内壁及び前記角部を被覆するよう
に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設
けられ、前記溝を充填するように形成されたゲート電極
と、前記溝の近傍に設けられ、一導電型の不純物拡散層
よりなるソース領域とを有する事を特徴とする半導体装
置や、基板表面の面方位が（１００）であってオリエン
テーション・フラット面の面方位が（１１０）である一
導電型の半導体基板の表層に一導電型のドレイン領域層
を形成し、前記ドレイン領域層の表層に逆導電型のチャ
ネル領域層を形成する工程と、前記半導体基板の表面に
第１の絶縁膜を形成し、前記チャネル領域層に一導電型
の不純物を注入・拡散してソース領域を形成する工程
と、前記ソース領域近傍の領域の前記第１の絶縁膜及び
前記半導体基板を選択的にエッチングして、側壁の面方
位が前記オリエンテーション・フラット面の面方位と４
５°の角をなして（１００）になる溝を形成する工程
と、前記溝の開口の角部を選択的に除去し、除去された
後に現れる面の面方位を（１１０）とする工程と、前記
溝の内壁及び前記角部を酸化して、第２の絶縁膜を形成
する工程と、前記溝を充填し、かつ前記半導体基板全面
を被覆する導電体層を形成する工程と、前記導電体層を
エッチングにより除去し、前記溝内に残存させてゲート
電極を形成する工程とを有する事を特徴とする半導体装
置の製造方法により、上記課題を解決するものである。
に鑑み成されたもので、図１に示すように、基板面の面
方位が（１００）であってオリエンテーション・フラッ
ト面の面方位が（１１０）である一導電型の半導体基板
と、前記半導体基板の表層に形成された一導電型のドレ
イン領域と、前記ドレイン領域の表層に設けられた逆導
電型のチャネル領域と、前記チャネル領域と前記ドレイ
ン領域とを貫通して形成された溝であって、その側壁の
面方位が前記オリエンテーション・フラット面に対して
４５°の角をなして（１００）となり、かつ開口の角部
が切除され、切除後に露出する面の面方位が（１１０）
となる溝と、前記溝の内壁及び前記角部を被覆するよう
に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設
けられ、前記溝を充填するように形成されたゲート電極
と、前記溝の近傍に設けられ、一導電型の不純物拡散層
よりなるソース領域とを有する事を特徴とする半導体装
置や、基板表面の面方位が（１００）であってオリエン
テーション・フラット面の面方位が（１１０）である一
導電型の半導体基板の表層に一導電型のドレイン領域層
を形成し、前記ドレイン領域層の表層に逆導電型のチャ
ネル領域層を形成する工程と、前記半導体基板の表面に
第１の絶縁膜を形成し、前記チャネル領域層に一導電型
の不純物を注入・拡散してソース領域を形成する工程
と、前記ソース領域近傍の領域の前記第１の絶縁膜及び
前記半導体基板を選択的にエッチングして、側壁の面方
位が前記オリエンテーション・フラット面の面方位と４
５°の角をなして（１００）になる溝を形成する工程
と、前記溝の開口の角部を選択的に除去し、除去された
後に現れる面の面方位を（１１０）とする工程と、前記
溝の内壁及び前記角部を酸化して、第２の絶縁膜を形成
する工程と、前記溝を充填し、かつ前記半導体基板全面
を被覆する導電体層を形成する工程と、前記導電体層を
エッチングにより除去し、前記溝内に残存させてゲート
電極を形成する工程とを有する事を特徴とする半導体装
置の製造方法により、上記課題を解決するものである。
【０００９】
【発明の実施の形態】以下で、本発明の実施形態に係る
トレンチ構造のパワーＭＯＳＦＥＴについて図面を参照
しながら説明する。しかしながら本発明は以下の実施形
態に限るものではない。図１は本実施形態に係るパワー
ＭＯＳＦＥＴの構造を説明する断面図であり、図２は本
実施形態に係るパワーＭＯＳＦＥＴの製造に用いるウエ
ハを説明する図である。
トレンチ構造のパワーＭＯＳＦＥＴについて図面を参照
しながら説明する。しかしながら本発明は以下の実施形
態に限るものではない。図１は本実施形態に係るパワー
ＭＯＳＦＥＴの構造を説明する断面図であり、図２は本
実施形態に係るパワーＭＯＳＦＥＴの製造に用いるウエ
ハを説明する図である。
【００１０】この半導体装置は、図２に示すようなウエ
ハ、すなわち基板１１の面方位が（１００）であって、
オリエンテーション・フラット面１０の面方位が（１１
０）であるような通常使用されるウエハで形成されてい
る。しかし、ウエハのチップ領域ＣＰは従来と同様にオ
リエンテーション・フラット面１０に平行にマトリクス
状に配置されているが、その中に配置するセルＣＬは、
図２に示すように各々がこのチップ領域ＣＰの辺と４５
°の角をなしつつ、マトリクス状に配置されている点が
従来と異なる。
ハ、すなわち基板１１の面方位が（１００）であって、
オリエンテーション・フラット面１０の面方位が（１１
０）であるような通常使用されるウエハで形成されてい
る。しかし、ウエハのチップ領域ＣＰは従来と同様にオ
リエンテーション・フラット面１０に平行にマトリクス
状に配置されているが、その中に配置するセルＣＬは、
図２に示すように各々がこのチップ領域ＣＰの辺と４５
°の角をなしつつ、マトリクス状に配置されている点が
従来と異なる。
【００１１】本実施形態に係るパワーＭＯＳＦＥＴにお
いては、図１に示すようにＮ+ 型の半導体基板１１の表
層にＮ- 型の共通ドレイン層１２がエピタキシャル成長
法によって形成され、この共通ドレイン層１２の表層
に、Ｐ+ 型の不純物が拡散されることでチャネル層１３
が形成されている。またチャネル層１３の表層の一部に
は、Ｎ+ 型の不純物が拡散されることによりソース領域
１４が形成されており、これらを貫通するようにトレン
チ（溝）が設けられている。
いては、図１に示すようにＮ+ 型の半導体基板１１の表
層にＮ- 型の共通ドレイン層１２がエピタキシャル成長
法によって形成され、この共通ドレイン層１２の表層
に、Ｐ+ 型の不純物が拡散されることでチャネル層１３
が形成されている。またチャネル層１３の表層の一部に
は、Ｎ+ 型の不純物が拡散されることによりソース領域
１４が形成されており、これらを貫通するようにトレン
チ（溝）が設けられている。
【００１２】上記装置において、トレンチはセルＣＬの
一辺と平行に形成されているので、その側壁の面方位は
オリエンテーション・フラット面１０と４５°の角度を
なすように形成されている。このため、このトレンチの
側壁の面方位は図１に示すように基板面の面方位と同じ
（１００）となる。さらに、トレンチの角部ＫＢは切除
されており、切除された後に現れる角部の面（後述の切
除面）の面方位は（１１０）になるように設定されてい
る。
一辺と平行に形成されているので、その側壁の面方位は
オリエンテーション・フラット面１０と４５°の角度を
なすように形成されている。このため、このトレンチの
側壁の面方位は図１に示すように基板面の面方位と同じ
（１００）となる。さらに、トレンチの角部ＫＢは切除
されており、切除された後に現れる角部の面（後述の切
除面）の面方位は（１１０）になるように設定されてい
る。
【００１３】そして、トレンチの内壁にはゲート絶縁膜
１５が形成され、ゲート絶縁膜１５上にはこのトレンチ
を充填するようにポリシリコンゲート１６が形成されて
いる。ゲート絶縁膜１５は、図１に示すようにトレンチ
の側壁の膜厚と、底面の膜厚とがほぼ同じであって、ま
た、角部ＫＢでの膜厚はトレンチ及び底面の膜厚よりも
厚くなっている。どのようにしてこのようなゲート絶縁
膜が形成されるかについては後述の製造方法で詳述す
る。
１５が形成され、ゲート絶縁膜１５上にはこのトレンチ
を充填するようにポリシリコンゲート１６が形成されて
いる。ゲート絶縁膜１５は、図１に示すようにトレンチ
の側壁の膜厚と、底面の膜厚とがほぼ同じであって、ま
た、角部ＫＢでの膜厚はトレンチ及び底面の膜厚よりも
厚くなっている。どのようにしてこのようなゲート絶縁
膜が形成されるかについては後述の製造方法で詳述す
る。
【００１４】本実施形態に係る半導体装置によれば、図
１に示すように、トレンチの側壁の膜厚と、底面の膜厚
とがほぼ同じであるため、トレンチ底部での絶縁耐量低
下の問題を抑止する事が可能になる。また、角部が切除
されてなだらかになっているためこの部分で電界が集中
しにくくなっており、しかも角部でのゲート絶縁膜１５
の膜厚が他の領域よりも厚くなっているので、トレンチ
の開口側の角部ＫＢに電界が集中することにより、この
角部ＫＢにおいてゲート絶縁膜が破壊してしまうなどと
いう問題を抑止する事が可能になる。
１に示すように、トレンチの側壁の膜厚と、底面の膜厚
とがほぼ同じであるため、トレンチ底部での絶縁耐量低
下の問題を抑止する事が可能になる。また、角部が切除
されてなだらかになっているためこの部分で電界が集中
しにくくなっており、しかも角部でのゲート絶縁膜１５
の膜厚が他の領域よりも厚くなっているので、トレンチ
の開口側の角部ＫＢに電界が集中することにより、この
角部ＫＢにおいてゲート絶縁膜が破壊してしまうなどと
いう問題を抑止する事が可能になる。
【００１５】以下で、上記半導体装置の製造方法につい
て図面を参照しながら説明する。図３〜図５は、本実施
形態に係るパワーＭＯＳＦＥＴの製造方法を説明する断
面図である。まず、基板として図２に示すように、基板
面の面方位が（１００）であって、オリエンテーション
・フラット面１０の面方位が（１１０）である半導体基
板１１を用意し、各々がオリエンテーション・フラット
面１０に平行になるような複数のチップ領域ＣＰをマト
リクス上に配置したのちに、このチップ領域ＣＰ内にお
いて、図２に示すように各々がこのチップ領域ＣＰの辺
と４５°の角をなすような複数のセルＣＬをマトリクス
状に配置する。
て図面を参照しながら説明する。図３〜図５は、本実施
形態に係るパワーＭＯＳＦＥＴの製造方法を説明する断
面図である。まず、基板として図２に示すように、基板
面の面方位が（１００）であって、オリエンテーション
・フラット面１０の面方位が（１１０）である半導体基
板１１を用意し、各々がオリエンテーション・フラット
面１０に平行になるような複数のチップ領域ＣＰをマト
リクス上に配置したのちに、このチップ領域ＣＰ内にお
いて、図２に示すように各々がこのチップ領域ＣＰの辺
と４５°の角をなすような複数のセルＣＬをマトリクス
状に配置する。
【００１６】そして、図３に示すようにｎ+ 型のシリコ
ンからなるこの半導体基板１１の表層にｎ- 型のドレイ
ン層１２をエピタキシャル成長法で形成し、その表層に
ｐ+型のチャネル層１３を形成する。さらにそのチャネ
ル層１３上にシリコン酸化膜１６を形成し、Ｎ+ 型不純
物である例えば、砒素（Ａｓ）をドーズ量１×１０16ｃ
ｍ-2の条件でチャネル層の表層に選択的に注入・拡散し
て、ソース領域１４を形成する。
ンからなるこの半導体基板１１の表層にｎ- 型のドレイ
ン層１２をエピタキシャル成長法で形成し、その表層に
ｐ+型のチャネル層１３を形成する。さらにそのチャネ
ル層１３上にシリコン酸化膜１６を形成し、Ｎ+ 型不純
物である例えば、砒素（Ａｓ）をドーズ量１×１０16ｃ
ｍ-2の条件でチャネル層の表層に選択的に注入・拡散し
て、ソース領域１４を形成する。
【００１７】その後、図３に示すようにソース領域１４
近傍のシリコン酸化膜１６及び半導体基板１１を選択的
にドライエッチングして幅１μｍ、深さ１．５〜３μ
ｍ、好ましくは２μｍ程度のトレンチ１７を形成する。
このとき、トレンチ１７の形成方向を、セルＣＬの一辺
と平行になるようにする。すると、このトレンチの側壁
はオリエンテーション・フラット面１０に対して４５°
の角をなすため、トレンチ１７の側壁の面方位は図２に
示すように（１００）となる。
近傍のシリコン酸化膜１６及び半導体基板１１を選択的
にドライエッチングして幅１μｍ、深さ１．５〜３μ
ｍ、好ましくは２μｍ程度のトレンチ１７を形成する。
このとき、トレンチ１７の形成方向を、セルＣＬの一辺
と平行になるようにする。すると、このトレンチの側壁
はオリエンテーション・フラット面１０に対して４５°
の角をなすため、トレンチ１７の側壁の面方位は図２に
示すように（１００）となる。
【００１８】次に、図４に示すようにトレンチ１７の開
口側の角部１８を、基板面と４５°の角をなすように斜
め上方からエッチングして選択的に除去する。この除去
された後の角部の面（以下でこれを切除面１８と称す
る）の面方位は（１１０）となる。このようなトレンチ
１７を形成した後に、図５に示すように全面を熱酸化し
て、トレンチ１７の内壁に膜厚５００Å程度のシリコン
酸化膜からなるゲート絶縁膜１５を形成する。
口側の角部１８を、基板面と４５°の角をなすように斜
め上方からエッチングして選択的に除去する。この除去
された後の角部の面（以下でこれを切除面１８と称す
る）の面方位は（１１０）となる。このようなトレンチ
１７を形成した後に、図５に示すように全面を熱酸化し
て、トレンチ１７の内壁に膜厚５００Å程度のシリコン
酸化膜からなるゲート絶縁膜１５を形成する。
【００１９】この成長工程において、トレンチ１７の底
面の面方位と側壁の面方位は共に（１００）であるた
め、酸化膜の成長速度は等しくなり、トレンチ１７の底
面の膜厚と側壁の膜厚とは等しくなるので閾値電圧が場
所によらず均一になる。さらに、切除面１８の面方位は
上述の通り（１１０）となる。この面における酸化膜の
成長速度は、トレンチ１７の底面及び側壁の酸化膜の成
長速度よりも速いので、図５に示すように切除面１８上
で成長する酸化膜の膜厚をトレンチの底面及び側壁の酸
化膜の膜厚よりも厚くすることができ、トレンチ１７の
底面の膜厚と側壁の膜厚とが等しく、かつ切除面１８で
の膜厚がこれらの膜厚よりも厚いゲート絶縁膜１５を形
成する事が可能になる。
面の面方位と側壁の面方位は共に（１００）であるた
め、酸化膜の成長速度は等しくなり、トレンチ１７の底
面の膜厚と側壁の膜厚とは等しくなるので閾値電圧が場
所によらず均一になる。さらに、切除面１８の面方位は
上述の通り（１１０）となる。この面における酸化膜の
成長速度は、トレンチ１７の底面及び側壁の酸化膜の成
長速度よりも速いので、図５に示すように切除面１８上
で成長する酸化膜の膜厚をトレンチの底面及び側壁の酸
化膜の膜厚よりも厚くすることができ、トレンチ１７の
底面の膜厚と側壁の膜厚とが等しく、かつ切除面１８で
の膜厚がこれらの膜厚よりも厚いゲート絶縁膜１５を形
成する事が可能になる。
【００２０】その後、全面にポリシリコンを堆積してト
レンチ内を充填した後に、これをパターニングすること
により、図１に示すようなトレンチ型のパワーＭＯＳＦ
ＥＴを製造する事ができる。以上説明したように、本実
施形態に係る半導体装置の製造方法によれば、基板面の
面方位が（１００）であってオリエンテーション・フラ
ット面１０の面方位が（１１０）である半導体基板１１
を用意し、トレンチ１７を形成するときにその形成方向
をオリエンテーション・フラット面１０と４５°の角を
なすように形成しているので、オリエンテーション・フ
ラット面１０の面方位とトレンチ１７の側壁の面方位を
ともに（１００）になる。
レンチ内を充填した後に、これをパターニングすること
により、図１に示すようなトレンチ型のパワーＭＯＳＦ
ＥＴを製造する事ができる。以上説明したように、本実
施形態に係る半導体装置の製造方法によれば、基板面の
面方位が（１００）であってオリエンテーション・フラ
ット面１０の面方位が（１１０）である半導体基板１１
を用意し、トレンチ１７を形成するときにその形成方向
をオリエンテーション・フラット面１０と４５°の角を
なすように形成しているので、オリエンテーション・フ
ラット面１０の面方位とトレンチ１７の側壁の面方位を
ともに（１００）になる。
【００２１】その後、トレンチ１７の角部を除去して面
方位が（１１０）となる切除面１８を形成し、酸化する
ことでゲート絶縁膜１５を形成しているので、トレンチ
１７の底面の膜厚と側壁の膜厚とが等しく、かつ切除面
１８での膜厚がこれらの膜厚よりも厚いゲート絶縁膜１
５を形成する事ができ、図１に示すような本実施形態に
係る半導体装置を製造することが可能になる。
方位が（１１０）となる切除面１８を形成し、酸化する
ことでゲート絶縁膜１５を形成しているので、トレンチ
１７の底面の膜厚と側壁の膜厚とが等しく、かつ切除面
１８での膜厚がこれらの膜厚よりも厚いゲート絶縁膜１
５を形成する事ができ、図１に示すような本実施形態に
係る半導体装置を製造することが可能になる。
【００２２】また、本実施形態においてはセルＣＬを４
５°回転させることでトレンチ１７の側壁の面方位を
（１００）となるようにしているので、オリエンテーシ
ョン・フラット面１０が（１００）になるような特注の
基板を用いなくて済み、オリエンテーション・フラット
面が（１１０）という一般的に用いられる基板を使用す
る事ができるので、汎用性が高いという利点もある。
５°回転させることでトレンチ１７の側壁の面方位を
（１００）となるようにしているので、オリエンテーシ
ョン・フラット面１０が（１００）になるような特注の
基板を用いなくて済み、オリエンテーション・フラット
面が（１１０）という一般的に用いられる基板を使用す
る事ができるので、汎用性が高いという利点もある。
【００２３】
【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、トレンチの側壁の膜厚と、底面の膜厚
とがほぼ同じであるため、トレンチ底部の絶縁耐量低下
を抑止する事が可能になる。また、角部が切除されてな
だらかになっているためこの部分で電界が集中しにくく
なっており、しかも角部でのゲート絶縁膜の膜厚が他の
領域よりも厚くなっているので、トレンチの開口側の角
部に電界が集中することにより、ゲート絶縁膜が破壊し
てしまうなどという問題を抑止する事が可能になる。
体装置によれば、トレンチの側壁の膜厚と、底面の膜厚
とがほぼ同じであるため、トレンチ底部の絶縁耐量低下
を抑止する事が可能になる。また、角部が切除されてな
だらかになっているためこの部分で電界が集中しにくく
なっており、しかも角部でのゲート絶縁膜の膜厚が他の
領域よりも厚くなっているので、トレンチの開口側の角
部に電界が集中することにより、ゲート絶縁膜が破壊し
てしまうなどという問題を抑止する事が可能になる。
【００２４】また、本発明に係る半導体装置の製造方法
によれば、基板面の面方位が（１００）でオリエンテー
ション・フラット面の面方位が（１１０）である半導体
基板を用意し、トレンチの形成方向をオリエンテーショ
ン・フラット面と４５°の角をなすように形成してトレ
ンチの側壁の面方位を（１００）にしたのちに、トレン
チの角部を除去して面方位が（１１０）となる切除面を
形成し、酸化することでゲート絶縁膜を形成しているの
で、トレンチの底面の膜厚と側壁の膜厚とが等しく、か
つ角部での膜厚がこれらの膜厚よりも厚いゲート絶縁膜
を形成する事ができ、上述の作用効果を奏する本発明に
係る半導体装置を製造する事が可能になる。
によれば、基板面の面方位が（１００）でオリエンテー
ション・フラット面の面方位が（１１０）である半導体
基板を用意し、トレンチの形成方向をオリエンテーショ
ン・フラット面と４５°の角をなすように形成してトレ
ンチの側壁の面方位を（１００）にしたのちに、トレン
チの角部を除去して面方位が（１１０）となる切除面を
形成し、酸化することでゲート絶縁膜を形成しているの
で、トレンチの底面の膜厚と側壁の膜厚とが等しく、か
つ角部での膜厚がこれらの膜厚よりも厚いゲート絶縁膜
を形成する事ができ、上述の作用効果を奏する本発明に
係る半導体装置を製造する事が可能になる。
【００２５】さらに、本発明においてセルをオリエンテ
ーション・フラット面と４５°の角をなすようにして溝
の側壁の面方位を（１００）となるようにしているの
で、オリエンテーション・フラット面が（１００）にな
るような特注の基板を用いなくて済み、汎用性が高くな
る。
ーション・フラット面と４５°の角をなすようにして溝
の側壁の面方位を（１００）となるようにしているの
で、オリエンテーション・フラット面が（１００）にな
るような特注の基板を用いなくて済み、汎用性が高くな
る。
【図１】本発明の実施形態に係る半導体装置の構造を説
明する断面図である。
明する断面図である。
【図２】本発明の実施形態に係る半導体装置の製造に用
いる半導体基板を説明する図である。
いる半導体基板を説明する図である。
【図３】本発明の実施形態に係る半導体装置の製造方法
を説明する第１の断面図である。
を説明する第１の断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法
を説明する第２の断面図である。
を説明する第２の断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法
を説明する第３の断面図である。
を説明する第３の断面図である。
【図６】従来例に係る半導体装置の製造に用いる半導体
基板を説明する図である。
基板を説明する図である。
【図７】従来例に係る半導体装置の構造を説明する断面
図である。
図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 五十嵐 保裕 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (4)
- 【請求項１】 基板面の面方位が（１００）であってオ
リエンテーション・フラット面の面方位が（１１０）で
ある一導電型の半導体基板と、 前記半導体基板の表層に形成された一導電型のドレイン
領域と、 前記ドレイン領域の表層に設けられた逆導電型のチャネ
ル領域と、 前記チャネル領域と前記ドレイン領域とを貫通して形成
された溝であって、その側壁の面方位が前記オリエンテ
ーション・フラット面に対して４５°の角をなして（１
００）となり、かつ開口の角部が切除され、切除後に露
出する面の面方位が（１１０）となる溝と、 前記溝の内壁及び前記角部を被覆するように設けられた
ゲート絶縁膜と、 前記ゲート絶縁膜上に設けられ、前記溝を充填するよう
に形成されたゲート電極と、 前記溝の近傍に設けられ、一導電型の不純物拡散層より
なるソース領域とを有する事を特徴とする半導体装置。 - 【請求項２】 前記半導体基板は、シリコン基板からな
り、 前記ゲート絶縁膜は、前記トレンチの内壁及び角部を酸
化して得られるシリコン酸化膜であることを特徴とする
請求項１記載の半導体装置。 - 【請求項３】 基板表面の面方位が（１００）であって
オリエンテーション・フラット面の面方位が（１１０）
である一導電型の半導体基板の表層に一導電型のドレイ
ン領域層を形成し、前記ドレイン領域層の表層に逆導電
型のチャネル領域層を形成する工程と、 前記半導体基板の表面に第１の絶縁膜を形成し、前記チ
ャネル領域層に一導電型の不純物を注入・拡散してソー
ス領域を形成する工程と、 前記ソース領域近傍の領域の前記第１の絶縁膜及び前記
半導体基板を選択的にエッチングして、側壁の面方位が
前記オリエンテーション・フラット面の面方位と４５°
の角をなして（１００）になる溝を形成する工程と、 前記溝の開口の角部を選択的に除去し、除去された後に
現れる面の面方位を（１１０）とする工程と、 前記溝の内壁及び前記角部を酸化して、第２の絶縁膜を
形成する工程と、 前記溝を充填し、かつ前記半導体基板全面を被覆する導
電体層を形成する工程と、 前記導電体層をエッチングにより除去し、前記溝内に残
存させてゲート電極を形成する工程とを有する事を特徴
とする半導体装置の製造方法。 - 【請求項４】 基板表面の面方位が（１００）であって
オリエンテーション・フラット面の面方位が（１１０）
であって、該オリエンテーション・フラット面に平行に
なるように、矩形のチップ領域が複数マトリクス状に配
置されてなる一導電型の半導体基板を用意する工程と、 該半導体基板の前記チップ領域内に、各々が前記チップ
領域の一辺と４５°の角をなすような複数のセルをマト
リクス状に配置する工程と、 前記半導体基板の表層に一導電型のドレイン領域層を形
成し、前記ドレイン領域層の表層に逆導電型のチャネル
領域層を形成する工程と、 前記半導体基板の表面に第１の絶縁膜を形成し、前記チ
ャネル領域層に一導電型の不純物を注入・拡散してソー
ス領域を形成する工程と、 前記ソース領域近傍の領域の前記第１の絶縁膜及び前記
半導体基板を選択的にエッチングし、前記セルの一辺と
平行に配置され、その側壁が（１００）となる溝を形成
する工程と、 前記溝の開口の角部を選択的に除去し、除去された後に
現れる面の面方位を（１１０）とする工程と、 前記溝の内壁及び前記角部を酸化して、第２の絶縁膜を
形成する工程と、 前記溝を充填し、かつ前記半導体基板全面を被覆する導
電体層を形成する工程と、 前記導電体層をエッチングにより除去し、前記溝内に残
存させてゲート電極を形成して、前記セル内に複数のト
ランジスタを形成する工程とを有する事を特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31385296A JP3667906B2 (ja) | 1996-11-25 | 1996-11-25 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31385296A JP3667906B2 (ja) | 1996-11-25 | 1996-11-25 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10154810A true JPH10154810A (ja) | 1998-06-09 |
| JP3667906B2 JP3667906B2 (ja) | 2005-07-06 |
Family
ID=18046287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31385296A Expired - Fee Related JP3667906B2 (ja) | 1996-11-25 | 1996-11-25 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3667906B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6495883B2 (en) | 2001-02-06 | 2002-12-17 | Denso Corporation | Trench gate type semiconductor device and method of manufacturing |
| JP2003017698A (ja) * | 2001-07-04 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US6534836B1 (en) * | 1999-10-25 | 2003-03-18 | Seiko Instruments Inc. | MOSFET semiconductor device |
| JP2004047967A (ja) * | 2002-05-22 | 2004-02-12 | Denso Corp | 半導体装置及びその製造方法 |
| WO2004114384A1 (ja) * | 2003-06-17 | 2004-12-29 | Shin-Etsu Handotai Co.,Ltd. | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| EP1271642A3 (en) * | 2001-06-22 | 2005-09-21 | Sharp Kabushiki Kaisha | Method for evaluating dependence of properties of semiconductor substrate on plane orientation and semiconductor device using the same |
| US7091555B2 (en) | 2003-04-02 | 2006-08-15 | Rohm Co., Ltd. | Semiconductor device for switching |
| JP2007059459A (ja) * | 2005-08-22 | 2007-03-08 | Fuji Electric Device Technology Co Ltd | Ｍｏｓ型半導体素子 |
| JP2010034572A (ja) * | 2002-05-22 | 2010-02-12 | Denso Corp | 半導体装置及びその製造方法 |
| US8399915B2 (en) | 2007-05-08 | 2013-03-19 | Rohm Co., Ltd. | Semiconductor device |
| WO2013042333A1 (ja) * | 2011-09-22 | 2013-03-28 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
| CN104247028A (zh) * | 2012-04-27 | 2014-12-24 | 罗姆股份有限公司 | 半导体装置以及半导体装置的制造方法 |
| CN104541378A (zh) * | 2012-08-17 | 2015-04-22 | 罗姆股份有限公司 | 半导体装置 |
| WO2016031252A1 (en) * | 2014-08-28 | 2016-03-03 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device with trench gate |
| CN105609559A (zh) * | 2014-11-19 | 2016-05-25 | 英派尔科技开发有限公司 | 功率晶体管中的输出电容降低 |
-
1996
- 1996-11-25 JP JP31385296A patent/JP3667906B2/ja not_active Expired - Fee Related
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534836B1 (en) * | 1999-10-25 | 2003-03-18 | Seiko Instruments Inc. | MOSFET semiconductor device |
| US6495883B2 (en) | 2001-02-06 | 2002-12-17 | Denso Corporation | Trench gate type semiconductor device and method of manufacturing |
| EP1271642A3 (en) * | 2001-06-22 | 2005-09-21 | Sharp Kabushiki Kaisha | Method for evaluating dependence of properties of semiconductor substrate on plane orientation and semiconductor device using the same |
| US7141506B2 (en) | 2001-06-22 | 2006-11-28 | Sharp Kabushiki Kaisha | Method for evaluating dependence of properties of semiconductor substrate on plane orientation and semiconductor device using the same |
| JP2003017698A (ja) * | 2001-07-04 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2004047967A (ja) * | 2002-05-22 | 2004-02-12 | Denso Corp | 半導体装置及びその製造方法 |
| JP2010034572A (ja) * | 2002-05-22 | 2010-02-12 | Denso Corp | 半導体装置及びその製造方法 |
| US7091555B2 (en) | 2003-04-02 | 2006-08-15 | Rohm Co., Ltd. | Semiconductor device for switching |
| WO2004114384A1 (ja) * | 2003-06-17 | 2004-12-29 | Shin-Etsu Handotai Co.,Ltd. | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| CN100428411C (zh) * | 2003-06-17 | 2008-10-22 | 信越半导体株式会社 | 制造硅外延晶片的方法和硅外延晶片 |
| JP2007059459A (ja) * | 2005-08-22 | 2007-03-08 | Fuji Electric Device Technology Co Ltd | Ｍｏｓ型半導体素子 |
| US8399915B2 (en) | 2007-05-08 | 2013-03-19 | Rohm Co., Ltd. | Semiconductor device |
| WO2013042333A1 (ja) * | 2011-09-22 | 2013-03-28 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
| US9018699B2 (en) | 2011-09-22 | 2015-04-28 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor element and method for fabricating the same |
| JP5209152B1 (ja) * | 2011-09-22 | 2013-06-12 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
| CN104247028B (zh) * | 2012-04-27 | 2018-03-06 | 罗姆股份有限公司 | 半导体装置以及半导体装置的制造方法 |
| EP2843707A4 (en) * | 2012-04-27 | 2015-12-02 | Rohm Co Ltd | SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD FOR A SEMICONDUCTOR COMPONENT |
| US9536998B2 (en) | 2012-04-27 | 2017-01-03 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| CN104247028A (zh) * | 2012-04-27 | 2014-12-24 | 罗姆股份有限公司 | 半导体装置以及半导体装置的制造方法 |
| EP3584843A1 (en) * | 2012-04-27 | 2019-12-25 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| CN104541378A (zh) * | 2012-08-17 | 2015-04-22 | 罗姆股份有限公司 | 半导体装置 |
| EP2887401A4 (en) * | 2012-08-17 | 2016-04-20 | Rohm Co Ltd | SEMICONDUCTOR COMPONENT |
| CN110010462A (zh) * | 2012-08-17 | 2019-07-12 | 罗姆股份有限公司 | 半导体装置 |
| EP3651207A1 (en) * | 2012-08-17 | 2020-05-13 | Rohm Co., Ltd. | Semiconductor device |
| WO2016031252A1 (en) * | 2014-08-28 | 2016-03-03 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device with trench gate |
| CN105609559A (zh) * | 2014-11-19 | 2016-05-25 | 英派尔科技开发有限公司 | 功率晶体管中的输出电容降低 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3667906B2 (ja) | 2005-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400846B2 (ja) | トレンチ構造を有する半導体装置およびその製造方法 | |
| US7855413B2 (en) | Diode with low resistance and high breakdown voltage | |
| JP2539777B2 (ja) | 半導体素子の形成方法 | |
| JP3157357B2 (ja) | 半導体装置 | |
| JPH06350090A (ja) | 半導体装置の製造方法 | |
| US4486943A (en) | Zero drain overlap and self aligned contact method for MOS devices | |
| JPH0560649B2 (ja) | ||
| JPH10154810A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0574806A (ja) | 半導体装置及びその製造方法 | |
| JPH1168102A (ja) | 半導体装置の製造方法 | |
| JP3854136B2 (ja) | 半導体素子のトランジスタ及びその製造方法 | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| JPH0348656B2 (ja) | ||
| JP3022714B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002299618A (ja) | 半導体装置とその製造方法 | |
| JP3490857B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2003273354A (ja) | 半導体装置およびその製造方法 | |
| JP3781087B2 (ja) | 高速バイポーラトランジスタ及びその製造方法 | |
| US4981812A (en) | Process for fabricating a semiconductor read only memory | |
| JP2001036074A (ja) | 半導体装置およびその製造方法 | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| JP3253846B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004235247A (ja) | 半導体装置の製造方法 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0155512B1 (ko) | 쌍극자 트랜지스터의 컬렉터 싱커 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |