WO2009084332A1

WO2009084332A1 - 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機

Info

Publication number: WO2009084332A1
Application number: PCT/JP2008/070494
Authority: WO
Inventors: Toshinori Sugihara; Atsushi Ban; Toshihide Tsubata
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2007-12-27
Filing date: 2008-11-11
Publication date: 2009-07-09
Anticipated expiration: 2010-06-27
Also published as: US20100265410A1; US8542228B2; CN101896961A

Abstract

　１つの画素列に対応して第１および第２データ信号線が設けられ、該画素列に含まれる画素を２つずつ対にした場合に、各対の一方の画素は第１データ信号線（例えば、Ｓ１ａ）に接続されるとともに他方の画素は第２データ信号線（例えば、Ｓ１Ａ）に接続され、この２つの画素それぞれに接続する走査信号線（例えば、Ｇ１・Ｇ２）が１水平走査期間内に同時選択されることによって第１および第２のデータ信号線（Ｓ１ａ・Ｓ１Ａ）から上記２つの画素に信号電位が書き込まれる液晶表示装置であって、第１および第２のデータ信号線（Ｓ１ａ・Ｓ１Ａ）には、各水平走査期間（１Ｈ）において、予備電位が供給された後に上記信号電位が供給される。これにより、大型・高精細または高速駆動等、２ライン同時走査を行ってもフル充電が難しい液晶表示装置の表示品位が高められる。

Description

液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機

　本発明は、同一の画素列に含まれる複数の画素に同時書き込みを行う液晶表示装置に関する。

　液晶表示装置の大型・高精細化が進んでおり、これに伴う画素数の増加やデータ信号線の配線抵抗等の増大によって画素を十分に充電することが難しくなってきている。ここで、特許文献１には、１つの画素列に対して２本のデータ信号線を設け、列方向（データ信号線に沿った方向）に隣接する２つの画素それぞれに接続する走査信号線を同時選択する手法（２ライン同時走査）が開示されている。この手法によれば、列方向に隣接する２つの画素に同時に信号電位を書き込めるため、各画素の充電時間を増加させてその充電率を高めることができる。
日本国公開特許公報「特開平１０－２５３９８７号公報（１９９８年９月２５日公開）」

　しかしながら、近年ではさらなる大型・高精細化に加えて高速駆動（画面の書き換え周波数を高めた駆動）も望まれており、特許文献１記載の手法を用いても充電時間が十分でない場合がでてきている。ここで本願発明者らは、このようなフル充電が難しい場合に特許文献１記載のように各データ信号線に供給する信号電位の極性をフレームごとに反転させると、一水平走査期間前に同一データ信号線に供給された信号電位のレベル相異によって現水平走査期間の到達電位（充電率）がばらつくという問題点があることを見出した。

　本発明は、上記課題に鑑みてなされたものであり、その目的は、大型、高精細あるいは高速駆動等、２ライン同時走査を行ってもフル充電が難しい液晶表示装置の表示品位を高める点にある。

　本発明の液晶表示装置は、走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２のデータ信号線とを備え、各画素は１本の走査信号線に接続され、上記画素列に含まれる画素を２つずつ対にした場合に、各対の一方の画素は第１のデータ信号線に接続されるとともに他方の画素は第２のデータ信号線に接続され、対をなす２つの画素それぞれに接続する走査信号線が１水平走査期間内に同時選択されることによって第１および第２のデータ信号線から該２つの画素に信号電位が書き込まれる液晶表示装置であって、上記第１および第２のデータ信号線には、各水平走査期間において、予備電位が供給された後に上記信号電位が供給されることを特徴とする。

　このように、各水平走査期間において、データ信号線に予備電位を供給した後に信号電位（データ信号に対応する電位）を供給することで、１水平走査期間前に供給された信号電位に関わりなく画素の充電波形を概ね揃えることができる。これにより、大型、高精細あるいは高速駆動等、２ライン同時走査を行ってもフル充電が難しい液晶表示装置において、１水平走査期間前に供給された信号電位のレベル相異に起因する現水平走査期間の到達電位（充電率）のばらつきを抑制することができる。

　本液晶表示装置では、上記信号電位の極性が１水平走査期間ごとに反転する構成とすることもできる。こうすれば、上記ばらつきをさらに抑制することができる。なお、上記信号電位の極性をｎ水平走査期間（ｎは２以上の整数）ごとに反転させてもよいし、１垂直走査期間（１フレーム）ごとに反転する構成とすることもできる。

　本液晶表示装置では、上記予備電位が一定値となっている構成とすることもできる。こうすれば、予備電位を供給するための構成を簡易化することができる。この場合、上記一定値を、信号電位のレンジの中央値としてもよいし、共通電位（Ｖｃｏｍ）や黒表示に対応する信号電位に等しい電位としてもよい。

　本液晶表示装置では、上記予備電位が、一水平走査期間前に同一データ信号線に供給された信号電位と現水平走査期間の信号電位とに基づいて決定された値となっている構成とすることもできる。こうすれば、上記ばらつきを一層抑制することができる。

　本液晶表示装置では、走査信号線の走査期間と走査期間との間に、上記予備電位の供給タイミングに合わせた中途選択期間が設けられ、この中途選択期間に、該走査信号線に接続する画素へ上記予備電位が書き込まれる構成とすることもできる。こうすれば、各画素において、１フレーム期間の一定期間は入力映像（データ信号）を表示する一方、残りの期間は予備電位に対応する表示となるため、予備電位を黒表示あるいはそれに近い階調表示にしておけば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　本発明の液晶表示装置は、走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２のデータ信号線とを備え、各画素は１本の走査信号線に接続され、上記画素列に含まれる画素を２つずつ対にした場合に、各対の一方の画素は第１のデータ信号線に接続されるとともに他方の画素は第２のデータ信号線に接続され、対をなす２つの画素それぞれに接続する走査信号線が１水平走査期間内に同時選択されることによって第１および第２のデータ信号線から該２つの画素に信号電位が書き込まれる液晶表示装置であって、上記信号電位の極性が１水平走査期間ごとに反転することを特徴とする。

　このように、データ信号線に供給する信号電位を１水平走査期間ごとに反転させることで、１水平走査期間前に供給された信号電位に関わりなく画素の充電波形をほぼ揃えることができる。これにより、大型、高精細あるいは高速駆動等、２ライン同時走査を行ってもフル充電が難しい液晶表示装置において、１水平走査期間前に供給された信号電位のレベル相異に起因する現水平走査期間の到達電位（充電率）のばらつきを大幅に抑制することができる。

　本液晶表示装置では、第１および第２のデータ信号線には互いに逆極性の信号電位が供給され、上記画素列の所定画素を数え始めの１番目の画素とし、走査方向に数えて奇数番目の１画素と偶数番目の１画素とを対として各対に順序を付して考えた場合に、順序が連続する２つの対では、一方の対に含まれる奇数番目の画素が接続するデータ信号線と、他方の対に含まれる奇数番目の画素が接続するデータ信号線とが異なっており、上記順序に従って対が選ばれ、選ばれた対の２つの画素それぞれに接続する走査信号線が同時選択されることを特徴とする。例えば、各対の２つの画素が隣接し、上記画素列の所定画素を数え始めの１番目の画素とし、走査方向に数えて２×ｉ＋１番目（ｉは自然数）の画素以外は前段の画素と異なるデータ信号線に接続される一方、２×ｉ＋１番目の画素は前段の画素と同じデータ信号線に接続され、走査信号線が、所定画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていく構成とする。こうすれば、各画素列をドット反転させることができ、フリッカを抑制することができる。

　本液晶表示装置では、第１および第２のデータ信号線には互いに逆極性の信号電位が供給され、上記画素列の所定画素を数え始めの１番目の画素とし、奇数番目の１画素と偶数番目の１画素とを対とするとともにｎ個（ｎは２以上の整数）の対を１グループとし、各グループに順序を付して考えた場合に、同一のグループでは、各対の２つの画素が異なるデータ信号線に接続されるとともに、ｎが２以上の場合には奇数番目の各画素が同一のデータ信号線に接続されており、連続する２つのグループ間では、一方のグループに含まれる奇数番目の画素が接続するデータ信号線と、他方のグループに含まれる奇数番目の画素が接続するデータ信号線とが異なっており、上記順序に従ってグループが選ばれ、選ばれたグループ内で、対をなす２つの画素それぞれに接続する走査信号線の同時選択が行われ、この同時選択が各対につき順次行われることを特徴とする。

　例えば、上記所定画素を数え始めの１番目の画素とし、走査方向に数えて２×ｎ×ｉ＋１番目の画素以外は前段の画素と異なるデータ信号線に接続される一方、２×ｎ×ｉ＋１番目の画素は前段の画素と同じデータ信号線に接続され、走査信号線が、所定画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていく構成とする。こうすれば、各画素列をドット反転させることができ、フリッカを抑制することができる。

　本液晶表示装置では、第１および第２のデータ信号線には互いに逆極性の信号電位が供給され、上記画素列の所定画素を数え始めの１番目の画素とし、走査方向に数えて奇数番目の１画素と偶数番目の１画素とを対として各対に順序を付して考えた場合に、各対の２つの画素が異なるデータ信号線に接続されるとともに、連続する２つの対については、一方の対に含まれる奇数番目の画素が接続するデータ信号線と、他方の対に含まれる奇数番目の画素が接続するデータ信号線とが同一であり、上記順序に従って対が選ばれ、選ばれた対の２つの画素それぞれに接続する走査信号線が同時選択される構成とすることもできる。例えば、対をなす２つの画素が隣接し、上記所定画素よりも走査方向側に位置する各画素は、前段の画素と異なるデータ信号線に接続され、走査信号線は、所定画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていく構成とする。こうすれば、各画素列をドット反転させることができ、フリッカを抑制することができる。

　上記液晶表示装置では、１つの画素行に含まれる各画素は同一の走査信号線に接続され、隣接する２つの画素列の一方に対応する第１のデータ信号線と、該２つの画素列の他方に対応する第１のデータ信号線とには同極性の信号電位が供給され、行方向に隣り合う画素間では、第１および第２のデータ信号線との接続関係が逆になっている構成とすることもできる。こうすれば、各画素列に加えて各画素行についてもドット反転させることができ、フリッカをさらに抑制することができる。

　本液晶表示装置では、１つの画素列の両側に該画素列に対応する第１および第２のデータ信号線が配され、隣接する２つの画素列の一方に対応する第１のデータ信号線と該２つの画素列の他方に対応する第１のデータ信号線とが画素列を挟むことなく隣接するか、あるいは該２つの画素列の一方に対応する第２のデータ信号線と該２つの画素列の他方に対応する第２のデータ信号線とが画素列を挟むことなく隣接している構成とすることもできる。こうすれば、画素列を挟むことなく隣接する２本のデータ信号線に同極性の信号電位が供給されるため、この２本のデータ信号線間の寄生容量に起因する電力消費を抑制でき、ソースドライバの負荷が小さくなる。

　本液晶表示装置では、１つの画素列の両側に該画素列に対応する第１および第２のデータ信号線が配され、隣接する２つの画素列の一方に対応する第１のデータ信号線と該２つの画素列の他方に対応する第２のデータ信号線とが画素列を挟むことなく隣接するか、あるいは該２つの画素列の一方に対応する第２のデータ信号線と該２つの画素列の他方に対応する第１のデータ信号線とが画素列を挟むことなく隣接している構成とすることもできる。

　本液晶表示装置では、上記第１および第２のデータ信号線には互いに同極性の信号電位が供給され、上記画素列の所定画素を数え始めの１番目の画素とし、走査方向に数えて奇数番目にあたる２画素を対とするとともに偶数番目にあたる２画素を対とし、奇数番目にあたる２画素からなる対と、偶数番目にあたる２画素からなる対とを交互に順序付けて考えた場合に、各対の２つの画素が異なるデータ信号線に接続されており、上記順序に従って対が選ばれ、選ばれた対の２つの画素それぞれに接続する走査信号線が同時選択される構成とすることもできる。こうすれば、各画素列をドット反転させることができ、フリッカを抑制することができる。

　本液晶表示装置では、第１および第２のデータ信号線のいずれかに接続され、第１および第２のデータ信号線には互いに同極性の信号電位が供給され、上記画素列の所定画素を数え始めの１番目の画素とし、走査方向に数えて奇数番目にあたる２画素を対とするとともに偶数番目にあたる２画素を対とし、奇数番目にあたる２つの画素の対をｎ個含むグループと、偶数番目にあたる２つの画素の対をｎ個含むグループとを交互に順序付けて考えた場合に、各対の２つの画素が異なるデータ信号線に接続されており、上記順序に従ってグループが選ばれ、選ばれたグループ内で、対をなす２つの画素それぞれに接続する走査信号線の同時選択が行われ、この同時選択が各対につき順次行われる構成とすることもできる。こうすれば、各画素列をドット反転させることができ、フリッカを抑制することができる。

　上記液晶表示装置では、隣り合う２つの画素列の一方に対応する第１および第２のデータ信号線に供給される信号電位の極性と、該２つの画素列の他方に対応する第１および第２のデータ信号線に供給される信号電位の極性とが異なっている構成とすることもできる。
こうすれば、各画素列に加えて各画素行についてもドット反転させることができ、フリッカをさらに抑制することができる。

　上記液晶表示装置では、電位制御可能な保持容量配線（例えば、保持容量配線信号が供給される保持容量配線）を複数備え、上記１つの画素には、第１および第２のトランジスタと、第１および第２の画素電極とが含まれ、該第１および第２の画素電極は、それぞれ第１および第２のトランジスタを介して同一のデータ信号線に接続され、上記第１および第２のトランジスタは上記１本の走査信号線に接続され、上記第１および第２の画素電極は、それぞれ異なる保持容量配線と保持容量を形成している構成とすることもできる。こうすれば、例えば、１つの画素に明副画素と暗副画素とを形成して中間調を表示することによって中間調表示時の白浮き等の抑制することができ、視野角特性の向上を図ることができる。

　上記液晶表示装置では、列方向に隣り合う２つの画素に対応して１本の保持容量配線が設けられ、上記２つの画素の一方に設けられた第１あるいは第２の画素電極と上記２つの画素領域の他方に設けられた第１あるいは第２の画素電極とが、この保持容量配線と保持容量を形成している構成とすることもできる。こうすれば、２つの画素行で１本の保持容量配線を共有することができ、保持容量配線の数を低減することができる。

　上記液晶表示装置では、第１および第２のデータ信号線には互いに逆極性の信号電位が供給される構成とすることもできる。また、第１および第２のデータ信号線には同極性の信号電位が供給され、隣り合う２つの画素列の一方に対応する第１および第２のデータ信号線に供給される信号電位の極性と、該２つの画素列の他方に対応する第１および第２のデータ信号線に供給される信号電位の極性とが異なっている構成とすることもできる。こうすれば、各画素列をドット反転あるいはＶライン反転させることが容易となる。

　本液晶表示装置では、上記第１および第２のデータ信号線の一方が上記画素列の一方の側に配されるとともに、他方が上記画素列と重なるように配されている構成とすることもできる。こうすれば、画素列の両側に該画素列に対応するデータ信号線を配置する構成に比べてデータ信号線同士の距離を広く保つことができる。これにより、データ信号線同士の短絡率を減少させることができ、製造歩留まりを高めることができる。

　本液晶表示装置では、同時選択される各走査信号線は、液晶パネル内で接続されるか、あるいは走査信号線を駆動するゲートドライバの同一出力端子に接続されている構成とすることもできる。

　本液晶表示装置では、表示部に複数の領域が設けられるとともに、各領域に上記データ信号線および走査信号線並びに画素が設けられ、これらが領域ごとに個別駆動される構成とすることもできる。

　本液晶表示装置は、１秒間に表示するコマ数（例えば、フレーム数、サブフレーム数、フィールド数）が６０よりも多い液晶表示装置（例えば、１２０コマ／秒の液晶表示装置）に好適である。また、本液晶表示装置は、走査信号線が２１６０本のデジタルシネマ規格の表示装置や走査信号線が４３２０本のスーパーハイビジョン規格の表示装置にも好適である。

　本液晶表示装置では、予備電位をＶｒ、同一データ信号線に一水平走査期間前に供給された信号電位をＶｐ、現水平走査期間の信号電位をＶｑ、共通電極の電位をＶｃｏｍとして、Ｖｒ＝Ｖｑ＋{（Ｖｑ－Ｖｃｏｍ）－（Ｖｐ－Ｖｃｏｍ）}／２を満たすように設定されている構成とすることもできる。

　本液晶表示装置では、予備電位の供給期間が、データ信号線の時定数の９０～１００パーセントである構成とすることもできる。

　本液晶表示装置の駆動方法は、走査信号線の延伸方向を行方向とすれば、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２のデータ信号線とを備え、各画素は１本の走査信号線に接続され、上記画素列に含まれる画素を２つずつ対にした場合に、各対の一方の画素は第１のデータ信号線に接続されるとともに他方の画素は第２のデータ信号線に接続された液晶表示装置に対し、対をなす２つの画素それぞれに接続する走査信号線を１水平走査期間内に同時選択することによって第１および第２のデータ信号線に供給する信号電位を該２つの画素に書き込むであって、上記第１および第２のデータ信号線には、各水平走査期間において、予備電位を供給した後に上記信号電位を供給することを特徴とする。

　本液晶表示装置の駆動方法は、走査信号線の延伸方向を行方向とすれば、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２のデータ信号線とを備え、各画素は１本の走査信号線に接続され、上記画素列に含まれる画素を２つずつ対にした場合に、各対の一方の画素は第１のデータ信号線に接続されるとともに他方の画素は第２のデータ信号線に接続された液晶表示装置に対し、対をなす２つの画素それぞれに接続する走査信号線を１水平走査期間内に同時選択することによって第１および第２のデータ信号線に供給する信号電位を該２つの画素に書き込む液晶表示装置の駆動方法であって、上記信号電位の極性を１水平走査期間ごとに反転させることを特徴とする。

　本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。

　以上のように、本液晶表示装置によれば、大型、高精細あるいは高速駆動等、２ライン同時走査を行ってもフル充電が難しい液晶表示装置において、１水平走査期間前に供給された信号電位のレベル相異に起因する現水平走査期間の到達電位（充電率）のばらつきを抑制することができる。

（ａ）は実施の形態１にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。（ａ）は図１（ａ）に示す表示部の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態１にかかる他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。（ａ）は図３（ａ）に示す表示部の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態２にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。図５（ａ）に示す表示部の駆動方法を示すタイミングチャートである。（ａ）は図５（ａ）に示す表示部の他の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態２にかかる他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。図８（ａ）に示す表示部の駆動方法を示すタイミングチャートである。（ａ）は図８（ａ）に示す表示部の他の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態３にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。（ａ）は図１１（ａ）に示す表示部の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態４にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。（ａ）は図１３（ａ）に示す表示部の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態５にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。（ａ）は図１５（ａ）に示す表示部の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態５にかかる他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。（ａ）は図１７（ａ）に示す表示部の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態５にかかるさらに他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。（ａ）は図１９（ａ）に示す表示部の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態５にかかるさらに他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。（ａ）は図２１（ａ）に示す表示部の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態６にかかる液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。図２３（ａ）に示す表示部の駆動方法を示すタイミングチャートである。（ａ）は図２３（ａ）に示す表示部の他の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態６にかかる他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。図２６（ａ）に示す表示部の駆動方法を示すタイミングチャートである。（ａ）は図２６（ａ）に示す表示部の他の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態６にかかるさらに他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。図２９（ａ）に示す表示部の駆動方法を示すタイミングチャートである。（ａ）は実施の形態６にかかるさらに他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。図３１に示す表示部の駆動方法を示すタイミングチャートである。（ａ）は実施の形態７にかかる他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。（ａ）は図３３（ａ）に示す表示部の他の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態７にかかる他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図である。（ａ）は図３５（ａ）に示す表示部の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態８にかかる他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｅ）は該表示部の駆動方法を示す模式図である。図３７（ａ）に示す表示部の駆動方法を示すタイミングチャートである。（ａ）は図３７（ａ）に示す表示部の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。（ａ）は実施の形態８にかかる他の液晶表示装置の表示部を示す模式図であり、（ｂ）～（ｃ）は該表示部の駆動方法を示す模式図である。図４０（ａ）に示す表示部の駆動方法を示すタイミングチャートである。（ａ）は図４０（ａ）に示す表示部の他の駆動方法を示すタイミングチャートであり、（ｂ）は該駆動方法の変形例を示すタイミングチャートである。データ信号線に供給する信号電位の極性を１垂直走査期間ごとに反転させる場合の、１水平走査期間前に供給された電位レベルによる現水平走査期間の到達電位のばらつきを示す波形図である。データ信号線に供給する信号電位の極性を１垂直走査期間ごとに反転させつつ１水平走査期間の冒頭にデータ信号線にリフレッシュ電位を供給する場合の、１水平走査期間前に供給された電位レベルによる現水平走査期間の到達電位のばらつきを示す波形図である。データ信号線に供給する信号電位の極性を１水平走査期間ごとに反転させつつ１水平走査期間の冒頭にデータ信号線にリフレッシュ電位を供給する場合の、１水平走査期間前に供給された電位レベルによる現水平走査期間の到達電位のばらつきを示す波形図である。データ信号線に供給する信号電位の極性を１水平走査期間ごとに反転させる場合の、１水平走査期間前に供給された電位レベルによる現水平走査期間の到達電位のばらつきを示す波形図である。本液晶表示装置（非画素分割方式）の構成を示すブロック図である。本液晶表示装置（画素分割方式）の構成を示すブロック図である。本液晶表示装置（非画素分割方式）の他の構成（領域分割駆動の構成）を示すブロック図である。本液晶表示装置（画素分割方式）の他の構成（領域分割駆動の構成）を示すブロック図である。（ａ）は本液晶表示装置のゲートドライバの構成を示すブロック図であり、（ｂ）は本液晶表示装置においてリフレッシュ駆動を行う場合のゲートドライバの構成を示すブロック図である。本液晶表示装置のデータ並び替え回路の構成を示すブロック図である。（ａ）（ｂ）は、本液晶表示装置においてリフレッシュ駆動を行う場合のソースドライバを示すブロック図である。本液晶表示装置においてリフレッシュ駆動を行う場合の他のソースドライバを示すブロック図である。本液晶表示装置における、画素列とこれに対応する第１および第２データ信号線の他の配置例を示す模式図である。本液晶表示装置の機能を説明するブロック図である。本テレビジョン受像機の機能を説明するブロック図である。本テレビジョン受像機の構成を示す分解斜視図である。形態Ａ～Ｇの官能評価（到達電位のばらつき抑制効果の評価）と消費電力・発熱量の大きさとを示す表である。データ信号線に供給する信号電位の極性を１垂直走査期間ごとに反転させ、かつアクティブリフレッシュ（リフレッシュ期間＝データ信号線の時定数の１００パーセント）を行った場合の、１水平走査期間前に供給された電位レベルによる現水平走査期間の到達電位のばらつきを示す波形図である。データ信号線に供給する信号電位の極性を１垂直走査期間ごとに反転させ、かつアクティブリフレッシュ（リフレッシュ期間＝データ信号線の時定数の９０パーセント）を行った場合の、１水平走査期間前に供給された電位レベルによる現水平走査期間の到達電位のばらつきを示す波形図である。

符号の説明

　１０ａ～１０ｋ・１０ｐ　表示部
　１０Ａ～１０Ｆ　表示部
　Ｐ（ｉ，ｊ）　画素
　Ｓ１ｘ　Ｓ２ｘ　第１データ信号線
　Ｓ１ｙ　Ｓ２ｙ　第２データ信号線
　Ｓ１ａ　Ｓ２ｂ　第１データ信号線
　Ｓ１Ａ　Ｓ２Ｂ　第２データ信号線
　Ｇ１～Ｇ７　走査信号線
　Ｃｓ１～Ｃｓ７　保持容量配線
　ＰＳ１　ＰＳ２　画素列
　ＰＥ　画素電極
　ＰＥ１　第１画素電極
　ＰＥ２　第２画素電極
　８４　液晶表示ユニット
　６０１　テレビジョン受像機
　８００　液晶表示装置

　本発明にかかる実施の形態の例を、図１～５９を用いて説明すれば、以下のとおりである。本液晶表示装置（例えば、ノーマリブラックモード）の表示部には、行および列方向に画素が並べられており、以下では、図中における、ｉ行目の画素行をＰＧｉ、ｊ列目の画素列をＰＳｊ、ｉ行目のｊ列目の画素をＰ（ｉ，ｊ）と記す。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。また、以下では、１水平走査期間（１Ｈ）を、データ信号線に１画素に対応する電位（信号電位あるいは信号電位とリフレッシュ電位）が出力されている期間とする。

　〔実施の形態１〕
　図１（ａ）は、本液晶表示装置の表示部の一構成例を示す模式図であり、図１（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図であり、図２（ａ）（ｂ）は、該駆動方法を示すタイミングチャートである。

　図１（ａ）に示すように、表示部１０Ａには、１つの画素列（例えば、ＰＳ１）に対応して、その両側に、第１および第２データ信号線（Ｓ１ａ・Ｓ１Ａ）が設けられ、該画素列に含まれる１つの画素（例えば、Ｐ（１，１））は１本の走査信号線Ｇ１に接続されるとともに第１および第２のデータ信号線（Ｓ１ａ・Ｓ１Ａ）のいずれかに接続される。具体的には、各画素列の１行目の画素から、列方向に隣り合う２つの画素を順に対としていった場合に、各対の２つの画素が異なるデータ信号線に接続される。例えば、１つの画素列において、２行目以降の各画素が前段の画素と異なるデータ信号線に接続される。なお、１つの画素行に含まれる各画素は同一の走査信号線に接続されており、各画素においては、画素電極ＰＥがトランジスタ（ＴＦＴ）を介して１本のデータ信号線に接続され、該トランジスタのゲート端子が１本の走査信号線に接続されている。

　そして、対をなす２つの画素それぞれに接続する走査信号線が同時選択される工程が、走査方向に従って順次行われる。すなわち、各走査信号線は、１行目の画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていく（２ライン同時走査）。

　ここで本実施の形態では、図２（ａ）に示すように、第１および第２データ信号線に、各水平走査期間において、リフレッシュ電位（予備電位）を供給した後に信号電位（データ信号に対応する電位）を供給する。具体的には、各水平走査期間（１Ｈ）の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒにおいて各データ信号線にリフレッシュ電位を供給する。リフレッシュ電位は、例えば共通電極の電位Ｖｃｏｍに等しい電位であるが、信号電位のダイナミックレンジの中間となる電位や黒表示あるいはそれに近い階調表示に対応する信号電位に等しい電位であってもよい。なお、図２（ａ）では、リフレッシュ期間Ｒを、各水平走査期間を規定するためのラッチストローブ信号ＬＳの「Ｈｉｇｈ」期間に同期させている。

　また、第１および第２データ信号線に同一極性の信号電位を供給してそれぞれに供給する信号電位の極性を１垂直走査期間（１フレーム）ごとに反転させるとともに、隣接する２つの画素列の一方に対応する２本のデータ信号線および該２つの画素列の他方に対応する２本のデータ信号線には、互いに異極性の信号電位を供給する。

　例えば画素列ＰＳ１についていえば、画素列ＰＳ１の両側に第１および第２データ信号線Ｓ１ａ・Ｓ１Ａが配されており、１番目の画素Ｐ（１，１）と２番目の画素Ｐ（２，１）とが対とされ、画素Ｐ（１，１）が走査信号線Ｇ１に接続されるとともに第１データ信号線Ｓ１ａに接続され、画素Ｐ（２，１）が走査信号線Ｇ２に接続されるとともに第２データ信号線Ｓ１Ａに接続され、同様に、３番目の画素Ｐ（３，１）と４番目の画素Ｐ（４，１）とが対とされ、画素Ｐ（３，１）が走査信号線Ｇ３に接続されるとともに第１データ信号線Ｓ１ａに接続され、画素Ｐ（４，１）が走査信号線Ｇ４に接続されるとともに第２データ信号線Ｓ１Ａに接続され、同様に、５番目の画素Ｐ（５，１）と６行目の画素Ｐ（６，１）とが対とされ、画素Ｐ（５，１）が走査信号線Ｇ５に接続されるとともに第１データ信号線Ｓ１ａに接続され、画素Ｐ（６，１）が走査信号線Ｇ６に接続されるとともに第２データ信号線Ｓ１Ａに接続されている。

　また、画素列ＰＳ２についていえば、画素列ＰＳ２の両側に第１および第２データ信号線Ｓ２ｂ・Ｓ２Ｂが配されており、１番目の画素Ｐ（１，２）と２番目の画素Ｐ（２，２）とが対とされ、画素Ｐ（１，２）が走査信号線Ｇ１に接続されるとともに第１データ信号線Ｓ２ｂに接続され、画素Ｐ（２，２）が走査信号線Ｇ２に接続されるとともに第２データ信号線Ｓ２Ｂに接続され、同様に、３番目の画素Ｐ（３，２）と４番目の画素Ｐ（４，２）とが対とされ、画素Ｐ（３，２）が走査信号線Ｇ３に接続されるとともに第１データ信号線Ｓ２ｂに接続され、画素Ｐ（４，２）が走査信号線Ｇ４に接続されるとともに第２データ信号線Ｓ２Ｂに接続され、同様に、５番目の画素Ｐ（５，２）と６番目の画素Ｐ（６，２）とが対とされ、画素Ｐ（５，２）が走査信号線Ｇ５に接続されるとともに第１データ信号線Ｓ２ｂに接続され、画素Ｐ（６，２）が走査信号線Ｇ６に接続されるとともに第２データ信号線Ｓ２Ｂに接続されている。

　第１および第２データ信号線Ｓ１ａ・Ｓ１Ａには、あるフレーム（図１（ｂ）～（ｄ）に示したフレーム）ではプラス極性の信号電位が供給されるが、次フレームでは、マイナス極性の信号電位が供給される。また、第１および第２データ信号線Ｓ２ｂ・Ｓ２Ｂには、あるフレーム（図１（ｂ）～（ｄ）に示したフレーム）ではマイナス極性の信号電位が供給されるが、次フレームでは、プラス極性の信号電位が供給される。

　そして、図１（ｂ）～（ｄ）および図２に示すように、画素Ｐ（１，１）・Ｐ（１，２）に接続する走査信号線Ｇ１と画素Ｐ（２，１）・Ｐ（２，２）に接続する走査信号線Ｇ２とがまず同時選択され、次いで、画素Ｐ（３，１）・Ｐ（３，２）に接続する走査信号線Ｇ３と画素Ｐ（４，１）・Ｐ（４，２）に接続する走査信号線Ｇ４とが同時選択され、次いで、画素Ｐ（５，１）・Ｐ（５，２）に接続する走査信号線Ｇ５と画素Ｐ（６，１）・Ｐ（６，２）に接続する走査信号線Ｇ６とが同時選択される。

　これにより、表示部１０Ａでは、最初の水平走査期間において、第１データ信号線Ｓ１ａから画素Ｐ（１，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（２，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（１，２）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（２，２）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれる（図１（ｂ）・図２（ａ）参照）。また、次の水平走査期間において、第１データ信号線Ｓ１ａから画素Ｐ（３，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（４，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（３，２）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（４，２）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれる（図１（ｃ）・図２（ａ）参照）。さらに次の水平走査期間において、第１データ信号線Ｓ１ａから画素Ｐ（５，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（６，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（５，２）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（６，２）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれる（図１（ｄ）・図２（ａ）参照）。この結果、表示部１０Ａでは、図１（ｄ）に示すように、各画素に書き込まれた電位の極性分布がＶライン反転となる。

　図１・２（ａ）に示す構成では、各水平走査期間においてデータ信号線にリフレッシュ電位を供給した後に信号電位を供給するため、２ライン同時走査を行ってもフル充電が難しい場合において、１水平走査期間前に同一データ信号線に供給された信号電位のレベルに関わりなく画素の充電波形を概ね揃えることができる。

　この点につき、本願発明者らは、例えば１２０コマ／秒の倍速駆動時において、現水平走査期間の階調が中間調（例えば、０～２５５階調の２５６階調表示での１０１階調、階調電位Ｖ１０１＝２．１Ｖ（Ｖｃｏｍを電位０としたときの電位））である場合に、一水平走査期間前に供給された信号電位のレベルが白階調に対応する値である場合と、黒階調に対応する値である場合とで、画素電位の到達レベル（以下、到達電位）が異なることを見出した。例えば、上記倍速駆動時において、データ信号線に供給される信号電位の極性が１フレーム中プラス極性であって現水平走査期間の階調が中間調の場合、図４３に示すように、一水平走査期間前に該データ信号線に供給された信号電位のレベルが白階調に対応する値（階調電位Ｖ２５５＝７．５Ｖ）のときには現水平走査期間の到達電位が設定階調電位を越えたレベルになる反面、上記信号電位のレベルが黒階調に対応する値（階調電位Ｖ０＝０Ｖ）のときは現水平走査期間の到達電位が設定階調電位未満のレベルとなる。

　ここで、図２（ａ）のように、各水平走査期間のリフレッシュ期間Ｒにリフレッシュ電位（Ｖｃｏｍ）を供給して倍速駆動を行うと、図４４に示すように、一水平走査期間前に該データ信号線に供給された信号電位のレベルが白階調に対応する値のときの到達電位を下げることができる。これにより、上記信号電位のレベルが白階調に対応する値である場合の到達電位と、黒階調に対応する値である場合の到達電位とを近づけることができる。なお、図４３・４４は上記のように倍速駆動時のものであり、一水平走査期間（１Ｈ）が１４．８２〔μｓ〕、リフレッシュ期間Ｒが３〔μｓ〕となっている。また、図２（ａ）についても、倍速駆動時には、１Ｈおよびリフレッシュ期間Ｒの具体的時間は上記のようになる。

　図５９は形態Ａ～Ｆの官能評価（到達電位のばらつき抑制効果の評価）と消費電力・発熱量の大きさとを示すものであり、官能評価においては、三角、丸、二重丸の順に到達電位のばらつき抑制効果が大きく、丸以上であればこのばらつき抑制効果が要求レベルに達しているものとする。ここで、形態Ａはデータ信号線に供給する信号電位の極性を１垂直走査期間ごとに反転させつつ各水平走査期間にリフレッシュ電位を供給する形態であり、形態Ｂはデータ信号線に供給する信号電位の極性を１水平走査期間ごとに反転させつつ各水平走査期間にリフレッシュ電位を供給しない形態であり、形態Ｃはデータ信号線に供給する信号電位の極性を１水平走査期間ごとに反転させつつ各水平走査期間にリフレッシュ電位を供給する形態であり、形態Ｄはデータ信号線に供給する信号電位の極性を複数水平走査期間（例えば、２Ｈ）ごとに反転させつつ各水平走査期間にリフレッシュ電位を供給しない形態であり、形態Ｅはデータ信号線に供給する信号電位の極性を複数水平走査期間（例えば、２Ｈ）ごとに反転させつつ各水平走査期間にリフレッシュ電位を供給する形態であり、形態Ｆはデータ信号線に供給する信号電位の極性を１垂直走査期間ごとに反転させつつ各水平走査期間にリフレッシュ電位を供給しない形態であり、形態Ｇはデータ信号線に供給する信号電位の極性を１垂直走査期間ごとに反転させつつ、各水平走査期間に、１Ｈ（水平走査期間）前の信号電位と現水平走査期間の信号電位とに基づいて設定したリフレッシュ電位を供給する形態である。この図５９から、形態Ａに対応する図２（ａ）の構成は形態Ｆよりも官能評価に優れ（上述のとおり）、要求レベルに達していることがわかる。

　以上から、図１・２（ａ）に示す構成によれば、大型、高精細あるいは高速駆動等、２ライン同時走査を行ってもフル充電が難しい液晶表示装置において、１水平走査期間前に同一データ信号線に供給された信号電位のレベル相異に起因する現水平走査期間の到達電位（充電率）のばらつきを抑制することができる。それゆえ、本実施の形態にかかる液晶表示装置は、走査信号線が２１６０本のデジタルシネマ規格の液晶表示装置や走査信号線４３２０本のスーパーハイビジョン規格の液晶表示装置にも好適である。

　なお、図２（ａ）においては、各走査信号線（Ｇ１・Ｇ２・・・）を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回（例えば、３回）選択し、この中途選択期間において各走査信号線に接続する画素に上記リフレッシュ電位（例えば、Ｖｃｏｍ）を書き込むこともできる（図２（ｂ）参照）。中途選択期間は一水平走査期間よりも短いが、中途選択期間を一水平走査期間の間隔をおいて複数回設けてインパルス駆動を行うことで、各画素に黒あるいはそれに近い階調を書き込む（黒挿入する）ことができる。こうすれば、各画素は、１フレーム期間のうち２／３フレーム期間は入力映像（データ信号）を表示する一方、残りの１／３フレーム期間は黒表示あるいはそれに近い階調表示を行うことになるため、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　図１（ａ）の表示部１０Ａを、例えば図３（ａ）に示すような画素分割方式（マルチ画素構造）とすることもできる。同図に示す表示部１０Ｂでは、１つの画素を横切るように該画素に対応する１本の走査信号線が設けられ、走査信号線と平行に複数の保持容量配線が設けられる。各画素には、走査信号線の一方側に第１トランジスタおよび第１画素電極ＰＥ１が設けられるとともに該走査信号線の他方側に第２トランジスタおよび第２画素電極ＰＥ２が設けられており、第１および第２画素電極ＰＥ１・ＰＥ２は、それぞれ第１および第２トランジスタを介して同一のデータ信号線に接続され、第１および第２のトランジスタは同一の走査信号線に接続され、第１および第２の画素電極ＰＥ１・ＰＥ２は、それぞれ異なる保持容量配線と保持容量を形成している。また、列方向に隣り合う２つの画素（２つの画素列）に対応して１本の保持容量配線が設けられ、該２つの画素の一方に設けられた第１あるいは第２の画素電極と上記２つの画素の他方に設けられた第１あるいは第２の画素電極とが、この保持容量配線と保持容量を形成している。なお、各画素（これに含まれる第１および第２画素電極ＰＥ１・ＰＥ２、並びに第１および第２トランジスタ）とデータ信号線および走査信号線との接続関係は、図１（ａ）の表示部１０Ａと同様である。

　例えば、画素Ｐ（１，１）を横切るように走査信号線Ｇ１が設けられ、走査信号線（Ｇ１～Ｇ６）と平行に複数の保持容量配線（Ｃｓ１～Ｃｓ７）が設けられる。画素Ｐ（１，１）には、走査信号線Ｇ１の一方側に第１トランジスタおよび第１画素電極ＰＥ１が設けられるとともにその他方側に第２トランジスタおよび第２画素電極ＰＥ２が設けられており、第１画素電極ＰＥ１は第１トランジスタを介して第１データ信号線Ｓ１ａに接続されるとともに第２画素電極ＰＥ２は第２トランジスタを介して第１データ信号線Ｓ１ａに接続され、第１および第２トランジスタは走査信号線Ｇ１に接続され、第１画素電極ＰＥ１は保持容量配線Ｃｓ１と保持容量を形成し、第２画素電極ＰＥ２は保持容量配線Ｃｓ２と保持容量を形成している。また、画素Ｐ（２，１）の第１画素電極ＰＥ１は第１トランジスタを介して第２データ信号線Ｓ１Ａに接続されるとともに第２画素電極ＰＥ２は第２トランジスタを介して第２データ信号線Ｓ１Ａに接続され、該第１および第２トランジスタは走査信号線Ｇ２に接続され、画素Ｐ（２，１）の第１画素電極ＰＥ１は保持容量配線Ｃｓ２と保持容量を形成するとともに、第２画素電極ＰＥ２は保持容量配線Ｃｓ３と保持容量を形成している。また、画素Ｐ（１，２）の第１画素電極ＰＥ１は第１トランジスタを介して第１データ信号線Ｓ２ｂに接続されるとともに第２画素電極ＰＥ２は第２トランジスタを介して第１データ信号線Ｓ２ｂに接続され、該第１および第２トランジスタは走査信号線Ｇ１に接続され、画素Ｐ（１，２）の第１画素電極ＰＥ１は保持容量配線Ｃｓ１と保持容量を形成するとともに、第２画素電極ＰＥ２は保持容量配線Ｃｓ２と保持容量を形成している。また、画素Ｐ（２，２）の第１画素電極ＰＥ１は第１トランジスタを介して第２データ信号線Ｓ２Ｂに接続されるとともに第２画素電極ＰＥ２は第２トランジスタを介して第２データ信号線Ｓ２Ｂに接続され、該第１および第２トランジスタは走査信号線Ｇ２に接続され、画素Ｐ（２，２）の第１画素電極ＰＥ１は保持容量配線Ｃｓ２と保持容量を形成するとともに、第２画素電極ＰＥ２は保持容量配線Ｃｓ３と保持容量を形成している。このように、本構成では、列方向に隣り合う２つの画素（Ｐ（１，１）とＰ（２，１）あるいはＰ（１，２）とＰ（２，２））で保持容量配線Ｃｓ２を共有している。

　図４（ａ）は表示部１０Ｂの各データ信号線および各走査信号線、並びに各保持容量配線の駆動方法を示すタイミングチャートである。同図に示すように、各データ信号線および各走査信号線については図２（ａ）と同様に駆動し、各保持容量配線については、１つの画素に接続する走査信号線をＯＦＦするのに同期して、あるいはＯＦＦした後に、該画素の第１および第２の画素電極ＰＥ１・ＰＥ２と保持容量を形成する２本の保持容量配線の電位を、互いに逆方向（突き上げ・突き下げ方向）にレベルシフトさせる。例えば、走査信号線Ｇ１・Ｇ２がＯＦＦするのに同期して、保持容量配線Ｃｓ１の電位を突き上げ方向にレベルシフトさせるとともに保持容量配線Ｃｓ２の電位を突き下げ方向にレベルシフトさせ、走査信号線Ｇ３・Ｇ４がＯＦＦするのに同期して、保持容量配線Ｃｓ３の電位を突き上げ方向にレベルシフトさせるとともに保持容量配線Ｃｓ４の電位を突き下げ方向にレベルシフトさせる。

　より具体的には、表示部１０Ｂの各保持容量配線は以下のように形成され、そして電位制御される。すなわち、１行目の画素（例えば、Ｐ（１，１））の各画素電極ＰＥ１・ＰＥ２と保持容量を形成する保持容量配線が１番目および２番目の保持容量配線Ｃｓ１・Ｃｓ２であり、２番目の保持容量配線Ｃｓ２は２行目の画素（例えば、Ｐ（２，１））の画素電極ＰＥ２とも保持容量を形成しており、１行目および２行目の画素の同時書き込み終了時あるいはその後に、１番目および２番目の保持容量配線Ｃｓ１・Ｃｓ２の電位が同期して逆向きにレベルシフトし、連続する２つの奇数番目にあたる保持容量配線（例えば、Ｃｓ１・Ｃｓ３）間では、前番となる保持容量配線（例えば、Ｃｓ１）の電位のレベルシフトから１水平走査期間後に、後番となる保持容量配線（例えば、Ｃｓ３）の電位がこれと同じ向きにレベルシフトし、連続する２つの偶数番目にあたる保持容量配線（例えば、Ｃｓ２・Ｃｓ４）間では、前番となる保持容量配線（例えば、Ｃｓ２）の電位のレベルシフトから１水平走査期間後に、後番となる保持容量配線（例えば、Ｃｓ４）の電位がこれと同じ向きにレベルシフトする。なお、各保持容量配線の電位レベルシフトの周期は、１垂直走査期間（１フレーム期間）である。

　表示部１０Ｂでは、図３（ｂ）に示すように、最初の水平走査期間に走査信号線Ｇ１・Ｇ２が同時にＯＮ（選択）され、第１データ信号線Ｓ１ａから画素Ｐ（１，１）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびプラス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（２，１）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびプラス極性の同一信号電位が書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（１，２）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびマイナス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（２，２）の第１および第２画素電極ＰＥ１・ＰＥ２へリフレッシュ電位およびマイナス極性の同一信号電位が書き込まれる。

　そして、走査信号線Ｇ１・Ｇ２が同時にＯＦＦされるのに同期して、保持容量配線Ｃｓ１が突き上げるとともに保持容量配線Ｃｓ２が突き下げる。これにより、画素Ｐ（１，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（１，１）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（２，１）の第１画素電極ＰＥ１を含む部分は暗副画素、画素Ｐ（１，２）の第１画素電極ＰＥ１を含む部分は暗副画素、画素Ｐ（１，２）の第２画素電極ＰＥ２を含む部分は明副画素、画素Ｐ（２，２）の第２画素電極ＰＥ１を含む部分は明副画素となる。次の水平走査期間については図３（ｃ）のとおりであり、その次の水平走査期間については図３（ｄ）のとおりである。

　このように、図３・図４（ａ）の構成によれば、図１・図２（ａ）の構成による効果に加え、マルチ画素駆動による視野角特性の向上（１つの画素に明副画素と暗副画素とを形成して中間調を表示することによって得られる、中間調表示時の白浮き等の抑制）を図ることができる。

　なお、図４（ａ）においては、各走査信号線（Ｇ１・Ｇ２・・・）を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回（例えば、３回）選択し、この中途選択期間において各走査信号線に接続する画素に上記リフレッシュ電位（例えば、Ｖｃｏｍ）を書き込むこともできる（図４（ｂ）参照）。こうすれば、各画素は、１フレーム期間のうち２／３フレーム期間は入力映像（データ信号）を表示する一方、残りの１／３フレーム期間は黒表示あるいはそれに近い階調表示を行うことになるため、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　〔実施の形態２〕
　図５（ａ）は、本液晶表示装置の表示部の一構成例を示す模式図であり、図５（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図であり、図６は、該駆動方法を示すタイミングチャートである。図５（ａ）に示す表示部１０Ｃにおける各画素（これに含まれる画素電極ＰＥおよびトランジスタ）とデータ信号線および走査信号線との接続関係は図１（ａ）の表示部１０Ａのそれと同一であり、図６に示す各走査信号線の駆動方法は、図２（ａ）のそれと同一である。

　本実施の形態では、図５・６に示すように、第１および第２データ信号線に同一極性の信号電位を供給してそれぞれに供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、隣接する２つの画素列の一方に対応する２本のデータ信号線および該２つの画素列の他方に対応する２本のデータ信号線には、互いに異極性の信号電位を供給する。

　したがって、表示部１０Ｃでは、最初の水平走査期間において、第１データ信号線Ｓ１ａから画素Ｐ（１，１）の画素電極にプラス極性の信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（２，１）の画素電極にプラス極性の信号電位が書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（１，２）の画素電極にマイナス極性の信号電位が書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（２，２）の画素電極にマイナス極性の信号電位が書き込まれる（図５（ｂ）・図６参照）。また、次の水平走査期間において、第１データ信号線Ｓ１ａから画素Ｐ（３，１）の画素電極にマイナス極性の信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（４，１）の画素電極にマイナス極性の信号電位が書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（３，２）の画素電極にプラス極性の信号電位が書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（４，２）の画素電極にプラス極性の信号電位が書き込まれる（図５（ｃ）・図６参照）。さらに次の水平走査期間において、第１データ信号線Ｓ１ａから画素Ｐ（５，１）の画素電極にプラス極性の信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（６，１）の画素電極にプラス極性の信号電位が書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（５，２）の画素電極にマイナス極性の信号電位が書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（６，２）の画素電極にマイナス極性の信号電位が書き込まれる（図５（ｄ）・図６参照）。表示部１０Ｃでは、図５（ｄ）に示すように、各画素に書き込まれた電位の極性分布が２Ｈ／１Ｖ反転（列方向には２画素ごとに反転し、行方向には１画素ごとに反転）となる。

　図５・６の構成ではデータ信号線に供給する信号電位の極性を１水平走査期間ごとに反転させているため、２ライン同時走査を行ってもフル充電が難しい場合において、１水平走査期間前に同一データ信号線に供給された信号電位のレベルに関わりなく画素の充電波形をほぼ揃えることができる。

　すなわち、倍速駆動時において、データ信号線に供給される信号電位の極性が１フレーム中プラス極性であって現水平走査期間の階調が中間調の場合には、上記のとおり一水平走査期間前に供給された信号電位のレベル相異によって到達電位がばらつくが（図４３参照）、図６のようにデータ信号線に供給される信号電位の極性を１水平走査期間ごとに反転させて倍速駆動を行うことで、図４６に示すように、一水平走査期間前に供給された信号電位のレベルが白階調に対応する値（階調電位Ｖ２５５＝－７．５Ｖ（コモン電位を電位０としたときの電位））である場合の画素電位の波形と、該信号電位のレベルが黒階調（階調電位Ｖ０＝０Ｖ）に対応する場合の画素電位の波形と、上記信号電位のレベルが中間調に対応する場合の画素電位の波形とをほぼ揃えることができ、各場合の到達電位をほぼ揃えることができる。なお、図４６は上記のように倍速駆動時のものであり、一水平走査期間（１Ｈ）が１４．８２〔μｓ〕となっている。また、図６についても、倍速駆動時には、１Ｈの具体的時間は上記のようになる。そして、図５９から、形態Ｂに対応する図６の構成は、官能評価において最も優れていることがわかる。

　以上から、表示部１０Ｃによれば、大型、高精細あるいは高速駆動等、２ライン同時走査を行ってもフル充電が難しい液晶表示装置において、１水平走査期間前に同一データ信号線に供給された信号電位のレベル相異に起因する現水平走査期間の到達電位（充電率）のばらつきを大幅に抑制することができる。表示部１０Ｃは、走査信号線が２１６０本のデジタルシネマ規格の液晶表示装置や走査信号線が４３２０本のスーパーハイビジョン規格の液晶表示装置にも好適である。

　図６において、各水平走査期間の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒに各データ信号線へリフレッシュ電位（例えばＶｃｏｍ）を供給することもできる（図７（ａ）参照）。こうすれば、２ライン同時走査を行ってもフル充電が難しい場合において、１水平走査期間前に同一データ信号線に供給された信号電位のレベルに関わりなく画素の充電波形を概ね揃えることができる。

　すなわち、倍速駆動時において、データ信号線に供給される信号電位の極性が１フレーム中プラス極性であって現水平走査期間の階調が中間調の場合には、上記のとおり一水平走査期間前に供給された信号電位のレベル相異によって到達電位がばらつくが（図４３参照）、図７（ａ）のように各水平走査期間においてデータ信号線にリフレッシュ電位（例えばＶｃｏｍ）を供給する（なお、信号電位の極性は１水平走査期間ごとに反転させる）ことで、図４５に示すように、一水平走査期間前に供給された信号電位のレベルが白階調に対応する値（階調電位Ｖ２５５＝－７．５Ｖ（コモン電位を電位０としたときの電位））である場合の画素電位の波形と、該信号電位のレベルが黒階調（階調電位Ｖ０＝０Ｖ）に対応する場合の画素電位の波形と、上記信号電位のレベルが中間調に対応する場合の画素電位の波形とを概ね揃えることができ、各場合の到達電位を概ね揃えることができる。なお、図４５は上記のように倍速駆動時のものであり、一水平走査期間（１Ｈ）が１４．８２〔μｓ〕、リフレッシュ期間Ｒが１．５〔μｓ〕となっている。また、図７（ａ）についても、倍速駆動時には、１Ｈおよびリフレッシュ期間Ｒの具体的時間は上記のようになる。そして、図５９から、形態Ｃに対応する図７（ａ）の構成は、形態Ｂ（図６）よりも官能評価が若干劣るものの要求レベルに達しており、加えて、該構成では各水平走査期間にリフレッシュ電位が供給されるため、形態Ｂよりもソースドライバの消費電力や発熱が抑えられる。

　さらに、図７（ｂ）に示すように、各走査信号線を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回（例えば、３回）選択し、この中途選択期間において各走査信号線に接続する画素に上記リフレッシュ電位（例えば、Ｖｃｏｍ）を書き込めば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　図５（ａ）の表示部１０Ｃを、例えば図８（ａ）に示す表示部１０Ｄのような画素分割方式（マルチ画素構造）とすることもできる。図８（ｂ）～（ｄ）は表示部１０Ｄの駆動方法を示す模式図であり、図９は、該駆動方法を示すタイミングチャートである。表示部１０Ｄにおける各画素（これに含まれる第１および第２画素電極ＰＥ１・ＰＥ２、並びに第１および第２トランジスタ）とデータ信号線および走査信号線との接続関係は図５（ａ）の表示部１０Ｃのそれと同一であり、図９に示す各走査信号線の駆動方法は、図６のそれと同一である。

　表示部１０Ｄでは、図８（ｂ）に示すように、最初の水平走査期間に走査信号線Ｇ１・Ｇ２が同時にＯＮ（選択）され、第１データ信号線Ｓ１ａから画素Ｐ（１，１）の第１および第２画素電極ＰＥ１・ＰＥ２にプラス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（２，１）の第１および第２画素電極ＰＥ１・ＰＥ２にプラス極性の同一信号電位が書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（１，２）の第１および第２画素電極ＰＥ１・ＰＥ２にマイナス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（２，２）の第１および第２画素電極ＰＥ１・ＰＥ２へマイナス極性の同一信号電位が書き込まれる。

　そして、走査信号線Ｇ１・Ｇ２が同時にＯＦＦされるのに同期して、保持容量配線Ｃｓ１が突き上げるとともに保持容量配線Ｃｓ２が突き下げる。これにより、画素Ｐ（１，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（１，１）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（２，１）の第１画素電極ＰＥ１を含む部分は暗副画素、画素Ｐ（１，２）の第１画素電極ＰＥ１を含む部分は暗副画素、画素Ｐ（１，２）の第２画素電極ＰＥ２を含む部分は明副画素、画素Ｐ（２，２）の第２画素電極ＰＥ１を含む部分は明副画素となる。次の水平走査期間については図８（ｃ）のとおりであり、その次の水平走査期間については図８（ｄ）のとおりである。

　このように、図８・図９の構成によれば、図５・図６の構成による効果に加え、マルチ画素駆動による視野角特性の向上を図ることができる。なお、図９において、各水平走査期間の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒに各データ信号線へリフレッシュ電位（例えばＶｃｏｍ）を供給することもできる（図１０（ａ）参照）。この場合、図７（ａ）の構成による効果に加え、マルチ画素駆動による視野角特性の向上を図ることができる。さらに図１０（ｂ）に示すように、各走査信号線を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回（例えば、３回）選択し、この中途選択期間において各走査信号線に接続する画素に上記リフレッシュ電位（例えば、Ｖｃｏｍ）を書き込めば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　〔実施の形態３〕
　図１１（ａ）は、本液晶表示装置の表示部の一構成例を示す模式図であり、図１１（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図であり、図１２（ａ）は、該駆動方法を示すタイミングチャートである。図１１（ａ）に示すように、表示部１０Ｅには、１つの画素列（例えば、ＰＳ１）に対応して、その両側に、第１および第２データ信号線（Ｓ１ｘ・Ｓ１ｙ）が設けられ、該画素列に含まれる１つの画素（例えば、Ｐ（１，１））は１本の走査信号線Ｇ１に接続されるとともに第１および第２のデータ信号線（Ｓ１ｘ・Ｓ１ｙ）のいずれかに接続される。具体的には、各画素列の１行目の画素から、列方向に隣り合う２つの画素を順に対としていった場合に、各対の２つの画素が異なるデータ信号線に接続される。例えば、１つの画素列において、２行目以降の各画素が前段の画素と異なるデータ信号線に接続される。なお、１つの画素行に含まれる各画素は同一の走査信号線に接続されており、各画素においては、画素電極ＰＥがトランジスタ（ＴＦＴ）を介して１本のデータ信号線に接続され、該トランジスタのゲート端子が１本の走査信号線に接続されている。

　そして、対をなす２つの画素それぞれに接続する走査信号線が同時選択される工程が、走査方向に従って順次行われる。すなわち、各走査信号線は、１行目の画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていく。

　本実施の形態では図１１・１２（ａ）に示すように、第１および第２データ信号線に、各水平走査期間において、リフレッシュ電位（予備電位）を供給した後に信号電位（データ信号に対応する電位）を供給する。具体的には、各水平走査期間（１Ｈ）の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒにおいて各データ信号線にリフレッシュ電位を供給する。

　また、第１および第２データ信号線（例えば、Ｓ１ｘ・Ｓ１ｙ）には互いに逆極性の信号電位を供給し、各データ信号線に供給される信号電位の極性を１垂直走査期間（１フレーム）ごとに反転させる。また、隣接する２つの画素列の一方に対応する第１データ信号線（例えば、Ｓ１ｘ）と、該２つの画素列の他方に対応する第１データ信号線（Ｓ２ｘ）とには同極性の信号電位を供給し、行方向に隣り合う画素間では、第１および第２のデータ信号線との接続関係を同一とする。なお、隣接する２つの画素列（例えば、ＰＳ１・ＰＳ２）の一方に対応する第２データ信号線（Ｓ１ｙ）と該２つの画素列の他方に対応する第２データ信号線（Ｓ２ｙ）とが、画素列を挟むことなく隣接している。もっとも、該２つの画素列の一方に対応する第１データ信号線と該２つの画素列の他方に対応する第１データ信号線とが、画素列を挟むことなく隣接していても構わない。

　これにより表示部１０Ｅでは、最初の水平走査期間において、第１データ信号線Ｓ１ｘから画素Ｐ（１，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ１ｙから画素Ｐ（２，１）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれるとともに、第１データ信号線Ｓ２ｘから画素Ｐ（１，２）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ２ｙから画素Ｐ（２，２）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれる（図１１（ｂ）・図１２（ａ）参照）。次の水平走査期間については図１１（ｃ）のとおりであり、その次の水平走査期間については図１１（ｄ）のとおりである。この結果、表示部１０Ｅでは、図１１（ｄ）に示すように、各画素に書き込まれた電位の極性分布がＨライン反転となる。

　このように、図１１・１２（ａ）の構成によっても、２ライン同時走査を行ってもフル充電が難しい液晶表示装置における充電率のばらつき抑制という効果を得ることができる。また、画素列を挟むことなく隣接する（近接する）２本のデータ信号線（例えば、Ｓ１ｙおよびＳ２ｙ）に供給される信号電位が常に同極性となるため、この２本のデータ信号線間の寄生容量に起因する電力消費を抑制でき、ソースドライバの負荷を小さくすることができる。なお、図１２（ａ）においては、各走査信号線（Ｇ１・Ｇ２・・・）を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素にリフレッシュ電位を書き込むこともできる（図１２（ｂ）参照）。こうすれば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　〔実施の形態４〕
　図１３（ａ）は、本液晶表示装置の表示部の一構成例を示す模式図であり、図１３（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図であり、図１４（ａ）は、該駆動方法を示すタイミングチャートである。図１３（ａ）に示す表示部１０Ｆにおける各画素（これに含まれる画素電極ＰＥおよびトランジスタ）とデータ信号線および走査信号線との接続関係は図１（ａ）の表示部１０Ａのそれと同一であり、図１４（ａ）に示す各走査信号線の駆動方法は、図２（ａ）のそれと同一である。

　本実施の形態では図１３・１４（ａ）に示すように、第１および第２データ信号線に、各水平走査期間において、リフレッシュ電位（予備電位）を供給した後に信号電位（データ信号に対応する電位）を供給する。具体的には、各水平走査期間（１Ｈ）の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒにおいて各データ信号線にリフレッシュ電位を供給する。

　また、第１および第２データ信号線に同一極性の信号電位を供給してそれぞれに供給する信号電位の極性を１垂直走査期間（１フレーム）ごとに反転させるとともに、隣接する２つの画素列の一方に対応する２本のデータ信号線および該２つの画素列の他方に対応する２本のデータ信号線には、同一極性の信号電位を供給する。

　これにより表示部１０Ｆでは、最初の水平走査期間において、第１データ信号線Ｓ１ｘから画素Ｐ（１，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ１ｙから画素Ｐ（２，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるとともに、第１データ信号線Ｓ２ｘから画素Ｐ（１，２）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ２ｙから画素Ｐ（２，２）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれる（図１３（ｂ）・図１４（ａ）参照）。次の水平走査期間については図１３（ｃ）のとおりであり、その次の水平走査期間については図１３（ｄ）のとおりである。この結果、表示部１０Ｆでは、図１３（ｄ）に示すように、各画素に書き込まれた電位の極性分布がフレーム反転（同一フレームでは全画素が同一極性）となる。

　このように、図１３・１４（ａ）の構成によれば、２ライン同時走査を行ってもフル充電が難しい液晶表示装置における充電率のばらつき抑制という効果を得ることができる。また、画素列を挟むことなく隣接する２本のデータ信号線に供給される信号電位が常に同極性となるため、この２本のデータ信号線間の寄生容量に起因する電力消費を抑制でき、ソースドライバの負荷を小さくすることができる。なお、図１４（ａ）においては、各走査信号線（Ｇ１・Ｇ２・・・）を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素にリフレッシュ電位を書き込むこともできる（図１４（ｂ）参照）。こうすれば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　〔実施の形態５〕
　図１５（ａ）は、本液晶表示装置の表示部の一構成例を示す模式図であり、図１５（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図であり、図１６（ａ）は、該駆動方法を示すタイミングチャートである。図１５（ａ）に示すように、表示部１０ａには、１つの画素列（例えば、ＰＳ１）に対応して、その両側に、第１および第２データ信号線（Ｓ１ｘ・Ｓ１ｙ）が設けられ、該画素列に含まれる１つの画素（例えば、Ｐ（１，１））は１本の走査信号線Ｇ１に接続されるとともに第１および第２のデータ信号線（Ｓ１ｘ・Ｓ１ｙ）のいずれかに接続される。具体的には、各画素列の１行目の画素から、列方向に隣り合う２つの画素を順に対としていき、その順に順序を付して考えた場合に、各対の２つの画素が異なるデータ信号線に接続されるとともに、順序が連続する２つの対については、一方の対に含まれる奇数番目の画素が接続するデータ信号線と、他方の対に含まれる奇数番目の画素が接続するデータ信号線とが同一となっている。例えば、１つの画素列において、２行目以降の各画素は、前段の画素と異なるデータ信号線に接続される。なお、１つの画素行に含まれる各画素は同一の走査信号線に接続されており、各画素においては、画素電極ＰＥがトランジスタ（ＴＦＴ）を介して１本のデータ信号線に接続され、該トランジスタのゲート端子が１本の走査信号線に接続されている。

　そして、そして、対をなす２つの画素それぞれに接続する走査信号線が同時選択される工程が、走査方向（上記順序）に従って順次行われる。すなわち、各走査信号線は、１行目の画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていく。

　本実施の形態では図１５・１６（ａ）に示すように、第１および第２データ信号線に、各水平走査期間において、リフレッシュ電位（予備電位）を供給した後に信号電位（データ信号に対応する電位）を供給する。具体的には、各水平走査期間（１Ｈ）の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒにおいて各データ信号線にリフレッシュ電位を供給する。

　また、第１および第２データ信号線（例えば、Ｓ１ｘ・Ｓ１ｙ）には互いに逆極性の信号電位を供給し、各データ信号線に供給される信号電位の極性を１垂直走査期間（１フレーム）ごとに反転させる。また、隣接する２つの画素列の一方に対応する第１データ信号線（例えば、Ｓ１ｘ）と、該２つの画素列の他方に対応する第１データ信号線（Ｓ２ｘ）とには同極性の信号電位を供給し、行方向に隣り合う画素間では、第１および第２のデータ信号線との接続関係を互いに逆とする。なお、隣接する２つの画素列（例えば、ＰＳ１・ＰＳ２）の一方に対応する第２データ信号線（Ｓ１ｙ）と該２つの画素列の他方に対応する第２データ信号線（Ｓ２ｙ）とが、画素列を挟むことなく隣接している。もっとも、該２つの画素列の一方に対応する第１データ信号線と該２つの画素列の他方に対応する第１データ信号線とが、画素列を挟むことなく隣接していても構わない。

　これにより表示部１０ａでは、最初の水平走査期間において、第１データ信号線Ｓ１ｘから画素Ｐ（１，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ１ｙから画素Ｐ（２，１）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれるとともに、第２データ信号線Ｓ２ｙから画素Ｐ（１，２）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれるのに同期して、第１データ信号線Ｓ２ｘから画素Ｐ（２，２）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれる（図１５（ｂ）・図１６（ａ）参照）。次の水平走査期間については図１５（ｃ）のとおりであり、その次の水平走査期間については図１５（ｄ）のとおりである。この結果、表示部１０ａでは、図１５（ｄ）に示すように、各画素に書き込まれた電位の極性分布がドット反転（１Ｈ／１Ｖ反転）となる。

　このように、図１５・１６（ａ）の構成によれば、２ライン同時走査を行ってもフル充電が難しい液晶表示装置における充電率のばらつき抑制といった効果に加え、各画素をドット反転させてフリッカを抑制することができる。また、画素列を挟むことなく隣接する２本のデータ信号線に同極性の信号電位が供給されるため、この２本のデータ信号線間の寄生容量に起因する電力消費を抑制でき、ソースドライバの負荷も小さくなる。なお、図１６（ａ）においては、各走査信号線（Ｇ１・Ｇ２・・・）を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素にリフレッシュ電位を書き込むこともできる（図１６（ｂ）参照）。こうすれば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　図１５（ａ）の表示部１０ａを、例えば図１７（ａ）に示す表示部１０ｃのような画素分割方式（マルチ画素構造）とすることもできる。図１７（ｂ）～（ｄ）は表示部１０ｃの駆動方法を示す模式図であり、図１８（ａ）は、該駆動方法を示すタイミングチャートである。表示部１０ｃにおける各画素（これに含まれる第１および第２画素電極ＰＥ１・ＰＥ２、並びに第１および第２トランジスタ）とデータ信号線および走査信号線との接続関係は図１５（ａ）の表示部１０ａのそれと同一であり、図１８（ａ）に示す各走査信号線の駆動方法は、図１６（ａ）のそれと同一である。

　表示部１０ｃでは、図１７（ｂ）・１８（ａ）に示すように、最初の水平走査期間に走査信号線Ｇ１・Ｇ２が同時にＯＮ（選択）され、第１データ信号線Ｓ１ｘから画素Ｐ（１，１）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびプラス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１ｙから画素Ｐ（２，１）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびマイナス極性の同一信号電位が書き込まれるとともに、第２データ信号線Ｓ２ｙから画素Ｐ（１，２）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびマイナス極性の同一信号電位が書き込まれるのに同期して、第１データ信号線Ｓ２ｘから画素Ｐ（２，２）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびプラス極性の同一信号電位が書き込まれる。

　そして、走査信号線Ｇ１・Ｇ２が同時にＯＦＦされるのに同期して、保持容量配線Ｃｓ１が突き上げるとともに保持容量配線Ｃｓ２が突き下げる。これにより、画素Ｐ（１，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（１，１）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（２，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（１，２）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（１，２）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（２，２）の第２画素電極ＰＥ２を含む部分は暗副画素となる。次の水平走査期間については図１７（ｃ）のとおりであり、その次の水平走査期間については図１７（ｄ）のとおりである。

　このように、図１７・図１８（ａ）の構成によれば、図１５・図１６（ａ）の構成による効果に加え、マルチ画素駆動による視野角特性の向上を図ることができる。この点、明副画素と暗副画素とが市松状に配置されるため、ざらつき感（ジャギー）も抑制することができる。

　なお、図１８（ａ）においては、各走査信号線（Ｇ１・Ｇ２・・・）を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素にリフレッシュ電位（例えば、Ｖｃｏｍ）を書き込むこともできる（図１８（ｂ）参照）。こうすれば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　なお、本液晶表示装置の表示部を図１９（ａ）のように構成することもできる。図１９（ａ）の表示部１０ｂが図１５（ａ）の表示部１０ａと異なる点は、隣接する２つの画素列の一方に対応する第２データ信号線と該２つの画素列の他方に対応する第１データ信号線とが画素列を挟むことなく隣接するか、あるいは該２つの画素列の一方に対応する第１データ信号線と該２つの画素列の他方に対応する第２データ信号線とが画素列を挟むことなく隣接している点である。例えば、画素列ＰＳ１の両側に第１および第２データ信号線Ｓ１ｘ・Ｓ１ｙが配され、画素列ＰＳ２の両側に第１および第２データ信号線Ｓ２ｘ・Ｓ２ｙが配され、画素列ＰＳ１に対応する第２データ信号線Ｓ１ｙと、画素列ＰＳ２に対応する第１データ信号線Ｓ２ｘとが隣接している。ここで、図１９（ｂ）～（ｄ）に表示部１０ｂの駆動方法を示し、図２０（ａ）に該駆動方法を示すタイミングチャートを示す。

　これらの図に示されるように、図１９・２０（ａ）に示される構成によれば、フル充電が難しい液晶表示装置における充電率のばらつき抑制という効果に加え、各画素をドット反転させてフリッカを抑制することができる。なお、図２０（ａ）においては、各走査信号線（Ｇ１・Ｇ２・・・）を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素にリフレッシュ電位を書き込むこともできる（図２０（ｂ）参照）。こうすれば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　図１９（ａ）の表示部１０ｂを、例えば図２１（ａ）に示す表示部１０ｄのような画素分割方式（マルチ画素構造）とすることもできる。図２１（ｂ）～（ｄ）は表示部１０ｄの駆動方法を示す模式図であり、図２２（ａ）は、該駆動方法を示すタイミングチャートである。表示部１０ｄにおける各画素（これに含まれる第１および第２画素電極ＰＥ１・ＰＥ２、並びに第１および第２トランジスタ）とデータ信号線および走査信号線との接続関係は図１９（ａ）の表示部１０ｂのそれと同一であり、図２２（ａ）に示す各走査信号線の駆動方法は、図２０（ａ）のそれと同一である。

　図２１・２２（ａ）に示される構成によれば、図１９・図２０（ａ）の構成による効果に加え、マルチ画素駆動による視野角特性の向上を図ることができる。この点、明副画素と暗副画素とが市松状に配置されるため、ざらつき感（ジャギー）も抑制することができる。

　なお、図２２（ａ）においては、各走査信号線（Ｇ１・Ｇ２・・・）を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素にリフレッシュ電位（例えば、Ｖｃｏｍ）を書き込むこともできる（図２２（ｂ）参照）。こうすれば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　〔実施の形態６〕
　図２３（ａ）は、本液晶表示装置の表示部の一構成例を示す模式図であり、図２３（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図であり、図２４は、該駆動方法を示すタイミングチャートである。図２３（ａ）に示すように、表示部１０ｅには、１つの画素列（例えば、ＰＳ１）に対応して、その両側に、第１および第２データ信号線（Ｓ１ｘ・Ｓ１ｙ）が設けられ、該画素列に含まれる１つの画素（例えば、Ｐ（１，１））は１本の走査信号線Ｇ１に接続されるとともに第１および第２のデータ信号線（Ｓ１ｘ・Ｓ１ｙ）のいずれかに接続される。具体的には、２つの画素を順に対としていき、その順に順序を付して考えた場合に、各対の２つの画素が異なるデータ信号線に接続されるとともに、順序が連続する２つの対については、一方の対に含まれる奇数番目の画素が接続するデータ信号線と、他方の対に含まれる奇数番目の画素が接続するデータ信号線とが異なっている。すなわち、１行目の画素を数え始めの１番目の画素とし、走査方向に数えて２×１×ｉ＋１番目（ｉは自然数）の画素以外は前段の画素と異なるデータ信号線に接続される一方、２×１×ｉ＋１番目の画素は前段の画素と同じデータ信号線に接続される。なお、１つの画素行に含まれる各画素は同一の走査信号線に接続されており、各画素においては、画素電極ＰＥがトランジスタ（ＴＦＴ）を介して１本のデータ信号線に接続され、該トランジスタのゲート端子が１本の走査信号線に接続されている。

　本実施の形態では図２３・２４に示すように、第１および第２データ信号線に逆極性の信号電位を供給してそれぞれに供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させる。また、隣接する２つの画素列の一方に対応する第１データ信号線（例えば、Ｓ１ｘ）と、該２つの画素列の他方に対応する第１データ信号線（Ｓ２ｘ）とには同極性の信号電位を供給し、行方向に隣り合う画素間では、第１および第２のデータ信号線との接続関係を互いに逆とする。なお、隣接する２つの画素列（例えば、ＰＳ１・ＰＳ２）の一方に対応する第２データ信号線（Ｓ１ｙ）と該２つの画素列の他方に対応する第２データ信号線（Ｓ２ｙ）とが、画素列を挟むことなく隣接している。もっとも、該２つの画素列の一方に対応する第１データ信号線と該２つの画素列の他方に対応する第１データ信号線とが、画素列を挟むことなく隣接していても構わない。

　そして、対をなす２つの画素それぞれに接続する走査信号線の同時選択が、走査方向（上記順序）に従って順次行われる。すなわち、各走査信号線は、１行目の画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていく。

　例えば画素列ＰＳ１についていえば、画素列ＰＳ１の両側に第１および第２データ信号線Ｓ１ｘ・Ｓ１ｙが配されており、１番目の画素Ｐ（１，１）と２番目の画素Ｐ（２，１）とが対とされ、画素Ｐ（１，１）が走査信号線Ｇ１に接続されるとともに第１データ信号線Ｓ１ｘに接続され、画素Ｐ（２，１）が走査信号線Ｇ２に接続されるとともに第２データ信号線Ｓ１ｙに接続され、同様に、３番目の画素Ｐ（３，１）と４番目の画素Ｐ（４，１）とが対とされ、画素Ｐ（３，１）が走査信号線Ｇ３に接続されるとともに第２データ信号線Ｓ１ｙに接続され、画素Ｐ（４，１）が走査信号線Ｇ４に接続されるとともに第１データ信号線Ｓ１ｘに接続され、同様に、５番目の画素Ｐ（５，１）と６行目の画素Ｐ（６，１）とが対とされ、画素Ｐ（５，１）が走査信号線Ｇ５に接続されるとともに第１データ信号線Ｓ１ｘに接続され、画素Ｐ（６，１）が走査信号線Ｇ６に接続されるとともに第２データ信号線Ｓ１ｙに接続されている。

　また、画素列ＰＳ２についていえば、画素列ＰＳ２の両側に第１および第２データ信号線Ｓ２ｘ・Ｓ２ｙが配されており、１番目の画素Ｐ（１，２）と２番目の画素Ｐ（２，２）とが対とされ、画素Ｐ（１，２）が走査信号線Ｇ１に接続されるとともに第２データ信号線Ｓ２ｙに接続され、画素Ｐ（２，２）が走査信号線Ｇ２に接続されるとともに第１データ信号線Ｓ２ｘに接続され、同様に、３番目の画素Ｐ（３，２）と４番目の画素Ｐ（４，２）とが対とされ、画素Ｐ（３，２）が走査信号線Ｇ３に接続されるとともに第１データ信号線Ｓ２ｘに接続され、画素Ｐ（４，２）が走査信号線Ｇ４に接続されるとともに第２データ信号線Ｓ２ｙに接続され、同様に、５番目の画素Ｐ（５，２）と６番目の画素Ｐ（６，２）とが対とされ、画素Ｐ（５，２）が走査信号線Ｇ５に接続されるとともに第２データ信号線Ｓ２ｙに接続され、画素Ｐ（６，２）が走査信号線Ｇ６に接続されるとともに第１データ信号線Ｓ２ｘに接続されている。

　そして、図２３（ｂ）～（ｄ）および図２４に示すように、画素Ｐ（１，１）・Ｐ（１，２）に接続する走査信号線Ｇ１と画素Ｐ（２，１）・Ｐ（２，２）に接続する走査信号線Ｇ２とがまず同時選択され、次いで、画素Ｐ（３，１）・Ｐ（３，２）に接続する走査信号線Ｇ３と画素Ｐ（４，１）・Ｐ（４，２）に接続する走査信号線Ｇ４とが同時選択され、次いで、画素Ｐ（５，１）・Ｐ（５，２）に接続する走査信号線Ｇ５と画素Ｐ（６，１）・Ｐ（６，２）に接続する走査信号線Ｇ６とが同時選択される。

　これにより表示部１０ｅでは、最初の水平走査期間において、第１データ信号線Ｓ１ｘから画素Ｐ（１，１）の画素電極にプラス極性の信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１ｙから画素Ｐ（２，１）の画素電極にマイナス極性の信号電位が書き込まれるとともに、第２データ信号線Ｓ２ｙから画素Ｐ（１，２）の画素電極にマイナス極性の信号電位が書き込まれるのに同期して、第１データ信号線Ｓ２ｘから画素Ｐ（２，２）の画素電極にプラス極性の信号電位が書き込まれる（図２３（ｂ）・図２４参照）。次の水平走査期間については図２３（ｃ）のとおりであり、その次の水平走査期間については図２３（ｄ）のとおりである。この結果、表示部１０ｅでは、図２３（ｄ）に示すように、各画素に書き込まれた電位の極性分布がドット反転（１Ｈ／１Ｖ反転）となる。

　このように、図２３・２４の構成によれば、２ライン同時走査を行ってもフル充電が難しい液晶表示装置における充電率のばらつき抑制という効果に加え、各画素をドット反転させてフリッカを抑制することができる。また、画素列を挟むことなく隣接する２本のデータ信号線に同極性の信号電位が供給されるため、この２本のデータ信号線間の寄生容量に起因する電力消費を抑制でき、ソースドライバの負荷も小さくなる。なお、図２４において、各水平走査期間の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒに各データ信号線へリフレッシュ電位（例えばＶｃｏｍ）を供給することもできる（図２５（ａ）参照）。こうすれば、２ライン同時走査を行ってもフル充電が難しい場合において、１水平走査期間前に同一データ信号線に供給された信号電位のレベルに関わりなく画素の充電波形を概ね揃えることができる。そして、図５９から、形態Ｃに対応する図２５（ａ）の構成は、形態Ｂ（図２４）よりも官能評価が若干劣るものの要求レベルに達しており、加えて、該構成では各水平走査期間にリフレッシュ電位が供給されるため、形態Ｂよりもソースドライバの消費電力や発熱が抑えられる。

　さらに図２５（ｂ）に示すように、各走査信号線を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素に上記リフレッシュ電位（例えば、Ｖｃｏｍ）を書き込めば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　図２３（ａ）の表示部１０ｅを、例えば図２６（ａ）に示す表示部１０ｇのような画素分割方式（マルチ画素構造）とすることもできる。図２６（ｂ）～（ｄ）は表示部１０ｇの駆動方法を示す模式図であり、図２７は、該駆動方法を示すタイミングチャートである。表示部１０ｇにおける各画素（これに含まれる第１および第２画素電極ＰＥ１・ＰＥ２、並びに第１および第２トランジスタ）とデータ信号線および走査信号線との接続関係は図２３（ａ）の表示部１０ｅのそれと同一であり、図２７に示す各走査信号線の駆動方法は、図２４のそれと同一である。

　表示部１０ｇでは、図２６（ｂ）・２７に示すように、最初の水平走査期間に走査信号線Ｇ１・Ｇ２が同時にＯＮ（選択）され、第１データ信号線Ｓ１ｘから画素Ｐ（１，１）の第１および第２画素電極ＰＥ１・ＰＥ２にプラス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１ｙから画素Ｐ（２，１）の第１および第２画素電極ＰＥ１・ＰＥ２にマイナス極性の同一信号電位が書き込まれるとともに、第２データ信号線Ｓ２ｙから画素Ｐ（１，２）の第１および第２画素電極ＰＥ１・ＰＥ２にマイナス極性の同一信号電位が書き込まれるのに同期して、第１データ信号線Ｓ２ｘから画素Ｐ（２，２）の第１および第２画素電極ＰＥ１・ＰＥ２にプラス極性の同一信号電位が書き込まれる。

　そして、走査信号線Ｇ１・Ｇ２が同時にＯＦＦされるのに同期して、保持容量配線Ｃｓ１が突き上げるとともに保持容量配線Ｃｓ２が突き下げる。これにより、画素Ｐ（１，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（１，１）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（２，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（１，２）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（１，２）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（２，２）の第２画素電極ＰＥ２を含む部分は暗副画素となる。次の水平走査期間については図２６（ｃ）のとおりであり、その次の水平走査期間については図２６（ｄ）のとおりである。

　このように、図２６・図２７の構成によれば、図２３・図２４の構成による効果に加え、マルチ画素駆動による視野角特性の向上を図ることができる。この点、明副画素と暗副画素とが市松状に配置されるため、ざらつき感（ジャギー）も抑制することができる。なお、図２７において、各水平走査期間の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒに各データ信号線へリフレッシュ電位（例えばＶｃｏｍ）を供給することもできる（図２８（ａ）参照）。こうすれば、２ライン同時走査を行ってもフル充電が難しい場合において、１水平走査期間前に同一データ信号線に供給された信号電位のレベルに関わりなく画素の充電波形を概ね揃えることができる。そして、図５９から、形態Ｃに対応する図２８（ａ）の構成は、形態Ｂ（図２７）よりも官能評価が若干劣るものの要求レベルに達しており、加えて、該構成では各水平走査期間にリフレッシュ電位が供給されるため、形態Ｂよりもソースドライバの消費電力や発熱が抑えられる。

　さらに図２８（ｂ）に示すように、各走査信号線を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素に上記リフレッシュ電位（例えば、Ｖｃｏｍ）を書き込めば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　本液晶表示装置の表示部を図２９（ａ）のように構成することもできる。図２９（ａ）の表示部１０ｆが図２３（ａ）の表示部１０ｅと異なる点は、隣接する２つの画素列の一方に対応する第２データ信号線と該２つの画素列の他方に対応する第１データ信号線とが画素列を挟むことなく隣接するか、あるいは該２つの画素列の一方に対応する第１データ信号線と該２つの画素列の他方に対応する第２データ信号線とが画素列を挟むことなく隣接している点である。例えば、画素列ＰＳ１の両側に第１および第２データ信号線Ｓ１ｘ・Ｓ１ｙが配され、画素列ＰＳ２の両側に第１および第２データ信号線Ｓ２ｘ・Ｓ２ｙが配され、画素列ＰＳ１に対応する第２データ信号線Ｓ１ｙと、画素列ＰＳ２に対応する第１データ信号線Ｓ２ｘとが隣接している。ここで、図２９（ｂ）～（ｄ）に表示部１０ｆの駆動方法を示し、図３０に該駆動方法を示すタイミングチャートを示す。

　これらの図に示されるように、図２９・３０に示される構成によれば、２ライン同時走査を行ってもフル充電が難しい液晶表示装置における充電率のばらつき抑制という効果に加え、各画素をドット反転させてフリッカを抑制することができる。

　図２９（ａ）の表示部１０ｆを、例えば図３１（ａ）に示す表示部１０ｈのような画素分割方式（マルチ画素構造）とすることもできる。図３１（ｂ）～（ｄ）は表示部１０ｈの駆動方法を示す模式図であり、図３２は、該駆動方法を示すタイミングチャートである。表示部１０ｈにおける各画素（これに含まれる第１および第２画素電極ＰＥ１・ＰＥ２、並びに第１および第２トランジスタ）とデータ信号線および走査信号線との接続関係は図２９（ａ）の表示部１０ｆのそれと同一であり、図３２に示す各走査信号線の駆動方法は、図３０のそれと同一である。図３１・３２に示される構成によれば、図２９・図３０の構成による効果に加え、マルチ画素駆動による視野角特性の向上を図ることができる。この点、明副画素と暗副画素とが市松状に配置されるため、ざらつき感（ジャギー）も抑制することができる。

　〔実施の形態７〕
　図３３（ａ）は、本液晶表示装置の表示部の一構成例を示す模式図であり、図３３（ｂ）～（ｄ）は該表示部の駆動方法を示す模式図であり、図３４（ａ）は、該駆動方法を示すタイミングチャートである。図３３（ａ）に示すように、表示部１０ｉには、１つの画素列（例えば、ＰＳ１）に対応して、その両側に、第１および第２データ信号線（Ｓ１ｘ・Ｓ１ｙ）が設けられ、該画素列に含まれる１つの画素（例えば、Ｐ（１，１））は１本の走査信号線Ｇ１に接続されるとともに第１および第２のデータ信号線（Ｓ１ｘ・Ｓ１ｙ）のいずれかに接続される。具体的には、各画素列の１行目の画素から、列方向に隣り合う２つの画素を順に対とするとともに、隣り合う２個の対を順に１グループとしていき、その順に順序を付して考えた場合に、同一のグループでは、各対の２つの画素が異なるデータ信号線に接続されるとともに、奇数番目の各画素が同一のデータ信号線に接続されており、上記順序が連続する２つのグループ間では、一方のグループに含まれる奇数番目の画素が接続するデータ信号線と、他方のグループに含まれる奇数番目の画素が接続するデータ信号線とが異なっている。例えば、１行目の画素を数え始めの１番目の画素とし、走査方向に数えて２×２×ｉ＋１番目（ｉは自然数）の画素以外は前段の画素と異なるデータ信号線に接続される一方、２×２×ｉ＋１番目の画素は前段の画素と同じデータ信号線に接続される。なお、１つの画素行に含まれる各画素は同一の走査信号線に接続されており、各画素においては、画素電極ＰＥがトランジスタ（ＴＦＴ）を介して１本のデータ信号線に接続され、該トランジスタのゲート端子が１本の走査信号線に接続されている。

　そして、走査方向（上記順序）に従ってグループが選ばれ、選ばれたグループ内で、対をなす２つの画素それぞれに接続する走査信号線の同時選択が各対につき順次行われる。すなわち、各走査信号線は、１行目の画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていく。

　本実施の形態では図３３・３４（ａ）に示すように、第１および第２データ信号線に、各水平走査期間において、リフレッシュ電位（予備電位）を供給した後に信号電位（データ信号に対応する電位）を供給する。具体的には、各水平走査期間（１Ｈ）の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒにおいて各データ信号線にリフレッシュ電位を供給する。

　また、第１および第２データ信号線（例えば、Ｓ１ｘ・Ｓ１ｙ）には互いに逆極性の信号電位を供給し、各データ信号線に供給される信号電位の極性を２水平走査期間（２Ｈ）ごとに反転させる。また、隣接する２つの画素列の一方に対応する第１データ信号線（例えば、Ｓ１ｘ）と、該２つの画素列の他方に対応する第１データ信号線（Ｓ２ｘ）とには同極性の信号電位を供給し、行方向に隣り合う画素間では、第１および第２のデータ信号線との接続関係を互いに逆とする。なお、隣接する２つの画素列（例えば、ＰＳ１・ＰＳ２）の一方に対応する第２データ信号線（Ｓ１ｙ）と該２つの画素列の他方に対応する第２データ信号線（Ｓ２ｙ）とが、画素列を挟むことなく隣接している。もっとも、該２つの画素列の一方に対応する第１データ信号線と該２つの画素列の他方に対応する第１データ信号線とが、画素列を挟むことなく隣接していても構わない。

　これにより表示部１０ｉでは、最初の水平走査期間において、第１データ信号線Ｓ１ｘから画素Ｐ（１，１）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれるのに同期して、第２データ信号線Ｓ１ｙから画素Ｐ（２，１）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれるとともに、第２データ信号線Ｓ２ｙから画素Ｐ（１，２）の画素電極にリフレッシュ電位およびマイナス極性の信号電位が順次書き込まれるのに同期して、第１データ信号線Ｓ２ｘから画素Ｐ（２，２）の画素電極にリフレッシュ電位およびプラス極性の信号電位が順次書き込まれる（図３３（ｂ）・図３４（ａ）参照）。次の水平走査期間については図３３（ｃ）のとおりであり、その次の水平走査期間については図３３（ｄ）のとおりである。この結果、表示部１０ｉでは、図３３（ｄ）に示すように、各画素に書き込まれた電位の極性分布がドット反転（１Ｈ／１Ｖ反転）となる。

　このように、図３３・３４（ａ）の構成によれば、２ライン同時走査を行ってもフル充電が難しい場合において、１水平走査期間前に同一データ信号線に供給された信号電位のレベルに関わりなく画素の充電波形を概ね揃えることができる。なお、図５９から、形態Ｅに対応する図３４（ａ）の構成は、その官能評価が形態Ｂよりも若干劣るものの形態Ｄや形態Ｆよりは高く、要求レベルに達している。加えて、該構成では各水平走査期間にリフレッシュ電位が供給されるため、ソースドライバの消費電力および発熱量が形態Ｆや形態Ｄよりは大きくなるものの、形態Ｂよりは抑えられる。さらに、該構成によれば、各画素をドット反転させてフリッカを抑制することができる。また、画素列を挟むことなく隣接する２本のデータ信号線に同極性の信号電位が供給されるため、この２本のデータ信号線間の寄生容量に起因する電力消費を抑制でき、ソースドライバの負荷も小さくなる。

　なお、図３４（ａ）においては、各走査信号線（Ｇ１・Ｇ２・・・）を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素にリフレッシュ電位を書き込むこともできる（図３４（ｂ）参照）。こうすれば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　図３３（ａ）の表示部１０ｉを、例えば図３５（ａ）に示す表示部１０ｊのような画素分割方式（マルチ画素構造）とすることもできる。図３５（ｂ）～（ｄ）は表示部１０ｊの駆動方法を示す模式図であり、図３６（ａ）は、該駆動方法を示すタイミングチャートである。表示部１０ｊにおける各画素（これに含まれる第１および第２画素電極ＰＥ１・ＰＥ２、並びに第１および第２トランジスタ）とデータ信号線および走査信号線との接続関係は図３３（ａ）の表示部１０ｉのそれと同一であり、図３６（ａ）に示す各走査信号線の駆動方法は、図３４（ａ）のそれと同一である。

　表示部１０ｊでは、図３５（ｂ）・３６（ａ）に示すように、最初の水平走査期間に走査信号線Ｇ１・Ｇ２が同時にＯＮ（選択）され、第１データ信号線Ｓ１ｘから画素Ｐ（１，１）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびプラス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１ｙから画素Ｐ（２，１）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびマイナス極性の同一信号電位が書き込まれるとともに、第２データ信号線Ｓ２ｙから画素Ｐ（１，２）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびマイナス極性の同一信号電位が書き込まれるのに同期して、第１データ信号線Ｓ２ｘから画素Ｐ（２，２）の第１および第２画素電極ＰＥ１・ＰＥ２にリフレッシュ電位およびプラス極性の同一信号電位が書き込まれる。

　そして、走査信号線Ｇ１・Ｇ２が同時にＯＦＦされるのに同期して、保持容量配線Ｃｓ１が突き上げるとともに保持容量配線Ｃｓ２が突き下げる。これにより、画素Ｐ（１，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（１，１）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（２，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（１，２）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（１，２）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（２，２）の第２画素電極ＰＥ２を含む部分は暗副画素となる。次の水平走査期間については図３５（ｃ）のとおりであり、その次の水平走査期間については図３５（ｄ）のとおりである。

　このように、図３５・図３６（ａ）の構成によれば、図３３・図３４（ａ）の構成による効果に加え、マルチ画素駆動による視野角特性の向上を図ることができる。この点、明副画素と暗副画素とが市松状に配置されるため、ざらつき感（ジャギー）も抑制することができる。なお、図３６（ａ）においては、各走査信号線（Ｇ１・Ｇ２・・・）を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素にリフレッシュ電位（例えば、Ｖｃｏｍ）を書き込むこともできる（図３６（ｂ）参照）。こうすれば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　〔実施の形態８〕
　図３７（ａ）は、本液晶表示装置の表示部の一構成例を示す模式図であり、図３７（ｂ）～（ｅ）は該表示部の駆動方法を示す模式図であり、図３８は、該駆動方法を示すタイミングチャートである。図３７（ａ）に示すように、表示部１０ｋには、１つの画素列（例えば、ＰＳ１）に対応して、その両側に、第１および第２データ信号線（Ｓ１ａ・Ｓ１Ａ）が設けられ、該画素列に含まれる１つの画素（例えば、Ｐ（１，１））は１本の走査信号線Ｇ１に接続されるとともに第１および第２のデータ信号線（Ｓ１ａ・Ｓ１Ａ）のいずれかに接続される。具体的には、各画素列の１行目の画素を数え始めの１番目の画素とし、走査方向に数えて連続する奇数番目にあたる２画素を順に対としていくとともに連続する偶数番目にあたる２画素を対としていき、奇数番目にあたる２つの画素からなる対と、偶数番目にあたる２つの画素からなる対とを交互に順序付けて考えた場合に、各対の２つの画素が異なるデータ信号線に接続される。なお、１つの画素行に含まれる各画素は同一の走査信号線に接続されており、各画素においては、画素電極ＰＥがトランジスタ（ＴＦＴ）を介して１本のデータ信号線に接続され、該トランジスタのゲート端子が１本の走査信号線に接続されている。

　本実施の形態では図３７・３８に示すように、第１および第２データ信号線に同極性の信号電位を供給してそれぞれに供給する信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させるとともに、隣接する２つの画素列の一方に対応する２本のデータ信号線および該２つの画素列の他方に対応する２本のデータ信号線には、互いに異極性の信号電位を供給する。

　そして、対をなす２つの画素それぞれに接続する走査信号線の同時選択が上記順序に従って行われる（該同時選択が、奇数番目にあたる２画素からなる対と、偶数番目にあたる２画素からなる対とにつき、走査方向に従って交互に行われる）。すなわち、各走査信号線は、１行目の画素に接続する走査信号線を１番目の走査信号線として、これから順に、連続する奇数番目にあたる２本の走査信号線と、連続する偶数番目にあたる２本の走査信号線とが、交互に同時選択されていく。

　例えば画素列ＰＳ１についていえば、画素列ＰＳ１の両側に第１および第２データ信号線Ｓ１ａ・Ｓ１Ａが配されており、１番目の画素Ｐ（１，１）と３番目の画素Ｐ（３，１）とが対とされ、画素Ｐ（１，１）が走査信号線Ｇ１に接続されるとともに第１データ信号線Ｓ１ａに接続され、画素Ｐ（３，１）が走査信号線Ｇ３に接続されるとともに第２データ信号線Ｓ１Ａに接続され、同様に、２番目の画素Ｐ（２，１）と４番目の画素Ｐ（４，１）とが対とされ、画素Ｐ（２，１）が走査信号線Ｇ２に接続されるとともに第１データ信号線Ｓ１ａに接続され、画素Ｐ（４，１）が走査信号線Ｇ４に接続されるとともに第２データ信号線Ｓ１Ａに接続され、同様に、５番目の画素Ｐ（５，１）と７行目の画素Ｐ（７，１）とが対とされ、画素Ｐ（５，１）が走査信号線Ｇ５に接続されるとともに第１データ信号線Ｓ１ａに接続され、画素Ｐ（７，１）が走査信号線Ｇ７に接続されるとともに第２データ信号線Ｓ１Ａに接続されている。

　また、画素列ＰＳ２についていえば、画素列ＰＳ２の両側に第１および第２データ信号線Ｓ２ａ・Ｓ２Ａが配されており、１番目の画素Ｐ（１，２）と３番目の画素Ｐ（３，２）とが対とされ、画素Ｐ（１，２）が走査信号線Ｇ１に接続されるとともに第１データ信号線Ｓ２ｂに接続され、画素Ｐ（３，２）が走査信号線Ｇ３に接続されるとともに第２データ信号線Ｓ２Ｂに接続され、同様に、２番目の画素Ｐ（２，２）と４番目の画素Ｐ（４，２）とが対とされ、画素Ｐ（２，２）が走査信号線Ｇ２に接続されるとともに第１データ信号線Ｓ２ｂに接続され、画素Ｐ（４，２）が走査信号線Ｇ４に接続されるとともに第２データ信号線Ｓ２Ｂに接続され、同様に、５番目の画素Ｐ（５，２）と７行目の画素Ｐ（７，２）とが対とされ、画素Ｐ（５，２）が走査信号線Ｇ５に接続されるとともに第１データ信号線Ｓ２ｂに接続され、画素Ｐ（７，２）が走査信号線Ｇ７に接続されるとともに第２データ信号線Ｓ２Ｂに接続されている。

　そして、図３７および図３８に示すように、画素Ｐ（１，１）・Ｐ（１，２）に接続する走査信号線Ｇ１と画素Ｐ（３，１）・Ｐ（３，２）に接続する走査信号線Ｇ３とがまず同時選択され、次いで、画素Ｐ（２，１）・Ｐ（２，２）に接続する走査信号線Ｇ２と画素Ｐ（４，１）・Ｐ（４，２）に接続する走査信号線Ｇ４とが同時選択され、次いで、画素Ｐ（５，１）・Ｐ（５，２）に接続する走査信号線Ｇ５と画素Ｐ（７，１）・Ｐ（７，２）に接続する走査信号線Ｇ７とが同時選択される。

　これにより表示部１０ｋでは、最初の水平走査期間において、第１データ信号線Ｓ１ａから画素Ｐ（１，１）の画素電極にプラス極性の信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（３，１）の画素電極にプラス極性の信号電位が書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（１，２）の画素電極にマイナス極性の信号電位が書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（３，２）の画素電極にマイナス極性の信号電位が書き込まれる（図３７（ｂ）・図３８参照）。次の水平走査期間については図３７（ｃ）のとおりであり、その次の水平走査期間については図３７（ｄ）のとおりであり、その次の水平走査期間については図３７（ｅ）のとおりである。この結果、表示部１０ｋでは、図３７（ｅ）に示すように、各画素に書き込まれた電位の極性分布がドット反転（１Ｈ／１Ｖ反転）となる。

　このように、図３７・３８の構成によれば、２ライン同時走査を行ってもフル充電が難しい液晶表示装置における充電率のばらつき抑制という効果に加え、各画素をドット反転させてフリッカを抑制することができる。なお、図３８において、各水平走査期間の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒに各データ信号線へリフレッシュ電位（例えばＶｃｏｍ）を供給することもできる（図３９（ａ）参照）。こうすれば、２ライン同時走査を行ってもフル充電が難しい場合において、１水平走査期間前に同一データ信号線に供給された信号電位のレベルに関わりなく画素の充電波形を概ね揃えることができる。そして、図５９から、形態Ｃに対応する図３９（ａ）の構成は、形態Ｂ（図３８）よりも官能評価が若干劣るものの要求レベルに達しており、加えて、該構成では各水平走査期間にリフレッシュ電位が供給されるため、形態Ｂよりもソースドライバの消費電力や発熱が抑えられる。

　さらに図３９（ｂ）に示すように、各走査信号線を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素に上記リフレッシュ電位（例えば、Ｖｃｏｍ）を書き込めば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　図３７（ａ）の表示部１０ｋを、例えば図４０（ａ）に示す表示部１０ｐのような画素分割方式（マルチ画素構造）とすることもできる。図４０（ｂ）～（ｃ）は表示部１０ｐの駆動方法を示す模式図であり、図４１は、該駆動方法を示すタイミングチャートである。表示部１０ｐにおける各画素（これに含まれる第１および第２画素電極ＰＥ１・ＰＥ２、並びに第１および第２トランジスタ）とデータ信号線および走査信号線との接続関係は図３７（ａ）の表示部１０ｋのそれと同一であり、図４１に示す各走査信号線の駆動方法は、図３８のそれと同一である。

　表示部１０ｐでは、図４０（ｂ）・４１に示すように、最初の水平走査期間に走査信号線Ｇ１・Ｇ３が同時にＯＮ（選択）され、第１データ信号線Ｓ１ａから画素Ｐ（１，１）の第１および第２画素電極ＰＥ１・ＰＥ２にプラス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（３，１）の第１および第２画素電極ＰＥ１・ＰＥ２にプラス極性の同一信号電位が書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（１，２）の第１および第２画素電極ＰＥ１・ＰＥ２にマイナス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（３，２）の第１および第２画素電極ＰＥ１・ＰＥ２にマイナス極性の同一信号電位が書き込まれる（図４０（ｂ）・図４１参照）。また、次の水平走査期間に走査信号線Ｇ２・Ｇ４が同時にＯＮ（選択）され、第１データ信号線Ｓ１ａから画素Ｐ（２，１）の第１および第２画素電極ＰＥ１・ＰＥ２にマイナス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ１Ａから画素Ｐ（４，１）の第１および第２画素電極ＰＥ１・ＰＥ２にマイナス極性の同一信号電位が書き込まれるとともに、第１データ信号線Ｓ２ｂから画素Ｐ（３，２）の第１および第２画素電極ＰＥ１・ＰＥ２にプラス極性の同一信号電位が書き込まれるのに同期して、第２データ信号線Ｓ２Ｂから画素Ｐ（４，２）の第１および第２画素電極ＰＥ１・ＰＥ２にプラス極性の同一信号電位が書き込まれる。そして、走査信号線Ｇ２・Ｇ４が同時にＯＦＦされるのに同期して、保持容量配線Ｃｓ１が突き上げるとともに保持容量配線Ｃｓ２が突き下げ、保持容量配線Ｃｓ３が突き上げるとともに保持容量配線Ｃｓ４が突き下げる（図４０（ｃ）・図４１参照）。

　これにより、画素Ｐ（１，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（１，１）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（２，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（２，１）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（３，１）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（２，１）の第２画素電極ＰＥ２を含む部分は暗副画素となる一方、画素Ｐ（１，２）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（１，２）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（２，２）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（２，２）の第１画素電極ＰＥ１を含む部分は明副画素、画素Ｐ（３，２）の第２画素電極ＰＥ２を含む部分は暗副画素、画素Ｐ（３，２）の第１画素電極ＰＥ１を含む部分は明副画素となる。

　このように、図４０・図４１の構成によれば、図３７・図３８の構成による効果に加え、マルチ画素駆動による視野角特性の向上を図ることができる。この点、明副画素と暗副画素とが市松状に配置されるため、ざらつき感（ジャギー）も抑制することができる。なお、図４１において、各水平走査期間の冒頭にリフレッシュ期間Ｒを設け、このリフレッシュ期間Ｒに各データ信号線へリフレッシュ電位（例えばＶｃｏｍ）を供給することもできる（図４２（ａ）参照）。こうすれば、２ライン同時走査を行ってもフル充電が難しい場合において、１水平走査期間前に同一データ信号線に供給された信号電位のレベルに関わりなく画素の充電波形を概ね揃えることができる。そして、図５９から、形態Ｃに対応する図４２（ａ）の構成は、形態Ｂ（図４１）よりも官能評価が若干劣るものの要求レベルに達しており、加えて、該構成では各水平走査期間にリフレッシュ電位が供給されるため、形態Ｂよりもソースドライバの消費電力や発熱が抑えられる。

　さらに図４２（ｂ）に示すように、各走査信号線を、前回の走査から２／３フレーム期間程度経過したタイミングで、リフレッシュ期間Ｒと同期するように複数回選択し、この中途選択期間において各走査信号線に接続する画素に上記リフレッシュ電位（例えば、Ｖｃｏｍ）を書き込めば、動画表示時の尾引き等が低減され、動画表示品位を向上させることができる。

　なお、図３７・３８の構成では、第１および第２データ信号線に供給される信号電位の極性を１水平走査期間（１Ｈ）ごとに反転させているが、これに限定されない。各画素の接続関係を図３７（ａ）のようにして、同時選択の順序を変えれば、各データ信号線に供給される信号電位の極性を複数水平走査期間ごとに反転させることもできる。例えば、２水平走査期間ごとに反転させる場合は、Ｇ１・Ｇ３の同時選択→Ｇ５・Ｇ７の同時選択→Ｇ２・Ｇ４の同時選択→Ｇ６・Ｇ８の同時選択というような順序にすればよい。この場合、信号電位の極性を１水平走査期間ごとに反転させる場合よりもソースドライバの消費電力を低減することができる。

　さらに、図４０・４１および図４０・４２の構成では、保持容量配線Ｃｓ１およびＣｓ３の電位のレベルシフトが同じ向きでかつ同期し、保持容量配線Ｃｓ２およびＣｓ４の電位のレベルシフトが同じ向きでかつ同期しているため、保持容量配線Ｃｓ１およびＣｓ３に与える信号（Ｃｓ信号）を共通化し、また、保持容量配線Ｃｓ２およびＣｓ４に与える信号（Ｃｓ信号）を共通化することができる。すなわち、奇数番目の保持容量配線を１番目の保持容量配線から順に２本ずつ束にし、偶数番目の保持容量配線を２番目の保持容量配線から順に２本ずつ束にすれば、束とされる２本の保持容量配線に与えるＣｓ信号を共通化することができる。これにより、全保持容量配線に与えるＣｓ信号の数（種類）をほぼ半分に削減でき、Ｃｓ信号を生成するＣｓ制御回路（図４８参照）の回路規模を小さくすることができる。なお、束とされる２本の保持容量（例えば、Ｃｓ１とＣｓ３）は、パネル内で接続されて（例えば、同一のＣｓ幹配線に接続されて）いてもよいし、Ｃｓ制御回路内の同じ出力端子に接続されていてもよい。

　〔上記各実施の形態について〕
　上記各実施の形態では、１つの画素列に対応して、その両側に第１および第２データ信号線が設けられているが、これに限定されない。例えば、図５５のように、１つの画素列に対応して、該画素列の一方の側に第１データ信号線（例えば、Ｓ１ｘやＳ１ａ）が設けられ、該画素列と重なるように第２データ信号線（例えば、Ｓ１ｙやＳ１Ａ）が設けられていてもよい。こうすれば、データ信号線同士を離すことができ、これらの間に生じる寄生容量を低減することができる。また、こうすれば、画素列の両側に該画素列に対応するデータ信号線を配置する構成に比べてデータ信号線同士の距離を広く保つことができる。これにより、データ信号線同士の短絡率を減少させることができ、製造歩留まりを高めることができる。なお、この構成では、データ信号線と各画素の画素電極とが重なるため、データ信号線上の層間絶縁膜を厚くしておく（例えば、該層間絶縁膜に有機絶縁膜を用いる）ことが望ましい。

　ここで、図５９の形態Ｇについて説明する。上記の図２（ａ）（ｂ）、図４（ａ）（ｂ）、図１２（ａ）（ｂ）、図１４（ａ）（ｂ）、図１６（ａ）（ｂ）、および図１８（ａ）（ｂ）で示すような、１Ｖ反転駆動（各データ信号線に供給する信号電位の極性を１フレームごとに反転させる駆動）を行う場合には、リフレッシュ電位Ｖｒを、１Ｈ（水平走査期間）前の信号電位Ｖｐと、現水平走査期間の信号電位Ｖｑと、アクティブマトリクス基板の対向基板に形成される共通電極の電位Ｖｃｏｍとに基づいて設定することもできる（アクティブリフレッシュ）。例えば、Ｖｒ＝Ｖｑ＋{（Ｖｑ－Ｖｃｏｍ）－（Ｖｐ－Ｖｃｏｍ）}／２とする。この場合、リフレッシュ期間を、データ信号線の時定数（ソースラインの時定数）の９０～１００パーセントとする。図６０は、上記のアクティブリフレッシュを、リフレッシュ期間をデータ信号線の時定数の９０パーセントとして行った場合の、１水平走査期間前に供給された電位レベルによる現水平走査期間の到達電位のばらつきを示す波形図である。図６０から、０階調（１Ｈ前）→１００階調（現水平走査期間）、１００階調→１００階調、および２５５階調（１Ｈ前）→１００階調それぞれの場合について、画素の到達電位が良く揃い、また、到達電位も設定階調電位に略等しいものとなっていることがわかる。図６１は、上記のアクティブリフレッシュを、リフレッシュ期間をデータ信号線の時定数の１００パーセントとして行った場合の、１水平走査期間前に供給された電位レベルによる現水平走査期間の到達電位のばらつきを示す波形図である。図６１から、０階調（１Ｈ前）→１００階調（現水平走査期間）、１００階調→１００階調、および２５５階調（１Ｈ前）→１００階調それぞれの場合について、画素の到達電位がさらに良く揃い、また、到達電位も設定階調電位に略等しいものとなっていることがわかる。

　図４７は、上記表示部１０Ａ、１０Ｃ、１０Ｅ、１０Ｆ、１０ａ、１０ｅ、１０ｉ、１０ｋ等（非画素分割方式）を含む本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部（液晶パネル）と、ソースドライバと、ゲートドライバと、バックライトと、バックライト駆動回路と、表示制御回路と、データ並べ替え回路４４とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、データ並べ替え回路４４は入力データの並べ替えを行い（後述）、表示制御回路は、ソースドライバ、ゲートドライバおよびバックライト駆動回路を制御する。

　表示制御回路は、外部の信号源（例えばチューナー）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、ラッチストローブ信号ＬＳと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。

　より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきラッチストローブ信号ＬＳ、ならびにゲートドライバ出力制御信号ＧＯＥを生成する。

　上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号ＤＡ、ラッチストローブ信号ＬＳ、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、ソースドライバに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバに入力される。

　ソースドライバは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線における画素値に相当するアナログ電位としてのデータ信号を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線（例えば、Ｓ１ａ・Ｓ１Ａ，Ｓ１ｘ・Ｓ１ｙ）に出力する。

　ゲートドライバは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、走査信号を生成し、これらを走査信号線に出力し、これによって走査信号線を選択的に駆動する。

　上記のようにソースドライバおよびゲートドライバにより表示部（液晶パネル）のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたＴＦＴを介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各画素の液晶層にデジタル画像信号ＤＡに応じた電圧が印加され、その電圧印加によってバックライトからの光の透過量が制御され、デジタルビデオ信号Ｄｖの示す画像が画素に表示される。

　図４８は、上記表示部１０Ｂ、１０Ｄ、１０ｃ、１０ｇ、１０ｊ、１０ｐ等（画素分割方式）を含む本液晶表示装置の構成を示すブロック図である。該液晶表示装置では、図４７の構成に、ＣＳ制御回路が加えられている。ＣＳ制御回路は、保持容量配線（ＣＳ配線）の電位を制御するためのＣＳ信号の位相および周期等を制御する回路であり、表示制御回路から出力されるゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫが入力される。

　本液晶表示装置は、図４９に示すように、表示部（非画素分割方式）に上領域と下領域が設けられるとともに、各領域にデータ信号線および走査信号線並びに画素が設けられ、これらが領域ごとに個別駆動される構成とすることもできる。該構成では、上下領域でデータ信号線を切り離し、それぞれを第１および第２ソースドライバで駆動する。また、上領域の各走査信号線Ｇ１・Ｇ２・・・を第１ゲートドライバＧＤ１で駆動し、下領域の各走査信号線ｇ１・ｇ２・・・を第２ゲートドライバＧＤ２で駆動する。また、第１および第２ソースドライバにはそれぞれ、表示制御回路からＤＡ１・ＤＡ２が入力される。なお、表示部が画素分割方式である場合には、図５０のように構成すればよい。すなわち、図４９の構成に、上領域に対応する第１ＣＳ制御回路ＣＳＣ１と、下領域に対応する第２ＣＳ制御回路ＣＳＣ２とを追加し、上領域の保持容量配線を第１ＣＳ制御回路ＣＳＣ１で制御し、下領域の保持容量配線を第２ＣＳ制御回路ＣＳＣ２で制御する。

　図５１（ａ）（ｂ）に、ゲートドライバの構成を示す。同図に示されるように、ゲートドライバは、シフトレジスタ４０（図５１（ｂ）参照）を含む複数の部分回路としてのゲートドライバ用ＩＣ（Integrated Circuit）チップ４１１ａ，４１１ｐ，・・・４１１ｑからなる。各ゲートドライバ用ＩＣチップは、図５１（ｂ）に示すように、シフトレジスタ４０と、当該シフトレジスタ４０の各段に対応して設けられた第１および第２のＡＮＤゲート４２・４３と、第２のＡＮＤゲート４３の出力信号ｇ（１）・・・に基づき走査信号Ｇ（１）・・・を出力する出力部４５とを備え、外部からの信号をスタートパルス信号ＳＰｉ、クロック信号ＣＫ、および出力制御信号ＯＥとして受け取る。

　スタートパルス信号ＳＰｉはシフトレジスタ４０の入力端に与えられ、シフトレジスタ４０の出力端からは、後続のゲートドライバ用ＩＣチップに入力されるべきスタートパルス信号ＳＰｏが出力される。また、それぞれの第１のＡＮＤゲート４１にはクロック信号ＣＫの論理反転信号が入力される一方、それぞれの第２のＡＮＤゲート４３には出力制御信号ＯＥの論理反転信号が入力される。そして、シフトレジスタ４０の各段の出力信号Ｑｋ（ｋ＝１・・・）は、当該段に対応する第１のＡＮＤゲート４１に入力され、当該第１のＡＮＤゲート４１の出力信号は当該段に対応する第２のＡＮＤゲート４３に入力される。

　また、ゲートドライバは、図５１（ａ）に示すように、上記構成の複数のゲートドライバ用ＩＣチップ４１１ａ～４１１ｑが縦続接続されて構成されている。すなわち、ゲートドライバ用ＩＣチップ４１１ａ～４１１ｑ内のシフトレジスタ４０が１つのシフトレジスタを形成するように、各ゲートドライバ用ＩＣチップ内のシフトレジスタの出力端（スタートパルス信号ＳＰｏの出力端子）が次ゲートドライバ用ＩＣチップ内のシフトレジスタの入力端（スタートパルス信号ＳＰｉの入力端子）に接続される。

　ただし、先頭のゲートドライバ用ＩＣチップ４１１ａ内のシフトレジスタには、表示制御回路からゲートスタートパルス信号ＧＳＰが入力され、最後尾のゲートドライバ用ＩＣチップ４１１ｑ内のシフトレジスタは外部と未接続となっている。また、表示制御回路からのゲートクロック信号ＧＣＫは、各ゲートドライバ用ＩＣチップにクロック信号ＣＫとして共通に入力される。一方、表示制御回路において生成されるゲートドライバ出力制御信号ＧＯＥは第１～第ｑのゲートドライバ出力制御信号ＧＯＥ１～ＧＯＥｑからなり、これらのゲートドライバ出力制御信号ＧＯＥ１～ＧＯＥｑは、ゲートドライバ用ＩＣチップ（４１１ａ・・・４１１ｑ）に出力制御信号ＯＥとしてそれぞれ個別に入力される。

　図５２に、本液晶表示装置に用いられるデータ並べ替え回路４４（図４７～５０参照）の構成を示す。図５２に示すように、データ並び替え回路４４は、並び替え制御回路６１と第１ラインメモリ５１Ａと第２ラインメモリ５１Ｂとを備える。並び替え制御回路６１は、入力される信号Ｄｖ、ＨＳＹ、ＶＳＹおよびＤｃを用いて、パラレルに入力される２ライン（２画素行）分のデータをシリアル化し、１水平走査期間（１Ｈ）の出力データとする。例えば、並び替え制御回路６１は、奇数行の画素行の各データを第１ラインメモリ５１Ａに一旦書き込むとともに、次行（偶数行の画素行）の各データを第２ラインメモリ５１Ｂに一旦書き込んでおき、第１ラインメモリ５１Ａおよび第２ラインメモリ５１Ｂから交互にデータを読み出すことで、パラレルに入力される２ライン（２画素行）分のデータをシリアル化する。ここで、第１ラインメモリ５１Ａおよび第２ラインメモリ５１Ｂから交互にデータを読み出されたデータは、第１および第２のデータ信号線に供給される信号電位に対応する。

　図５３（ａ）（ｂ）に、本液晶表示装置において、リフレッシュ期間を設ける場合のソースドライバの構成を示す。図５３（ａ）に示すように、この場合のソースドライバには、各データ信号線に対応してバッファ３１と、データ出力用スイッチＳＷａと、リフレッシュ用スイッチＳＷｂとが設けられる。バッファ３１には対応するデータｄが入力され、バッファ３１の出力は、データ出力用スイッチＳＷａを介してデータ信号線への出力端に接続されている。また、隣り合う２本のデータ信号線それぞれに対応する出力端は、リフレッシュ用スイッチＳＷｂを介して互いに接続されている。すなわち、各リフレッシュ用スイッチＳＷｂは直列に接続され、その一端がリフレッシュ電位供給源３５（Ｖｃｏｍ）に接続されている。ここで、データ出力用スイッチＳＷａのゲート端子には、ＬＳ（ラッチストローブ信号）がインバータ３３を介して入力され、リフレッシュ用スイッチＳＷｂのゲート端子には、ＬＳ信号が入力される。上記構成は、リフレッシュ電位のチャージシェアを比較的行い易い場合（隣接するデータ信号線が同極性とならない、表示部１０Ａ～１０Ｄ、１０ｂ、１０ｆ等）に好適である。

　なお、図５３（ａ）の構成を、図５３（ｂ）のように変形することもできる。すなわち、リフレッシュ用スイッチＳＷｃを、対応するデータ信号線とリフレッシュ電位供給源３５（Ｖｃｏｍ）にのみに接続し、各リフレッシュ用スイッチＳＷｃを直列に接続しない構成とする。こうすれば、各データ信号線に速やかにリフレッシュ電位を供給することができる。該記構成は、リフレッシュ電位のチャージシェアを比較的行い難い場合（隣接するデータ信号線が同極性となる、表示部１０Ｅ、１０Ｆ、１０ａ、１０ｅ、あるいは１０ｋ等）に好適である。

　ここで、上記各実施の形態ではリフレッシュ電位をＶｃｏｍとしているがこれに限定されない。例えば、同一データ信号線に１水平走査期間前に供給された信号電位のレベルと現水平走査期間に供給すべき信号電位とに基づいて適切なリフレッシュ電位を算出しておき、このリフレッシュ電位を該データ信号線に供給してもよい。この場合のソースドライバの構成を図５４に示す。該構成では、各データ信号線に対応して、データ出力用バッファ１３１と、リフレッシュ用バッファ１３２と、データ出力用スイッチＳＷａと、リフレッシュ用スイッチＳＷｅとが設けられる。データ出力用バッファ１３１には対応するデータｄが入力され、データ出力用バッファ１３１の出力は、データ出力用スイッチＳＷａを介してデータ信号線への出力端に接続されている。リフレッシュ用バッファ１３２には対応する非画像データＮ（１水平走査期間前に供給された信号電位のレベルと現水平走査期間に供給すべき信号電位とに基づいて決定された最適なリフレッシュ電位に対応するデータ）が入力され、リフレッシュ用バッファ１３２の出力は、リフレッシュ用スイッチＳＷｅを介してデータ信号線への出力端に接続されている。

　なお、本実施の形態では、例えば、保持容量配線の電位を該保持容量配線に供給する保持容量配線信号によって制御する。この場合、上記の説明において、保持容量配線の電位（レベル）を、該保持容量配線に供給する保持容量配線信号の電位（レベル）と読み替えることが可能である。

　また、「電位極性」とは、基準となる電位以下あるいは以上を示すものであり、プラス極性とは基準となる電位以上を示し、マイナス極性とは基準となる電位以下を示している。なお、基準となる電位は共通電極（対向電極）の電位であるＶｃｏｍ（コモン電位）であってもその他任意の電位であってもよい。

　さらに、「電位極性の反転」とは、基準となる電位以下のレベルから基準となる電位以上へレベルシフトすること、あるいは基準となる電位以上のレベルから基準となる電位以下へレベルシフトすることを示すものである。ここで、上記のとおり、基準となる電位は共通電極（対向電極）の電位であるＶｃｏｍ（コモン電位）であってもその他任意の電位であってもよく、したがって、「電位の反転（電位極性の反転）」を「電位のレベルシフト」と言い換えることもできる。

　次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図５６は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。

　上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。

　液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号＝信号電位、走査信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。

　上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。

　液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図５７に示すように、液晶表示装置８００にチューナー部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナー部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。

　図５８は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。

　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

　本発明の液晶パネルおよび液晶表示装置は、例えば液晶テレビに好適である。

Claims

　走査信号線の延伸方向を行方向とすれば、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２のデータ信号線とを備え、各画素は１本の走査信号線に接続され、上記画素列に含まれる画素を２つずつ対にした場合に、各対の一方の画素は第１のデータ信号線に接続されるとともに他方の画素は第２のデータ信号線に接続され、対をなす２つの画素それぞれに接続する走査信号線が１水平走査期間内に同時選択されることによって第１および第２のデータ信号線から上記２つの画素に信号電位が書き込まれる液晶表示装置であって、
　上記第１および第２のデータ信号線には、各水平走査期間において、予備電位が供給された後に上記信号電位が供給されることを特徴とする液晶表示装置。
　上記信号電位の極性が１水平走査期間ごとに反転することを特徴とする請求項１記載の液晶表示装置。
　上記信号電位の極性がｎ水平走査期間（ｎは２以上の整数）ごとに反転することを特徴とする請求項１記載の液晶表示装置。
　上記信号電位の極性が１垂直走査期間ごとに反転することを特徴とする請求項１記載の液晶表示装置。
　上記予備電位が一定値となっていることを特徴とする請求項１記載の液晶表示装置。
　上記一定値が信号電位のレンジの中央値であることを特徴とする請求項５に記載の液晶表示装置。
　走査信号線の走査期間と走査期間との間に、上記予備電位の供給タイミングに合わせた中途選択期間が設けられ、この中途選択期間に、該走査信号線に接続する画素へ上記予備電位が書き込まれることを特徴とする請求項１記載の液晶表示装置。
　上記予備電位が、一水平走査期間前に同一データ信号線に供給された信号電位と現水平走査期間の信号電位とに基づいて決定された値となっていることを特徴とする請求項１記載の液晶表示装置。
　走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２のデータ信号線とを備え、各画素は１本の走査信号線に接続され、上記画素列に含まれる画素を２つずつ対にした場合に、各対の一方の画素は第１のデータ信号線に接続されるとともに他方の画素は第２のデータ信号線に接続され、対をなす２つの画素それぞれに接続する走査信号線が１水平走査期間内に同時選択されることによって第１および第２のデータ信号線から該２つの画素に信号電位が書き込まれる液晶表示装置であって、
　上記信号電位の極性が１水平走査期間ごとに反転することを特徴とする液晶表示装置。
　第１および第２のデータ信号線には互いに逆極性の信号電位が供給され、
　上記画素列の所定画素を数え始めの１番目の画素とし、奇数番目の１画素と偶数番目の１画素とを対として各対に順序を付して考えた場合に、
　順序が連続する２つの対では、一方の対に含まれる奇数番目の画素が接続するデータ信号線と、他方の対に含まれる奇数番目の画素が接続するデータ信号線とが異なっており、
　上記順序に従って対が選ばれ、選ばれた対の２つの画素それぞれに接続する走査信号線が同時選択されることを特徴とする請求項２または９記載の液晶表示装置。
　対をなす２つの画素が隣接し、上記画素列の所定画素を数え始めの１番目の画素とし、走査方向に数えて２×ｉ＋１番目（ｉは自然数）の画素以外は前段の画素と異なるデータ信号線に接続される一方、２×ｉ＋１番目の画素は前段の画素と同じデータ信号線に接続され、
　走査信号線が、所定画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていくことを特徴とする請求項１０記載の液晶表示装置。
　第１および第２のデータ信号線には互いに逆極性の信号電位が供給され、
　上記画素列の所定画素を数え始めの１番目の画素とし、走査方向に数えて奇数番目の１画素と偶数番目の１画素とを対とするとともにｎ個（ｎは２以上の整数）の対を１グループとし、各グループに順序を付して考えた場合に、
　同一のグループでは、各対の２つの画素が異なるデータ信号線に接続されるとともに、ｎが２以上の場合には奇数番目の各画素が同一のデータ信号線に接続されており、
　順序が連続する２つのグループ間では、一方のグループに含まれる奇数番目の画素が接続するデータ信号線と、他方のグループに含まれる奇数番目の画素が接続するデータ信号線とが異なっており、
　上記順序に従ってグループが選ばれ、選ばれたグループ内で、対とされる２つの画素それぞれに接続する走査信号線の同時選択が行われ、この同時選択が各対につき順次行われることを特徴とする請求項３記載の液晶表示装置。
　上記所定画素を数え始めの１番目の画素とし、走査方向に数えて２×ｎ×ｉ＋１番目の画素以外は前段の画素と異なるデータ信号線に接続される一方、２×ｎ×ｉ＋１番目の画素は前段の画素と同じデータ信号線に接続され、
　走査信号線が、所定画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていくことを特徴とする請求項１２記載の液晶表示装置。
　第１および第２のデータ信号線には互いに逆極性の信号電位が供給され、
　上記画素列の所定画素を数え始めの１番目の画素とし、走査方向に数えて奇数番目の１画素と偶数番目の１画素とを対として各対に順序を付して考えた場合に、
　対をなす２つの画素が異なるデータ信号線に接続されるとともに、順序が連続する２つの対については、一方の対に含まれる奇数番目の画素が接続するデータ信号線と、他方の対に含まれる奇数番目の画素が接続するデータ信号線とが同一であり、
　上記順序に従って対が選ばれ、選ばれた対の２つの画素それぞれに接続する走査信号線が同時選択されることを特徴とする請求項４記載の液晶表示装置。
　対をなす２つの画素が隣接し、上記所定画素よりも走査方向側に位置する各画素は、前段の画素と異なるデータ信号線に接続され、
　走査信号線は、所定画素に接続する走査信号線から順に、隣り合う２本ずつ同時選択されていくことを特徴とする請求項１４記載の液晶表示装置。
　１つの画素行に含まれる各画素は同一の走査信号線に接続され、隣接する２つの画素列の一方に対応する第１のデータ信号線と、該２つの画素列の他方に対応する第１のデータ信号線とには同極性の信号電位が供給され、行方向に隣り合う画素間では、第１および第２のデータ信号線との接続関係が逆になっていることを特徴とする請求項１０～１５のいずれか１項に記載の液晶表示装置。
　１つの画素列の両側に該画素列に対応する第１および第２のデータ信号線が配され、隣接する２つの画素列の一方に対応する第１のデータ信号線と該２つの画素列の他方に対応する第１のデータ信号線とが画素列を挟むことなく隣接するか、あるいは該２つの画素列の一方に対応する第２のデータ信号線と該２つの画素列の他方に対応する第２のデータ信号線とが画素列を挟むことなく隣接していることを特徴とする請求項１６記載の液晶表示装置。
　１つの画素列の両側に該画素列に対応する第１および第２のデータ信号線が配され、隣接する２つの画素列の一方に対応する第１のデータ信号線と該２つの画素列の他方に対応する第２のデータ信号線とが画素列を挟むことなく隣接するか、あるいは該２つの画素列の一方に対応する第２のデータ信号線と該２つの画素列の他方に対応する第１のデータ信号線とが画素列を挟むことなく隣接していることを特徴とする請求項１６記載の液晶表示装置。
　上記第１および第２のデータ信号線には互いに同極性の信号電位が供給され、
　上記画素列の所定画素を数え始めの１番目の画素とし、走査方向に数えて奇数番目にあたる２画素を対とするとともに偶数番目にあたる２画素を対とし、奇数番目にあたる２画素からなる対と、偶数番目にあたる２画素からなる対とを交互に順序付けて考えた場合に、対をなす２つの画素が異なるデータ信号線に接続されており、
　上記順序に従って対が選ばれ、選ばれた対の２つの画素それぞれに接続する走査信号線が同時選択されることを特徴とする請求項２または９記載の液晶表示装置。
　第１および第２のデータ信号線には互いに同極性の信号電位が供給され、
　上記画素列の所定画素を数え始めの１番目の画素とし、走査方向に数えて奇数番目にあたる２画素を対とするとともに偶数番目にあたる２画素を対とし、奇数番目にあたる２画素からなる対をｎ個含むグループと、偶数番目にあたる２画素からなる対をｎ個含むグループとを交互に順序付けて考えた場合に、対をなす２つの画素が異なるデータ信号線に接続されており、
　上記順序に従ってグループが選ばれ、選ばれたグループ内で、対をなす２つの画素それぞれに接続する走査信号線の同時選択が行われ、この同時選択が各対につき順次行われることを特徴とする請求項３記載の液晶表示装置。
　隣り合う２つの画素列の一方に対応する第１および第２のデータ信号線に供給される信号電位の極性と、該２つの画素列の他方に対応する第１および第２のデータ信号線に供給される信号電位の極性とが異なっていることを特徴とする請求項１９または２０記載の液晶表示装置。
　電位制御可能な保持容量配線を複数備え、上記１つの画素には、第１および第２のトランジスタと、第１および第２の画素電極とが含まれ、該第１および第２の画素電極は、それぞれ第１および第２のトランジスタを介して同一のデータ信号線に接続され、上記第１および第２のトランジスタは上記１本の走査信号線に接続され、上記第１および第２の画素電極は、それぞれ異なる保持容量配線と保持容量を形成していることを特徴とする請求項１～２１のいずれか１項に記載の液晶表示装置。
　列方向に隣り合う２つの画素に対応して１本の保持容量配線が設けられ、上記２つの画素の一方に設けられた第１あるいは第２の画素電極と上記２つの画素領域の他方に設けられた第１あるいは第２の画素電極とが、この保持容量配線と保持容量を形成していることを特徴とする請求項２２記載の液晶表示装置。
　第１および第２のデータ信号線には互いに逆極性の信号電位が供給されることを特徴とする請求項１または９記載の液晶表示装置。
　第１および第２のデータ信号線には同極性の信号電位が供給され、
　隣り合う２つの画素列の一方に対応する第１および第２のデータ信号線に供給される信号電位の極性と、該２つの画素列の他方に対応する第１および第２のデータ信号線に供給される信号電位の極性とが異なっていることを特徴とする請求項１または９記載の液晶表示装置。
　上記第１および第２のデータ信号線の一方が上記画素列の一方の側に配されるとともに、他方が上記画素列と重なるように配されていることを特徴とする請求項１または９に記載の液晶表示装置。
　同時選択される各走査信号線は、液晶パネル内で接続されるか、あるいは走査信号線を駆動するゲートドライバの同一出力端子に接続されていることを特徴とする請求項１または９に記載の液晶表示装置。
　表示部に複数の領域が設けられるとともに、各領域に上記データ信号線および走査信号線並びに画素が設けられ、これらが領域ごとに個別駆動されることを特徴とする請求項１～２７のいずれか１項に記載の液晶表示装置。
　１秒間に表示するコマ数が６０よりも多いことを特徴とする請求項１～２８のいずれか１項に記載の液晶表示装置。
　予備電位をＶｒ、同一データ信号線に一水平走査期間前に供給された信号電位をＶｐ、現水平走査期間の信号電位をＶｑ、共通電極の電位をＶｃｏｍとして、
　Ｖｒ＝Ｖｑ＋{（Ｖｑ－Ｖｃｏｍ）－（Ｖｐ－Ｖｃｏｍ）}／２
　を満たすように設定されていることを特徴とする請求項８に記載の液晶表示装置。
　予備電位の供給期間が、データ信号線の時定数の９０～１００パーセントである
ことを特徴とする請求項３０に記載の液晶表示装置。
　走査信号線の延伸方向を行方向とすれば、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２のデータ信号線とを備え、各画素は１本の走査信号線に接続され、上記画素列に含まれる画素を２つずつ対にした場合に、各対の一方の画素は第１のデータ信号線に接続されるとともに他方の画素は第２のデータ信号線に接続された液晶表示装置に対し、対をなす２つの画素それぞれに接続する走査信号線を１水平走査期間内に同時選択することによって第１および第２のデータ信号線に供給する信号電位を該２つの画素に書き込む液晶表示装置の駆動方法であって、
　上記第１および第２のデータ信号線には、各水平走査期間において、予備電位を供給した後に上記信号電位を供給することを特徴とする液晶表示装置の駆動方法。
　走査信号線の延伸方向を行方向とすれば、行および列方向に並ぶ画素と、１つの画素列に対応して設けられる第１および第２のデータ信号線とを備え、各画素は１本の走査信号線に接続され、上記画素列に含まれる画素を２つずつ対にした場合に、各対の一方の画素は第１のデータ信号線に接続されるとともに他方の画素は第２のデータ信号線に接続された液晶表示装置に対し、対をなす２つの画素それぞれに接続する走査信号線を１水平走査期間内に同時選択することによって第１および第２のデータ信号線に供給する信号電位を該２つの画素に書き込む液晶表示装置の駆動方法であって、
　上記信号電位の極性を１水平走査期間ごとに反転させることを特徴とする液晶表示装置の駆動方法。
　請求項１～３１のいずれか１項に記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。