WO2009128669A2 - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
WO2009128669A2
WO2009128669A2 PCT/KR2009/001991 KR2009001991W WO2009128669A2 WO 2009128669 A2 WO2009128669 A2 WO 2009128669A2 KR 2009001991 W KR2009001991 W KR 2009001991W WO 2009128669 A2 WO2009128669 A2 WO 2009128669A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
conductive semiconductor
emitting device
wafer bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2009/001991
Other languages
English (en)
French (fr)
Other versions
WO2009128669A3 (ko
Inventor
송준오
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080034933A external-priority patent/KR101534846B1/ko
Priority claimed from KR1020080041610A external-priority patent/KR101550913B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to US12/988,437 priority Critical patent/US8502193B2/en
Priority to CN2009801203782A priority patent/CN102047454B/zh
Priority to EP09732760.5A priority patent/EP2280426B1/en
Publication of WO2009128669A2 publication Critical patent/WO2009128669A2/ko
Publication of WO2009128669A3 publication Critical patent/WO2009128669A3/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials

Definitions

  • the present invention relates to a light emitting device and a method of manufacturing the same.
  • the light emitting diode is attracting attention in the next generation lighting field because it has a high efficiency of converting electrical energy into light energy and a lifespan of more than 5 years on average, which can greatly reduce energy consumption and maintenance cost.
  • the light emitting diode is formed of a light emitting semiconductor layer including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and is applied through the first conductive semiconductor layer and the second conductive semiconductor layer. The light is generated in the active layer according to the current.
  • the light emitting diode may be classified into a lateral type light emitting diode and a vertical type light emitting diode.
  • the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are formed on a growth substrate, and the first conductive semiconductor layer is partially exposed to form an electrode layer. Since the semiconductor layer of the second conductivity type, the active layer and the semiconductor layer of the first conductivity type are partially removed, the light emitting area is reduced, resulting in a decrease in light efficiency.
  • the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are disposed on the growth substrate, heat dissipation is difficult due to the growth substrate having low thermal conductivity. There is this.
  • a first electrode layer is formed on the first conductive semiconductor layer, and a second electrode layer is formed below the second conductive semiconductor layer, thereby forming an active layer to form an electrode layer.
  • the light efficiency can be improved compared to the lateral type light emitting diode.
  • the vertical type light emitting diode has an advantage of easy heat dissipation because heat is transferred through the second electrode layer.
  • the vertical type light emitting diode has various advantages, the lateral type light emitting diode and the vertical type light emitting diode still have some improvements.
  • the current flowing between the first electrode layer and the second electrode layer does not flow in a concentrated region, but rather spreads widely to increase the light emitting area, thereby increasing the light efficiency.
  • indium tin oxide (ITO) or zinc oxide (ZnO) Similarly, a current injection layer is required to form an ohmic contact interface.
  • current injection layers such as ITO or ZnO form a schottky contact interface rather than an ohmic contact interface by subsequent processes such as deposition and heat treatment, thus requiring a current injection layer to form the ohmic contact interface.
  • the wafer bonding process should be performed at a low temperature of less than 300 degrees, and thus, subsequent processes are difficult.
  • the embodiment provides a light emitting device having a new structure and a method of manufacturing the same.
  • the embodiment provides a light emitting device having improved electrical characteristics and a method of manufacturing the same.
  • the embodiment provides a light emitting device having improved light efficiency and a method of manufacturing the same.
  • the light emitting device includes a support substrate; A wafer bonding layer on the support substrate; A second electrode layer including a current blocking layer and a reflective current spreading layer on the wafer bonding layer; A current injection layer on the second electrode layer; A superlattice structure layer on the current injection layer; A second conductive semiconductor layer on the superlattice structure layer; An active layer on the second conductive semiconductor layer; A first conductive semiconductor layer on the active layer; And a first electrode layer on the first conductive semiconductor layer.
  • the light emitting device includes a support substrate; A wafer bonding layer on the support substrate; A current blocking layer partially formed on the wafer bonding layer; A reflective current spreading layer on the wafer bonding layer and the current blocking layer; A current injection layer disposed on the top and side surfaces of the reflective current spreading layer; A superlattice structure layer disposed on an upper surface of the current injection layer and a side surface of the reflective current spreading layer; A second conductive semiconductor layer formed on the superlattice structure layer and the reflective current spreading layer; An active layer on the second conductive semiconductor layer; A first conductive semiconductor layer on the active layer; And a first electrode layer on the first conductive semiconductor layer.
  • the embodiment can provide a light emitting device having a new structure and a method of manufacturing the same.
  • the embodiment can provide a light emitting device having improved electrical characteristics and a method of manufacturing the same.
  • the embodiment can provide a light emitting device having improved light efficiency and a method of manufacturing the same.
  • FIG. 1 is a view for explaining a light emitting element according to the first embodiment
  • FIG. 2 is a view for explaining a light emitting element according to the second embodiment
  • 3 to 11 illustrate a method of manufacturing a light emitting device according to the first embodiment.
  • FIG. 12 is a view for explaining a light emitting element according to the third embodiment.
  • FIG. 13 is a view for explaining a light emitting element according to the fourth embodiment.
  • Fig. 24 is a diagram explaining a light emitting element according to the fifth embodiment.
  • Fig. 25 is a diagram explaining a light emitting element according to the sixth embodiment.
  • 26 to 33 illustrate a method of manufacturing a light emitting device according to the fifth embodiment.
  • 34A to 34D illustrate a light emitting element according to the seventh embodiment.
  • 35 is a view for explaining a light emitting element according to the eighth embodiment.
  • 36 to 44 illustrate a method of manufacturing a light emitting device according to the seventh embodiment.
  • each layer (film), region, pattern or structure is “on / on” or “bottom / on” of the substrate, each layer (film), region, pad or patterns
  • “on” and “under” are “directly” or “indirectly” formed through another layer. It includes everything that is done.
  • the criteria for the top or bottom of each layer will be described with reference to the drawings.
  • each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description.
  • the size of each component does not necessarily reflect the actual size.
  • FIG. 1 is a view for explaining a light emitting device according to the first embodiment.
  • a second wafer bonding layer 170 and a first wafer bonding layer 130 are formed on a support substrate 160, and the diffusion barrier layer 120 is formed on the first wafer bonding layer 130. Is formed.
  • the second electrode layer 110 including the reflective current spreading layer 111 and the current blocking layer 112 is formed on the diffusion barrier layer 120, and the current injection layer 100 is formed on the second electrode layer 110. do.
  • a superlattices structure layer 90 is formed on the current injection layer 100, and a semiconductor layer 40, an active layer 30, and a second conductivity type are formed on the superlattice structure layer 90.
  • a light emitting semiconductor layer including a single conductive semiconductor layer 20 is formed.
  • the light extracting structure layer 200 and the first electrode layer 210 are formed on the first conductive semiconductor layer 20.
  • the support substrate 160 is an electroconductive material film having a thickness of 10 ⁇ m or more using an electro-plating method, a physical vapor deposition (PVD) method, a chemical vapor deposition (CVD) method, or the like. Is formed.
  • the support substrate 160 may include at least one of Cu, Ni, NiCu, NiCr, Nb, Au, Ta, Ti, or metal silicide.
  • the second wafer bonding layer 170 and the first wafer bonding layer 130 may be formed of an electrically conductive material which may have a strong bonding force at a constant pressure and a temperature of 300 ° C to 700 ° C.
  • the second wafer bonding layer 170 and the first wafer bonding layer 130 may be at least one of Au, Ag, Al, Rh, Cu, Ni, Ti, Pd, Pt, Cr, or metal silicide. It may be formed to include.
  • the diffusion barrier layer 120 may be variously selected according to materials forming the second electrode layer 110 and the first wafer bonding layer 130.
  • the diffusion barrier layer 120 is Pt, Pd, Cu, Rh, Re, Ti, W, Cr, Ni, Si, Ta, TiW, TiNi, NiCr, TiN, WN, CrN, TaN, TiWN, or At least one of the metal silicides may be included and formed.
  • the second electrode layer 110 includes a current blocking layer 112 formed in a region overlapping the first electrode layer 210 in a vertical direction, and a reflective current spreading layer 111 disposed on a side surface of the current blocking layer 112. ).
  • the current blocking layer 112 is to increase the light emitting area by increasing the light emitting area by allowing the current applied from the outside to flow in a wide area without being concentrated in a specific region, and corresponds to the first electrode layer 210. It may be formed at a position, it may be formed divided into a plurality.
  • the current blocking layer 112 may be formed of an electrically insulating thin film layer or a thin film layer that forms a schottky contact interface with the current injection layer 100, and may be formed of, for example, SiN x , SiO 2 , or Al 2 O 3. It may be formed of at least one of an insulating oxide film, Al, Ag, Rh, Ti, Cr, V, Nb, TiN, Cu, Ta, Au, Pt, Pd, Ru, or a metal silicide.
  • the reflective current spreading layer 111 may be formed of an electrically conductive material having a reflectivity of 80% or more with respect to light having a wavelength of 600 nm or less.
  • an electrically conductive material having a reflectivity of 80% or more with respect to light having a wavelength of 600 nm or less.
  • Al, Ag, Rh, Ti, Cr, V, Nb , TiN, Cu, Ta, Au, Pt, Pd, Ru, or at least one of a metal silicide (metallic silicide) may be formed.
  • the second electrode layer 110 including the reflective current spreading layer 111 and the current blocking layer 112 prevents concentration of current and serves as a reflector for light.
  • the second electrode layer 110 may be formed in a multi-layered structure that prevents the diffusion of the material, improves the bonding force between the materials, and performs the oxidation preventing dynamics of the material.
  • the current injection layer 100 may be formed of a conductive thin film including nitride or carbon nitride including group 2, 3, or 4 element elements forming an ohmic contact interface with the superlattice structure layer 90. have.
  • the current injection layer 100 is a single layer having a thickness of 6 nm or more represented by the formula In x Al y Ga (1-xy) N (0 ⁇ x, 0 ⁇ y, x + y ⁇ 1). It may be formed in a layer or multi-layer.
  • the current injection layer 100 may be formed by doping Si, Mg, Zn and the like.
  • the current injection layer 100 may be formed of Si-doped gallium nitride (GaN) or Si-doped aluminum gallium nitride (AlGaN).
  • the superlattice structure layer 90 forms an ohmic contact interface with the second conductive semiconductor layer 40 to enable easy current injection in the vertical direction, and the second conductive semiconductor layer 40.
  • the superlattice structure layer 90 may be formed in a multilayer structure including a nitride or a carbon nitride including a group 2, 3, or 4 group element, and constitutes the superlattice structure layer 90. Each layer can be formed to a thickness of 5 nm or less. Each layer constituting the superlattice structure layer 90 may be formed including at least one of InN, InGaN, InAlN, AlGaN, GaN, AlInGaN, AlN, SiC, SiCN, MgN, ZnN, or SiN. , Si, Mg, Zn and the like may be doped.
  • the superlattice structure layer 90 may be formed of a multilayer structure such as InGaN / GaN, AlGaN / GaN, InGaN / GaN / AlGaN, AlGaN / GaN / InGaN.
  • the superlattice structure layer 90 may be formed in a single layer structure, for example, an InGaN layer, GaN layer, AlInN layer, AlN layer, InN layer, AlGaN layer, AlInGaN layer doped with n-type impurities or
  • the p-type impurity may be formed of an InGaN layer, a GaN layer, an AlInN layer, an AlN layer, an InN layer, an AlGaN layer, or an AlInGaN layer.
  • the light emitting semiconductor layer including the first conductive semiconductor layer 20, the active layer 30, and the second conductive semiconductor layer 40 may be formed of a group III nitride-based semiconductor material.
  • the first conductive semiconductor layer 20 may be formed of a gallium nitride layer including an n-type impurity such as Si
  • the second conductive semiconductor layer 40 may be a p-type such as Mg or Zn. It may be formed of a gallium nitride layer containing an impurity.
  • the active layer 30 is a layer for generating light by recombination of electrons and holes, for example, may be formed including any one of InGaN, AlGaN, GaN, or AlInGaN, the active layer 30 is Si Alternatively, Mg may be applied, and the wavelength of light emitted from the light emitting device is determined according to the type of material constituting the active layer 30.
  • the active layer 30 may be formed of a multilayer film having a quantum well layer and a barrier layer repeatedly formed, and an energy band gap of the material constituting the barrier layer may be formed of a material constituting the well layer. Larger than the energy bandgap, the thickness of the barrier layer may be thicker than the thickness of the well layer
  • the light extracting structure layer 200 is formed in a concave-convex structure on the first conductive semiconductor layer 20, so that the light emitted from the active layer 30 can be effectively emitted to the outside.
  • the light extracting structure layer 200 may be formed by selectively etching the first conductive semiconductor layer 20 or by forming a separate material on the first conductive semiconductor layer 20 and then etching the same. It may be formed.
  • the first electrode layer 210 is formed on the first conductive semiconductor layer 20 and may be formed of a material having a reflectance of 50% or more with respect to light having a wavelength of 600 nm or less.
  • the first electrode layer 210 may include at least one of Al, Ag, Rh, Ti, Cr, V, Nb, TiN, Cu, Ta, Au, Pt, Pd, Ru, or metallic silicide. It can be formed as one.
  • a passivation layer may be formed on a side surface of the light emitting semiconductor layer, for example, the passivation layer may be formed of an electrically insulating oxide such as SiN x , SiO 2 , Al 2 O 3 . .
  • FIG. 2 is a view for explaining a light emitting device according to the second embodiment.
  • the light emitting device according to the second embodiment shown in FIG. 2 is similar to the light emitting device according to the first embodiment. Therefore, in describing the light emitting device according to the second embodiment, a description overlapping with the description of the light emitting device according to the first embodiment will be omitted.
  • the first ohmic contact electrode layer 220 is formed on the first conductive semiconductor layer 20 and the light extracting structure layer 200, and the first ohmic contact electrode layer 220 is formed.
  • the first electrode layer 210 is formed thereon.
  • the first ohmic contact electrode layer 220 may have an uneven structure formed on an upper surface thereof so that light emitted from the active layer 30 may be effectively extracted to the outside.
  • the first ohmic contact electrode layer 220 forms an ohmic contact interface with the first conductive semiconductor layer 20 and has a transmittance of 70% or more for light having a wavelength of 600 nm or less.
  • the first ohmic contact electrode layer 220 may include at least one of TiN, TiO, ITO, ZnO, RuO 2 , IrO 2 , In 2 O 3 , SnO 2 , ZnGaO, InZnO, ZnInO, or Ni—O—Au. It may be formed including any one.
  • 3 to 11 illustrate a method of manufacturing a light emitting device according to the first embodiment.
  • a light emitting semiconductor layer including a first conductive semiconductor layer 20, an active layer 30, and a second conductive semiconductor layer 40 is formed on the growth substrate 10.
  • the superlattice structure layer 90 and the current injection layer 100 are formed on the second conductive semiconductor layer 40.
  • the growth substrate 10 includes sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), aluminum nitride (AlN), gallium nitride (GaN), aluminum gallium nitride (AlGaN), glass (Glass) or gallium arsenide (GaAs) may be used.
  • a buffer layer may be formed between the growth substrate 10 and the semiconductor layer 20 of the first conductivity type, and the buffer layer may be used for lattice matching on the growth substrate 10. It may be formed, for example, at least one of InGaN, AlN, SiC, SiCN, or GaN.
  • the light emitting semiconductor layer may be formed on the buffer layer through a process such as MOCVD or MBE single crystal growth.
  • the first conductive semiconductor layer 20 may be a Si-doped GaN layer or an AlGaN layer.
  • the active layer 30 may be formed of an undoped InGaN layer and a GaN layer, and the second conductive semiconductor layer 40 may be a Mg-doped GaN layer or an AlGaN layer. It can be formed as.
  • the superlattice structure layer 90 and the current injection layer 100 form an ohmic contact interface with the second conductive semiconductor layer 40 to facilitate current injection in the vertical direction, and the second electrode layer 110. ) To prevent the material constituting the diffusion into the light emitting semiconductor layer.
  • the superlattice structure layer 90 may be formed of an InGaN layer / GaN layer doped with Si, and the InGaN layer and the GaN layer may be formed to a thickness of 5 nm or less.
  • the current injection layer 100 may be formed of a GaN layer doped with Mg, and the GaN layer may be formed to a thickness of 6 nm or more.
  • a second electrode layer 110 including a reflective current spreading layer 111 and a current blocking layer 112 is formed on the current injection layer 100 and formed on the second electrode layer 110.
  • the diffusion barrier layer 120 and the first wafer bonding layer 130 are formed on the substrate.
  • the reflective current spreading layer 111 may be formed of Ag or an alloy including Ag
  • the current blocking layer 112 may be an electrically insulating oxide layer such as SiN x , SiO 2 , and Al 2 O 3. It can be formed as.
  • the diffusion barrier layer 120 is to prevent material diffusion between the second electrode layer 110 and the first wafer bonding layer 130.
  • the diffusion barrier layer 120 may be formed of TiW or TiWN. Can be.
  • the first wafer bonding layer 130 may be formed of an alloy containing Au or Au, which is an electrically conductive material having a strong bonding force at a predetermined pressure and a temperature of 300 degrees or more.
  • a temporary substrate 140 is prepared, and a sacrificial separation layer 150, a support substrate 160, and a second wafer bonding layer 170 are formed on the temporary substrate 140.
  • the temporary substrate 140 may be formed of a material having the same or similar thermal expansion coefficient as that of the growth substrate 10.
  • the temporary substrate 140 prevents damage, such as cracking or cracking, in the light emitting semiconductor layer due to a difference in thermal expansion coefficient between the growth substrate 10 and the support substrate 160 in a wafer bonding process to be described later. That is, the temporary substrate 140 and the growth substrate 10 are disposed with the support substrate 160 interposed therebetween, so that the same or similar thermal expansion coefficients are symmetrical, thereby preventing the growth substrate 10 from bending. can do.
  • the temporary substrate 140 may include sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), aluminum nitride (AlN), and gallium nitride (GaN).
  • sapphire Al 2 O 3
  • SiC silicon carbide
  • Si silicon
  • AlN aluminum nitride
  • GaN gallium nitride
  • Aluminum gallium nitride (AlGaN), glass, or gallium arsenide (GaAs) may be used.
  • the sacrificial separation layer 150 may be a material that is decomposed through mechanical chemical polishing (CMP), chemical wet etching, thermal chemical decomposition using a photon beam, and the like.
  • CMP mechanical chemical polishing
  • the sacrificial separation layer 150 may be selected. May be formed of any one of InGaN, ZnO, or GaN.
  • the support substrate 160 may be a single layer or a multilayer structure formed of metal, alloy, or solid solution, and the second wafer bonding layer 170 may be formed of Au or It may be formed of an alloy containing Au.
  • FIG. 6 the structure shown in FIG. 4 and the structure shown in FIG. 5 are combined through a wafer bonding process to form a composite structure.
  • the composite structure is formed by combining the first wafer bonding layer 130 and the second wafer bonding layer 170.
  • the wafer bonding process may be performed by applying a predetermined hydrostatic pressure under a temperature of room temperature to 700 ° C. and under a vacuum, oxygen, argon, or nitrogen gas atmosphere.
  • surface treatment and heat treatment may be performed before the wafer bonding process to improve the mechanical bonding force between the first wafer bonding layer 130 and the second wafer bonding layer 170 or to form an ohmic contact interface. heat treatment processes may be introduced.
  • the growth substrate 10 is separated from the composite structure shown in FIG. 6.
  • the growth substrate 10 For example, if an optically transparent and thermal chemical decomposition reaction such as a sapphire substrate or an AlN substrate is used as the growth substrate 10, the growth by irradiating the growth substrate 10 with a photon beam 500 is performed.
  • the substrate 10 can be separated from the composite structure.
  • the light extracting structure layer 200 is formed on the first conductive semiconductor layer 20.
  • the light extracting structure layer 200 may be formed by wet or dry etching the first conductive semiconductor layer 20 to form an uneven structure on the surface of the first conductive semiconductor layer 20. .
  • a first electrode layer 210 is formed on the first conductive semiconductor layer 20.
  • the first electrode layer 210 may be disposed at a position overlapping the current blocking layer 112 in the vertical direction.
  • the first electrode layer 210 may be formed by stacking Cr / Al / Cr / Au.
  • the temporary substrate 140 is separated from the structure of FIG. 9.
  • the temporary substrate 140 may be separated by a thermal chemical decomposition reaction using a photon beam 500.
  • the sacrificial separation layer 150 is decomposed and removed by a thermal chemical decomposition reaction.
  • the light emitting device according to the first embodiment as shown in FIG. 11 can be manufactured.
  • the manufacturing method of the light emitting device according to the second embodiment is similar to the manufacturing method of the light emitting device according to the first embodiment described above.
  • the first electrode layer 210 is formed on the first ohmic contact electrode layer 220.
  • the first ohmic contact electrode layer 220 may be formed of any one of ITO, InZnO, or ZnInO, and the first electrode layer 210 may be formed by stacking Ag / Ti / Pt / Au. .
  • FIG. 12 is a view for explaining a light emitting device according to the third embodiment.
  • a second wafer bonding layer 170 is formed on the support substrate 160, and the current blocking layer 250 and the first wafer bonding layer 130 are formed on the second wafer bonding layer 170. Is formed.
  • the diffusion barrier layer 120 is formed on the first wafer bonding layer 130.
  • the first wafer bonding layer 130 and the diffusion barrier layer 120 are disposed on the side of the current blocking layer 250.
  • the reflective current spreading layer 111 is formed on the diffusion barrier layer 120 and the current blocking layer 250, and the current injection layer 100 is partially formed on the reflective current spreading layer 111.
  • the current injection layer 100 is disposed on the top and side surfaces of the reflective current spreading layer 111.
  • a superlattice structure layer 90 is formed on the current injection layer 100, and the superlattice structure layer 90 is disposed on the side of the reflective current spreading layer 111.
  • a light emitting semiconductor layer including a second conductive semiconductor layer 40, an active layer 30, and a first conductive semiconductor layer 20 is formed on the superlattice structure layer 90 and the reflective current spreading layer 111. Is formed.
  • the light extracting structure layer 200 and the first electrode layer 210 are formed on the first conductive semiconductor layer 20.
  • the current blocking layer 250 is formed on the second wafer bonding layer 170 and extends to the superlattice structure layer 90.
  • the current blocking layer 250 overlaps the first electrode layer 210 in the vertical direction.
  • the current blocking layer 250 may be formed of air or an electrically insulating material such as SiN x , SiO 2 , Al 2 O 3 .
  • a portion of the reflective current spreading layer 111 is formed on the current blocking layer 250 and penetrates the superlattice structure layer 90 to contact the second conductive semiconductor layer 40.
  • the reflective current spreading layer 111 forms a schottky contact interface with the second conductive semiconductor layer 40 and the superlattice structure layer 90, and forms an ohmic contact interface with the current injection layer 100.
  • the reflective current spreading layer 111 may be formed of at least one of Al, Ag, Rh, Ti, Cr, V, Nb, TiN, Cu, Ta, Au, Pt, Pd, Ru, or metallic silicide. It can be formed of either.
  • the current blocking layer 250 and the reflective current spreading layer 111 may increase light emission area by increasing a light emitting area by allowing the current applied from the outside to flow in a wide range without being concentrated in a specific region.
  • FIG. 13 is a view for explaining the light emitting device according to the fourth embodiment.
  • the light emitting device according to the fourth embodiment shown in FIG. 13 is similar to the light emitting device according to the third embodiment. Therefore, in describing the light emitting device according to the fourth embodiment, a description overlapping with the description of the light emitting device according to the third embodiment will be omitted.
  • the first ohmic contact electrode layer 220 is formed on the first conductive semiconductor layer 20 and the light extracting structure layer 200, and the first ohmic contact electrode layer 220 is formed.
  • the first electrode layer 210 is formed thereon.
  • the first ohmic contact electrode layer 220 may have an uneven structure formed on an upper surface thereof so that light emitted from the active layer 30 may be effectively extracted to the outside.
  • the first ohmic contact electrode layer 220 forms an ohmic contact interface with the first conductive semiconductor layer 20 and has a transmittance of 70% or more for light having a wavelength of 600 nm or less.
  • the first ohmic contact electrode layer 220 may include at least one of TiN, TiO, ITO, ZnO, RuO 2 , IrO 2 , In 2 O 3 , SnO 2 , ZnGaO, InZnO, ZnInO, or Ni—O—Au. It may be formed including any one.
  • FIG. 14 to 23 illustrate a method of manufacturing a light emitting device according to a third embodiment.
  • a description overlapping with the method of manufacturing the light emitting device according to the first embodiment will be omitted.
  • a light emitting semiconductor layer including a first conductive semiconductor layer 20, an active layer 30, and a second conductive semiconductor layer 40 is formed on the growth substrate 10.
  • the superlattice structure layer 90 and the current injection layer 100 are formed on the second conductive semiconductor layer 40.
  • the groove 251 is formed by selectively removing the current injection layer 100, the superlattice structure layer 90, and the second conductive semiconductor layer 40.
  • the second conductive semiconductor layer 40 is partially exposed by the groove 251.
  • the reflective current spreading layer 111 is formed on the current injection layer 100 including the groove 251, and the groove 251 is formed on the reflective current spreading layer 111.
  • the diffusion barrier layer 120 and the first wafer bonding layer 130 are formed to be exposed.
  • the reflective current spreading layer 111 forms a schottky contact interface with the second conductive semiconductor layer 40 and the superlattice structure layer 90, and forms an ohmic contact interface with the current injection layer 100. .
  • the current blocking layer 250 is formed in the groove 251.
  • a temporary substrate 140 is prepared, and a sacrificial separation layer 150, a support substrate 160, and a second wafer bonding layer 170 are formed on the temporary substrate 140.
  • FIG. 18 the structure shown in FIG. 16 and the structure shown in FIG. 17 are combined through a wafer bonding process to form a composite structure.
  • the composite structure is formed by combining the first wafer bonding layer 130 and the second wafer bonding layer 170.
  • the growth substrate 10 is separated from the complex structure shown in FIG. 18.
  • the growth substrate 10 For example, if an optically transparent and thermal chemical decomposition reaction such as a sapphire substrate or an AlN substrate is used as the growth substrate 10, the growth by irradiating the growth substrate 10 with a photon beam 500 is performed.
  • the substrate 10 can be separated from the composite structure.
  • the light extracting structure layer 200 is formed on the first conductive semiconductor layer 20.
  • a first electrode layer 210 is formed on the first conductive semiconductor layer 20.
  • the first electrode layer 210 may be disposed at a position overlapping the current blocking layer 250 in the vertical direction.
  • the first electrode layer 210 may be formed by stacking Cr / Al / Cr / Au.
  • the temporary substrate 140 is separated from the structure of FIG. 21.
  • the temporary substrate 140 may be separated by a thermal chemical decomposition reaction using a photon beam 500.
  • the sacrificial separation layer 150 is decomposed and removed by a thermal chemical decomposition reaction.
  • the light emitting device according to the fourth embodiment as shown in FIG. 23 can be manufactured.
  • the manufacturing method of the light emitting device according to the fourth embodiment is similar to the manufacturing method of the light emitting device according to the third embodiment described above.
  • the first electrode layer 210 is formed on the first ohmic contact electrode layer 220.
  • the first ohmic contact electrode layer 220 may be formed of any one of ITO, InZnO, or ZnInO, and the first electrode layer 210 may be formed by stacking Ag / Ti / Pt / Au. .
  • 24 is a diagram illustrating a light emitting element according to the fifth embodiment.
  • the light emitting device according to the fifth embodiment shown in FIG. 24 is similar to the light emitting device according to the first embodiment. Therefore, in describing the light emitting device according to the fifth embodiment, a description overlapping with the description of the light emitting device according to the first embodiment will be omitted.
  • a support substrate 160 is formed on a second ohmic contact electrode layer 400, and a second wafer bonding layer 170 and a first wafer bonding layer 130 are formed on the support substrate 160. Is formed, and the diffusion barrier layer 120 is formed on the first wafer bonding layer 130.
  • the second electrode layer 110 including the reflective current spreading layer 111 and the current blocking layer 112 is formed on the diffusion barrier layer 120, and the current injection layer 100 is formed on the second electrode layer 110. do.
  • a superlattices structure layer 90 is formed on the current injection layer 100, and a semiconductor layer 40, an active layer 30, and a second conductivity type are formed on the superlattice structure layer 90.
  • a light emitting semiconductor layer including a single conductive semiconductor layer 20 is formed.
  • the light extracting structure layer 200 and the first electrode layer 210 are formed on the first conductive semiconductor layer 20.
  • the support substrate 160 is formed of a metal plate or foil including any one of Cu, Ni, NiCu, NiCr, Nb, Au, Ta, or Ti, similar to the first embodiment, or Si, GaAs , Ge, SiGe, AlN, GaN, AlGaN, SiC, or AlSiC (wafer) may be formed of any one containing.
  • 25 is a view for explaining a light emitting device according to the sixth embodiment.
  • the light emitting device according to the sixth embodiment shown in FIG. 25 is similar to the light emitting device according to the fifth embodiment. Therefore, in describing the light emitting device according to the sixth embodiment, a description overlapping with the description of the light emitting device according to the fifth embodiment will be omitted.
  • the first ohmic contact electrode layer 220 is formed on the first conductive semiconductor layer 20 and the light extracting structure layer 200, and the first ohmic contact electrode layer 220 is formed.
  • the first electrode layer 210 is formed thereon.
  • the ohmic contact electrode layer 220 has a concave-convex structure formed on an upper surface thereof, so that light emitted from the active layer 30 can be effectively extracted to the outside.
  • the first ohmic contact electrode layer 220 forms an ohmic contact interface with the first conductive semiconductor layer 20 and has a transmittance of 70% or more for light having a wavelength of 600 nm or less.
  • the first ohmic contact electrode layer 220 may include at least one of TiN, TiO, ITO, ZnO, RuO 2 , IrO 2 , In 2 O 3 , SnO 2 , ZnGaO, InZnO, ZnInO, or Ni—O—Au. It may be formed including any one.
  • 26 to 33 illustrate a method of manufacturing a light emitting device according to the fifth embodiment.
  • a description overlapping with the light emitting device manufacturing method according to the first embodiment will be omitted.
  • a light emitting semiconductor layer including a first conductive semiconductor layer 20, an active layer 30, and a second conductive semiconductor layer 40 is formed on the growth substrate 10.
  • the superlattice structure layer 90 and the current injection layer 100 are formed on the second conductive semiconductor layer 40.
  • a second electrode layer 110 including a reflective current spreading layer 111 and a current blocking layer 112 is formed on the current injection layer 100 and formed on the second electrode layer 110.
  • the diffusion barrier layer 120 and the first wafer bonding layer 130 are formed on the substrate.
  • the support substrate 160 is prepared, and the second wafer bonding layer 130 and the third wafer bonding layer 180 are formed on both surfaces of the support substrate 160, respectively.
  • the third wafer bonding layer 180 may be made of the same material as the second wafer bonding layer 130.
  • a temporary substrate 140 is prepared, and a sacrificial separation layer 150 and a fourth wafer bonding layer 190 are formed on the temporary substrate 140.
  • the temporary substrate 140 may have a transmittance of 70% or more for light having a wavelength of 500 nm or less, or a material having a thermal expansion coefficient of 2 ppm / ° C. or less with the growth substrate 10.
  • the temporary substrate 140 may include sapphire (Al 2 O 3 ), silicon carbide (SiC), gallium nitride (GaN), indium gallium nitride (InGaN), aluminum gallium nitride (AlGaN), and aluminum nitride (AlN). It may be formed of any one of spinel, spinel, lithium niobate, neodymium gallate, or gallium oxide (Ga 2 O 3 ).
  • the sacrificial separation layer 150 may use any one of ZnO, GaN, InGaN, InN, ITO, AlInN, AlGaN, ZnInN, ZnGaN, or MgGaN when the temporary substrate 140 is to be separated using a photon beam.
  • any one of Au, Ag, Pd, SiO 2 , or SiN x may be used.
  • the fourth wafer bonding layer 190 may be made of the same material as the third wafer bonding layer 180.
  • FIG. 30 the structures illustrated in FIGS. 27, 28, and 29 are combined through a wafer bonding process to form a composite structure.
  • first wafer bonding layer 170 and the second wafer bonding layer 130 are bonded to each other, and the third wafer bonding layer 180 and the fourth wafer bonding layer 190 are bonded to each other.
  • the growth substrate 10 and the temporary substrate 140 are separated from the composite structure shown in FIG. 30.
  • the growth substrate 10 and the temporary substrate 140 may be separated from the composite structure by irradiating a photon beam 500.
  • the sacrificial separation layer 150 is removed, and after the sacrificial separation layer 150 is removed, the third wafer bonding layer 180 and the fourth wafer bonding layer 190 are also removed.
  • the light extracting structure layer 200 is formed on the first conductive semiconductor layer 20.
  • a first electrode layer 210 is formed on the first conductive semiconductor layer 20.
  • a second ohmic contact electrode layer 400 is formed under the support substrate 160.
  • the light emitting device according to the fifth embodiment as shown in FIG. 33 can be manufactured.
  • the manufacturing method of the light emitting device according to the sixth embodiment is similar to the manufacturing method of the light emitting device according to the fifth embodiment.
  • the first electrode layer 210 is formed on the first ohmic contact electrode layer 220.
  • 34 is a view illustrating a light emitting element according to the seventh embodiment.
  • a support substrate 160 is formed on the second ohmic contact electrode layer 400, and a second wafer bonding layer 170 is formed on the support substrate 160.
  • the current blocking layer 250 and the first wafer bonding layer 130 are formed on the second wafer bonding layer 170, and the diffusion barrier layer 120 is formed on the first wafer bonding layer 130.
  • the first wafer bonding layer 130 and the diffusion barrier layer 120 are disposed on the side of the current blocking layer 250.
  • the reflective current spreading layer 111 is formed on the diffusion barrier layer 120 and the current blocking layer 250, and the current injection layer 100 is partially formed on the reflective current spreading layer 111.
  • the current injection layer 100 is disposed on the top and side surfaces of the reflective current spreading layer 111.
  • a superlattice structure layer 90 is formed on the current injection layer 100, and the superlattice structure layer 90 is disposed on the side of the reflective current spreading layer 111.
  • a light emitting semiconductor layer including a second conductive semiconductor layer 40, an active layer 30, and a first conductive semiconductor layer 20 is formed on the superlattice structure layer 90 and the reflective current spreading layer 111. Is formed.
  • the light extracting structure layer 200 and the first electrode layer 210 are formed on the first conductive semiconductor layer 20.
  • the current blocking layer 250 is formed on the second wafer bonding layer 170 and extends to the superlattice structure layer 90.
  • the current blocking layer 250 overlaps the first electrode layer 210 in the vertical direction.
  • the current blocking layer 250 may be formed of air or an electrically insulating material such as SiN x , SiO 2 , Al 2 O 3 .
  • a portion of the reflective current spreading layer 111 is formed on the current blocking layer 250 and penetrates the superlattice structure layer 90 to contact the second conductive semiconductor layer 40.
  • the reflective current spreading layer 111 forms a schottky contact interface with the second conductive semiconductor layer 40 and the superlattice structure layer 90, and forms an ohmic contact interface with the current injection layer 100.
  • the reflective current spreading layer 111 may be formed of at least one of Al, Ag, Rh, Ti, Cr, V, Nb, TiN, Cu, Ta, Au, Pt, Pd, Ru, or metallic silicide. It can be formed of either.
  • the current blocking layer 250 and the reflective current spreading layer 111 may increase light emission area by increasing a light emitting area by allowing the current applied from the outside to flow in a wide range without being concentrated in a specific region.
  • 35 is a view illustrating a light emitting element according to the eighth embodiment.
  • the light emitting device according to the eighth embodiment shown in FIG. 35 is similar to the light emitting device according to the seventh embodiment. Therefore, in describing the light emitting device according to the eighth embodiment, a description overlapping with the description of the light emitting device according to the seventh embodiment will be omitted.
  • the first ohmic contact electrode layer 220 is formed on the first conductive semiconductor layer 20 and the light extracting structure layer 200, and the first ohmic contact electrode layer 220 is formed.
  • the first electrode layer 210 is formed thereon.
  • the first ohmic contact electrode layer 220 may have an uneven structure formed on an upper surface thereof so that light emitted from the active layer 30 may be effectively extracted to the outside.
  • the first ohmic contact electrode layer 220 forms an ohmic contact interface with the first conductive semiconductor layer 20 and has a transmittance of 70% or more for light having a wavelength of 600 nm or less.
  • the first ohmic contact electrode layer 220 may include at least one of TiN, TiO, ITO, ZnO, RuO 2 , IrO 2 , In 2 O 3 , SnO 2 , ZnGaO, InZnO, ZnInO, or Ni—O—Au. It may be formed including any one.
  • 36 to 44 are views illustrating a light emitting device manufacturing method according to the seventh embodiment.
  • a description overlapping with the manufacturing method of the light emitting device according to the third embodiment will be omitted.
  • a light emitting semiconductor layer including a first conductive semiconductor layer 20, an active layer 30, and a second conductive semiconductor layer 40 is formed on the growth substrate 10.
  • the superlattice structure layer 90 and the current injection layer 100 are formed on the second conductive semiconductor layer 40.
  • the groove 251 is formed by selectively removing the current injection layer 100, the superlattice structure layer 90, and the second conductive semiconductor layer 40.
  • the second conductive semiconductor layer 40 is partially exposed by the groove 251.
  • the reflective current spreading layer 111 is formed on the current injection layer 100 including the groove 251, and the groove 251 is formed on the reflective current spreading layer 111.
  • the diffusion barrier layer 120 and the first wafer bonding layer 130 are formed to be exposed.
  • the reflective current spreading layer 111 forms a schottky contact interface with the second conductive semiconductor layer 40 and the superlattice structure layer 90, and forms an ohmic contact interface with the current injection layer 100. .
  • the current blocking layer 250 is formed in the groove 251.
  • a support substrate 160 is prepared and second and third wafer bonding layers 170 and 180 are formed on both surfaces of the support substrate 160, respectively.
  • a temporary substrate 140 is prepared, and a sacrificial separation layer 150 and a fourth wafer bonding layer 190 are formed on the temporary substrate 140.
  • FIG. 41 the structures illustrated in FIGS. 38, 39, and 40 are combined through a wafer bonding process to form a composite structure.
  • first wafer bonding layer 170 and the second wafer bonding layer 130 are bonded to each other, and the third wafer bonding layer 180 and the fourth wafer bonding layer 190 are bonded to each other.
  • the growth substrate 10 and the temporary substrate 140 are separated from the complex structure shown in FIG. 41.
  • the growth substrate 10 and the temporary substrate 140 may be separated from the composite structure by irradiating a photon beam 500.
  • the sacrificial separation layer 150 is removed, and after the sacrificial separation layer 150 is removed, the third wafer bonding layer 180 and the fourth wafer bonding layer 190 are also removed.
  • the light extracting structure layer 200 is formed on the first conductive semiconductor layer 20.
  • a first electrode layer 210 is formed on the first conductive semiconductor layer 20.
  • a second ohmic contact electrode layer 400 is formed under the support substrate 160.
  • the light emitting device according to the seventh embodiment as shown in FIG. 44 can be manufactured.
  • the manufacturing method of the light emitting device according to the eighth embodiment is similar to the manufacturing method of the light emitting device according to the seventh embodiment.
  • the first electrode layer 210 is formed on the first ohmic contact electrode layer 220.
  • the embodiment can be applied to a light emitting device used as a light source.

Landscapes

  • Led Devices (AREA)

Abstract

실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 웨이퍼 결합층; 상기 웨이퍼 결합층 상에 전류 차단층 및 반사성 전류 퍼짐층을 포함하는 제2 전극층; 상기 제2 전극층 상에 전류 주입층; 상기 전류 주입층 상에 슈퍼래티스 구조층; 상기 슈퍼래티스 구조층 상에 제2 도전형의 반도체층; 상기 제2 도전형의 반도체층 상에 활성층; 상기 활성층 상에 제1 도전형의 반도체층; 및 상기 제1 도전형의 반도체층 상에 제1 전극층을 포함한다.

Description

발광 소자 및 그 제조방법
본 발명은 발광 소자 및 그 제조방법에 관한 것이다.
최근, 발광 소자로서 발광 다이오드(Light Emitting Diode; LED)가 각광 받고 있다. 발광 다이오드는 전기에너지를 빛에너지로 변환하는 효율이 높고 수명이 평균 5년 이상으로 길기 때문에, 에너지 소모와 유지보수 비용을 크게 절감할 수 있는 장점이 있어 차세대 조명 분야에서 주목받고 있다.
상기 발광 다이오드는 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 포함하는 발광 반도체층으로 형성되며, 상기 제1 도전형의 반도체층 및 제2 도전형의 반도체층을 통해 인가되는 전류에 따라 상기 활성층에서 빛을 발생시킨다.
한편, 상기 발광 다이오드는 래터럴 타입의 발광 다이오드와 버티컬 타입의 발광 다이오드로 구분될 수 있다.
상기 래터럴 타입의 발광 다이오드에서는 성장 기판 상에 상기 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 형성하고, 전극층 형성을 위해 상기 제1 도전형의 반도체층이 일부 노출되도록 상기 제2 도전형의 반도체층, 활성층 및 제1 도전형의 반도체층을 일부 제거하기 때문에 발광 면적이 감소되어 광 효율이 저하되는 단점이 있다.
또한, 래터럴 타입의 발광 다이오드에서는 상기 성장 기판 상에 상기 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층이 배치되기 때문에, 열 전도율이 낮은 상기 성장 기판으로 인하여 열 방출이 어려운 단점이 있다.
반면에, 상기 버티컬 타입의 발광 다이오드에서는 상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하고, 상기 제2 도전형의 반도체층 아래에 제2 전극층을 형성하므로 전극층의 형성을 위해 활성층을 제거할 필요가 없어 발광 면적이 감소되지 않는다. 따라서, 래터럴 타입의 발광 다이오드에 비해 광 효율이 향상될 수 있다.
또한, 버티컬 타입의 발광 다이오드는 제2 전극층을 통해 열 전달이 이루어지므로 열 방출이 용이한 장점이 있다.
상기 버티컬 타입의 발광 다이오드가 여러가지 장점을 가지고 있음에도 불구하고, 래터럴 타입의 발광 다이오드 및 버티컬 타입의 발광 다이오드는 여전히 몇가지 개선되어야 하는 사항이 있다.
첫째, 발광 다이오드에서 제1 전극층과 제2 전극층 사이로 흐르는 전류가 특정 영역에 집중되어 흐르지 않고, 넓게 퍼져 흐르도록 함으로써 발광 면적을 증가시켜 광 효율을 증가시킬 필요가 있다.
둘째, 발광 다이오드에서 상기 제2 도전형의 반도체층은 낮은 캐리어 농도(carrier concentration) 및 이동도(mobility)로 인하여 상대적으로 높은 면저항을 갖기 때문에, ITO(indium tin oxide) 또는 ZnO(zinc oxide)와 같이 오믹 접촉 계면을 형성하는 전류 주입층이 요구되었다. 그러나, ITO 또는 ZnO와 같은 전류 주입층은 증착 및 열처리와 같은 후속 공정에 의해 오믹 접촉 계면이 아닌 쇼키 접촉 계면을 형성하기 때문에 오믹 접촉 계면을 형성하는 전류 주입층이 요구된다.
셋째, 버티컬 타입의 발광 다이오드에서 발광 반도체층과 전도성 지지 기판을 웨이퍼 본딩 공정을 통해 결합하는 경우, 열팽창계수의 차이로 인하여 발광 반도체층의 크랙 또는 깨짐 등의 문제가 발생된다. 따라서, 열적 스트레스를 최소화하기 위해 300도 미만의 낮은 온도에서 웨이퍼 본딩 공정을 수행하여야 하고, 그로 인하여 후속 공정이 어려운 문제가 있다.
실시예는 새로운 구조의 발광 소자 및 그 제조방법을 제공한다.
실시예는 전기적 특성이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예는 광 효율이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 웨이퍼 결합층; 상기 웨이퍼 결합층 상에 전류 차단층 및 반사성 전류 퍼짐층을 포함하는 제2 전극층; 상기 제2 전극층 상에 전류 주입층; 상기 전류 주입층 상에 슈퍼래티스 구조층; 상기 슈퍼래티스 구조층 상에 제2 도전형의 반도체층; 상기 제2 도전형의 반도체층 상에 활성층; 상기 활성층 상에 제1 도전형의 반도체층; 및 상기 제1 도전형의 반도체층 상에 제1 전극층을 포함한다.
실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 웨이퍼 결합층; 상기 웨이퍼 결합층 상에 부분적으로 형성된 전류 차단층; 상기 웨이퍼 결합층 및 전류 차단층 상에 반사성 전류 퍼짐층; 상기 반사성 전류 퍼짐층의 상면 및 측면에 배치되는 전류 주입층; 상기 전류 주입층의 상면 및 상기 반사성 전류 퍼짐층의 측면에 배치되는 슈퍼래티스 구조층; 상기 슈퍼래티스 구조층 및 반사성 전류 퍼짐층 상에 형성되는 제2 도전형의 반도체층; 상기 제2 도전형의 반도체층 상에 활성층; 상기 활성층 상에 제1 도전형의 반도체층; 및 상기 제1 도전형의 반도체층 상에 제1 전극층을 포함한다.
실시예는 새로운 구조의 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 전기적 특성이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 광 효율이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 설명하는 도면.
도 2는 제2 실시예에 따른 발광 소자를 설명하는 도면.
도 3 내지 도 11은 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
도 12는 제3 실시예에 따른 발광 소자를 설명하는 도면.
도 13은 제4 실시예에 따른 발광 소자를 설명하는 도면.
도 14 내지 도 23은 제3 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
도 24는 제5 실시예에 따른 발광 소자를 설명하는 도면.
도 25는 제6 실시예에 따른 발광 소자를 설명하는 도면.
도 26 내지 도 33은 제5 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
도 34는 제7 실시예에 따른 발광 소자를 설명하는 도면.
도 35는 제8 실시예에 따른 발광 소자를 설명하는 도면.
도 36 내지 도 44는 제7 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1 실시예에 따른 발광 소자를 설명하는 도면이다.
도 1을 참조하면, 지지 기판(160) 상에 제2 웨이퍼 결합층(170) 및 제1 웨이퍼 결합층(130)이 형성되고, 상기 제1 웨이퍼 결합층(130) 상에 확산 방지층(120)이 형성된다.
상기 확산 방지층(120) 상에는 반사성 전류 퍼짐층(111) 및 전류 차단층(112)을 포함하는 제2 전극층(110)이 형성되고, 상기 제2 전극층(110) 상에는 전류 주입층(100)이 형성된다.
그리고, 상기 전류 주입층(100) 상에는 슈퍼래티스(superlattices) 구조층(90)이 형성되고, 상기 슈퍼래티스 구조층(90) 상에는 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층이 형성된다.
또한, 상기 제1 도전형의 반도체층(20) 상에는 광 추출 구조층(200) 및 제1 전극층(210)이 형성된다.
보다 상세히 설명하면, 상기 지지 기판(160)은 전기 도금(electro-plating) 방법, 물리적 증기 증착(PVD) 방법, 화학적 증기 증착(CVD) 방법 등을 이용하여 10㎛ 이상의 두께를 갖는 전기전도성 물질막으로 형성된다. 예를 들어, 상기 지지 기판(160)은 Cu, Ni, NiCu, NiCr, Nb, Au, Ta, Ti, 또는 금속 실리사이드 중 적어도 어느 하나가 포함되어 형성될 수 있다.
상기 제2 웨이퍼 결합층(170) 및 제1 웨이퍼 결합층(130)은 일정한 압력과 300℃ 내지 700℃의 온도에서 강한 결합력을 가질 수 있는 전기 전도성 물질로 형성될 수도 있다. 예를 들어, 상기 제2 웨이퍼 결합층(170) 및 제1 웨이퍼 결합층(130)은 Au, Ag, Al, Rh, Cu, Ni, Ti, Pd, Pt, Cr, 또는 금속 실리사이드 중 적어도 어느 하나가 포함되어 형성될 수 있다.
상기 확산 방지층(120)은 상기 제2 전극층(110) 및 제1 웨이퍼 결합층(130)을 구성하는 물질에 따라 다양하게 선택될 수 있다. 예를 들어, 상기 확산 방지층(120)은 Pt, Pd, Cu, Rh, Re, Ti, W, Cr, Ni, Si, Ta, TiW, TiNi, NiCr, TiN, WN, CrN, TaN, TiWN, 또는 금속 실리사이드 중 적어도 하나가 포함되어 형성될 수 있다.
상기 제2 전극층(110)은 상기 제1 전극층(210)와 수직 방향으로 오버랩되는 영역에 형성된 전류 차단층(112)과, 상기 전류 차단층(112)의 측면에 배치되는 반사성 전류 퍼짐층(111)을 포함한다.
상기 전류 차단층(112)은 외부에서 인가된 전류가 특정 영역에 집중되어 흐르지 않고, 넓게 퍼져 흐르도록 함으로써 발광 면적을 증가시켜 광 효율을 증가시키기 위한 것으로, 상기 제1 전극층(210)과 대응되는 위치에 형성될 수 있으며, 복수개로 분할되어 형성되는 것도 가능하다. 상기 전류 차단층(112)은 전기 절연성 박막층 또는 상기 전류 주입층(100)과 쇼키 접촉 계면을 형성하는 박막층으로 형성될 수 있으며, 예를 들어, SiNx, SiO2, Al2O3와 같은 전기 절연성 산화막, Al, Ag, Rh, Ti, Cr, V, Nb, TiN, Cu, Ta, Au, Pt, Pd, Ru, 또는 금속 실리사이드(metallic silicide) 중 적어도 어느 하나로 형성될 수 있다.
상기 반사성 전류 퍼짐층(111)은 600nm 이하의 파장을 갖는 빛에 대해 80% 이상의 반사율을 갖는 전기 전도성 물질로 형성될 수 있으며, 예를 들어, Al, Ag, Rh, Ti, Cr, V, Nb, TiN, Cu, Ta, Au, Pt, Pd, Ru, 또는 금속 실리사이드(metallic silicide) 중 적어도 어느 하나로 형성될 수 있다.
상기 반사성 전류 퍼짐층(111) 및 전류 차단층(112)을 포함하는 제2 전극층(110)은 전류의 집중을 방지하고 빛에 대한 반사체의 역할을 한다. 또한, 상기 제2 전극층(110)은 물질의 확산 방지, 물질간의 결합력 향상, 물질의 산화 방지 역학을 수행하는 다층 구조로 형성될 수도 있다.
상기 전류 주입층(100)은 상기 슈퍼래티스 구조층(90)과 오믹 접촉 계면을 형성하는 그룹 2족, 3족 또는 4족 원소 성분을 포함하는 질화물 또는 탄소질화물을 포함하는 전도성 박막으로 형성될 수 있다.
예를 들어, 상기 전류 주입층(100)은 화학식 InxAlyGa(1-x-y)N (0≤x, 0≤y, x+y≤1)으로 표기되는 6nm 이상의 두께를 지닌 단층(single layer) 또는 다층(multi-layer)으로 형성될 수 있다.
또한, 상기 전류 주입층(100)은 Si, Mg, Zn 등을 도핑하여 형성할 수도 있다. 예를 들어, 상기 전류 주입층(100)은 Si이 도핑된 질화갈륨(GaN) 또는 Si이 도핑된 알루미늄 질화갈륨(AlGaN)으로 형성될 수도 있다.
상기 슈퍼래티스 구조층(90)은 상기 제2 도전형의 반도체층(40)과 오믹 접촉 계면을 형성하여 수직 방향으로의 용이한 전류 주입이 가능하도록 하고, 상기 제2 도전형의 반도체층(40)의 도펀트 활성화 에너지를 낮추어 유효 정공 농도를 증가시키거나 에너지 밴드갭 조절(band-gap engineering)을 통해 양자 역학적인 터널링 전도 현상을 일으킬 수 있다.
상기 슈퍼래티스 구조층(90)은 그룹 2족, 3족, 또는 4족 원소 성분을 포함하는 질화물 또는 탄소질화물을 포함하는 다층 구조로 형성될 수 있으며, 상기 슈퍼래티스 구조층(90)을 구성하는 각각의 층은 5nm 이하의 두께로 형성될 수 있다. 상기 슈퍼래티스 구조층(90)을 구성하는 각각의 층은 InN, InGaN, InAlN, AlGaN, GaN, AlInGaN, AlN, SiC, SiCN, MgN, ZnN, 또는 SiN 중 적어도 어느 하나가 포함되어 형성될 수 있으며, Si, Mg, Zn 등이 도핑될 수도 있다. 예를 들어, 상기 슈퍼래티스 구조층(90)은 InGaN/GaN, AlGaN/GaN, InGaN/GaN/AlGaN, AlGaN/GaN/InGaN 과 같은 다층 구조로 형성될 수 있다.
또한, 상기 슈퍼래티스 구조층(90)은 단층 구조로 형성될 수 있으며, 예를 들어, n형 불순물이 도핑된 InGaN층, GaN층, AlInN층, AlN층, InN층, AlGaN층, AlInGaN층 또는 p형 불순물이 도핑된 InGaN층, GaN층, AlInN층, AlN층, InN층, AlGaN층, AlInGaN층으로 형성될 수도 있다.
상기 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층은 그룹 3족 질화물계 반도체 물질로 형성될 수 있으며, 예를 들어, 상기 제1 도전형의 반도체층(20)은 Si와 같은 n형 불순물을 포함하는 질화갈륨층으로 형성될 수 있고, 상기 제2 도전형의 반도체층(40)은 Mg 또는 Zn과 같은 p형 불순물을 포함하는 질화갈륨층으로 형성될 수 있다.
또한, 상기 활성층(30)은 전자와 정공이 재결합하여 빛을 발생시키는 층으로 예를 들어, InGaN, AlGaN, GaN, 또는 AlInGaN 중 어느 하나를 포함하여 형성될 수 있으며, 상기 활성층(30)은 Si 또는 Mg이 도포될 수 있고, 상기 활성층(30)을 구성하는 물질의 종류에 따라 상기 발광소자에서 방출되는 빛의 파장이 결정된다.
상기 활성층(30)은 양자 우물층(well layer)과 장벽층(barrier layer)이 반복적으로 형성된 다층막으로 형성될 수도 있으며, 상기 장벽층을 구성하는 물질의 에너지 밴드갭은 우물층을 구성하는 물질의 에너지 밴드갭 보다 크고, 상기 장벽층의 두께는 우물층의 두께보다 더 두꺼울 수도 있다
상기 광 추출 구조층(200)은 상기 제1 도전형의 반도체층(20) 상에 요철 구조로 형성되며, 상기 활성층(30)에서 방출된 빛이 효과적으로 외부로 방출될 수 있도록 한다. 상기 광 추출 구조층(200)은 상기 제1 도전형의 반도체층(20)을 선택적으로 식각하여 형성되거나, 상기 제1 도전형의 반도체층(20) 상에 별도의 물질을 형성한 후 식각하여 형성할 수도 있다.
상기 제1 전극층(210)은 상기 제1 도전형의 반도체층(20) 상에 형성되며, 600nm 이하의 파장을 갖는 빛에 대해 50% 이상의 반사율을 갖는 물질로 형성될 수 있다. 예를 들어, 상기 제1 전극층(210)은 Al, Ag, Rh, Ti, Cr, V, Nb, TiN, Cu, Ta, Au, Pt, Pd, Ru, 또는 금속 실리사이드(metallic silicide) 중 적어도 어느 하나로 형성될 수 있다.
비록 도시되지는 않았지만, 상기 발광 반도체층의 측면에는 패시베이션층이 형성될 수 있으며, 예를 들어, 상기 패시베이션층은 SiNx, SiO2, Al2O3 과 같은 전기 절연성이 산화물로 형성될 수도 있다.
도 2는 제2 실시예에 따른 발광 소자를 설명하는 도면이다.
도 2에 도시된 제2 실시예에 따른 발광 소자는 제1 실시예에 따른 발광 소자와 유사하다. 따라서, 제2 실시예에 따른 발광 소자를 설명함에 있어서 제1 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략한다.
제2 실시예에 따른 발광 소자는 제1 도전형의 반도체층(20) 및 광 추출 구조층(200) 상에 제1 오믹접촉 전극층(220)이 형성되고, 상기 제1 오믹접촉 전극층(220) 상에 제1 전극층(210)이 형성된다.
상기 제1 오믹접촉 전극층(220)은 상면에 요철 구조가 형성되어 상기 활성층(30)에서 방출된 빛이 외부로 효과적으로 추출될 수 있다.
상기 제1 오믹접촉 전극층(220)은 상기 제1 도전형의 반도체층(20)과 오믹 접촉 계면을 형성하며, 600nm 이하의 파장을 갖는 빛에 대해 70% 이상의 투과율을 갖는다.
예를 들어, 상기 제1 오믹접촉 전극층(220)은 TiN, TiO, ITO, ZnO, RuO2, IrO2, In2O3, SnO2, ZnGaO, InZnO, ZnInO, 또는 Ni-O-Au 중 적어도 어느 하나를 포함하여 형성될 수 있다.
도 3 내지 도 11은 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
도 3을 참조하면, 성장 기판(10) 상에 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층이 형성되고, 상기 제2 도전형의 반도체층(40) 상에 슈퍼래티스 구조층(90) 및 전류 주입층(100)이 형성된다.
예를 들어, 상기 성장 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si), 질화알루미늄(AlN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 유리(Glass), 또는 갈륨아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
비록 도시되지 않았지만 상기 성장 기판(10)과 상기 제1 도전형의 반도체층(20) 사이에는 버퍼층이 형성될 수 있으며, 상기 버퍼층은 상기 성장 기판(10) 상에 격자 정합(lattice match)을 위해 형성되며, 예를 들어, InGaN, AlN, SiC, SiCN, 또는 GaN 중 적어도 어느 하나로 형성될 수 있다.
상기 발광 반도체층은 MOCVD 또는 MBE 단결정 성장법 등의 공정을 통해 상기 버퍼층 상에 형성될 수 있으며, 예를 들어, 상기 제1 도전형의 반도체층(20)은 Si가 도핑된 GaN층 또는 AlGaN층으로 형성될 수 있고, 상기 활성층(30)은 언도프된(undoped) InGaN층 및 GaN층으로 형성될 수 있으며, 상기 제2 도전형의 반도체층(40)은 Mg가 도핑된 GaN층 또는 AlGaN층으로 형성될 수 있다.
상기 슈퍼래티스 구조층(90) 및 전류 주입층(100)은 상기 제2 도전형의 반도체층(40)과 오믹 접촉 계면을 형성하여 수직 방향으로의 전류 주입이 용이하도록 하고, 제2 전극층(110)을 구성하는 물질이 상기 발광 반도체층으로 확산되는 것을 방지하는 역할을 한다. 예를 들어, 상기 슈퍼래티스 구조층(90)은 Si가 도핑된 InGaN층/GaN층으로 형성될 수 있으며, 상기 InGaN층 및 GaN층은 5nm 이하의 두께로 형성될 수 있다. 그리고, 상기 전류 주입층(100)은 Mg가 도핑된 GaN층으로 형성될 수 있으며, 상기 GaN층은 6nm 이상의 두께로 형성될 수 있다.
도 4를 참조하면, 상기 전류 주입층(100) 상에 반사성 전류 퍼짐층(111) 및 전류 차단층(112)을 포함하는 제2 전극층(110)을 형성하고, 상기 제2 전극층(110) 상에 확산 방지층(120) 및 제1 웨이퍼 결합층(130)을 형성한다.
예를 들어, 상기 반사성 전류 퍼짐층(111)은 Ag 또는 Ag를 포함하는 합금으로 형성될 수 있으며, 상기 전류 차단층(112)은 SiNx, SiO2, Al2O3과 같은 전기 절연성 산화막층으로 형성될 수 있다.
상기 확산 방지층(120)은 상기 제2 전극층(110)과 제1 웨이퍼 결합층(130) 사이의 물질 확산을 방지하기 위한 것으로, 예를 들어, 상기 확산 방지층(120)은 TiW 또는 TiWN으로 형성될 수 있다.
상기 제1 웨이퍼 결합층(130)은 소정 압력 및 300도 이상의 온도에서 강한 결합력을 갖는 전기 전도성 물질인 Au 또는 Au를 포함하는 합금으로 형성될 수 있다.
도 5를 참조하면, 임시 기판(140)이 준비되고, 상기 임시 기판(140) 상에 희생 분리층(150), 지지 기판(160) 및 제2 웨이퍼 결합층(170)을 형성한다.
상기 임시 기판(140)은 상기 성장 기판(10)과 열팽창계수가 동일 또는 유사한 물질이 사용될 수 있다. 상기 임시 기판(140)은 후술하는 웨이퍼 본딩 공정에서 상기 성장 기판(10)과 지지 기판(160) 사이의 열팽창계수 차이에 의해 상기 발광 반도체층에 크랙이나 깨짐 등의 손상이 발생되는 것을 방지한다. 즉, 상기 임시 기판(140)과 성장 기판(10)은 상기 지지 기판(160)을 사이에 두고 배치됨으로써 열팽창계수가 동일 또는 유사한 물질이 대칭을 이루도록 함으로써 상기 성장 기판(10)이 휘는 문제를 방지할 수 있다.
예를 들어, 상기 임시 기판(140)은 상기 성장 기판(10)과 마찬가지로, 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si), 질화알루미늄(AlN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 유리(Glass), 또는 갈륨아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
상기 희생 분리층(150)은 기계 화학적 연마(CMP), 화학적 습식 식각, 포톤 빔을 이용한 열 화학 분해 반응 등을 통해 분해되는 물질이 선택될 수 있으며, 예를 들어, 상기 희생 분리층(150)은 InGaN, ZnO, 또는 GaN 중 어느 하나로 형성될 수 있다.
예를 들어, 상기 지지 기판(160)은 금속(metal), 합금(alloy), 또는 고용체(solid solution)로 형성된 단층 또는 다층 구조체가 될 수 있으며, 상기 제2 웨이퍼 결합층(170)은 Au 또는 Au를 포함하는 합금으로 형성될 수도 있다.
도 6을 참조하면, 도 4에 도시된 구조물과 도 5에 도시된 구조물을 웨이퍼 본딩 공정을 통해 결합시켜 복합 구조체를 형성한다.
즉, 상기 제1 웨이퍼 결합층(130)과 제2 웨이퍼 결합층(170)을 결합시킴으로써 복합 구조체를 형성한다.
상기 웨이퍼 본딩 공정은 상온 내지 700℃ 이하의 온도와, 진공, 산소, 아르곤, 또는 질소 가스 분위기 하에서 소정의 정압력(hydrostatic pressure)을 인가하여 진행될 수 있다.
또한, 상기 웨이퍼 본딩 공정 이전에 상기 제1 웨이퍼 결합층(130)과 제2 웨이퍼 결합층(170) 사이의 기계적 결합력을 향상시키거나 오믹 접촉 계면을 형성하기 위하여 표면 처리(surface treatment) 및 열처리(heat treatment) 공정이 도입될 수도 있다.
도 7을 참조하면, 도 6에 도시된 복합 구조체로부터 상기 성장 기판(10)을 분리한다.
예를 들어, 상기 성장 기판(10)으로 사파이어 기판 또는 AlN 기판과 같은 광학적으로 투명하고 열 화학 분해 반응이 일어나는 기판이 사용된다면, 상기 성장 기판(10)에 포톤 빔(500)을 조사함으로써 상기 성장 기판(10)을 상기 복합 구조체로부터 분리할 수 있다.
도 8을 참조하면, 상기 성장 기판(10)을 제거한 후, 상기 제1 도전형의 반도체층(20) 상에 광 추출 구조층(200)을 형성한다.
상기 광 추출 구조층(200)은 상기 제1 도전형의 반도체층(20)을 습식 식각 또는 건식 식각함으로써 상기 제1 도전형의 반도체층(20)의 표면에 요철 구조를 생성함으로써 형성될 수 있다.
도 9를 참조하면, 상기 제1 도전형의 반도체층(20) 상에 제1 전극층(210)을 형성한다.
상기 제1 전극층(210)은 상기 전류 차단층(112)과 수직 방향으로 오버랩되는 위치에 배치될 수 있다. 예를 들어, 상기 제1 전극층(210)은 Cr/Al/Cr/Au로 적층되어 형성될 수 있다.
도 10과 도 11을 참조하면, 상기 임시 기판(140)을 도 9의 구조물로부터 분리한다.
상기 임시 기판(140)은 상기 성장 기판(10)과 마찬가지로 포톤 빔(500)을 이용한 열 화학 분해 반응에 의해 분리될 수 있다. 이때, 상기 희생 분리층(150)은 열 화학 분해 반응에 의해 분해되어 제거된다.
따라서, 도 11에 도시된 바와 같은 제1 실시예에 따른 발광 소자가 제조될 수 있다.
한편, 제2 실시예에 따른 발광 소자의 제조방법은 상술한 제1 실시예에 따른 발광 소자 제조방법과 유사하다.
다만, 도 9에서 상기 제1 전극층(210)을 형성하기 전에 상기 제1 도전형의 반도체층(20) 및 광 추출 구조층(200) 상에 제1 오믹접촉 전극층(220)을 형성한 후, 상기 제1 오믹접촉 전극층(220) 상에 상기 제1 전극층(210)을 형성한다.
예를 들어, 상기 제1 오믹접촉 전극층(220)은 ITO, InZnO, 또는 ZnInO 중 어느 하나로 형성될 수 있고, 상기 제1 전극층(210)은 Ag/Ti/Pt/Au로 적층되어 형성될 수 있다.
도 12는 제3 실시예에 따른 발광 소자를 설명하는 도면이다.
제3 실시예에 따른 발광 소자를 설명함에 있어서 제1 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략한다.
도 12를 참조하면, 지지 기판(160) 상에 제2 웨이퍼 결합층(170)이 형성되고, 상기 제2 웨이퍼 결합층(170) 상에는 전류 차단층(250) 및 제1 웨이퍼 결합층(130)이 형성된다. 그리고, 상기 제1 웨이퍼 결합층(130) 상에는 확산 방지층(120)이 형성된다.
상기 제1 웨이퍼 결합층(130) 및 확산 방지층(120)은 상기 전류 차단층(250)의 측면에 배치된다.
상기 확산 방지층(120) 및 전류 차단층(250) 상에는 반사성 전류 퍼짐층(111)이 형성되고, 상기 반사성 전류 퍼짐층(111) 상에는 부분적으로 전류 주입층(100)이 형성된다. 상기 전류 주입층(100)은 상기 반사성 전류 퍼짐층(111)의 상면 및 측면에 배치된다.
상기 전류 주입층(100) 상에는 슈퍼래티스 구조층(90)이 형성되며, 상기 슈퍼래티스 구조층(90)은 상기 반사성 전류 퍼짐층(111)의 측면에 배치된다.
상기 슈퍼래티스 구조층(90) 및 반사성 전류 퍼짐층(111) 상에는 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층이 형성된다.
또한, 상기 제1 도전형의 반도체층(20) 상에는 광 추출 구조층(200) 및 제1 전극층(210)이 형성된다.
한편, 상기 전류 차단층(250)은 상기 제2 웨이퍼 결합층(170) 상에 형성되어 상기 슈퍼래티스 구조층(90)까지 연장되어 형성된다. 상기 전류 차단층(250)은 상기 제1 전극층(210)과 수직 방향에서 오버랩된다. 예를 들어, 상기 전류 차단층(250)은 대기(air) 또는 SiNx, SiO2, Al2O3와 같은 전기 절연성 물질로 형성될 수 있다.
상기 반사성 전류 퍼짐층(111)은 일부분이 상기 전류 차단층(250) 상에 형성되고, 상기 슈퍼래티스 구조층(90)을 관통하여 상기 제2 도전형의 반도체층(40)과 접촉한다.
상기 반사성 전류 퍼짐층(111)은 상기 제2 도전형의 반도체층(40) 및 슈퍼래티스 구조층(90)과 쇼키 접촉 계면을 형성하고, 상기 전류 주입층(100)과 오믹 접촉 계면을 형성한다. 예를 들어, 상기 반사성 전류 퍼짐층(111)은 Al, Ag, Rh, Ti, Cr, V, Nb, TiN, Cu, Ta, Au, Pt, Pd, Ru, 또는 금속 실리사이드(metallic silicide) 중 적어도 어느 하나로 형성될 수 있다.
상기 전류 차단층(250) 및 반사성 전류 퍼짐층(111)은 외부에서 인가된 전류가 특정 영역에 집중되어 흐르지 않고, 넓게 퍼져 흐르도록 함으로써 발광 면적을 증가시켜 광 효율을 증가시킬 수 있다.
도 13은 제4 실시예에 따른 발광 소자를 설명하는 도면이다.
도 13에 도시된 제4 실시예에 따른 발광 소자는 제3 실시예에 따른 발광 소자와 유사하다. 따라서, 제4 실시예에 따른 발광 소자를 설명함에 있어서 제3 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략한다.
제4 실시예에 따른 발광 소자는 제1 도전형의 반도체층(20) 및 광 추출 구조층(200) 상에 제1 오믹접촉 전극층(220)이 형성되고, 상기 제1 오믹접촉 전극층(220) 상에 제1 전극층(210)이 형성된다.
상기 제1 오믹접촉 전극층(220)은 상면에 요철 구조가 형성되어 상기 활성층(30)에서 방출된 빛이 외부로 효과적으로 추출될 수 있다.
상기 제1 오믹접촉 전극층(220)은 상기 제1 도전형의 반도체층(20)과 오믹 접촉 계면을 형성하며, 600nm 이하의 파장을 갖는 빛에 대해 70% 이상의 투과율을 갖는다.
예를 들어, 상기 제1 오믹접촉 전극층(220)은 TiN, TiO, ITO, ZnO, RuO2, IrO2, In2O3, SnO2, ZnGaO, InZnO, ZnInO, 또는 Ni-O-Au 중 적어도 어느 하나를 포함하여 형성될 수 있다.
도 14 내지 도 23은 제3 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다. 제3 실시예에 따른 발광 소자 제조방법을 설명함에 있어서 제1 실시예에 따른 발광 소자 제조방법과 중복되는 설명은 생략하도록 한다.
도 14를 참조하면, 성장 기판(10) 상에 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층이 형성되고, 상기 제2 도전형의 반도체층(40) 상에 슈퍼래티스 구조층(90) 및 전류 주입층(100)이 형성된다.
도 15를 참조하면, 상기 전류 주입층(100), 슈퍼래티스 구조층(90) 및 제2 도전형의 반도체층(40)을 선택적으로 제거하여 홈부(251)를 형성한다.
상기 홈부(251)에 의해 상기 제2 도전형의 반도체층(40)은 부분적으로 노출된다.
도 16을 참조하면, 상기 홈부(251)를 포함하는 상기 전류 주입층(100) 상에 반사성 전류 퍼짐층(111)을 형성하고, 상기 반사성 전류 퍼짐층(111) 상에 상기 홈부(251)가 노출되도록 확산 방지층(120) 및 제1 웨이퍼 결합층(130)을 형성한다.
상기 반사성 전류 퍼짐층(111)은 상기 제2 도전형의 반도체층(40) 및 슈퍼래티스 구조층(90)과 쇼키 접촉 계면을 형성하고, 상기 전류 주입층(100)과 오믹 접촉 계면을 형성한다.
그리고, 상기 홈부(251) 내에 전류 차단층(250)을 형성한다.
도 17을 참조하면, 임시 기판(140)이 준비되고, 상기 임시 기판(140) 상에 희생 분리층(150), 지지 기판(160) 및 제2 웨이퍼 결합층(170)을 형성한다.
도 18을 참조하면, 도 16에 도시된 구조물과 도 17에 도시된 구조물을 웨이퍼 본딩 공정을 통해 결합시켜 복합 구조체를 형성한다.
즉, 상기 제1 웨이퍼 결합층(130)과 제2 웨이퍼 결합층(170)을 결합시킴으로써 복합 구조체를 형성한다.
도 19를 참조하면, 도 18에 도시된 복합 구조체로부터 상기 성장 기판(10)을 분리한다.
예를 들어, 상기 성장 기판(10)으로 사파이어 기판 또는 AlN 기판과 같은 광학적으로 투명하고 열 화학 분해 반응이 일어나는 기판이 사용된다면, 상기 성장 기판(10)에 포톤 빔(500)을 조사함으로써 상기 성장 기판(10)을 상기 복합 구조체로부터 분리할 수 있다.
도 20을 참조하면, 상기 성장 기판(10)을 제거한 후, 상기 제1 도전형의 반도체층(20) 상에 광 추출 구조층(200)을 형성한다.
도 21을 참조하면, 상기 제1 도전형의 반도체층(20) 상에 제1 전극층(210)을 형성한다.
상기 제1 전극층(210)은 상기 전류 차단층(250)과 수직 방향으로 오버랩되는 위치에 배치될 수 있다. 예를 들어, 상기 제1 전극층(210)은 Cr/Al/Cr/Au로 적층되어 형성될 수 있다.
도 22와 도 23을 참조하면, 상기 임시 기판(140)을 도 21의 구조물로부터 분리한다.
상기 임시 기판(140)은 상기 성장 기판(10)과 마찬가지로 포톤 빔(500)을 이용한 열 화학 분해 반응에 의해 분리될 수 있다. 이때, 상기 희생 분리층(150)은 열 화학 분해 반응에 의해 분해되어 제거된다.
따라서, 도 23에 도시된 바와 같은 제4 실시예에 따른 발광 소자가 제조될 수 있다.
한편, 제4 실시예에 따른 발광 소자의 제조방법은 상술한 제3 실시예에 따른 발광 소자 제조방법과 유사하다.
다만, 도 21에서 상기 제1 전극층(210)을 형성하기 전에 상기 제1 도전형의 반도체층(20) 및 광 추출 구조층(200) 상에 제1 오믹접촉 전극층(220)을 형성한 후, 상기 제1 오믹접촉 전극층(220) 상에 상기 제1 전극층(210)을 형성한다.
예를 들어, 상기 제1 오믹 접촉 전극층(220)은 ITO, InZnO, 또는 ZnInO 중 어느 하나로 형성될 수 있고, 상기 제1 전극층(210)은 Ag/Ti/Pt/Au로 적층되어 형성될 수 있다.
도 24는 제5 실시예에 따른 발광 소자를 설명하는 도면이다.
도 24에 도시된 제5 실시예에 따른 발광 소자는 제1 실시예에 따른 발광 소자와 유사하다. 따라서, 제5 실시예에 따른 발광 소자를 설명함에 있어서 제1 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략한다.
도 24를 참조하면, 제2 오믹접촉 전극층(400) 상에 지지 기판(160)이 형성되고, 상기 지지 기판(160) 상에 제2 웨이퍼 결합층(170) 및 제1 웨이퍼 결합층(130)이 형성되며, 상기 제1 웨이퍼 결합층(130) 상에 확산 방지층(120)이 형성된다.
상기 확산 방지층(120) 상에는 반사성 전류 퍼짐층(111) 및 전류 차단층(112)을 포함하는 제2 전극층(110)이 형성되고, 상기 제2 전극층(110) 상에는 전류 주입층(100)이 형성된다.
그리고, 상기 전류 주입층(100) 상에는 슈퍼래티스(superlattices) 구조층(90)이 형성되고, 상기 슈퍼래티스 구조층(90) 상에는 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층이 형성된다.
또한, 상기 제1 도전형의 반도체층(20) 상에는 광 추출 구조층(200) 및 제1 전극층(210)이 형성된다.
상기 지지 기판(160)은 제1 실시예와 유사하게 Cu, Ni, NiCu, NiCr, Nb, Au, Ta, 또는 Ti 중 어느 하나를 포함하는 금속 플레이트 또는 호일(foil)로 형성되거나, Si, GaAs, Ge, SiGe, AlN, GaN, AlGaN, SiC, 또는 AlSiC 중 어느 하나를 포함하는 웨이퍼(wafer)로 형성될 수 있다.
도 25는 제6 실시예에 따른 발광 소자를 설명하는 도면이다.
도 25에 도시된 제6 실시예에 따른 발광 소자는 제5 실시예에 따른 발광 소자와 유사하다. 따라서, 제6 실시예에 따른 발광 소자를 설명함에 있어서 제5 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략한다.
제6 실시예에 따른 발광 소자는 제1 도전형의 반도체층(20) 및 광 추출 구조층(200) 상에 제1 오믹접촉 전극층(220)이 형성되고, 상기 제1 오믹접촉 전극층(220) 상에 제1 전극층(210)이 형성된다.
상기 오믹접촉 전극층(220)은 상면에 요철 구조가 형성되어 상기 활성층(30)에서 방출된 빛이 외부로 효과적으로 추출될 수 있다.
상기 제1 오믹접촉 전극층(220)은 상기 제1 도전형의 반도체층(20)과 오믹 접촉 계면을 형성하며, 600nm 이하의 파장을 갖는 빛에 대해 70% 이상의 투과율을 갖는다.
예를 들어, 상기 제1 오믹접촉 전극층(220)은 TiN, TiO, ITO, ZnO, RuO2, IrO2, In2O3, SnO2, ZnGaO, InZnO, ZnInO, 또는 Ni-O-Au 중 적어도 어느 하나를 포함하여 형성될 수 있다.
도 26 내지 도 33은 제5 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다. 제5 실시예에 따른 발광 소자 제조방법을 설명함에 있어서 제1 실시예에 따른 발광 소자 제조방법과 중복되는 설명은 생략하도록 한다.
도 26을 참조하면, 성장 기판(10) 상에 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층이 형성되고, 상기 제2 도전형의 반도체층(40) 상에 슈퍼래티스 구조층(90) 및 전류 주입층(100)이 형성된다.
도 27을 참조하면, 상기 전류 주입층(100) 상에 반사성 전류 퍼짐층(111) 및 전류 차단층(112)을 포함하는 제2 전극층(110)을 형성하고, 상기 제2 전극층(110) 상에 확산 방지층(120) 및 제1 웨이퍼 결합층(130)을 형성한다.
도 28을 참조하면, 지지 기판(160)이 준비되고, 상기 지지 기판(160)의 양면에 각각 제2 웨이퍼 결합층(130) 및 제3 웨이퍼 결합층(180)을 형성한다.
상기 제3 웨이퍼 결합층(180)은 상기 제2 웨이퍼 결합층(130)과 동일한 물질이 사용될 수 있다.
도 29를 참조하면, 임시 기판(140)이 준비되고, 상기 임시 기판(140) 상에 희생 분리층(150), 제4 웨이퍼 결합층(190)을 형성한다.
상기 임시 기판(140)은 500nm 이하의 파장을 갖는 빛에 대해 70% 이상의 투과율을 갖거나 상기 성장 기판(10)과 열팽창계수가 2ppm/℃ 이하인 물질이 선택될 수 있다. 예를 들어, 상기 임시 기판(140)은 사파이어(Al2O3), 실리콘카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 스피넬(spinel), 리튬니오베이트(lithium niobate), 네오듐갈라이트(neodymium gallate), 또는 갈륨산화물(Ga2O3) 중 어느 하나로 형성될 수 있다.
상기 희생 분리층(150)은 상기 임시 기판(140)을 포톤 빔을 사용하여 분리하고자 하는 경우에 ZnO, GaN, InGaN, InN, ITO, AlInN, AlGaN, ZnInN, ZnGaN, 또는 MgGaN 중 어느 하나를 사용할 수 있고, 상기 임시 기판(140)을 습식 식각 용액을 이용하여 분리하고자 하는 경우에 Au, Ag, Pd, SiO2, 또는 SiNx 중 어느 하나가 사용될 수 있다.
상기 제4 웨이퍼 결합층(190)은 상기 제3 웨이퍼 결합층(180)과 동일한 물질이 사용될 수도 있다.
도 30을 참조하면, 도 27, 도 28, 도 29에 도시된 구조물을 웨이퍼 본딩 공정을 통해 결합시켜 복합 구조체를 형성한다.
즉, 상기 제1 웨이퍼 결합층(170)과 제2 웨이퍼 결합층(130)을 결합시키고, 상기 제3 웨이퍼 결합층(180)과 제4 웨이퍼 결합층(190)을 결합시킨다.
도 31을 참조하면, 도 30에 도시된 복합 구조체로부터 상기 성장 기판(10) 및 임시 기판(140)을 분리한다.
예를 들어, 상기 성장 기판(10) 및 임시 기판(140)은 포톤 빔(500)을 조사하여 상기 복합 구조체로부터 분리할 수 있다.
이때, 상기 희생 분리층(150)이 제거되고, 상기 희생 분리층(150)이 제거된 후 상기 제3 웨이퍼 결합층(180) 및 제4 웨이퍼 결합층(190)도 제거한다.
도 32를 참조하면, 상기 성장 기판(10)을 제거한 후, 상기 제1 도전형의 반도체층(20) 상에 광 추출 구조층(200)을 형성한다.
도 33을 참조하면, 상기 제1 도전형의 반도체층(20) 상에 제1 전극층(210)을 형성한다. 그리고, 상기 지지 기판(160)의 아래에 제2 오믹접촉 전극층(400)을 형성한다.
따라서, 도 33에 도시된 바와 같은 제5 실시예에 따른 발광 소자가 제조될 수 있다.
한편, 제6 실시예에 따른 발광 소자의 제조방법은 상술한 제5 실시예에 따른 발광 소자 제조방법과 유사하다.
다만, 도 33에서 상기 제1 전극층(210)을 형성하기 전에 상기 제1 도전형의 반도체층(20) 및 광 추출 구조층(200) 상에 제1 오믹 접촉 전극층(220)을 형성한 후, 상기 제1 오믹 접촉 전극층(220) 상에 상기 제1 전극층(210)을 형성한다.
도 34는 제7 실시예에 따른 발광 소자를 설명하는 도면이다.
제7 실시예에 따른 발광 소자를 설명함에 있어서 제3 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략한다.
도 34를 참조하면, 제2 오믹 접촉 전극층(400) 상에 지지 기판(160)이 형성되고, 상기 지지 기판(160) 상에 제2 웨이퍼 결합층(170)이 형성된다. 그리고, 상기 제2 웨이퍼 결합층(170) 상에는 전류 차단층(250) 및 제1 웨이퍼 결합층(130)이 형성되며, 상기 제1 웨이퍼 결합층(130) 상에는 확산 방지층(120)이 형성된다.
상기 제1 웨이퍼 결합층(130) 및 확산 방지층(120)은 상기 전류 차단층(250)의 측면에 배치된다.
상기 확산 방지층(120) 및 전류 차단층(250) 상에는 반사성 전류 퍼짐층(111)이 형성되고, 상기 반사성 전류 퍼짐층(111) 상에는 부분적으로 전류 주입층(100)이 형성된다. 상기 전류 주입층(100)은 상기 반사성 전류 퍼짐층(111)의 상면 및 측면에 배치된다.
상기 전류 주입층(100) 상에는 슈퍼래티스 구조층(90)이 형성되며, 상기 슈퍼래티스 구조층(90)은 상기 반사성 전류 퍼짐층(111)의 측면에 배치된다.
상기 슈퍼래티스 구조층(90) 및 반사성 전류 퍼짐층(111) 상에는 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층이 형성된다.
또한, 상기 제1 도전형의 반도체층(20) 상에는 광 추출 구조층(200) 및 제1 전극층(210)이 형성된다.
한편, 상기 전류 차단층(250)은 상기 제2 웨이퍼 결합층(170) 상에 형성되어 상기 슈퍼래티스 구조층(90)까지 연장되어 형성된다. 상기 전류 차단층(250)은 상기 제1 전극층(210)과 수직 방향에서 오버랩된다. 예를 들어, 상기 전류 차단층(250)은 대기(air) 또는 SiNx, SiO2, Al2O3와 같은 전기 절연성 물질로 형성될 수 있다.
상기 반사성 전류 퍼짐층(111)은 일부분이 상기 전류 차단층(250) 상에 형성되고, 상기 슈퍼래티스 구조층(90)을 관통하여 상기 제2 도전형의 반도체층(40)과 접촉한다.
상기 반사성 전류 퍼짐층(111)은 상기 제2 도전형의 반도체층(40) 및 슈퍼래티스 구조층(90)과 쇼키 접촉 계면을 형성하고, 상기 전류 주입층(100)과 오믹 접촉 계면을 형성한다. 예를 들어, 상기 반사성 전류 퍼짐층(111)은 Al, Ag, Rh, Ti, Cr, V, Nb, TiN, Cu, Ta, Au, Pt, Pd, Ru, 또는 금속 실리사이드(metallic silicide) 중 적어도 어느 하나로 형성될 수 있다.
상기 전류 차단층(250) 및 반사성 전류 퍼짐층(111)은 외부에서 인가된 전류가 특정 영역에 집중되어 흐르지 않고, 넓게 퍼져 흐르도록 함으로써 발광 면적을 증가시켜 광 효율을 증가시킬 수 있다.
도 35는 제8 실시예에 따른 발광 소자를 설명하는 도면이다.
도 35에 도시된 제8 실시예에 따른 발광 소자는 제7 실시예에 따른 발광 소자와 유사하다. 따라서, 제8 실시예에 따른 발광 소자를 설명함에 있어서 제7 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략한다.
제8 실시예에 따른 발광 소자는 제1 도전형의 반도체층(20) 및 광 추출 구조층(200) 상에 제1 오믹접촉 전극층(220)이 형성되고, 상기 제1 오믹접촉 전극층(220) 상에 제1 전극층(210)이 형성된다.
상기 제1 오믹접촉 전극층(220)은 상면에 요철 구조가 형성되어 상기 활성층(30)에서 방출된 빛이 외부로 효과적으로 추출될 수 있다.
상기 제1 오믹접촉 전극층(220)은 상기 제1 도전형의 반도체층(20)과 오믹 접촉 계면을 형성하며, 600nm 이하의 파장을 갖는 빛에 대해 70% 이상의 투과율을 갖는다.
예를 들어, 상기 제1 오믹접촉 전극층(220)은 TiN, TiO, ITO, ZnO, RuO2, IrO2, In2O3, SnO2, ZnGaO, InZnO, ZnInO, 또는 Ni-O-Au 중 적어도 어느 하나를 포함하여 형성될 수 있다.
도 36 내지 도 44는 제7 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다. 제7 실시예에 따른 발광 소자 제조방법을 설명함에 있어서 제3 실시예에 따른 발광 소자 제조방법과 중복되는 설명은 생략하도록 한다.
도 36을 참조하면, 성장 기판(10) 상에 제1 도전형의 반도체층(20), 활성층(30) 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층이 형성되고, 상기 제2 도전형의 반도체층(40) 상에 슈퍼래티스 구조층(90) 및 전류 주입층(100)이 형성된다.
도 37를 참조하면, 상기 전류 주입층(100), 슈퍼래티스 구조층(90) 및 제2 도전형의 반도체층(40)을 선택적으로 제거하여 홈부(251)를 형성한다.
상기 홈부(251)에 의해 상기 제2 도전형의 반도체층(40)은 부분적으로 노출된다.
도 38을 참조하면, 상기 홈부(251)를 포함하는 상기 전류 주입층(100) 상에 반사성 전류 퍼짐층(111)을 형성하고, 상기 반사성 전류 퍼짐층(111) 상에 상기 홈부(251)가 노출되도록 확산 방지층(120) 및 제1 웨이퍼 결합층(130)을 형성한다.
상기 반사성 전류 퍼짐층(111)은 상기 제2 도전형의 반도체층(40) 및 슈퍼래티스 구조층(90)과 쇼키 접촉 계면을 형성하고, 상기 전류 주입층(100)과 오믹 접촉 계면을 형성한다.
그리고, 상기 홈부(251) 내에 전류 차단층(250)을 형성한다.
도 39를 참조하면, 지지 기판(160)이 준비되고, 상기 지지 기판(160)의 양면에 각각 제2 웨이퍼 결합층(170) 및 제3 웨이퍼 결합층(180)을 형성한다.
도 40을 참조하면, 임시 기판(140)이 준비되고, 상기 임시 기판(140) 상에 희생 분리층(150), 제4 웨이퍼 결합층(190)을 형성한다.
도 41을 참조하면, 도 38, 도 39, 도 40에 도시된 구조물을 웨이퍼 본딩 공정을 통해 결합시켜 복합 구조체를 형성한다.
즉, 상기 제1 웨이퍼 결합층(170)과 제2 웨이퍼 결합층(130)을 결합시키고, 상기 제3 웨이퍼 결합층(180)과 제4 웨이퍼 결합층(190)을 결합시킨다.
도 42를 참조하면, 도 41에 도시된 복합 구조체로부터 상기 성장 기판(10) 및 임시 기판(140)을 분리한다.
예를 들어, 상기 성장 기판(10) 및 임시 기판(140)은 포톤 빔(500)을 조사하여 상기 복합 구조체로부터 분리할 수 있다.
이때, 상기 희생 분리층(150)이 제거되고, 상기 희생 분리층(150)이 제거된 후 상기 제3 웨이퍼 결합층(180) 및 제4 웨이퍼 결합층(190)도 제거한다.
도 43을 참조하면, 상기 성장 기판(10)을 제거한 후, 상기 제1 도전형의 반도체층(20) 상에 광 추출 구조층(200)을 형성한다.
도 44를 참조하면, 상기 제1 도전형의 반도체층(20) 상에 제1 전극층(210)을 형성한다. 그리고, 상기 지지 기판(160)의 아래에 제2 오믹접촉 전극층(400)을 형성한다.
따라서, 도 44 도시된 바와 같은 제7 실시예에 따른 발광 소자가 제조될 수 있다.
한편, 제8 실시예에 따른 발광 소자의 제조방법은 상술한 제7 실시예에 따른 발광 소자 제조방법과 유사하다.
다만, 도 44에서 상기 제1 전극층(210)을 형성하기 전에 상기 제1 도전형의 반도체층(20) 및 광 추출 구조층(200) 상에 제1 오믹 접촉 전극층(220)을 형성한 후, 상기 제1 오믹 접촉 전극층(220) 상에 상기 제1 전극층(210)을 형성한다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시예는 광원으로 사용되는 발광 소자에 적용될 수 있다.

Claims (18)

  1. 지지 기판;
    상기 지지 기판 상에 웨이퍼 결합층;
    상기 웨이퍼 결합층 상에 전류 차단층 및 반사성 전류 퍼짐층을 포함하는 제2 전극층;
    상기 제2 전극층 상에 전류 주입층;
    상기 전류 주입층 상에 슈퍼래티스 구조층;
    상기 슈퍼래티스 구조층 상에 제2 도전형의 반도체층;
    상기 제2 도전형의 반도체층 상에 활성층;
    상기 활성층 상에 제1 도전형의 반도체층; 및
    상기 제1 도전형의 반도체층 상에 제1 전극층을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 웨이퍼 결합층과 제2 전극층 사이에 확산 방지층을 포함하는 발광 소자.
  3. 제 1항에 있어서,
    상기 제1 도전형의 반도체층과 제1 전극층 사이에 제1 오믹접촉 전극층을 포함하는 발광 소자.
  4. 제 1항에 있어서,
    상기 지지 기판 아래에 제2 오믹접촉 전극층을 포함하는 발광 소자.
  5. 제 1항에 있어서,
    상기 제1 전극층과 전류 차단층은 수직 방향에서 오버랩되어 배치되는 발광 소자.
  6. 제 1항에 있어서,
    상기 웨이퍼 결합층은 Au, Ag, Al, Rh, Cu, Ni, Ti, Pd, Pt, Cr, 또는 금속 실리사이드 중 적어도 어느 하나가 포함되어 형성되는 발광 소자.
  7. 제 2항에 있어서,
    상기 확산 방지층은 Pt, Pd, Cu, Rh, Re, Ti, W, Cr, Ni, Si, Ta, TiW, TiNi, NiCr, TiN, WN, CrN, TaN, TiWN, 또는 금속 실리사이드 중 적어도 하나가 포함되어 형성되는 발광 소자.
  8. 제 1항에 있어서,
    상기 전류 차단층은 전기 절연성 박막층 또는 상기 전류 주입층과 쇼키 접촉 계면을 형성하는 박막층으로 형성되는 발광 소자.
  9. 제 8항에 있어서,
    상기 전류 차단층은 SiNx, SiO2, Al2O3, Al, Ag, Rh, Ti, Cr, V, Nb, TiN, Cu, Ta, Au, Pt, Pd, Ru, 또는 금속 실리사이드(metallic silicide) 중 어느 하나를 포함하는 발광 소자.
  10. 제 1항에 있어서,
    상기 전류 주입층은 그룹 2족, 3족 또는 4족 원소 성분을 포함하는 질화물 또는 탄소질화물을 포함하는 전도성 박막으로 형성되는 발광 소자.
  11. 제 1항에 있어서,
    상기 슈퍼래티스 구조층은 InN, InGaN, InAlN, AlGaN, GaN, AlInGaN, AlN, SiC, SiCN, MgN, ZnN, 또는 SiN 중 적어도 어느 하나를 포함하여 형성되는 발광 소자.
  12. 제 3항에 있어서,
    상기 제1 오믹접촉 전극층은 TiN, TiO, ITO, ZnO, RuO2, IrO2, In2O3, SnO2, ZnGaO, InZnO, ZnInO, 또는 Ni-O-Au 중 적어도 어느 하나를 포함하여 형성되는 발광 소자.
  13. 지지 기판;
    상기 지지 기판 상에 웨이퍼 결합층;
    상기 웨이퍼 결합층 상에 부분적으로 형성된 전류 차단층;
    상기 웨이퍼 결합층 및 전류 차단층 상에 반사성 전류 퍼짐층;
    상기 반사성 전류 퍼짐층의 상면 및 측면에 배치되는 전류 주입층;
    상기 전류 주입층의 상면 및 상기 반사성 전류 퍼짐층의 측면에 배치되는 슈퍼래티스 구조층;
    상기 슈퍼래티스 구조층 및 반사성 전류 퍼짐층 상에 형성되는 제2 도전형의 반도체층;
    상기 제2 도전형의 반도체층 상에 활성층;
    상기 활성층 상에 제1 도전형의 반도체층; 및
    상기 제1 도전형의 반도체층 상에 제1 전극층을 포함하는 발광 소자.
  14. 제 13항에 있어서,
    상기 웨이퍼 결합층과 반사성 전류 퍼짐층 사이에 확산 방지층을 포함하고,
    상기 확산 방지층은 상기 전류 차단층의 측면에 배치되는 발광 소자.
  15. 제 13항에 있어서,
    상기 반사성 전류 퍼짐층은 상기 전류 차단층의 상면 및 측면과 접촉하는 발광 소자.
  16. 제 13항에 있어서,
    상기 반사성 전류 퍼짐층은 상기 제2 도전형의 반도체층과 쇼키 접촉 계면을 형성하는 발광 소자.
  17. 제 13항에 있어서,
    상기 전류 주입층은 그룹 2족, 3족 또는 4족 원소 성분을 포함하는 질화물 또는 탄소질화물을 포함하는 전도성 박막으로 형성되는 발광 소자.
  18. 제 13항에 있어서,
    상기 슈퍼래티스 구조층은 InN, InGaN, InAlN, AlGaN, GaN, AlInGaN, AlN, SiC, SiCN, MgN, ZnN, 또는 SiN 중 적어도 어느 하나를 포함하여 형성되는 발광 소자.
PCT/KR2009/001991 2008-04-16 2009-04-16 발광 소자 및 그 제조방법 Ceased WO2009128669A2 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/988,437 US8502193B2 (en) 2008-04-16 2009-04-16 Light-emitting device and fabricating method thereof
CN2009801203782A CN102047454B (zh) 2008-04-16 2009-04-16 发光器件及其制造方法
EP09732760.5A EP2280426B1 (en) 2008-04-16 2009-04-16 Light-emitting device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020080034933A KR101534846B1 (ko) 2008-04-16 2008-04-16 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR10-2008-0034933 2008-04-16
KR10-2008-0041610 2008-05-04
KR1020080041610A KR101550913B1 (ko) 2008-05-04 2008-05-04 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Publications (2)

Publication Number Publication Date
WO2009128669A2 true WO2009128669A2 (ko) 2009-10-22
WO2009128669A3 WO2009128669A3 (ko) 2010-01-14

Family

ID=41199586

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/001991 Ceased WO2009128669A2 (ko) 2008-04-16 2009-04-16 발광 소자 및 그 제조방법

Country Status (4)

Country Link
US (1) US8502193B2 (ko)
EP (1) EP2280426B1 (ko)
CN (1) CN102047454B (ko)
WO (1) WO2009128669A2 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997070A (zh) * 2010-09-10 2011-03-30 北京工业大学 一种高反射低电压的倒装发光二极管及其制备方法
CN102142470A (zh) * 2010-01-28 2011-08-03 晶元光电股份有限公司 太阳能光电元件
CN102280552A (zh) * 2010-06-14 2011-12-14 鸿富锦精密工业（深圳）有限公司 发光二极管晶粒及其制作方法
US20120074424A1 (en) * 2010-09-28 2012-03-29 Jae-Hoon Lee Gallium nitride based semiconductor devices and methods of manufacturing the same
US20130240901A1 (en) * 2010-11-19 2013-09-19 Panasonic Corporation Nitride semiconductor device
EP2445017A3 (en) * 2010-10-19 2015-04-22 Samsung Electronics Co., Ltd. Vertical light-emitting semiconductor device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373152B2 (en) * 2008-03-27 2013-02-12 Lg Innotek Co., Ltd. Light-emitting element and a production method therefor
US20110127567A1 (en) 2008-06-02 2011-06-02 Korea University Industrial & Academic Collaboration Foundation Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
KR100999726B1 (ko) * 2009-05-04 2010-12-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8802461B2 (en) 2011-03-22 2014-08-12 Micron Technology, Inc. Vertical light emitting devices with nickel silicide bonding and methods of manufacturing
CN102214753A (zh) * 2011-06-02 2011-10-12 中国科学院半导体研究所 应用石墨烯薄膜电流扩展层的氮化镓基垂直结构led
KR101781438B1 (ko) * 2011-06-14 2017-09-25 삼성전자주식회사 반도체 발광소자의 제조방법
US20130001510A1 (en) * 2011-06-29 2013-01-03 SemiLEDs Optoelectronics Co., Ltd. Optoelectronic device having current blocking insulation layer for uniform temperature distribution and method of fabrication
KR101286211B1 (ko) * 2012-02-16 2013-07-15 고려대학교 산학협력단 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
JP2014183285A (ja) * 2013-03-21 2014-09-29 Stanley Electric Co Ltd 発光素子
KR102108196B1 (ko) * 2013-04-05 2020-05-08 서울바이오시스 주식회사 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
TW201511328A (zh) * 2013-09-13 2015-03-16 Lextar Electronics Corp 發光二極體
DE102013113181A1 (de) * 2013-11-28 2015-05-28 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung des optoelektronischen Bauelements
JP6094819B2 (ja) * 2013-12-13 2017-03-15 ウシオ電機株式会社 半導体発光素子及びその製造方法
CN104617191A (zh) * 2015-01-14 2015-05-13 映瑞光电科技(上海)有限公司 一种具有电流阻挡结构的led垂直芯片及其制备方法
US9673352B2 (en) * 2015-04-30 2017-06-06 National Chiao Tung University Semiconductor light emitting device
WO2016190569A1 (en) * 2015-05-22 2016-12-01 Seoul Viosys Co., Ltd. Light emitting diode with high efficiency
KR101761835B1 (ko) * 2015-05-22 2017-07-26 서울바이오시스 주식회사 고효율 발광 다이오드
WO2017042114A1 (en) * 2015-09-09 2017-03-16 F. Hoffmann-La Roche Ag Bridged piperidine derivatives
CN105355742B (zh) * 2015-12-04 2017-11-07 天津三安光电有限公司 发光二极管芯片及其制作方法
US11411137B2 (en) * 2016-02-05 2022-08-09 The Regents Of The University Of California III-nitride light emitting diodes with tunnel junctions wafer bonded to a conductive oxide and having optically pumped layers
CN106129196A (zh) * 2016-08-30 2016-11-16 扬州乾照光电有限公司 一种用于倒装led芯片的外延片及其制备方法
CN106206884B (zh) * 2016-09-26 2018-10-12 湘能华磊光电股份有限公司 Led外延p层生长方法
CN107068822A (zh) * 2017-01-16 2017-08-18 湘能华磊光电股份有限公司 一种光取出效率高的led外延结构及其生长方法
CN108110098B (zh) * 2017-10-25 2019-12-31 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN113066812B (zh) * 2017-12-21 2023-05-05 厦门市三安光电科技有限公司 微发光元件
CN108588662A (zh) * 2018-06-13 2018-09-28 东北大学 一种包含CrN扩散障层的导电复合涂层及制备方法
KR102740584B1 (ko) 2019-11-21 2024-12-12 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법
CN111261762A (zh) * 2020-03-20 2020-06-09 西安唐晶量子科技有限公司 一种具有电流阻挡层的氮化镓基垂直结构发光二极管及其制作方法
JP2021196583A (ja) * 2020-06-18 2021-12-27 株式会社ジャパンディスプレイ 表示装置
EP4335007A1 (en) * 2021-05-05 2024-03-13 NILT Switzerland GmbH Manufacturing of surface emitting lasers including an integrated metastructure
CN114242866B (zh) * 2021-12-10 2024-01-26 厦门乾照光电股份有限公司 一种垂直结构led芯片及其制作方法
TWI906625B (zh) * 2023-06-12 2025-12-01 晶元光電股份有限公司 半導體結構

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680558B2 (ja) * 1998-05-25 2005-08-10 日亜化学工業株式会社 窒化物半導体素子
JP2001308460A (ja) * 2000-04-27 2001-11-02 Sharp Corp 窒化物半導体レーザ素子とその光ピックアップ装置
TW564584B (en) * 2001-06-25 2003-12-01 Toshiba Corp Semiconductor light emitting device
KR100909733B1 (ko) * 2002-01-28 2009-07-29 니치아 카가쿠 고교 가부시키가이샤 지지기판을 갖는 질화물 반도체소자 및 그 제조방법
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7795623B2 (en) * 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
US7326963B2 (en) * 2004-12-06 2008-02-05 Sensor Electronic Technology, Inc. Nitride-based light emitting heterostructure
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
CN100388515C (zh) * 2005-09-30 2008-05-14 晶能光电（江西）有限公司 半导体发光器件及其制造方法
KR100832102B1 (ko) * 2005-11-14 2008-05-27 삼성전자주식회사 발광소자용 구조체 및 발광소자의 제조 방법
DE102006015788A1 (de) * 2006-01-27 2007-09-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2007138656A1 (ja) * 2006-05-26 2007-12-06 Rohm Co., Ltd. 窒化物半導体発光素子
US7692203B2 (en) * 2006-10-20 2010-04-06 Hitachi Cable, Ltd. Semiconductor light emitting device
JP4770785B2 (ja) * 2007-04-25 2011-09-14 日立電線株式会社 発光ダイオード

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None
See also references of EP2280426A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142470A (zh) * 2010-01-28 2011-08-03 晶元光电股份有限公司 太阳能光电元件
CN102280552A (zh) * 2010-06-14 2011-12-14 鸿富锦精密工业（深圳）有限公司 发光二极管晶粒及其制作方法
CN101997070A (zh) * 2010-09-10 2011-03-30 北京工业大学 一种高反射低电压的倒装发光二极管及其制备方法
US20120074424A1 (en) * 2010-09-28 2012-03-29 Jae-Hoon Lee Gallium nitride based semiconductor devices and methods of manufacturing the same
CN102420246A (zh) * 2010-09-28 2012-04-18 三星Led株式会社 氮化镓基半导体器件及其制造方法
EP2445017A3 (en) * 2010-10-19 2015-04-22 Samsung Electronics Co., Ltd. Vertical light-emitting semiconductor device
US20130240901A1 (en) * 2010-11-19 2013-09-19 Panasonic Corporation Nitride semiconductor device

Also Published As

Publication number Publication date
CN102047454A (zh) 2011-05-04
WO2009128669A3 (ko) 2010-01-14
US8502193B2 (en) 2013-08-06
CN102047454B (zh) 2013-04-10
EP2280426B1 (en) 2017-07-05
US20110101304A1 (en) 2011-05-05
EP2280426A4 (en) 2014-03-19
EP2280426A2 (en) 2011-02-02

Similar Documents

Publication Publication Date Title
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2014098510A1 (en) Light emitting diode and method of fabricating the same
WO2013089459A1 (en) Semiconductor device and method of fabricating the same
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2009131401A2 (ko) 발광 소자 및 그 제조방법
WO2009148253A2 (ko) 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
WO2009145483A2 (ko) 발광 소자 및 그 제조방법
WO2009134029A2 (ko) 반도체 발광소자
WO2011065723A2 (ko) 수직구조 반도체 발광소자 및 그 제조방법
WO2016137220A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
WO2017179944A1 (ko) 발광소자, 발광소자 패키지 및 발광모듈
WO2010038976A2 (en) Semiconductor light emitting device and method of manufacturing the same
WO2015156588A1 (ko) 발광소자 및 조명시스템
WO2017222341A1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
WO2016104946A1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
WO2019088763A1 (ko) 반도체 소자
WO2016209015A1 (ko) 자외선 발광소자, 발광소자 패키지 및 조명장치
WO2009126010A2 (ko) 발광 소자
WO2016133292A1 (ko) 광 추출 효율이 향상된 발광 소자
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016032193A1 (ko) 발광 소자 및 이의 제조 방법
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2014084549A1 (ko) 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
WO2013089417A1 (en) Semiconductor device and method of fabricating the same
WO2013183888A1 (ko) 발광소자

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980120378.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09732760

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2009732760

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2009732760

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12988437

Country of ref document: US