WO2009148253A2 - 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자 - Google Patents

반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자 Download PDF

Info

Publication number
WO2009148253A2
WO2009148253A2 PCT/KR2009/002938 KR2009002938W WO2009148253A2 WO 2009148253 A2 WO2009148253 A2 WO 2009148253A2 KR 2009002938 W KR2009002938 W KR 2009002938W WO 2009148253 A2 WO2009148253 A2 WO 2009148253A2
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting device
layer
semiconductor light
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2009/002938
Other languages
English (en)
French (fr)
Other versions
WO2009148253A3 (ko
Inventor
성태연
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academy Collaboration Foundation of Korea University
Original Assignee
Industry Academy Collaboration Foundation of Korea University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080068525A external-priority patent/KR101231118B1/ko
Priority claimed from KR20080068521A external-priority patent/KR101171855B1/ko
Priority to EP09758506.1A priority Critical patent/EP2302705B1/en
Application filed by Industry Academy Collaboration Foundation of Korea University filed Critical Industry Academy Collaboration Foundation of Korea University
Priority to JP2011512377A priority patent/JP5189681B2/ja
Priority to US12/995,998 priority patent/US20110127567A1/en
Priority to CN200980130052.8A priority patent/CN102106006B/zh
Publication of WO2009148253A2 publication Critical patent/WO2009148253A2/ko
Publication of WO2009148253A3 publication Critical patent/WO2009148253A3/ko
Anticipated expiration legal-status Critical
Priority to US14/024,129 priority patent/US8877530B2/en
Priority to US14/481,993 priority patent/US9224910B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8581—Means for heat extraction or cooling characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8582—Means for heat extraction or cooling characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7412—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support

Definitions

  • the present invention relates to a support substrate for manufacturing a semiconductor light emitting device using a multi-layered light emitting structure thin film and a method for manufacturing a semiconductor light emitting device using the support substrate for manufacturing a semiconductor light emitting device.
  • the first growth substrate used for growing the group 3-5 nitride-based semiconductor ie Laser lift-off, chemo-mechanical polishing, or wet-etching of the multilayer light emitting thin film from Al 2 O 3 , SiC, Si, GaAs, GaP
  • a sapphire growth substrate is formed by using a substrate for manufacturing a semiconductor light emitting device to be bonded to the resultant and used as a supporting substrate, and a wafer bonding process with a substrate for manufacturing a semiconductor light emitting device.
  • the present invention relates to a semiconductor light emitting device and a method of manufacturing the same, which minimize damage of the semiconductor single crystal multilayer light emitting structure thin film separated from the film, and as a result, the overall performance is improved.
  • semiconductor light emitting devices include a light-emitting diode (LED) and a laser diode (LD) that generate light when a forward current flows.
  • the LED and the LD have a p-n junction in common, and when a current is applied to the light emitting elements, the current is converted into a photon so that light is emitted from the device.
  • Light emitted from LEDs and LDs varies from long-wavelength light to short-wavelength light range depending on the type of semiconductor material. Above all, visible light using LEDs made of semiconductors with wide band-gap semiconductors. It is possible to realize red, green, and blue areas, which are widely applied to display parts of various electronic devices, traffic signals, and various display light source devices. Recently, due to the development of white light sources, it is widely used in next-generation general lighting light source devices. It is sure to be possible.
  • Group 3-5 nitride-based semiconductors are the first growth substrates, sapphire and silicon carbide (SiC), which have significantly different lattice constants and thermal expansion coefficients in order to obtain high quality semiconductor thin films. It is growing hetero-epitaxially on top of silicon (Si).
  • Sapphire's first growth substrate not only has a disadvantage of not being able to apply a large current to the LED due to poor thermal conductivity, and since Sapphire's first growth substrate is an electrical insulator, it is difficult to cope with static electricity flowing from the outside, causing defects due to static electricity. There is a big problem. These problems not only lower the reliability of the device but also cause a lot of process constraints in the packaging process.
  • the first growth substrate of sapphire which is an electrical insulator, has a multi-layered n-type ohmic contact electrode (hereinafter referred to as 'first ohmic contact electrode') and a p-type ohmic contact electrode (hereinafter referred to as 'second ohmic contact electrode').
  • 'first ohmic contact electrode' n-type ohmic contact electrode
  • 'second ohmic contact electrode' p-type ohmic contact electrode
  • SiC growth substrates Unlike sapphire, silicon carbide (SiC) growth substrates have excellent thermal and electrical conductivity, and at the same time, the lattice constant and thermal expansion coefficient (TEC), which are important variables in growing high-quality semiconductor single crystal thin films, are grouped. Similar to the Group 3-5 nitride-based semiconductors, a good multilayer light emitting structure thin film has been successfully grown, and various types of vertical light emitting devices have been manufactured. However, since it is not easy to manufacture a good quality SiC growth substrate, it is considerably higher cost than other single crystal growth substrates, and as a result, there are many limitations in applying to mass production.
  • TEC lattice constant and thermal expansion coefficient
  • the group 3-5 nitride-based semiconductor multilayer light emitting structure thin film is lifted off safely from sapphire, and a high performance vertical light emitting diode using the same Many efforts have been made to fabricate vertical structured LEDs.
  • FIG. 1 is a cross-sectional view illustrating a process of separating the first growth substrate sapphire using a laser lift off (LLO) technique according to the prior art.
  • LLO laser lift off
  • the group III-nitride-based semiconductor multilayer light emitting structure thin film is a group III-nitride-based semiconductor thin film due to different lattice constants and coefficients of thermal expansion when subjected to a laser lift off (LLO) process. It is not able to withstand the mechanical stress generated between sapphire, which is a thick initial growth substrate, and a large amount of damage and breaking occurs in the semiconductor single crystal thin film after separation from sapphire. As described above, when the group 3-5 nitride-based semiconductor multilayer light emitting structure thin film is damaged and broken, not only does a large leakage current occur, but also the chip yield of many light emitting devices, including LEDs, is greatly reduced.
  • LLO laser lift off
  • FIG. 2 is a wafer bonding and electroplating or electroless plating process prior to performing the LLO process, in accordance with conventional techniques for preventing damage and cracking of a semiconductor multilayer light emitting structure thin film.
  • It is a cross-sectional view showing a process of forming a support substrate (stiffening supporting substrate) that is closely adhered to the growth direction ([0001]) by introducing.
  • a semiconductor single crystal multilayer light emitting structure is formed from the first growth substrate 200 by irradiating a laser beam through a back-side of the first growth substrate 200 formed of transparent sapphire.
  • the support substrate 240 Prior to separating the thin films 210 and 220, the support substrate 240 is structurally stable and strongly adhered to the bonding layer 230 by using wafer bonding.
  • an electroplating process is formed on the seed layer 232 prior to separating the semiconductor single crystal multilayer light emitting structure thin films 210 and 220 from the first growth substrate 200 formed of sapphire. By using it to form a support substrate 242 that is structurally stable and strongly adhered.
  • FIG. 3 is a cross-sectional view of a group 3-5 nitride-based semiconductor light emitting device having a vertical structure manufactured by grafting a support substrate that is structurally stable and strongly adhered to the LLO process according to the conventional technique using the method of FIG. 2. admit.
  • FIG. 3A is a cross-sectional view illustrating a semiconductor light emitting device manufactured by using the method of forming the supporting substrate of FIG. 2A.
  • a multi-layer metal layer 350 including a support substrate 340, a bonding layer 330, and a second ohmic contact electrode, which are thermal and electrical conductors.
  • the semiconductor cladding layer 380, the light emitting active layer 370, the first semiconductor cladding layer 360, and the first ohmic contact electrode 390 are sequentially formed.
  • the support substrate 340 which is an electrical conductor, is preferably a semiconductor wafer such as silicon (Si), low manganese (Ge), silicon low manganese (SiGe), gallium arsenide (GaAs), etc., which has excellent thermal and electrical conductivity. Doing.
  • the support substrate 340 used in the vertical light emitting device (LED) as shown in FIG. 3 (a) has a large thermal expansion coefficient (TEC) and a sapphire growth substrate on which a semiconductor single crystal thin film is stacked / grown.
  • TEC thermal expansion coefficient
  • sapphire growth substrate on which a semiconductor single crystal thin film is stacked / grown.
  • FIG. 3B is a cross-sectional view illustrating a semiconductor light emitting device manufactured by using the method of forming the supporting substrate of FIG. 2B.
  • a vertical light emitting device (LED) produced by the LLO and electroplating process graft is a support substrate 342, which is an electrical conductor
  • the seed layer 332, the multilayer metal layer 352 including the second ohmic contact electrode, the second semiconductor clad layer 380, the light emitting active layer 370, the first semiconductor clad layer 360, and the first ohmic contact electrode 390. ) are sequentially configured.
  • the support substrate 342 which is the electrical conductor, is a metallic thick film formed by electroplating, and is composed of a single metal such as Cu, Ni, W, Au, Mo, or the like, which have excellent thermal and electrical conductivity. Alloy is used first.
  • the LED support substrate 342 as shown in FIG. 3 (b) having the above-described structure is considerably larger than sapphire, which is a growth substrate due to the metal or alloy thick film fabricated by electroplating. Coefficients of thermal expansion and ductility cause many problems such as curling, warpage, and braking in a single chip process such as mechanical sawing or laser scribing.
  • An object of the present invention for solving the above problems is a wafer warpage when wafer bonding a sapphire and a support substrate, which is the first growth substrate on which a thin film, which is a group 3-5 nitride-based semiconductor multilayer light emitting structure, are stacked and bonded with a bonding material.
  • Support substrate for semiconductor light emitting device manufacturing to obtain a nitride-based semiconductor single crystal multilayer thin film, which does not occur at all, and does not have any cracking or fine micro-crack in the thin film, which is a semiconductor multilayer light emitting structure, even after the LLO process.
  • Another object of the present invention is to use a support substrate for manufacturing a semiconductor light emitting device as described above, and to laminate / grow a multilayer light emitting structure thin film composed of group 3-5 nitride-based semiconductor single crystals on top of sapphire, which is the first growth substrate, and then to an efficient support substrate. It is to provide a high performance vertical group III-nitride-based semiconductor light emitting device capable of minimizing damage and breaking of the semiconductor single crystal thin film by combining the manufacturing and the LLO process.
  • Still another object of the present invention is to provide a method of manufacturing a group 3-5 nitride-based semiconductor light emitting device having the high performance vertical structure described above.
  • the present invention is a selected supporting substrate (selected supporting substrate) formed of an electrically insulating material; A sacrificial layer formed by being stacked on top of the selected supporting substrate; A heat-sink layer formed on the sacrificial layer and formed of a metal, an alloy, or a solid solution having high thermal and electrical conductivity; And a bonding layer formed by being stacked on top of the heat sink layer, and providing a support substrate for manufacturing a semiconductor light emitting device, which is used for a support substrate of a semiconductor light emitting device having a vertical structure.
  • the electrically insulating material of the selected support substrate of the support substrate for manufacturing a semiconductor light emitting device having the above-mentioned characteristics is preferably a material having a thermal expansion coefficient difference of 2 ppm or less from an initial growth substrate, for example, sapphire ( Al 2 O 3 ), aluminum nitride (AlN), MgO, AlSiC, BN, BeO, TiO 2 , SiO 2 and glass is preferably a single crystal, polycrystalline or amorphous material selected from the group consisting of.
  • the sacrificial layer is one or two or more materials selected from the group consisting of GaN, InGaN, ZnO, InN, In 2 O 3 , ITO, SnO 2 , Si 3 N 4 , SiO 2 , BeMgO and MgZnO, and may include nitrogen or Preference is given to monocrystalline, polycrystalline or amorphous materials combined with oxygen.
  • the sacrificial layer may separate and remove the selected support substrate through a chemical etch process.
  • the material that may be used as the sacrificial layer may be a metal, an alloy, a solid solution, an oxide, a nitride, or a high temperature organic material. It is possible.
  • the sacrificial layer when the sacrificial layer is made of a heat resistant adhesive material, the sacrificial layer may be a heat resistant adhesive, a heat resistant adhesive tape, a silicone adhesive, or polyvinyl butyral resin.
  • the sacrificial layer may be a silicate or silicic acid type in the case of an SOG thin film (Spin on Glass), and in the case of a spin on dielectric (SOD) thin film, silicate, siloxane, methyl silsequioxane (MSQ), hydrogen silsequioxane (HSQ), MQS + HSQ, perhydrosilazane (TCPS) or polysilazane.
  • SOG thin film Spin on Glass
  • SOD spin on dielectric
  • silicate siloxane
  • MSQ methyl silsequioxane
  • HSQ hydrogen silsequioxane
  • MQS + HSQ perhydrosilazane
  • TCPS perhydrosilazane
  • the sacrificial layer 420 when the sacrificial layer 420 is made of a photoresist, the sacrificial layer 420 may be an AZ series, a SU-8 series, a TLOR series, a TDMR series, or a GXR series.
  • an appropriate composition material may be selected for the sacrificial layer according to the characteristics of the selected supporting substrate, the separation method, and the structure of the light emitting device having a vertical structure to be finally manufactured.
  • the thickness of the heat sink layer is preferably 0.1 micron to 500 micrometers or less, and the metal, alloy or solid solution constituting the heat sink layer may be Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, It is preferred to include one or two or more components selected from the group consisting of Cr, Ta, Al, Pd, Pt and Si.
  • the bonding layer may be formed by soldering or brazing including one or more components selected from the group consisting of Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, and Ge ( preferably an alloying material for brazing).
  • the sacrificial layer, heat sink layer, and bonding layer laminated / formed on the selected supporting substrate are formed by physical vapor deposition, chemical vapor deposition, or electrochemical vapor deposition, and the sacrificial layer is formed by an E-beam evaporator, heat It is formed by a method selected from the group consisting of thermal evaporator, MOCVD (Metal Organic Chemical Vapor Deposition), sputtering and PLD (Pulsed Laser Deposition) method, the heat sink layer is electroplating (electroplating) or It is preferable to form by electroless plating.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • sputtering and PLD (Pulsed Laser Deposition) method
  • the heat sink layer is electroplating (electroplating) or It is preferable to form by electroless plating.
  • At least one or more layers of the sacrificial layer, the heat sink layer and the bonding layer of the support substrate for manufacturing a semiconductor light emitting device are selectively patterned into a predetermined shape, or the sacrificial layer, heat sink layer, and bonding layer of the support substrate for manufacturing a semiconductor light emitting device It is preferable that all of them are patterned in the shape of the predetermined shape and the selected supporting substrate is also etched to a predetermined depth.
  • the sacrificial layer may be dissolved in a wet etching solution.
  • the semiconductor multilayer light emitting structure in step (a) may include an n-type semiconductor cladding layer, a light emitting active layer, and a p-type semiconductor cladding layer.
  • Each layer constituting the semiconductor multilayer light emitting structure in step (a) may be made of a single crystal having a composition of Inx (GayAl1-y) N (1 ⁇ x ⁇ 0, 1 ⁇ y ⁇ 0, x + y> 0). have.
  • the wafer bonding of the step (c) uses a heat-compression bonding method, and the heat-compression bonding method may be performed at a pressure of 1 to 200 at a temperature of 100 or more.
  • the method of separating the first growth substrate of the first wafer from the bonded result of step (d) includes a laser lift-off method of irradiating a laser beam onto the surface of the first growth substrate, and mechanical-chemical polishing (chemo-mechanical polishing) and a wet etching method using a wet etching solution may be by a method selected from the group consisting of.
  • the step of manufacturing the final single chip of step (f) is (f1) a temporary formed of an organic or inorganic bonding material in the opposite direction of the support substrate for manufacturing a semiconductor light emitting device Attaching a temporary supporting substrate; and (f2) selecting an electromagnetic light including a laser beam having an appropriate absorption wavelength band according to the material used as the sacrificial layer to open the sacrificial layer. Separating and removing the selected support substrate by a chemical decomposition reaction; and (f3) when the thickness of the heat sink layer is thicker than a predetermined value, the resultant is cut vertically without a separate support substrate bonding process, and the heat is removed.
  • the thickness of the think layer is thinner than a predetermined value, an additional bonding layer of an electrically conductive metal, solid solution or alloy is formed, and the phase And cutting the resultant in a vertical direction by bonding a third support substrate to the heat sink layer using an additional bonding layer, thereby obtaining a semiconductor chip of a single chip.
  • an additional bonding layer of an electrically conductive metal, solid solution or alloy is formed, and the phase And cutting the resultant in a vertical direction by bonding a third support substrate to the heat sink layer using an additional bonding layer, thereby obtaining a semiconductor chip of a single chip.
  • the thickness of the heat sink layer of the support substrate for manufacturing a semiconductor light emitting device is preferably 80 microns to 500 microns.
  • the third support substrate is formed of a single crystal or polycrystalline wafer including one or two or more components selected from the group consisting of Si, Ge, SiGe, ZnO, GaN, AlGaN and GaAs, which are thermally and electrically conductive, or Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo and NiW may be formed of a metal, alloy, or solid solution foil (foil) containing a component selected from the group consisting of.
  • the material forming the first ohmic contact electrode of step (e) may be Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, rare earth metals and alloys, metallic silicides, semiconducting silicides, CNTNs (carbonnanotube networks) ), Transparent conducting oxide (TCO) and transparent conducting nitride (TCN) is preferably formed of a material comprising one or two or more selected from the group consisting of.
  • the first wafer includes an optical reflective layer, an electrical insulating layer, a diffusion barrier layer, and the like on the semiconductor multilayer light emitting structure stacked and grown on the growth substrate. It is preferable to form and prepare a heat sink layer or a bonding layer.
  • An optical reflective layer, an electrical insulating layer, a diffusion barrier layer, a heat sink layer, or a bonding layer formed on the semiconductor multilayer light emitting structure is a physical vapor deposition method. It may be formed by deposition, chemical vapor deposition, electroplating, or electroless plating.
  • the sacrificial layer stacked on the selected support substrate in the second wafer is made of a material that is dissolved in a wet etching solution.
  • step (f) the sacrificial layer of the support substrate for manufacturing the semiconductor light emitting device is formed.
  • wet etching by dissolving in a wet etching solution, the selective supporting substrate may be separated and removed, and the resultant may be cut to obtain a single chip.
  • the first ohmic contact electrode of step (e) may be formed on an upper surface of the buffer layer or the n-type semiconductor clad layer of the first wafer.
  • the first and second ohmic contact electrodes are positioned on the upper and lower surfaces of the group 3-5 nitride semiconductor single crystal multilayer light emitting structure, respectively, to improve the yield of LED chips, which are light emitting devices per wafer, and the first growth substrate.
  • Separation of the sapphire has the advantage that it is easy to manufacture a LED, a light emitting device of a vertical structure in which heat dissipation and antistatic effectively.
  • the wafer substrate for the semiconductor light emitting device manufacturing is bonded to the wafer with no wafer warpage, thereby sapphire growth substrate using the laser lift-off process.
  • Micro cracks or cracks in group III-nitride-based semiconductors are reduced by reducing the stress that the group III-nitride-based semiconductor layers are subjected to separation from the group III-nitride-based semiconductor multilayer light emitting structure. The loss of separation of the nitride based semiconductor thin film into the wafer bonding material is minimized.
  • a light emitting device as a group 3-5 nitride-based semiconductor multilayer light emitting structure on the support substrate for manufacturing a semiconductor light emitting device
  • it is possible to freely follow-up processes such as heat treatment and passivation, resulting in no thermal and mechanical damage.
  • a high reliability light emitting device can be obtained.
  • a wet etching process may be used rather than a conventional machine and a laser process. This has the advantage of significantly improving chip yield and productivity that could not be achieved.
  • the "support substrate for semiconductor light emitting device manufacturing” not only can obtain a high quality nitride-based semiconductor single crystal multilayer thin film through good wafer bonding, but also free all post-processing performed after sapphire separation, which is a growth substrate. As a result, it is essential to manufacture LEDs of group III-nitride-based light emitting devices having a high performance vertical structure.
  • LEDs unified light emitting devices
  • a "prepared supporting substrate for semiconductor light emitting device manufacturing” such as sawing or laser scribing, which are mechanical polishing, are used.
  • a single chip type semiconductor light emitting device may be manufactured by using a sacrificial layer formed on a support substrate for manufacturing a semiconductor light emitting device.
  • LLO laser lift-off
  • FIG. 2 illustrates a structure in which a support substrate is structurally stable and tightly adhered to a group 3-5 nitride-based semiconductor single crystal thin film growth direction before performing a laser lift off (LLO) process according to the related art.
  • LLO laser lift off
  • FIG 3 is a cross-sectional view of a group 3-5 nitride-based semiconductor light emitting device having a vertical structure manufactured by incorporating a support substrate that is structurally stable and strongly adhered to the LLO process according to the related art.
  • 4A to 4F are laminated cross-sectional views illustrating prepared supporting substrates for manufacturing a semiconductor light emitting device according to a preferred embodiment of the present invention.
  • 5A to 5E are cross-sectional views illustrating exemplary embodiments of a support substrate for manufacturing a semiconductor light emitting device according to a second example of the support substrate for manufacturing a semiconductor light emitting device according to the present invention.
  • 6A to 6E are cross-sectional views illustrating various embodiments of a support substrate for manufacturing a semiconductor light emitting device according to a third example of manufacturing a support substrate for manufacturing a semiconductor light emitting device according to the present invention.
  • FIG. 7 is a cross-sectional view showing a first embodiment of an LED which is a semiconductor device having a vertical single-chip vertical structure manufactured using a support substrate for manufacturing a semiconductor light emitting device according to the present invention.
  • FIGS. 8 are cross-sectional views sequentially illustrating a fabrication process of a first fabrication example of a semiconductor light emitting device having a vertical structure of the present invention.
  • FIG. 9 is a cross-sectional view showing a second example of manufacturing a semiconductor light emitting device having a vertical structure of a final single chip manufactured using a support substrate for manufacturing a semiconductor light emitting device according to the present invention.
  • FIG. 10 is a cross-sectional view sequentially illustrating a manufacturing process of a semiconductor light emitting device having a vertical structure according to a second manufacturing example of the semiconductor light emitting device of the present invention.
  • FIG. 11 is a cross-sectional view illustrating a third example of manufacturing a semiconductor chip having a vertical structure having a single chip shape manufactured using a support substrate for manufacturing a semiconductor light emitting device
  • FIG. 12 is a semiconductor light emitting device of FIG. 11.
  • 11 are sectional views sequentially illustrating a manufacturing process of a semiconductor light emitting device according to a third manufacturing example of FIG.
  • FIG. 13 is a cross-sectional view illustrating a fourth example of manufacturing a semiconductor chip having a vertical structure having a single chip shape manufactured by using a support substrate for manufacturing a semiconductor light emitting device
  • FIG. 14 is a semiconductor light emitting device of FIG. 13. 4 are sectional views sequentially illustrating a manufacturing process of the semiconductor light emitting device according to the fourth manufacturing example of FIG.
  • FIG. 15 is a cross-sectional view illustrating a fourth example of manufacturing a semiconductor device having a vertical single-chip vertical structure manufactured using a support substrate for manufacturing a semiconductor light emitting device according to the present invention.
  • FIG. 16 is a semiconductor light emitting device of FIG. 15. 4 are sectional views sequentially illustrating a manufacturing process of the semiconductor light emitting device according to the fourth manufacturing example of FIG.
  • Figure 4 (a) is a cross-sectional view showing a support substrate for manufacturing a semiconductor light emitting device according to a preferred embodiment of the present invention.
  • the support substrate 40 for manufacturing a semiconductor light emitting device may include a selected supporting substrate 400, a sacrificial layer 410, and a heat-sink layer 420. ), And a bonding layer (430).
  • the manufacturing process of the support substrate 40 for manufacturing a semiconductor light emitting device having the above structure is a. Preparing a selected supporting substrate; b. Sacrificial layer formation; c. Forming a heat-sink; d. Process steps of forming a bonding layer.
  • the support substrate 40 for manufacturing a semiconductor light emitting device according to a preferred embodiment of the present invention is basically composed of a tri-layer on top of the support substrate 400. have. That is, the sacrificial layer 410, the heat sink layer 420, and the bonding layer 430 are sequentially stacked on the selection supporting substrate 400, which is an electrical conductor.
  • the selected support substrate 400 is preferably an electrically insulating material having a difference of a thermal expansion coefficient of 2 ppm or less from an initial growth substrate.
  • an electrically insulating material having a difference of a thermal expansion coefficient of 2 ppm or less from an initial growth substrate.
  • sapphire Al 2 O 3
  • aluminum nitride AlN
  • MgO, AlSiC, BN, BeO, TiO 2 , SiO 2 or a single crystal, polycrystalline, or amorphous substrate wafer.
  • the selective supporting substrate 400 is separated from the first growth substrate sapphire by using a laser beam, a strong energy source, to separate the group 3-5 nitride-based semiconductor single crystal multilayer light emitting structure thin film, and has a thickness of several microns thick. It acts as a support of the mechanical impact absorbing (relief of mechanical impact) of the laser beam required to minimize the damage of the thin film having a single crystal multilayer light emitting structure.
  • the selection of the support substrate should be appropriately selected according to the LED manufacturing process, which is a light emitting device having a single vertical structure to be finally manufactured.
  • the LED manufacturing process which is a light emitting device having a single vertical structure to be finally manufactured.
  • wafer bonding is performed in which a support substrate for manufacturing a semiconductor light emitting device is bonded to a first wafer, and the wafer bonded after the wafer bonding is due to thermal properties (ie, thermal expansion coefficient). Wafer warpage occurs mainly.
  • the selected support substrate is the first growth substrate, sapphire and sapphire (Al 2 O 3 ), aluminum nitride (AlN), MgO, AlSiC, BN, BeO having the same or less than 2ppm thermal expansion
  • a wafer of single crystal, polycrystalline, or amorphous substrate such as TiO 2 , SiO 2 , glass, or the like.
  • the sacrificial layer 410 is a material layer required to separate and remove the selected support substrate 400 from the LED chip, which is finally completed, using a laser beam as a strong energy source.
  • the sacrificial layer 410 is GaN, InGaN, ZnO, InN.
  • Preferred are monocrystalline, polycrystalline, or amorphous phase materials combined with nitrogen or oxygen, including In 2 O 3 , ITO, SnO 2 , Si 3 N 4 , SiO 2 , BeMgO, MgZnO, and Si. Materials of monocrystalline, polycrystalline, or amorphous phase are also possible.
  • a composition material should be selected according to the characteristics of the selected supporting substrate and the LED structure, which is a light emitting device having a single vertical structure to be finally manufactured.
  • the heat-sink layer 420 smoothly dissipates a large amount of heat generated when driving the LED, which is the finally manufactured vertically structured light emitting device, to the outside and at the same time, a strong bonding of upper and lower layers, It serves as a support.
  • the heat sink layer 420 is preferably composed of a metal, an alloy, or a solid solution having excellent thermal and electrical conductivity, and may be formed by various physico-chemical deposition (CVD or PVD) methods. It is more preferable to carry out by electroplating or electroless plating method.
  • the bonding layer 430 is a material formed to bond the first wafer, which is a sapphire growth substrate on which a group 3-5 nitride-based semiconductor single crystal multilayer thin film is laminated / grown, and a support substrate for manufacturing the semiconductor light emitting device.
  • the layer is made of a soldering or brazing alloy material containing at least one of Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge It is preferable.
  • FIGS. 4 (b) to 4 (f) are cross-sectional views illustrating various embodiments of a support substrate for manufacturing a semiconductor light emitting device according to a preferred embodiment of the present invention.
  • 4A and 4D are cross-sectional views illustrating exemplary embodiments of a support substrate for manufacturing a non-patterned semiconductor light emitting device
  • FIGS. 4B, 4C, 4E, and 4F are FIGS.
  • FIG. 4B is a support substrate for manufacturing a semiconductor light emitting device by patterning a bonding layer and a heat sink layer
  • 4C is a support substrate for manufacturing a semiconductor light emitting device with a bonding layer, a heat sink layer, and a sacrificial layer.
  • 4D is a support substrate for manufacturing a semiconductor light emitting device in which the heat sink layer 422 has a predetermined thickness or more
  • FIGS. 4E and 4F are for manufacturing a semiconductor light emitting device having a thick heat sink layer. Embodiments in which the support substrate is patterned are shown.
  • a support substrate for manufacturing a semiconductor light emitting device includes a bonding layer, a heat sink layer or a bonding layer, and a heat.
  • a bonding layer By patterning the think layer and the sacrificial layer, it is possible to facilitate the process of removing the selected support substrate 400 in the future.
  • FIG. 5 (a) is a cross-sectional view showing a support substrate for manufacturing a semiconductor light emitting device according to a preferred embodiment of the present invention.
  • the supporting substrate 50 for manufacturing a semiconductor light emitting device may include a selected supporting substrate 500, a sacrificial layer 510, and a heat-sink layer 520. ), And a bonding layer (530).
  • the manufacturing process of the support substrate 50 for manufacturing a semiconductor light emitting device having the above structure is a. Preparing a selected supporting substrate; b. Sacrificial layer formation; c. Forming a heat-sink layer; d. Process steps of forming a bonding layer.
  • the support substrate 50 for manufacturing a semiconductor light emitting device according to the preferred embodiment of the present invention is basically composed of a tri-layer on top of the support substrate 500. have. That is, the sacrificial layer 510, the heat sink layer 520, and the bonding layer 530 are sequentially stacked on the selection supporting substrate 500, which is an electrical conductor.
  • the selected supporting substrate 500 is characterized by having excellent thermal and electrical conductivity.
  • the selective supporting substrate 500 may be a single crystal or polycrystalline wafer such as Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, or Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW Metal foils, such as CuMo and NiW, are preferable.
  • the sacrificial layer 510 is made of a material that is easily dissolved in a wet etching solution.
  • the sacrificial layer 510 is easily dissolved in a wet etching solution and selected according to an LED structure of a semiconductor light emitting device having a final vertical structure to be manufactured. It serves to separate the thin film of the supporting substrate 500 and the multi-layered light emitting structure of the light emitting device, or to bond the selected supporting substrate 400 to the multi-layered light emitting structure of the light emitting device more strongly.
  • the heat-sink layer 520 smoothly dissipates a large amount of heat generated during driving of the LED, which is the finally manufactured single light emitting device, to the outside and at the same time, a strong bonding of upper and lower layers, It serves as a support. Therefore, the heat sink layer 520 is preferably composed of a metal, an alloy, or a solid solution having excellent thermal and electrical conductivity. For example, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr. At least one of Ta, Al, Pd, Pt, and Si, preferably having a thickness of 0.1 micron to 500 microns or less.
  • the support substrates 50 and 52 for manufacturing the semiconductor light emitting device shown in FIGS. 5A and 5B are thinner than 80 micrometers on the top of the selected support substrate 500 which is a thermally and electrically excellent conductor.
  • a heat sink layer 520 having a thickness is formed.
  • the supporting substrates 50 and 52 for fabricating the semiconductor light emitting device are subjected to sawing that is only mechanically polished in the vertical direction (AA 'arrow direction) in order to make a single chip after sequentially performing the first wafer, wafer bonding, LLO process, and subsequent processes. Sawing or laser scribing is performed to produce a single LED chip having a vertical structure, which is a final light emitting device.
  • the support substrates 54, 56, 58 for manufacturing the semiconductor light emitting device shown in (c), (d) and (e) of Figure 5 the heat sink layer having a thick thickness of 80 microns to 500 microns or less 522 is formed.
  • the heat sink layer 522 is relatively thick, such as the support substrates 54, 56, and 58 for manufacturing the semiconductor light emitting device, sawing or laser cutting in a vertical direction (AA 'arrow direction) to make a single chip. (Laser scribing) and at the same time by wet etching the sacrificial layer 510 in the horizontal direction (BB 'arrow direction) is completed by separating the LED single chip of the vertical structure which is the final light emitting device.
  • FIG. 6 is a cross-sectional view illustrating stacked substrates for manufacturing a semiconductor light emitting device according to another exemplary embodiment of the present invention.
  • the support substrates 60, 62, 64, 66, and 68 for manufacturing a semiconductor light emitting device according to the present embodiment are made of a selective support substrate 600 which is thermally and electrically insulated.
  • the selected support substrate 600 of the support substrate for manufacturing a semiconductor light emitting device according to the present embodiment is preferably an electrically insulating material having a difference in thermal expansion coefficient of 2 ppm or less from an initial growth substrate, for example, sapphire. (Al 2 O 3 ), aluminum nitride (AlN), MgO, AlSiC, BN, BeO, TiO 2 , SiO 2 , a wafer of a single crystal, polycrystalline, or amorphous substrate such as glass.
  • the support substrates 60 and 62 for manufacturing a semiconductor light emitting device shown in FIGS. 6A and 6B are heat sink layers 620 having a relatively thin thickness (less than 80 microns) and thermal / electrically insulator selections.
  • the support substrates 64, 66, 68 for manufacturing the semiconductor light emitting device shown in Figure 6 (c), (d) and (e) is a relatively thick thickness (80 microns to 500 Heat sink layer 622) and a thermally / electrically conductive non-conductive substrate 600;
  • (A) and (c) of FIG. 6 show a support substrate for manufacturing a semiconductor light emitting device that is not patterned, and (b), (d) and (e) of FIG.
  • the support substrate for manufacturing a semiconductor light emitting device is basically composed of a tri-layer. That is, the sacrificial layer 610, the heat sink layer 620, and the bonding layer 630 are sequentially stacked on the selection supporting substrate 600, which is an electrical insulator.
  • the sacrificial layer 610 may be easily dissolved in a wet solution to separate the thin film of the multi-layered light emitting structure thin film of the support substrate 600 and the light emitting device.
  • the heat sink layer 620 is composed of a metal, an alloy, or a solid solution having excellent thermal and electrical conductivity, so that a large amount of heat generated when driving the light emitting device can be smoothly dissipated to the outside, and a strong bonding and support of upper and lower layers is provided. (support) role.
  • the heat sink layer 620 is preferably composed of a metal, an alloy, or a solid solution having excellent thermal and electrical conductivity.
  • a metal for example, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti
  • it contains at least 1 or more of Cr, Ta, Al, Pd, Pt, Si, and has a thickness which is 0.1 micrometer-500 micrometers or less.
  • the heat sink layer 620 may be formed by various physico-chemical deposition (CVD or PVD) methods, but more preferably, first, by electroplating or electroless plating. .
  • the bonding layer 630 is preferably made of the same material as that of the bonding layer including a diffusion barrier layer laminated / formed on the uppermost layer of the first wafer, which is a sapphire growth substrate on which a group III nitride-based semiconductor single crystal multilayer thin film is stacked / grown. Although more preferred to use, other materials may be used.
  • the bonding layer 530 may include soldering or brazing including at least one of Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, and Ge. It is preferably made of brazing alloy material.
  • the support substrate for manufacturing a semiconductor light emitting device is a heat sink layer stacked on top of the support substrate 600, which is thermally and electrically nonconductive. Irrespective of the thickness of 620, sawing or laser scribing in the vertical direction (AA 'arrow direction) to make a single chip after sequentially performing the first wafer and wafer bonding, LLO process, and subsequent processes. At the same time, the sacrificial layer 610 is wet-etched in the horizontal direction (BB 'arrow direction) to separate the LED single chip having a vertical structure as a final light emitting device.
  • FIG. 7 is a cross-sectional view illustrating a semiconductor light emitting device using a support substrate for manufacturing a semiconductor light emitting device according to a first embodiment of the present invention.
  • the semiconductor light emitting device 70 shown in FIG. 7 is a light emitting device manufactured using a support substrate for manufacturing a semiconductor light emitting device having a heat sink layer 780 having a relatively thin thickness (less than 80 microns).
  • the semiconductor light emitting device 70 may include a first ohmic contact electrode 780, a buffer layer 710, an n-type semiconductor cladding layer 720, and a light emitting active layer ( a light-emitting active layer (730), a p-type semiconductor cladding layer (740), a second ohmic contact electrode 750, and a first bonding layer (760) are formed by stacking, A second bonding layer 788, a heat sink layer 786, a third bonding layer 721, and a third support substrate 731 are stacked on the first bonding layer 760.
  • the third support substrate 731 is a single crystal or polycrystalline wafer such as Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, etc., which have excellent thermal and electrical conductivity, or Mo, Cu, Ni, Nb, Ta, Ti, Au. Metal foils, such as Ag, Cr, NiCr, CuW, CuMo, and NiW, are preferable.
  • the third bonding layer 721 existing between the third support substrate 731 and the heat sink layer 786 is preferably formed of a thermally stable metal, alloy, or solid solution.
  • the first ohmic contact electrode 780 may be formed on the n-type semiconductor clad layer 720 after removing the buffer layer 710.
  • the manufacturing process of the semiconductor light emitting device using the support substrate for manufacturing the semiconductor light emitting device may include a. Preparing a first wafer having a group III-nitride-based semiconductor multilayer light emitting structure stacked / grown on top of sapphire, which is the first growth substrate (see FIG. 8A); b. Preparing a second wafer which is a support substrate for manufacturing a semiconductor light emitting device (see FIG. 8B); c. Wafer bonding (see FIG. 8C); d. Sapphire lift-off, the first growth substrate (see FIG. 8D); e. Post-processing (see FIG. 8 (e) to (h)); f. Process steps of manufacturing a single chip.
  • each process step described above will be described in detail.
  • the first wafer preparation step which is a step a process, separates a multi-layered light emitting structure thin film composed of a group 3-5 nitride-based semiconductor from a growth substrate by applying an LLO process.
  • the semiconductor single crystal multilayer thin film of high quality is necessarily grown on a transparent sapphire growth substrate 800.
  • a low and high temperature buffering layer which is a basic multilayer light emitting thin film of a light emitting device, is placed on top of the first growth substrate sapphire 800.
  • a high reflective second ohmic contact electrode 850 is formed on the p-type semiconductor clad layer, which is the uppermost layer of the multilayer light emitting structure thin film, and includes a first bonding layer including a diffusion barrier layer 862; 860 is stacked / formed continuously. Also prior to wafer bonding with the second wafer, trenches to deeper sapphire growth substrates or deeper to make a single chip using a patterning and dry etching process in which a plurality of rectangular or square arrays are regularly arranged. It is preferable to form (trench) 871.
  • the highly reflective second ohmic contact electrode 850 may include Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag alloy, Al alloy, Rh alloy, CNTNs (carbon nanotube networks), a transparent conductive oxide, and a transparent conductive nitride, and the diffusion barrier layer 862 is formed of Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, Is formed of a material layer including at least one of TiN, CrN, TiWN, the first bonding layer 860 is Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si It is preferably made of an alloying material of soldering or brazing comprising at least one of Ge.
  • MOCVD Metal organic chemical vapor deposition
  • liquid phase epitaxy hydride vapor phase epitaxy
  • MOCVD Metal organic chemical vapor deposition
  • liquid phase epitaxy hydride vapor phase epitaxy
  • Inx (GayAl1-y) N (1 ⁇ x ⁇ 0 , 1 ⁇ y ⁇ 0, x + y> 0
  • the multi-layered light emitting structure of the light emitting device is a low-temperature buffer layer (low-) grown directly on the sapphire growth substrate 800 at a temperature of 600 or less.
  • low- low-temperature buffer layer
  • high-temperature buffering layer (810) including temperature buffering layer, n-type semiconductor cladding layer (820) doped with silicon (Si), semiconductor light-emitting active layer 830, magnesium (Mg) P-type semiconductor cladding layer (Mg-doped semiconductor cladding layer) 840 is sequentially stacked / grown in a multi-layer structure
  • the high temperature buffer layer 810 is a group 3-5 nitride-based semiconductor doped with silicon (Si) It is preferable.
  • the light emitting active layer 830 has a single quantum well (SQW) structure consisting of a barrier layer of Inx (GayAl1-y) N and a well layer of Inx (GayAl1-y) N, or a multi quantum well.
  • the well layer has a lower band gap than the barrier layer so that electrons and holes, which are carriers, are collected in the wells for the improvement of the internal quantum effect, and particularly, in order to improve light emission characteristics and lower the forward driving voltage.
  • At least one of the layer and the barrier layer may be doped with Si or Mg.
  • a sapphire growth substrate is used to make a single chip using a patterning and dry etching process in which a plurality of rectangular or square arrays are regularly arranged. It is desirable to form trenches 871 up to or deeper. In some cases, a trench-free first wafer substrate is also applicable.
  • a support substrate 881 for manufacturing a semiconductor light emitting device which is a second wafer, is prepared.
  • the support substrate 881 for manufacturing the semiconductor light emitting device may include a sacrificial layer 884, a heat-sink layer 886, and a second bonding layer on the selected support substrate 882. ; 888) three layers are sequentially stacked.
  • the selective supporting substrate 882 may include sapphire (Al 2 O 3 ), aluminum nitride (Al 2 O 3 ), an electrically insulating material having a difference in thermal expansion coefficient of 2 ppm or less from the original growth substrate.
  • AlN aluminum nitride
  • AlN aluminum nitride
  • AlN electrically insulating material having a difference in thermal expansion coefficient of 2 ppm or less from the original growth substrate.
  • AlN MgO, AlSiC, BN, BeO, TiO 2 , SiO 2 , glass, or the like, and is formed of one of wafers of single crystal, polycrystalline, or amorphous substrate.
  • the sacrificial layer 884 which is the first layer formed on the selection support substrate 882, is used to form GaN, InGaN, ZnO, in order to smoothly perform a singulation process by using a laser beam as a strong energy source when finally manufacturing a single chip.
  • Preferred are single, polycrystalline, or amorphous compounds combined with nitrogen or oxygen, including InN, In 2 O 3 , ITO, SnO 2 , Si 3 N 4 , SiO 2 , BeMgO, MgZnO, etc. Si single crystal, polycrystalline, or amorphous phase materials are also possible.
  • the heat sink layer 886 which is formed of a material having thermally and electrically good conductivity, which is a second layer formed on the selection supporting substrate 882, easily dissipates heat generated when driving the light emitting device to the outside and simultaneously emits light.
  • a material having thermally and electrically good conductivity which is a second layer formed on the selection supporting substrate 882, easily dissipates heat generated when driving the light emitting device to the outside and simultaneously emits light.
  • the heat sink layer is preferably made of a relatively thin thickness (80 microns or less).
  • the second bonding layer 888 for wafer bonding with the first wafer which is the third layer formed on the selection supporting substrate 882, is the same as the first bonding layer 860 positioned on the uppermost layer of the first wafer. It is most preferable to consist of a substance, but can also consist of another substance.
  • the three layers formed on the selected support substrate of the support substrate for manufacturing a semiconductor light emitting device is preferably performed by a physical or chemical vapor deposition method, in particular, the heat sink layer 886 is electroplating (electroplating) or electroless plating (electroless plating). More preferably).
  • the selection supporting substrate 882 constituting the supporting substrate 881 for manufacturing the semiconductor light emitting device is made of sapphire (Al 2 O 3 ), AlN, MgO, AlSiC, BN, BeO, TiO 2 , SiO 2 substrate, etc.
  • the sacrificial layer 884 includes nitrogen or oxygen (GaN, InGaN, ZnO, InN, In 2 O 3 , ITO, SnO 2 , Si 3 N 4, SiO 2 , BeMgO, MgZnO, etc.).
  • a single crystal, polycrystalline, or amorphous material layer combined with oxygen, or a Si single crystal, polycrystalline, or amorphous material layer may be used, and the relatively thin heat sink layer 886 may be formed of a high thermally and electrically conductive metal, Nitride consisting of, or consisting of, alloys or solid solutions containing at least one of Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si; Characterized in that it comprises a material containing at least one of the oxide, the second bonding layer 888 is Ga It is preferably made of an alloying material of soldering or brazing comprising at least one of Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge. Moreover, it can form also in things other than these material system.
  • wafer bonding which is a next step c, bonds the first wafer and the second wafer by a thermocompressive method.
  • Heat-compression bonding in the step c process is preferably carried out at a pressure of 1Mpa to 200Mpa at a temperature of 100 to 600.
  • the d step process is a step of separating the sapphire substrate, which is the first growth substrate, by using LLO technology.
  • the laser beam a strong energy source
  • the transparent sapphire back-side resulting in a strong laser absorption at the interface between the semiconductor single crystal multilayer light emitting structure and the sapphire.
  • the first growth substrate sapphire is lifted off by thermo-chemical dissolution reaction of gallium nitride (GaN) at the interface.
  • GaN gallium nitride
  • transparent sapphire liftoff which is the first growth substrate 800
  • transparent sapphire liftoff is preferably performed through a thermochemical decomposition reaction by irradiating a transparent sapphire back-side with a laser beam, which is a strong energy source. It is preferable to include the step of treating the surface of the group 3-5 nitride-based semiconductor thin film is exposed to at least one of H 2 SO 4 , HCl, KOH, BOE at a temperature of 30 to 200. It is also desirable to completely remove the original growth substrate 800 further through mechanical-chemical polishing and subsequent wet etching.
  • Wet etching of the sapphire growth substrate 800 is sulfuric acid (H 2 SO 4), chromic acid (CrO 3 ), phosphoric acid (H 3 PO 4 ), gallium (Ga), magnesium (Mg), indium (In), aluminum (Al). It is preferable that the mixed solution by any one or a combination thereof is performed as an etching solution.
  • the temperature of the wet etching solution is more preferably 200 or more.
  • post-annealing by the step e process includes passivation, dry etching, and first etching of the light emitting device including wafer cleaning. Subsequent processes such as deposition of the ohmic contact electrode material and heat treatment are performed.
  • first ohmic contact electrode material deposition and annealing process on the top buffer layer 810 or the n-type semiconductor cladding layer 820 in the e-stage process to form a thermally stable first ohmic contact electrode (880), Si 3 N And further preferably electrically passivating the surface or side of the group III-nitride semiconductor device using at least one of 4 , SiO 2 , or various electrical insulator materials.
  • the first ohmic contact electrode 880 may include Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr , PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, rare earth metals and alloys, metallic silicides, semiconducting silicides, carbon nanotube networks (CNTNs), transparent conductive oxides It is preferable to form a material including at least one of transparent conducting oxide (TCO) and transparent conducting nitride (TCN).
  • TCO transparent conducting oxide
  • TCN transparent conducting nitride
  • the final f step process of manufacturing a single chip is performed according to the thickness of the heat sink layer 886 (ie, less than 80 micrometers) of the support substrate 881 for manufacturing a semiconductor light emitting device in the b step process.
  • the final single-chip type light emitting device structure is manufactured as shown in FIG. 5 while undergoing different post-processing.
  • the organic substrate may be organic or opposite to the opposite direction of the support substrate 881 for manufacturing a semiconductor light emitting device.
  • a temporary supporting substrate (TSS): 811 is attached to the inorganic bonding material.
  • the sacrificial layer 884 is thermally chemically reacted by selecting a laser beam having an appropriate absorption wavelength according to the material used as the sacrificial layer 884, thereby forming an electrical insulator.
  • the selection supporting substrate 882 is separated and removed.
  • the third support substrate 831 and the heat sink layer made of an electric conductor using the third bonding layer 821 made of an electrically conductive soldering or brazing metal or an alloy is formed.
  • 886 is bonded and cut in the vertical direction (in the direction of the AA ′ arrow in FIG. 8H) to finally manufacture an LED chip, which is the light emitting device shown in FIG. 7.
  • the support substrate for manufacturing a semiconductor light emitting device according to the present embodiment has the same structure and manufacturing process as the support substrate for manufacturing a semiconductor light emitting device according to the first preferred embodiment described above, except that the heat sink layer 986 has a thickness of 80 microns. It is formed from meters to less than 500 microns, thickening.
  • the semiconductor light emitting device 90 shown in FIG. 9 is a light emitting device manufactured by using a support substrate for manufacturing a semiconductor light emitting device having a thick heat sink layer.
  • the semiconductor light emitting device 90 is stacked on an optional support substrate of a support substrate for manufacturing a semiconductor light emitting device. Since the heat sink layer is made of 80 to 500 microns or less, it is characterized in that the thickness of the heat sink layer is relatively thick.
  • the semiconductor light emitting device 90 may include a first ohmic contact electrode 980, a buffer layer 910, an n-type semiconductor cladding layer 920, and a light emitting active layer ( a light-emitting active layer (930), a p-type semiconductor cladding layer (940), a second ohmic contact electrode (950) and a first bonding layer (960) are formed by stacking, A second bonding layer 988 and a heat sink layer 986 are stacked on the first bonding layer 960.
  • the semiconductor light emitting device 90 manufactured by using the support substrate for manufacturing the semiconductor light emitting device according to the present embodiment may be prepared by removing the selective supporting substrate, which is an electrical insulator, through the sacrificial layer using the LLO process during the manufacturing process. 3 Without a support such as a support substrate, a thick heat sink layer 986 can support the multilayered light emitting structure of the semiconductor light emitting device.
  • the first ohmic contact electrode 980 may be formed on the n-type semiconductor clad layer 920 after removing the buffer layer 910.
  • 10 (a) to (h) are cross-sectional views sequentially illustrating a method of manufacturing a high-performance vertical light emitting device using a support substrate for manufacturing a semiconductor light emitting device according to the present embodiment.
  • 10 (a) to (g) are the same as FIG. 8 (a) to (g) except for a difference in thickness of the heat sink layer 1086 of the support substrate for manufacturing a semiconductor light emitting device, and thus overlaps with FIG. 8. The description will be omitted.
  • the selected supporting substrate 1082 of the supporting substrate for manufacturing the semiconductor light emitting device is removed.
  • the LED chip which is the light emitting device 90 shown in FIG. 9, is finally manufactured by cutting in the vertical direction (the AA 'arrow direction in FIG. 10 (h)).
  • the support substrate 1081 for manufacturing a semiconductor light emitting device 90 used in the manufacture of the semiconductor light emitting device 90 according to the present embodiment includes a thick heat sink layer 1086, so that a thick heat sink is not bonded to a third support substrate.
  • the layer can support the multilayer semiconductor light emitting element.
  • the semiconductor light emitting device 1100 may include a first ohmic contact electrode 1180, a buffer layer 1110, an n-type semiconductor cladding layer 1120, and a light emitting active layer ( a light-emitting active layer 1130, a p-type semiconductor cladding layer 1140, a second ohmic contact electrode 1150, and a first bonding layer 1160 are formed by stacking,
  • the first bonding layer 1160 is formed by stacking a second bonding layer 1188, a heat sink layer 1186, a sacrificial layer 1184, and a selection supporting substrate 1182.
  • the first ohmic contact electrode 1180 may be formed on the n-type semiconductor clad layer 1120 after removing the buffer layer 1110.
  • the selection supporting substrate 1182 of the supporting substrate 1180 for manufacturing a semiconductor light emitting device according to the present embodiment is an electrical conductor, and the semiconductor light emitting device is a heat sink layer of the supporting substrate for manufacturing a semiconductor light emitting device ( 1186), regardless of thickness.
  • the semiconductor light emitting device is to selectively remove the selected support substrate of the support substrate for manufacturing a semiconductor light emitting device in the step of finally manufacturing a single chip according to the thickness of the heat sink layer 1186 of the support substrate for manufacturing a semiconductor light emitting device. It may be. In this case, when the thickness of the heat sink layer is 80 micrometers or more, the sacrificial layer may be dissolved in a wet etching solution to separate and remove the selected supporting substrate.
  • the manufacturing process of the semiconductor light emitting device 1100 using the support substrate for manufacturing the semiconductor light emitting device according to the present embodiment may include a. Preparing a first wafer on which a group III-nitride-based semiconductor multilayer light emitting structure is stacked / grown on top of sapphire, which is the first growth substrate (see FIG. 12A); b. Preparing a second wafer, which is a support substrate 780 for manufacturing a semiconductor light emitting device (see FIG. 12 (b)); c. Wafer bonding (see FIG. 12C); d. Sapphire liftoff, the first growth substrate (see FIG. 12 (d)); e. Post-processing (see FIG. 12E); f. Process steps of manufacturing a single chip (singulate chip) (see Fig. 12 (f)).
  • the first wafer preparation step which is the a-step process, lifts off a multi-layered light emitting structure thin film composed of a group 3-5 nitride-based semiconductor from a growth substrate by applying an LLO process.
  • a high quality semiconductor single crystal multilayer thin film is necessarily laminated / grown on a transparent sapphire growth substrate.
  • Low and high buffer layer (low and high buffer layer), which is a basic multilayer light emitting structure thin film of a light emitting device, on the top of the first growth substrate 1200 made of sapphire using MOCVD and MBE system, which is a general group III-nitride semiconductor thin film growth equipment.
  • temperature buffering layer 1210, n-type semiconductor cladding layer 1220, light-emitting active layer 1230, p-type semiconductor cladding layer 1240 Are stacked / grown sequentially.
  • a high reflective second ohmic contact electrode 1250 is formed on the p-type semiconductor clad layer, which is the uppermost layer of the multilayer light emitting structure thin film, and a first bonding layer 1260 including a diffusion barrier layer. Are stacked / formed continuously.
  • a single chip is formed by using a patterning and dry etching process in which a plurality of rectangular or square arrays are regularly arranged. It is desirable to form trenches 1271 to sapphire growth substrates or deeper to make them. In some cases, a trench-free first wafer substrate is also applicable.
  • the highly reflective second ohmic contact electrode 1250 may include Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag alloy, Al alloy, Rh alloy, CNTNs (carbon nanotube networks), a transparent conductive oxide, and a transparent conductive nitride, wherein the diffusion barrier layer is formed of Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN , TiWN is formed of a material layer including at least one, the first bonding layer 1260 is Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge It is preferably made of an alloying material of soldering or brazing comprising at least one of.
  • MOCVD Metal organic chemical vapor deposition
  • liquid phase epitaxy hydrogen phase growth
  • hydrogen phase growth hydrogen phase growth
  • transparent sapphire 1200 which is the first growth substrate in the step a process
  • Group 3-5 nitride-based semiconductor thin films deposited / grown using Molecular beam epitaxy and metal organic vapor phase epitaxy (MOVPE) equipment are Inx (GayAl1-y) N (1 ⁇ x ⁇ 0 , 1 ⁇ y ⁇ 0, x + y> 0).
  • the high temperature buffer layer 1210 is preferably a group 3-5 nitride-based semiconductor doped with silicon (Si).
  • the semiconductor light emitting active layer 1230 has a single quantum well (SQW) structure or a multi quantum well formed of a barrier layer of Inx (GayAl1-y) N and a well layer of Inx (GayAl1-y) N. well; MQW) structure, by adjusting the composition ratio of In, Ga, Al of the light emitting active layer 1230, from the long wavelength having the InN ( ⁇ 0.7eV) bandgap to the short wavelength having the AlN ( ⁇ 6.2eV) bandgap
  • the device can be produced freely.
  • the well layer of the light emitting active layer 1230 has a band gap lower than that of the barrier layer so that electrons and holes, which are carriers, are collected in the wells.
  • Si or Mg may be doped in at least one of the well layer and the barrier layer.
  • a step of preparing a second wafer including a support substrate 1281 for manufacturing a semiconductor light emitting device which is a step b, is performed.
  • the prepared supporting substrate for manufacturing a semiconductor light emitting device is basically a sacrificial layer 1284 and a heat-sink layer 1286 on top of a selected supporting substrate 1282 to be used.
  • the second bonding layer 1288 is sequentially stacked / configured.
  • the coefficient of thermal expansion (TEC) of the support substrate 1281 for manufacturing a semiconductor light emitting device having three layers on the top of the support substrate 1282 is similar to or the same as that of the first growth substrate, sapphire or nitride semiconductor. The choice and composition of materials is of considerable importance.
  • the selective supporting substrate 1282 may be a single crystal, polycrystalline, or amorphous wafer such as Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, which is an electrically conductive and excellent thermal conductivity, or Mo, Cu, Ni, Metal foils, such as Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW, are preferable.
  • the sacrificial layer 1284 existing between the support substrate 1282 and the heat sink layer 1286 is preferably formed of a thermally stable metal, alloy, or solid solution.
  • the sacrificial layer 1284 which is the first layer, is primarily used to smoothly perform the unification process without thermal / mechanical impact on the completed neighboring single chips themselves when finally manufacturing a single chip.
  • materials such as metals, alloys, solid solutions, semiconductors, insulators and the like that dissolve rapidly in wet-etching solutions.
  • the heat sink layer 1286 formed of a material having excellent thermal and electrical conductivity, which is a second layer, easily dissipates heat generated when the light emitting device is driven to the outside, and simultaneously supports a multi-layer light emitting structure that is a light emitting device.
  • a material having excellent thermal and electrical conductivity which is a second layer, easily dissipates heat generated when the light emitting device is driven to the outside, and simultaneously supports a multi-layer light emitting structure that is a light emitting device.
  • the second bonding layer 1288 for wafer bonding with the first wafer which is the third layer, is more preferably the same material as the first bonding layer 1260 positioned on the uppermost layer of the first wafer. It may be composed of a substance.
  • the three layers stacked on the selected support substrate of the support substrate for manufacturing a semiconductor light emitting device is preferably carried out by a physical or chemical vapor deposition method, in particular, the heat sink layer is electroplating (electroplating) or electroless plating (electroless plating) method It is more preferable to carry out through.
  • the sacrificial layer 1284 includes at least one of AlAs, SiO 2 , Si 3 N 4, ITO, Sn 2 O, In 2 O 3 , ZnO, ZnS, ZnSe, CrN, TiN, Cr, various metals, alloys, and oxides.
  • the heat sink layer 1286 may be formed of a material, and may be formed of at least one of Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, and Si.
  • the second bonding layer 1288 is Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni It is preferably made of an alloying material of soldering or brazing comprising at least one of Pd, Si and Ge.
  • wafer bonding which is a next step, bonds the first wafer and the second wafer by a thermocompressive method.
  • Heat-compression bonding in the step c process is preferably carried out at a pressure of 1Mpa to 200Mpa at a temperature of 100 to 600.
  • the d step process is a step of separating the sapphire substrate, which is the first growth substrate, by using the LLO technology.
  • the laser beam a strong energy source
  • the transparent sapphire back-side resulting in strong laser absorption at the interface between the semiconductor single crystal multilayer light emitting structure and sapphire.
  • the first growth substrate sapphire is lifted off by thermo-chemical dissolution reaction of gallium nitride (GaN) at the interface.
  • GaN gallium nitride
  • the wet etching of the first growth substrate 1200, sapphire growth substrate is sulfuric acid (H 2 SO 4 ), chromic acid (CrO 3 ), phosphoric acid (H 3 PO 4 ), gallium (Ga), magnesium (Mg), indium (In ), It is preferable that the mixed solution of any one of aluminum (Al) or a combination thereof is performed as an etching solution. More preferably, the wet etching solution has a temperature of 200 or more.
  • the e-step process includes passivation, dry etching, and first ohmic contact of the light emitting device, including wafer cleaning, which is a postannealing process. Electrode material deposition and heat treatment are performed. The step e is performed to form a thermally stable first ohmic contact electrode 1280 on the n-type semiconductor clad layer 1220 or the buffer layer 1210 through a first ohmic contact electrode material deposition and heat treatment process, and Si3N4, SiO. 2, or it is further preferable to use at least any one or more of the various electric insulation material, including the further step of electric passivation to the surface or side surface (side) of the group III nitride-based semiconductor device.
  • the first ohmic contact electrode 1280 may be formed of Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr. , PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, rare earth metals and alloys, metallic silicides, semiconducting silicides, CNTNs (carbonnanotube networks), transparent conductive oxides It is preferable to form a material including at least one of transparent conducting oxide (TCO) and transparent conducting nitride (TCN).
  • TCO transparent conducting oxide
  • TCN transparent conducting nitride
  • the step f process is finally manufacturing a single chip.
  • the final single chip fabrication process is performed by vertically forming a support substrate 1281 for manufacturing a semiconductor light emitting device, which is composed of a second bonding layer 1288, a heat sink layer 1286, a sacrificial layer 1284, and an optional support substrate 1282. Only by cutting in the direction (AA 'arrow direction) to finally manufacture a single light emitting device LED chip as shown in FIG.
  • the sacrificial layer 1284 existing between the selection support substrate 1282 and the heat sink layer 1286 which is an electrical conductor, is not dissolved in a wet solution to separate the selection support substrate and the heat sink. It serves to bond between layers.
  • FIG. 13 is a cross-sectional view illustrating a semiconductor light emitting device 1300 using a support substrate for manufacturing a semiconductor light emitting device according to a second embodiment of the present invention.
  • the semiconductor light emitting device 1300 may include a first ohmic contact electrode 1380, a buffer layer 1310, an n-type semiconductor cladding layer 1320, and a light emitting active layer ( a light-emitting active layer 1330, a p-type semiconductor cladding layer 1340, a second ohmic contact electrode 1350, and a first bonding layer 1360 are formed by stacking, A second bonding layer 1388, a heat sink layer 1386, a third bonding layer 1321, and a third support substrate 1331 are stacked on the first bonding layer 1360.
  • the first ohmic contact electrode 1380 may be formed on the n-type semiconductor clad layer 1320 after removing the buffer layer 1310.
  • Selective support substrate of the support substrate for manufacturing a semiconductor light emitting device used in the manufacture of a semiconductor light emitting device according to the present embodiment is an electrical insulating material of sapphire (thermal expansion coefficient) difference of less than 2ppm (growth substrate) Al 2 O 3 ), aluminum nitride (AlN), MgO, AlSiC, BN, BeO, TiO 2 , SiO 2 , a wafer of a single crystal, polycrystalline, or amorphous substrate, such as glass, the semiconductor light emitting device is a semiconductor light emitting device
  • the thickness of the heat sink layer 1386 of the support substrate for manufacturing is 80 micrometers or less, characterized in that formed in a relatively thin thickness.
  • the semiconductor light emitting device is manufactured by separating and removing the optional support substrate, which is an electrical insulator, through the sacrificial layer and wafer-bonding a new third support substrate 1331 using the third bonding layer 1321.
  • the third support substrate 1331 may be a single crystal or polycrystalline wafer such as Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs, or the like having a high thermal and electrical conductivity, or Mo, Cu, Ni, Nb, Ta, Ti, Metal foils such as Au, Ag, Cr, NiCr, CuW, CuMo, NiW and the like are preferable.
  • the third bonding layer 1321 existing between the third support substrate 1331 and the heat sink layer 1386 may be formed of a thermally stable metal, an alloy, or a solid solution.
  • FIGS. 14A to 14H a manufacturing process of the semiconductor light emitting device 1300 having the above-described structure according to the present embodiment will be described in detail with reference to FIGS. 14A to 14H.
  • the description of the overlapping portions of the manufacturing process of the first embodiment described above in the manufacturing process of the semiconductor light emitting device 1300 using the support substrate for manufacturing the semiconductor light emitting device according to the present embodiment will be omitted.
  • step a is a step of preparing a first wafer by forming a semiconductor multilayer light emitting structure on an initial growth stage 1400 made of transparent sapphire.
  • the semiconductor multilayer light emitting structure thin film may include a low and high temperature buffering layer 1410, an n-type semiconductor cladding layer 1420, a light-emitting active layer 1430, The p-type semiconductor cladding layer 1440 is sequentially stacked / grown.
  • a high reflective second ohmic contact electrode 1450 is formed on the p-type semiconductor clad layer, which is the uppermost part of the multilayer light emitting structure thin film, and a first bonding layer 1460 including a diffusion barrier layer. Are stacked / formed continuously.
  • a single chip is formed by using a patterning and dry etching process in which a plurality of squares or squares are regularly arranged. It is desirable to form trenches 1471 to sapphire growth substrates or deeper to make them. In some cases, a first wafer substrate without a trench can also be applied.
  • the highly reflective second ohmic contact electrode 1450 may include Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag-based alloy, Al-based alloy, Rh-based alloy, CNTNs (carbon nanotube networks), a transparent conductive oxide, and a transparent conductive nitride, wherein the diffusion barrier layer is formed of Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN , TiWN and a material layer including at least one, and the first bonding layer 1460 is Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge It is preferably made of an alloying material of soldering or brazing comprising at least one of.
  • the step b process is a step of preparing a support substrate 1481 for manufacturing a semiconductor light emitting device.
  • the support substrate 1481 for manufacturing a semiconductor light emitting device used in this embodiment is a sacrificial layer 1484 on top of the selected support substrate 1462, and a heat sink layer having a relatively thin thickness (less than 80 microns).
  • a sink layer 1486 and a second bonding layer 1488 are sequentially formed.
  • the selected support substrate 1462 may be formed of sapphire (Al 2 O 3 ), aluminum nitride (AlN), MgO, AlSiC, an electrically insulating material having a thermal expansion coefficient difference of less than 2 ppm from an original growth substrate.
  • the sacrificial layer 1484 is AlAs, SiO 2 , Si 3 N 4 , ITO, SnO 2 , In 2 O 3 , ZnO, ZnS, ZnSe, CrN, TiN, Cr, formed of a material containing at least one or more of various metals, alloys, oxides, and the thin heat sink layer 1486 may be formed of Cu, Ni, Ag, Mo,
  • the second bonding layer is formed of a material including at least one of various metals or alloys containing at least one component of Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, and Si.
  • 1488 is an alloy of soldering or brazing comprising at least one of Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge It is preferably made of
  • wafer bonding which is the next step c, bonds the first wafer and the second wafer by a thermocompressive method.
  • Heat-compression bonding in the step c process is preferably carried out at a pressure of 1Mpa to 200Mpa at a temperature of 100 to 600.
  • the d step process is to lift off the transparent sapphire substrate, which is the first growth substrate 1400.
  • the step e process is a subsequent process step.
  • the subsequent process forms a thermally stable first ohmic contact electrode 1480 through the first ohmic contact electrode material deposition and heat treatment process on the buffer layer 1410 or the n-type semiconductor clad layer 1420, and Si3N4, SiO 2 Or further passivating the surface or side of the group III-nitride semiconductor device using at least one of various electrical insulator materials.
  • the first ohmic contact electrode 1480 may include Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, rare earth metals and alloys, metallic silicides, semiconducting silicides, CNTNs (carbonnanotube networks), transparent conductive It is preferable to form a material including at least one of a transparent conducting oxide (TCO) and a transparent conducting nitride (TCN).
  • TCO transparent conducting oxide
  • TCN transparent conducting nitride
  • a temporary supporting substrate (TSS) 1411 is attached with an organic or inorganic bonding material in the opposite direction of the support substrate for manufacturing a semiconductor light emitting device, and then HF, BOE, H according to the material used as the sacrificial layer 1484.
  • the sacrificial layer 1484 is dissolved by using a wet etching solution such as SO 4 , HNO 3 , H 3 PO 4 , KOH, NHOH, KI, or various acid, base, or salt solutions, and the selected supporting substrate 1462 is BB. 'Remove by separating along the direction of the arrow.
  • the third support substrate 1431 and the heat sink layer 1486 are bonded to each other by using the third bonding layer 1421 formed of the electroconductive soldering or brazing metal or alloy, and are perpendicular to each other (AA). 'Arrow direction) is cut to finally produce a LED chip, a single light emitting device as shown in FIG. 13.
  • the semiconductor light emitting device 1500 may include a first ohmic contact electrode 1580, a buffer layer 1510, an n-type semiconductor cladding layer 1520, and a light emitting active layer a light-emitting active layer 1530, a p-type semiconductor cladding layer 1540, a second ohmic contact electrode 1550, and a first bonding layer 1560 are formed by lamination, A second bonding layer 1588 and a heat sink layer 1586 are stacked on the first bonding layer 1560.
  • the first ohmic contact electrode 1580 may be formed on an upper surface of the n-type semiconductor clad layer 1520 after removing the buffer layer 1510.
  • the selected support substrate 1802 of the support substrate 1801 of the semiconductor light emitting device manufacturing used in the manufacture of the semiconductor light emitting device according to the present embodiment has a thermal expansion coefficient difference of 2 ppm or less from the first growth substrate.
  • the semiconductor light emitting device is characterized in that the heat sink layer 1686 stacked on the selection support substrate 1802 has a relatively thick thickness (80 to 500 microns or less).
  • the thick heat sink layer 1686 without the support of the third support substrate is removed. It bears the multilayer light emitting structure of this light emitting element.
  • FIGS. 16A to 16H the manufacturing process of the semiconductor light emitting device 10 having the above-described structure according to the present embodiment will be described in sequence. However, description overlapping with that in the first or second embodiment described above will be omitted.
  • a semiconductor multilayer light emitting structure is formed on a transparent sapphire growth substrate, which is the first growth substrate 1600.
  • the semiconductor multilayer light emitting structure includes a low / high temperature buffering layer (1610), an n-type semiconductor cladding layer (1620), and a semiconductor light-emitting active layer (1630).
  • the Mg-doped p-type semiconductor cladding layer 1640 is sequentially stacked / grown in a multilayer structure, and the high temperature buffer layer 1610 is a group 3 doped with silicon (Si). It is preferable that it is a group -5 nitride type semiconductor.
  • a first bonding layer 1660 including a highly reflective second ohmic contact electrode 1650 and a diffusion barrier layer is sequentially stacked / formed on the p-type semiconductor cladding layer 1640, which is the uppermost layer of the semiconductor multilayer light emitting structure thin film.
  • the step b process is a step of preparing a support substrate 1801 for manufacturing a semiconductor light emitting device.
  • the support substrate 1801 for manufacturing the semiconductor light emitting device may include a selective support substrate 1802 formed of an electrical insulator, a sacrificial layer 1684, a heat-sink layer having a relatively thick thickness; 1686 and a second bonding layer 1688 are sequentially configured. Since the support substrate 1801 for manufacturing the semiconductor light emitting device is the same as the support substrate for manufacturing the semiconductor light emitting device of the second embodiment except for the thickness of the heat sink layer 1686, redundant description thereof will be omitted.
  • wafer bonding which is the next step c, bonds the first wafer and the second wafer by a thermocompressive method.
  • Heat-compression bonding in the step c process is preferably carried out at a pressure of 1Mpa to 200Mpa at a temperature of 100 to 600.
  • the transparent sapphire substrate which is the first growth substrate 1600, is lifted off in the step d.
  • a subsequent process is performed in the step e.
  • the subsequent process forms a thermally stable first ohmic contact electrode 1680 through the first ohmic contact electrode material deposition and heat treatment process on the buffer layer 1610 or the n-type semiconductor clad layer 1620, and Si3N4, SiO 2 Or further passivating the surface or side of the group III-nitride semiconductor device using at least one of various electrical insulator materials.
  • the first ohmic contact electrode 1680 is Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr , PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, rare earth metals and alloys, metallic silicides, semiconducting silicides, CNTNs (carbonnanotube networks), transparent conductive oxides It is preferable to form a material including at least one of transparent conducting oxide (TCO) and transparent conducting nitride (TCN).
  • TCO transparent conducting oxide
  • TCN transparent conducting nitride
  • a temporary supporting substrate (TSS) 1611 is attached and sacrificed with an organic or inorganic bonding material in the opposite direction of the support substrate for manufacturing a semiconductor light emitting device.
  • the sacrificial layer 1684 is dissolved using an acid, base, or salt solution determined according to the material used as the layer 1684 to separate the selected support substrate 1802 along the arrow direction (BB ′ direction). Remove it.
  • Figure 16 (h) by cutting in the vertical direction (AA 'arrow direction) to finally produce a LED chip as a single light emitting device as shown in FIG.

Landscapes

  • Led Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 다층 발광구조체 박막을 이용한 반도체 발광소자 제조용 지지기판및 상기 반도체 발광소자 제조용 지지기판을 이용하여 반도체 발광소자를 제조하는 방법에 관한 것이다. 상기 반도체 발광소자 제조용 지지기판은 선택지지기판 위에 순차적으로 적층 형성된 희생층, 히트 씽크층 및 본딩층으로 이루어진다. 상기 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자 제조 방법은, 최초 성장기판의 상부에 반도체 다층 발광구조체가 적층/성장된 제 1 웨이퍼를 준비하는 단계; 반도체 발광소자 제조용 지지기판(prepared supporting substrate)인 제 2 웨이퍼를 준비하는 단계; 상기 제 1 웨이퍼의 상부에 상기 제 2 웨이퍼를 본딩하는 단계; 상기 본딩된 결과물로부터 제 1 웨이퍼의 최초 성장기판을 분리하는 단계; 상기 최초 성장기판이 분리된 제1 웨이퍼의 상부에 제 1 오믹접촉 전극을 형성하고 패시베이션(passivation)하는 단계; 및 상기 패시베이션 결과물을 절단하여 단일 칩으로 제작하는 단계를 구비한다.

Description

반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
본 발명은 다층 발광구조체 박막을 이용한 반도체 발광소자 제조용 지지기판및 상기 반도체 발광소자 제조용 지지기판을 이용하여 반도체 발광소자를 제조하는 방법에 관한 것이다.
더욱 상세하게는 상/하 방향인 수직구조의 오믹접촉 전극구조를 가지는 3-5족 질화물계 반도체 발광소자에 있어, 상기 그룹 3-5족 질화물계 반도체를 성장하기 위하여 사용하는 최초 성장기판(즉, Al2O3 , SiC, Si, GaAs, GaP)으로부터 다층 발광구조체 박막을 레이저 리프트 오프(laser lift-off), 화학-기계 연마(chemo-mechanical polishing), 또는 습식 에칭(wet-etching) 공정을 사용하여 분리(lift-off)하기에 앞서, 결과물에 본딩하여 지지기판으로 사용할 반도체 발광소자 제조용 지지기판, 상기 반도체 발광소자 제조용 지지기판과 웨이퍼 본딩(wafer bonding) 공정을 이용함으로써 성장기판인 사파이어로부터 분리된 반도체 단결정 다층 발광구조체 박막의 손상(damage)을 최소화하고, 그 결과 전체적인 성능이 향상되는 반도체 발광소자 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 발광소자는 정방향의 전류(forward current)가 흐를 경우 빛을 발생하는 발광다이오드(light-emitting diode; LED) 및 레이저다이오드(laser diode; LD)가 있다. 특히 LED 및 LD는 공통적으로 p-n 접합 구조(p-n junction)를 가지고 있으며, 이러한 발광소자들에 전류를 인가하면 전류가 광자(photon)로 변환되어 소자로부터 빛(light)이 나오게 된다. LED 및 LD에서 발광되는 빛은 반도체 물질의 종류에 따라 장파장 빛에서부터 단파장 빛 영역까지 다양하며, 무엇보다도 넓은 띠 에너지 밴드갭을 갖는 반도체(wide band-gap semiconductor)로 제작된 LED를 이용하여 가시광선 영역인 적색, 녹색, 청색 구현이 가능하게 되어 각종 전자장치의 표시부품, 교통신호등, 각종 디스플레이용 광원장치에 폭넓게 산업적으로 응용되고 있으며, 최근 들어 백색광원 개발로 인하여 차세대 일반 조명용 광원장치에 널리 이용될 수 있을 것으로 확실시 되고 있다.
일반적으로 그룹 3-5족 질화물계 반도체는 양질의 반도체 박막을 얻기 위하여 격자상수(lattice constant) 및 열팽창 계수(thermal expansion coefficient)가 상당하게 다른 최초 성장기판인 사파이어(sapphire), 실리콘카바이드(SiC), 실리콘(Si) 상부에 헤테로에피택셜(hetro-epitaxial)하게 성장하고 있다. 그러나 사파이어 최초 성장기판은 열전도도가 좋지 않아 LED에 큰 전류를 인가할 수 없는 단점을 가질 뿐만 아니라, 사파이어 최초 성장기판이 전기절연체이기 때문에 외부로부터 유입되는 정전기에 대응하기가 어려워 정전기로 인한 불량 유발 가능성이 큰 문제점이 있다. 이러한 문제점들은 소자의 신뢰성을 저하할 뿐만이 아니라 패키징 공정에 있어서 많은 공정제약을 유발하게 된다.
또한, 전기절연체인 사파이어 최초 성장기판은 n형 오믹접촉 전극(이하, '제 1 오믹접촉 전극'이라 한다)과 p형 오믹접촉 전극(이하, '제 2 오믹접촉 전극'이라 한다)을 모두 다층발광구조체의 성장방향과 동일하게 형성되는 메사구조(MESA-structure)를 가질 뿐만 아니라, LED 칩 면적도 일정 크기 이상이 되어야 하기 때문에, LED 칩 면적을 줄이는 데에는 한계가 있으며, 이로 인해서 2인치 웨이퍼 한 개당 발광소자인 LED 칩 생산량의 향상에 장애가 되고 있다.
상기한 바와 같이, 최초 성장기판인 사파이어 상부에 제작된 메사구조의 LED의 단점들 이외에도, 사파이어 성장기판의 나쁜 열전도율 때문에 발광소자 구동시 필연적으로 발생하는 다량의 열을 외부로 원활하게 발산하는데 어려움이 있다. 이러한 이유로 인하여, 향후 대형 디스플레이 및 일반조명용 광원처럼 대면적 및 대용량(즉, 대 전류)으로 사용되는 발광소자에는 사파이어가 부착되어 있는 메사구조 적용은 한계가 있다. 즉 대전류를 장시간 발광소자에 주입하게 되면, 발생한 다량의 열로 인해서 발광 활성층의 내부 온도는 점진적으로 상승하게 되고, 이로 인해서 LED 발광효율이 점차 감소하게 되는 문제점이 발생하게 된다.
실리콘카바이드(SiC) 성장기판은 사파이어와는 달리, 열적 및 전기적 전도율이 우수하며, 동시에 양질의 반도체 단결정 박막 성장시 중요한 변수인 격자 상수(lattice constant) 및 열팽창 계수(thermal expansion coefficient; TEC)가 그룹 3-5족 질화물계 반도체와 유사하여 양호한 다층 발광구조체 박막을 성공적으로 적층 성장하고 있으며, 이를 이용하여 다양한 형태의 수직구조의 발광소자가 제작되고 있다. 하지만 결정적으로 양질의 SiC 성장기판 제작이 용이하지 않기 때문에, 다른 단결정 성장기판에 비해서 상당히 고가(high-cost)이고 그 결과 대량 생산에 적용하기에는 많은 제약이 있다.
따라서 현재의 기술, 경제, 및 성능 면에서 고려해 볼때, 사파이어 성장기판에 적층 성장된 다층 발광구조체를 이용하여 고성능 발광소자를 제작하는 것이 가장 바람직하다. 상기한 바와 같이, 최초 성장기판인 사파이어 상부에 적층/성장된 그룹 3-5족 질화물계 반도체 다층 발광구조체인 박막을 이용하여 제작된 메사구조의 LED 문제점들을 해결하기 위해서, 최근 들어, 사파이어 최초 성장기판 상부에 양질의 다층 발광구조체 박막을 성장시킨 후, 사파이어로부터 안전하게 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막을 분리(lift-off)하고, 이를 이용한 고성능 수직구조의 발광다이오드(high-performance vertical structured LED)를 제작하려고 많은 노력이 행해지고 있다.
도 1은 종래의 기술에 따라 레이저 리프트 오프(LLO) 기술을 이용하여 상기 최초 성장기판인 사파이어를 분리하는 과정을 도시한 단면도이다. 도 1에 도시된 바와 같이, LLO 기술을 이용하여 강한 에너지원(energy source)인 레이저 빔(laser beam)을 투명한 사파이어로 형성된 최초 성장기판(100)의 후면(backside)에 조사하면, 계면에서 레이저 빔 흡수가 강하게 발생하고, 이로 인해서 900 이상의 온도가 순간적으로 발생하게 되어 계면의 질화갈륨(GaN)이 열화학 분해가 발생하고, 사파이어로 된 최초 성장기판(100)과 질화물계 반도체 박막(120)으로 분리되는 레이저 리프트 오프(laser lift-off; LLO)를 들 수 있다. 그러나 많은 선행 문헌 등에서 언급된 바와 같이 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막은 레이저 리프트 오프(LLO) 공정을 거칠 때, 다른 격자상수 및 열팽창 계수로 인하여 그룹 3-5족 질화물계 반도체 박막과 두꺼운 최초 성장기판인 사파이어 사이에 발생한 기계적 응력을 견디지 못하여, 사파이어로부터 분리(separation)된 후에 반도체 단결정 박막에 많은 손상(damage)과 깨짐(braking)이 발생하는 현상을 볼 수 있다. 상기한 바와 같이 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막이 손상과 깨짐을 입게 되면, 많은 누설전류(leaky current)가 발생할 뿐만이 아니라 LED을 비롯한 많은 발광소자의 칩 수율이 크게 저하되고, 발광소자인 LED 칩의 전체적인 성능 저하를 유발하게 된다. 따라서 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막의 손상을 최소화할 수 있는 사파이어 성장기판 분리 공정과 분리된 반도체 단결정 박막을 이용하여 고성능 수직구조의 LED 제조 공정이 꾸준히 연구되고 있는 실정이다.
그 결과, 상기 LLO 공정을 이용하여 최초 성장기판인 사파이어를 분리할 때, 그룹 3-5족 질화물계 반도체 다층 발광구조체 박막의 손상과 깨짐을 최소화시키기 위한 다양한 방안들이 제안되고 있다. 도 2는, 반도체 다층 발광 구조체 박막의 손상과 깨짐을 방지하기 위한 종래의 기술에 따라, LLO 공정을 행하기 전에 웨이퍼 본딩(wafer bonding)과 전기도금(electroplating) 또는 비전기도금(electroless plating) 공정을 도입하여 성장방향([0001])에 강하게 밀착되어 있는 지지기판(stiffening supporting substrate)을 형성시키는 과정을 도시한 단면도이다. 도 2의 (a)를 참조하면, 투명한 사파이어로 형성된 최초 성장기판(200)의 뒷면(back-side)을 통해서 레이저 빔(laser beam)을 조사하여 최초 성장기판(200)으로부터 반도체 단결정 다층 발광구조체 박막(210, 220)을 분리하기에 앞서, 본딩층(230)의 상부에 웨이퍼 본딩을 이용하여 구조적으로 안정하며 강하게 밀착되어 있는 지지 기판(240)을 형성시킨다. 또한, 도 2의 (b)를 참조하면, 사파이어로 형성된 최초 성장기판(200)으로부터 반도체 단결정 다층 발광구조체 박막(210, 220)을 분리하기에 앞서, 씨드층(232)의 상부에 전기도금 공정을 이용하여 구조적으로 안정하며 강하게 밀착되어 있는 지지기판(242)을 형성시킨다.
도 3은 도 2의 방법을 이용한 종래의 기술에 따라, LLO 공정과 구조적으로 안정하며 강하게 밀착되어 있는 지지기판을 접목하여 제작한 수직구조의 그룹 3-5족 질화물계 반도체 발광소자들에 대한 단면도들이다.
도 3의 (a)는 도 2의 (a)의 지지 기판을 형성하는 방법을 이용하여 제작된 반도체 발광소자를 도시한 단면도이다. 웨이퍼 본딩과 접목된 LED 단면을 보인 도 3의 (a)를 참조하면, 열적 및 전기적 전도체인 지지기판(340), 본딩층(330), 제 2 오믹접촉 전극을 포함한 다층 금속층(350), 제 2 반도체 클래드층(380), 발광 활성층(370), 제 1 반도체 클래드층(360), 제 1 오믹접촉 전극(390)이 순차적으로 구성되어 있다. 상기 전기전도체인 지지기판(340)은 열적 및 전기적 전도율이 우수한 실리콘(Si), 저매니움(Ge), 실리콘저매니움(SiGe), 갈륨아세나이드(GaAs) 등의 반도체 웨이퍼가 우선적으로 사용하고 있다.
그러나, 도 3의 (a)에 도시된 바와 같은 수직구조의 발광소자(LED)에 사용된 지지기판(340)은 반도체 단결정 박막이 적층/성장된 사파이어 성장기판과 큰 열팽창 계수(TEC) 때문에, 상기 Si 또는 다른 전도성 지지기판 웨이퍼를 웨이퍼 본딩에 의해서 결합시키면, 웨이퍼 휨(wafer warpage) 현상 및 반도체 다층 발광구조체 내부에 미세한 마이크로 크랙(micro-crack)이 다량으로 생성되어 공정상의 어려움과 제작된 LED의 성능 저하로 인해서 낮은 제품 수율이 문제시되고 있다.
한편, 도 3의 (b)는 도 2의 (b)의 지지 기판을 형성하는 방법을 이용하여 제작된 반도체 발광소자를 도시한 단면도이다. 전기도금과 접목된 LED에 대한 단면도를 도시한 도 3의 (b)를 참조하면, LLO와 전기도금 공정 접목에 의해 제작된 수직구조의 발광소자(LED)는 전기전도체인 지지기판(342), 씨드층(332), 제 2 오믹접촉 전극을 포함한 다층 금속층(352), 제 2 반도체 클래드층(380), 발광 활성층(370), 제 1 반도체 클래드층(360), 제 1 오믹접촉 전극(390)이 순차적으로 구성되어 있다. 상기 전기전도체인 지지기판(342)은 전기도금에 의해 형성된 금속성 후막(metallic thick film)이며, 특히 열적 및 전기적 전도율이 우수한 Cu, Ni, W, Au, Mo 등의 단일 금속 또는 이들 금속들로 구성된 합금(alloy)을 우선적으로 사용하고 있다.
전술한 구조를 갖는 도 3의 (b)에 도시된 바와 같은 LED 지지기판(342)은 전기도금에 의해서 제작된 금속(metal) 또는 합금 후막(alloy thick film) 때문에 성장기판인 사파이어에 비해서 상당히 큰 열팽창 계수와 연성이 있어 기계적 절단(sawing) 또는 레이저 절단(laser scribing) 등의 단일 칩 공정상에서 말림 또는 휨(warpage), 깨짐(braking) 등의 많은 문제점을 발생시키고 있다.
따라서 LLO 공정을 이용하여 수직구조의 그룹 3-5족 질화물계 반도체 발광소자를 제작할 때, 웨이퍼 휨 및 깨짐, 마이크로 크랙 발생, 열처리(annealing) 및 단일 칩(singulate chip) 공정을 비롯한 많은 후속공정(post-processing) 제약, 그리고 낮은 제품 수율(low product yield) 등을 고려하면 반드시 효율적인 지지기판 및 이를 이용한 고성능 수직구조의 발광소자 제조 공정이 개발될 필요성이 요구된다.
상기의 문제점을 해결하기 위한 본 발명의 목적은 3-5족 질화물계 반도체 다층 발광구조체인 박막이 적층 성장된 최초 성장기판인 사파이어와 지지기판을 본딩 물질로 웨이퍼 본딩 할 때, 웨이퍼 휨(wafer warpage) 현상이 전혀 발생하지 않으며, LLO 공정 후에도 반도체 다층 발광구조체인 박막 내에 깨짐(braking)은 물론 미세한 마이크로 크랙(micro-crack)까지도 전혀 없는 질화물계 반도체 단결정 다층 박막을 얻기 위한 반도체 발광소자 제조용 지지기판을 제공하는 것이다.
본 발명의 다른 목적은 전술한 반도체 발광소자 제조용 지지기판을 이용하여, 그룹 3-5족 질화물계 반도체 단결정으로 구성된 다층 발광구조체 박막을 최초 성장기판인 사파이어 상부에 적층/성장시킨 후, 효율적인 지지기판 제조와 LLO 공정을 접목하여 반도체 단결정 박막의 손상(damage)과 깨짐(braking)을 최소화시킬 수 있는 고성능 수직구조의 3-5족 질화물계 반도체 발광소자를 제공하는 것이다.
본 발명의 또 다른 목적은 전술한 고성능 수직구조의 그룹 3-5족 질화물계 반도체 발광소자를 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은 전기절연성의 물질로 형성된 선택지지기판(selected supporting substrate); 상기 선택지지기판의 상부에 적층되어 형성되는 희생층(sacrificial layer); 상기 희생층의 상부에 적층되어 형성되며 열적 및 전기적 전도율이 높은 금속, 합금, 또는 고용체로 이루어지는 히트 씽크층(heat-sink layer); 및 상기 히트 씽크층의 상부에 적층되어 형성되는 본딩층을 포함하고, 수직구조의 반도체 발광소자의 지지기판에 사용되는 반도체 발광소자 제조용 지지기판을 제공한다.
전술한 특징을 갖는 반도체 발광소자 제조용 지지기판의 상기 선택지지기판의 전기절연성 물질은 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 2ppm 이하인 물질임이 바람직하고, 일예로 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2 및 유리로 이루어진 군으로부터 선택된 단결정, 다결정 또는 비정질 물질임을이 바람직하다.
상기 희생층은 GaN, InGaN, ZnO, InN, In2O3, ITO, SnO2, Si3N4, SiO2, BeMgO 및 MgZnO로 이루어진 군으로부터 선택된 하나 또는 2이상의 물질로서, 질소(nitrogen) 또는 산소(oxygen)와 결합된 단결정, 다결정 또는 비정질상의 물질이 바람직하다.
또한, 희생층은 화학적 식각(chemical etch) 공정을 통해 선택지지기판을 분리 제거할 수 있는데, 이 경우, 희생층으로 이용할 수 있는 물질은 금속, 합금, 고용체, 산화물, 질화물 또는 고온성 유기물도 적용 가능하다.
또한, 희생층은 내열성 접착물질로 이루어진 경우, 내열성접착제, 내열성접착테이프, 실리콘 접착제 또는 폴리비닐 부티랄 레진일 수 있다.
또한, 희생층은 SOG 박막(Spin on Glass)인 경우, 실리케이트 또는 실릭산 타입일 수 있으며, SOD(Spin On Dielectrics) 박막인 경우, silicate, siloxane, methyl silsequioxane(MSQ), hydrogen silsequioxane(HSQ), MQS + HSQ, perhydrosilazane(TCPS) 또는 polysilazane 일 수 있다.
또한, 희생층(420)은 포토레지스트로 이루어진 경우, AZ 계열, SU-8 계열, TLOR 계열, TDMR 계열 또는 GXR 계열일 수 있다.
결국, 희생층은 선택지지기판의 특성, 분리 방법 및 최종적으로 제작하고자 하는 수직구조를 갖는 발광소자의 구조에 따라 적절한 조성 물질이 선택될 수 있다.
상기 히트 씽크층의 두께는 0.1 마이크론 미터 내지 500 마이크로 미터 이하인 것이 바람직하며, 상기 히트 씽크층을 구성하는 금속, 합금 또는 고용체는 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt 및 Si로 이루어진 군으로부터 선택되는 하나 또는 2 이상의 성분을 포함하는 것이 바람직하다.
상기 본딩층은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si 및 Ge로 이루어진 군으로부터 선택되는 하나 또는 2 이상의 성분을 포함하는 솔더링(soldering) 또는 브레이징(brazing)용 합금 물질임이 바람직하다.
상기 선택지지기판의 상부에 적층/형성된 희생층, 히트 씽크층 및 본딩층은 물리적 증착법, 화학적 증착법 또는 전기화학 증착법에 의해 형성되고, 상기 희생층은 E-빔 증착법(E-beam evaporator), 열 증착법(thermal evaporator), MOCVD(Metal Organic Chemical Vapor Deposition), 스퍼터링(Sputtering) 및 PLD(Pulsed Laser Deposition)법으로 이루어진 군으로부터 선택되는 방법에 의해 형성되며, 상기 히트 싱크층은 전기도금법(electroplating) 또는 비전기도금(electroless plating)에 의해서 형성되는 것이 바람직하다.
상기 반도체 발광 소자 제조용 지지기판의 희생층, 히트 씽크층 및 본딩층 중 적어도 하나 이상의 층이 선택적으로 소정 형상의 모양으로 패터닝되거나, 상기 반도체 발광 소자 제조용 지지기판의 희생층, 히트 씽크층 및 본딩층이 소정 형상의 모양으로 모두 패터닝되고 선택지지기판도 소정의 깊이까지 식각되는 것이 바람직하다.
본 발명의 일실시예에 따르면, 상기 희생층은 습식 에칭 용액(wet etching solution)에서 용해(dissolution)되는 것일 수 있다.
본 발명의 다른 측면에 따르면, (a) 최초 성장기판의 상부에 반도체 다층 발광구조체가 적층/성장된 제 1 웨이퍼를 준비하는 단계; (b) 반도체 발광소자 제조용 지지기판인 제 2 웨이퍼를 준비하는 단계; (c) 상기 제 1 웨이퍼의 상부에 상기 제 2 웨이퍼를 본딩하는 단계; (d) 상기 본딩된 결과물로부터 제 1 웨이퍼의 최초 성장기판을 분리하는 단계; (e) 상기 최초 성장기판이 분리된 제1 웨이퍼의 상부에 제 1 오믹접촉 전극을 형성하고 패시베이션(passivation)하는 단계; 및 (f) 상기 패시베이션 결과물을 절단하여 단일 칩으로 제작하는 단계를 포함하고, 상기 제2웨이퍼의 반도체 발광소자 제조용 지지기판은 선택지지기판 위에 희생층, 히트 씽크층 및 본딩층이 순차적으로 적층되어 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법이 제공될 수 있다.
상기 (a) 단계에서의 상기 반도체 다층 발광구조체는 n형 반도체 클래드층, 발광 활성층, p형 반도체 클래드층을 구비할 수 있다.
상기 (a) 단계에서의 반도체 다층 발광구조체를 이루는 각 층은 Inx(GayAl1-y)N(1≥x≥0, 1≥y≥0, x+y> 0)인 조성을 갖는 단결정으로 이루어지는 것일 수 있다.
상기 (c) 단계의 웨이퍼 본딩은 열-압축 본딩 방법을 사용하되, 상기 열-압축 본딩 방법은 100 이상의 온도에서 1 내지 200의 압력에서 수행되는 것일 수 있다.
상기 (d) 단계의 본딩된 결과물로부터 제 1 웨이퍼의 최초 성장기판을 분리하는 방법은 레이저 빔(laser beam)을 상기 최초 성장기판의 면에 조사(irradiation)하는 레이저 리프트 오프 방법, 기계-화학적 연마(chemo-mechanical polishing) 방법 및 습식식각 용액을 이용한 습식 식각 방법으로 이루어진 군으로부터 선택되는 방법에 의한 것일 수 있다.
상기 반도체 발광소자의 제조 방법의 일실시예에 따르면, 상기 (f) 단계의 최종적인 단일칩을 제작하는 단계는 (f1) 반도체 발광소자 제조용 지지기판의 정반대 방향에 유기 또는 무기 본딩 물질로 형성된 임시적인 지지기판(temporary supporting substrate)을 부착하는 단계;와 (f2) 상기 희생층으로 사용된 물질에 따라 적정한 흡수 파장대를 갖는 레이저 빔을 포함하는 전자기 빛(electromagnetic light)을 선택하여 상기 희생층을 열-화학 분해 반응시켜서 상기 선택지지기판을 분리제거 시키는 단계;와 (f3) 히트 씽크층의 두께가 기설정된 값보다 두꺼운 경우, 별도의 지지기판의 접합 공정 없이 상기 결과물을 수직방향으로 절단하고, 히트 씽크층의 두께가 기설정된 값보다 얇은 경우, 전기전도성 금속, 고용체 또는 합금으로 이루어지는 추가의 본딩층을 형성하고, 상기 추가의 본딩층을 이용하여 제 3 지지기판을 상기 히트 씽크층에 접합(bonding)시키는 단계를 거쳐 그 결과물을 수직방향으로 절단하는 단계;를 구비하여, 단일 칩의 반도체 발광소자를 수득하는 것일 수 있다.
상기 반도체 발광소자 제조용 지지기판의 히트 씽크층의 두께는 80 마이크론 미터 내지 500 마이크론 미터인 것이 바람직하다.
상기 제 3 지지기판은 열적 및 전기적으로 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN 및 GaAs로 이루어진 군으로부터 선택되는 하나 또는 2 이상의 성분을 포함하는 단결정 또는 다결정 웨이퍼로 형성되거나, Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW로 이루어진 군으로부터 선택되는 성분을 포함하는 금속, 합금, 또는 고용체 호일(foil)로 형성되는 것일 수 있다.
상기 (e) 단계의 제 1 오믹접촉 전극을 형성하는 물질은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO) 및 투명 전도성 질화물(transparent conducting nitride, TCN)로 이루어진 군으로부터 선택되는 하나 또는 2 이상을 포함하는 물질로 형성되는 것이 바람직하다.
상기 (a) 단계에서 제 1 웨이퍼는 성장기판 상부에 적층 성장된 반도체 다층 발광구조체 상부에 광학적인 반사막(optical reflective layer), 전기 절연성막(electrical insulating layer), 확산 장벽막(diffusion barrier layer), 히트 씽크층, 또는 본딩층을 형성하여 준비하는 것이 바람직하다.
상기 반도체 다층 발광구조체 상부에 형성된 광학적인 반사막(optical reflective layer), 전기 절연성막(electrical insulating layer), 확산 장벽막(diffusion barrier layer), 히트 씽크층, 또는 본딩층은 물리 증기 증착 방법(physical vapor deposition), 화학 증기 증착 방법(chemical vapor deposition), 전기도금법(electro plating) 또는 비전기도금법(electroless plating)으로 형성하는 것일 수 있다.
상기 제2웨이퍼에서 선택지지기판 위에 적층되는 희생층은 습식 식각 용액(wet etching solution)에 용해(dissolution)되는 물질로 이루어지고, 상기 (f) 단계에서 상기 반도체 발광소자 제조용 지지기판의 희생층을 습식 식각 용액에 용해시킴으로써 습식 식각하여 상기 선택지지기판을 분리 및 제거시킨 후 그 결과물을 절단하여 단일칩을 수득하는 것일 수 있다.
상기 (e) 단계의 제 1 오믹접촉 전극은 제1웨이퍼의 버퍼층 또는 n형 반도체 클래드층 상면에 형성하는 것일 수 있다.
이상과 같이, 본 발명은 제 1 및 2 오믹접촉 전극을 그룹 3-5족 질화물계 반도체 단결정 다층 발광구조체의 상/하면에 각각 위치시켜 웨이퍼 당 발광소자인 LED 칩 생산량을 향상하고, 최초 성장기판인 사파이어를 분리함으로서 열발산과 정전기 방지가 효율적으로 이루어지는 수직구조의 발광소자인 LED를 용이하게 제조할 수 있는 장점이 있다. 또한 본 발명은 레이저 리프트 오프 공정을 이용하여 상기 사파이어 성장기판을 분리하기 전에, 반도체 발광소자 제조용 지지기판을 웨이퍼 휨(wafer warpage)이 전혀 없는 웨이퍼 본딩을 함으로서 레이저 리프트 오프 공정을 이용하여 사파이어 성장기판을 그룹 3-5족 질화물계 반도체 다층 발광구조체로부터 분리 시에 그룹 3-5족 질화물계 반도체층들이 받게 될 응력을 줄여 그룹 3-5족 질화물계 반도체의 마이크로 크랙이나 깨짐, 그룹 3-5족 질화물계 반도체 박막이 웨이퍼 본딩 물질로 분리되는 손실을 최소화하였다.
또한 상기 반도체 발광소자 제조용 지지기판 상부에 그룹 3-5족 질화물계 반도체 다층 발광구조체로 발광소자를 제작할 때, 열처리 및 패시베이션 등의 후속공정을 자유롭게 할 수 있어, 그 결과 열적 및 기계적 손상이 전혀 없는 고신뢰성 발광소자를 얻을 수 있다. 또한, 상기 반도체 발광소자 제조용 지지기판 상부에 제작된 고신뢰성 발광소자를 단일화된 칩 공정을 할 때, 기존의 기계 및 레이저 가공 보다는 습식식각 공정을 이용할 수 있기 때문에 종래의 지지기판으로 웨이퍼 본딩 공정에서는 달성할 수 없었던 칩 수율과 생산성을 크게 향상시킬 수 있다는 장점이 있다.
상기 "반도체 발광소자 제조용 지지기판"은 양호한 웨이퍼 본딩을 통한 양질의 질화물계 반도체 단결정 다층 박막을 얻게 할 수 있을 뿐만이 아니라, 성장기판인 사파이어 분리 후에 행해지는 모든 후속공정(post-processing)을 자유롭게 할 수 있으며, 그 결과 고성능 수직구조의 그룹 3-5족 질화물계 발광소자인 LED를 제작하는데 반드시 필요하다.
또한, 본 발명에 따른 "반도체 발광소자 제조용 지지기판(prepared supporting substrate)" 웨이퍼 상부에 제작된 많은 단일화된 발광소자(LED)를 기계적 연마인 소잉(sawing) 또는 레이저 절단(laser scribing) 등의 몇몇 기계적인 가공 없이도, 반도체 발광소자 제조용 지지기판 상부에 형성시킨 희생층(sacrificial layer)을 이용해서 단일 칩 형태의 반도체 발광소자를 제작할 수도 있다.
도 1은 종래의 기술에 따라 수직구조의 반도체 발광소자를 제조함에 있어서, 일반적으로 행해지는 레이저 리프트 오프(laser lift-off; LLO) 공정을 도시한 단면도이다.
도 2는 종래의 기술에 따라, 레이저 리프트 오프(laser lift off; LLO) 공정을 행하기 전, 그룹 3-5족 질화물계 반도체 단결정 박막 성장방향에 구조적으로 안정하며 강하게 밀착되어 있는 지지기판이 형성된 단면도들이다.
도 3은 종래의 기술에 따라, LLO 공정과 구조적으로 안정하며 강하게 밀착되어 있는 지지기판을 접목하여 제작한 수직구조의 그룹 3-5족 질화물계 반도체 발광소자의 단면도들이다.
도 4의 (a) 내지 (f)는 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조용 지지기판(prepared supporting substrate)들을 예시적으로 도시한 적층 단면도들이다.
도 5의 (a) 내지 (e)는 본 발명의 반도체 발광소자 제조용 지지기판의 제2 제조예에 따른 반도체 발광소자 제조용 지지기판의 다양한 실시 형태들을 예시적으로 도시한 적층 단면도들이다.
도 6의 (a) 내지 (e)는 본 발명의 반도체 발광소자 제조용 지지기판의 제3 제조예 따른 반도체 발광소자 제조용 지지기판의 다양한 실시 형태들을 예시적으로 도시한 적층 단면도들이다.
도 7은 본 발명에 따른 반도체 발광소자 제조용 지지기판을 이용하여 제작된 최종적인 단일칩 형태의 수직구조의 반도체 발광소자인 LED의 제 1 실시예를 도시한 단면도이다.
도 8은 본 발명의 수직구조의 반도체 발광소자의 제1 제조예의 제조 과정을 순차적으로 도시한 단면도들이다.
도 9는 본 발명에 따른 반도체 발광소자 제조용 지지기판을 이용하여 제작된 최종적인 단일칩 형태의 수직구조의 반도체 발광소자의 제 2 제조예를 도시한 단면도이다.
도 10은 본 발명의 반도체 발광소자의 제 2 제조예에 따른 수직구조의 반도체 발광소자의 제조 과정을 순차적으로 도시한 단면도들이다.
도 11은 본 발명에 따른 반도체 발광소자 제조용 지지기판을 이용하여 제작된 최종적인 단일칩 형태의 수직구조의 반도체 발광소자의 제 3 제조예를 도시한 단면도이며, 도 12는 도 11의 반도체 발광소자의 제 3 제조예에 따른 반도체 발광소자의 제조 과정을 순차적으로 도시한 단면도들이다.
도 13은 본 발명에 따른 반도체 발광소자 제조용 지지기판을 이용하여 제작된 최종적인 단일칩 형태의 수직구조의 반도체 발광소자의 제4 제조예를 도시한 단면도이며, 도 14는 도 13의 반도체 발광소자의 제4 제조예에 따른 반도체 발광소자의 제조 과정을 순차적으로 도시한 단면도들이다.
도 15는 본 발명에 따른 반도체 발광소자 제조용 지지기판을 이용하여 제작된 최종적인 단일칩 형태의 수직구조의 반도체 발광소자의 제4 제조예를 도시한 단면도이며, 도 16은 도 15의 반도체 발광소자의 제4 제조예에 따른 반도체 발광소자의 제조 과정을 순차적으로 도시한 단면도들이다.
*도면의 주요 부호에 대한 설명*
40:반도체 발광소자 제조용 지지기판
50, 52, 54, 56, 58:반도체 발광소자 제조용 지지기판
60: 62: 64: 66: 68:반도체 발광소자 제조용 지지기판
70, 90, 1100, 1300, 1500:반도체 발광소자
871, 1271, 1471:트렌치 881, 1281, 1481, 1681:반도체 발광소자 제조용 지지기판
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조용 지지기판, 수직구조의 그룹 3-5족 질화물계 반도체 발광소자 및 그 제조 방법을 순차적으로 설명한다.
실시예 1: 반도체 발광소자 제조용 지지기판의 제조
<반도체 발광소자 제조용 지지기판의 제1 제조예>
이하, 도 4를 참조하여 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조용 지지기판의 구조 및 제조 과정을 순차적으로 설명한다.
도 4의 (a)는 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조용 지지기판을 도시한 단면도이다.
도 4의 (a)를 참조하면, 반도체 발광소자 제조용 지지기판(40)은 선택지지기판(selected supporting substrate; 400), 희생층(sacrificial layer;410), 히트 씽크층(heat-sink layer;420), 본딩층(bonding layer;430)을 구비한다.
전술한 구조를 갖는 반도체 발광소자 제조용 지지기판(40)의 제조 공정은 a. 선택지지기판(selected supporting substrate) 준비; b. 희생층(sacrificial layer) 형성; c. 히트 씽크층(heat-sink) 형성; d. 본딩층(bonding layer) 형성하는 공정단계들을 포함한다. 도 4의 (a)에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조용 지지기판(40)는 선택지지기판(400)의 상부에 기본적으로 세층(tri-layer)으로 구성되어 있다. 즉, 전기부도체인 선택지지기판(400)의 상부에 희생층(410), 히트 씽크층(420), 본딩층(430)이 순차적으로 적층되어 있다.
이하, 전술한 반도체 발광소자 제조용 지지기판의 구조 및 제조 공정에 대하여 구체적으로 설명한다
상기 선택지지기판(400)은 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 2ppm 이하인 전기절연성 물질이 바람직하며, 일예로 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, 유리 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼로 이루어진다.
상기 선택지지기판(400)은 최초 성장기판인 사파이어로부터 그룹 3-5족 질화물계 반도체 단결정 다층 발광구조체 박막을 강한 에너지원인 레이저 빔을 이용하여 분리(LLO) 할 때, 분리된 수 마이크론미터 두께를 지닌 단결정 다층 발광구조체 박막의 손상을 최소화하기 위해서 필요한 레이저 빔의 기계적인 충격 흡수(relief of mechanical impact) 및 지지대(supporting) 역할을 한다.
특히, 상기 선택지지기판을 선정할 때는 최종적으로 제작하고자 하는 단일화된 수직구조의 발광소자인 LED 제작 공정에 따라서 적절하게 선택돼야 한다. 다시 말하자면, LLO 공정을 행하기 전에 반도체 발광소자 제조용 지지기판을 제 1 웨이퍼와 접합하는 웨이퍼 본딩(wafer bonding)을 수행하는데, 이때 웨이퍼 본딩 후에 접합된 웨이퍼가 열적 물성(즉, 열팽창 계수)으로 인해서 웨이퍼 휨(wafer warpage)이 주로 발생한다. 따라서 이러한 웨이퍼 휨 현상을 최소화하기 위해서, 선택지지기판은 최초 성장기판인 사파이어와 열팽창 계수와 동일 또는 2ppm 이하를 갖는 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, 유리 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼가 바람직하다.
상기 희생층(sacrificial layer; 410)은 강한 에너지원인 레이저 빔을 이용하여 선택지지기판(400)을 최종적으로 완성된 발광소자인 LED 칩으로부터 분리 제거하는데 필요한 물질층로서, GaN, InGaN, ZnO, InN, In2O3, ITO, SnO2, Si3N4, SiO2, BeMgO, MgZnO 등을 포함한 질소(nitrogen) 또는 산소(oxygen)와 결합된 단결정, 다결정, 또는 비정질 상의 물질이 바람직하며, Si 단결정, 다결정, 또는 비정질 상의 물질도 가능하다.
상기 희생층(410)은 상기 선택지지기판의 특성과 최종적으로 제작하고자 하는 단일화된 수직구조의 발광소자인 LED 구조에 따라 조성 물질이 선택돼야 한다.
상기 히트 씽크층(heat-sink layer;420)은 상기 최종적으로 제작된 단일화된 수직구조의 발광소자인 LED 구동시 발생하는 다량의 열을 외부로 원활하게 발산시켜 주는 동시에 상/하층의 강한 접합 및 지지대(support) 역할을 한다. 따라서, 상기 히트 씽크층(420)은 열적 및 전기적인 전도율이 뛰어난 금속, 합금, 또는 고용체로 구성하는 것이 바람직하며, 여러 물리-화학적인 증착(CVD 또는 PVD) 방법에 의해서 형성될 수 있으나, 우선적으로 전기도금(electroplating) 또는 비전기도금(electroless plating) 방법에 의해서 행하는 것이 더 바람직하다.
상기 본딩층(bonding layer;430)은 3-5족 질화물계 반도체 단결정 다층 박막이 적층/성장된 사파이어 성장기판인 제 1 웨이퍼와 상기 반도체 발광소자 제조용 지지기판을 접합(bonding)시키기 위해서 형성하는 물질층으로서, Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
도 4의 (b) 내지 (f)는 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조용 지지기판의 다양한 실시형태들을 예시적으로 도시한 적층 단면도들이다. 도 4의 (a) 및 (d)는 패터닝되지 않은 반도체 발광소자 제조용 지지기판의 실시 형태들을 예시적으로 도시한 단면도들이며, 도 4의 (b), (c), (e), (f)는 패터닝된 반도체 발광소자 제조용 지지기판의 실시 형태들을 예시적으로 도시한 단면도들이다. 도 4의 (b)는 본딩층과 히트 씽크층을 패터닝한 반도체 발광소자 제조용 지지기판이며, 도 4의 (c)는 본딩층, 히트 씽크층 및 희생층까지 패터닝한 반도체 발광소자 제조용 지지기판이다. 도 4의 (d)는 히트 씽크층(422)이 소정 이상의 두께를 갖도록 형성한 반도체 발광소자 제조용 지지기판이며, 도 4의 (e) 및 (f)은 두꺼운 히트 씽크층을 갖는 반도체 발광소자 제조용 지지기판을 패터닝한 실시형태들을 도시하고 있다.
도 4의 (b), (c), (e), (f)에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조용 지지기판은 본딩층과 히트 씽크층 또는 본딩층, 히트 씽크층 및 희생층을 패터닝함으로써, 향후 선택지지기판(400)의 제거 공정을 용이하게 할 수 있게 한다.
<반도체 발광소자 제조용 지지기판 제2 제조예>
이하, 도 5를 참조하여 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조용 지지기판의 구조 및 제조 과정을 순차적으로 설명한다.
도 5의 (a)는 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조용 지지기판을 도시한 단면도이다.
도 5의 (a)를 참조하면, 반도체 발광소자 제조용 지지기판(50)는 선택지지기판(selected supporting substrate: 500), 희생층(sacrificial layer; 510), 히트 씽크층(heat-sink layer; 520), 본딩층(bonding layer; 530)을 구비한다. 전술한 구조를 갖는 반도체 발광소자 제조용 지지기판(50)의 제조 공정은 a. 선택지지기판(selected supporting substrate) 준비; b. 희생층(sacrificial layer) 형성; c. 히트 씽크층(heat-sink layer)형성; d. 본딩층(bonding layer) 형성하는 공정단계들을 포함한다. 도 5의 (a)에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 반도체 발광소자 제조용 지지기판(50)는 선택지지기판(500)의 상부에 기본적으로 세층(tri-layer)으로 구성되어 있다. 즉, 전기전도체인 선택지지기판(500)의 상부에 희생층(510), 히트 씽크층(520), 본딩층(530)이 순차적으로 적층되어 있다.
상기 선택지지기판(selected supporting substrate: 500)은 열적 및 전기적으로 우수한 전도율을 갖는 것을 특징으로 한다. 상기 선택지지기판(500)은 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs 등의 단결정 또는 다결정 웨이퍼, 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil)이 바람직하다.
상기 희생층(sacrificial layer; 510)은 습식 식각 용액에 쉽게 용해되는 물질로 구성되며, 제작하고자 하는 최종적인 수직구조의 반도체 발광소자인 LED 구조에 따라, 습식 식각 용액에서 쉽게 용해(dissolution)되어 선택지지기판(500)과 발광소자의 다층 발광구조체 박막을 분리(separation)하는 역할을 하거나, 또는 선택지지기판(400)과 발광소자의 다층 발광구조체를 더 강하게 결합(bonding)시켜 주는 역할을 한다.
상기 히트 씽크층(heat-sink layer; 520)은 상기 최종적으로 제작된 단일화된 수직구조의 발광소자인 LED 구동시 발생하는 다량의 열을 외부로 원활하게 발산시켜 주는 동시에 상/하층의 강한 접합 및 지지대(support) 역할을 한다. 따라서 상기 히트 씽크층(520)은 열적 및 전기적인 전도율이 뛰어난 금속, 합금, 또는 고용체로 구성하는 것이 바람직하며, 일예로 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 중 적어도 한 성분 이상 포함하고 있고, 0.1 마이크론 미터 내지 500 마이크론 미터 이하인 두께를 갖는 것이 바람직하다.
또한, 도 5의 (a) 및 (b)에 도시된 반도체 발광소자 제조용 지지기판(50, 52)는, 열적 및 전기적으로 우수한 전도체인 선택지지기판(500)의 상부에 80 마이크론 미터 이하의 얇은 두께를 갖는 히트 씽크층(520)이 형성되어 있다. 상기 반도체 발광소자 제조용 지지기판(50, 52)는 제 1 웨이퍼와 웨이퍼 본딩, LLO공정, 후속공정을 순차적으로 행한 후에 단일칩을 만들기 위해서 수직방향(A-A' 화살표 방향)으로만 기계적 연마인 소잉(sawing) 또는 레이저 절단(laser scribing) 을 행하여 최종적인 발광소자인 수직구조의 LED 단일칩을 제작하게 된다.
한편, 도 5의 (c), (d) 및 (e)에 도시된 반도체 발광소자 제조용 지지기판(54, 56, 58)는, 80 마이크론 미터 내지 500 마이크론 미터 이하의 두꺼운 두께를 갖는 히트 씽크층(522)이 형성되어 있다. 상기 반도체 발광소자 제조용 지지기판(54, 56, 58)와 같이, 히트 씽크층(522)이 상대적으로 두꺼운 경우, 단일칩을 만들기 위해 수직방향(A-A' 화살표 방향)으로 소잉(sawing) 또는 레이저 절단(laser scribing)을 행하는 동시에 수평방향(B-B' 화살표 방향)으로 희생층(510)을 습식 에칭하여 최종적인 발광소자인 수직구조의 LED 단일칩을 분리하여 완성한다.
<반도체 발광소자 제조용 지지기판의 제 3 제조예>
이하, 본 발명의 다른 실시예에 따른 반도체 발광소자 제조용 지지기판을 설명한다.
도 6는 본 발명의 다른 실시예에 따른 반도체 발광소자 제조용 지지기판들을 도시한 적층 단면도이다. 본 실시예에 따른 반도체 발광소자 제조용 지지기판(60, 62, 64, 66, 68)는 열적 및 전기적으로 부도체인 선택지지기판(600)으로 이루어진다.
본 실시예에 따른 반도체 발광소자 제조용 지지기판의 상기 선택지지기판(600)은 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 2ppm 이하인 전기절연성 물질이 바람직하며, 일예로 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, 유리 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼로 이루어진다.
도 6의 (a) 및 (b)에 도시된 반도체 발광소자 제조용 지지기판(60, 62)는 상대적으로 얇은 두께(80 마이크론 미터 이하)의 히트 씽크층(620) 및 열적/전기적으로 부도체인 선택지지기판(600)을 포함하며, 도 6의 (c), (d) 및 (e)에 도시된 반도체 발광소자 제조용 지지기판(64, 66, 68)은 상대적으로 두꺼운 두께(80 마이크론 미터 내지 500 마이크론 미터 이하의 두꺼운 두께를 갖는)의 히트 씽크층(622) 및 열적/전기적으로 부도체인 선택지지기판(600)을 포함한다. 도 6의 (a) 및 (c)는 패터닝되지 않은 반도체 발광소자 제조용 지지기판을 도시하고 있으며, 도 6의 (b), (d) 및 (e)은 패터닝된 반도체 발광소자 제조용 지지기판을 도시하고 있다. 도 6에서 보는 바와 같이, 반도체 발광소자 제조용 지지기판은 기본적으로 세층(tri-layer)으로 구성되어 있다. 즉, 전기절연체인 선택지지기판(600) 상부에 희생층(610), 히트 씽크층(620), 본딩층(630)이 순차적으로 적층되어 있다.
더욱 더 상세하게 설명하면, 상기 희생층(610)은 습식 용액에서 쉽게 용해(dissolution)되어 선택지지기판(600)과 발광소자의 다층 발광구조체 박막을 분리(separation)하는 역할을 한다.
상기 히트 씽크층(620)은 열적 및 전기적 전도율이 뛰어난 금속, 합금, 또는 고용체로 구성되어 있어 발광소자 구동시 발생하는 다량의 열을 외부로 원활하게 발산시켜 주는 동시에 상/하층의 강한 접합 및 지지대(support) 역할을 한다.
따라서, 상기 히트 씽크층(620)은 열적 및 전기적인 전도율이 뛰어난 금속, 합금, 또는 고용체로 구성하는 것이 바람직하며, 일예로 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 중 적어도 한 성분 이상 포함하고 있고, 0.1 마이크론 미터 내지 500 마이크론 미터 이하인 두께를 갖는 것이 바람직하다.
상기 히트 씽크층(620)은 여러 물리-화학적인 증착(CVD 또는 PVD) 방법에 의해서 형성될 수 있으나, 우선적으로 전기도금(electroplating) 또는 비전기도금(electroless plating) 방법에 의해서 행하는 것이 더 바람직하다.
상기 본딩층(630)은 그룹 3족 질화물계 반도체 단결정 다층 박막이 적층/성장된 사파이어 성장기판인 제 1 웨이퍼의 최상층부에 적층/형성한 확산장벽층을 포함한 본딩층의 물질과 동일한 물질을 우선적으로 사용하는 더 바람직하지만, 다른 물질을 사용할 수도 있다. 일예로, 상기 본딩층(530)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
또한, 도 6의 (a) 내지 (e)에 도시된 바와 같이, 본 실시예에 따른 반도체 발광소자 제조용 지지기판은 열적 및 전기적으로 부도체인 선택지지기판(600)의 상부에 적층된 히트 씽크층(620)의 두께에 상관없이 제 1 웨이퍼와 웨이퍼 본딩, LLO 공정, 후속공정을 순차적으로 행한 후에 단일 칩을 만들기 위해 수직방향(A-A' 화살표 방향)으로 소잉(sawing) 또는 레이저 절단(laser scribing)을 행하는 동시에 수평방향(B-B' 화살표 방향)으로 희생층(610)을 습식 에칭하여 최종적인 발광소자인 수직구조의 LED 단일 칩을 분리하여 완성한다.
실시예 2: 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자 제조
<반도체 발광소자의 제 1제조예>
이하, 본 발명에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자의 제 1 제조예의 구조 및 그 제조 방법을 설명한다.
도 7은 본 발명의 제 1 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자를 도시한 단면도이다. 도 7에 도시된 반도체 발광소자(70)는 상대적으로 얇은(80 마이크론미터 이하) 두께로 이루어진 히트 씽크층(780)을 갖는 반도체 발광소자 제조용 지지기판을 이용하여 제작되는 발광소자이다.
도 7에 도시된 바와 같이, 상기 반도체 발광소자(70)는, 제 1 오믹접촉 전극(780), 버퍼층(710), n형 반도체 클래드층(n-type semiconductor cladding layer;720), 발광 활성층(light-emitting active layer;730), p형 반도체 클래드층(p-type semiconductor cladding layer;740), 제 2 오믹접촉 전극(750) 및 제 1 본딩층(bonding layer;760)이 적층되어 형성되고, 상기 제 1 본딩층(760)에는 제 2 본딩층(788), 히트 씽크층(786), 제 3 본딩층(721) 및 제 3 지지기판(731)이 적층되어 형성된다. 상기 제 3 지지기판(731)은 열적 및 전기적으로 우수한 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs 등의 단결정 또는 다결정 웨이퍼 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil)이 바람직하다. 또한 제 3 지지기판(731)과 히트 씽크층(786) 사이에 존재하는 제 3 본딩층(721)은 열적으로 안정한 금속, 합금, 고용체로 형성하는 것이 바람직하다.
더욱 바람직하게 상기 제 1 오믹접촉 전극(780)은 상기 버퍼층(710)을 제거한 후에 상기 n형 반도체 클래드층(720) 상면에 형성될 수도 있다.
이하, 도 8의 (a) 내지 (h)를 참조하여, 본 실시예에 따라 전술한 구조를 갖는 반도체 발광소자의 제조 공정을 순차적으로 설명한다.
도 8을 참조하면, 본 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자의 제조 공정은, a. 최초 성장기판인 사파이어 상부에 그룹 3-5족 질화물계 반도체 다층 발광구조체가 적층/성장된 제 1 웨이퍼 준비(도 8의 (a) 참조); b. 반도체 발광소자 제조용 지지기판인 제 2 웨이퍼 준비(도 8의 (b) 참조); c. 웨이퍼 본딩(wafer bonding)(도 8의 (c) 참조); d. 최초 성장기판인 사파이어 분리(lift-off)(도 8의 (d) 참조); e. 후속공정(post-processing)(도 8의 (e) 내지 (h) 참조); f. 단일칩(singulate chip) 제작하는 공정 단계들을 포함한다. 이하, 전술한 각 공정 단계들에 대하여 구체적으로 설명한다.
도 8의 (a)를 참조하면, 상기 a 단계 공정인 제 1 웨이퍼 준비 단계는, 그룹 3-5족 질화물계 반도체로 구성된 다층 발광구조체 박막을 LLO 공정을 적용하여 성장기판으로부터 분리(lift-off)하기 위해서, 양질의 반도체 단결정 다층 박막을 반드시 투명한 사파이어(transparent sapphire) 성장기판(800)에 적층 성장한다. 가장 일반적인 그룹 3-5족 질화물계 반도체 박막 성장장비인 MOCVD 및 MBE 시스템을 사용하여, 최초 성장기판 사파이어(800) 상부에 발광소자의 기본적인 다층 발광구조체 박막인 저온 및 고온 버퍼층(low and high temperature buffering layer;810), n형 반도체 클래드층(n-type semiconductor cladding layer;820), 발광 활성층(light-emitting active layer;830), p형 반도체 클래드층(p-type semiconductor cladding layer;840)을 순차적으로 적층/성장한다. 다음, 다층 발광구조체 박막의 최상층부인 p형 반도체 클래드층 상부에 고반사성 제 2 오믹접촉 전극(850)을 형성하고, 확산장벽층(diffusion barrier layer;862)을 포함한 제 1 본딩층(bonding layer;860)을 연속적으로 적층/형성한다. 또한 제 2 웨이퍼와 웨이퍼 본딩을 행하기 전에, 다수개의 직사 또는 정사각형이 규칙적으로 배열된 패터닝(patterning)과 건식식각(dry etching) 공정을 이용해서 단일칩을 만들기 위해서 사파이어 성장기판 또는 더 깊게까지 트렌치(trench;871)를 형성시키는 것이 바람직하다. 상기 고반사성 제 2 오믹접촉 전극(850)은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물 중 적어도 하나 이상을 포함하는 물질층으로 형성되고, 상기 확산장벽층(862)은 Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN, TiWN 중 적어도 하나 이상을 포함하는 물질층으로 형성되고, 상기 제 1 본딩층(860)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
상기 a 단계 공정에서 최초 성장기판인 투명한 사파이어(800) 상부에 금속유기화학증착법(metal organic chemical vapor deposition; MOCVD), 액상에피텍셜법(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔 에피텍셜법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy) 장비를 이용하여 적층/성장된 그룹 3-5족 질화물계 반도체 박막은 Inx(GayAl1-y)N(1≥x≥0, 1≥y≥0, x+y> 0)인 조성을 갖는 것이 바람직하며, 상기 발광소자의 다층 발광구조체는 사파이어 성장기판(800) 상부에 600 이하의 온도에서 직접적으로 적층 성장한 저온 버퍼층(low-temperature buffering layer)을 비롯한 고온 버퍼층(high-temperature buffering layer; 810), 실리콘(Si)이 도핑된 n형 반도체 클래드층(Si-doped semiconductor cladding layer; 820), 반도체 발광 활성층(semiconductor light-emitting active layer; 830), 마그네슘(Mg)이 도핑된 p형 반도체 클래드층(Mg-doped semiconductor cladding layer; 840)이 순차적으로 다층구조체로 적층/성장되며, 상기 고온 버퍼층(810)은 실리콘(Si)이 도핑된 그룹 3-5족 질화물계 반도체인 것이 바람직하다. 상기 발광 활성층(830)은 Inx(GayAl1-y)N의 장벽층과 Inx(GayAl1-y)N의 우물층으로 이루어진 단일 양자 우물(single quantum well; SQW) 구조 또는, 다중 양자 우물(multi quantum well; MQW) 구조일 수 있으며, 발광 활성층(830)의 In, Ga, Al의 조성비를 조절함으로써 InN(~0.7eV) 밴드갭을 갖는 장파장에서부터 AlN(~6.2eV) 밴드갭을 갖는 단파장의 발광소자까지 자유롭게 제작할 수 있다. 우물층은 장벽층보다 밴드갭(band gab)을 낮게 하여 캐리어인 전자 및 정공이 우물에 모이도록 하는 것이 내부양자효울 향상을 위해 바람직하며, 특히, 발광특성을 향상시키고 순방향 구동전압을 낮추기 위하여 우물층, 장벽층 중 적어도 어느 한 곳에 Si 또는 Mg을 도핑(doping)할 수 있다.
또한 제 1 웨이퍼를 반도체 발광소자 제조용 지지기판(881)인 제 2 웨이퍼에 웨이퍼 본딩 하기 전에, 다수개의 직사 또는 정사각형이 규칙적으로 배열된 패터닝과 건식식각 공정을 이용해서 단일 칩을 만들기 위해서 사파이어 성장기판까지 또는 더 깊게 트렌치(trench; 871)를 형성하는 것이 바람직하다. 또한, 경우에 따라서는 트렌치가 없는 제 1 웨이퍼 기판도 적용 가능하다.
다음, 도 8의 (b)를 참조하면, 상기 b 단계 공정은 제 2 웨이퍼인 반도체 발광소자 제조용 지지기판(881)을 준비한다. 상기 반도체 발광소자 제조용 지지기판(881)는 사용하고자 하는 선택지지기판(882) 상부에 희생층(sacrificial layer;884), 히트 씽크층(heat-sink layer;886), 제 2 본딩층(bonding layer;888)의 세개의 층이 순차적으로 적층되어 구성된다.
더욱 더 상세하게 설명하면, 상기 선택지지기판(882)은 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 2ppm 이하인 전기절연성 물질인 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, 유리 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼 중 하나로 형성된다.
상기 선택지지기판(882) 상부에 형성된 제 1층인 상기 희생층(884)은 최종적으로 단일 칩을 제작할 때, 강한 에너지원인 레이저 빔을 이용하여 단일화 공정을 원활하게 수행하기 위해서 GaN, InGaN, ZnO, InN, In2O3, ITO, SnO2, Si3N4, SiO2, BeMgO, MgZnO 등을 포함한 질소(nitrogen) 또는 산소(oxygen)와 결합된 단결정, 다결정, 또는 비정질상의 화합물이 바람직하나, Si 단결정, 다결정, 또는 비정질 상의 물질도 가능하다.
상기 선택지지기판(882) 상부에 형성된 제 2층인 열적 및 전기적으로 우수한 전도율을 갖는 물질로 형성된 히트 씽크층(886)은 발광소자 구동시 발생되는 열을 외부로 용이하게 발산하는(dissipating) 동시에 발광소자인 다층 발광구조체를 지지대(support) 역할을 하는 금속, 합금, 고용체, 반도체 물질이 바람직하다. 또한, 상기 히트 씽크층은 상대적으로 얇은 두께(80 마이크론미터 이하)로 이루어지는 것이 바람직하다.
상기 선택지지기판(882) 상부에 형성된 제 3층인 제 1 웨이퍼와 웨이퍼 결합(wafer bonding)을 하기 위한 제 2 본딩층(888)은 제 1 웨이퍼 최상층부에 위치하는 제 1 본딩층(860)과 동일한 물질로 이루어지는 것이 가장 바람직하지만, 다른 물질로 구성할 수도 있다. 또한 상기 반도체 발광소자 제조용 지지기판의 선택지지기판 위에 형성되는 세층은 물리적 또는 화학적인 증착 방법으로 행하는 것이 바람직하지만, 특히, 히트 씽크층(886)은 전기도금(electroplating) 또는 비전기도금(electroless plating) 방법을 통해서 행하는 것이 더 바람직하다.
상기 반도체 발광소자 제조용 지지기판(881)을 구성하고 있는 선택지지기판(882)은 전기절연체인 사파이어(Al2O3), AlN, MgO, AlSiC, BN, BeO, TiO2, SiO2 기판 등의 웨이퍼 중 하나를 선택하고, 상기 희생층(884)은 GaN, InGaN, ZnO, InN, In2O3, ITO, SnO2, Si3N4, SiO2, BeMgO, MgZnO 등을 포함한 질소(nitrogen) 또는 산소(oxygen)와 결합된 단결정, 다결정, 또는 비정질상의 물질층, 또는 Si 단결정, 다결정, 또는 비정질 상의 물질층도 가능하며, 상기 상대적으로 얇은 히트 씽크층(886)은 열적 및 전기적으로 전도율이 높은 금속, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 중 적어도 한 성분 이상 포함하고 있는 합금 또는 고용체로 이루어지거나, 또는 이들로 구성된 질화물 및 산화물 중 적어도 하나 이상을 포함하는 물질로 이루어지는 것을 특징으로 하며, 상기 제 2 본딩층(888)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다. 또한 상기 이들 물질계 이외의 것으로도 형성할 수 있다.
다음, 도 8의 (c)를 참조하면, 다음 c 단계 공정인 웨이퍼 본딩은 열-압축(thermocompressive)방법에 의해서 제 1 웨이퍼와 제 2 웨이퍼를 접합(bonding)한다. 상기 c 단계 공정에서의 열-압축 본딩은 100 내지 600의 온도에서 1Mpa 내지 200Mpa의 압력에서 수행되는 것이 바람직하다.
다음, 도 8의 (d)를 참조하면, d 단계 공정은 LLO 기술을 이용하여 최초 성장기판인 사파이어 기판을 분리시키는 단계이다. 최초 성장기판을 분리시키기 위하여, 강한 에너지원인 레이저 빔(laser beam)을 투명한 사파이어 후면(back-side)을 통해서 조사시키면, 반도체 단결정 다층 발광구조체와 사파이어 사이인 계면에서 강하게 레이저 흡수가 일어나고, 이로 인해서 계면에 존재하는 질화갈륨(GaN)의 열화학 분해(thermo-chemical dissolution) 반응에 의해서 최초 성장기판인 사파이어가 분리(lift-off)된다.
상기 d 단계 공정에서 최초 성장기판(800)인 투명한 사파이어 분리(liftoff)는 우선적으로 강한 에너지원인 레이저 빔을 투명한 사파이어 후면(back-side)을 조사시켜 열화학 분해 반응을 통해서 하는 것이 바람직하며, 이때 공기에 노출되는 그룹 3-5족 질화물계 반도체 박막의 표면을 H2SO4, HCl, KOH, BOE 중 적어도 어느 하나 이상으로 30 내지 200 온도에서 처리하는 단계를 포함하는 것이 바람직하다. 또한 추가로 기계-화학적 연마(mechanical-chemical polishing)와 연이은 습식 식각을 통해서 최초 성장기판(800)를 완전히 제거하는 것도 바람직하다. 상기 사파이어 성장기판(800)의 습식 식각은 황산(H2SO4), 크롬산 (CrO3), 인산(H3PO4), 갈륨(Ga), 마그네슘(Mg), 인듐(In), 알루미늄(Al) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각 용액으로 수행되는 것이 바람직하다. 상기 습식 식각 용액의 온도는 200 이상인 것이 더욱 바람직하다.
다음, 도 8의 (e)를 참조하면, e 단계 공정에 의한 후속공정(post-annealing)은 웨이퍼 클리닝(cleaning)을 비롯한 발광소자의 패시베이션(passivation), 건식에칭(dry-etching), 제 1 오믹접촉 전극물질 증착 및 열처리 등의 후속공정을 행한다.
상기 e 단계 공정에서 버퍼층(810) 또는 n형 반도체 클래드층(820) 상부에 제 1 오믹접촉 전극물질 증착 및 열처리 공정을 거쳐서 열적으로 안정한 제 1 오믹접촉 전극(880)을 형성시키고, Si3N4, SiO2, 또는 각종 전기절연체 물질들 중 적어도 어느 하나 이상을 이용하여 상기 그룹 3족 질화물계 반도체 소자의 표면 또는 측면(side)을 전기적으로 패시베이션(passivation)하는 단계를 추가적으로 포함하는 것이 더욱 바람직하다. 또한 상기 제 1 오믹접촉 전극(880)은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 질화물(transparent conducting nitride, TCN) 중 적어도 하나 이상을 포함하는 물질로 형성하는 것이 바람직하다.
다음, 최종적인 f 단계 공정인 단일칩(singulate chip) 제작은 상기 b 단계 공정에서 반도체 발광소자 제조용 지지기판(881)의 히트 씽크층(886)의 두께(즉, 80 마이크론미터 미만)에 따라 웨이퍼 본딩(c 단계 공정) 후에 각자 다른 후속공정(post-processing)을 거치면서 최종적인 단일칩 형태의 발광소자 구조가 도 5에 도시된 바와 같이 제작된다.
도 8의 (f)를 참조하면, 반도체 발광소자 제조용 지지기판(881)의 히트 씽크층(886)의 두께가 80 마이크론 미터 미만인 경우, 반도체 발광소자 제조용 지지기판(881)의 정반대 방향에 유기 또는 무기 본딩 물질로 임시적인 지지기판(temporary supporting substrate; 이하 'TSS'라 한다:811)을 부착한다. 다음, 도 8의 (g)에 도시된 바와 같이, 희생층(884)으로 사용된 물질에 따라 적정한 흡수 파장대를 갖는 레이저 빔을 선택하여 희생층(884)을 열-화학분해 반응시켜서 전기절연체인 선택지지기판(882)을 분리(separation)시켜 제거한다. 다음, 도 8의 (h)에 도시된 바와 같이, 전기전도성 솔더링 또는 브레이징 금속 또는 합금으로 이루어지는 제 3 본딩층(821)을 이용하여 전기전도체로 이루어지는 제 3 지지기판(831)과 히트 씽크층(886)을 결합(bonding)하고 수직방향으로(도 8의 (h)의 A-A' 화살표 방향) 절단하여 최종적으로 도 7에 도시된 발광소자인 LED 칩을 제작한다.
<반도체 발광소자의 제 2 제조예>
이하, 도 9 및 도 10을 참조하여, 반도체 발광소자 제조용 지지기판의 제 1 제조예에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자 및 그 제조 방법을 설명한다.
도 9은 본 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자를 도시한 단면도이다. 본 실시예에 따른 반도체 발광소자 제조용 지지기판은 전술한 바람직한 제 1 실시예에 따른 반도체 발광소자 제조용 지지기판과 그 적층 구조 및 제조 공정은 동일하며, 다만 히트 씽크층(986)의 두께가 80 마이크론 미터 내지 500 마이크론 미터 이하로 형성되어 두께가 두꺼워진다.
도 9에 도시된 반도체 발광소자(90)는 두께가 두꺼운 히트 씽크층을 갖는 반도체 발광소자 제조용 지지기판을 이용하여 제작되는 발광 소자로서, 반도체 발광소자 제조용 지지기판의 선택지지기판의 상부에 적층된 히트 씽크층이 80 마이크론 미터 내지 500 마이크론 미터 이하로 이루어지므로, 히트 씽크층의 두께가 상대적으로 두꺼운 것을 특징으로 한다.
도 9에 도시된 바와 같이, 상기 반도체 발광소자(90)는, 제 1 오믹접촉 전극(980), 버퍼층(910), n형 반도체 클래드층(n-type semiconductor cladding layer;920), 발광 활성층(light-emitting active layer;930), p형 반도체 클래드층(p-type semiconductor cladding layer;940), 제 2 오믹접촉 전극(950) 및 제 1 본딩층(bonding layer;960)이 적층되어 형성되고, 상기 제 1 본딩층(960)에는 제 2 본딩층(988), 히트 씽크층(986)이 적층되어 형성된다. 따라서, 본 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용하여 제작되는 반도체 발광소자(90)는, 제조 공정 중에 전기절연체인 선택지지기판을 LLO 공정을 이용하여 희생층을 통해서 제거한 후에 별도의 제 3 지지기판 같은 지지대(support)가 없어도 두꺼운 히트 씽크층(986)이 반도체 발광소자의 다층 발광구조체를 지탱할 수 있게 된다.
더욱 바람직하게 상기 제 1 오믹접촉 전극(980)은 상기 버퍼층(910)을 제거한 후에 상기 n형 반도체 클래드층(920) 상면에 형성될 수 있다.
도 10의 (a) 내지 (h)는 본 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용한 고성능 수직구조의 발광소자의 제조 방법을 순차적으로 도시한 단면도들이다. 도 10의 (a) 내지 (g)는 반도체 발광소자 제조용 지지기판의 히트 씽크층(1086)의 두께 차이를 제외하고는, 도 8의 (a) 내지 (g)와 동일하므로, 도 8과 중복되는 설명은 생략한다.
도 10의 (a) 내지 (g)에 도시된 바와 같이, 전술한 제 1 실시예에서와 동일한 제조 공정을 거쳐 본 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용하여 반도체 발광소자를 제작한 후 반도체 발광소자 제조용 지지기판의 선택지지기판(1082)을 제거한다. 다음, 도 10의 (h)에 도시된 바와 같이, 수직방향으로(도 10의 (h)의 A-A' 화살표 방향) 절단하여 최종적으로 도 9에 도시된 발광소자(90)인 LED 칩을 제작한다. 본 실시예에 따른 반도체 발광소자(90)의 제작에 사용되는 반도체 발광소자 제조용 지지기판(1081)은 두꺼운 히트 씽크층(1086)을 구비함으로써, 별도의 제 3 지지기판을 본딩하지 않더라도 두꺼운 히트 씽크층이 다층의 반도체 발광소자를 지탱할 수 있게 된다.
<반도체 발광소자의 제 3 제조예>
이하, 도 11 및 도 12을 참조하여 본 발명에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자의 제 1 실시예의 구조 및 제조 과정을 구체적으로 설명한다.
도 11은 본 발명의 제 1 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자(1100)를 도시한 단면도이다. 도 11에 도시된 바와 같이, 상기 반도체 발광소자(1100)는, 제 1 오믹접촉 전극(1180), 버퍼층(1110), n형 반도체 클래드층(n-type semiconductor cladding layer;1120), 발광 활성층(light-emitting active layer;1130), p형 반도체 클래드층(p-type semiconductor cladding layer;1140), 제 2 오믹접촉 전극(1150) 및 제 1 본딩층(bonding layer;1160)이 적층되어 형성되고, 상기 제 1 본딩층(1160)에는 제 2 본딩층(1188), 히트 씽크층(1186), 희생층(1184) 및 선택지지기판(1182)이 적층되어 형성된다.
더욱 바람직하게 상기 제 1 오믹접촉 전극(1180)은 상기 버퍼층(1110)을 제거한 후에 상기 n형 반도체 클래드층(1120) 상면에 형성될 수도 있다.
본 실시예에 따른 반도체 발광소자의 제작에 사용되는 반도체 발광소자 제조용 지지기판(1180)의 선택지지기판(1182)은 전기전도체이며, 상기 반도체 발광소자는 반도체 발광소자 제조용 지지기판의 히트 씽크층(1186)의 두께와 상관없이 제작된다. 한편, 상기 반도체 발광소자는 반도체 발광소자 제조용 지지기판의 히트 씽크층(1186)의 두께에 따라 최종적으로 단일칩을 제작하는 단계에서 반도체 발광소자 제조용 지지기판의 선택지지기판을 선택적으로 분리하여 제거시킬 수도 있다. 이 경우, 상기 히트 씽크층의 두께가 80 마이크론 미터 이상인 경우에는 희생층을 습식 식각 용액에 용해시켜 선택지지기판을 분리 제거시킬 수 있다.
이하, 도 12의 (a) 내지 (f)를 참조하여, 본 실시예에 따라 전술한 구조를 갖는 반도체 발광소자(1100)의 제조 공정을 순차적으로 설명한다.
도 12을 참조하면, 본 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자(1100)의 제조 공정은, a. 최초 성장기판인 사파이어 상부에 그룹 3-5족 질화물계 반도체 다층 발광구조체가 적층/성장된 제 1 웨이퍼 준비(도 12의 (a) 참조); b. 반도체 발광소자 제조용 지지기판(780)인 제 2 웨이퍼 준비(도 12의 (b) 참조); c. 웨이퍼 본딩(wafer bonding)(도 12의 (c) 참조); d. 최초 성장기판인 사파이어 분리(liftoff)(도 12 (d) 참조); e. 후속공정(post-processing)(도 12의 (e) 참조); f. 단일칩(singulate chip) 제작하는 공정 단계(도 12의 (f) 참조)들을 포함한다.
이하, 전술한 각 공정 단계들에 대하여 구체적으로 설명한다.
도 12의 (a)를 참조하면, 상기 a 단계 공정인 제 1 웨이퍼 준비 단계는 그룹 3-5족 질화물계 반도체로 구성된 다층 발광구조체 박막을 LLO 공정을 적용하여 성장기판으로부터 분리(lift-off)하기 위해서, 양질의 반도체 단결정 다층 박막을 반드시 투명한 사파이어(transparent sapphire) 성장기판에 적층/성장한다. 일반적인 그룹 3-5족 질화물계 반도체 박막 성장장비인 MOCVD 및 MBE 시스템을 사용하여, 사파이어로 구성된 최초 성장기판(1200)의 상부에 발광소자의 기본적인 다층 발광구조체 박막인 저온 및 고온 버퍼층(low and high temperature buffering layer;1210), n형 반도체 클래드층(n-type semiconductor cladding layer;1220), 발광 활성층(light-emitting active layer;1230), p형 반도체 클래드층(p-type semiconductor cladding layer;1240)을 순차적으로 적층/성장한다.
다음으로 다층 발광구조체 박막의 최상층부인 p형 반도체 클래드층 상부에 고반사성 제 2 오믹접촉 전극(1250)을 형성하고, 확산장벽층(diffusion barrier layer)을 포함한 제 1 본딩층(bonding layer;1260)을 연속적으로 적층/형성한다.
또한 반도체 발광소자 제조용 지지기판(1281)인 제 2 웨이퍼와 웨이퍼 본딩을 행하기 전에, 다수 개의 직사 또는 정사각형이 규칙적으로 배열된 패터닝(patterning)과 건식식각(dry etching) 공정을 이용해서 단일칩을 만들기 위해서 사파이어 성장기판 또는 더 깊게까지 트렌치(trench;1271)를 형성시키는 것이 바람직하다. 또한, 경우에 따라서는 트렌치가 없는 제 1 웨이퍼 기판도 적용 가능하다. 상기 고반사성 제 2 오믹접촉 전극(1250)은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물 중 적어도 하나 이상을 포함하는 물질층으로 형성되고, 상기 확산장벽층은 Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN, TiWN 중 적어도 하나 이상을 포함하는 물질층으로 형성되고, 상기 제 1 본딩층(1260)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
상기 a 단계 공정에서 최초 성장기판인 투명한 사파이어(1200) 상부에 금속유기화학증착법(metal organic chemical vapor deposition; MOCVD), 액상에피텍셜법(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔 에피텍셜법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy) 장비를 이용하여 적층/성장된 그룹 3-5족 질화물계 반도체 박막은 Inx(GayAl1-y)N(1≥x≥0, 1≥y≥0, x+y> 0)인 조성을 갖는 것이 바람직하다.
상기 고온 버퍼층(1210)은 실리콘(Si)이 도핑된 그룹 3-5족 질화물계 반도체 인 것이 바람직하다. 상기 반도체 발광 활성층(1230)은 Inx(GayAl1-y)N의 장벽층과 Inx(GayAl1-y)N의 우물층으로 이루어진 단일 양자 우물(single quantum well; SQW) 구조 또는, 다중 양자 우물(multi quantum well; MQW) 구조일 수 있으며, 발광 활성층(1230)의 In, Ga, Al의 조성비를 조절함으로써 InN(~0.7eV) 밴드갭을 갖는 장파장에서부터 AlN(~6.2eV) 밴드갭을 갖는 단파장의 발광소자까지 자유롭게 제작할 수 있다. 상기 발광 활성층(1230)의 우물층은 장벽층보다 밴드갭(band gab)을 낮게 하여 캐리어인 전자 및 정공이 우물에 모이도록 하는 것이 내부양자효울 향상을 위해 바람직하며, 특히 발광특성을 향상시키고 순방향 구동전압을 낮추기 위하여 우물층, 장벽층 중 적어도 어느 한 곳에 Si 또는 Mg을 도핑(doping)할 수 있다.
또한 웨이퍼 본딩 하기 전에 제 1 웨이퍼를 고반사성 제 2 오믹접촉 전극 형성을 비롯한 각 층간의 계면 결합력을 더욱 향상시키기 위해서 적어도 한번 이상의 열처리 공정을 행하는 것이 바람직하다.
도 12의 (b)를 참조하면, b 단계 공정인 반도체 발광소자 제조용 지지기판(1281)으로 구성되는 제 2 웨이퍼를 준비하는 단계이다. 상기 반도체 발광소자 제조용 지지기판(prepared supporting substrate)는 사용하고자 하는 선택지지기판(selected supporting substrate; 1282) 상부에 기본적으로 희생층(sacrificial layer;1284), 히트 씽크층(heat-sink layer;1286), 제 2 본딩층(bonding layer; 1288)이 순차적으로 적층/구성된다. 상기한 바와 같이, 선택지지기판(1282) 상부에 세층으로 구성으로 된 반도체 발광소자 제조용 지지기판(1281)의 열팽창 계수(TEC)는 최초 성장기판인 사파이어 또는 질화물계 반도체와 유사 또는 동일한 값을 갖도록 물질 선택 및 구성하는 것이 상당히 중요하다.
상기 선택지지기판(1282)은 전기적으로 도체이면서 열적으로도 우수한 전도율을 뛰는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs 등의 단결정, 다결정, 또는 비정질의 웨이퍼, 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil)이 바람직하다. 또한 선택지지기판(1282)과 히트 씽크층(1286) 사이에 존재하는 희생층(1284)은 열적으로 안정한 금속, 합금, 고용체로 형성하는 것이 바람직하다.
더욱 더 상세하게 설명하면, 제 1 층인 희생층(sacrificial layer;1284)은 최종적으로 단일 칩을 제작할 때, 완성된 이웃 단일 칩들 자체에 열/기계적인 충격 없이 단일화 공정을 원활하게 수행하기 위해서 우선적으로 습식 용액(wet-etching solution) 속에서 빠른 속도로 용해(dissolution)되는 금속, 합금, 고용체, 반도체, 절연체 등의 물질이 바람직하다.
제 2 층인 열적 및 전기적으로 우수한 전도율을 갖는 물질로 형성된 히트 씽크층(1286)은 발광소자 구동시 발생하는 열을 외부로 용이하게 발산하는(dissipating) 동시에 발광소자인 다층 발광구조체를 지지대(support) 역할을 하는 금속, 합금, 고용체, 반도체 물질이 바람직하다.
제 3 층인 제 1 웨이퍼와 웨이퍼 결합(wafer bonding)을 하기 위한 제 2 본딩층(bonding layer;1288)은 제 1 웨이퍼 최상층부에 위치하는 제 1 본딩층(1260)과 동일물질이 더 바람직하지만, 다른 물질로 구성할 수도 있다. 또한 상기 반도체 발광소자 제조용 지지기판의 선택지지기판 상부에 적층되는 세층은 물리적 또는 화학적인 증착 방법으로 행하는 것이 바람직하지만, 특히 히트 씽크층은 전기도금(electroplating) 또는 비전기도금(electroless plating) 방법을 통해서 행하는 것이 더 바람직하다.
상기 희생층(1284)은 AlAs, SiO2, Si3N4, ITO, Sn2O, In2O3, ZnO, ZnS, ZnSe, CrN, TiN, Cr, 각종 금속, 합금, 산화물 중 적어도 하나 이상을 포함하는 물질로 형성되고, 상기 히트 씽크층(1286)은 두께와는 무관하며, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 중 적어도 한 성분 이상 포함하고 있는 각종 금속 또는 합금 중 적어도 하나 이상을 포함하는 물질로 형성되고, 상기 제 2 본딩층(1288)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
도 12의 (c)를 참조하면, 다음 c 단계 공정인 웨이퍼 본딩은 열-압축(thermocompressive) 방법에 의해서 제 1 웨이퍼와 제 2 웨이퍼를 접합(bonding)한다. 상기 c 단계 공정에서의 열-압축 본딩은 100 내지 600의 온도에서 1Mpa 내지 200Mpa의 압력에서 수행되는 것이 바람직하다.
다음, 도 12의 (d)를 참조하면, d 단계 공정은 LLO 기술을 이용하여 최초 성장기판인 사파이어 기판을 분리시키는 단계이다. 최초 성장기판을 분리시키기 위하여, 강한 에너지원인 레이저 빔(laser beam)을 투명한 사파이어 후면(back-side)을 통해서 조사시키면, 반도체 단결정 다층 발광구조체와 사파이어 사이인 계면에서 강하게 레이저 흡수가 일어나고, 이로 인해서 계면에 존재하는 질화갈륨(GaN)의 열화학 분해(thermo-chemical dissolution) 반응에 의해서 최초 성장기판인 사파이어가 분리(lift-off)된다. 이때 공기에 노출되는 그룹 3-5족 질화물계 반도체 박막의 표면을 H2SO4, HCl, KOH, BOE 중 적어도 어느 하나 이상으로 30 내지 200 온도에서 처리하는 단계를 포함하는 것이 바람직하다. 또한 추가로 기계-화학적 연마(mechanical-chemical polishing)와 연이은 습식 식각을 통해서 성장기판 사파이어(10)를 완전히 제거하는 것도 바람직하다. 상기 최초 성장기판(1200)인 사파이어 성장기판의 습식 식각은 황산(H2SO4), 크롬산 (CrO3), 인산(H3PO4), 갈륨(Ga), 마그네슘(Mg), 인듐(In), 알루미늄(Al) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각 용액으로 수행되는 것이 바람직하다. 상기 습식 식각 용액의 온도는 200이상인 것이 더욱 바람직하다.
다음, 도 12의 (e)를 참조하면, 상기 e 단계 공정은 후속공정(postannealing)인 웨이퍼 클리닝(cleaning)을 비롯한 발광소자의 패시베이션(passivation), 건식에칭(dry-etching), 제 1 오믹접촉 전극물질 증착 및 열처리 등을 수행하는 단계이다. 상기 e 단계 공정은 n형 반도체 클래드층(1220) 또는 버퍼층(1210) 상부에 제 1 오믹접촉 전극 물질 증착 및 열처리 공정을 거쳐서 열적으로 안정한 제 1 오믹접촉 전극(1280)을 형성시키고, Si3N4, SiO2, 또는 각종 전기절연체 물질들 중 적어도 어느 하나 이상을 이용하여 상기 그룹 3족 질화물계 반도체 소자의표면 또는 측면(side)을 전기적으로 패시베이션하는 단계를 추가로 포함하는 것이 더욱 바람직하다.
또한 상기 제 1 오믹접촉 전극(1280)은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 질화물(transparent conducting nitride, TCN) 중 적어도 하나 이상을 포함하는 물질로 형성하는 것이 바람직하다.
다음, 도 12의 (f)를 참조하면, 상기 f 단계 공정은 최종적으로 단일화된 칩(singulate chip) 제작하는 단계이다. 최종적인 단일 칩을 제작하는 공정은 제 2 본딩층(1288), 히트 씽크층(1286), 희생층(1284), 및 선택지지기판(1282)으로 구성된 반도체 발광소자 제조용 지지기판(1281)을 수직방향(A-A' 화살표 방향)으로만 절단하여 최종적으로 도 11과 같은 단일화된 발광소자 LED 칩을 제작한다. 특히 전기전도체인 선택지지기판(1282)과 히트 씽크층(1286) 사이에 존재하는 희생층(1284)은, 습식 용액 속에서 용해되어 선택지지기판과 히트 씽크를 분리(separation)시켜 주는 것이 아니라, 층간 결합(bonding)시켜 주는 역할을 한다.
<반도체 발광소자의 제 4 제조예>
이하, 도 13 및 도 14를 참조하여 본 발명에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자의 제 2 실시예의 구조 및 제조 과정을 구체적으로 설명한다.
도 13은 본 발명의 제 2 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자(1300)를 도시한 단면도이다. 도 13에 도시된 바와 같이, 상기 반도체 발광소자(1300)는, 제 1 오믹접촉 전극(1380), 버퍼층(1310), n형 반도체 클래드층(n-type semiconductor cladding layer;1320), 발광 활성층(light-emitting active layer;1330), p형 반도체 클래드층(p-type semiconductor cladding layer;1340), 제 2 오믹접촉 전극(1350) 및 제 1 본딩층(bonding layer;1360)이 적층되어 형성되고, 상기 제 1 본딩층(1360)에는 제 2 본딩층(1388), 히트 씽크층(1386), 제 3 본딩층(1321) 및 제 3 지지기판(1331)이 적층되어 형성된다.
더욱 바람직하게 상기 제 1 오믹접촉 전극(1380)은 상기 버퍼층(1310)을 제거한 후에 상기 n형 반도체 클래드층(1320) 상면에 형성될 수 있다.
본 실시예에 따른 반도체 발광소자의 제작에 사용되는 반도체 발광소자 제조용 지지기판의 선택지지기판은 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 2ppm 이하인 전기절연성 물질인 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, 유리 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼로 이루어지며, 상기 반도체 발광소자는 반도체 발광소자 제조용 지지기판의 히트 씽크층(1386)의 두께는 80 마이크론 미터 이하로서 상대적으로 얇은 두께로 형성되는 것을 특징으로 한다.
따라서, 본 실시예에 따른 반도체 발광소자는 전기절연체인 선택지지기판을 희생층을 통해서 분리 제거하고 제 3 본딩층(1321)을 이용하여 새로운 제 3 지지기판(1331)을 웨이퍼 본딩하여 제작한다. 상기 제 3 지지기판(1331)은 열적 및 전기적으로 우수한 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN, GaAs 등의 단결정 또는 다결정 웨이퍼, 또는 Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo, NiW 등의 금속 호일(foil)이 바람직하다. 또한 제 3 지지기판(1331)과 히트 씽크층(1386) 사이에 존재하는 제 3 본딩층(1321)은 열적으로 안정한 금속, 합금, 또는 고용체로 형성하는 것이 바람직하다.
이하, 도 14의 (a) 내지 (h)를 참조하여, 본 실시예에 따라 전술한 구조를 갖는 반도체 발광소자(1300)의 제조 공정을 순차적으로 설명한다. 본 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자(1300)의 제조 공정 중 전술한 제 1 실시예의 제조 공정과 중복되는 부분에 대한 설명은 생략한다.
먼저, 도 14의 (a)를 참조하면, 상기 a 단계는 투명한 사파이어로 구성된 최초 성장기 (1400)상에 반도체 다층 발광구조체를 형성하여 제 1 웨이퍼를 준비하는 단계이다. 상기 반도체 다층 발광구조체 박막은 저온 및 고온 버퍼층(low and high temperature buffering layer;1410), n형 반도체 클래드층(n-type semiconductor cladding layer;1420), 발광 활성층(light-emitting active layer;1430), p형 반도체 클래드층(p-type semiconductor cladding layer;1440)을 순차적으로 적층/성장한다.
다음으로 다층 발광구조체 박막의 최상층부인 p형 반도체 클래드층 상부에 고반사성 제 2 오믹접촉 전극(1450)을 형성하고, 확산장벽층(diffusion barrier layer)을 포함한 제 1 본딩층(bonding layer;1460)을 연속적으로 적층/형성한다.
또한 반도체 발광소자 제조용 지지기판(1481)인 제 2 웨이퍼와 웨이퍼 본딩을 행하기 전에, 다수 개의 직사 또는 정사각형이 규칙적으로 배열된 패터닝(patterning)과 건식식각(dry etching) 공정을 이용해서 단일칩을 만들기 위해서 사파이어 성장기판 또는 더 깊게까지 트렌치(trench;1471)를 형성시키는 것이 바람직하다. 또한 경우에 따라서는 트렌치가 없는 제 1 웨이퍼 기판도 적용 가능하다.
상기 고반사성 제 2 오믹접촉 전극(1450)은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물 중 적어도 하나 이상을 포함하는 물질층으로 형성되고, 상기 확산장벽층은 Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN, TiWN 중 적어도 하나 이상을 포함하는 물질층으로 형성되고, 상기 제 1 본딩층(1460)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
다음, 도 14의 (b)를 참조하면, 상기 b 단계 공정은 반도체 발광소자 제조용 지지기판(1481)을 준비하는 단계이다. 본 실시예에 사용되는 반도체 발광소자 제조용 지지기판(1481)은 선택지지기판(1482)의 상부에 희생층(sacrificial layer; 1484), 상대적으로 얇은 두께(80 마이크론 미터 이하)의 히트 씽크층(heat-sink layer; 1486), 및 제 2 본딩층(bonding layer; 1488)이 순차적으로 구성된다.
상기 선택지지기판(1482)은 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 2ppm 이하인 전기절연성 물질인 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, 유리 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼로 이루어지며, 상기 희생층(1484)은 AlAs, SiO2, Si3N4, ITO, SnO2, In2O3, ZnO, ZnS, ZnSe, CrN, TiN, Cr, 각종 금속, 합금, 산화물 중 적어도 하나 이상을 포함하는 물질로 형성되고, 상기 얇은 히트 씽크층(1486)은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si 중 적어도 한 성분 이상 포함하고 있는 각종 금속 또는 합금 중 적어도 하나 이상을 포함하는 물질로 형성되고, 상기 제 2 본딩층(1488)은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si, Ge 들 중 적어도 하나 이상을 포함하는 솔더링(soldering) 또는 브레이징(brazing)의 합금 물질로 이루어지는 것이 바람직하다.
도 14의 (c)를 참조하면, 다음 c 단계 공정인 웨이퍼 본딩은 열-압축(thermocompressive)방법에 의해서 제 1 웨이퍼와 제 2 웨이퍼를 접합(bonding)한다. 상기 c 단계 공정에서의 열-압축 본딩은 100 내지 600의 온도에서 1Mpa 내지 200Mpa의 압력에서 수행되는 것이 바람직하다.
다음, 도 14의 (d)를 참조하면, 상기 d 단계 공정은 최초 성장기판(1400)인 투명한 사파이어기판을 분리(lift-off)시키는 단계이다.
다음, 도 14의 (e)를 참조하면, 상기 e 단계 공정은 후속 공정 단계이다. 상기 후속 공정은 버퍼층(1410) 또는 n형 반도체 클래드층(1420) 상부에 제 1 오믹접촉 전극 물질 증착 및 열처리 공정을 거쳐서 열적으로 안정한 제 1 오믹접촉 전극(1480)을 형성시키고, Si3N4, SiO2, 또는 각종 전기절연체 물질들 중 적어도 어느 하나 이상을 이용하여 상기 그룹 3족 질화물계 반도체 소자의 표면 또는 측면(side)을 전기적으로 패시베이션(passivation)하는 단계를 추가로 포함하는 것이 더욱 바람직하다.
또한, 상기 제 1 오믹접촉 전극(1480)은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 질화물(transparent conducting nitride, TCN) 중 적어도 하나 이상을 포함하는 물질로 형성하는 것이 바람직하다.
다음, 도 14의 (f) 및 (g)을 참조하면, 상기 f 단계 공정은 최종적인 단일 칩을 제작하는 공정은 두 단계들을 걸쳐서 완성한다. 우선 반도체 발광소자 제조용 지지기판 정반대 방향에 유기 또는 무기 본딩물질로 임시적인 지지기판(temporary supporting substrate; TSS, 1411)을 부착한 다음, 희생층(1484)으로 사용된 물질에 따라 HF, BOE, H2SO4 , HNO3, H3PO4 , KOH, NHOH, KI 등의 각종 산, 염기, 또는 염 용액과 같은 습식 식각 용액을 이용하여 희생층(1484)을 용해시켜서 선택지지기판(1482)을 B-B' 화살표 방향을 따라 분리(separation)시켜 제거한다.
다음, 도 14의 (h)를 참조하면, 최종적으로 단일 칩으로 완성하는 단계이다. 먼저, 상기한 전기전도성 솔더링 또는 브레이징 금속 또는 합금으로 형성되는 제 3 본딩층(1421)을 이용하여 제 3 지지기판(1431)과 히트 씽크층(1486)을 결합(bonding)하고 수직방향으로(A-A' 화살표 방향) 절단하여 최종적으로 도 13과 같은 단일화된 발광소자인 LED 칩을 제작한다.
<반도체 발광소자의 제 5 제조예>
이하, 도 15 및 도 16을 참조하여 본 발명에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자의 제 3 실시예의 구조 및 제조 과정을 구체적으로 설명한다.
도 15은 본 발명의 제 3 실시예에 따른 반도체 발광소자 제조용 지지기판을 이용한 반도체 발광소자(1500)를 도시한 단면도이다. 도 15에 도시된 바와 같이, 상기 반도체 발광소자(1500)는, 제 1 오믹접촉 전극(1580), 버퍼층(1510), n형 반도체 클래드층(n-type semiconductor cladding layer;1520), 발광 활성층(light-emitting active layer;1530), p형 반도체 클래드층(p-type semiconductor cladding layer;1540), 제 2 오믹접촉 전극(1550) 및 제 1 본딩층(bonding layer;1560)이 적층되어 형성되고, 상기 제 1 본딩층(1560)에는 제 2 본딩층(1588), 히트 씽크층(1586)이 적층되어 형성된다.
더욱 바람직하게 상기 제 1 오믹접촉 전극(1580)은 상기 버퍼층(1510)을 제거한 후에 상기 n형 반도체 클래드층(1520) 상면에 형성될 수 있다.
본 실시예에 따른 반도체 발광소자의 제조에 사용되는 반도체 발광소자 제조용 지지기판(1681)의 선택지지기판(1682)은 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 2ppm 이하인 전기절연성 물질인 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2, 유리 등의 단결정, 다결정, 또는 비정질 기판의 웨이퍼로 이루어지며, 상기 반도체 발광소자는 상기 선택지지기판(1682)의 상부에 적층된 히트 씽크층(1686)이 상대적으로 두꺼운 두께(80 마이크론 미터 내지 500 마이크론 미터 이하)를 갖는 것을 특징으로 한다.
따라서, 본 실시예에 따른 발광소자는 전기절연체인 선택지지기판(1682)을 희생층(1684)을 통해서 분리 제거한 후에 별도의 제 3 지지기판의 지지대(support)가 없어도 두꺼운 히트 씽크층(1686)이 발광소자의 다층 발광구조체를 지탱한다.
이하, 도 16의 (a) 내지 (h)를 참조하여, 본 실시예에 따라 전술한 구조를 갖는 반도체 발광소자(10)의 제조 공정을 순차적으로 설명한다. 다만, 전술한 제 1 또는 2 실시예에서와 중복되는 설명은 생략한다.
먼저, 도 16의 (a)를 참조하면, 상기 a 단계 공정은 최초 성장기판(1600)인 투명한 사파이어 성장기판 상부에 반도체 다층 발광구조체가 형성된다. 상기 반도체 다층 발광구조체는 저온 및 고온 버퍼층(low/high temperature buffering layer;1610), n형 반도체 클래드층(Si-doped semiconductor cladding layer;1620), 반도체 발광 활성층(semiconductor light-emitting active layer; 1630), 마그네슘(Mg)이 도핑된 p형 반도체 클래드층(Mg-doped semiconductor cladding layer; 1640)이 순차적으로 다층구조로 적층/성장되며, 상기 고온 버퍼층(1610)은 실리콘(Si)이 도핑된 그룹 3-5족 질화물계 반도체인 것이 바람직하다. 또한 반도체 다층 발광구조체 박막의 최상층부인 p형 반도체 클래드층(1640) 상부에 고반사성 제 2 오믹접촉 전극(1650), 확산 장벽층을 포함한 제 1 본딩층(1660)을 순차적으로 적층/형성시킨다.
다음, 도 16의 (b)를 참조하면, 상기 b 단계 공정은 반도체 발광소자 제조용 지지기판(1681)을 준비하는 단계이다. 상기 반도체 발광소자 제조용 지지기판(1681)은 전기절연체(electrical insulator)로 형성되는 선택지지기판(1682), 희생층(sacrificial layer; 1684), 상대적으로 두꺼운 두께의 히트 씽크층(heat-sink layer;1686) 및 제 2 본딩층(bonding layer;1688)이 순차적으로 구성된다. 상기 반도체 발광소자 제조용 지지기판(1681)은 히트 씽크층(1686)의 두께를 제외하고는 전술한 제 2 실시예의 반도체 발광소자 제조용 지지기판과 동일하므로, 중복되는 설명은 생략한다.
도 16의 (c)를 참조하면, 다음 c 단계 공정인 웨이퍼 본딩은 열-압축(thermocompressive)방법에 의해서 제 1 웨이퍼와 제 2 웨이퍼를 접합(bonding)한다. 상기 c 단계 공정에서의 열-압축 본딩은 100 내지 600의 온도에서 1Mpa 내지 200Mpa의 압력에서 수행되는 것이 바람직하다.
다음, 도 16의 (d)를 참조하면, 상기 d 단계 공정에서 최초 성장기판(1600)인 투명한 사파이어 기판을 분리(lift-off)시킨다.
다음, 도 16의 (e)를 참조하면, 상기 e 단계 공정에서 후속 공정을 수행한다. 상기 후속 공정은 버퍼층(1610) 또는 n형 반도체 클래드층(1620) 상부에 제 1 오믹접촉 전극 물질 증착 및 열처리 공정을 거쳐서 열적으로 안정한 제 1 오믹접촉 전극(1680)을 형성시키고, Si3N4, SiO2, 또는 각종 전기절연체 물질들 중 적어도 어느 하나 이상을 이용하여 상기 그룹 3족 질화물계 반도체 소자의 표면 또는 측면(side)을 전기적으로 패시베이션(passivation)하는 단계를 추가로 포함하는 것이 더욱 바람직하다.
또한 상기 제 1 오믹접촉 전극(1680)은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO), 투명 전도성 질화물(transparent conducting nitride, TCN) 중 적어도 하나 이상을 포함하는 물질로 형성하는 것이 바람직하다.
다음, 도 16의 (f) 및 (g)을 참조하면, 반도체 발광소자 제조용 지지기판의 정반대 방향에 유기 또는 무기 본딩물질로 임시적인 지지기판(temporary supporting substrate; TSS, 1611)을 부착하고, 희생층(1684)으로 사용된 물질에 따라 결정되는 산, 염기, 또는 염 용액을 이용하여 희생층(1684)을 용해시켜서 선택지지기판(1682)을 화살표 방향(B-B' 방향)을 따라 분리(separation)시켜 제거한다. 다음, 도 16의 (h)를 참조하면, 수직방향으로(AA' 화살표 방향) 절단하여 최종적으로 도 15과 같은 단일화된 발광소자인 LED 칩을 제작한다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 특히 사파이어 성장기판 상부에 그룹 3-5족 질화물계 반도체를 성장함으로써 제작되는 호모에피택셜 그룹 3-5족 질화물계 반도체 성장기판, 그룹 3-5족 질화물계 반도체 다층 박막을 이용한 수직 구조의 레이저다이오드(laser diode) 및 트랜지스터(transistor) 등을 포함한 각종 광전자 소자도 응용이 가능하다는 점도 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해 정해질 수 있을 것이다.

Claims (24)

  1. 전기절연성의 물질로 형성된 선택지지기판(selected supporting substrate);
    상기 선택지지기판의 상부에 적층되어 형성되는 희생층(sacrificial layer);
    상기 희생층의 상부에 적층되어 형성되며 열적 및 전기적 전도율이 높은 금속, 합금, 또는 고용체로 이루어지는 히트 씽크층(heat-sink layer); 및
    상기 히트 씽크층의 상부에 적층되어 형성되는 본딩층을 포함하고,
    수직구조의 반도체 발광소자의 지지기판에 사용되는 반도체 발광소자 제조용 지지기판(prepared supporting substrate).
  2. 제1항에 있어서,
    상기 선택지지기판의 전기절연성 물질은 최초 성장기판(growth substrate)과의 열팽창 계수(thermal expansion coefficient) 차이가 2ppm 이하인 것을 특징으로 하는 반도체 발광소자 제조용 지지기판.
  3. 제1항에 있어서, 상기 선택지지기판의 전기절연성 물질은 사파이어(Al2O3), 질화알루미늄(AlN), MgO, AlSiC, BN, BeO, TiO2, SiO2 및 유리로 이루어진 군으로부터 선택된 단결정, 다결정 또는 비정질 물질임을 특징으로 하는 반도체 반도체 발광소자 제조용 지지기판.
  4. 제1항에 있어서,
    상기 희생층은
    (i) GaN, InGaN, ZnO, InN, In2O3, ITO, SnO2, Si3N4, SiO2, BeMgO 및 MgZnO로 이루어진 군으로부터 선택된 하나 또는 2이상의 물질로서, 질소(nitrogen) 또는 산소(oxygen)와 결합된 단결정, 다결정 또는 비정질상의 물질;
    (ii) 화학적 에칭에 의해 제거 가능한 물질로 이루어진 경우, 화학적 에칭 가능한 금속, 합금, 고용체, 산화물, 질화물 및 고온성 유기물로 구성된 군에서 선택되는 하나 또는 2 이상의 물질;
    (iii) 내열성 접착물질로 이루어진 경우, 내열성접착제, 실리콘 접착제 및 폴리비닐 부티랄 레진으로 구성된 군에서 선택되는 하나 또는 2 이상의 물질;
    (iv) SOG 박막(Spin on Glass)인 경우, 실리케이트 또는 실릭산 타입인 물질;
    (v) SOD(Spin On Dielectrics)인 경우, silicate, siloxane, methyl silsequioxane(MSQ), hydrogen silsequioxane(HSQ), MQS + HSQ, perhydrosilazane(TCPS) 및 polysilazane로 구성된 군에서 선택되는 하나 또는 2이상의 물질; 또는
    (vi) 포토레지스트로 이루어진 경우, AZ 계열, SU-8 계열, TLOR 계열, TDMR 계열, 및 GXR 계열로 구성된 군에서 선택되는 하나 또는 2이상의 물질인 것을 특징으로 하는 반도체 발광소자 제조용 지지기판.
  5. 제1항에 있어서,
    상기 히트 씽크층의 두께는 0.1 마이크론 미터 내지 500 마이크로 미터 이하인 것을 특징으로 하는 반도체 발광소자 제조용 지지기판.
  6. 제1항에 있어서,
    상기 히트 씽크층을 구성하는 금속, 합금 또는 고용체는 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt 및 Si로 이루어진 군으로부터 선택되는 하나 또는 2 이상의 성분을 포함하는 것을 특징으로 하는 반도체 발광소자 제조용 지지기판.
  7. 제1항에 있어서,
    상기 본딩층은 Ga, Bi, In, Sn, Pb, Au, Al, Ag, Cu, Ni, Pd, Si 및 Ge로 이루어진 군으로부터 선택되는 하나 또는 2 이상의 성분을 포함하는 솔더링(soldering) 또는 브레이징(brazing)용 합금 물질임을 특징으로 하는 반도체 발광소자 제조용 지지기판.
  8. 제1항에 있어서,
    상기 선택지지기판의 상부에 적층/형성된 희생층, 히트 씽크층 및 본딩층은 물리적 증착법, 화학적 증착법 또는 전기화학 증착법에 의해 형성되고,
    상기 희생층은 E-빔 증착법(E-beam evaporator), 열 증착법(thermal evaporator), MOCVD(Metal Organic Chemical Vapor Deposition), 스퍼터링(Sputtering) 및 PLD(Pulsed Laser Deposition)법으로 이루어진 군으로부터 선택되는 방법에 의해 형성되며,
    상기 히트 싱크층은 전기도금법(electroplating) 또는 비전기도금(electroless plating)에 의해서 형성되는 것을 특징으로 하는 반도체 발광소자 제조용 지지기판.
  9. 제1항에 있어서,
    상기 반도체 발광 소자 제조용 지지기판의 희생층, 히트 씽크층 및 본딩층 중 적어도 하나 이상의 층이 선택적으로 소정 형상의 모양으로 패터닝되거나,
    상기 반도체 발광 소자 제조용 지지기판의 희생층, 히트 씽크층 및 본딩층이 소정 형상의 모양으로 모두 패터닝되고 선택지지기판도 소정의 깊이까지 식각되는 것을 특징으로 하는 반도체 발광소자 제조용 지지기판.
  10. 제1항에 있어서,
    상기 희생층은 습식 에칭 용액(wet etching solution)에서 용해(dissolution)되는 것을 특징으로 하는 반도체 발광소자 제조용 지지기판.
  11. (a) 최초 성장기판의 상부에 반도체 다층 발광구조체가 적층/성장된 제 1 웨이퍼를 준비하는 단계;
    (b) 반도체 발광소자 제조용 지지기판(prepared supporting substrate)인 제 2 웨이퍼를 준비하는 단계;
    (c) 상기 제 1 웨이퍼의 상부에 상기 제 2 웨이퍼를 본딩하는 단계;
    (d) 상기 본딩된 결과물로부터 제 1 웨이퍼의 최초 성장기판을 분리하는 단계;
    (e) 상기 최초 성장기판이 분리된 제1 웨이퍼의 상부에 제 1 오믹접촉 전극을 형성하고 패시베이션(passivation)하는 단계; 및
    (f) 상기 패시베이션 결과물을 절단하여 단일 칩으로 제작하는 단계를 포함하고,
    상기 제2웨이퍼의 반도체 발광소자 제조용 지지기판은 선택지지기판 위에 희생층, 히트 씽크층 및 본딩층이 순차적으로 적층되어 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  12. 제11항에 있어서,
    상기 (a) 단계에서의 상기 반도체 다층 발광구조체는 n형 반도체 클래드층, 발광 활성층, p형 반도체 클래드층을 구비하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 (a) 단계에서의 반도체 다층 발광구조체를 이루는 각 층은 Inx(GayAl1-y)N(1≥x≥0, 1≥y≥0, x+y> 0)인 조성을 갖는 단결정으로 이루어지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  14. 제11항에 있어서,
    상기 (c) 단계의 웨이퍼 본딩은 열-압축 본딩 방법을 사용하되, 상기 열-압축 본딩 방법은 100 내지 600온도에서 1 내지 200의 압력에서 수행되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  15. 제11항에 있어서,
    상기 (d) 단계의 본딩된 결과물로부터 제 1 웨이퍼의 최초 성장기판을 분리하는 방법은 레이저 빔(laser beam)을 상기 최초 성장기판의 면에 조사(irradiation)하는 레이저 리프트 오프 방법, 기계-화학적 연마(chemo-mechanical polishing) 방법 및 습식식각 용액을 이용한 습식 식각 방법으로 이루어진 군으로부터 선택되는 방법에 의한 것임을 특징으로 하는 반도체 발광소자의 제조 방법.
  16. 제11항에 있어서,
    상기 (f) 단계의 최종적인 단일칩을 제작하는 단계는
    (f1) 반도체 발광소자 제조용 지지기판의 정반대 방향에 유기 또는 무기 본딩 물질로 형성된 임시적인 지지기판(temporary supporting substrate)을 부착하는 단계;와
    (f2) 상기 희생층으로 사용된 물질에 따라 적정한 흡수 파장대를 갖는 레이저 빔을 포함하는 전자기 빛(electromagnetic light)을 선택하여 상기 희생층을 열-화학 분해 반응시켜서 상기 선택지지기판을 분리제거 시키는 단계;와
    (f3) 히트 씽크층의 두께가 기설정된 값보다 두꺼운 경우, 별도의 지지기판의 접합 공정 없이 상기 결과물을 수직방향으로 절단하고,
    히트 씽크층의 두께가 기설정된 값보다 얇은 경우, 전기전도성 금속, 고용체 또는 합금으로 이루어지는 추가의 본딩층을 형성하고, 상기 추가의 본딩층을 이용하여 제 3 지지기판을 상기 히트 씽크층에 접합(bonding)시키는 단계를 거쳐 그 결과물을 수직방향으로 절단하는 단계;를 구비하여, 단일 칩의 반도체 발광소자를 수득하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  17. 제16항에 있어서,
    상기 반도체 발광소자 제조용 지지기판의 히트 씽크층의 두께는 80 마이크론 미터 내지 500 마이크론 미터인 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  18. 제16항에 있어서,
    상기 제 3 지지기판은 열적 및 전기적으로 전도성을 갖는 Si, Ge, SiGe, ZnO, GaN, AlGaN 및 GaAs로 이루어진 군으로부터 선택되는 하나 또는 2 이상의 성분을 포함하는 단결정 또는 다결정 웨이퍼로 형성되거나, Mo, Cu, Ni, Nb, Ta, Ti, Au, Ag, Cr, NiCr, CuW, CuMo 및 NiW로 이루어진 군으로부터 선택되는 성분을 포함하는 금속, 합금, 또는 고용체 호일(foil)로 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  19. 제 11항에 있어서,
    상기 (e) 단계의 제 1 오믹접촉 전극을 형성하는 물질은 Al, Ti, Cr, Ta, Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, In, La, Sn, Si, Ge, Zn, Mg, NiCr, PdCr, CrPt, NiTi, TiN, CrN, SiC, SiCN, InN, AlGaN, InGaN, 희토류 금속 및 합금, 금속성 실리사이드(metallic silicide), 반도체성 실리사이드(semiconducting silicide), CNTNs(carbonnanotube networks), 투명 전도성 산화물(transparent conducting oxide, TCO) 및 투명 전도성 질화물(transparent conducting nitride, TCN)로 이루어진 군으로부터 선택되는 하나 또는 2 이상을 포함하는 물질로 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  20. 제 11항에 있어서,
    상기 (a) 단계에서 제 1 웨이퍼는 성장기판 상부에 적층 성장된 반도체 다층 발광구조체 상부에 광학적인 반사막(optical reflective layer), 전기 절연성막(electrical insulating layer), 확산 장벽막(diffusion barrier layer), 히트 씽크층, 또는 본딩층을 형성하여 준비하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  21. 제20항에 있어서,
    상기 반도체 다층 발광구조체 상부에 형성된 광학적인 반사막(optical reflective layer), 전기 절연성막(electrical insulating layer), 확산 장벽막(diffusion barrier layer), 히트 씽크층, 또는 본딩층은 물리 증기 증착 방법(physical vapor deposition), 화학 증기 증착 방법(chemical vapor deposition), 전기도금법(electro plating) 또는 비전기도금법(electroless plating)으로 형성하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  22. 제11항에 있어서,
    상기 제2웨이퍼에서 선택지지기판 위에 적층되는 희생층은 습식 식각 용액(wet etching solution)에 용해(dissolution)되는 물질로 이루어지고,
    상기 (f) 단계에서 상기 반도체 발광소자 제조용 지지기판의 희생층을 습식 식각 용액에 용해시킴으로써 습식 식각하여 상기 선택지지기판을 분리 및 제거시킨 후 그 결과물을 절단하여 단일칩을 수득하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  23. 제11항에 있어서,
    상기 (e) 단계의 제 1 오믹접촉 전극은 제1웨이퍼의 버퍼층 또는 n형 반도체 클래드층 상면에 형성하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  24. 제11항에 있어서,
    상기 제2웨이퍼의 반도체 발광소자 제조용 지지기판은 제1항 내지 10항 중 어느 한 항에 의한 반도체 발광소자 제조용 지지기판인 것을 특징으로 하는 반도체 발광소자의 제조 방법.
PCT/KR2009/002938 2008-06-02 2009-06-02 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자 Ceased WO2009148253A2 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN200980130052.8A CN102106006B (zh) 2008-06-02 2009-06-02 用于制备半导体发光装置的支撑衬底和使用支撑衬底的半导体发光装置
US12/995,998 US20110127567A1 (en) 2008-06-02 2009-06-02 Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
EP09758506.1A EP2302705B1 (en) 2008-06-02 2009-06-02 Supporting substrate for fabrication of semiconductor light emitting device and semiconductor light emitting device using the same
JP2011512377A JP5189681B2 (ja) 2008-06-02 2009-06-02 半導体発光素子製造用支持基板及びこの支持基板を用いた半導体発光素子
US14/024,129 US8877530B2 (en) 2008-06-02 2013-09-11 Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
US14/481,993 US9224910B2 (en) 2008-06-02 2014-09-10 Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR10-2008-0051397 2008-06-02
KR10-2008-0051396 2008-06-02
KR20080051397 2008-06-02
KR20080051396 2008-06-02
KR10-2008-0068525 2008-07-15
KR10-2008-0068521 2008-07-15
KR1020080068525A KR101231118B1 (ko) 2008-06-02 2008-07-15 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR20080068521A KR101171855B1 (ko) 2008-06-02 2008-07-15 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/995,998 A-371-Of-International US20110127567A1 (en) 2008-06-02 2009-06-02 Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
US14/024,129 Division US8877530B2 (en) 2008-06-02 2013-09-11 Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates

Publications (2)

Publication Number Publication Date
WO2009148253A2 true WO2009148253A2 (ko) 2009-12-10
WO2009148253A3 WO2009148253A3 (ko) 2010-03-18

Family

ID=43608423

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/002938 Ceased WO2009148253A2 (ko) 2008-06-02 2009-06-02 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자

Country Status (5)

Country Link
US (3) US20110127567A1 (ko)
EP (1) EP2302705B1 (ko)
JP (2) JP5189681B2 (ko)
CN (2) CN104538507B (ko)
WO (1) WO2009148253A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790139A (zh) * 2011-05-19 2012-11-21 易美芯光（北京）科技有限公司 基于蓝宝石剥离的薄膜GaN芯片的制造方法
JP2014515183A (ja) * 2011-03-22 2014-06-26 マイクロン テクノロジー， インク． めっきされた支持基板を有する固体光電子素子
CN102790139B (zh) * 2011-05-19 2016-12-14 易美芯光（北京）科技有限公司 基于蓝宝石剥离的薄膜GaN芯片的制造方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
DE102005022017B3 (de) * 2005-05-12 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
US8716723B2 (en) * 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) * 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8580593B2 (en) * 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
WO2011040703A2 (ko) * 2009-09-30 2011-04-07 주식회사 세미콘라이트 반도체 발광소자
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
CN102790137B (zh) * 2011-05-19 2016-08-31 晶能光电（江西）有限公司 GaN基薄膜芯片的制备方法
EP2711991A4 (en) * 2011-05-19 2015-05-20 Lattice Power Jiangxi Corp METHOD FOR PRODUCING A FILM CHIP ON GALLIUM NITRIDE BASE
CN102790138B (zh) * 2011-05-19 2016-08-31 易美芯光（北京）科技有限公司 一种GaN基薄膜芯片的生产方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US8574938B2 (en) * 2011-07-19 2013-11-05 Ncku Research And Development Foundation Using isolated epitaxial structures in glue bonding for multiple group-III nitride LEDS on a single substrate
US20130023073A1 (en) * 2011-07-19 2013-01-24 Phostek, Inc. Using non-isolated epitaxial structures in glue bonding for multiple group-iii nitride leds on a single substrate
US9184338B2 (en) * 2011-09-28 2015-11-10 Bbsa Limited Semiconductor device and method of manufacturing the same
WO2013049614A1 (en) * 2011-09-30 2013-04-04 Microlink Devices, Inc. Light emitting diode fabricated by epitaxial lift-off
DE112012004373T5 (de) * 2011-10-18 2014-07-10 Fuji Electric Co., Ltd Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung
WO2013057617A1 (en) * 2011-10-21 2013-04-25 Koninklijke Philips Electronics N.V. Low warpage wafer bonding through use of slotted substrates
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
JP5889642B2 (ja) * 2012-01-18 2016-03-22 株式会社ディスコ 光デバイスウエーハの加工方法
WO2013121289A2 (en) * 2012-02-14 2013-08-22 Qunano Ab Gallium nitride nanowire based electronics
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
EP2677557A1 (en) * 2012-06-21 2013-12-25 Industrial Technology Research Institute Method for bonding LED wafer, method for manufacturing LED chip and bonding structure
WO2014005102A1 (en) * 2012-06-28 2014-01-03 Microlink Devices, Inc. High efficiency, lightweight, flexible solar sheets
CN102800585B (zh) * 2012-07-09 2015-09-09 厦门飞德利照明科技有限公司 一种发光二极管的电铸制造方法
JP5876386B2 (ja) * 2012-07-19 2016-03-02 日本電信電話株式会社 窒化物半導体装置の製造方法
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
CN103887218B (zh) * 2012-12-21 2018-03-09 晶能光电（常州）有限公司 一种GaN基白光倒装芯片的制备方法
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
KR102071034B1 (ko) * 2013-02-28 2020-01-29 서울바이오시스 주식회사 질화물 기판 제조 방법
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
CN110911431A (zh) * 2013-06-29 2020-03-24 西奥尼克斯股份有限公司 浅槽纹理区域和相关方法
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
US9450147B2 (en) * 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
KR102259259B1 (ko) 2014-10-14 2021-06-02 삼성전자주식회사 가변 저항 메모리 장치의 제조 방법
WO2016064697A1 (en) * 2014-10-23 2016-04-28 Glo Ab Wafer scale integration of red, green, and blue leds
KR102245360B1 (ko) * 2014-11-28 2021-04-28 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 그 제조방법
US10020418B2 (en) * 2015-03-25 2018-07-10 International Business Machines Corporation Simplified process for vertical LED manufacturing
US10211384B2 (en) 2016-03-28 2019-02-19 Samsung Electronics Co., Ltd. Light emitting diode apparatus and manufacturing method thereof
US10062803B2 (en) 2016-03-29 2018-08-28 X Development Llc Micro-size devices formed by etch of sacrificial epitaxial layers
KR102687092B1 (ko) * 2016-10-27 2024-07-22 엘지디스플레이 주식회사 표시장치 및 그 제조방법
DE102016124646A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
CN106611809B (zh) * 2017-01-11 2018-09-25 东莞市中镓半导体科技有限公司 一种用于GaN生长的具有隔离保护层的复合衬底制备方法
DE102017103164A1 (de) 2017-02-16 2018-08-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US10340251B2 (en) * 2017-04-26 2019-07-02 Nxp Usa, Inc. Method for making an electronic component package
US10748881B2 (en) * 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
CN108417692A (zh) * 2018-04-19 2018-08-17 如皋市大昌电子有限公司 一种发光二极管芯片及其制备方法
CN108553089B (zh) * 2018-05-14 2021-05-11 武汉华威科智能技术有限公司 一种基于牺牲层工艺的表皮传感器制备方法及制备的产品
DE102018126936A1 (de) 2018-10-29 2020-04-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
JP7139886B2 (ja) * 2018-10-30 2022-09-21 Ａｇｃ株式会社 孔を有するガラス基板の製造方法、およびアニール用ガラス積層体
CN114361064B (zh) * 2021-12-13 2025-07-11 湖北芯映光电有限公司 一种巨量转移方法、集成板封装方法和集成板
JP2024000195A (ja) * 2022-06-20 2024-01-05 キオクシア株式会社 半導体装置の製造方法
JP2024000113A (ja) 2022-06-20 2024-01-05 キオクシア株式会社 半導体装置の製造方法
US20240282884A1 (en) * 2023-02-16 2024-08-22 Lumileds Llc Led device formation using releasable inorganic wafer bond
CN116053368A (zh) * 2023-04-03 2023-05-02 南昌凯捷半导体科技有限公司 一种带有ZnO牺牲层的红光LED芯片及其制作方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
DE60042187D1 (de) * 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
JP4753460B2 (ja) * 2000-08-16 2011-08-24 株式会社クリエイティブ テクノロジー 静電チャック及びその製造方法
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
JP3607643B2 (ja) * 2001-07-13 2005-01-05 松下電器産業株式会社 マルチキャリア送信装置、マルチキャリア受信装置、およびマルチキャリア無線通信方法
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
JP2006324685A (ja) * 2002-07-08 2006-11-30 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
CN1781195A (zh) * 2003-03-18 2006-05-31 克利斯托光子学公司 Ⅲ族氮化物器件的制作方法以及由其制作的器件
KR100483049B1 (ko) * 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
JP5142523B2 (ja) * 2003-06-04 2013-02-13 チェオル ユー，ミュング 縦型構造複合半導体装置
JP2005056957A (ja) * 2003-07-31 2005-03-03 Shin Etsu Handotai Co Ltd 発光素子の製造方法および仮支持貼り合わせ体
JP2005109208A (ja) * 2003-09-30 2005-04-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2005277372A (ja) * 2004-02-25 2005-10-06 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
TWI288486B (en) * 2004-03-17 2007-10-11 Epistar Corp Light-emitting diode and method for manufacturing the same
JP2005347714A (ja) * 2004-06-07 2005-12-15 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
JP2006086361A (ja) * 2004-09-16 2006-03-30 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
US7259402B2 (en) * 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
TWI246757B (en) * 2004-10-27 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink and fabrication method thereof
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
US7462502B2 (en) * 2004-11-12 2008-12-09 Philips Lumileds Lighting Company, Llc Color control by alteration of wavelength converting element
KR101047762B1 (ko) * 2005-02-21 2011-07-07 엘지이노텍 주식회사 질화갈륨 박막으로부터 기판을 분리하는 방법
KR100631905B1 (ko) * 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
JP2006303034A (ja) * 2005-04-18 2006-11-02 Sanyo Electric Co Ltd 窒化物系半導体素子の作製方法
KR101166922B1 (ko) * 2005-05-27 2012-07-19 엘지이노텍 주식회사 발광 다이오드의 제조 방법
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
JP4655209B2 (ja) * 2005-07-04 2011-03-23 日立電線株式会社 貼り合せ体の製造方法、及び半導体装置の製造方法、並びに半導体装置
US20070025407A1 (en) * 2005-07-29 2007-02-01 Koelle Bernhard U Long-wavelength VCSEL system with heat sink
CN100474642C (zh) * 2005-10-27 2009-04-01 晶能光电（江西）有限公司 含有金属铬基板的铟镓铝氮半导体发光元件及其制造方法
CN101882656B (zh) * 2005-10-29 2014-03-12 三星显示有限公司 半导体器件及其制造方法
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
US7446017B2 (en) * 2006-05-31 2008-11-04 Freescale Semiconductor, Inc. Methods and apparatus for RF shielding in vertically-integrated semiconductor devices
EP2458652B1 (en) * 2006-06-23 2023-08-02 LG Electronics Inc. Method of making light emitting diodes having vertical topology
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
JP2008042143A (ja) * 2006-08-10 2008-02-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP2008098336A (ja) * 2006-10-11 2008-04-24 Stanley Electric Co Ltd 半導体発光素子およびその製造方法
KR100886110B1 (ko) 2006-12-08 2009-02-27 고려대학교 산학협력단 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR100916366B1 (ko) 2006-12-08 2009-09-11 고려대학교 산학협력단 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
CN101295758B (zh) * 2007-04-29 2013-03-06 晶能光电（江西）有限公司 含有碳基衬底的铟镓铝氮发光器件以及其制造方法
WO2009120044A2 (ko) * 2008-03-27 2009-10-01 Song June O 발광소자 및 그 제조방법
WO2009128669A2 (ko) * 2008-04-16 2009-10-22 엘지이노텍주식회사 발광 소자 및 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None
See also references of EP2302705A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014515183A (ja) * 2011-03-22 2014-06-26 マイクロン テクノロジー， インク． めっきされた支持基板を有する固体光電子素子
US9496454B2 (en) 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
US10483481B2 (en) 2011-03-22 2019-11-19 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
US12557434B2 (en) 2011-03-22 2026-02-17 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
CN102790139A (zh) * 2011-05-19 2012-11-21 易美芯光（北京）科技有限公司 基于蓝宝石剥离的薄膜GaN芯片的制造方法
CN102790139B (zh) * 2011-05-19 2016-12-14 易美芯光（北京）科技有限公司 基于蓝宝石剥离的薄膜GaN芯片的制造方法

Also Published As

Publication number Publication date
JP5189681B2 (ja) 2013-04-24
US20110127567A1 (en) 2011-06-02
EP2302705A2 (en) 2011-03-30
CN102106006A (zh) 2011-06-22
CN102106006B (zh) 2014-12-10
CN104538507B (zh) 2017-08-15
CN104538507A (zh) 2015-04-22
JP2013070111A (ja) 2013-04-18
WO2009148253A3 (ko) 2010-03-18
EP2302705B1 (en) 2018-03-14
EP2302705A4 (en) 2014-10-08
US9224910B2 (en) 2015-12-29
JP2011522436A (ja) 2011-07-28
US8877530B2 (en) 2014-11-04
US20140377895A1 (en) 2014-12-25
US20140065746A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
WO2011065723A2 (ko) 수직구조 반도체 발광소자 및 그 제조방법
US8946745B2 (en) Supporting substrate for manufacturing vertically-structured semiconductor light-emitting device and semiconductor light-emitting device using the supporting substrate
US9224910B2 (en) Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
WO2009145483A2 (ko) 발광 소자 및 그 제조방법
WO2009128669A2 (ko) 발광 소자 및 그 제조방법
WO2016137220A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
KR100916366B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR20090100230A (ko) 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
KR100999548B1 (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
KR100886110B1 (ko) 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법
KR101231118B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR101171855B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
WO2017082622A1 (ko) 자외선 발광소자 및 발광소자 패키지
WO2024117715A1 (ko) 초박형 반도체 다이의 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980130052.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09758506

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2011512377

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009758506

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12995998

Country of ref document: US