WO2010143876A2 - 반도체 검증용 적층형 ｆｐｇａ 보드 - Google Patents

반도체 검증용 적층형 ｆｐｇａ 보드 Download PDF

Info

Publication number
WO2010143876A2
WO2010143876A2 PCT/KR2010/003686 KR2010003686W WO2010143876A2 WO 2010143876 A2 WO2010143876 A2 WO 2010143876A2 KR 2010003686 W KR2010003686 W KR 2010003686W WO 2010143876 A2 WO2010143876 A2 WO 2010143876A2
Authority
WO
WIPO (PCT)
Prior art keywords
board
fpga
connector
semiconductor
verification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2010/003686
Other languages
English (en)
French (fr)
Other versions
WO2010143876A3 (ko
Inventor
국일호
박종진
한창석
강성태
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VRINSIGHT CO Ltd
Original Assignee
VRINSIGHT CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VRINSIGHT CO Ltd filed Critical VRINSIGHT CO Ltd
Priority to US13/377,591 priority Critical patent/US20120105091A1/en
Publication of WO2010143876A2 publication Critical patent/WO2010143876A2/ko
Publication of WO2010143876A3 publication Critical patent/WO2010143876A3/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences

Definitions

  • the present invention relates to a multilayer FPGA board for semiconductor verification, and more particularly, to an FPGA board for semiconductor verification for a flexible connection structure of a board for verifying a semiconductor design using a plurality of FPGAs.
  • FPGA component devices are used to validate large designs.
  • a field programmable gate array is a semiconductor device that includes programmable logic elements and programmable internal lines. Programmable logic elements can be programmed by duplicating basic logic gate functions such as AND, OR, XOR, NOT, more complex decoders, or computational functions. Most FPGAs also include a simple flip-flop or memory element in more complete memory blocks in programmable logic elements (also called logic blocks in FPGAs).
  • PLDs programmable logic devices
  • PCB board configured for semiconductor design verification should be disassembled to recycle expensive FPGA device after verification work is completed for the purpose, but FPGA with high capacity logic circuit is a highly integrated package part with more than 1,000 pins. There is a high risk of breakdown.
  • the PCB board of the existing semiconductor design verification system uses a large number of highly integrated FPGA devices with more than 1,000 input / output pins arranged in a two-dimensional plane and then wires to manufacture the PCB board.
  • the wiring between the FPGA devices becomes very long, causing overall system performance degradation.
  • the conventional semiconductor verification system PCB board in which the FPGA device is disposed in a two-dimensional plane occupies a very large area in order to secure the area of the layout wiring.
  • An object of the present invention to solve the above problems is to provide an FPGA board that can secure the flexibility of the connection by configuring a common connector to a plurality of FPGA boards and connecting them in multiple layers.
  • an object of the present invention is to provide a verification board that can easily control the flow of signals by connecting a switching board between stacked FPGA boards through a common connector.
  • an object of the present invention is to solve the problem of spatial constraints.
  • connection between stacked FPGAs maintains the performance of a system board for verifying semiconductor designs including multiple FPGAs by maintaining a uniform but short wiring length in the form of a bus having a wider bit width than a connection arranged in a plane.
  • the purpose is to improve.
  • the present invention provides a programmable logic device (PLD) board for verifying a semiconductor design, the FPGA chip having a logic circuit for verifying a semiconductor and a plurality of signals for inputting / outputting signals thereto.
  • PLD programmable logic device
  • At least one FPGA board having a connector and a switching board having a connector at a position corresponding to the connector and selectively connecting a signal between a plurality of the FPGA boards, the FPGA board and the switching board It is characterized by verifying the semiconductor design by connecting in a multi-layer array through each provided connector.
  • the connector characterized in that provided with each of the eight FPGA board and the switching board.
  • the FPGA board is characterized in that each has a power input unit.
  • the connector is characterized by being provided with a 180-pin connector.
  • the connector, the FPGA board and the switching board is characterized in that it has a connector corresponding to the connector on the upper and lower sides so as to be connected between the connector when stacked.
  • the connector for connecting the FPGA board and the switching board to have the same connector as the connector to output the signal to the outside, and further comprises an expansion board having an input and output pin that can be output from this connector It is characterized by.
  • the semiconductor board is provided with a connector for mounting the FPGA board and the switching board, characterized in that it further comprises a base board for connecting the secondary board including the display board and the memory board.
  • a programmable logic device (PLD) board for verifying a semiconductor design includes an FPGA chip having a logic circuit for semiconductor verification and an FPGA board having a plurality of connectors for inputting / outputting signals therein.
  • PLD programmable logic device
  • at least two FPGA boards may be connected to each other through a connector provided in the FPGA board to connect signals between the boards.
  • the apparatus may further include a switching board having a connector corresponding to the connector provided in the FPGA board and installed between the FPGA board to selectively connect signals.
  • the present invention constructed and operated as described above does not cause the damage of the device by connecting each FPGA board in a stacked manner without disassembling the expensive FPGA device from the PCB board, and it is very easy to modify and modify.
  • FIG. 1 is a schematic diagram of an FPGA board for semiconductor verification according to the prior art
  • FIG. 2 is a schematic configuration diagram of a stacked FPGA board for semiconductor verification according to the present invention.
  • FIG. 3 is a perspective view of an FPGA board of a stacked FPGA board for semiconductor verification according to the present invention
  • FIG. 4 is a plan view showing a switching board of a stacked FPGA board for semiconductor verification according to the present invention.
  • 5 to 7 are cross-sectional views showing a coupling state of a stacked FPGA board for semiconductor verification
  • FIGS. 8 and 9 are perspective views showing the expansion board of the stacked FPGA board for semiconductor verification
  • FIG. 10 is a perspective view showing an adapter board of a stacked FPGA board for semiconductor verification
  • FIG. 11 is a plan view and a cross-sectional view showing a multilayer FPGA board and a base board for semiconductor verification according to the present invention.
  • FPGA board 110 FPGA
  • switching element 220 connector
  • FIG. 2 is a schematic configuration diagram of a semiconductor FPGA stacked semiconductor board according to the present invention
  • Figure 3 is a perspective view of the FPGA board of the semiconductor FPGA stacked semiconductor board according to the present invention
  • Figure 4 is a semiconductor verification stacked circuit according to the present invention
  • 5 to 7 are cross-sectional views illustrating a coupling state of a multilayer FPGA board for semiconductor verification
  • FIGS. 8 and 9 are perspective views illustrating an expansion board of a multilayer FPGA board for semiconductor verification
  • FIG. 10 is a semiconductor verification board.
  • Fig. 11 is a perspective view showing an adapter board of a stacked FPGA board for the present invention
  • Fig. 11 is a plan view and a cross-sectional view showing a stacked FPGA board and a base board for semiconductor verification according to the present invention.
  • a programmable logic device (PLD) board for verifying a semiconductor design comprising: an FPGA chip having a logic circuit for verifying a semiconductor and at least one connector having a plurality of connectors for inputting / outputting signals thereto And a switching board having a connector at a position corresponding to the FPGA board and the connector and selectively connecting signals between a plurality of the FPGA boards, the multilayer board through connectors provided on the FPGA board and the switching board, respectively. It is characterized by verifying the semiconductor design by connecting in an array.
  • the FPGA board 100 is a high-density FPGA device is mounted on the PCB, and after writing a program designed to verify the semiconductor design on the FPGA device 110 to check the operation of the semiconductor design. At this time, as the capacity of the logical circuit required for verifying the operation becomes enormous, a plurality of FPGA boards are used. In the present invention, a plurality of connectors 120 having a common standard are provided in the FPGA board.
  • the connector 120 is to secure the connectivity between the plurality of FPGA boards and the switching board 200 described below, and the connection pins of the connector are electrically connected to the pins of the FPGA device 110.
  • the connector 120 is connected to a plurality of connectors in a mutually corresponding form as a connector structure capable of being connected up / down.
  • the connector 120 by using eight 180-pin connectors on one FPGA board, signal input / output of 1440 pins can be secured.
  • the FPGA board includes a power supply unit (unsigned) for receiving power and a plurality of component elements for input / output signal processing, and a code setting unit for identifying a code (ID) according to each FPGA board ( Unsigned) is configured in a switch system.
  • the switching board 200 is a board for switching signals when a plurality of FPGA boards are coupled to each other, and the switching board 200 includes a connector 220 having the same specifications as the connector 120 configured on the FPGA board.
  • the switching board 200 is provided with a plurality of switching elements 210 can be implemented to be automatically controlled through a control such as manual switching (switching) or a program by the user, in the present invention, for example, a passive implementation Although implemented by applying a dip switch device for, it is not limited thereto.
  • the switching element 210 may be provided to correspond to the eight connectors 220 provided on the switching board like the FPGA board to block a signal transmitted through each connector.
  • the connector 220 is different from the connector 120 provided in the FPGA board, in the case of the switching board, the pins provided at the upper and lower ends of the connector are configured to be connected via a switching element.
  • the upper and lower pins have a directly connected structure.
  • the switching device can block partial signals of the FPGA device as needed, thereby flexibly controlling the inter-board signal flow.
  • the switch board can be flexibly applied, such as changing the design or recycling to another design by configuring the connection or disconnection of the signal line arbitrarily programmable.
  • the FPGA board 100 and the switching board 200 configured as described above may be easily expanded by stacking the connectors 120 and 220.
  • an expansion board 300 that can extend the signal line so as to check the signal processed between the board from the outside.
  • the expansion board is connected between the connector connecting the FPGA board and the switching board, which is also provided with the same standard as the connector and can output a signal to the outside through a plurality of connection terminals 310 connected thereto.
  • connection terminal 310 is provided with a pin number corresponding to the connector having 180 pins, a plurality of connection terminals larger than the connector for ease of passive expansion. An electric cable can be connected here.
  • an adapter board 400 for securing a gap between the stacked FPGA board or the switching board is further provided.
  • the adapter board is simply to maintain the spacing when connecting expansion boards between the boards and to connect the connectors.
  • the connectors are prepared with the same specifications as the connectors provided on the FPGA board or the switching board.
  • the base board 500 may further include a secondary board necessary for mounting the FPGA board and the switching board and performing the final semiconductor design verification.
  • the base board includes a connector of a common standard mounted on a PCB board to mount the FPGA board and the switching board, and includes a display board, a memory board, an audio board, a controller board, etc., which are not shown in the drawing but required for verification and verification. This is for connecting the secondary board.
  • all of the subsidiary boards are connected through a connector of a common standard, and thus a plurality of connectors are mounted on the base board.
  • the present invention configured as described above can be connected by stacking the FPGA board with a connector of a common standard and freely control the flow of signals through the switching board. The problem can be solved.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 설계물 검증용 프로토 타이핑 시스템의 적층형 ＦＰＧＡ 보드에 관한 것으로, 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서, 반도체 검증을 위한 논리회로가 내장된 FPGA칩과 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 적어도 하나 이상의 FPGA 보드 및 상기 커넥터와 연결 가능하게 대응하는 위치에 커넥터가 구비되고, 다수의 상기 FPGA 보드간에 신호를 선택적으로 연결하는 스위칭 보드를 포함하고, 상기 FPGA 보드와 상기 스위칭 보드에 각각 구비된 커넥터를 통해 다층 배열로 연결하여 반도체 설계물을 검증하는 것을 특징으로 한다. 이와 같이 구성되는 본 발명은 보드간에 유연한 연결과 배선설계의 어려움, 공간적 제약의 문제점 등 기존 방식의 다양한 문제점을 해소할 수 있는 효과가 있다.

Description

반도체 검증용 적층형 ＦＰＧＡ 보드
본 발명은 반도체 검증용 적층형 FPGA 보드에 관한 것으로, 다수의 FPGA를 이용한 반도체 설계물의 검증용 보드의 유연성 있는 연결 구조를 위한 반도체 검증용 FPGA 보드에 관한 것이다.
오늘날 시스템 반도체 설계의 규모가 방대해 짐에 따라 대규모 설계물에 대한 검증의 필요성으로 FPGA 부품 소자가 사용된다.
FPGA(field programmable gate array, 프로그래머블 게이트 어레이)는 프로그래머블 논리 요소와 프로그래밍 가능 내부선이 포함된 반도체 소자이다. 프로그래머블 논리요소는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능이 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그램밍 할 수 있다. 대부분의 FPGA는 프로그래밍 가능 논리 요소(FPGA 식으로는 논리 블록이라도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소도 포함하고 있다.
이를 사용하여 반도체 설계물의 검증을 위한 PLD(Programmable Logic Device)는 PLD에 저장할 회로의 크기가 커짐에 따라 고집적 FPGA를 사용하여야 하며 이것은 매우 고가의 반도체 부품으로 재활용의 필요성이 매우 높다. 반도체 설계물 검증을 위하여 구성한 PCB 보드는 해당 용도에 맞게 제작되어 검증 작업이 완료된 이후 고가의 FPGA 소자를 재활용하기 위하여 해체하여야 하지만 고용량 논리회로가 내장된 FPGA는 1천개 이상의 핀을 갖는 고집적 패키지 부품임으로 해체 시 고장의 우려가 매우 높다.
기존의 반도체 설계물 검증용 시스템의 PCB보드는 1천개 이상의 입출력 핀이 밀집된 고집적 FPGA 소자를 다수 사용하여 2차원 평면에 배치 한 후 배선하여 PCB 보드를 제작한다. 밀집된 입출력 핀을 갖는 다수의 고집적 FPGA를 2차원 평면에 배치된 경우 FPGA 소자 사이의 배선이 매우 길어져 전체적인 시스템 성능 저하의 원인이 된다.
앞서 설명한 바와 같이 배치와 배선의 제약은 FPGA 소자 사이의 수많은 배선을 요구하는 반도체 설계물 검증용 시스템 보드 구성 요건을 충분히 반영하지 못한다. 또한 검증 과정에서 반도체 설계물의 변경은 빈번하나, 고정된 배치와 배선으로 인하여 제작된 고밀도 PCB는 수정이 불가하여 PCB의 재 제작이 요구되어 매우 비효율적이며, PCB의 재 제작 시 고가의 FPGA 의 해체 고정에서 고장의 우려가 매우 높다.
또한, PCB상에 반영되지 못한 배선의 제약은 별도의 케이블로서 해결하기도 하지만 케이블 선 갯수의 제약이 있다. 밀집된 케이블을 사용하기 위해서는 특수 구조의 연결 기구물(커넥터)의 제작이 필요하며 케이블 길이를 임의로 조절하기 어려울 뿐만 아니라, 신호 왜곡을 야기시키며 연결선의 전기적 특성을 보장하기 위한 방안이 필요하다.
또한, FPGA 소자를 2차원 평면에 배치한 기존의 반도체 검증 시스템 PCB 보드는 배치 배선의 영역을 확보하기 위하여 매우 넓은 평면적을 차지하기 때문에 공간적 제약의 문제점이 따르는 등 다양한 어려움이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 다수의 FPGA 보드에 공통 커넥터를 구성하고 이를 다층 연결함으로써 연결의 유연성을 확보할 수 있는 FPGA 보드를 제공하고자 하는데 그 목적이 있다.
또한, 적층된 FPGA 보드간에 스위칭 보드를 공통 커넥터를 통해 연결함으로써 신호의 흐름을 용이하게 제어할 수 있는 검증용 보드를 제공하고자 하는데 그 목적이 있다.
또한, 수직 연결된 FPGA 사이에 연결된 입출력 신호를 임의로 분리할 수 있는 방법을 제공함으로써 다수의 FPGA들을 적층 시키는 것이 가능하게 되므로 공간적 제약의 문제를 해소시키는데 목적이 있다.
또한, 적층된 FPGA 사이의 연결은 평면상에 배치한 연결에 비하여 넓은 비트 폭을 갖는 버스 형태의 배선 길이를 균일하면서도 짧은 배선길이를 유지함으로써 다수 FPGA를 포함한 반도체 설계물 검증용 시스템 보드의 성능을 향상 시키는데 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서, 반도체 검증을 위한 논리회로가 내장된 FPGA칩과 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 적어도 하나 이상의 FPGA 보드 및 상기 커넥터와 연결 가능하게 대응하는 위치에 커넥터가 구비되고 다수의 상기 FPGA 보드간에 신호를 선택적으로 연결하는 스위칭 보드를 포함하고, 상기 FPGA 보드와 상기 스위칭 보드에 각각 구비된 커넥터를 통해 다층 배열로 연결하여 반도체 설계물을 검증하는 것을 특징으로 한다.
또한, 상기 커넥터는, 상기 FPGA 보드와 스위칭 보드에 각각 8개씩 구비되는 것을 특징으로 한다.
또한, 상기 FPGA 보드는, 각각에 전원입력부를 구비하는 것을 특징으로 한다.
또한, 상기 커넥터는, 180핀 커넥터로 구비되는 것을 특징으로 한다.
또한, 상기 커넥터는, 상기 FPGA 보드와 스위칭 보드가 적층 시 커넥터간에 연결되도록 상하면 양측으로 커넥터에 대응하는 커넥터를 갖는 것을 특징으로 한다.
또한, 상기 FPGA 보드와 스위칭 보드를 연결하기 위한 커넥터 사이에 그 신호를 외부로 출력하기 위하여 상기 커넥터와 동일한 커넥터를 가지며, 이 커넥터에서 출력될 수 있는 입출력핀을 구비한 확장보드를 더 포함하여 구성되는 것을 특징으로 한다.
또한, 반도체 설계물 검증을 위하여 상기 FPGA 보드와 스위칭 보드를 탑재시키기 위한 커넥터를 구비하고, 디스플레이 보드와 메모리 보드를 포함하는 부수보드를 연결하는 베이스 보드를 더 포함하는 것을 특징으로 한다.
또한, 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서, 반도체 검증을 위한 논리회로가 내장된 FPGA칩과 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 FPGA 보드로 구성되고, 상기 FPGA 보드에 구비된 커넥터를 통하여 적어도 2개 이상의 FPGA보드를 연결하여 보드간에 신호를 연결시키는 것을 특징으로 한다.
또한, 상기 FPGA 보드에 구비되는 상기 커넥터와 연결 가능하게 대응하는 커넥터가 구비되고 상기 FPGA 보드 사이에 설치되어 신호를 선택적으로 연결하는 스위칭 보드를 더 포함하여 구성되는 것을 특징으로 한다.
상기와 같이 구성되고 작용되는 본 발명은 고가의 FPGA 소자를 PCB보드에서 해체하지 않고 각각의 FPGA 보드를 적층 방식으로 연결함에 따라 소자의 손상을 일으키지 않으며, 수정 및 개조가 매우 용이한 이점이 있다.
또한, 다층 배열 구조로 유연한 연결성을 확보할 수 있으며, 스위칭 보드를 통해 한 층 용이한 검증 보드를 제공할 수 있는 효과가 있다.
또한, 수직으로 다층 배치되는 구조에 의해 공간적 제약의 문제점을 해소할 수 있어 좁은 공간에서 사용이 가능한 이점이 있다.
또한, 기존의 2차원적 FPGA 보드 설계 시 발생되는 복잡한 배선의 문제점을 해소할 수 있는 이점이 있다.
도 1은 종래기술에 따른 반도체 검증용 FPGA 보드의 개략도,
도 2는 본 발명에 따른 반도체 검증용 적층형 FPGA 보드의 개략적인 구성도,
도 3은 본 발명에 따른 반도체 검증용 적층형 FPGA 보드의 FPGA 보드는 나타낸 사시도,
도 4는 본 발명에 따른 반도체 검증용 적층형 FPGA 보드의 스위칭 보드를 나타낸 평면도,
도 5 내지 7는 반도체 검증용 적층형 FPGA 보드의 결합 상태를 나타낸 단면도,
도 8와 9는 반도체 검증용 적층형 FPGA 보드의 확장보드를 나타낸 사시도,
도 10은 반도체 검증용 적층형 FPGA 보드의 아답터 보드를 나타낸 사시도,
도 11은 본 발명에 따른 반도체 검증용 적층형 FPGA 보드와 베이스 보드를 나타낸 평면도와 단면도.
<도면의 주요부분에 대한 부호의 설명>
100 : FPGA 보드 110 : FPGA
120 : 커넥터 200 : 스위칭 보드
210 : 스위칭 소자 220 : 커넥터
300 : 확장보드 400 : 아답터 보드
500 : 베이스보드
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 검증용 적층형 FPGA 보드의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 검증용 적층형 FPGA 보드의 개략적인 구성도, 도 3은 본 발명에 따른 반도체 검증용 적층형 FPGA 보드의 FPGA 보드는 나타낸 사시도, 도 4는 본 발명에 따른 반도체 검증용 적층형 FPGA 보드의 스위칭 보드를 나타낸 평면도, 도 5 내지 7는 반도체 검증용 적층형 FPGA 보드의 결합 상태를 나타낸 단면도, 도 8와 9는 반도체 검증용 적층형 FPGA 보드의 확장보드를 나타낸 사시도, 도 10은 반도체 검증용 적층형 FPGA 보드의 아답터 보드를 나타낸 사시도, 도 11은 본 발명에 따른 반도체 검증용 적층형 FPGA 보드와 베이스 보드를 나타낸 평면도와 단면도이다.
본 발명에 따른 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서, 반도체 검증을 위한 논리회로가 내장된 FPGA칩과 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 적어도 하나 이상의 FPGA 보드 및 상기 커넥터와 연결 가능하게 대응하는 위치에 커넥터가 구비되고 다수의 상기 FPGA 보드간에 신호를 선택적으로 연결하는 스위칭 보드를 포함하고, 상기 FPGA 보드와 상기 스위칭 보드에 각각 구비된 커넥터를 통해 다층 배열로 연결하여 반도체 설계물을 검증하는 것을 특징으로 한다.
FPGA 보드(100)는 고집적 FPGA 소자가 PCB에 실장된 것으로, 반도체 설계물 검증을 위한 설계된 프로그램을 상기 FPGA 소자(110)에 라이팅시킨 후 반도체 설계물의 동작 여부를 확인하게 된다. 이때 동작여부 검증을 위해 필요한 논리적 회로의 용량이 방대해짐에 따라 다수의 FPGA 보드가 사용되는데, 본 발명에서는 FPGA 보드에 공통규격인 다수의 커넥터(120)가 구비되어 있다.
상기 커넥터(120)는 다수의 FPGA 보드와 후술한 스위칭 보드(200)의 연결성을 확보하기 위한 것으로, 커넥터의 연결핀은 상기 FPGA 소자(110)의 핀과 전기적으로 연결된다.
여기서 상기 커넥터(120)는 상/하 연결 가능한 커넥터 구조로써 상호 대응한 형태로 다수의 커넥터와 적층 연결된다. 본 발명에서는 180핀을 가지는 커넥터를 하나의 FPGA 보드에 8개 사용함으로써 1440핀의 신호 입/출력을 확보할 수 있다.
또한, 상기 FPGA 보드에는 전원을 입력받기 위한 전원부(미부호)와 입/출력되는 신호 처리를 위한 다수의 부품소자들이 구성되고, 각각의 FPGA 보드에 따른 코드(아이디) 식별을 위한 코드설정부(미부호)가 스위치 방식으로 구성된다.
스위칭 보드(200)는 다수의 FPGA 보드 결합 시 신호 스위칭을 위한 보드로써, 상기 FPGA 보드에 구성된 커넥터(120)와 동일한 규격의 커넥터(220)가 구비된다.
상기 스위칭 보드(200)는 다수의 스위칭 소자(210)가 구비되어 사용자에 의한 수동적 스위칭(switching)이나 프로그램 등의 컨트롤을 통해 자동적으로 제어할 수 있도록 구현할 수 있으며, 본 발명에서는 일예로 수동적 구현을 위한 딥(Dip)스위치 소자를 적용하여 구현하였으나, 이에 한정하는 것은 아니다.
이때 상기 스위칭 소자(210)는 FPGA 보드와 마찬가지로 스위칭 보드에 구비된 8개의 커넥터(220)와 대응하게 구비되어 각각의 커넥터를 통해 전송되는 신호를 차단할 수 있다. 여기서 상기 커넥터(220)가 FPGA 보드에 구비된 커넥터(120)와 다른 점은 스위칭 보드의 경우 커넥터의 상/하에 구비된 핀이 스위칭 소자를 경유하여 연결되도록 구성되나, FPGA 보드에 구비된 커넥터의 상하 핀들은 직접 연결된 구조를 갖게 된다.
따라서 상기 스위칭 소자에 의해 필요에 따라 FPGA 소자의 부분적 신호를 차단할 수 있어, 보드간 신호 흐름을 유연하게 제어할 수 있다.
본 발명에 따른 상기 FPGA 보드는 단순히 적층하였을 경우 2개의 보드를 적층하여 사용하는 것이 바람직하다.
4장의 FPGA 보드를 쌓은 순서대로 각각 1,2,3,4번 보드라고 가정하여 설명하면, 상하 연결 커넥터를 통해 1번과 2번 보드 사이에 신호가 연결되고, 3,4번 보드는 이 커넥터를 사용하지 못한다. 하지만 2,3번 보드 사이에 상기 스위치 보드(200)를 삽입하여 신호 연결을 끊었을 경우 3번 보드의 모든 입출력 핀은 하층에 놓인 FPGA보드에서 사용여부와 무관하게 자유롭게 사용할 수 있다. 적층된 상기 FPGA 보드 사이에 스위치 보드를 사용하여 인접하게 적층된 FPGA 보드 사이의 필요한 신호들은 연결하고 원치 않는 신호들을 분리 할 수 있다.
또한, 상기 스위치 보드는 신호선의 연결 혹은 차단을 임의로 프로그래머블 하게 구성하여 설계의 변경 혹은 다른 설계물로의 재활용 등 유연하게 적용할 수 있다.
이처럼 구성되는 상기 FPGA 보드(100)와 스위칭 보드(200)를 상기 커넥터(120, 220)를 통해 적층식으로 연결함으로써 용이하게 확장시킬 수 있다.
한편, 상기 보드간에 처리되는 신호를 외부에서 확인할 수 있도록 신호라인을 확장할 수 있는 확장보드(300)가 더 구비된다. 상기 확장보드는 FPGA 보드와 스위칭 보드를 연결시키는 커넥터 사이에 연결되는데, 이것도 마찬가지로 상기 커넥터와 동일한 규격으로 구비되어 이와 연결되는 다수의 연결단자(310)를 통해서 외부로 신호를 출력시킬 수 있다.
상기 연결단자(310)는 180핀을 가지는 커넥터에 대응하는 핀수로 구비되되, 수동적 확장의 용이성을 위하여 커넥터보다 큰 연결단자로 다수개 구비된다. 여기에 전기선을 연결하여 사용할 수 있다.
이와 더불어 상기 확장보드(300)를 연결할 때에는 적층된 FPGA 보드나 스위칭 보드간에 간격 확보를 위한 아답터 보드(400)를 더 구비한다. 아답터 보드는 단순히 보드간에 확장보드 연결 시 간격 유지하고 커넥터간을 연결시키기 위한 것으로, FPGA 보드 또는 스위칭 보드에 구비된 커넥터와 동일한 규격을 커넥터가 준비된 것이다.
한편, 상기 FPGA 보드와 스위칭 보드를 탑재시키고 최종 반도체 설계물 검증을 실시하기 위하여 필요한 부수보드를 탑재할 수 베이스 보드(500)를 더 포함한다. 상기 베이스 보드에도 마찬가지로 FPGA 보드와 스위칭 보드를 탑재시키기 위해 공통규격의 커넥터가 PCB기판에 실장되어 있고, 도면에 도시하지는 않았지만 검증 확인 시 필요한 디스플레이 보드와 메모리 보드, 오디오 보드, 컨트롤러 보드 등을 포함하는 부수적 보드를 연결하기 위함이다. 상기 부수적 보드도 마찬가지로 모두 공통규격의 커넥터를 통해 모두 연결시킴으로 베이스 보드 상에는 다수의 커넥터가 실장되어 있다.
이와 같이 구성되는 본 발명은 공통규격의 커넥터가 구비된 FPGA 보드를 적층하여 연결하고 신호의 흐름을 스위칭 보드를 통해 자유롭게 제어할 수 있음으로 유연한 연결성을 확보할 수 있는 수직 적층방식을 통해 공간 제약의 문제점을 해소할 수 있다.
이상, 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.
오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.

Claims (9)

  1. 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서,
    반도체 검증을 위한 논리회로가 내장된 FPGA칩과 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 적어도 하나 이상의 FPGA 보드; 및
    상기 커넥터와 연결 가능하게 대응하는 위치에 커넥터가 구비되고 다수의 상기 FPGA 보드간에 신호를 선택적으로 연결하는 스위칭 보드;를 포함하고,
    상기 FPGA 보드와 상기 스위칭 보드에 각각 구비된 커넥터를 통해 다층 배열로 연결하여 반도체 설계물을 검증하는 것을 특징으로 하는 반도체 검증용 적층형 FPGA 보드.
  2. 제 1항에 있어서, 상기 커넥터는,
    상기 FPGA 보드와 스위칭 보드에 각각 8개씩 구비되는 것을 특징으로 하는 반도체 검증용 적층형 FPGA 보드.
  3. 제 1항에 있어서, 상기 FPGA 보드는,
    각각에 전원입력부를 구비하는 것을 특징으로 하는 반도체 검증용 적층형 FPGA 보드.
  4. 제 1항 또는 제 2항에 있어서, 상기 커넥터는,
    180핀 커넥터로 구비되는 것을 특징으로 하는 반도체 검증용 적층형 FPGA 보드.
  5. 제 1항 또는 제 2항에 있어서, 상기 커넥터는,
    상기 FPGA 보드와 스위칭 보드가 적층 시 커넥터간에 연결되도록 상하면 양측으로 커넥터에 대응하는 커넥터를 갖는 것을 특징으로 하는 반도체 검증용 적층형 FPGA 보드.
  6. 제 1항에 있어서,
    상기 FPGA 보드와 스위칭 보드를 연결하기 위한 커넥터 사이에 그 신호를 외부로 출력하기 위하여 상기 커넥터와 동일한 커넥터를 가지며, 이 커넥터에서 출력될 수 있는 입/출력핀을 구비한 확장보드를 더 포함하여 구성되는 것을 특징으로 하는 반도체 검증용 적층형 FPGA 보드.
  7. 제 1항에 있어서,
    반도체 설계물 검증을 위하여 상기 FPGA 보드와 스위칭 보드를 탑재시키기 위한 커넥터를 구비하고, 디스플레이 보드와 메모리 보드를 포함하는 부수보드를 연결하는 베이스 보드를 더 포함하는 것을 특징으로 하는 반도체 검증용 적층형 FPGA 보드.
  8. 반도체 설계물 검증을 위한 프로그래머블 로직 디바이스(PLD) 보드에 있어서,
    반도체 검증을 위한 논리회로가 내장된 FPGA칩과 여기에 신호를 입/출력하기 위한 다수의 커넥터가 구비된 FPGA 보드;로 구성되고,
    상기 FPGA 보드에 구비된 커넥터를 통하여 적어도 2개 이상의 FPGA보드를 연결하여 보드간에 신호를 연결시키는 것을 특징으로 하는 반도체 검증용 적층형 FPGA 보드.
  9. 제 8항에 있어서,
    상기 FPGA 보드에 구비되는 상기 커넥터와 연결 가능하게 대응하는 커넥터가 구비되고 상기 FPGA 보드 사이에 설치되어 신호를 선택적으로 연결하는 스위칭 보드;를 더 포함하여 구성되는 것을 특징으로 하는 반도체 검증용 적층형 FPGA 보드.
PCT/KR2010/003686 2009-06-12 2010-06-09 반도체 검증용 적층형 ｆｐｇａ 보드 Ceased WO2010143876A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/377,591 US20120105091A1 (en) 2009-06-12 2010-06-09 Stacked fpga board for semiconductor verification

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090052451A KR101090297B1 (ko) 2009-06-12 2009-06-12 반도체 검증용 적층형 ｆｐｇａ 보드
KR10-2009-0052451 2009-06-12

Publications (2)

Publication Number Publication Date
WO2010143876A2 true WO2010143876A2 (ko) 2010-12-16
WO2010143876A3 WO2010143876A3 (ko) 2011-03-31

Family

ID=43309358

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/003686 Ceased WO2010143876A2 (ko) 2009-06-12 2010-06-09 반도체 검증용 적층형 ｆｐｇａ 보드

Country Status (3)

Country Link
US (1) US20120105091A1 (ko)
KR (1) KR101090297B1 (ko)
WO (1) WO2010143876A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064006B (zh) * 2012-12-26 2016-09-14 中国科学院微电子研究所 集成电路的测试装置
KR101423629B1 (ko) 2013-04-18 2014-07-29 (주)엔비로직 탈착식 인터페이스 보드
KR102219634B1 (ko) * 2019-07-15 2021-02-24 김종혁 연결보드 키트

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07502377A (ja) 1991-12-18 1995-03-09 クロスポイント・ソルーションズ・インコーポレイテッド フィールドプログラマブルゲートアレイのための拡張アーキテクチャ
JP3982782B2 (ja) 1998-06-10 2007-09-26 株式会社ルネサステクノロジ 論理モジュール
US20060117274A1 (en) * 1998-08-31 2006-06-01 Tseng Ping-Sheng Behavior processor system and method
JP2001318124A (ja) 2000-05-09 2001-11-16 Hitachi Ltd 論理モジュール
US20020090844A1 (en) * 2001-01-09 2002-07-11 Kocin Michael J. Segmented replaceable backplane system for electronic apparatus
KR100420112B1 (ko) * 2001-06-15 2004-03-02 주식회사 마이다스엔지니어링 라이터 일체형 씨피엘디 에프피지에이 보드
JP4356915B2 (ja) * 2002-07-22 2009-11-04 東京エレクトロン株式会社 プローブ装置及びプローブカードのチャンネル情報作成プログラム並びにプローブカードのチャンネル情報作成装置
KR20040076708A (ko) * 2003-02-26 2004-09-03 삼성전자주식회사 Ａｒｍ 코어를 가지는 ｓｏｃ의 ｆｐｇａ를 사용하는 확장가능형 검증 보드
US8581610B2 (en) * 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
KR20070025994A (ko) * 2005-08-29 2007-03-08 윤동구 칩 검증 및 테스트 모듈 및 이를 위한 연결 장치

Also Published As

Publication number Publication date
KR20100133750A (ko) 2010-12-22
WO2010143876A3 (ko) 2011-03-31
US20120105091A1 (en) 2012-05-03
KR101090297B1 (ko) 2011-12-07

Similar Documents

Publication Publication Date Title
CN101984599B (zh) 背板及通讯设备、通讯系统
US8015458B2 (en) Fault isolation in interconnect systems
US6805560B1 (en) Apparatus interconnecting circuit board and mezzanine card or cards
CN106855847B (zh) 多插槽的插入式卡
US5982634A (en) High speed switch package provides reduced path lengths for electrical paths through the package
CN103718658A (zh) 背板、插框和网络设备
US20250070516A1 (en) Signal transfer apparatus and signal transmission system
WO2010143876A2 (ko) 반도체 검증용 적층형 ｆｐｇａ 보드
US20020013087A1 (en) Wiring interface
US6344975B1 (en) Modular backplane
US6578103B1 (en) Compact PCI backplane and method of data transfer across the compact PCI backplane
US7800915B2 (en) Printed board assembly
US7017001B2 (en) Compact PCI backplane and method of data transfer across the compact PCI backplane
US7100130B2 (en) Device for the emulation of designs for integrated circuits
CN108519763A (zh) 控制电路和设备控制方法
AU673386B2 (en) LAN interface
CN223941264U (zh) 一种用于核级dcs的“与”逻辑信号端子模块
CN223679308U (zh) 一种测试系统
WO2015186960A1 (en) Power connector device
CN219016831U (zh) 一种plc设备
CN115316050B (zh) 用于电连接多个功能模块的底板模块和模块化构造的通信系统
CN101901969A (zh) 具有终端模块的自动化设备
CN117880657A (zh) 交换网板组件、通信设备和交换网板组件的制作方法
WO2010143881A2 (ko) 반도체 검증용 ｆｐｇａ 보드의 뱅크구조
CN206685659U (zh) PCIe X16与PCIe X8共用的客制连接器装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10786359

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13377591

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10786359

Country of ref document: EP

Kind code of ref document: A2