WO2012052257A2 - Optoelektronischer halbleiterchip und verfahren zu dessen herstellung - Google Patents

Optoelektronischer halbleiterchip und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2012052257A2
WO2012052257A2 PCT/EP2011/066687 EP2011066687W WO2012052257A2 WO 2012052257 A2 WO2012052257 A2 WO 2012052257A2 EP 2011066687 W EP2011066687 W EP 2011066687W WO 2012052257 A2 WO2012052257 A2 WO 2012052257A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
layer stack
semiconductor chip
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/066687
Other languages
English (en)
French (fr)
Other versions
WO2012052257A3 (de
Inventor
Werner Bergbauer
Patrick Rode
Martin Strassburg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US13/825,842 priority Critical patent/US8823034B2/en
Publication of WO2012052257A2 publication Critical patent/WO2012052257A2/de
Publication of WO2012052257A3 publication Critical patent/WO2012052257A3/de
Anticipated expiration legal-status Critical
Priority to US14/447,679 priority patent/US9136431B2/en
Priority to US14/818,630 priority patent/US9293652B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8511—Wavelength conversion means characterised by their material, e.g. binder
    • H10H20/8512—Wavelength conversion materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8516—Wavelength conversion means having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer or wavelength conversion layer with a concentration gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped

Definitions

  • the invention relates to an optoelectronic
  • Semiconductor chip comprising a semiconductor layer stack and a carrier substrate and a method for its production.
  • LEDs light-emitting diodes
  • suitable layer sequences are grown on a substrate.
  • the performance of such LEDs is influenced inter alia by the substrate material used. In particular, that can
  • Substrate material is therefore commonly used for epitaxial growth, sapphire or silicon carbide, since this material has a lattice structure that matches the lattice structure of the compound semiconductor materials.
  • the disadvantage of these substrate materials is, inter alia, their high price.
  • silicon substrates experience strains due to different lattice parameters of the materials involved, leading to a reduction in the
  • Crystal quality of the grown layers can lead. It is an object of the present application to specify a semiconductor chip which can be produced cost-effectively and at the same time has reduced stresses within the different materials of the semiconductor chip. It is also an object of the present application, a
  • the carrier substrate has a the
  • the carrier substrate is a silicon substrate.
  • the semiconductor layer stack has an active layer provided for generating radiation between a layer of a first conductivity type and a
  • the layer of the first conductivity type is a front side of the
  • Semiconductor layer stack includes at least one recess facing away from one of the front sides
  • Rear side of the semiconductor layer stack extends through the active layer to the layer of the first conductivity type.
  • the layer of the first conductivity type is by means of a first electrical connection layer, which covers the rear side of the semiconductor layer stack at least in places, through the recess
  • Conductivity type is electrically connected by means of a second electrical connection layer, which is arranged on the back.
  • the semiconductor layer sequence is an epitaxially deposited on the substrate layer sequence comprising at least one layer of a nitride / III / V compound semiconductor material, preferably
  • this material need not necessarily have a mathematically exact composition according to the above formula. Rather, it may contain one or more dopants as well as additional
  • the carrier substrate has, for example, a
  • the carrier substrate can also be designed as a silicon bulk substrate or as an SOI substrate ("silicon on insulator substrate").
  • SOI substrate silicon on insulator substrate
  • the carrier substrate may be in addition to
  • An optoelectronic semiconductor chip is, in particular, a semiconductor chip which enables the conversion of electronically generated data or energies into light emission or
  • Semiconductor chip a radiation-emitting semiconductor chip.
  • the layer of the first conductivity type is, for example, an n-type layer.
  • the layer of the second conductivity type is a p-type layer.
  • the layer of the first conductivity type may also be a p-type layer and the layer of the second conductivity type may be an n-type layer.
  • the layer of the first conductivity type is one
  • Front side the second conductivity type layer adjacent to a back side of the semiconductor layer stack.
  • the back is arranged opposite the front.
  • the semiconductor chip is provided in particular for emitting an electromagnetic radiation generated by the active layer from its front side.
  • the front accordingly corresponds to a radiation exit surface.
  • the recess of the semiconductor layer stack represents
  • a recess which extends from the back toward the front.
  • the recess extends through the layer of the second conductivity type and the active layer
  • the first electrical connection layer in the recess is preferably opposed by means of an electrical separation layer the active layer and the layer of the second
  • Terminal layer covers the back of the
  • Semiconductor layer stack preferably at least
  • the first electrical connection layer is, for example, a metallic layer, that is to say it has one or more metals or consists thereof.
  • the first electrical connection layer is provided to supply an electrical operating current to the semiconductor layer stack.
  • Semiconductor layer stack is disposed on the back of a second electrical connection layer, which is provided for electrically contacting the layer of the second conductivity type.
  • the first electrical connection layer and the second electrical connection layer are in particular by means of the electrical separation layer against each other
  • the electrical separation layer is arranged in the vertical direction between the first electrical connection layer and the second electrical connection layer.
  • the first electrical connection layer can laterally overlap the second electrical connection layer at least in places on the rear side of the semiconductor layer stack.
  • the light-emitting front side of the semiconductor chip is therefore free of electrical contact points, such as
  • the one-sided contacting technique of the chip enables low-resistance contact. Due to the arrangement of
  • the semiconductor chip has a
  • the electrical contacting of the layer of the first conductivity type is made possible via the plurality of recesses.
  • the first and / or the second electrical connection layer for example, at least one of the following materials: Au, Ag, Al, Cr, Cu, Ti, Pt, Ni, Ru, NiAu.
  • the active layer of the semiconductor layer stack preferably contains a pn junction, a double heterostructure, a single quantum well (SQW, single quantum well) or a
  • MQW Multiple quantum well structure
  • Dimensionality of quantization includes, among other things, quantum wells, quantum wires and quantum dots, and each one
  • a plurality of nanostructures are arranged in the semiconductor chip and / or on the front side.
  • Nanostructures are also known to the person skilled in the art under the term “nanopyramids", “nanowires” or “nanorods”.
  • Nanostructures are, for example, three-dimensional
  • the nanostructures are rod-shaped
  • the nanostructures can be seen on the front of the nanostructures
  • Semiconductor layer stack may be arranged.
  • nanostructures may be arranged in the semiconductor layer stack. This means that at least one layer of the semiconductor layer stack can have the nanostructures.
  • the semiconductor layer stack with the active layer can be arranged on the carrier substrate, wherein the nanostructures can be arranged between the carrier substrate and the active layer, so that the active layer in turn can be interposed between the nanostructures and the nanostructures Front is arranged. As a result, inter alia, a reduction of defects in the active layer can be achieved.
  • nanostructures associated with silicon substrates enables the growth of defectively reduced and thus high quality nitride compound semiconductor material layers without creating additional stresses between substrate material and compound semiconductor material due to
  • Nanostructures lead to a stress reduction.
  • the nanostructures can be grown self-organized. Alternatively, the nanostructures can open up
  • Nanostructures on the carrier substrate by a suitable lithography process is predetermined.
  • a suitable choice of the parameters in terms of diameter and distribution can be achieved by means of the nanostructures additionally photonic effect, which improve the targeted coupling of light or electromagnetic radiation with advantage.
  • Nanostructures arranged in the semiconductor layer stack itself can advantageously serve as additional scattering centers for the radiation emitted by the active layer.
  • the nanostructures can be close to the active ones Layer may be arranged, wherein the diameter and distribution of the nanostructures may be formed such that they can lead to an increase in efficiency of the emitted radiation from the semiconductor chip.
  • an intermediate layer is arranged in the semiconductor layer stack and / or on the front side.
  • the intermediate layer is preferably between one
  • Silicon growth substrate which prevents a conventionally occurring mechanical damage to the epitaxial layers with layer thicknesses greater than 500 nm, preferably greater than 1800 nm. This makes it possible with advantage
  • Silicon growth substrate with a thickness above 500 nm, preferably above 1800 nm.
  • a further defect reduction can be made possible due to such an intermediate layer. This allows a crack-free growth of
  • the intermediate layer is one
  • Layer sequence comprising A1N and / or AlGaN layers.
  • Layer sequence comprising A1N and / or AlGaN layers.
  • a conversion element is in
  • the conversion element is adapted to convert at least a portion of the radiation emitted by the active layer radiation in radiation of a different wavelength.
  • the conversion element preferably contains indium.
  • the conversion element is preferably an InGaN layer. Such a layer can be used in particular as an optically pumped
  • Conversion element find use.
  • the wavelength of the converted radiation is determined by the
  • Conversion element offers the possibility of producing semiconductor chips, for example, white radiation
  • the conversion element is arranged in the nanostructures. In this case, this is the
  • the wavelength of the converted radiation can be determined by the appropriate choice of the diameter of the nanostructures and the indium concentration in the InGaN. In particular, different
  • the semiconductor chip is a
  • Thin-film chip As a thin-film chip, a semiconductor chip is considered in the context of the application, during its production the growth substrate, on the semiconductor layer stack
  • the semiconductor chip is a
  • Carrier substrate has the following steps:
  • the one for generating radiation provided active layer between a layer of a first conductivity type and a layer of a second conductivity type, wherein the layer of the first conductivity type of a front side of the
  • Rear side of the semiconductor layer stack at least
  • Terminal layer which is arranged at the back
  • the method allows due to the use of the
  • an intermediate layer between the growth substrate and the active layer is introduced in the growth process.
  • the intermediate layer is for example a layer sequence consisting of the AlN layers and Al x Ga] __ x N layers.
  • the use of these intermediate layers allows the growth of nitride-based semiconductor layers with compressive prestressing on the silicon growth substrate, whereby damage to subsequent epitaxial layers with layer thicknesses greater than 500 nm is prevented.
  • Semiconductor layer stack applied a nucleation layer on the growth substrate. For the growth up
  • a plurality of nanostructures are formed in the semiconductor layer stack and / or on the front side.
  • Silicon growth substrates enable the growth of defect-reduced and therefore high-quality
  • the nanostructures can thereby within a layer of
  • Semiconductor layer stacks for example near the active layer, which advantageously lead to an increase in efficiency.
  • the nanostructures can be grown self-organized.
  • the diameter and distribution of nanostructures on the growth substrate may be dictated by a suitable lithography process.
  • a suitable choice of the diameter and the distribution of the nanostructures can advantageously be achieved a photonic effect, which can improve the targeted coupling out.
  • Formed growth substrate and active layer wherein additionally nanostructures are formed in the semiconductor layer stack or on the front side.
  • a conversion element is introduced into the nanostructures, wherein the conversion element is suitable, at least part of the active
  • InGaN layers are preferably incorporated into the nanostructures, these InGaN layers being used as conversion element.
  • the emitting color of the nanostructures can be determined by, for example, a suitable choice of the diameter of the nanostructures.
  • the nanostructures advantageously offer the possibility, due to their small diameter, of efficiently incorporating a high amount of indium into the nanostructures.
  • the color of the converted radiation can be influenced by, for example, the appropriate choice of the diameter of the nanostructures. This offers the possibility of
  • Conversion element has over a phosphor-based conversion element the advantage of increased thermal stability, improved aging stability and increased training and coupling efficiency.
  • Arrangement of the nanostructures in the semiconductor layer stack or on the front side also additional effects for increasing the light and / or the directionality of the emitted radiation, for example, the radiation emission depending on the solid angle, can be used.
  • the nanostructure diameter it is also possible to achieve broadband radiation emission from the blue or near UV spectral range into the red spectral range.
  • Figure 1 is a schematic cross section of a
  • Components such as layers, structures,
  • FIG. 1 shows an exemplary embodiment of a semiconductor chip 10 in cross section in the production process.
  • the semiconductor chip 10 has a growth substrate 9, which has a
  • Silicon surface 9a has. On the silicon surface 2a, the individual layers of the semiconductor chip 10
  • Nucleation layer 11 contains, for example, AlN, graded AlGaN and GaN. Due to the nucleation layer 11, semiconductor layers can be grown on them in a defect-reduced manner. Since silicon is characterized as low-cost substrate material, such a cost-effective semiconductor chip can be made possible.
  • the nanostructures 6 can be grown self-organized. Alternatively and preferably, the
  • Nanostructures are grown on the growth substrate 9, which is prestructured. The diameter and distribution of the nanostructures are on the growth substrate 9, which is prestructured. The diameter and distribution of the nanostructures are on the growth substrate 9, which is prestructured.
  • the nanostructures 6 are preferably three-dimensional
  • Nanostructures that are, for example, rod-shaped. Such nanostructures 6 are also known to the person skilled in the art under the term “nanowire” or “nanorod”. The use of nanostructures on any of the materials on any of the materials on any of the materials
  • This coalescing GaN layer further serves to reduce the defect, so that the semiconductor chip is further improved.
  • an A1N layer or AlGaN layer 13 is optionally arranged on the coalescing GaN layer.
  • the AlGaN layer can be graded in its aluminum concentration. This optional layer 13 serves to improve the
  • This mask layer 14 includes, for example, SiN and Al (Ga) N. Such a mask layer further serves for defect reduction.
  • the intermediate layer 7 is thus formed as a layer stack of a plurality of individual layers.
  • the intermediate layer 7 is used in particular for stress reduction in
  • the intermediate layer N layers 7 is made of AlN / Al x Ga] __ x together.
  • the use of this Intermediate layer 7 allows the growth of others
  • Epitaxial layers with layer thicknesses greater than 500 nm, can be prevented.
  • the semiconductor layer stack 1 is arranged, which is a nitridic
  • Semiconductor layer stack 1 comprises a layer 1b of a first conductivity type, an active layer 1a and a layer lc of a second conductivity type.
  • the active layer la is between the layer lb of the first conductivity type and the layer lc of the second
  • the active layer 1a is used for radiation generation.
  • the layer lb of the first conductivity type is an n-type layer
  • the layer lc of the second conductivity type is a p-type layer, or vice versa.
  • the layer lb of the first conductivity type is an n-type GaN: Si layer.
  • the layer lc of the second conductivity type is a p-type GaN layer.
  • the active layer 1a has a pn junction or a quantum well structure
  • MQW multiple quantum well structure
  • the semiconductor chip 10 shown in FIG. 2 has the electrically contacted one on a carrier substrate 2
  • the carrier substrate 2 has or is at least one silicon surface 2a
  • the carrier substrate 2 has the same coefficient of expansion as the
  • Silicon surface 2a is a first electrical
  • Terminal layer 4 is arranged. This first electrical
  • Terminal layer 4 serves to electrically contact layer 1b of the first conductivity type.
  • Short circuit prevention is disposed on the first connection layer 4, an electrically insulating separation layer 15.
  • the electrically insulating separating layer 15 is except for openings in the region of the layer 1b of the first
  • the first terminal layer 4 is thus completely electrically insulated by means of the separating layer 15 from the layer 2c of the second conductivity type.
  • the first electrical connection layer 4 also has
  • Conductivity type For electrical contacting of the semiconductor layer stack 1, in particular in the semiconductor layer stack 1
  • the recesses 3 extend from a backside le of the semiconductor layer stack 1 through the active layer 1 a to the layer 1 b of the first conductivity type.
  • the recesses 3 are laterally
  • the side surfaces of the recess 3 are completely covered with the release layer 15.
  • Connection layer 4 introduced. These are electrically insulated from the layer lc of the second conductivity type and the active layer la by means of the separation layer 15.
  • Terminal layer 5 is also disposed on the back side le of the semiconductor layer stack 1.
  • Electrical connection layer 5 electrically connects the layer lc of the second conductivity type of the semiconductor layer stack 1. This second electrical connection layer 5 is electrically insulated from the first electrical connection layer 4 by means of the separation layer 15. Lateral spaced from the semiconductor layer stack 1, a contact surface 16 is arranged on the second electrical connection layer 5, which enables external electrical contacting of the semiconductor chip by means of a bonding wire 17.
  • the intermediate layer 7 is arranged on the semiconductor layer stack 1. On the intermediate layer 7 are the continue
  • Nanostructures 6 arranged. These were in the replacement process of the growth substrate are thus not removed, but are located on a front side 1 d of the semiconductor chip 10.
  • the front side 1 d of the semiconductor chip 10 is in particular a radiation exit surface of the radiation generated by the active layer.
  • a large part of the radiation generated by the active layer la is transferred over the
  • the nanostructures 6 have such a diameter and a distribution that a photonic effect is achieved, so that the radiation extraction from the chip improves.
  • the nanostructures 6 accordingly represent photonic crystals for increasing the efficiency.
  • an additional effect on the directionality of the emitted radiation can be achieved by means of the nanostructures 6, for example for a targeted radiation emission depending on the solid angle.
  • the semiconductor chip 10 has a one-sided contacting on the p-side of the semiconductor layer stack 1.
  • Interlayer for stress reduction can be a
  • the semiconductor chip 10 is preferably a
  • radiation-emitting semiconductor chip in particular an LED, particularly preferably a thin-film LED.
  • Semiconductor layer buried nanostructures serve as scattering centers, which advantageously lead to an increase in efficiency of the chip.
  • Nanostructures 6 controls scattering centers near the active layer 1a to be built into the chip and integrated, thus enabling a radiation efficiency increase.
  • the integrated nanostructures are arranged in the exemplary embodiment of FIG. 3 above the intermediate layer 7.
  • the nanostructures 6 are by means of a
  • Nanostructures 6 are buried in the semiconductor material.
  • the semiconductor material above the nanostructures 6 is designed such that photonic effects for
  • Radiation extraction can be generated.
  • the surface of the semiconductor material is roughened on the front side 1 d of the semiconductor chip.
  • the embodiment of FIG. 3 is substantially identical to the embodiment of FIG.
  • the exemplary embodiment of the semiconductor chip 10 shown in FIG. 4 differs from that
  • Manufacturing process grown nanostructures 6 have been replaced with the growth substrate.
  • the intermediate layer 7 has also been removed at least partially in the manufacturing process.
  • On the semiconductor layer stack 1 is only a part of the intermediate layer 7, in particular an AlGaN layer. This serves as
  • the AlGaN layer can also be used as a multilayer
  • FIG. 4 essentially corresponds to the embodiment of FIG.
  • the conversion elements 8 are in particular InGaN layers, wherein the degree of conversion or the color or wavelength of the converted light is measured at the indium content.
  • the conversion element 8 is optically pumped during operation of the chip and not electrically operated.
  • the conversion element 8 converts part of the radiation emitted by the active layer 1a into radiation of a different wavelength.
  • the semiconductor chip 10 thus emits a mixed radiation of the radiation generated by the active layer la and the converted radiation, whereby For example, an LED can be achieved that emits white color.
  • the emitting color of the chip can be determined inter alia by the choice of the diameters of the nanostructures.
  • the nanostructures offer due to their
  • Diameter the ability to efficiently install a high amount of indium in the chip. This offers the possibility of producing white LEDs without the need for additional phosphors.
  • Conversion elements made of InGaN have the advantage of increased thermal stability, improved aging stability and higher extraction and Einkoppeleffizienzen compared to conversion elements made of phosphorus.
  • a broadband emission of blue or near UV to red spectral range can also be achieved, for example if the nanostructures are arranged in the array and have different diameters.
  • the arrangement of the nanostructures can be used to further enhance the light, such as Purcell effects.

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es ist ein optoelektronischer Halbleiterchip (10) mit einem Halbleiterschichtenstapel (1) aus einem nitridischen Verbindungshalbleitermaterial auf einem Trägersubstrat (2) angegeben, wobei das Trägersubstrat (2) eine Oberfläche (2a) aufweist, die Silizium enthält. Der Halbleiterschichtenstapel (1) weist eine Ausnehmung (3) auf, die sich von einer Rückseite (1e) des Halbleiterschichtenstapels (1) durch eine aktive Schicht (1a) zu einer Schicht (1b) eines ersten Leitfähigkeitstyps erstreckt. Die Schicht (1b) des ersten Leitfähigkeitstyps ist mittels einer ersten elektrischen Anschlussschicht (4), welche die Rückseite (1e) zumindest stellenweise bedeckt, durch die Ausnehmung (3) hindurch elektrisch angeschlossen. Eine Schicht (1c) eines zweiten Leitfähigkeitstyps ist mittels einer zweiten elektrischen Anschlussschicht (5), die an der Rückseite (1e) angeordnet ist, elektrisch angeschlossen. Weiter ist ein Verfahren zur Herstellung eines derartigen Halbleiterchips (10) angegeben.

Description

Beschreibung
Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
Die Erfindung betrifft einen optoelektronischen
Halbleiterchip aufweisend einen Halbleiterschichtenstapel und ein Trägersubstrat und ein Verfahren zu dessen Herstellung.
Verbindungshalbleitermaterialien sind von großer Bedeutung für die Herstellung von beispielsweise Licht emittierenden Dioden (LEDs) . Zur Herstellung von solchen LEDs werden geeignete Schichtfolgen auf ein Substrat aufgewachsen. Die Leistung derartiger LEDs wird unter anderem beeinflusst durch das verwendete Substratmaterial. Insbesondere kann das
Substratmaterial verglichen zu dem Material der Schichtfolge signifikante Unterschiede im Ausdehnungskoeffizienten
und/oder in den Gitterparametern aufweisen. Als
Substratmaterial wird daher für ein epitaktisches Wachstum üblicherweise Saphir- oder Siliziumcarbid verwendet, da dieses Material eine Gitterstruktur aufweist, das an die Gitterstruktur der Verbindungshalbleitermaterialien angepasst ist. Der Nachteil dieser Substratmaterialien liegt jedoch unter anderem in deren hohen Preis.
Ein günstiges Substratmaterial, das in der
Halbleitertechnologie vielfach genutzt wird, ist
beispielsweise Silizium. Beim Aufwachsen insbesondere
nitridischer Verbindungshalbleitermaterialien auf zum
Beispiel Siliziumsubstraten treten jedoch Verspannungen aufgrund unterschiedlicher Gitterparameter der beteiligten Materialien auf, die zu einer Herabsetzung der
Kristallqualität der aufgewachsenen Schichten führen können. Es ist Aufgabe der vorliegenden Anmeldung, einen Halbleiterchip anzugeben, der kostengünstig herstellbar ist und gleichzeitig reduzierte Verspannungen innerhalb der unterschiedlichen Materialien des Halbleiterchips aufweist. Weiter ist es Aufgabe der vorliegenden Anmeldung, ein
kostengünstiges Herstellungsverfahren für einen derartigen Halbleiterchip anzugeben. Diese Aufgaben werden unter anderem durch einen
Halbleiterchip mit den Merkmalen des Anspruchs 1 und durch ein Verfahren zum Herstellen eines derartigen Halbleiterchips mit den Merkmalen des Anspruchs 10 gelöst. Vorteilhafte
Weiterbildungen des Halbleiterchips und des Verfahrens zu dessen Herstellung sind Gegenstand der abhängigen Ansprüche.
In einer Weiterbildung weist der optoelektronische
Halbleiterchip einen Halbleiterschichtenstapel aus einem nitridischen Verbindungshalbleitermaterial auf einem
Trägersubstrat auf. Das Trägersubstrat weist eine dem
Halbleiterschichtenstapel zugewandte Oberfläche auf, die Silizium enthält. Insbesondere ist das Trägersubstrat ein Silizium-Substrat. Der Halbleiterschichtenstapel weist eine zur Strahlungserzeugung vorgesehene aktive Schicht zwischen einer Schicht eines ersten Leitfähigkeitstyps und einer
Schicht eines zweiten Leitfähigkeitstyps auf. Die Schicht des ersten Leitfähigkeitstyps ist einer Vorderseite des
Halbleiterschichtenstapels benachbart. Der
Halbleiterschichtenstapel enthält mindestens eine Ausnehmung, die sich von einer der Vorderseite gegenüberliegenden
Rückseite des Halbleiterschichtenstapels durch die aktive Schicht hindurch zur Schicht des ersten Leitfähigkeitstyps erstreckt. Die Schicht des ersten Leitfähigkeitstyps ist mittels einer ersten elektrischen Anschlussschicht, welche die Rückseite des Halbleiterschichtenstapels zumindest stellenweise bedeckt, durch die Ausnehmung hindurch
elektrisch angeschlossen. Die Schicht des zweiten
Leitfähigkeitstyps ist mittels einer zweiten elektrischen Anschlussschicht, die an der Rückseite angeordnet ist, elektrisch angeschlossen.
"Auf einem nitridischen Verbindungshalbleitermaterial basierend" beziehungsweise „aus einem nitridischen
Verbindungshalbleitermaterial" bedeutet hier und im
Folgenden, dass die Halbleiterschichtenfolge eine epitaktisch auf dem Substrat abgeschiedene Schichtenfolge ist, die zumindest eine Schicht aus einem Nitrid/III/V- Verbindungshalbleitermaterial aufweist, vorzugsweise
AlnGamIn]__m_nN, wobei 0 < n, m < 1, n + m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es eine oder mehrere Dotierstoffe sowie zusätzliche
Bestandteile aufweisen, die die charakteristischen
physikalischen Eigenschaften des AlnGamIn]__m_nN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Das Trägersubstrat weist beispielsweise eine dem
Halbleiterschichtenstapel zugewandte Siliziumoberfläche auf. Das Trägersubstrat kann auch als Silizium-Volumen-Substrat oder als SOI-Substrat ("silicon on insulator Substrate") ausgebildet sein. Das Trägersubstrat kann zusätzlich zu
Silizium weitere Materialien und Materialkomponenten
enthalten . Ein optoelektronischer Halbleiterchip ist insbesondere ein Halbleiterchip, der die Umwandlung von elektronisch erzeugten Daten oder Energien in Lichtemission ermöglicht oder
umgekehrt. Beispielsweise ist der optoelektronische
Halbleiterchip ein strahlungsemittierender Halbleiterchip.
Die Schicht des ersten Leitfähigkeitstyps ist beispielsweise eine n-leitende Schicht. In diesem Fall handelt es sich bei der Schicht des zweiten Leitfähigkeitstyps um eine p-leitende Schicht. Alternativ kann es sich bei der Schicht des ersten Leitfähigkeitstyps auch um eine p-leitende Schicht und bei der Schicht des zweiten Leitfähigkeitstyps um eine n-leitende Schicht handeln.
Die Schicht des ersten Leitfähigkeitstyps ist einer
Vorderseite, die Schicht des zweiten Leitfähigkeitstyps einer Rückseite des Halbleiterschichtenstapels benachbart. Die Rückseite ist der Vorderseite gegenüberliegend angeordnet. Der Halbleiterchip ist insbesondere zur Emission einer von der aktiven Schicht erzeugten elektromagnetischen Strahlung von seiner Vorderseite vorgesehen. Die Vorderseite entspricht demnach einer Strahlungsaustrittsfläche. Die Ausnehmung des Halbleiterschichtenstapels stellt
vorzugsweise eine Vertiefung dar, die sich von der Rückseite her in Richtung der Vorderseite hinein erstreckt.
Zweckmäßigerweise verläuft die Ausnehmung durch die Schicht des zweiten Leitfähigkeitstyps und die aktive Schicht
hindurch.
Die erste elektrische Anschlussschicht in der Ausnehmung ist vorzugsweise mittels einer elektrischen Trennschicht gegen die aktive Schicht und die Schicht des zweiten
Leitfähigkeitstyps elektrisch isoliert. Die elektrische
Anschlussschicht bedeckt die Rückseite des
Halbleiterschichtenstapels vorzugsweise zumindest
stellenweise. Die erste elektrische Anschlussschicht ist beispielsweise eine metallische Schicht, das heißt sie weist ein Metall oder mehrere Metalle auf oder besteht daraus.
Insbesondere ist die erste elektrische Anschlussschicht dazu vorgesehen, dem Halbleiterschichtenstapel einen elektrischen Betriebsstrom zuzuführen.
Zur weiteren elektrischen Kontaktierung des
Halbleiterschichtenstapels ist an der Rückseite eine zweite elektrische Anschlussschicht angeordnet, die zur elektrischen Kontaktierung der Schicht des zweiten Leitfähigkeitstyps vorgesehen ist. Die erste elektrische Anschlussschicht und die zweite elektrische Anschlussschicht sind insbesondere mittels der elektrischen Trennschicht gegeneinander
elektrisch isoliert. Insbesondere ist in vertikaler Richtung zwischen erster elektrischen Anschlussschicht und zweiter elektrischen Anschlussschicht die elektrische Trennschicht angeordnet. Die erste elektrische Anschlussschicht kann dabei die zweite elektrische Anschlussschicht lateral zumindest stellenweise an der Rückseite des Halbleiterschichtenstapels überlappen .
Die n- und p-dotierten Schichten des
Halbleiterschichtenstapels sind somit einseitig, also
beispielsweise lediglich von der Rückseite des
Halbleiterschichtenstapels elektrisch kontaktierbar. Die Licht emittierende Vorderseite des Halbleiterchips ist demnach frei von elektrischen Kontaktstellen, wie
beispielsweise Bondpads . Dadurch kann die Gefahr einer Abschattung und/oder Absorption eines Teils der von der aktiven Schicht im Betrieb emittierten elektromagnetischen Strahlung durch die elektrischen Kontaktstellen reduziert werden .
Die einseitige Kontaktierungstechnik des Chips ermöglicht einen niederohmen Kontakt. Aufgrund der Anordnung der
Kontaktierungen lediglich auf der Rückseite kann mit Vorteil die volle Funktionalität der epitaktischen Schichten des Halbleiterschichtenstapels, insbesondere die funktionalen Schichten, gewährleistet werden.
Als Trägersubstratmaterial findet zum Beispiel Silizium
Verwendung, sodass ein kostengünstiger Halbleiterchip
ermöglicht wird. Insbesondere können so großflächige, kostengünstige Siliziumsubstrate Verwendung finden.
Insgesamt kann so ein Halbleiterchip erzielt werden, der sich durch eine kostengünstige Herstellung auszeichnet, wobei gleichzeitig die Funktionalität der epitaktisch
aufgewachsenen funktionalen Schichten des Halbleiterchips aufgrund der einseitigen Kontaktierung an der Rückseite vollständig beziehungsweise nahezu vollständig erhalten bleibt .
Bei einer Weiterbildung weist der Halbleiterchip eine
Mehrzahl von Ausnehmungen auf, durch die jeweils die erste elektrische Anschlussschicht geführt ist. Die elektrische Kontaktierung der Schicht des ersten Leitfähigkeitstyps wird dabei über die Mehrzahl von Ausnehmungen ermöglicht.
In einer Weiterbildung weisen die erste und/oder die zweite elektrische Anschlussschicht beispielsweise mindestens eine der folgenden Materialien auf: Au, Ag, AI, Cr, Cu, Ti, Pt, Ni, Ru, NiAu.
Die aktive Schicht des Halbleiterschichtenstapels enthält bevorzugt einen pn-Übergang, eine Doppelheterostruktur, einen Einfachquantentopf (SQW, Single quantum well) oder eine
Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der
Dimensionalität der Quantisierung. Sie umfasst unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede
Kombination dieser Strukturen.
In einer Weiterbildung ist im Halbleiterchip und/oder auf der Vorderseite eine Mehrzahl von Nanostrukturen angeordnet.
Nanostrukturen sind dem Fachmann unter anderem auch unter dem Begriff „Nanopyramiden" , „Nanowires" oder „Nanorods" bekannt.
Nanostrukturen sind beispielsweise dreidimensionale
Strukturen, also Strukturen, die räumlich ausgebildet sind. Beispielsweise sind die Nanostrukturen stäbchenförmig
ausgebildet .
Die Nanostrukturen können dabei auf der Vorderseite des
Halbleiterschichtenstapels angeordnet sein. Alternativ oder zusätzlich können im Halbleiterschichtenstapel Nanostrukturen angeordnet sein. Das bedeutet, dass zumindest eine Schicht des Halbleiterschichtenstapels die Nanostrukturen aufweisen kann. Beispielsweise kann der Halbleiterschichtenstapel mit der aktiven Schicht auf dem Trägersubstrat angeordnet sein, wobei die Nanostrukturen zwischen dem Trägersubstrat und der aktiven Schicht angeordnet sein können, sodass die aktive Schicht wiederum zwischen den Nanostrukturen und der Vorderseite angeordnet ist. Dadurch kann mit Vorteil unter anderem eine Reduzierung von Defekten in der aktiven Schicht erzielt werden.
Mit Vorteil ermöglicht die Verwendung von Nanostrukturen im Zusammenhang mit Siliziumsubstraten das Wachstum von defekt reduzierten und somit qualitativ hochwertigen nitridischen Verbindungshalbleitermaterialschichten ohne den Aufbau zusätzlicher Verspannungen zwischen Substratmaterial und Verbindungshalbleitermaterial aufgrund von
Gitterfehlanpassungen. Insbesondere kann eine derartige Kombination aufgrund der geringen Grundfläche der
Nanostrukturen zu einer Verspannungsreduktion führen.
Integrierte Nanostrukturen in Kombination mit
Siliziumträgersubstraten führen so mit Vorteil zu einer Defektreduzierung im Halbleiterchip sowie zu einer
Verspannungsreduzierung .
Die Nanostrukturen können dabei selbstorganisiert gewachsen werden. Alternativ können die Nanostrukturen auf
vorstrukturierte Trägersubstrate gewachsen werden, bei der der Durchmesser sowie die Form und die Verteilung der
Nanostrukturen auf dem Trägersubstrat durch ein geeignetes Lithografieverfahren vorgegeben ist. Bei einer geeigneten Wahl der Parameter bezüglich Durchmesser und Verteilung kann man mittels der Nanostrukturen zusätzlich photonische Effekt erzielt werden, welche die gezielte Auskopplung von Licht bzw. elektromagnetischer Strahlung mit Vorteil verbessern.
Nanostrukturen, die im Halbleiterschichtenstapel selbst angeordnet sind, können mit Vorteil für die von der aktiven Schicht emittierte Strahlung als zusätzliche Streuzentren dienen. Dabei können die Nanostrukturen nahe der aktiven Schicht angeordnet sein, wobei die Durchmesser und Verteilung der Nanostrukturen derart ausgebildet sein können, dass diese zu einer Effizienzsteigerung der von dem Halbleiterchip emittierten Strahlung führen können.
In einer Weiterbildung ist im Halbleiterschichtenstapel und/oder auf der Vorderseite eine Zwischenschicht angeordnet. Die Zwischenschicht ist vorzugsweise zwischen einem
Aufwachssubstrat und der aktiven Schicht des
Halbleiterschichtenstapels angeordnet. Das Nutzen einer derartigen Zwischenschicht erlaubt das Aufwachsen der
nitridischen Schichten des Halbleiterschichtenstapels mit kompressiver Vorverspannung auf einem
Siliziumaufwachssubstrat, welche eine herkömmlicherweise auftretende mechanische Schädigung der Epitaxieschichten mit Schichtdicken größer 500 nm, bevorzugt größer 1800 nm, verhindert. Dadurch ermöglicht sich mit Vorteil die
Herstellung eines Halbleiterschichtenstapels auf einem
Silizium-Aufwachssubstrat mit einer Dicke über 500 nm, bevorzugt über 1800 nm. Zudem kann aufgrund einer derartigen Zwischenschicht eine weitere Defektreduzierung ermöglicht werden. Dadurch kann ein crackfreies Aufwachsen der
Halbleiterschichten auf dem Siliziumaufwachssubstrat
ermöglicht werden.
In einer Weiterbildung ist die Zwischenschicht eine
Schichtenfolge aufweisend A1N und/oder AlGaN-Schichten . Zudem kann in einer Richtung vom Aufwachssubstrat zur aktiven
Schicht hin, also in Aufwachsrichtung, der Ga-Anteil erhöht werden. Durch eine derartige Zwischenschicht kann die
Oberflächenmorphologie mit Vorteil verbessert werden, sodass die über der Zwischenschicht aufgewachsenen Schichten des Halbleiterschichtenstapels mit einer verbesserten kristallinen Qualität und Homogenität abgeschieden werden können, wodurch Verspannungen im Chip vermieden werden.
In einer Weiterbildung ist ein Konversionselement im
Halbleiterschichtenstapel und/oder auf der Vorderseite angeordnet, wobei das Konversionselement dazu geeignet ist, zumindest einen Teil der von der aktiven Schicht emittierten Strahlung in Strahlung einer anderen Wellenlänge umzuwandeln.
Das Konversionselement enthält vorzugsweise Indium. Bevorzugt ist das Konversionselement eine InGaN-Schicht . Eine derartige Schicht kann insbesondere als optisch gepumptes
Konversionselement Verwendung finden. Die Wellenlänge der konvertierten Strahlung bestimmt sich dabei über den
Indiumgehalt in dem Konversionselement. Ein derartiges
Konversionselement bietet die Möglichkeit der Herstellung von Halbleiterchips, die beispielsweise weiße Strahlung
emittieren, ohne zusätzlich Phosphore in dem Halbleiterchip zu integrieren. Konversionselemente aus Indium haben
gegenüber Phosphorkonvertern den Vorteil einer höheren thermischen Stabilität. Zudem sind derartige
Konversionselemente aus dem gleichen Material wie der
Halbleiterschichtenstapel, womit eine Verbindung zwischen Konversionselement und Halbleiterschichtenstapel ohne externe Grenzfläche erzielt werden kann. Aufgrund des indiumhaltigen Konversionselements im Vergleich zu phosphorhaltigem
Konversionselement ergeben sich dabei Vorteile bezüglich thermischer Stabilität, eine verbesserte Alterungsstabilität und höhere Aus- beziehungsweise Einkoppeleffizienzen.
In einer Weiterbildung ist das Konversionselement in den Nanostrukturen angeordnet. In diesem Fall ist somit das
Konversionselement, insbesondere die InGaN-Schicht, in die Nanostrukturen integriert. Die Wellenlänge der konvertierten Strahlung kann dabei durch die geeignete Wahl der Durchmesser der Nanostrukturen und die Indiumkonzentration im InGaN bestimmt werden. Insbesondere können unterschiedliche
Durchmesser und Abstände der einzelnen Nanostrukturen
verwendet werden, womit eine breitbandige Emission vom blauen beziehungsweise nahen UV- bis roten Spektralbereich
ermöglicht wird. Dadurch kann mit Vorteil ein Halbleiterchip erzielt werden, der weiße Strahlung emittiert. Zudem können darüber hinaus weitere Effekte zur Lichtsteigerung über die Anordnung der Nanostrukturen im Halbleiterschichtenstapel oder auf der Vorderseite genutzt werden.
In einer Weiterbildung ist der Halbleiterchip ein
Dünnfilmchip. Als Dünnfilmchip wird im Rahmen der Anmeldung ein Halbleiterchip angesehen, während dessen Herstellung das Aufwachssubstrat, auf dem Halbleiterschichtenstapel
epitaktisch aufgewachsen wurde, vorzugsweise vollständig abgelöst ist.
In einer Weiterbildung ist der Halbleiterchip ein
strahlungsemittierender Chip, insbesondere eine LED,
vorzugsweise eine Dünnfilm-LED. Ein Verfahren zum Herstellen eines optoelektronischen
Halbleiterchips mit einem Halbleiterschichtenstapel aus einem nitridischen Verbindungshalbleitermaterial auf einem
Trägersubstrat weist folgende Schritte auf:
- Bereitstellen eines Aufwachssubstrats, das eine Oberfläche aufweist, die Silizium enthält, oder das ein Siliziumsubstrat ist,
- epitaktisches Aufwachsen des Halbleiterschichtenstapels auf der Siliziumoberfläche, der eine zur Strahlungserzeugung vorgesehene aktive Schicht zwischen einer Schicht eines ersten Leitfähigkeitstyps und einer Schicht eines zweiten Leitfähigkeitstyps aufweist, wobei die Schicht des ersten Leitfähigkeitstyps einer Vorderseite des
Halbleiterschichtenstapels benachbart ist,
- Ausbilden mindestens einer Ausnehmung im
Halbleiterschichtenstapel, die sich von einer der Vorderseite gegenüberliegenden Rückseite des Halbleiterschichtenstapels durch die aktive Schicht hindurch zur Schicht des ersten Leitfähigkeitstyps erstreckt,
- elektrisches Anschließen der Schicht des ersten
Leitfähigkeitstyps durch die Ausnehmung hindurch mittels einer ersten elektrischen Anschlussschicht, welche die
Rückseite des Halbleiterschichtenstapels zumindest
stellenweise bedeckt,
- elektrisches Anschließen der Schicht des zweiten
Leitfähigkeitstyps mittels einer zweiten elektrischen
Anschlussschicht, die an der Rückseite angeordnet ist,
- Aufbringen des Trägersubstrats auf der dem Aufwachssubstrat gegenüberliegenden Seite des Halbleiterschichtenstapels, das eine dem Halbleiterschichtenstapel zugewandte
Siliziumoberfläche aufweist, und
- Ablösen des Aufwachssubstrats. Die in Verbindung mit dem optoelektronischen Halbleiterchip genannten Merkmale gelten auch für das Verfahren und
umgekehrt .
Das Verfahren ermöglicht aufgrund der Verwendung des
kostengünstigen Silizium-Aufwachssubstrats und Silizium- Trägersubstrats eine kostengünstige Herstellung von
Halbleiterchips. Die elektrische Kontaktierung der
Halbleiterchips ist dabei derart ausgebildet und auf die Epitaxie adaptiert, dass m Summe ein verbessertes kostengünstiges Verfahren und ein Halbleiterchip mit
verbesserten Eigenschaften erzielt werden kann.
In einer Weiterbildung des Verfahrens wird im Aufwachsprozess eine Zwischenschicht zwischen Aufwachssubstrat und aktiver Schicht eingebracht. Die Zwischenschicht ist beispielsweise eine Schichtenfolge aus AIN-Schichten und AlxGa]__xN- Schichten. Die Nutzung dieser Zwischenschichten erlaubt das Aufwachsen von nitridbasierten Halbleiterschichten mit kompressiver Vorverspannung auf dem Siliziumaufwachssubstrat, wobei Beschädigungen nachfolgender Epitaxieschichten mit Schichtdicken von größer 500 nm verhindert werden.
Die Verwendung einer Zwischenschicht in Kombination mit der einseitigen elektrischen Kontaktierung des Halbleiterchips ermöglicht eine sinnvolle Prozesskette und ein vorteilhaftes, kostengünstiges Herstellungsverfahren .
In einer Weiterbildung wird vor Aufwachsen des
Halbleiterschichtenstapels eine Nukleationsschicht auf das Aufwachssubstrat aufgebracht. Für das Wachstum auf
Siliziumaufwachssubstraten werden spezielle
Nukleationsprozesse benötigt. Diese bieten die Möglichkeit des Wachstums des Halbleiterschichtenstapels auf ein
großflächiges Siliziumaufwachssubstrat. Insbesondere
ermöglicht sich so ein defektreduziertes Aufwachsen der
Halbleiterschichten, wobei Verspannungen zwischen den
Schichten vermieden oder sogar reduziert werden können.
In einer Weiterbildung werden im Halbleiterschichtenstapel und/oder auf der Vorderseite eine Mehrzahl von Nanostrukturen ausgebildet. Die Verwendung von Nanostrukturen im Halbleiterschichtenstapel in Kombination mit
Siliziumaufwachssubstraten ermöglicht das Aufwachsen von defektreduzierten und somit qualitativ hochwertigen
Halbleiterschichten ohne den Aufbau zusätzlicher
Verspannungen oder Störstellen. Eine derartige Kombination kann mit Vorteil zu einer Verspannungsreduzierung führen. Die Nanostrukturen können dabei innerhalb einer Schicht des
Halbleiterschichtenstapels ausgebildet werden. Dies
ermöglicht integrierte Streuzentren im
Halbleiterschichtenstapel, beispielsweise nahe der aktiven Schicht, die mit Vorteil zu einer Effizienzsteigerung führen.
Die Nanostrukturen können selbstorganisiert gewachsen werden. Alternativ können der Durchmesser sowie die Verteilung der Nanostrukturen auf dem Aufwachssubstrat durch ein geeignetes Lithografieverfahren vorgegeben werden. Bei geeigneter Wahl des Durchmessers und der Verteilung der Nanostrukturen kann mit Vorteil ein photonischer Effekt erzielt werden, welcher die gezielte Auskopplung verbessern kann.
In einer Weiterbildung wird im Aufwachsprozess eine
Nukleationsschicht und eine Zwischenschicht zwischen
Aufwachssubstrat und aktiver Schicht ausgebildet, wobei zusätzlich Nanostrukturen im Halbleiterschichtenstapel beziehungsweise auf der Vorderseite ausgebildet werden. Durch eine derartige Kombination kann mit Vorteil eine
großflächige, kostengünstige und defektreduzierte Epitaxie und Chiprozessierung ermöglicht werden, wobei mittels des auf die Epitaxie adaptierten Aufbaus des Chips in seiner
Kontaktierung in Summe ein verbessertes und kostengünstiges Verfahren ermöglicht wird. In einer Weiterbildung wird ein Konversionselement in die Nanostrukturen eingebracht, wobei das Konversionselement geeignet ist, zumindest einen Teil der von der aktiven
Schicht emittierten Strahlung in Strahlung einer anderen Wellenlänge umzuwandeln. Bevorzugt werden InGaN-Schichten in die Nanostrukturen eingebaut, wobei diese InGaN-Schichten als Konversionselement Verwendung finden. Die emittierende Farbe der Nanostrukturen kann dabei durch beispielsweise eine geeignete Wahl des Durchmessers der Nanostrukturen bestimmt werden. Die Nanostrukturen bieten mit Vorteil aufgrund ihres kleinen Durchmessers die Möglichkeit, effizient eine hohe Menge von Indium in die Nanostrukturen einzubauen. Die Farbe der konvertierten Strahlung kann dabei durch beispielsweise die geeignete Wahl des Durchmessers der Nanostrukturen beeinflusst werden. Dies bietet die Möglichkeit der
Herstellung von weißen Halbleiterchips ohne Verwendung zusätzlicher Phosphore. Ein indiumbasiertes
Konversionselement hat gegenüber einem phosphorbasierten Konversionselement den Vorteil einer erhöhten thermischen Stabilität, einer verbesserten Alterungsstabilität sowie einer erhöhten Aus- und Einkoppeleffizienz. Über die
Anordnung der Nanostrukturen im Halbleiterschichtenstapel oder auf der Vorderseite können zudem zusätzlich weitere Effekte zur Lichtsteigerung und/oder zur Direktionalität der emittierten Strahlung, beispielsweise zur Strahlungsemission abhängig vom Raumwinkel, genutzt werden. Durch eine geeignete Wahl der Nanostrukturendurchmesser lässt sich zudem eine breitbandige Strahlungsemission vom blauen bzw. nahen UV- Spektralbereich bis in den roten Spektralbereich erzielen.
Weitere Vorteile und vorteilhafte Weiterbildungen der
Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 5 beschriebenen Ausführungsbeispielen. Es zeigen :
Figur 1 einen schematischen Querschnitt eines
Halbleiterchips im erfindungsgemäßen
Herstellungsverfahren, und
Figuren 2 bis 4, 5A, 5B jeweils einen schematischen
Querschnitt eines Halbleiterchips gemäß eines erfindungsgemäßen Ausführungsbeispiels.
In den Figuren können gleiche oder gleich wirkende
Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Bestandteile und deren
Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne
Bestandteile, wie zum Beispiel Schichten, Strukturen,
Komponenten und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
Figur 1 zeigt ein Ausführungsbeispiel eines Halbleiterchips 10 im Querschnitt im Herstellungsprozess . Der Halbleiterchip 10 weist ein Aufwachssubstrat 9 auf, das eine
Siliziumoberfläche 9a aufweist. Auf der Siliziumoberfläche 2a sind die einzelnen Schichten des Halbleiterchips 10
aufgewachsen .
Für das Wachstum von Halbleiterschichten auf das Silizium- Aufwachssubstrat 9 wird ein spezieller Anwachs- beziehungsweise Nukleationsprozess benötigt. Ein derartiger Prozess bietet die Möglichkeit des Wachstums von
Halbleiterschichten auf großflächige Siliziumsubstrate. Der Anwachs- beziehungsweise Nukleationsprozess für das
Wachstum auf Siliziumoberflächen beinhaltet insbesondere das Aufwachsen einer Nukleationsschicht 11 auf der
Siliziumoberfläche 9a des Aufwachssubstrats 9. Die
Nukleationsschicht 11 enthält beispielsweise A1N, gradiertes AlGaN und GaN. Aufgrund der Nukleationsschicht 11 können auf diese defektreduziert Halbleiterschichten aufgewachsen werden. Da sich Silizium als kostengünstiges Substratmaterial auszeichnet, kann so ein kostengünstiger Halbleiterchip ermöglicht werden.
Auf der Nukleationsschicht 11 sind Nanostrukturen 6
aufgewachsen. Die Nanostrukturen 6 können selbstorganisiert gewachsen sein. Alternativ und bevorzugt können die
Nanostrukturen auf dem Aufwachssubstrat 9 aufgewachsen werden, das vorstrukturiert ist. Dabei sind der Durchmesser sowie die Verteilung der Nanostrukturen auf dem
Aufwachssubstrat 9 durch ein Lithografieverfahren vorgegeben. Die Nanostrukturen 6 sind vorzugsweise dreidimensionale
Strukturen, die beispielsweise stäbchenförmig ausgebildet sind. Derartige Nanostrukturen 6 sind dem Fachmann auch unter dem Begriff "Nanowire" oder "Nanorod" bekannt. Die Verwendung von Nanostrukturen auf
Siliziumaufwachssubstraten ermöglicht mit Vorteil das
Wachstum von defektreduzierten und hochwertigen
Halbleiterschichten ohne den Aufbau zusätzlicher
Verspannungen im Halbleiterchip. Derartige Nanostrukturen 6 können mit Vorteil zu zusätzlichen Verspannungsreduzierungen genutzt werden. Diese Verspannungsreduzierung erfolgt
aufgrund der geringen Grundfläche der Nanostrukturen 6. Durch die Kombination der Verwendung einer Nukleationsschicht
11 und Nanostrukturen 6 kann eine großflächige,
kostengünstige und defektreduzierte Epitaxie und
Halbleiterchipprozessierung auf Siliziumsubstraten ermöglicht werden. So kann ein verbessertes Verfahren und ein Bauteil mit verbesserten Eigenschaften erzielt werden.
Auf den Nanostrukturen 6 ist eine koaleszierende GaN-Schicht
12 angeordnet. Diese koaleszierende GaN-Schicht dient weiter zur Defektreduzierung, sodass der Halbleiterchip weiter verbessert wird.
Auf der koaleszierenden GaN-Schicht ist optional eine A1N- Schicht oder AlGaN-Schicht 13 angeordnet. Die AlGaN-Schicht kann dabei in ihrer Aluminiumkonzentration gradiert sein. Diese optionale Schicht 13 dient zur Verbesserung der
Morphologie der koaleszierenden GaN-Schicht 12. Dadurch können die auf die AIN-Schicht oder AlGaN-Schicht 13
aufzubringenden Halbleiterschichten mit einer verbesserten kristallinen Qualität und Homogenität abgeschieden werden.
Auf der optionalen Schicht 13 ist eine Maskenschicht 14 angeordnet. Diese Maskenschicht 14 enthält beispielsweise SiN und Al(Ga)N. Eine derartige Maskenschicht dient weiter zur Defektreduzierung.
Auf der Maskenschicht 14 ist eine Zwischenschicht 7
angeordnet, die eine Mehrzahl von Einzelschichten aufweist. Die Zwischenschicht 7 ist somit als Schichtenstapel aus einer Mehrzahl von Einzelschichten ausgebildet. Die Zwischenschicht 7 dient insbesondere zur Verspannungsreduktion im
Halbleiterchip. Beispielsweise setzt sich die Zwischenschicht 7 aus AlN/AlxGa]__xN-Schichten zusammen. Die Nutzung dieser Zwischenschicht 7 erlaubt das Aufwachsen von weiteren
Halbleiterschichten mit kompressiver Vorverspannung auf dem Aufwachssubstrat aus Silizium. Dadurch kann eine Beschädigung beim Aufwachsprozess , beispielsweise ein Reißen der
Epitaxieschichten mit Schichtdicken von größer als 500 nm, verhindert werden.
Auf der Zwischenschicht 7 ist der Halbleiterschichtenstapel 1 angeordnet, der ein nitridisches
Verbindungshalbleitermaterial enthält. Der
Halbleiterschichtenstapel 1 weist eine Schicht lb eines ersten Leitfähigkeitstyps, eine aktive Schicht la und eine Schicht lc eines zweiten Leitfähigkeitstyps auf. Die aktive Schicht la ist insbesondere zwischen der Schicht lb des ersten Leitfähigkeitstyps und der Schicht lc des zweiten
Leitfähigkeitstyps angeordnet. Die aktive Schicht la dient zur Strahlungserzeugung.
Handelt es sich beispielsweise bei der Schicht lb des ersten Leitfähigkeitstyps um eine n-leitende Schicht, dann handelt es sich bei der Schicht lc des zweiten Leitfähigkeitstyps um eine p-leitende Schicht, oder umgekehrt. Vorliegend ist die Schicht lb des ersten Leitfähigkeitstyps eine n-leitende GaN : Si-Schicht . Die Schicht lc des zweiten Leitfähigkeitstyps ist eine p-leitende GaN-Schicht. Die aktive Schicht la weist einen pn-Übergang oder eine Quantenwellstruktur auf,
beispielsweise eine Mehrfachquantenwellstruktur (MQW) .
Das Ausführungsbeispiel der Figur 1 befindet sich im
Herstellungsprozess . Anschließend an den Herstellungsprozess des Chips 10 des Ausführungsbeispiels der Figur 1 wird ein dem Aufwachssubstrat 9 gegenüber angeordnetes Trägersubstrat aufgebracht, wobei anschließend das Aufwachssubstrat 9 teilweise oder vollständig abgelöst wird. Zudem findet eine elektrische Kontaktierung des Halbleiterschichtenstapels 1 statt . Fertig hergestellte Halbleiterchips 10 sind in den
Ausführungsbeispielen der Figuren 2 bis 5 dargestellt.
Der in Figur 2 gezeigte Halbleiterchip 10 weist auf einem Trägersubstrat 2 den elektrisch kontaktierten
Halbleiterschichtenstapel 1 auf. Das Trägersubstrat 2 weist zumindest eine Siliziumoberfläche 2a auf oder ist ein
Siliziumvollsubstrat. Insbesondere weist das Trägersubstrat 2 den gleichen Ausdehnungskoeffizienten wie das
Aufwachssubstrat 9 auf, wodurch Verspannungen im
Halbleiterchip vermieden werden können.
Auf dem Trägersubstrat 2, insbesondere auf der
Siliziumoberfläche 2a ist eine erste elektrische
Anschlussschicht 4 angeordnet. Diese erste elektrische
Anschlussschicht 4 dient dazu, die Schicht lb des ersten Leitfähigkeitstyps elektrisch zu kontaktieren. Zur
Kurzschlussvermeidung ist auf der ersten Anschlussschicht 4 eine elektrisch isolierende Trennschicht 15 angeordnet. Die elektrisch isolierende Trennschicht 15 ist dabei bis auf Öffnungen im Bereich der Schicht lb des ersten
Leitfähigkeitstyps vollständig auf der ersten elektrischen Anschlussschicht 4 angeordnet. Die erste Anschlussschicht 4 ist so mittels der Trennschicht 15 von der Schicht lc des zweiten Leitfähigkeitstyps vollständig elektrisch isoliert. Die erste elektrische Anschlussschicht 4 weist zudem
Herausragungen auf. Diese Herausragungen dienen zur
elektrischen Kontaktierung der Schicht lb des ersten
Leitfähigkeitstyps . Zur elektrischen Kontaktierung des Halbleiterschichtenstapels 1 sind insbesondere im Halbleiterschichtenstapel 1
Ausnehmungen eingebracht. Die Ausnehmungen 3 erstrecken sich von einer Rückseite le des Halbleiterschichtenstapels 1 durch die aktive Schicht la hindurch zur Schicht lb des ersten Leitfähigkeitstyps. Die Ausnehmungen 3 sind seitlich
beziehungsweise lateral von der Trennschicht 15 umgeben.
Insbesondere sind die Seitenflächen der Ausnehmung 3 mit der Trennschicht 15 vollständig ummantelt. In den Ausnehmungen 3 sind die Herausragungen der ersten elektrischen
Anschlussschicht 4 eingebracht. Diese sind gegenüber der Schicht lc des zweiten Leitfähigkeitstyps und der aktiven Schicht la mittels der Trennschicht 15 elektrisch isoliert.
Zwischen Halbleiterschichtenstapel 1 und elektrisch
isolierender Trennschicht 15 ist eine zweite elektrische Anschlussschicht 5 angeordnet. Diese zweite elektrische
Anschlussschicht 5 ist ebenfalls an der Rückseite le des Halbleiterschichtenstapels 1 angeordnet. Die zweite
elektrische Anschlussschicht 5 schließt die Schicht lc des zweiten Leitfähigkeitstyps des Halbleiterschichtenstapels 1 elektrisch an. Diese zweite elektrische Anschlussschicht 5 ist mittels der Trennschicht 15 von der ersten elektrischen Anschlussschicht 4 elektrisch isoliert. Lateral beabstandet von dem Halbleiterschichtenstapel 1 ist auf der zweiten elektrischen Anschlussschicht 5 eine Kontaktfläche 16 angeordnet, die mittels eines Bonddrahtes 17 eine externe elektrische Kontaktierung des Halbleiterchips ermöglicht.
Auf dem Halbleiterschichtenstapel 1 ist die Zwischenschicht 7 angeordnet. Auf der Zwischenschicht 7 sind weiter die
Nanostrukturen 6 angeordnet. Diese wurden im Ablöseverfahren des Aufwachssubstrats somit nicht mit abgelöst, sondern befinden sich auf einer Vorderseite ld des Halbleiterchips 10. Die Vorderseite ld des Halbleiterchips 10 ist insbesondere eine Strahlungsaustrittsfläche der von der aktiven Schicht erzeugten Strahlung. Insbesondere wird ein großer Teil der von der aktiven Schicht la erzeugten Strahlung über die
Strahlungsaustrittsfläche ld aus dem Halbleiterchip
ausgekoppelt.
Die Nanostrukturen 6 weisen einen derartigen Durchmesser sowie eine derartige Verteilung auf, dass ein photonischer Effekt erzielt wird, sodass sich die Strahlungsauskopplung aus dem Chip verbessert. Die Nanostrukturen 6 stellen demnach photonische Kristalle zur Effizienzsteigerung dar. Zudem kann mittels der Nanostrukturen 6 ein zusätzlicher Effekt zur Direktionalität der emittierten Strahlung erzielt werden, beispielsweise zu einer gezielten Strahlungsemission abhängig vom Raumwinkel.
Der Halbleiterchip 10 weist eine einseitige Kontaktierung auf der p-Seite des Halbleiterschichtenstapels 1 auf. Durch die Kombination der einseitigen elektrischen Kontaktierung, der Nukleationsschicht im Aufwachsprozess sowie der
Zwischenschicht zur Spannungsreduktion kann eine
großflächige, kostengünstige und defektreduzierte Epitaxie und Chipprozessierung ermöglicht werden, bei dem der Aufbau des Halbleiterchips auf dem Epitaxieprozess adaptiert ist, womit in Summe ein verbessertes Verfahren und ein Bauteil mit verbesserten Eigenschaften erzielt wird. Insbesondere
ermöglicht die einseitige elektrische Kontaktierung des Chips einen niederohmen n-Kontakt, bei dem gleichzeitig die aufgewachsenen funktionalen Schichten des Chips in ihrer Funktionalität erhalten bleiben.
Der Halbleiterchip 10 ist vorzugsweise ein
strahlungsemittierender Halbleiterchip, insbesondere eine LED, besonders bevorzugt eine Dünnfilm-LED .
Das Ausführungsbeispiel der Figur 3 unterscheidet sich von dem Ausführungsbeispiel der Figur 2 dadurch, dass die
Nanostrukturen 6 innerhalb einer Halbleiterschicht des
Halbleiterchips 10 angeordnet sind. Diese in der
Halbleiterschicht vergrabenen Nanostrukturen dienen als Streuzentren, die mit Vorteil zu einer Effizienzsteigerung des Chips führen. Insbesondere können mittels der
Nanostrukturen 6 kontrolliert Streuzentren nahe der aktiven Schicht la in den Chip eingebaut und integriert sein, womit sich eine Strahlungseffizienzsteigerung ermöglicht.
Die integrierten Nanostrukturen sind im Ausführungsbeispiel der Figur 3 oberhalb der Zwischenschicht 7 angeordnet. Die Nanostrukturen 6 sind mittels eines
Halbleiterschichtenmaterials bedeckt, sodass die
Nanostrukturen 6 im Halbleitermaterial vergraben sind. Das Halbleitermaterial oberhalb der Nanostrukturen 6 ist derart ausgebildet, dass photonische Effekte zur
Strahlungsauskopplung erzeugt werden. Beispielsweise ist die Oberfläche des Halbleitermaterials an der Vorderseite ld des Halbleiterchips aufgeraut. Im Übrigen stimmt das Ausführungsbeispiel der Figur 3 mit dem Ausführungsbeispiel der Figur 2 im Wesentlichen überein. Das in Figur 4 dargestellte Ausführungsbeispiel des Halbleiterchips 10 unterscheidet sich von dem
Ausführungsbeispiel der Figur 2 dadurch, dass die im
Herstellungsprozess aufgewachsenen Nanostrukturen 6 mit dem Aufwachssubstrat abgelöst worden sind. Die Zwischenschicht 7 ist ebenfalls zumindest teilweise im Herstellungsprozess abgelöst worden. Auf dem Halbleiterschichtenstapel 1 befindet sich lediglich ein Teil der Zwischenschicht 7, insbesondere eine AlGaN-Schicht . Diese dient als
Strahlungsauskoppelungsstruktur, sodass die
Strahlungsauskopplung mittels dieser Schicht verbessert wird. Die AlGaN-Schicht kann sich zudem als Mehrfachschicht
zusammensetzen, was weiter die Auskopplung und damit die Effizienz verbessert.
Im Übrigen stimmt das Ausführungsbeispiel der Figur 4 im Wesentlichen mit dem Ausführungsbeispiel der Figur 1 überein.
In den Figuren 5A und 5B finden zusätzlich
Konversionselemente 8 Verwendung. Insbesondere sind die
Konversionselemente 8 in die Nanostrukturen 6 integriert. Die Konversionselemente 8 sind insbesondere InGaN-Schichten, wobei sich der Konversionsgrad beziehungsweise die Farbe oder Wellenlänge des konvertierten Lichts am Indiumgehalt misst. Das Konversionselement 8 wird im Betrieb des Chips optisch gepumpt und nicht elektrisch betrieben.
Das Konversionselement 8 konvertiert einen Teil der von der aktiven Schicht la emittierten Strahlung in Strahlung einer anderen Wellenlänge. Der Halbleiterchip 10 emittiert so eine Mischstrahlung aus der von der aktiven Schicht la erzeugten Strahlung und der konvertierten Strahlung, wodurch beispielsweise eine LED erzielt werden kann, die weiße Farbe emittiert .
Die emittierende Farbe des Chips kann unter anderem durch di Wahl der Durchmesser der Nanostrukturen bestimmt werden. Insbesondere bieten die Nanostrukturen aufgrund ihres
Durchmessers die Möglichkeit, effizient eine hohe Menge an Indium in den Chip einzubauen. Dies bietet die Möglichkeit der Herstellung von weißen LEDs ohne den Bedarf zusätzlicher Phosphore. Konversionselemente aus InGaN haben gegenüber Konversionselementen aus Phosphor den Vorteil einer erhöhten thermischen Stabilität, eine verbesserte Alterungsstabilität sowie höhere Aus- und Einkoppeleffizienzen. Durch geeignete Wahl der Nanostrukturen-Durchmesser lässt sich zudem eine breitbandige Emission von blauen beziehungsweise nahen UV- bis roten Spektralbereich erzielen, beispielsweise wenn die Nanostrukturen im Array angeordnet sind und unterschiedliche Durchmesser aufweisen.
Über die Anordnung der Nanostrukturen können darüber hinaus weitere Effekte zur Lichtsteigerung, wie beispielsweise Purcell-Effekte genutzt werden.
In dem Ausführungsbeispiel der Figur 5A ist ein
Halbleiterchip 10 gemäß dem Ausführungsbeispiel der Figur 3 dargestellt, wobei im Unterschied zu dem Ausführungsbeispiel der Figur 3 in den Nanostrukturen 6 die oben beschriebenen Konversionselemente 8 integriert sind.
Das Ausführungsbeispiel der Figur 5B entspricht dem
Ausführungsbeispiel der Figur 2 mit zusätzlich integrierten Konversionselementen 8. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr weist die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen auf, was insbesondere jede Kombination von
Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 046 792.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

1. Optoelektronischer Halbleiterchip (10) mit einem
Halbleiterschichtenstapel (1) aus einem nitridischen Verbindungshalbleitermaterial auf einem Trägersubstrat ( 2 ) , wobei
- das Trägersubstrat (2) eine dem
Halbleiterschichtenstapel (1) zugewandte Oberfläche (2a) aufweist, die Silizium enthält,
- der Halbleiterschichtenstapel (1) eine zur
Strahlungserzeugung vorgesehene aktive Schicht (la) zwischen einer Schicht (lb) eines ersten Leitfähigkeitstyps und einer Schicht (lc) eines zweiten
Leitfähigkeitstyps aufweist,
- die Schicht (lb) des ersten Leitfähigkeitstyps einer Vorderseite (ld) des Halbleiterschichtenstapels (1) benachbart ist,
- der Halbleiterschichtenstapel (1) mindestens eine
Ausnehmung (3) enthält, die sich von einer der
Vorderseite (ld) gegenüberliegenden Rückseite (le) des Halbleiterschichtenstapels (1) durch die aktive Schicht (la) hindurch zur Schicht (lb) des ersten
Leitfähigkeitstyps erstreckt,
- die Schicht (lb) des ersten Leitfähigkeitstyps mittels einer ersten elektrischen Anschlussschicht (4), welche die Rückseite (le) des Halbleiterschichtenstapels (1) zumindest stellenweise bedeckt, durch die Ausnehmung (3) hindurch elektrisch angeschlossen ist, und
- die Schicht (lc) des zweiten Leitfähigkeitstyps mittels einer zweiten elektrischen Anschlussschicht (5), die an der Rückseite (le) angeordnet ist, elektrisch
angeschlossen ist.
2. Halbleiterchip nach Anspruch 1, wobei
im Halbleiterschichtenstapel (1) und/oder auf der
Vorderseite (ld) eine Mehrzahl von Nanostrukturen (6) angeordnet ist.
3. Halbleiterchip nach einem der vorhergehenden
Ansprüche, wobei
im Halbleiterschichtenstapel (1) und/oder auf der
Vorderseite (ld) eine Zwischenschicht (7) angeordnet ist.
4. Halbleiterchip nach einem der vorhergehenden
Ansprüche, wobei
im Halbleiterschichtenstapel (1) und/oder auf der
Vorderseite (ld) ein Konversionselement (8) angeordnet ist, das geeignet ist, zumindest einen Teil der von der aktiven Schicht (la) emittierten Strahlung in Strahlung einer anderen Wellenlänge umzuwandeln.
5. Halbleiterchip nach Anspruch 4, wobei
das Konversionselement (8) InGaN enthält.
6. Halbleiterchip nach Anspruch 4 oder 5 unter Rückbezug auf Anspruch 2, wobei
das Konversionselement (8) in den Nanostrukturen (6) angeordnet ist.
7. Halbleiterchip nach einem der vorhergehenden Ansprüche 4 bis 6, wobei
die Wellenlänge der konvertierten Strahlung zumindest zum Teil mittels der Durchmesser und/oder der Verteilung der
Nanostrukturen (6) bestimmt ist.
8. Halbleiterchip nach einem der vorhergehenden
Ansprüche, wobei
der Halbleiterchip (10) ein Dünnfilm-Chip ist.
9. Halbleiterchip nach einem der vorhergehenden
Ansprüche, wobei
der Halbleiterchip (10) eine LED ist.
10. Verfahren zum Herstellen eines optoelektronischen Halbleiterchips (10) mit einem Halbleiterschichtenstapel (1) aus einem nitridischen Verbindungshalbleitermaterial auf einem Trägersubstrat (2) mit folgenden
Verfahrensschritten :
- Bereitstellen eines Aufwachssubstrats (9), das eine Oberfläche (9a) aufweist, die Silizium enthält,
- Epitaktisches Aufwachsen des Halbleiterschichtenstapels (1) auf der Oberfläche (9a), der eine zur
Strahlungserzeugung vorgesehene aktive Schicht (la) zwischen einer Schicht (lb) eines ersten Leitfähigkeitstyps und einer Schicht (lc) eines zweiten
Leitfähigkeitstyps aufweist, wobei die Schicht (lb) des ersten Leitfähigkeitstyps einer Vorderseite (ld) des Halbleiterschichtenstapels (1) benachbart ist,
- Ausbilden mindestens einer Ausnehmung (3) im
Halbleiterschichtenstapel ( 1 ) , die sich von einer der Vorderseite (ld) gegenüberliegenden Rückseite (le) des Halbleiterschichtenstapels (1) durch die aktive Schicht (la) hindurch zur Schicht (lb) des ersten
Leitfähigkeitstyps erstreckt,
- Elektrisches Anschließen der Schicht (lb) des ersten Leitfähigkeitstyps durch die Ausnehmung (3) hindurch mittels einer ersten elektrischen Anschlussschicht (4), welche die Rückseite (le) des Halbleiterschichtenstapels (1) zumindest stellenweise bedeckt,
- Elektrisches Anschließen der Schicht (lc) des zweiten Leitfähigkeitstyps mittels einer zweiten elektrischen Anschlussschicht (5), die an der Rückseite (le)
angeordnet ist,
- Aufbringen des Trägersubstrats (2) auf der dem
Aufwachssubstrat (9) gegenüberliegenden Seite des
Halbleiterschichtenstapels (1), und
- Ablösen des Aufwachssubstrats (9) .
11. Verfahren nach Anspruch 10, wobei
im Aufwachsprozess eine Zwischenschicht (7) zwischen Aufwachssubstrat (9) und aktiver Schicht (la) eingebracht wird.
12. Verfahren nach einem der Ansprüche 10 oder 11, wobei vor Aufwachsen des Halbleiterschichtenstapels (1) eine Nukleationsschicht (11) auf das Aufwachssubstrat (9) aufgebracht wird.
13. Verfahren nach einem der Ansprüche 10 bis 12, wobei im Halbleiterschichtenstapel (1) und/oder auf der
Vorderseite (ld) eine Mehrzahl von Nanostrukturen (6) ausgebildet werden.
14. Verfahren nach Anspruch 13, wobei
in die Nanostrukturen (6) ein Konversionselement (8) eingebracht wird, das geeignet ist, zumindest einen Teil der von der aktiven Schicht (la) emittierten Strahlung in
Strahlung einer anderen Wellenlänge umzuwandeln.
15. Verfahren nach Anspruch 14, wobei die Wellenlänge der konvertierten Strahlung zumindest zum Teil mittels der Durchmesser und/oder der Verteilung der Nanostrukturen (6) bestimmt wird.
PCT/EP2011/066687 2010-09-28 2011-09-26 Optoelektronischer halbleiterchip und verfahren zu dessen herstellung Ceased WO2012052257A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/825,842 US8823034B2 (en) 2010-09-28 2011-09-26 Optoelectric semiconductor chip
US14/447,679 US9136431B2 (en) 2010-09-28 2014-07-31 Optoelectronic semiconductor chip
US14/818,630 US9293652B2 (en) 2010-09-28 2015-08-05 Optoelectronic semiconductor chip having reduced strain between different constituent materials of the chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010046792.8 2010-09-28
DE102010046792A DE102010046792A1 (de) 2010-09-28 2010-09-28 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/825,842 A-371-Of-International US8823034B2 (en) 2010-09-28 2011-09-26 Optoelectric semiconductor chip
US14/447,679 Division US9136431B2 (en) 2010-09-28 2014-07-31 Optoelectronic semiconductor chip

Publications (2)

Publication Number Publication Date
WO2012052257A2 true WO2012052257A2 (de) 2012-04-26
WO2012052257A3 WO2012052257A3 (de) 2012-11-15

Family

ID=44674814

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/066687 Ceased WO2012052257A2 (de) 2010-09-28 2011-09-26 Optoelektronischer halbleiterchip und verfahren zu dessen herstellung

Country Status (4)

Country Link
US (3) US8823034B2 (de)
DE (1) DE102010046792A1 (de)
TW (1) TWI452731B (de)
WO (1) WO2012052257A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020058180A1 (de) * 2018-09-17 2020-03-26 Osram Oled Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010046792A1 (de) * 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102012101211A1 (de) 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
KR101974353B1 (ko) * 2013-01-11 2019-05-02 삼성전자주식회사 발광소자 및 발광소자 패키지
DE102013200509A1 (de) * 2013-01-15 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
DE102016113274B4 (de) 2016-07-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP2019537255A (ja) * 2016-11-22 2019-12-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
DE102017113549A1 (de) * 2017-06-20 2018-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102019100624A1 (de) 2019-01-11 2020-07-16 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit erster und zweiter dielektrischer schicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US20220140192A1 (en) * 2020-11-04 2022-05-05 Excellence Opto. Inc. Light-emitting diode chip structure
US20220344905A1 (en) * 2021-04-21 2022-10-27 Osram Opto Semiconductors Gmbh Semiconductor laser device and projection device
KR20220170236A (ko) 2021-06-22 2022-12-29 삼성전자주식회사 나노 막대 발광 소자, 복수의 나노 막대 발광 소자를 포함하는 기판 구조물, 및 기판 구조물의 제조 방법
EP4476800B1 (de) * 2022-02-08 2025-12-24 ams-OSRAM International GmbH Laserdiodenbauelement
DE102022129759A1 (de) * 2022-11-10 2024-05-16 Ams-Osram International Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB702560A (en) 1950-10-31 1954-01-20 Armstrong Cork Co Improvements in or relating to rolling sheet material into articles
GB701069A (en) 1951-12-04 1953-12-16 Bernard Alexander Christie Improvements in or relating to seats
US7560296B2 (en) 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
US6613597B2 (en) * 2001-06-29 2003-09-02 Xanoptix, Inc. Optical chip packaging via through hole
JP2006512748A (ja) 2001-12-21 2006-04-13 アイクストロン、アーゲー Ｉｉｉ−ｖ半導体皮膜を非ｉｉｉ−ｖ基板に沈積する方法
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US7902564B2 (en) 2006-12-22 2011-03-08 Koninklijke Philips Electronics N.V. Multi-grain luminescent ceramics for light emitting devices
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008032318A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102008022942A1 (de) 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
DE102008056175A1 (de) * 2008-11-06 2010-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Strahlung emittierenden Dünnschichtbauelements und Strahlung emittierendes Dünnschichtbauelement
KR101601621B1 (ko) * 2008-11-14 2016-03-17 삼성전자주식회사 반도체 발광소자
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102009047881B4 (de) 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
DE102010035489A1 (de) 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelement
DE102010046792A1 (de) * 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020058180A1 (de) * 2018-09-17 2020-03-26 Osram Oled Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Also Published As

Publication number Publication date
US9136431B2 (en) 2015-09-15
WO2012052257A3 (de) 2012-11-15
US8823034B2 (en) 2014-09-02
US9293652B2 (en) 2016-03-22
TW201222874A (en) 2012-06-01
US20130221369A1 (en) 2013-08-29
US20150340561A1 (en) 2015-11-26
DE102010046792A1 (de) 2012-03-29
TWI452731B (zh) 2014-09-11
US20140339591A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
WO2012052257A2 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
EP2212931B1 (de) Led mit stromaufweitungsschicht
DE10017757B4 (de) LED auf AlGaInN-Basis mit dicker Epitaxieschicht für eine verbesserte Lichtextraktion und Verfahren zum Herstellen des Bauelements
DE112004002809B4 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
WO2001091195A1 (de) Lumineszenzdiodenchip mit einer auf gan basierenden strahlungsemittierenden epitaxieschichtenfolge und verfahren zu dessen herstellung
EP2638575A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2009121319A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
EP2208240A1 (de) Optoelektronischer halbleiterchip mit einer mehrfachquantentopfstruktur
DE102012106143A1 (de) Nitrid-Halbleiter-Leuchtdiodenvorrichtung
WO2010040337A1 (de) Optoelektronischer halbleiterkörper
WO2013034485A1 (de) Optoelektronisches bauelement
EP2193550A1 (de) Strahlungsemittierender halbleiterkörper
WO2007025499A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
EP2628191A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge, strahlungsemittierender halbleiterchip und optoelektronisches bauteil
EP1299909B1 (de) LUMINESZENZDIODENCHIP AUF DER BASIS VON InGaN UND VERFAHREN ZU DESSEN HERSTELLUNG
DE112014001352T5 (de) Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
DE102007057756B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102018123932A1 (de) Optoelektronisches Bauelement mit dielektrischer Spiegelschicht und Verfahren zur Herstellung des optoelektronischen Bauelements
DE102008034708A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2020038743A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102018119734A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
WO2011070047A1 (de) Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
WO2020058180A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11760507

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13825842

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11760507

Country of ref document: EP

Kind code of ref document: A2