WO2012114874A1 - 電子部品の実装構造 - Google Patents

電子部品の実装構造 Download PDF

Info

Publication number
WO2012114874A1
WO2012114874A1 PCT/JP2012/052837 JP2012052837W WO2012114874A1 WO 2012114874 A1 WO2012114874 A1 WO 2012114874A1 JP 2012052837 W JP2012052837 W JP 2012052837W WO 2012114874 A1 WO2012114874 A1 WO 2012114874A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
metal substrate
thermistor
ceramic layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/052837
Other languages
English (en)
French (fr)
Inventor
三浦　忠将
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to EP12749937.4A priority Critical patent/EP2680278B1/en
Priority to CN201280009668.1A priority patent/CN103380467B/zh
Priority to JP2013500942A priority patent/JP5668837B2/ja
Publication of WO2012114874A1 publication Critical patent/WO2012114874A1/ja
Priority to US13/966,514 priority patent/US9153762B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits or green body
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits or green body characterised by the resistive component
    • H01C17/06533—Precursor compositions therefor, e.g. pastes, inks, glass frits or green body characterised by the resistive component composed of oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H01C1/142—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient

Definitions

  • the present invention relates to a thermistor and a manufacturing method thereof, and more particularly, to a thermistor in which a metal substrate, a thermistor thin film layer, and an electrode are laminated, and a manufacturing method thereof.
  • Patent Document 1 an NTC thermistor or a PTC thermistor used as a temperature sensor or the like in a protection circuit is known as disclosed in Patent Document 1.
  • the thermistor disclosed in Patent Document 1 includes a flat metal substrate that also serves as an electrode, a temperature-sensitive resistor film formed on one main surface thereof, and one electrode film formed on the temperature-sensitive resistor film. Become.
  • the thermistor described above has a structure in which a flat metal substrate is used as one electrode and one electrode film formed in the uppermost layer is used as the other electrode. For this reason, when this thermistor is mounted on a substrate or the like, electrical connection to the electrode film has to be performed by wire bonding, and mounting in a very small space is impossible.
  • a thermistor is used as a temperature sensor for an IC component mounted on a printed wiring board, a minute gap of 150 to 200 ⁇ m is generated between the printed wiring board and the IC component. Is preferably mounted in this gap.
  • mounting by wire bonding mounting in such a minute gap is substantially difficult.
  • a temperature sensitive resistor film is formed on a wiring board by sputtering.
  • the bonding property to the flat metal substrate can be obtained, but the sputtering method is costly for manufacturing equipment and is not suitable for mass production. Therefore, it is required to be formed by a solid phase method.
  • the thermal expansion coefficients of the flat metal substrate and the temperature-sensitive resistor film are different, so that the shrinkage rates are different. For this reason, even if the flat metal substrate and the temperature-sensitive resistor film can be bonded, the adhesion strength at the bonding interface may be insufficient depending on the external environment.
  • an object of the present invention is to provide a thermistor that can be mounted with solder and has excellent adhesion strength even when formed by a solid phase method, and a method for manufacturing the thermistor.
  • a first invention of the present invention includes a metal substrate, a semiconductor ceramic layer formed on the metal substrate by a solid-phase method, and a pair of divided electrodes formed on the semiconductor layer. Contains ceramic particles, and the thickness direction of the metal substrate is not divided by the columnar structure in which the ceramic particles or ceramic particles are continuously formed.
  • the present inventor has a metal substrate, a semiconductor ceramic layer formed on the metal substrate, and a pair of divided electrodes formed on the semiconductor ceramic layer. I designed a thermistor. With the shape as described above, solder mounting can be performed on the printed wiring board by a method such as reflow. Further, the thin semiconductor ceramic layer and the metal substrate are integrally fired.
  • the metal base material and the semiconductor ceramic layer have different coefficients of thermal expansion, so that the shrinkage rate is different even when integrally fired. For this reason, even if the metal base material and the semiconductor ceramic layer can be joined, for example, moisture enters the joint interface in a high temperature and high humidity environment, and the joint between the metal base material and the semiconductor ceramic layer is divided. As a result, the resistance value changes greatly.
  • this invention it became clear by mixing ceramic powder with a metal base material that the adhesive strength of a semiconductor ceramic layer and a metal base material improves. This seems to contribute to the anchor effect by the ceramic powder and the increased contact area between the semiconductor ceramic layer and the metal substrate.
  • the metal base is not divided in the thickness direction due to the ceramic particles contained in the metal base or the column structure in which the ceramic particles are continuously formed, the flexibility of the metal base is not lost.
  • the adhesion strength between the metal substrate and the semiconductor ceramic layer is improved without impairing the above.
  • the metal substrate is divided in the thickness direction by the ceramic particle or the column structure of ceramic particles means that the same ceramic particle or column structure of ceramic particles is exposed on the front and back surfaces of the metal substrate.
  • the thickness of the metal substrate of the electronic component is preferably 10 to 80 ⁇ m, and the thickness of the ceramic layer is preferably 1 to 10 ⁇ m (second invention).
  • the metal substrate and the ceramic layer are preferably formed in a sheet shape (third invention).
  • the ceramic particles are preferably 16 vol% or more and 40 vol% or less with respect to the metal substrate (fifth invention).
  • the semiconductor ceramic layer is preferably made of an NTC ceramic material, and the ceramic particles are preferably the same material as the semiconductor ceramic layer or an iron oxide compound (sixth invention).
  • the adhesion strength between the metal substrate and the semiconductor ceramic layer is improved without affecting the characteristics of the semiconductor ceramic layer and without losing flexibility.
  • the divided electrode preferably contains ceramic particles (seventh invention).
  • the adhesion strength between the semiconductor ceramic layer and the divided electrode is improved, which is more preferable.
  • An eighth invention of the present invention is a method for manufacturing a thermistor comprising a metal substrate, a semiconductor ceramic layer formed on the metal substrate, and a pair of split electrodes formed on the semiconductor ceramic layer.
  • a step of applying a ceramic slurry on a carrier film to a predetermined thickness to form a ceramic green sheet to be a semiconductor ceramic layer; and a metal paste containing ceramic powder on the ceramic green sheet to a predetermined thickness Applying the electrode paste to a predetermined thickness on the surface of the ceramic green sheet that faces the surface on which the metal substrate sheet is formed
  • the ceramic powder becomes ceramic particles at the interface between the metal base and the semiconductor ceramic layer.
  • the ceramic particles make irregularities on the surface, and the adhesion strength is improved by the anchor effect or the increase of the contact area.
  • the ceramic powder is contained in the metal base sheet in the range of 16 vol% or more and 40 vol% or less (9th invention).
  • a thermistor with improved adhesion strength between the metal substrate and the semiconductor ceramic layer can be provided without impairing the flexibility of the thermistor.
  • the electrode paste also contains ceramic powder (tenth invention).
  • a thermistor having improved adhesion strength between the semiconductor ceramic layer and the divided electrodes can be provided.
  • a thermistor having excellent adhesion strength and a manufacturing method can be provided even if it can be mounted with solder and formed by a solid phase method.
  • FIG. 1 is a sectional view of a flexible thermistor according to a first embodiment of the present invention.
  • the mounting structure of the flexible thermistor 1A of the present invention includes a metal base 11, a semiconductor ceramic layer 15 formed on the metal base 11, a pair of divided electrodes 21 and 22 formed on the semiconductor ceramic layer 15, And a flexible thermistor 1A.
  • a Ni plating film 23 and a Sn plating film 24 are sequentially formed on the surfaces of the divided electrodes 21 and 22.
  • An Ni plating film 23 ′ and an Sn plating film 24 ′ are also formed on the surface of the metal base 11.
  • the protective layer 16 is formed on the surface of the semiconductor ceramic layer 15. This protective layer is not necessarily formed.
  • the metal substrate 11 is obtained by firing a sheet-like formed body of metal powder paste
  • the semiconductor ceramic layer 15 is obtained by firing a ceramic slurry or a sheet-like formed body of ceramic paste
  • the divided electrodes 21 and 22 are made of electrode material paste. It is fired.
  • the metal powder paste sheet-shaped body, the ceramic slurry sheet-shaped body and the electrode paste are obtained by integrally firing these three. Note that at least the metal substrate 11 and the semiconductor ceramic layer 15 may be integrally fired.
  • the thickness of the metal substrate 11 is about 10 to 80 ⁇ m
  • the thickness of the semiconductor ceramic layer 15 is about 1 to 10 ⁇ m
  • the thickness of the divided electrodes 21 and 22 is about 0.1 to 10 ⁇ m
  • the total thickness of the flexible thermistor 1A is 10 to 10 ⁇ m. It is about 100 ⁇ m.
  • a ceramic material having NTC characteristics including an appropriate amount of Mn, Ni, Fe, Ti, Co, Al, Zn, etc. in any combination can be used.
  • the oxide of the transition metal element is used for mixing, but carbonate, hydroxide, or the like of the element may be used as a starting material.
  • a noble metal such as Ag, Pd, Pt, or Au, or a base metal such as Cu, Ni, Al, W, or Ti, or an alloy containing them can be used. .
  • the metal base material 11 contains ceramic particles 30, and the thickness direction of the metal base material 11 is not divided by the columnar structure 31 in which the ceramic particles 30 or the ceramic particles are continuously formed.
  • the ceramic particles 30 are preferably about 0.1 ⁇ m to 3.0 ⁇ m, and when these ceramic particles 30 are contained in a metal paste as a metal substrate and fired, a plurality of ceramic particles 30 are connected in a column structure. Even if the structure 31 is not formed or the column structure 31 is formed, the metal base material 11 is formed so as not to be divided in the thickness direction.
  • the thermistor 1A By having such a configuration, it is possible to provide the thermistor 1A with improved adhesion strength between the metal substrate 11 and the semiconductor ceramic layer 15 without impairing the flexibility as the flexible thermistor 1A.
  • the ceramic particles 30 are preferably included in the range of 16 vol% or more and 40 vol% or less with respect to the metal substrate 11.
  • the amount is less than 16 vol%, the presence ratio of the ceramic particles 30 contained in the metal base material 11 is small, so that there are cases where sufficient adhesion strength cannot be obtained under severe conditions such as high temperature and high humidity. .
  • the column structure 31 in which the ceramic particle 30 is continuously formed is likely to occur, and the column structure 30 is likely to be continuous in the thickness direction of the metal substrate 11. As a result, there is a possibility that the flexibility of the metal substrate 11 may be hindered.
  • the ceramic particles 30 are preferably made of the same or similar material as that used for the semiconductor ceramic layer 15.
  • the ceramic particles 30 may be oxides of Mn 3 O 4 , NiO, Fe 2 O 3 , TiO 2 , or These mixed oxides are preferably used.
  • the material used for the semiconductor ceramic layer 15 is used, the possibility that the characteristic layer of the semiconductor ceramic layer 15 is adversely affected is low.
  • the semiconductor ceramic layer 15 is a material that is significantly eroded by plating
  • the material used for the protective layer 16 may be used.
  • the Ni plating film 23 ′ and the Sn plating film 24 ′ are also formed on the surface of the metal substrate 11.
  • the Ni plating film 23 and the Sn plating film 24 are formed on the surfaces of the divided electrodes 21 and 22 by electroplating. By doing so, it is inevitably formed on the surface of the metal substrate 11 made of metal, and it is not always necessary to form it.
  • FIG. 2 is an equivalent circuit of the flexible thermistor 1A.
  • the divided electrodes 21 and 22 serve as input / output terminals, and the resistors R1 and R2 are formed of the semiconductor ceramic layer 15 and are electrically connected in series via the metal base 11. That is, the thermistor circuit is configured by the resistors R1 and R2 by the semiconductor ceramic layer 15 sandwiched in the thickness direction between the divided electrodes 21 and 22 and the metal substrate 11.
  • FIG. 3 is a diagram showing a path of a current flowing through the flexible thermistor 1A. Since the divided electrodes 21 and 22 are formed on the surface of the semiconductor ceramic layer 15, as shown by the arrows in FIG. 3, the portions that are in contact with the divided electrodes 21 and 22 are passed through the metal substrate 11. Current flows through the path.
  • a crack is likely to occur in the central portion of the semiconductor ceramic layer 15. However, even if a crack occurs in the central portion of the semiconductor ceramic layer 15, that portion is not a current-carrying path and therefore does not affect the electrical characteristics of the flexible thermistor 1 ⁇ / b> A.
  • a metal base sheet that becomes a metal base 11 having a thickness of 5 to 100 ⁇ m after firing a paste for a metal base containing Ag—Pd as a main component and containing ceramic powder as ceramic particles by a doctor blade method Form.
  • an oxide such as Mn—Ni—Fe—Ti is weighed so as to have a predetermined composition (targeting to have a resistivity of 10 4 ⁇ cm).
  • a pulverizing medium it is sufficiently wet pulverized by a ball mill, and then calcined at a predetermined temperature to obtain a ceramic powder.
  • An organic binder is added to the ceramic powder, and wet mixing is performed to obtain a semiconductor ceramic paste.
  • a semiconductor ceramic layer 15 is formed from the obtained semiconductor ceramic paste by a screen printing method or the like.
  • an organic binder is added to an insulating material such as Fe 2 O 3 to form a paste, and only a portion where the divided electrodes 21 and 22 are connected is exposed by a screen printing method or the like to form the protective layer 16. .
  • an Ag—Pd paste to be the divided electrodes 21 and 22 is screen-printed so as to be connected to the semiconductor ceramic layer 15 exposed from the protective layer 16 to obtain a laminate.
  • the mother sheet of the obtained laminate is cut into individual thermistors.
  • the obtained 1 unit piece is accommodated in a thermistor zirconia cage, subjected to binder removal treatment, and then fired at a predetermined temperature (for example, 900 to 1300 ° C.).
  • an Ni plating film 23 and an Sn plating film 24 are sequentially formed by electroplating.
  • a screen printing method is generally used, but gravure printing, an ink jet method, a doctor blade method, or the like may be used.
  • the metal substrate 11 can also be formed by a printing method such as screen printing.
  • the divided electrodes 21 and 22 can be formed by screen printing, sputtering, vapor deposition, or the like.
  • Example 1 In Experimental Example 1, the first embodiment described with reference to FIG. 1 was evaluated.
  • Mn 3 O 4 , NiO, Fe 2 O 3 , and TiO 2 are weighed so that the resistivity is 10 4 ⁇ cm, and sufficiently wet pulverized with a ball mill using a pulverizing medium such as zirconia. And calcining at 700 ° C. for 2 hours to obtain a ceramic calcined powder made of an oxide of Mn—Ni—Fe—Ti.
  • the ceramic powder as a co-material shown in Table 1 prepared in the same manner as the ceramic calcined powder in the Ag-Pd metal paste mixed so as to be Ag 90 wt% Pd 10 wt% is shown in Table 1. Mixed at the indicated ratio. Then, a metal base sheet having a thickness after firing of 30 ⁇ m was formed on a PET carrier sheet by a doctor blade method using the obtained metal paste.
  • a sheet-like semiconductor ceramic pattern was formed on the metal base sheet so that the thickness after firing the above-described semiconductor ceramic paste by screen printing was 3 ⁇ m. Further, on this, a sheet-like protective layer pattern made of Fe 2 O 3 having excellent plating resistance is formed so that the thickness after firing becomes 10 ⁇ m except for a region that is slightly smaller than the region where the divided electrodes are formed. Formed. Subsequently, a divided electrode pattern was formed so that the same metal paste as the metal paste used for the metal substrate had a thickness after firing of 3 ⁇ m. The obtained metal base sheet, sheet-like semiconductor ceramic pattern, sheet-like protective layer pattern, and divided electrode pattern were degreased and then integrally fired at 950 ° C. for 2 hours. Thereby, the thermistor in which the metal substrate, the semiconductor ceramic layer, the protective layer, and the divided electrode layer were sequentially formed was obtained.
  • Ni and Sn plating were sequentially formed on the obtained thermistor by electrolytic plating. Thereby, Ni and Sn plating are formed on the surface of the divided electrode and the surface of the metal substrate. Then, it was mounted on a land of a glass epoxy substrate with Sn—Ag—Cu lead-free solder.
  • Example 2 In order to measure the adhesion strength between the semiconductor ceramic layer and the metal substrate more quantitatively, a test piece 40 as shown in FIG. 4 was prepared. Specifically, a slurry for forming a sheet was prepared from the semiconductor ceramic powder used for preparing the thermistor of Experimental Example 1, and a ceramic green sheet was obtained using a doctor blade. The green sheet was cut into a predetermined size to obtain a plurality of ceramic green sheets. Subsequently, the same metal paste used for the metal base sheet of Experimental Example 1 is printed on one ceramic green sheet by screen printing, and the ceramic green sheet is sandwiched between a plurality of ceramic green sheets from both sides. Thereby, the flat laminated block body in which the metal paste was sandwiched one layer was formed.
  • test piece 40 square columnar sample 40 of ⁇ 1.0 mm ⁇ length 5.0 mm in which the metal layer 42 was disposed between the ceramics 41.
  • Example 3 Then, the following evaluation was performed about the flexibility of the metal base material by co-material addition. Specifically, a sample for deflection test was prepared, in which the ceramic green sheet obtained in Experimental Example 1 and the metal sheet added with the common material obtained in Experimental Example 1 were laminated and integrally fired. This length is 50 mm ⁇ width 5 mm, the thickness of the metal substrate is 30 ⁇ m, and the thickness of the semiconductor ceramic layer is 2 ⁇ m.
  • the deflection test sample obtained above was placed on a cylinder having a diameter of 10.13 cm, 5.07 cm, 1.30 cm, and 0.71 cm corresponding to the amount of warpage of the thermistor at the deflection amounts of 1 mm, 2 mm, 8 mm, and 16 mm.
  • the presence or absence of destruction of the sample for winding and a deflection test was confirmed.
  • As a result of winding the sample for deflection test around the cylinder it was evaluated as x when a crack was generated in the metal base material, and when it did not occur, it was evaluated as ⁇ .
  • the number of samples was five, and when even one crack occurred, it was marked as x. Table 3 shows the experimental results.
  • B25 / B50 (K) In (R25 / R50) / ((1 / 273.15 + 25) ⁇ 1 / (273.15 + 50)) The number of samples was 10, which was the average value. Table 4 shows the experimental results.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

　はんだでの実装が可能で、固相法で形成したとしても、密着強度が優れたサーミスタ及びその製造方法を提供する。　金属基材と、固相法によって金属基材上に形成された半導体セラミック層と、半導体層上に形成された一対の分割電極とを備え、金属基材にはセラミック粒子が含有されており、セラミック粒子またはセラミック粒子が連続して形成される柱構造により、金属基材が厚み方向に分断されていないことを特徴とする。電子部品の前記金属基材の厚みが１０～８０μｍ、セラミック層の厚みが１～１０μｍであることが好ましい。

Description

電子部品の実装構造
　本発明は、サーミスタ及びその製造方法、特に、金属基材とサーミスタ薄膜層と電極とが積層されているサーミスタ及びその製造方法に関する。
　従来、保護回路中に温度センサなどとして使用されるＮＴＣサーミスタあるいはＰＴＣサーミスタとしては特許文献１に示されるものが知られている。特許文献１に示されるサーミスタは、電極を兼ねた平板状金属基板と、その一方主面に形成された感温抵抗体膜と、感温抵抗体膜上に形成された１つの電極膜とからなる。
　しかしながら、上述のサーミスタは、平板状金属基板を一方の電極とし、最上層に形成されている１つの電極膜を他方の電極としている構造を有する。このため、このサーミスタを基板等に実装する場合、電極膜への電気的接続はワイヤボンディングに寄らざるを得ず、極小スペースへの実装は不可能であった。たとえば、このようなサーミスタを、プリント配線基板上に実装されたＩＣ部品の温度センサとして利用する場合、プリント配線基板とＩＣ部品との間には１５０～２００μｍの微小な隙間が生じており、サーミスタをこの隙間に実装することが好ましい。しかし、ワイヤボンディングによる実装では、このような微小な隙間への実装は実質困難である。
　また、特許文献１は配線基板上にスパッタ法により感温抵抗体膜を形成している。このようなスパッタ法を用いて形成した場合、平板状金属基板との接合性が得られるものの、スパッタ法は製造設備にコストがかかり、量産性に向いていない。そこで、固相法により形成されることが求められるが、この場合、平板状金属基板と、感温抵抗体膜との熱膨張係数が異なるため、収縮率が異なる。このため、平板状金属基板と感温抵抗体膜とが接合できたとしても、外環境によっては接合界面における密着強度が不十分な場合がある。
特開昭６１－２４５５０２公報
　そこで、本発明の目的は、はんだでの実装が可能で、固相法で形成したとしても、密着強度が優れたサーミスタ及びその製造方法を提供する。
　本発明の第１の発明は、金属基材と、固相法によって金属基材上に形成された半導体セラミック層と、半導体層上に形成された一対の分割電極とを備え、金属基材にはセラミック粒子が含有されており、セラミック粒子またはセラミック粒子が連続して形成される柱構造により、金属基材の厚み方向が分断されていないことを特徴とする。
　本発明者は先にしたＰＣＴ出願（ＰＣＴ／ＪＰ２０１０／６４０８９）において、金属基材と、金属基材上に形成された半導体セラミック層と、半導体セラミック層上に形成された一対の分割電極とを設けた、サーミスタを発案した。上記のような形状であれば、プリント配線基板上にリフロー等の方法により、はんだ実装ができる。また、薄層の半導体セラミック層と金属基材とを一体焼成している。
　しかしながら、上述の構成で形成したとしても、固相法により形成した場合、金属基材と、半導体セラミック層との熱膨張係数が異なるため、一体焼成したとしても収縮率が異なる。このため、金属基材と半導体セラミック層とが接合できたとしても、例えば、高温高湿度環境下では接合界面に水分が侵入したりして、金属基材と半導体セラミック層との接合が分断されて、抵抗値が大きく変化してしまう。本願発明では、金属基材にセラミック粉末を混合することにより、半導体セラミック層と金属基材との密着強度が向上することが明らかになった。これは、セラミック粉末によるアンカー効果、ならびに、半導体セラミック層と金属基材との接触面積が増大されることが寄与していると思われる。また、金属基材に含まれるセラミック粒子またはセラミック粒子が連続して形成される柱構造により、金属基材が厚み方向に分断されていないため、フレキシブル性を失わずに、また金属基材の強度を損なわずに、金属基材と半導体セラミック層の密着強度が向上する。
　なお、セラミック粒子、またはセラミック粒子の柱構造により、金属基材が厚み方向に分断されるとは、同一のセラミック粒子、またはセラミック粒子の柱構造が、金属基材の表面と裏面に露出することをいう。
　なお、前記電子部品の前記金属基材の厚みは１０～８０μｍ、前記セラミック層の厚みは１～１０μｍであることが好ましい（第２の発明）。
　上記のような電子部品の場合、低背化できるため、２００μｍ以下の極小スペースであっても実装をすることができるとともに、薄層のセラミック層と金属基材とを一体焼成化していることで、フレキシブル性が付与される。このため、電子部品に応力が加わったとしても、セラミック層部分にクラックが生じにくく、実装スペースに凹凸・段差などがある場合であっても、実装可能である。
　また、前記金属基材および前記セラミック層はシート状に形成されていることが好ましい（第３の発明）。
　また、シート状の金属基材とシート状のセラミック層は一体的に積層した状態で焼成されたものであることが好ましい（第４の発明）。
　本発明のサーミスタは、上述の方法によって製造されていることが好ましい。このような構成の場合、フレキシブル性が確実に得られると共に、セラミック層にクラック等の発生しにくいサーミスタが提供できる。
　また、前記セラミック粒子は、前記金属基材に対して１６ｖｏｌ％以上４０ｖｏｌ％以下であることが好ましい（第５の発明）。
　このような構成を有することによって、金属基材に含まれるセラミック粒子またはセラミック粒子が連続して形成される柱構造により、金属基材の厚み方向が分断されていない構成を容易に実現することができるため、サーミスタとしてのフレキシブル性を損なうことなく、金属基材と半導体セラミック層との密着強度を向上することができる。
　また、半導体セラミック層はＮＴＣセラミック材料からなり、セラミック粒子は半導体セラミック層と同一の材料または酸化鉄化合物であることが好ましい（第６の発明）。
　このような材料を用いることによって、半導体セラミック層の特性へ影響を及ぼすことなく、フレキシブル性を失わずに、金属基材と半導体セラミック層との密着強度が向上する。
　分割電極にはセラミック粒子が含有されていることが好ましい（第７の発明）。
　このような構成を有することによって、半導体セラミック層と分割電極との密着強度も向上し、より好ましい。
　本発明の第８の発明は、金属基材と、金属基材上に形成された半導体セラミック層と、該半導体セラミック層上に形成された一対の分割電極と、を備えたサーミスタの製造方法であって、キャリアフィルム上にセラミックスラリーを所定の厚さに塗布して半導体セラミック層となるセラミックグリーンシートを形成する工程と、セラミックグリーンシート上に、セラミック粉末を含有する金属ペーストを所定の厚さに塗布して金属基材となる金属基材シートを形成する工程と、セラミックグリーンシートの金属基材シートが形成された面と対向する面上に電極ペーストを所定の厚さに塗布して分割電極となる分割電極パターンを形成する工程と、金属基材シート、セラミックグリーンシート、分割電極パターンを一体的に焼成する工程と、を備えたことを特徴とする。
　このような製造方法によると、金属基材シートとセラミックグリーンシートとを一体的に焼成されるため、金属基材と半導体セラミック層との界面にて、セラミック粉末がセラミック粒子となり、金属基材の表面にてセラミック粒子が凹凸を作ることになり、アンカー効果または接触面積の増加により密着強度が向上する。
　また、上記製造方法においては、金属基材シートに、セラミック粉末が１６ｖｏｌ％以上４０ｖｏｌ％以下の範囲で含有されていることが好ましい（第９の発明）。
　このような製造方法を用いることによって、サーミスタとしてのフレキシブル性を損なうことなく、金属基材と半導体セラミック層との密着強度を向上したサーミスタを提供できる。
　また、上記製造方法においては、電極ペーストにもセラミック粉末を含有する方が好ましい（第１０の発明）。
　このような製造方法を用いることによって、半導体セラミック層と分割電極との密着強度も向上したサーミスタを提供できる。
　この発明により、はんだでの実装が可能で、固相法で形成したとしても、密着強度が優れたサーミスタ及び製造方法が提供できる。
本発明の第１実施形態であるフレキシブルサーミスタの断面図である。 第１実施形態のフレキシブルサーミスタ１Ａの等価回路である。 第１実施形態のフレキシブルサーミスタ１Ａに流れる電流の経路を示す図である。 実験例２に用いられる密着強度を測定するための試験片図である。 実験例２に用いられる曲げ試験の模式図である。
（第１実施例）
　図１は、この発明の第１の実施形態によるフレキシブルサーミスタの断面図である。
　本発明のフレキシブルサーミスタ１Ａの実装構造は、金属基材１１と、金属基材１１上に形成された半導体セラミック層１５と、半導体セラミック層１５上に形成された一対の分割電極２１、２２と、を備えるフレキシブルサーミスタ１Ａとを備えている。分割電極２１、２２の表面にはＮｉめっき膜２３、Ｓｎめっき膜２４が順に形成されている。また、金属基材１１の表面にもＮｉめっき膜２３´、Ｓｎめっき膜２４´が形成されている。なお、ここでは、半導体セラミック層１５の表面に保護層１６が形成されている。この保護層は必ずしも形成する必要はない。
　金属基材１１は金属粉ペーストのシート状形成体が焼成されたもの、半導体セラミック層１５はセラミックスラリーまたはセラミックペーストのシート状形成体が焼成されたもの、分割電極２１，２２は電極材料ペーストが焼成されたものである。前記金属粉ペーストのシート状形成体、セラミックスラリーのシート状形成体および電極ペーストは、これら三者が一体的に焼成されたものである。なお、少なくとも金属基材１１と半導体セラミック層１５とが一体焼成されればよい。
　金属基材１１の厚みは１０～８０μｍ程度、半導体セラミック層１５の厚みは１～１０μｍ程度、分割電極２１，２２の厚みは０．１～１０μｍ程度であり、フレキシブルサーミスタ１Ａ全体の厚みは１０～１００μｍ程度である。
　半導体セラミック層１５としては、Ｍｎ，Ｎｉ、Ｆｅ、Ｔｉ、Ｃｏ、Ａｌ、Ｚｎなどを任意の組合せで適量含むＮＴＣ特性を有するセラミック材料を用いることができる。ここでは前記遷移金属元素の酸化物を用いて混合されるが、前記元素の炭酸塩、水酸化物などを出発原料として用いてもよい。金属基材１１及び分割電極２１，２２としては、Ａｇ、Ｐｄ、Ｐｔ、Ａｕなどの貴金属またはＣｕ、Ｎｉ、Ａｌ、Ｗ，Ｔｉなどの卑金属の単体、さらにはこれらを含む合金を用いることができる。
　上記の金属基材１１には、セラミック粒子３０が含有されており、セラミック粒子３０またはセラミック粒子が連続して形成される柱構造３１により、金属基材１１の厚み方向が分断されていない。具体的にはセラミック粒子３０は０．１μｍ～３．０μｍ程度が好ましく、これらのセラミック粒子３０が金属基材となる金属ペーストに含まれて焼成されたとき、セラミック粒子３０が複数連なって柱構造３１を構成しない、または、柱構造３１ができてしまったとしても、金属基材１１が厚み方向に分断されない程度に形成されている。
　このような構成を有することにより、フレキシブルサーミスタ１Ａとしてのフレキシブル性を損なうことなく、金属基材１１と半導体セラミック層１５との密着強度を向上したサーミスタ１Ａを提供できる。
　セラミック粒子３０は、金属基材１１に対して１６ｖｏｌ％以上４０ｖｏｌ％以下の範囲で含まれることが好ましい。１６ｖｏｌ％よりも少ない場合、金属基材１１に含まれるセラミック粒子３０の存在割合が少ないため、高温高湿下のような過酷な条件の場合には、十分な密着強度が得られない場合がある。また４０ｖｏｌ％よりも多い場合、セラミック粒子３０が連続して形成される柱構造３１が生じやすく、金属基材１１の厚み方向に柱構造３０が連なりやすい。その結果、金属基材１１のフレキシブル性を阻害してしまう恐れがある。
　セラミック粒子３０としては、半導体セラミック層１５に用いられている材料と同じもしくは類似の材料を用いることが好ましい。半導体セラミック層１５として、例えばＭｎ－Ｎｉ－Ｆｅ－Ｔｉ系のＮＴＣサーミスタ材料を用いる場合、セラミック粒子３０としてはＭｎ3Ｏ4、ＮｉＯ、Ｆｅ2Ｏ3、ＴｉＯ2のそれぞれの酸化物、または、これらの混合酸化物等を用いることが好ましい。このように、半導体セラミック層１５に用いられている材料を用いた場合、半導体セラミック層１５の特性層に悪影響を及ぼす可能性が低い。ただ、半導体セラミック層１５が著しくめっきに侵食されやすい材料の場合には、半導体セラミック層１５と同等の材料よりも、めっきに強い酸化鉄化合物（Ｆｅ2Ｏ3）を用いることが好ましい。また、保護層１６に用いられる材料を用いてもよい。
　なお、金属基材１１の表面にもＮｉめっき膜２３´、Ｓｎめっき膜２４´が形成されているが、分割電極２１、２２の表面にＮｉめっき膜２３、Ｓｎめっき膜２４を電気めっきにより形成することによって、金属からなる金属基材１１の表面にも必然的に形成されたものであって、必ずしも形成する必要はないものである。
　図２はフレキシブルサーミスタ１Ａの等価回路である。分割電極２１，２２が入出力端子となり、抵抗Ｒ１、Ｒ２は半導体セラミック層１５によって形成されるとともに、金属基材１１を介して電気的に直列に接続されている。すなわち、分割電極２１，２２と金属基材１１との間の厚み方向に挟まれる半導体セラミック層１５による抵抗Ｒ１，Ｒ２でサーミスタ回路が構成される。
　図３はフレキシブルサーミスタ１Ａに流れる電流の経路を示す図である。半導体セラミック層１５の表面に分割電極２１，２２が形成されているため、図３に矢印で示すように、分割電極２１，２２に接している部分の半導体セラミック層１５と金属基材１１を通じる経路で電流が流れる。フレキシブルサーミスタ１Ａの撓みやマウンタでの実装時には半導体セラミック層１５の中央部分にクラックが発生しやすい。しかし、仮に、半導体セラミック層１５の中央部分にクラックが発生したとしても、その部分は通電経路ではないので、フレキシブルサーミスタ１Ａとしての電気的特性に影響を及ぼすことはない。
　以下、フレキシブルサーミスタ１Ａの製造方法について説明する。
　まず、Ａｇ－Ｐｄを主成分とし、セラミック粒子となるセラミック粉末を含有した金属基材用ペーストをドクターブレード法にて、焼成後の厚みが５～１００μｍの金属基材１１となる金属基材シートを形成する。次に半導体セラミック層１５の原料として、Ｍｎ－Ｎｉ－Ｆｅ－Ｔｉ等の酸化物を所定の配合（抵抗率が１０4Ωｃｍとなることを目標とする）となるように秤量し、ジルコニアなどの粉砕媒体を用いてボールミルにより十分に湿式粉砕し、その後、所定の温度で仮焼してセラミック粉末を得る。
　前記セラミック粉末に有機バインダを添加し、湿式で混合処理を行って半導体セラミックスペーストを得る。得られた半導体セラミックスペーストからスクリーン印刷法などによって、半導体セラミックス層１５を形成する。次に、Ｆｅ2Ｏ3などの絶縁性を有する材料に有機バインダを添加し、ペースト状にして、スクリーン印刷法などにより分割電極２１，２２を接続する部分のみ露出させて保護層１６を形成する。その後、保護層１６から露出した半導体セラミックス層１５に接続するように分割電極２１、２２となるＡｇ－Ｐｄペーストをスクリーン印刷し、積層体を得る。
　次に、得られた積層体のマザーシートを１単位のサーミスタに個片カットする。得られた１単位の個片を、サーミスタジルコニア製の匣に収容し、脱バインダ処理を行った後、所定温度（例えば９００～１３００℃）で焼成する。
　その後、電界めっきによりＮｉめっき膜２３、Ｓｎめっき膜２４を順次形成する。
　半導体セラミック層１５や保護層１６を形成する方法としてはスクリーン印刷法が一般的であるが、グラビア印刷、インクジェット方式、ドクターブレード法などであってもよい。また、金属基材１１についてもスクリーン印刷などの印刷法で形成することができる。分割電極２１，２２はスクリーン印刷法、スパッタリング、蒸着法などで形成することができる。
　（実験例１）
　実験例１においては、図１を参照して説明した第１の実施形態についての評価を行なった。
　まず、Ｍｎ3Ｏ4、ＮｉＯ、Ｆｅ2Ｏ3、ＴｉＯ2を、抵抗率が１０4Ωｃｍとなるように秤量し、ボールミルにより、ジルコニアなどの粉砕媒体を用いて、十分に湿式粉砕し、その後、７００℃２時間で仮焼し、Ｍｎ－Ｎｉ－Ｆｅ－Ｔｉの酸化物からなるセラミック仮焼粉末を得た。
　次に、この仮焼粉末を湿式で粉砕処理した後に、有機バインダを加え、半導体セラミックペーストを得た。
　次に、Ａｇ９０ｗｔ％Ｐｄ１０ｗｔ％となるように混合されたＡｇ－Ｐｄ金属ペーストに、前記セラミック仮焼粉末と同様の方法で作製した、表１に示される共材としてのセラミック粉末を、表１に示される割合で混合した。そして得られた金属ペーストをドクターブレード法により、焼成後の厚みが３０μｍとなる金属基材シートをＰＥＴ製キャリアシート上に形成した。
　その後、金属基材シート上に、上述の半導体セラミックペーストを、スクリーン印刷法によって焼成後の厚みが３μｍとなるようにシート状の半導体セラミックパターンを形成した。さらに、この上に、耐めっき性に優れるＦｅ2Ｏ3からなるシート状の保護層パターンを、分割電極が形成される領域よりも一回り小さい領域を除き、焼成後の厚みが１０μｍとなるように形成した。続いて、金属基材に用いた金属ペーストと同一の金属ペーストを、焼成後の厚みが３μｍとなるように分割電極パターンを形成した。得られた、金属基材シート、シート状の半導体セラミックパターン、シート状の保護層パターン、分割電極パターンとを、脱脂した後、９５０℃２時間の条件で一体焼成した。これにより、金属基材、半導体セラミック層、保護層、分割電極層が順次形成されたサーミスタを得た。
　その後、得られたサーミスタに、Ｎｉ及びＳｎめっきを順次電解めっきにより形成した。これにより、分割電極の表面、及び、金属基材の表面にＮｉ及びＳｎめっきが形成される。そして、Ｓｎ－Ａｇ－Ｃｕ系の無鉛はんだでガラスエポキシ基板のランドに実装した。
　その後、２５℃における室温抵抗値を測定した後、６０℃９５％の高温高湿度環境下において３００時間放置し、放置後に２５℃の室温に戻した際の室温抵抗値を測定し、高温高湿度放置前後の室温抵抗変化率を測定した。試料数は１０００個とし、１０％以上の抵抗値変化が生じた試料の発生率を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１より、共材となるセラミック粉末を含有していない試料１の場合、１０％以上の抵抗値変化が生じた試料は２．８％も生じているのに対し、試料２～６については０．５％以下となり、高温高湿度放置をしたとしても金属基材と半導体セラミック層との接合界面の密着強度が十分なものであることがわかる。
　（実験例２）
　より定量的に半導体セラミック層と金属基材との密着強度を測定するために、図４に示されるような試験片４０を作製した。具体的には、実験例１のサーミスタを作製するために使用した半導体セラミック粉末にてシート成形用のスラリーを作製し、ドクターブレードによりセラミックグリーンシートを得た。そして、このグリーンシートを所定寸法に裁断して複数枚のセラミックグリーンシートを得た。続いて、実験例１の金属基材シートに用いたものと同一の金属ペーストを、１枚のセラミックグリーンシートにスクリーン印刷によって印刷し、そのセラミックグリーンシートを両側から複数のセラミックグリーンシートで挟持することで金属ペーストが一層挟まれた平板状の積層ブロック体を形成した。続いて、これを圧着した後に、９５０℃で2時間焼成した。得られた試料をダイシングカットし、セラミック４１とセラミック４１の間に金属層４２を配置した□１．０ｍｍ×長さ５．０ｍｍの試験片（角柱状試料）４０を得た。
　得られた試験片４０について、（1）初期、ならびに（2）Ｎｉめっき液に１時間浸漬した後に６０℃９５％の高温高湿度環境下にて３００時間放置した後に、図５に示されるように、１対の支持冶具５１ａと５１ｂとの間に渡し、上から加圧部材５２で金属層４２部分を加圧し、オートグラフによる曲げ試験を実施し、セラミック４１と金属層４２とが剥離する際の強度を測定した。これをセラミックと金属層との密着強度とした。なお、試料数は１５個とし、その平均値を求めた。初期密着強度が１７０未満、高温高湿度放置後の密着強度が４０未満のものを範囲外とした。表２に実験結果を示す。
Figure JPOXMLDOC01-appb-T000002
　表２から分かるように、共材となるセラミック粉末を含有していない試料７の場合、初期密着強度、高温高湿度放置ともに範囲外の密着強度となった。一方、試料８～１２については、初期密着強度が１７０以上、及び高温高湿度放置後の密着強度が４０以上と優れていることがわかった。
　（実験例３）
　続いて、共材添加による金属基材のたわみ性について以下の評価を行った。具体的には、実験例１で得られたセラミックグリーンシートと、実験例１で得られた共材が添加された金属シートとを積層し一体焼成した、たわみ試験用試料を作成した。この長さは５０ｍｍ×幅５ｍｍ、金属基材の厚みが３０μｍ、半導体セラミック層の厚みが２μｍである。
　続いて、撓み量１ｍｍ、２ｍｍ、８ｍｍ、１６ｍｍでのサーミスタのそり量に相当する直径１０．１３ｃｍ、５．０７ｃｍ、１．３０ｃｍ、０．７１ｃｍの円筒に上記で得られたたわみ試験用試料を巻きつけ、たわみ試験用試料の破壊の有無を確認した。円筒にたわみ試験用試料を巻きつけた結果、金属基材にクラックが発生した場合は×、発生しなかった場合は○とした。試料数は５個とし、１個でもクラックが発生した場合、×とした。表３に実験結果を示す。
Figure JPOXMLDOC01-appb-T000003
　表３から分かるように、共材となるセラミック粉末が４８ｖｏｌ％含まれている試料１８の場合、撓み量１ｍｍ～１６ｍｍのすべてのケースにおいて、金属基材にクラックが入ってしまうことがわかった。また、試料１７は、撓み量１ｍｍ、２ｍｍの時にクラックが入ってしまうが、８ｍｍ、１６ｍｍの時にはクラックが入らず、ある程度のフレキシブル性が得られることがわかった。一方、試料１３～１６においては、撓み量１～１６ｍｍのすべてのケースにおいて、クラックが入らず、フレキシブル性が十分に得られていることが分かる。
　実験例１～３の結果より、共材となるセラミック粉末を金属基材に添加することにより、金属基材と半導体セラミック層との密着強度が向上することがわかる。また、共材となるセラミック粉末が金属基材中に１６ｖｏｌ％以上４０ｖｏｌ％以下となるように添加されることによって、フレキシブル性を損なわず、密着強度の優れたサーミスタを提供できることがわかる。
　（実験例４）
　続いて、共材添加によるセラミック層への拡散による電気特性の変化を調査するために、共材となるセラミック材料として、試料１９の酸化鉄（Ｆｅ2Ｏ3）、試料２０の半導体セラミック層と同じ材料（Ｍｎ－Ｎｉ－Ｆｅ－Ｔｉ組成化合物）、試料２１の酸化銅（ＣｕＯ）、を用意した。続いて、Ａｇ９０ｗｔ％Ｐｄ１０ｗｔ％となるように混合されたＡｇ－Ｐｄ金属ペーストに対して、試料１９～２１のそれぞれの共材を表４に示される量で添加した。それぞれの金属ペーストを、実験例１で作製したセラミックグリーンシート両主面上にスクリーン印刷して圧着し、脱脂を経て、実験例１と同一の条件で焼成を行った。その結果、全体の大きさが２ｍｍ×２ｍｍ×０．５ｍｍであり、電極が２ｍｍ×２ｍｍ×２．０μｍとなる試料１９～２１の電気特性調査用のサーミスタを得た。得られた試料１９～２１のサーミスタについて、液槽２５℃（Ｒ２５）及び５０℃（Ｒ５０）の抵抗値を直流４端子法にて測定し、以下の式によりＢ定数（Ｒ２５／Ｒ５０）を計算した。
　Ｂ２５／Ｂ５０（Ｋ）＝Ｉｎ（Ｒ２５／Ｒ５０）／（（１／２７３．１５＋２５）―１／（２７３．１５＋５０））
　試料数は１０個であり、その平均値であった。表４に実験結果を示す。
Figure JPOXMLDOC01-appb-T000004
　表４から分かるように、共材となるセラミック材料として、酸化鉄または半導体セラミック層と同一の材料を用いた試料１９及び試料２０の場合、共材を１６ｖｏｌ％～４０ｖｏｌ％添加したとしても、共材を添加していない０ｖｏｌ％の時とほぼ同等の値が得られることがわかった。一方、共材となるセラミック材料として、ＣｕＯを用いた試料２１の場合、共材を１６ｖｏｌ％～４０ｖｏｌ％と序々に増やしていった場合、共材を添加していない０ｖｏｌ％の時と比べてＢ定数が大幅に低下していくことがわかった。
１Ａ・・・フレキシブルサーミスタ
１１・・・金属基材
１５・・・サーミスタ層
１６・・・保護層
２１，２２・・・分割電極
２３・・・Ｎｉめっき膜
２４・・・Ｓｎめっき膜
３０・・・セラミック粒子
３１・・・柱構造
４０・・・試験片
４１・・・セラミック
４２・・・金属層

Claims (10)

  1. 　金属基材と、固相法によって前記金属基材上に形成された半導体セラミック層と、前記半導体層上に形成された一対の分割電極とを備え、
    　前記金属基材にはセラミック粒子が含有されており、
    　前記セラミック粒子または前記セラミック粒子が連続して形成される柱構造により、前記金属基材が厚み方向に分断されていないことを特徴とするサーミスタ。
  2. 　前記電子部品の前記金属基材の厚みが１０～８０μｍ、前記セラミック層の厚みが１～１０μｍであることを特徴とする請求項１に記載のサーミスタ。
  3. 　前記金属基材および前記セラミック層はシート状に形成されていることを特徴とする請求項１または請求項２に記載のサーミスタ。
  4. 　前記シート状の金属基材と前記シート状のセラミック層は一体的に積層した状態で焼成されたものであることを特徴とする請求項１～３のいずれかに記載のサーミスタ。
  5. 　前記セラミック粒子は、前記金属基材に対して１６ｖｏｌ％以上４０ｖｏｌ％以下であることを特徴とする請求項１～４のいずれかに記載のサーミスタ。
  6. 　前記半導体セラミック層はＮＴＣセラミック材料からなり、前記セラミック粒子は半導体セラミック層と同一の材料または酸化鉄化合物であることを特徴とする請求項１～５のいずれかに記載のサーミスタ。
  7. 　前記分割電極にセラミック粒子が含有されていることを特徴とする請求項１～６のいずれかに記載のサーミスタ。
  8. 　金属基材と、金属基材上に形成された半導体セラミック層と、該半導体セラミック層上に形成された一対の分割電極と、を備えたサーミスタの製造方法であって、
    　キャリアフィルム上にセラミックスラリーを所定の厚さに塗布して前記半導体セラミック層となるセラミックグリーンシートを形成する工程と、
    　前記セラミックグリーンシート上に、セラミック粉末を含有する金属ペーストを所定の厚さに塗布して金属基材となる金属基材シートを形成する工程と、
    　前記セラミックグリーンシートの前記金属基材シートが形成された面と対向する面上に電極ペーストを所定の厚さに塗布して分割電極となる分割電極パターンを形成する工程と、
    　前記金属基材シート、前記セラミックグリーンシート、前記分割電極パターンを一体的に焼成する工程と、
    　を備えたことを特徴とするサーミスタの製造方法。
  9. 　前記金属ペーストに、前記セラミック粉末が１６ｖｏｌ％以上４０ｖｏｌ％以下の範囲で含有されていることを特徴とする請求項８に記載のサーミスタの製造方法。
  10. 　前記電極ペーストにもセラミック粉末を含有することを特徴とする請求項８または請求項９のサーミスタの製造方法。
PCT/JP2012/052837 2011-02-24 2012-02-08 電子部品の実装構造 Ceased WO2012114874A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP12749937.4A EP2680278B1 (en) 2011-02-24 2012-02-08 Mounting structure for electronic components
CN201280009668.1A CN103380467B (zh) 2011-02-24 2012-02-08 电子元器件的安装结构
JP2013500942A JP5668837B2 (ja) 2011-02-24 2012-02-08 電子部品の実装構造
US13/966,514 US9153762B2 (en) 2011-02-24 2013-08-14 Electronic component package structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-038765 2011-02-24
JP2011038765 2011-02-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/966,514 Continuation US9153762B2 (en) 2011-02-24 2013-08-14 Electronic component package structure

Publications (1)

Publication Number Publication Date
WO2012114874A1 true WO2012114874A1 (ja) 2012-08-30

Family

ID=46720659

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/052837 Ceased WO2012114874A1 (ja) 2011-02-24 2012-02-08 電子部品の実装構造

Country Status (5)

Country Link
US (1) US9153762B2 (ja)
EP (1) EP2680278B1 (ja)
JP (1) JP5668837B2 (ja)
CN (1) CN103380467B (ja)
WO (1) WO2012114874A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073324A1 (ja) * 2011-11-15 2013-05-23 株式会社村田製作所 サーミスタおよびその製造方法
JP2014109554A (ja) * 2012-12-04 2014-06-12 Murata Mfg Co Ltd 赤外線センサおよびその製造方法
WO2017022373A1 (ja) * 2015-07-31 2017-02-09 株式会社村田製作所 温度センサ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5928608B2 (ja) * 2012-11-28 2016-06-01 株式会社村田製作所 サーミスタ装置
US20150380627A1 (en) * 2014-06-27 2015-12-31 Qualcomm Technologies, Inc. Lid assembly for thermopile temperature sensing device in thermal gradient environment
EP3324416A4 (en) * 2015-07-15 2019-02-20 Murata Manufacturing Co., Ltd. ELECTRONIC COMPONENT
DE202018004354U1 (de) * 2018-09-19 2018-10-15 Heraeus Sensor Technology Gmbh Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement
EP3994710B1 (de) * 2019-07-05 2024-09-18 TDK Electronics AG Ntc-dünnschichtthermistor und verfahren zur herstellung eines ntc-dünnschichtthermistors
EP4053886A1 (en) * 2021-03-01 2022-09-07 Infineon Technologies AG Method for fabricating a substrate with a solder stop structure, substrate with a solder stop structure and electronic device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245502A (ja) 1985-04-23 1986-10-31 松下電器産業株式会社 薄膜サ−ミスタ
JPS6310502U (ja) * 1986-07-07 1988-01-23
JPH06302406A (ja) * 1993-04-19 1994-10-28 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JPH0878267A (ja) * 1994-09-08 1996-03-22 Murata Mfg Co Ltd 内部電極ペーストおよびそれを用いた積層セラミックコンデンサ
JP2003007510A (ja) * 2002-06-19 2003-01-10 Mitsubishi Materials Corp チップ型サーミスタ
JP2005174974A (ja) * 2003-12-08 2005-06-30 Matsushita Electric Ind Co Ltd 積層圧電体部品の製造方法
JP2009032837A (ja) * 2007-07-26 2009-02-12 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3574930A (en) * 1966-12-08 1971-04-13 Gen Motors Corp Method of forming a printed thermistor on a metal sheet
JPS63169793A (ja) * 1987-01-07 1988-07-13 株式会社村田製作所 プリント基板へのチツプ部品の取付構造
CN1052299C (zh) * 1995-05-11 2000-05-10 松下电器产业株式会社 温度传感元件和装有它的温度传感器及温度传感元件的制造方法
US6780494B2 (en) * 2002-03-07 2004-08-24 Tdk Corporation Ceramic electronic device and method of production of same
JP4073416B2 (ja) * 2004-03-31 2008-04-09 Ｔｄｋ株式会社 積層セラミックコンデンサ
TW200539196A (en) * 2004-05-18 2005-12-01 Mitsubishi Materials Corp Compound device
JP4265578B2 (ja) * 2005-06-30 2009-05-20 オムロン株式会社 回路基板
JP5664760B2 (ja) * 2011-02-24 2015-02-04 株式会社村田製作所 電子部品の実装構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245502A (ja) 1985-04-23 1986-10-31 松下電器産業株式会社 薄膜サ−ミスタ
JPS6310502U (ja) * 1986-07-07 1988-01-23
JPH06302406A (ja) * 1993-04-19 1994-10-28 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JPH0878267A (ja) * 1994-09-08 1996-03-22 Murata Mfg Co Ltd 内部電極ペーストおよびそれを用いた積層セラミックコンデンサ
JP2003007510A (ja) * 2002-06-19 2003-01-10 Mitsubishi Materials Corp チップ型サーミスタ
JP2005174974A (ja) * 2003-12-08 2005-06-30 Matsushita Electric Ind Co Ltd 積層圧電体部品の製造方法
JP2009032837A (ja) * 2007-07-26 2009-02-12 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2680278A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073324A1 (ja) * 2011-11-15 2013-05-23 株式会社村田製作所 サーミスタおよびその製造方法
JP2014109554A (ja) * 2012-12-04 2014-06-12 Murata Mfg Co Ltd 赤外線センサおよびその製造方法
WO2017022373A1 (ja) * 2015-07-31 2017-02-09 株式会社村田製作所 温度センサ
JPWO2017022373A1 (ja) * 2015-07-31 2018-04-19 株式会社村田製作所 温度センサ
US10983012B2 (en) 2015-07-31 2021-04-20 Murata Manufacturing Co., Ltd. Temperature sensor

Also Published As

Publication number Publication date
EP2680278A4 (en) 2015-11-11
US9153762B2 (en) 2015-10-06
CN103380467B (zh) 2016-04-27
US20130328154A1 (en) 2013-12-12
EP2680278B1 (en) 2016-11-09
EP2680278A1 (en) 2014-01-01
JP5668837B2 (ja) 2015-02-12
CN103380467A (zh) 2013-10-30
JPWO2012114874A1 (ja) 2014-07-07

Similar Documents

Publication Publication Date Title
JP5668837B2 (ja) 電子部品の実装構造
JP5375963B2 (ja) サーミスタ及びその製造方法
EP2131374B1 (en) Ceramic electronic component and method for manufacturing the same
JP6369875B2 (ja) チップ抵抗器
JP5768272B2 (ja) チップ部品およびその製造方法
JPWO2014083898A1 (ja) サーミスタ装置
CN111133548A (zh) 片式熔断器
JP5664760B2 (ja) 電子部品の実装構造
JP2011091199A (ja) 積層電子部品
JP6911754B2 (ja) 電子部品および積層セラミックコンデンサ
JP6911755B2 (ja) 電子部品および積層セラミックコンデンサ
JPWO2016098556A1 (ja) 電子部品の製造方法および電子部品
JP6260169B2 (ja) セラミック電子部品
JPWO2013073324A1 (ja) サーミスタおよびその製造方法
JP6149649B2 (ja) セラミック電子部品
JP6075606B2 (ja) 配線基板および電子装置
JP2011103224A (ja) 過電圧保護部品
JP2006287268A (ja) チップ型サーミスタ
JP2011114187A (ja) 過電圧保護部品

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280009668.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12749937

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013500942

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2012749937

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012749937

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE