WO2012132017A1 - 排他制御方法、および排他制御プログラム - Google Patents

排他制御方法、および排他制御プログラム Download PDF

Info

Publication number
WO2012132017A1
WO2012132017A1 PCT/JP2011/058359 JP2011058359W WO2012132017A1 WO 2012132017 A1 WO2012132017 A1 WO 2012132017A1 JP 2011058359 W JP2011058359 W JP 2011058359W WO 2012132017 A1 WO2012132017 A1 WO 2012132017A1
Authority
WO
WIPO (PCT)
Prior art keywords
thread
access
exclusive control
shared resource
exclusive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/058359
Other languages
English (en)
French (fr)
Inventor
鈴木　貴久
浩一郎 山下
宏真 山内
康志 栗原
俊也 大友
尚記 大舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013507019A priority Critical patent/JP5725162B2/ja
Priority to PCT/JP2011/058359 priority patent/WO2012132017A1/ja
Publication of WO2012132017A1 publication Critical patent/WO2012132017A1/ja
Priority to US14/036,272 priority patent/US9632842B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G06F9/526—Mutual exclusion algorithms
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Definitions

  • the present invention relates to an exclusive control method and an exclusive control program for controlling access to a shared resource.
  • a plurality of processes or threads can operate simultaneously.
  • two threads try to add 1 to the variable x in the memory at the same time.
  • the process of adding 1 to the variable x is to read the value of the variable x from the memory at the CPU (Central Processing Unit) operation level, add 1 to the read value, and add the result to the variable x on the memory. It is performed in three steps of writing.
  • CPU Central Processing Unit
  • FIG. 14 is an explanatory diagram showing an example of access to a shared resource in a multi-core processor system.
  • the multi-core processor system for example, it is assumed that thread # 0 and thread # 1 are simultaneously executed by CPU # 0 and CPU # 1, respectively.
  • the value of the variable x is set to 0.
  • the value of the read variable x is stored in the register R1 in the CPU, 1 is added to the register R1 at time t2, and the added result is stored in the register R1.
  • CPU # 1 is executing thread # 1, and in thread # 1, the value of variable x is read using the same Load instruction. Since the value of the variable x is 0, 0 is stored in the register R2 of the CPU # 1.
  • thread # 0 writes the value of register R1 to memory variable x. Further, at time t4, thread # 1 writes a result obtained by adding 1 to R2, but since the added result is 1, 1 is written again to variable x.
  • exclusive control must be performed when shared resources such as data on shared memory or hardware devices such as DMA (Direct Memory Access) are used by multiple processes or threads.
  • exclusive control whether or not the shared resource associated with the exclusive flag is in use by updating the exclusive flag placed in the memory using a special instruction such as swap or exclusive load store provided by the CPU. to manage.
  • Threads that have not been able to acquire access rights must wait until the thread that has acquired the access right finishes using the shared resource and releases the access right.
  • two methods, spin lock and trilock are known as a method of waiting until a thread that has not acquired the access right releases the access right.
  • FIG. 15 is an explanatory diagram showing an example of a spin lock.
  • a thread that could not acquire the access right repeats the exclusive acquisition process until the value of the exclusive flag becomes a value indicating release.
  • the thread that has acquired the access right by exclusive control declares the completion of use of the shared resource by writing a value indicating that the shared resource is being released to the exclusive flag when the use of the shared resource is completed.
  • FIG. 16 is an explanatory diagram showing an example of a tri-lock.
  • the execution of the thread that could not acquire the access right is stopped until the access right is released.
  • the exclusive flag is changed to being released and the OS is notified of the release of the access right.
  • the OS resumes execution of the suspended thread.
  • thread # 0 tries to acquire the exclusive right at time t1, but if the exclusive flag is already in use by thread # 1, thread # 0 is changed to a waiting state by the OS and is replaced instead. The execution right is transferred to this thread (here, thread # 1). Thereafter, when the thread # 1 releases this flag, the thread # 0 is changed to an executable state by the OS.
  • JP 2001-84235 A Japanese Patent Laid-Open No. 10-312294 Japanese Patent Laid-Open No. 11-85574
  • the OS when the exclusive flag is updated by the OS, the OS must be called to confirm the exclusive flag.
  • processing such as transitioning the CPU to privileged mode using an interrupt is performed. Therefore, several tens [ ⁇ seconds] to several hundreds [ ⁇ seconds], and flag confirmation processing It takes a lot of time.
  • FIG. 17 is an explanatory diagram showing call costs due to use of the OS.
  • the thread immediately after the thread confirms the exclusive flag (time t1), when the flag is released by another CPU, or when the OS function is not used (in the case of the left diagram), the thread is time t2. You can get a flag and start processing using shared resources.
  • the OS function in the case of the right diagram
  • the OS returns to the thread processing after the interrupt is restored. Then, the processing is transferred to the OS again by the exclusive acquisition request from the thread, the OS acquires the exclusive right, and returns to the processing of the thread. The thread cannot start processing using the shared resource until.
  • An object of the present invention is to provide an exclusive control method and an exclusive control program capable of reducing the overhead due to the OS in order to solve the above-described problems caused by the prior art.
  • the exclusive thread accesses the shared resource until exclusive control is released.
  • the exclusive control process for prohibiting the trial is executed by the operating system according to the number of attempts to access the shared resource of the exclusion target thread stored in the storage area, and is executed by any one of a plurality of threads.
  • an exclusive control process is executed that causes the exclusion target thread to try until access to the shared resource is permitted, the remaining thread that is the exclusion target thread other than any one of the plurality of threads
  • the number of attempts to access the shared resource is counted, and the counted number of attempts is counted by the remaining threads.
  • Exclusive control method of storing in the storage area, and the exclusive control program is proposed.
  • FIG. 1 is an explanatory diagram showing an example of the present invention.
  • FIG. 2 is a block diagram of a hardware example of the multi-core processor system according to the embodiment.
  • FIG. 3 is a block diagram illustrating an example of functions of the multi-core processor system 200.
  • FIG. 4 is an explanatory diagram illustrating an example of generation of an exclusion flag.
  • FIG. 5 is an explanatory diagram illustrating an example in which a thread executes a process related to a shared resource.
  • FIG. 6 is an explanatory diagram showing an example when a timer interrupt occurs.
  • FIG. 7 is an explanatory diagram showing an example of tri-locking.
  • FIG. 8 is an explanatory diagram illustrating an example of the end of the exclusion process for the thread 231_1.
  • FIG. 8 is an explanatory diagram illustrating an example of the end of the exclusion process for the thread 231_1.
  • FIG. 9 is an explanatory diagram illustrating an example of the start of exclusive processing by the thread 231_2.
  • FIG. 10 is a flowchart illustrating an example of an exclusive generation procedure by the OS and threads.
  • FIG. 11 is a flowchart illustrating an example of a processing procedure when exclusive control is started by an OS and a thread.
  • FIG. 12 is a flowchart illustrating an example of a processing procedure when the exclusive right is released by the OS and the thread.
  • FIG. 13 is a flowchart illustrating an example of an exclusive control processing procedure when a timer interrupt is generated by the OS.
  • FIG. 14 is an explanatory diagram illustrating an example of access to a shared resource in a multi-core processor system.
  • FIG. 15 is an explanatory diagram illustrating an example of a spin lock.
  • FIG. 16 is an explanatory diagram illustrating an example of a trilock.
  • FIG. 17 is an explanatory diagram showing call costs due to use of the OS.
  • FIG. 1 is an explanatory diagram showing an example of the present invention. Thread A and thread B share the variable x. Here, it is assumed that the state of the exclusive flag is empty and the exclusive method flag indicates spin lock.
  • the thread A sets (1) the exclusive flag to use the variable x to access the variable x
  • the thread A is permitted to access the variable x.
  • the thread B acquires the exclusive flag to access the variable x
  • the access to the variable x is prohibited because it has already been changed during use. That is, the thread B executes exclusive control processing by spin lock.
  • the thread B (2) repeatedly acquires the exclusive flag until access to the variable x is permitted, and tries to determine whether the access is possible. For example, each time the thread B tries, (3) the number of trials is counted, and (4) the number of trials is stored in the spin lock counter.
  • the OS detects (5) the value of the spin lock counter at a fixed timing. For example, the OS determines whether (6) the value of the spin lock counter is equal to or greater than a predetermined number of times. For example, when the value of the spin lock counter is equal to or greater than a predetermined number of times, the OS prohibits an attempt to access from the thread B by stopping the thread B (7).
  • the exclusive control apparatus may be a single-core system or a multi-core processor system.
  • the multi-core processor system will be described as an example.
  • the multi-core processor is a processor in which a plurality of cores are mounted. If a plurality of cores are mounted, a single processor having a plurality of cores may be used, or a processor group in which single core processors are arranged in parallel may be used.
  • a processor group in which single-core processors are arranged in parallel will be described as an example.
  • FIG. 2 is a block diagram of a hardware example of the multi-core processor system according to the embodiment.
  • the multi-core processor system 200 includes a CPU 201_1, a CPU 201_2, a CPU 201_3, a display 202, a keyboard 203, an I / F 204 (InterFace), a RAM 206 (Random Access Memory), and a ROM 207 (Read Only Memory). ing.
  • the multi-core processor system 200 includes a flash ROM 208, a flash ROM controller 209, and a flash ROM 210.
  • the CPUs 201_1 to 201_3, the display 202, the keyboard 203, the I / F 204, the RAM 206, the ROM 207, the flash ROM 208, and the flash ROM controller 209 are connected via a bus 211.
  • the CPUs 201_1 to 201_3 each have a register, a core, and a cache.
  • the core has a calculation function.
  • the registers in each CPU have a PC (Program Counter) and a reset register.
  • the CPU 201_1 is a master CPU, controls the entire multi-core processor system 200, and executes the OS 221_1.
  • the OS 221_1 is a master OS and executes a thread assigned to the CPU 201_1.
  • the OS 221_1 has a scheduler, and the scheduler has a function of controlling which CPU of the multi-core processors an application that has received a start instruction is assigned.
  • the scheduler has a function of controlling the execution order of applications assigned to the CPU 201_1.
  • the CPU 201_2 and the CPU 201_3 are slave CPUs, and execute the OS 221_2 and the OS 221_3, respectively.
  • the OS 221_2 and the OS 221_3 are slave OSs, and execute threads assigned to the CPU 201_2 and the CPU 201_3, respectively.
  • the OS 221_2 has a scheduler, and the scheduler has a function of controlling the execution order of applications assigned to the CPU 201_2.
  • the OS 221_3 has a scheduler, and the scheduler has a function of controlling the execution order of applications assigned to the CPU 201_3.
  • Threads 231_1 to 231_3 are threads related to the application A and share the same variables.
  • the thread 231_1 is assigned to the CPU 201_1, the thread 231_2 is assigned to the CPU 201_2, and the thread 231_3 is assigned to the CPU 201_3.
  • the display 202 displays data such as a document, an image, and function information as well as a cursor, an icon, or a tool box.
  • a TFT liquid crystal display can be adopted.
  • the keyboard 203 has keys for inputting numbers, various instructions, and the like, and inputs data.
  • the keyboard 203 may be a touch panel type input pad or a numeric keypad.
  • the I / F 204 is connected to a network 205 such as a LAN (Local Area Network), a WAN (Wide Area Network), and the Internet through a communication line, and is connected to another device via the network 205.
  • the I / F 204 controls an internal interface with the network 205 and controls input / output of data from an external device.
  • a modem or a LAN adapter may be employed as the I / F 204.
  • the ROM 207 stores a program such as a boot program.
  • the RAM 206 is used as a work area for each CPU.
  • the flash ROM 208 stores system software such as the OSs 221_1 to 221_3 and application programs.
  • the RAM 206 has a higher access speed from each CPU than the flash ROM 208.
  • Each OS loads an application program from the flash ROM 208 to the RAM 206, whereby the context information of the application is expanded in the RAM 206.
  • the flash ROM controller 209 controls reading / writing of data with respect to the flash ROM 210 according to the control of each CPU.
  • the flash ROM 210 stores data written under the control of the flash ROM controller 209. Specific examples of the data include image data and video data acquired by the user using the multi-core processor system 200 through the I / F 204.
  • As the flash ROM 210 for example, a memory card or an SD card can be adopted.
  • FIG. 3 is a block diagram illustrating an example of functions of the multi-core processor system 200.
  • the thread 231_m includes a counting unit 301 and a storage unit 302.
  • the OS 221_n includes a detection unit 311, a calculation unit 312, a determination unit 313, an execution unit 314, a determination unit 315, and a change unit 316.
  • the counting unit 301 and the storage unit 302 are coded in a thread 231_m, and the thread 231_m is stored in a storage device such as the flash ROM 208.
  • the counting unit 301 and the storage unit 302 are executed.
  • the detecting unit 311 to the changing unit 316 are coded in the OS 221_n, and the OS 221_n is stored in a storage device such as the flash ROM 208.
  • the CPUs 201_1 to 201_3 read the OSs 221_1 to 221_3 from the storage devices, respectively, and execute the coded processing, whereby the changing unit 316 is executed from the detecting unit 311.
  • the counting unit 301 counts the number of attempts of access to the shared resource by the remaining threads that are exclusive threads other than one of the threads.
  • shared resources include RAM 206 shared by a plurality of CPUs, bus 211, and variables shared by applications.
  • the second exclusive control process is, for example, an exclusive control process using a spin lock.
  • the storage unit 302 stores the number of trials counted by the counting unit 301 in a storage area that can be referred to by the OS.
  • the detecting unit 311 detects the number of attempts to access the shared resource of the exclusion target thread stored in the storage area.
  • the determination unit 313 determines whether the number of trials detected by the detection unit 311 is a predetermined number or more.
  • the calculation unit 312 calculates the average value of the number of attempts to access the shared resource for each remaining thread detected by the detection unit 311.
  • the remaining threads store the average value calculated by the calculation unit 312 in the storage area.
  • the execution unit 314 attempts to access the shared resource of the exclusion target thread until the exclusive control is released when the exclusion target thread accesses the shared resource. A first exclusive control process for prohibiting is executed.
  • the determination unit 315 determines whether the elapsed time from the start of access of the exclusion target thread is equal to or longer than a predetermined time.
  • the changing unit 316 cancels the prohibition on the attempt to access the shared resource of the exclusion target thread.
  • the changing unit 316 continues to prohibit the trial of accessing the shared resource of the exclusion target thread. This will be described in detail based on the above.
  • FIG. 4 is an explanatory diagram showing an example of generation of an exclusion flag.
  • the thread 231_1 secures (1) the area of the exclusion flag 403 and the area of the exclusion method flag 404 in the process data area 410 on the RAM 206.
  • the RAM 206 has an OS data area 411 and a process data area 410. Data handled by each OS is stored in the OS data area 411, and data handled by each thread is stored in the process data area 410. Each thread cannot access the process data area 410.
  • the thread 231_1 acquires (2) the total number of threads including the activation schedule of the application to which the thread 231_1 belongs from the table 400.
  • the table 400 has fields for application name and total number of threads.
  • application name application identification information is registered, and in the total thread number, the application total thread number of the identification information registered in the application name is registered.
  • the thread 231_1 is a thread belonging to the application A, 3 is acquired as the total number of threads.
  • the thread 231_1 secures (3) the wait start time register area for the acquired total thread count and the SC (spin lock counter) area for the total thread count in the process data area 410 on the RAM 206.
  • SC 401_1 to 401_3 and waiting start time registers 402_1 to 402_3 are secured in the process data area 410.
  • the thread 231_1 sets (4) the exclusive flag 403 to 0 (open state) and sets the exclusive method flag 404 to 0 (spin lock method).
  • the thread 231_1 sets (5) 0 to SC401_1 to 401_3.
  • the thread 231_1 notifies the OS 221_1 of the reference information 405 of all the reserved areas (6).
  • the reference information 405 is information for referring to an area reserved in the process data area 410 from the OS 221_1.
  • the reference information 405 is reserved for use when a thread accesses the reserved area. The start address of the area is described.
  • the OS 221_1 when the OS 221_1 receives the reference information 405 from the thread 231_1, it generates exclusive identification information corresponding to the reference information 405.
  • the exclusion identification information is information for identifying information regarding exclusion in which the thread 231_1 has secured the area.
  • attention is focused on only one exclusive control process, but since there are actually a plurality of exclusive control processes, information for identifying each exclusive information is attached.
  • the OS 221_1 registers (7) the exclusive identification information and the reference information 405 in the OS data area 411 in association with each other.
  • the OS 221_1 when the OS 221_1 receives exclusive identification information from any thread, the OS 221_1 refers to the reference information 405 based on the received exclusive identification information.
  • the OS 221_1 can access the data stored in the reserved area in the process data area 410 according to the head address described in the reference information 405.
  • the OS 221_1 notifies the thread 231_1 of exclusive identification information. For example, when the thread 231_1 receives exclusive identification information from the OS 221_1, the exclusive identification information is recorded in association with the secured area.
  • FIG. 5 is an explanatory diagram showing an example in which a thread executes a process related to a shared resource.
  • the thread 231_1 checks the exclusion flag 403 by acquiring the state of the exclusion flag 403.
  • the thread 231_1 changes the exclusive flag 403 from 0 (open state) to 1 (in use).
  • the thread 231_1 sets 0 to SC401_1.
  • the thread 231_2 checks the exclusion flag 403 by acquiring the state of the exclusion flag 403.
  • the thread 231_2 checks the exclusive method flag 404 by acquiring the state of the exclusive method flag 404.
  • the exclusion method flag 404 is 0 (spin lock)
  • the thread 231_2 increments SC401_2.
  • the value of SC becomes 1.
  • the thread 231_2 repeats the check of the exclusion flag 403 and the check of the exclusion method flag 404. While the check of the exclusive flag 403 is 1 (in use) and the exclusive method flag 404 is 0 (spin lock), the thread 231_2 repeats incrementing the SC 401_2.
  • the thread 231_3 checks the exclusion flag 403 by acquiring the state of the exclusion flag 403.
  • the thread 231_3 checks the exclusion method flag 404 by acquiring the state of the exclusion method flag 404.
  • the exclusion method flag 404 is 0 (spin lock)
  • the thread 231_3 increments SC401_3.
  • the value of SC becomes 1.
  • the thread 231_3 repeats the check of the exclusion flag 403 and the check of the exclusion method flag 404.
  • the thread 231_3 repeats incrementing the SC 401_3.
  • FIG. 6 is an explanatory diagram showing an example when a timer interrupt occurs.
  • the OS 221_1 receives a timer interrupt, for example, one exclusive identification information is selected from a plurality of exclusive identification information.
  • the OS 221_1 checks the exclusion flag 403 by acquiring the state of the exclusion flag 403 based on (1) the reference information 405 of the selected exclusion identification information. For example, since the exclusive flag 403 is 1 (in use), the OS 221_1 checks the exclusive method flag 404 by acquiring the state of the (2) exclusive method flag 404.
  • the OS 221_1 detects the value of the all spin lock counter.
  • the OS 221_1 calculates (3) an average value of counter values other than 0.
  • the value of SC401_1 is 0, the value of SC401_2 is 300, and the value of SC401_3 is 296, so the average value is 298.
  • the OS 221_1 determines whether (4) the calculated average value is equal to or greater than a predetermined number of times.
  • the predetermined number of times is 280. Since the calculated average value is equal to or greater than the predetermined number of times, for example, the OS 221_1 changes (5) the exclusion method flag 404 from 0 (spin lock) to 1 (tri lock).
  • it is determined that the average value is equal to or greater than the predetermined number of times.
  • the present invention is not limited to this. It may be a majority vote such as whether there are more than one.
  • FIG. 7 is an explanatory diagram showing an example of tri-locking.
  • the thread 231_2 checks the exclusion flag 403 by acquiring the state of the exclusion flag 403.
  • the thread 231_2 checks the exclusive method flag 404 by acquiring the state of the exclusive method flag 404.
  • the exclusion method flag 404 is 1 (trilock)
  • the thread 231_2 specifies exclusive identification information and requests the OS 221_2 to perform a trilock.
  • the OS 221_2 registers the identification information of the thread 231_2 in the flag waiting queue 406 corresponding to the exclusive identification information received from the thread 231_2.
  • the OS 221_2 acquires the current time and sets the current time in the waiting start time register 402_2 of the thread 231_2.
  • the waiting start time register 402_2 becomes 15:00:10.
  • the OS 221_2 performs rescheduling.
  • the CPU 201_2 enters a waiting state.
  • the thread 231_3 checks the exclusion flag 403 by acquiring the state of the exclusion flag 403.
  • the thread 231_3 checks the exclusion method flag 404 by acquiring the state of the exclusion method flag 404.
  • the thread 231_3 specifies exclusive identification information and requests the OS 221_3 for a trilock.
  • the OS 221_3 registers the identification information of the thread 231_3 in the flag waiting queue 406 corresponding to the identification information received from the thread 231_3.
  • the OS 221_3 obtains the current time and sets the current time in the waiting start time register 402_3 of the thread 231_3.
  • the waiting start time register 402_3 is 15:00:11.
  • the OS 221_3 performs rescheduling.
  • the CPU 201_3 enters a waiting state.
  • FIG. 8 is an explanatory diagram showing an example of the end of the exclusive processing of the thread 231_1.
  • the thread 231_1 acquires the state of the exclusion method flag 404, thereby (1) checking the exclusion flag 403.
  • the thread 231_1 designates (2) exclusion identification information and notifies the OS 221_1 of the release request.
  • the OS 221_1 receives the release request notification, the current time is acquired.
  • the OS 221_1 acquires (3) identification information of a thread registered in the flag waiting queue 406.
  • identification information of each of the thread 231_2 and the thread 231_3 is acquired.
  • the OS 221_1 detects the time from the thread wait start time register indicated by the acquired thread identification information. For example, the OS 221_1 calculates (4) a difference value (waiting time) between the current time and each acquired time. For example, the OS 221_1 calculates the average waiting time based on the obtained difference value for each time.
  • the current time is 15:10:20.
  • the value of the waiting start time register 402_2 is 15:10:10
  • the value of the waiting start time register 402_3 is 15:10:11.
  • the average waiting time is 9.5 [seconds].
  • the OS 221_1 determines whether (5) the calculated average waiting time is equal to or shorter than a predetermined time.
  • the predetermined time is 3 [seconds]. Since the calculated average waiting time is not less than or equal to the predetermined time, the tri-lock remains unchanged. Here, it is determined whether or not the average waiting time is equal to or less than the predetermined time.
  • the present invention is not limited to this, and it may be determined whether or not the median waiting time is equal to or less than the predetermined time. You may judge by the majority vote of how many the time is below predetermined time.
  • the tri-lock is changed to the spin lock.
  • the OS 221_1 changes (6) the exclusive flag 403 from 1 (in use) to 0 (open state). For example, the OS 221_1 resumes the execution of the thread 231_2 in which the identification information is registered at the head of the (7) flag waiting queue.
  • FIG. 9 is an explanatory diagram showing an example of starting exclusive processing by the thread 231_2.
  • the thread 231_2 checks the exclusion flag 403 by acquiring the state of the exclusion flag 403.
  • the thread 231_2 checks the exclusive method flag 404 by acquiring the state of the exclusive method flag 404.
  • the exclusion method flag 404 is 1 (trilock)
  • the thread 231_2 specifies exclusive identification information and requests the OS 221_2 to perform a trilock.
  • FIG. 10 is a flowchart illustrating an example of an exclusive generation procedure by the OS and threads.
  • the thread secures an exclusive flag and an exclusive method flag area (step S1001), acquires the total number of threads including the activation schedule (step S1002), and reserves a spin lock counter and a waiting start time register area for the total number of threads. (Step S1003).
  • the thread sets the exclusive flag to an open state (step S1004), and sets the exclusive method flag to spin lock (step S1005).
  • the spin lock is set, but the tri lock may be set.
  • the thread sets all the spin lock counters to 0 (step S1006), and notifies the OS of reference information for all the reserved areas (step S1007).
  • the OS When the OS receives the reference information, it generates exclusive identification information related to the reference information (step S1008), records the exclusive identification information and the reference information (step S1009), and sets the exclusive identification information as the reference information notification source. The thread is notified (step S1010). When the thread receives exclusive identification information, the identification information is recorded (step S1011), and the series of processing ends.
  • FIG. 11 is a flowchart showing an example of a processing procedure when exclusive control is started by the OS and threads. It is determined whether the thread accesses the shared resource or returns from the waiting state (step S1101). When it is determined that the thread has not started access to the shared resource and has not returned from the wait state (step S1101: No), the process returns to step S1101.
  • step S1102 If the thread determines that the shared resource has been accessed or has returned from the wait state (step S1101: Yes), the exclusive flag state is acquired (step S1102), and whether the exclusive flag state is in use. Is determined (step S1103). If the thread determines that the state of the exclusive flag is not in use (step S1103: No), the exclusive flag is changed to being used by a special instruction (step S1104). The thread determines whether or not the change is successful (step S1105). If it is determined that the change is successful (step S1105: Yes), the spin lock counter is set to 0 (step S1106).
  • step S1103 When the thread determines that the state of the exclusive flag is in use (step S1103: Yes), or determines that the change has not been successful (step S1105: No), the state of the exclusive method flag is acquired (step S1103). S1107).
  • the thread determines whether or not the exclusion method is spin lock (step S1108). If the thread determines that the exclusion method is spin lock (step S1108: Yes), the spin lock counter is incremented (step S1110), and the process returns to step S1101.
  • step S1108: No it designates exclusion identification information and notifies a trilock request (step S1109).
  • step S1109 when the OS accepts a trilock request from a thread, the OS registers the identification information of the requesting thread in the flag waiting queue corresponding to the exclusive identification information (step S1111).
  • the OS acquires the current time (step S1112), and records the current time in the waiting start time register (step S1113).
  • the OS reschedules (step S1114) and executes an execution thread switching process (step S1115).
  • FIG. 12 is a flowchart showing an example of a processing procedure when an exclusive right is released by an OS and a thread.
  • the thread acquires the state of the exclusion method flag (step S1201), and determines whether or not the exclusion method is spin lock (step S1202). If the thread determines that the exclusion method is spin lock (step S1202: Yes), the exclusion flag is changed to an empty state (step S1203), and the series of processing ends.
  • step S1202 When the thread determines that the exclusion method is not spin lock (step S1202: No), it designates exclusive identification information and notifies the OS of a release request (step S1204).
  • the OS receives the release request from the thread, the OS acquires the current time (step S1205).
  • the OS acquires all the thread identification information from the flag waiting queue corresponding to the exclusive identification information (step S1206).
  • the OS acquires the waiting start time of the thread indicated by the identification information registered in the flag waiting queue (step S1207), calculates the average waiting time (step S1208), and whether the average waiting time is equal to or less than a predetermined time. It is determined whether or not (step S1209).
  • step S1209: Yes the state of the exclusive method flag is changed to spin lock (step S1210).
  • the OS changes the exclusive flag to an empty state (step S1211), restarts all the threads indicated by the identification information registered in the flag waiting queue (step S1212), and ends the series of processes.
  • the exclusive flag is changed to an open state (step S1213).
  • the OS resumes the thread indicated by the identification information registered at the head of the flag waiting queue (step S1214), and the series of processing ends.
  • FIG. 13 is a flowchart showing an example of an exclusive control processing procedure when a timer interrupt is generated by the OS.
  • the OS determines whether a timer interrupt has been accepted (step S1301). If the OS determines that the timer interrupt has not been accepted (step S1301: No), the process returns to step S1301. If the OS determines that the timer interrupt has been accepted (step S1301: Yes), one unselected one is selected from the registered exclusive information (step S1302). The OS determines whether there is no selectable exclusive information (step S1303).
  • step S1303 determines whether there is no selectable exclusion information (step S1303: No). If the OS does not determine that there is no selectable exclusion information (step S1303: No), the state of the exclusion flag is acquired (step S1304). The OS determines whether or not the exclusive flag is in use (step S1305). If the OS determines that the exclusive flag is not in use (step S1305: No), the process returns to step S1302.
  • step S1305 determines that the state of the exclusion flag is in use (step S1305: Yes)
  • step S1305 determines that the state of the exclusion flag is in use (step S1305: Yes)
  • step S1306 the state of the exclusion method flag is acquired (step S1306), and it is determined whether or not the exclusion method is spin lock (step S1306).
  • step S1307 the process returns to step S1302.
  • step S1307 When the OS determines that the exclusion method is spin lock (step S1307: Yes), it acquires the values of all spin lock counters (step S1308). The OS calculates the average value of the spin lock counters other than 0 (step S1309), and determines whether the average value is equal to or greater than the predetermined number of times (step S1310).
  • step S1310: No When the OS determines that the average value is not equal to or greater than the predetermined number (step S1310: No), the process returns to step S1302.
  • step S1310: Yes the exclusive lock flag is set to trilock (step S1311), and the process proceeds to step S1302.
  • step S1303 when the OS determines that there is no selectable exclusive information (step S1303: Yes), the series of processing ends. In addition, the processing related to exclusive control ends, but the OS performs normal timer interrupt processing.
  • the OS Exclusive control processing with a trilock is executed.
  • the OS can perform spin lock without calling the OS.
  • switching between methods can be easily performed by managing, with the exclusion method flag, which exclusion lock processing is used for each exclusion target thread by using the exclusion lock process.
  • the OS secures a storage area for storing the exclusion method flag in a recording area accessible to the exclusion target thread, so that the exclusion target thread can perform spin lock without calling the OS.
  • the exclusive control process with the trilock by the OS is executed and the elapsed time from the access start time when the exclusion target thread accesses the shared resource is less than the predetermined time, the exclusive control process with the spin lock by the thread is executed. Is done.
  • exclusive control processing with spin lock can be performed on the shared resource.
  • realizing the spin lock without using the function of the OS it is possible to shorten the overhead from when the shared resource is released until the exclusive right is acquired by another thread. Also, by not calling the OS at the time of spin lock, the number of data swaps in the cache can be reduced.
  • the exclusive control process with the trilock by the OS is continuously executed. Thereby, when it takes time to release the exclusive right of the shared resource, it is possible to perform exclusive control processing with a trilock on the shared resource.
  • the exclusive control method described in the present embodiment can be realized by executing a prepared exclusive control program on a computer such as a personal computer or a workstation.
  • the exclusive control program is recorded on a computer-readable recording medium such as a hard disk, a flexible disk, a CD-ROM, an MO, and a DVD, and is executed by being read from the recording medium by the computer.
  • the exclusive control program may be distributed via a network such as the Internet.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

　スレッド（Ａ）が（１）変数ｘへアクセスするために排他フラグを利用中に設定すると、スレッド（Ａ）から変数ｘへのアクセスが許可される。スレッド（Ｂ）が、変数ｘへアクセスするために排他フラグを取得すると、すでに利用中に変更されているため、変数ｘへのアクセスが禁止される。スレッド（Ｂ）が、（２）変数ｘへのアクセスが許可されるまで排他フラグの取得を繰り返し、アクセス可能か否かを試行する都度、（３）試行回数を計数し、（４）スピンロックカウンタに試行回数を格納する。ＯＳが、一定のタイミングで、（５）スピンロックカウンタの値を検出する。ＯＳが、（６）スピンロックカウンタの値が所定回数以上であるか否かを判断する。ＯＳが、スピンロックカウンタの値が所定回数以上である場合、排他方式フラグをトライロックに変更し、（７）スレッド（Ｂ）を停止させることにより、スレッド（Ｂ）からのアクセスの試行を禁止する。

Description

排他制御方法、および排他制御プログラム
　本発明は、共有資源へのアクセスを制御する排他制御方法、および排他制御プログラムに関する。
　マルチコアプロセッサシステムもしくはマルチタスクＯＳ（Ｏｐｅｒａｔｉｎｇ　Ｓｙｓｔｅｍ）を搭載したシングルプロセッサシステムでは複数のプロセスまたはスレッドが同時に動作することができる。
　ここで、たとえば、スレッド＃０とスレッド＃１の二つのスレッドが同時にメモリ上の変数ｘに１を足そうとする。変数ｘに１を足すという処理は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）のオペレーションのレベルではメモリから変数ｘの値を読み込んで、読み込んだ値に１を足して、足した結果をメモリ上の変数ｘに書き込むという３ステップで行われる。
　図１４は、マルチコアプロセッサシステムでの共有資源へのアクセス例を示す説明図である。マルチコアプロセッサシステムにおいて、たとえば、スレッド＃０とスレッド＃１がそれぞれＣＰＵ＃０とＣＰＵ＃１で同時に実行されているとする。時刻ｔ１でスレッド＃０がメモリから変数ｘの値をＬｏａｄ命令で読み込んだ時点では変数ｘの値は０とする。読み込まれた変数ｘの値はＣＰＵ内のレジスタＲ１に格納されて時刻ｔ２でレジスタＲ１に１が足され、足された結果がレジスタＲ１に格納される。時刻ｔ２でＣＰＵ＃１ではスレッド＃１が実行されていて、スレッド＃１で同じくＬｏａｄ命令で変数ｘの値を読み込む。変数ｘの値は０であるので、ＣＰＵ＃１のレジスタＲ２には０が格納される。
　・時刻ｔ１：Ｒ１＝ｘ＝０
　・時刻ｔ２：Ｒ１＝Ｒ１＋１＝１、Ｒ２＝ｘ＝０
　時刻ｔ３でスレッド＃０がレジスタＲ１の値をメモリの変数ｘに書き込む。さらに、時刻ｔ４でスレッド＃１がＲ２に１を足した結果を書き込むが、該足した結果は１のため、変数ｘには再度１が書き込まれる。
　・時刻ｔ３：ｘ＝Ｒ１＝１、Ｒ２＝Ｒ２＋１＝１
　・時刻ｔ４：ｘ＝Ｒ２＝１
　このように、スレッド＃０が変数ｘに１を足した結果を書き込む前にスレッド＃１が変数ｘの値をメモリから読み込んでしまうと、変数ｘに２回１を足したにも関わらず、結果として変数ｘの値が１しか増えていないことになる問題が生じる。シングルプロセッサシステムでも、マルチタスクＯＳの場合は複数のプロセスもしくはスレッドが時分割的に実行されるため、同様の問題が生じる。
　そのため、共有するメモリ上のデータやＤＭＡ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）等のハードウェアデバイスといった共有資源を複数のプロセスもしくはスレッドで利用する場合は排他制御を行わなければならない。排他制御ではメモリ上に置かれた排他フラグをＣＰＵが提供するスワップや排他ロードストアといった特殊命令を利用して更新することで、排他フラグに関連付けられた共有資源が利用中であるか否かを管理する。
　特殊命令で書き込みを行った場合は複数のＣＰＵが同時に同じフラグに値を書き込もうとした場合に、一つのＣＰＵしか書き込みを成功させることができない。特殊命令でフラグに書き込みを行った後で、特殊命令の結果を確認して排他フラグに利用中を示す値を書き込んだスレッドのみが対象の共有資源へのアクセス権を獲得出来たことになる。もしくは、シングルプロセッサシステムであればＯＳに排他フラグの更新を行わせることで特殊命令を利用しなくても排他制御が可能になる。アクセス権を獲得したスレッドは共有資源の利用が終了したら時刻ｔ２で排他フラグに開放を示す値を書き込むことで共有資源の利用終了を宣言する。
　アクセス権を獲得出来なかったスレッドは、アクセス権を獲得したスレッドが共有資源の利用を終了してアクセス権を開放するまで待たなければならない。ここで、アクセス権を獲得できなかったスレッドが、アクセス権を開放するまで待つ方式として、スピンロックとトライロックの２つの方式が知られている。
　図１５は、スピンロックの一例を示す説明図である。図１５で示すように、スピンロックでは、アクセス権を獲得できなかったスレッドが、排他フラグの値が開放を示す値になるまで排他獲得処理を繰り返す。スピンロックでは、排他制御によりアクセス権を獲得したスレッドは、共有資源の利用が完了したら排他フラグに開放中を示す値を書き込むことで共有資源の利用完了を宣言する。
　図１５では、スレッド＃１が時刻ｔ１で先に排他権を獲得したため、スレッド＃０は時刻ｔ２で排他権の獲得に失敗し、排他権の獲得の試行を繰り返す。時刻ｔ３でスレッド＃１が排他権を開放するため、スレッド＃０では時刻ｔ４での直後の排他権の獲得試行で成功することができる。
　図１６は、トライロックの一例を示す説明図である。図１６で示すように、トライロックでは、アクセス権が開放されるまで、アクセス権を獲得できなかったスレッドの実行が停止される。トライロックの場合は、共有資源の利用が完了したら排他フラグを開放中に変更すると共にＯＳにアクセス権の開放を通知する。アクセス権が開放されたらＯＳは停止していたスレッドの実行を再開する。
　図１６では、時刻ｔ１でスレッド＃０が排他権の獲得を試みるが、既にスレッド＃１により排他フラグが利用中になっていたとすると、ＯＳによりスレッド＃０は待ち状態に変更されて代わりに別のスレッド（ここではスレッド＃１）に実行権が移る。その後、スレッド＃１がこのフラグを開放すると、また、ＯＳによりスレッド＃０が実行可能な状態に変更される。
　スピンロックでは、共有資源が開放されるまで繰り返し排他フラグを確認するため、共有資源が長時間開放されない場合はＣＰＵの処理能力を無駄遣いする恐れがある。トライロックの場合は共有資源が開放されるまでスレッドの実行を停止するため、該スレッドの実行が停止されている間に他のスレッドを実行したり、実行可能なスレッドが無ければＣＰＵを停止したりするといったことでＣＰＵの処理能力を無駄遣いすることは無い。しかしながら、ＯＳによるスレッドの停止／再開処理のためにオーバーヘッドが発生し、複数スレッドが動作している場合、動作再開後即座にスレッドが実行可能となる保障もないため、共有資源が利用可能になってから実際に利用を開始するまでにオーバーヘッドが発生することになる。
　したがって、短時間で開放される共有資源に対してはスピンロックで排他制御処理を行い、開放までに時間がかかる共有資源に対してはトライロックで排他制御処理を行うのがよい。しかしながら、共有資源の開放までの待ち時間は資源の状態や利用しているスレッド数などによっても変わってくるため、一意に決めることは難しい。
　そこで、排他解除までの待ち時間を統計情報として記録して実行時に適した排他方式に切り替える技術が知られている（たとえば、下記特許文献１参照。）。また、実行時に排他解除までの統計情報を記録し（たとえば、下記特許文献２参照。）、実行時に排他方式を切り替える（たとえば、下記特許文献３参照。）技術が知られている。
特開２００１－８４２３５号公報 特開平１０－３１２２９４号公報 特開平１１－８５５７４号公報
　しかしながら、従来技術では排他制御でＯＳを利用する際の呼び出しコストについては考慮されていないという問題点がある。スピンロックで単純に排他フラグを確認するだけの処理は通常は数命令程度で実現でき、メモリアクセスのコストを考慮しても数十～数百［ナノ秒］程度で一回の排他フラグの確認を行うことができる。
　しかしながら、排他フラグの更新をＯＳで行う場合は排他フラグを確認するためにＯＳを呼び出さなければならない。アプリケーションプログラムからＯＳの処理を呼び出すためには割り込みを使ってＣＰＵを特権モードに遷移させるなどの処理が行われるため、数十［μ秒］～数百［μ秒］とフラグの確認処理よりも遙かに多くの時間がかかる。
　図１７は、ＯＳの利用による呼び出しコストを示す説明図である。図１７のように、スレッドが排他フラグを確認した直後（時刻ｔ１）、別のＣＰＵによりフラグが開放された場合、ＯＳの機能を利用しない場合（左側の図の場合）にはスレッドが時刻ｔ２でフラグを獲得して共有資源を使った処理を開始できる。しかしながら、ＯＳの機能を利用した場合（右側の図の場合）は、ＯＳが割り込みの復帰を行ってからスレッドの処理に戻る。そして、スレッドからの再度排他獲得要求によりＯＳに処理が移って、ＯＳが排他権を獲得して、またスレッドの処理に戻るなど、ＯＳとスレッドの処理実行を行き来することになり、時刻ｔ２’になるまでスレッドが共有資源を利用した処理を開始できない。
　たとえば、従来技術のように、トライロックによる排他制御処理とスピンロックによる排他制御処理をＯＳが切り替えると、ＯＳとスレッドの実行を行き来するために、ＯＳによるオーバーヘッドが生じる問題点があった。
　本発明は、上述した従来技術による問題点を解消するため、ＯＳによるオーバーヘッドを削減することができる排他制御方法、および排他制御プログラムを提供することを目的とする。
　上述した課題を解決し、目的を達成するため、本発明の一の側面によれば、排他対象スレッドが共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を、記憶領域に格納された前記排他対象スレッドの前記共有資源へのアクセスの試行回数に応じて、オペレーティングシステムが実行し、複数のスレッドのうちいずれかのスレッドにより、前記排他対象スレッドに前記共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記複数のスレッドのうち前記いずれかのスレッド以外の前記排他対象スレッドとなる残余のスレッドにより、前記共有資源へのアクセスの試行回数を計数し、計数された試行回数を前記残余のスレッドにより、前記記憶領域に格納する排他制御方法、および排他制御プログラムが提案される。
　本発明の一の側面によれば、ＯＳによるオーバーヘッドを削減することができるという効果を奏する。
図１は、本発明の一例を示す説明図である。 図２は、実施の形態にかかるマルチコアプロセッサシステムのハードウェア例を示すブロック図である。 図３は、マルチコアプロセッサシステム２００の機能例を示すブロック図である。 図４は、排他フラグの生成例を示す説明図である。 図５は、スレッドが共有資源に関する処理を実行する例を示す説明図である。 図６は、タイマ割り込みの発生時の例を示す説明図である。 図７は、トライロックされる例を示す説明図である。 図８は、スレッド２３１＿１の排他処理の終了例を示す説明図である。 図９は、スレッド２３１＿２による排他処理の開始例を示す説明図である。 図１０は、ＯＳとスレッドによる排他生成手順の一例を示すフローチャートである。 図１１は、ＯＳとスレッドによる排他制御開始時の処理手順の一例を示すフローチャートである。 図１２は、ＯＳとスレッドによる排他権の解放時の処理手順の一例を示すフローチャートである。 図１３は、ＯＳによるタイマ割り込み発生時の排他制御処理手順の一例を示すフローチャートである。 図１４は、マルチコアプロセッサシステムでの共有資源へのアクセス例を示す説明図である。 図１５は、スピンロックの一例を示す説明図である。 図１６は、トライロックの一例を示す説明図である。 図１７は、ＯＳの利用による呼び出しコストを示す説明図である。
　以下に添付図面を参照して、本発明にかかる排他制御方法、および排他制御プログラムの実施の形態を詳細に説明する。
　図１は、本発明の一例を示す説明図である。スレッドＡとスレッドＢとが変数ｘを共有している。ここでは、排他フラグの状態が空きであり、排他方式フラグがスピンロックを示していることとする。
　たとえば、スレッドＡが、（１）変数ｘへアクセスするために排他フラグを利用中に設定すると、スレッドＡから変数ｘへのアクセスが許可される。スレッドＢが、変数ｘへアクセスするために排他フラグを取得すると、すでに利用中に変更されているため、変数ｘへのアクセスが禁止される。すなわち、スレッドＢがスピンロックによる排他制御処理を実行する。スレッドＢが、（２）変数ｘへのアクセスが許可されるまで排他フラグの取得を繰り返し、アクセス可能か否かを試行する。スレッドＢが、たとえば、試行する都度、（３）試行回数を計数し、（４）スピンロックカウンタに試行回数を格納する。
　たとえば、ＯＳが、一定のタイミングで、（５）スピンロックカウンタの値を検出する。たとえば、ＯＳが、（６）スピンロックカウンタの値が所定回数以上であるか否かを判断する。たとえば、ＯＳが、スピンロックカウンタの値が所定回数以上である場合、（７）スレッドＢを停止させることにより、スレッドＢからのアクセスの試行を禁止する。
　本排他制御装置はシングルコアシステムであってもマルチコアプロセッサシステムであってもよいが、本実施の形態ではマルチコアプロセッサシステムを例に挙げて説明する。ここで、マルチコアプロセッサシステムにおいて、マルチコアプロセッサとは、コアが複数搭載されたプロセッサである。コアが複数搭載されていれば、複数のコアが搭載された単一のプロセッサでもよく、シングルコアのプロセッサが並列されているプロセッサ群でもよい。なお、本実施の形態では、説明を単純化するため、シングルコアのプロセッサが並列されているプロセッサ群を例に挙げて説明する。
（マルチコアプロセッサシステムのハードウェア例）
　図２は、実施の形態にかかるマルチコアプロセッサシステムのハードウェア例を示すブロック図である。マルチコアプロセッサシステム２００は、ＣＰＵ２０１＿１と、ＣＰＵ２０１＿２と、ＣＰＵ２０１＿３と、ディスプレイ２０２と、キーボード２０３と、Ｉ／Ｆ２０４（ＩｎｔｅｒＦａｃｅ）と、ＲＡＭ２０６（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）と、ＲＯＭ２０７（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）と、を有している。マルチコアプロセッサシステム２００は、フラッシュＲＯＭ２０８と、フラッシュＲＯＭコントローラ２０９と、フラッシュＲＯＭ２１０と、を有している。
　ＣＰＵ２０１＿１～２０１＿３と、ディスプレイ２０２と、キーボード２０３と、Ｉ／Ｆ２０４と、ＲＡＭ２０６と、ＲＯＭ２０７と、フラッシュＲＯＭ２０８と、フラッシュＲＯＭコントローラ２０９とは、バス２１１を介して接続されている。
　ここで、ＣＰＵ２０１＿１～２０１＿３は、それぞれレジスタとコアとキャッシュを有している。コアは、演算機能を有している。各ＣＰＵ内のレジスタは、ＰＣ（Ｐｒｏｇｒａｍ　Ｃｏｕｎｔｅｒ）やリセットレジスタを有している。
　ＣＰＵ２０１＿１はマスタＣＰＵであり、マルチコアプロセッサシステム２００の全体の制御を司り、ＯＳ２２１＿１を実行する。ＯＳ２２１＿１はマスタＯＳであり、ＣＰＵ２０１＿１に割り当てられたスレッドを実行する。ＯＳ２２１＿１はスケジューラを有し、スケジューラは起動指示を受け付けたアプリケーションをマルチコアプロセッサのうちのいずれのＣＰＵに割り当てるかを制御する機能を有している。スケジューラはＣＰＵ２０１＿１に割り当てられたアプリケーションの実行順序を制御する機能を有する。
　ＣＰＵ２０１＿２とＣＰＵ２０１＿３はスレーブＣＰＵであり、それぞれＯＳ２２１＿２とＯＳ２２１＿３を実行する。ＯＳ２２１＿２とＯＳ２２１＿３はスレーブＯＳであり、それぞれＣＰＵ２０１＿２とＣＰＵ２０１＿３に割り当てられたスレッドを実行する。ＯＳ２２１＿２はスケジューラを有し、スケジューラはＣＰＵ２０１＿２に割り当てられたアプリケーションの実行順序を制御する機能を有する。ＯＳ２２１＿３はスケジューラを有し、スケジューラはＣＰＵ２０１＿３に割り当てられたアプリケーションの実行順序を制御する機能を有する。スレッド２３１＿１～２３１＿３はアプリＡに関するスレッドであり、同一の変数を共有することとする。スレッド２３１＿１はＣＰＵ２０１＿１に割り当てられ、スレッド２３１＿２はＣＰＵ２０１＿２に割り当てられ、スレッド２３１＿３はＣＰＵ２０１＿３に割り当てられている。
　ディスプレイ２０２は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。ディスプレイ２０２は、たとえば、ＴＦＴ液晶ディスプレイなどを採用することができる。キーボード２０３は、数字、各種指示などの入力のためのキーを有し、データの入力を行う。また、キーボード２０３は、タッチパネル式の入力パッドやテンキーなどであってもよい。
　Ｉ／Ｆ２０４は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）、インターネットなどのネットワーク２０５に接続され、ネットワーク２０５を介して他の装置に接続される。そして、Ｉ／Ｆ２０４は、ネットワーク２０５と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ２０４には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
　ＲＯＭ２０７は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ２０６は、各ＣＰＵのワークエリアとして使用される。フラッシュＲＯＭ２０８は、ＯＳ２２１＿１～２２１＿３などのシステムソフトウェアやアプリケーションのプログラムを記憶している。ＲＡＭ２０６はフラッシュＲＯＭ２０８よりも各ＣＰＵからのアクセス速度が速い。各ＯＳがアプリケーションのプログラムをフラッシュＲＯＭ２０８からＲＡＭ２０６へロードすることにより、該アプリケーションのコンテキスト情報がＲＡＭ２０６内に展開される。
　フラッシュＲＯＭコントローラ２０９は、各ＣＰＵの制御に従ってフラッシュＲＯＭ２１０に対するデータのリード／ライトを制御する。フラッシュＲＯＭ２１０は、フラッシュＲＯＭコントローラ２０９の制御で書き込まれたデータを記憶する。データの具体例としては、マルチコアプロセッサシステム２００を使用するユーザがＩ／Ｆ２０４を通して取得した画像データ、映像データなどである。フラッシュＲＯＭ２１０は、たとえば、メモリカード、ＳＤカードなどを採用することができる。
（マルチコアプロセッサシステム２００の機能例）
　図３は、マルチコアプロセッサシステム２００の機能例を示すブロック図である。マルチコアプロセッサシステム２００は、スレッド２３１＿ｍ（ｍ＝１～３）と、ＯＳ２２１＿ｎ（ｎ＝１～３）と、を有している。スレッド２３１＿ｍは、計数部３０１と格納部３０２とを有している。ＯＳ２２１＿ｎは、検出部３１１と、算出部３１２と、判断部３１３と、実行部３１４と、判断部３１５と、変更部３１６と、を有している。
　計数部３０１と格納部３０２はスレッド２３１＿ｍにコーディングされており、スレッド２３１＿ｍはフラッシュＲＯＭ２０８などの記憶装置に記憶されている。ＣＰＵ２０１＿１～２０１＿３のいずれかのＣＰＵが記憶装置からスレッド２３１＿ｍを読み出し、コーディングされている処理を実行することにより、計数部３０１と格納部３０２が実行される。検出部３１１から変更部３１６はＯＳ２２１＿ｎにコーディングされており、ＯＳ２２１＿ｎはフラッシュＲＯＭ２０８などの記憶装置に記憶されている。ＣＰＵ２０１＿１～２０１＿３が記憶装置からそれぞれＯＳ２２１＿１～２２１＿３を読み出し、コーディングされている処理を実行することにより、検出部３１１から変更部３１６が実行される。
　まず、複数のスレッドのうちいずれかのスレッドが、排他対象スレッドに共有資源へのアクセスが許可されるまで試行させる第２の排他制御処理を実行した場合である。計数部３０１は、複数のスレッドのうち、いずれかのスレッド以外の排他対象スレッドとなる残余のスレッドが共有資源へのアクセスの試行回数を計数する。
　ここで、共有資源としては、たとえば、複数のＣＰＵで共有するＲＡＭ２０６、バス２１１やアプリケーションで共有する変数が挙げられる。ここで、第２の排他制御処理は、たとえば、スピンロックによる排他制御処理である。格納部３０２は、計数部３０１によって計数された試行回数をＯＳが参照可能な記憶領域に格納する。
　検出部３１１は、記憶領域に格納された排他対象スレッドの共有資源へのアクセスの試行回数を検出する。判断部３１３は、検出部３１１によって検出された試行回数が所定回数以上であるか否かを判断する。算出部３１２は、残余のスレッドが複数ある場合、検出部３１１によって検出された残余のスレッドごとの共有資源へのアクセスの試行回数の平均値を算出する。格納部３０２は、算出部３１２によって算出された平均値を残余のスレッドが記憶領域に格納する。
　実行部３１４は、判断部３１３によって試行回数が所定回数以上であると判断された場合、排他対象スレッドが共有資源へアクセスすると排他制御が解除されるまで排他対象スレッドの共有資源へのアクセスの試行を禁止する第１の排他制御処理を実行する。
　また、排他対象スレッドが共有資源へアクセスすると排他制御が解除されるまで排他対象スレッドの共有資源へのアクセスの試行を禁止する第１の排他制御処理を実行した場合において説明する。判断部３１５は、排他対象スレッドのアクセス開始からの経過時間が所定時間以上であるか否かを判断する。
　変更部３１６は、判断部３１５によって経過時間が所定時間以上でないと判断された場合、排他対象スレッドの共有資源へのアクセスの試行の禁止を解除する。変更部３１６は、判断部３１５によって経過時間が所定時間以上でないと判断された場合、排他対象スレッドの共有資源へのアクセスの試行の禁止を継続する。以上を踏まえて詳細に説明する。
　図４は、排他フラグの生成例を示す説明図である。まず、具体的には、たとえば、スレッド２３１＿１が、（１）排他フラグ４０３の領域と排他方式フラグ４０４との領域をＲＡＭ２０６上のプロセスデータ領域４１０に確保する。ここで、ＲＡＭ２０６上はＯＳデータ領域４１１とプロセスデータ領域４１０とを有している。各ＯＳが取り扱うデータがＯＳデータ領域４１１に格納され、各スレッドが取り扱うデータがプロセスデータ領域４１０に格納される。各スレッドはプロセスデータ領域４１０にアクセスできない。
　たとえば、スレッド２３１＿１が、（２）スレッド２３１＿１が属するアプリケーションの起動予定を含めた総スレッド数をテーブル４００から取得する。テーブル４００は、アプリ名、総スレッド数のフィールドを有する。アプリ名にはアプリケーションの識別情報が登録され、総スレッド数には、アプリ名に登録された識別情報のアプリケーションの総スレッド数が登録されている。ここでは、スレッド２３１＿１はアプリＡに属するスレッドであるため、総スレッド数として３が取得される。
　たとえば、スレッド２３１＿１が、（３）取得した総スレッド数分の待ち開始時刻レジスタの領域と総スレッド数分のＳＣ（スピンロックカウンタ）の領域をＲＡＭ２０６上のプロセスデータ領域４１０に確保する。図４では、ＳＣ４０１＿１～４０１＿３と、待ち開始時刻レジスタ４０２＿１～４０２＿３がプロセスデータ領域４１０内に確保されている。
　たとえば、スレッド２３１＿１が、（４）排他フラグ４０３を０（開放状態）に設定し、排他方式フラグ４０４を０（スピンロック方式）に設定する。たとえば、スレッド２３１＿１が、（５）ＳＣ４０１＿１～４０１＿３に０を設定する。たとえば、スレッド２３１＿１が、（６）確保したすべての領域の参照情報４０５をＯＳ２２１＿１に通知する。ここで、参照情報４０５とはＯＳ２２１＿１からプロセスデータ領域４１０に確保された領域を参照するための情報であり、参照情報４０５には、該確保された領域にスレッドがアクセスする際に用いる確保された領域の先頭アドレスが記述されている。
　たとえば、ＯＳ２２１＿１が、スレッド２３１＿１から参照情報４０５を受け付けると、参照情報４０５に対応する排他の識別情報を生成する。排他の識別情報は、スレッド２３１＿１が領域を確保した排他に関する情報を識別するための情報である。本実施の形態では１つの排他制御処理のみに着目しているが、実際には複数の排他制御処理があるため、各排他に関する情報に識別するための情報が付される。たとえば、ＯＳ２２１＿１が、（７）排他の識別情報と参照情報４０５とを関連付けてＯＳデータ領域４１１に登録する。たとえば、ＯＳ２２１＿１が、いずれかのスレッドから排他の識別情報を受け付けると、受け付けた排他の識別情報に基づいて参照情報４０５を参照する。たとえば、ＯＳ２２１＿１が、参照情報４０５に記述されている先頭アドレスに応じてプロセスデータ領域４１０内の確保された領域に記憶されているデータにアクセスすることができる。つぎに、たとえば、ＯＳ２２１＿１が、排他の識別情報をスレッド２３１＿１に通知する。たとえば、スレッド２３１＿１が、ＯＳ２２１＿１から排他の識別情報を受け付けると、排他の識別情報を、確保された領域と関連付けて記録する。
　図５は、スレッドが共有資源に関する処理を実行する例を示す説明図である。たとえば、スレッド２３１＿１が、排他フラグ４０３の状態を取得することにより、排他フラグ４０３をチェックする。ここでは、排他フラグ４０３が０であるため、たとえば、スレッド２３１＿１が、排他フラグ４０３を０（開放状態）から１（利用中）に変更する。たとえば、スレッド２３１＿１が、ＳＣ４０１＿１に０を設定する。
　たとえば、スレッド２３１＿２が、排他フラグ４０３の状態を取得することにより、排他フラグ４０３をチェックする。ここでは、排他フラグ４０３が１（利用中）であるため、スレッド２３１＿２が、排他方式フラグ４０４の状態を取得することにより、排他方式フラグ４０４をチェックする。ここでは、排他方式フラグ４０４が０（スピンロック）であるため、スレッド２３１＿２が、ＳＣ４０１＿２をインクリメントする。これにより、ＳＣの値が１となる。そして、スレッド２３１＿２が、排他フラグ４０３のチェックと排他方式フラグ４０４のチェックを繰り返す。排他フラグ４０３のチェックが１（利用中）であり、排他方式フラグ４０４が０（スピンロック）である間、スレッド２３１＿２がＳＣ４０１＿２のインクリメントを繰り返す。
　たとえば、スレッド２３１＿３が、排他フラグ４０３の状態を取得することにより、排他フラグ４０３をチェックする。ここでは、排他フラグ４０３が１（利用中）であるため、スレッド２３１＿３が、排他方式フラグ４０４の状態を取得することにより、排他方式フラグ４０４をチェックする。ここでは、排他方式フラグ４０４が０（スピンロック）であるため、スレッド２３１＿３が、ＳＣ４０１＿３をインクリメントする。これにより、ＳＣの値が１となる。そして、スレッド２３１＿３が、排他フラグ４０３のチェックと排他方式フラグ４０４のチェックを繰り返す。排他フラグ４０３のチェックが１（利用中）であり、排他方式フラグ４０４が０（スピンロック）である間、スレッド２３１＿３がＳＣ４０１＿３のインクリメントを繰り返す。
　図６は、タイマ割り込みの発生時の例を示す説明図である。ＯＳ２２１＿１が、タイマ割り込みを受け付けると、たとえば、複数の排他の識別情報から、一の排他の識別情報を選択する。たとえば、ＯＳ２２１＿１が、（１）選択した一の排他の識別情報の参照情報４０５に基づいて排他フラグ４０３の状態を取得することにより、排他フラグ４０３をチェックする。たとえば、排他フラグ４０３が１（利用中）であるため、ＯＳ２２１＿１が、（２）排他方式フラグ４０４の状態を取得することにより、排他方式フラグ４０４をチェックする。
　たとえば、排他方式フラグ４０４が０（スピンロック）であるため、ＯＳ２２１＿１が、全スピンロックカウンタの値を検出する。ＯＳ２２１＿１が、（３）値が０以外のカウンタの値の平均値を算出する。ここでは、ＳＣ４０１＿１の値は０であり、ＳＣ４０１＿２の値は３００であり、ＳＣ４０１＿３の値は２９６であるため、平均値が２９８である。たとえば、ＯＳ２２１＿１が、（４）算出した平均値が所定回数以上であるか否かを判断する。ここでは、所定回数を２８０とする。算出された平均値が所定回数以上であるため、たとえば、ＯＳ２２１＿１が、（５）排他方式フラグ４０４を０（スピンロック）から１（トライロック）に変更する。ここでは、平均値が所定回数以上であると判断しているが、これに限らず、たとえば、中央値が所定回数以上であるか判断してもよいし、所定回数以上のカウンタの値が複数個以上あるかなどの多数決であってもよい。
　図７は、トライロックされる例を示す説明図である。たとえば、スレッド２３１＿２が、排他フラグ４０３の状態を取得することにより、排他フラグ４０３をチェックする。ここでは、排他フラグ４０３が１（利用中）であるため、スレッド２３１＿２が、排他方式フラグ４０４の状態を取得することにより、排他方式フラグ４０４をチェックする。ここでは、排他方式フラグ４０４が１（トライロック）であるため、スレッド２３１＿２が、排他の識別情報を指定してトライロックをＯＳ２２１＿２に依頼する。
　ＯＳ２２１＿２が、スレッド２３１＿２から受け付けた排他の識別情報に対応するフラグ待ちキュー４０６にスレッド２３１＿２の識別情報を登録する。ＯＳ２２１＿２が、現在時刻を取得し、スレッド２３１＿２の待ち開始時刻レジスタ４０２＿２に現在時刻を設定する。待ち開始時刻レジスタ４０２＿２は、１５：００：１０となる。ＯＳ２２１＿２が、再スケジューリングを行う。ここでは、ＣＰＵ２０１＿２にはスレッド２３１＿２のみが割り当てられているため、ＣＰＵ２０１＿２は待ち状態となる。
　たとえば、スレッド２３１＿３が、排他フラグ４０３の状態を取得することにより、排他フラグ４０３をチェックする。ここでは、排他フラグ４０３が１（利用中）であるため、スレッド２３１＿３が、排他方式フラグ４０４の状態を取得することにより、排他方式フラグ４０４をチェックする。ここでは、排他方式フラグ４０４が１（トライロック）であるため、スレッド２３１＿３が、排他の識別情報を指定してトライロックをＯＳ２２１＿３に依頼する。
　ＯＳ２２１＿３が、スレッド２３１＿３から受け付けた識別情報に対応するフラグ待ちキュー４０６にスレッド２３１＿３の識別情報を登録する。ＯＳ２２１＿３が、現在時刻を取得し、スレッド２３１＿３の待ち開始時刻レジスタ４０２＿３に現在時刻を設定する。待ち開始時刻レジスタ４０２＿３は１５：００：１１である。ＯＳ２２１＿３が、再スケジューリングを行う。ここでは、ＣＰＵ２０１＿３にはスレッド２３１＿３のみが割り当てられているため、ＣＰＵ２０１＿３は待ち状態となる。
　図８は、スレッド２３１＿１の排他処理の終了例を示す説明図である。たとえば、スレッド２３１＿１が、排他方式フラグ４０４の状態を取得することにより、（１）排他フラグ４０３をチェックする。ここでは、排他方式フラグ４０４がトライロックであるため、たとえば、スレッド２３１＿１が、（２）排他の識別情報を指定してＯＳ２２１＿１に開放依頼を通知する。たとえば、ＯＳ２２１＿１が、開放依頼通知を受け付けると、現在時刻を取得する。たとえば、ＯＳ２２１＿１が、（３）フラグ待ちキュー４０６に登録されているスレッドの識別情報を取得する。ここでは、スレッド２３１＿２とスレッド２３１＿３のそれぞれの識別情報が取得される。
　たとえば、ＯＳ２２１＿１が、取得したスレッドの識別情報が示すスレッドの待ち開始時刻レジスタから時刻を検出する。たとえば、ＯＳ２２１＿１が、（４）現在時刻と取得したそれぞれの時刻との差分値（待ち時間）を算出する。たとえば、ＯＳ２２１＿１が、取得した時刻ごとの差分値に基づいて平均待ち時間を算出する。現在時刻が１５：１０：２０である。待ち開始時刻レジスタ４０２＿２の値は１５：１０：１０であり、待ち開始時刻レジスタ４０２＿３の値は１５：１０：１１である。平均待ち時間は、９．５［秒］である。
　たとえば、ＯＳ２２１＿１が、（５）算出した平均待ち時間が所定時間以下であるか否かを判断する。ここでは、所定時間を３［秒］とする。算出した平均待ち時間が所定時間以下でないため、トライロックのままとなる。ここでは、平均待ち時間が所定時間以下であるか否かを判断しているが、これに限らず、待ち時間の中央値が所定時間以下であるか否かを判断してもよいし、待ち時間が所定時間以下である数が何個であるかの多数決で判断してもよい。また、ここでは例示していないが、算出した平均待ち時間が所定時間以下ある場合、トライロックからスピンロックに変更される。
　たとえば、ＯＳ２２１＿１が、（６）排他フラグ４０３を１（利用中）から０（開放状態）に変更する。たとえば、ＯＳ２２１＿１が、（７）フラグ待ちキューの先頭に識別情報が登録されているスレッド２３１＿２の実行を再開させる。
　図９は、スレッド２３１＿２による排他処理の開始例を示す説明図である。たとえば、スレッド２３１＿２が、排他フラグ４０３の状態を取得することにより、排他フラグ４０３をチェックする。ここでは、排他フラグ４０３が１（利用中）であるため、スレッド２３１＿２が、排他方式フラグ４０４の状態を取得することにより、排他方式フラグ４０４をチェックする。ここでは、排他方式フラグ４０４が１（トライロック）であるため、スレッド２３１＿２が、排他の識別情報を指定してトライロックをＯＳ２２１＿２に依頼する。
（ＯＳとスレッドによる排他制御処理手順）
　図１０は、ＯＳとスレッドによる排他生成手順の一例を示すフローチャートである。スレッドが、排他フラグ、排他方式フラグ領域を確保し（ステップＳ１００１）、起動予定を含めた総スレッド数を取得し（ステップＳ１００２）、総スレッド数分のスピンロックカウンタと待ち開始時刻レジスタ領域を確保する（ステップＳ１００３）。
　スレッドが、排他フラグを開放状態に設定し（ステップＳ１００４）、排他方式フラグをスピンロックに設定する（ステップＳ１００５）。ここでは、スピンロックに設定しているが、トライロックに設定しておいてもよい。スレッドが、すべてのスピンロックカウンタに０を設定し（ステップＳ１００６）、確保したすべての領域の参照情報をＯＳに通知する（ステップＳ１００７）。
　ＯＳが、参照情報を受け付けると、参照情報に関する排他の識別情報を生成し（ステップＳ１００８）、排他の識別情報と参照情報を記録し（ステップＳ１００９）、排他の識別情報を参照情報の通知元のスレッドへ通知する（ステップＳ１０１０）。スレッドが、排他の識別情報を受け付けると、識別情報を記録し（ステップＳ１０１１）、一連の処理を終了する。
　図１１は、ＯＳとスレッドによる排他制御開始時の処理手順の一例を示すフローチャートである。スレッドが、共有資源へアクセスを行う、または待ち状態から復帰するか否かを判断する（ステップＳ１１０１）。スレッドが、共有資源へのアクセスを開始していない、および待ち状態から復帰していないと判断した場合（ステップＳ１１０１：Ｎｏ）、ステップＳ１１０１へ戻る。
　スレッドが、共有資源へのアクセスを行うまたは待ち状態から復帰したと判断した場合（ステップＳ１１０１：Ｙｅｓ）、排他フラグの状態を取得し（ステップＳ１１０２）、排他フラグの状態が利用中であるか否かを判断する（ステップＳ１１０３）。スレッドが、排他フラグの状態が利用中でないと判断した場合（ステップＳ１１０３：Ｎｏ）、特殊命令により排他フラグを利用中に変更する（ステップＳ１１０４）。スレッドが、変更成功したか否かを判断し（ステップＳ１１０５）、変更成功したと判断した場合（ステップＳ１１０５：Ｙｅｓ）、スピンロックカウンタに０を設定する（ステップＳ１１０６）。
　スレッドが、排他フラグの状態が利用中であると判断した場合（ステップＳ１１０３：Ｙｅｓ）、または変更成功していないと判断した場合（ステップＳ１１０５：Ｎｏ）、排他方式フラグの状態を取得する（ステップＳ１１０７）。スレッドが、排他方式がスピンロックであるか否かを判断する（ステップＳ１１０８）。スレッドが、排他方式がスピンロックであると判断した場合（ステップＳ１１０８：Ｙｅｓ）、スピンロックカウンタをインクリメントし（ステップＳ１１１０）、ステップＳ１１０１へ戻る。スレッドが、排他方式がスピンロックでないと判断した場合（ステップＳ１１０８：Ｎｏ）、排他の識別情報を指定してトライロック依頼を通知する（ステップＳ１１０９）。
　ステップＳ１１０９のつぎに、ＯＳが、スレッドからのトライロック依頼を受け付けると、依頼元スレッドの識別情報を排他の識別情報に対応するフラグ待ちキューに登録する（ステップＳ１１１１）。ＯＳが、現在時刻を取得し（ステップＳ１１１２）、待ち開始時刻レジスタに現在時刻を記録する（ステップＳ１１１３）。ＯＳが、再スケジューリングし（ステップＳ１１１４）、実行スレッド切り替え処理を実行する（ステップＳ１１１５）。
　図１２は、ＯＳとスレッドによる排他権の解放時の処理手順の一例を示すフローチャートである。まず、スレッドが、排他方式フラグの状態を取得し（ステップＳ１２０１）、排他方式がスピンロックであるか否かを判断する（ステップＳ１２０２）。スレッドが、排他方式がスピンロックであると判断した場合（ステップＳ１２０２：Ｙｅｓ）、排他フラグを空き状態に変更し（ステップＳ１２０３）、一連の処理を終了する。
　スレッドが、排他方式がスピンロックでないと判断した場合（ステップＳ１２０２：Ｎｏ）、排他の識別情報を指定して開放依頼をＯＳへ通知する（ステップＳ１２０４）。ＯＳが、スレッドから開放依頼を受け付けると、現在時刻を取得する（ステップＳ１２０５）。ＯＳが、排他の識別情報に対応するフラグ待ちキューからスレッドの識別情報をすべて取得する（ステップＳ１２０６）。
　ＯＳが、フラグ待ちキューに登録されている識別情報で示されるスレッドの待ち開始時刻を取得し（ステップＳ１２０７）、平均待ち時間を算出し（ステップＳ１２０８）、平均待ち時間が所定時間以下であるか否かを判断する（ステップＳ１２０９）。ＯＳが、平均待ち時間が所定時間以下であると判断した場合（ステップＳ１２０９：Ｙｅｓ）、排他方式フラグの状態をスピンロックに変更する（ステップＳ１２１０）。
　ＯＳが、排他フラグを空き状態に変更し（ステップＳ１２１１）、フラグ待ちキューに登録されている識別情報で示されるスレッドをすべて再開させ（ステップＳ１２１２）、一連の処理を終了する。ＯＳが、平均待ち時間が所定時間以下でないと判断した場合（ステップＳ１２０９：Ｎｏ）、排他フラグを開放状態に変更する（ステップＳ１２１３）。ＯＳが、フラグ待ちキューの先頭に登録されている識別情報で示されるスレッドを再開させ（ステップＳ１２１４）、一連の処理を終了する。
　図１３は、ＯＳによるタイマ割り込み発生時の排他制御処理手順の一例を示すフローチャートである。まず、ＯＳが、タイマ割り込みを受け付けたか否かを判断する（ステップＳ１３０１）。ＯＳが、タイマ割り込みを受け付けていないと判断した場合（ステップＳ１３０１：Ｎｏ）、ステップＳ１３０１へ戻る。ＯＳが、タイマ割り込みを受け付けたと判断した場合（ステップＳ１３０１：Ｙｅｓ）、登録されている排他情報から未選択の１つを選択する（ステップＳ１３０２）。ＯＳが、選択可能な排他情報が無いか否かを判断する（ステップＳ１３０３）。
　ＯＳが、選択可能な排他情報が無いと判断しなかった場合（ステップＳ１３０３：Ｎｏ）、排他フラグの状態を取得する（ステップＳ１３０４）。ＯＳが、排他フラグの状態が利用中であるか否かを判断し（ステップＳ１３０５）、利用中でないと判断した場合（ステップＳ１３０５：Ｎｏ）、ステップＳ１３０２へ戻る。
　ＯＳが、排他フラグの状態が利用中であると判断した場合（ステップＳ１３０５：Ｙｅｓ）、排他方式フラグの状態を取得し（ステップＳ１３０６）、排他方式がスピンロックであるか否かを判断する（ステップＳ１３０７）。ＯＳが、排他方式がスピンロックでないと判断した場合（ステップＳ１３０７：Ｎｏ）、ステップＳ１３０２へ戻る。
　ＯＳが、排他方式がスピンロックであると判断した場合（ステップＳ１３０７：Ｙｅｓ）、すべてのスピンロックカウンタの値を取得する（ステップＳ１３０８）。ＯＳが、値が０以外のスピンロックカウンタの平均値を算出し（ステップＳ１３０９）、平均値が所定回数以上であるか否かを判断する（ステップＳ１３１０）。
　ＯＳが、平均値が所定回数以上でないと判断した場合（ステップＳ１３１０：Ｎｏ）、ステップＳ１３０２へ戻る。ＯＳが、平均値が所定回数以上であると判断した場合（ステップＳ１３１０：Ｙｅｓ）、排他方式フラグにトライロックを設定し（ステップＳ１３１１）、ステップＳ１３０２へ移行する。
　ステップＳ１３０３において、ＯＳが、選択可能な排他情報が無いと判断した場合（ステップＳ１３０３：Ｙｅｓ）、一連の処理を終了する。また、排他制御に関する処理は終了するが、ＯＳは通常のタイマ割り込み処理を行う。
　以上説明したように、排他制御方法、および排他制御プログラムによれば、排他対象スレッドによるスピンロックでの排他制御処理が実行され、共有資源へのアクセスの試行回数が所定回数以上であれば、ＯＳによるトライロックでの排他制御処理が実行される。スピンロックをＯＳの機能を利用せずに実現することにより、共有資源が開放されてから獲得までのオーバーヘッドを削減することができる。また、スピンロック時にＯＳを呼び出さないことで、キャッシュ内のデータのスワップ数を減らすことができる。
　また、ＯＳが、排他対象スレッドがアクセス可能な記録領域に試行回数を記憶させる記憶領域を確保することで、ＯＳを呼び出さずにスピンロックを行うことができる。
　また、各排他対象スレッドがスピンロックとトライロックのうちいずれの方式で排他制御処理を利用しているかを、排他方式フラグにより管理することで、方式の切り替えを容易に行うことができる。また、ＯＳが、排他対象スレッドがアクセス可能な記録領域に排他方式フラグを記憶させる記憶領域を確保することで、排他対象スレッドがＯＳを呼び出さずにスピンロックを行うことができる。
　また、排他対象スレッドが複数ある場合、共有資源へのアクセスの試行回数の平均値が、所定回数以上であるか否かによって、ＯＳによるトライロックに切り替えるか否かを判断する。排他対象スレッドがどの程度試行しているかを相対的に判断することができる。
　また、ＯＳによるトライロックでの排他制御処理が実行され、排他対象スレッドが共有資源へアクセスするアクセス開始時刻からの経過時間が所定時間未満であれば、スレッドによるスピンロックでの排他制御処理が実行される。共有資源の排他権の開放が短時間の場合、共有資源に対してスピンロックでの排他制御処理を行うことができる。さらに、スピンロックをＯＳの機能を利用せずに実現することにより、共有資源が開放されてから他のスレッドによる排他権の獲得までのオーバーヘッドを短くすることができる。また、スピンロック時にＯＳを呼び出さないことで、キャッシュ内のデータのスワップ数を減らすことができる。
　また、排他対象スレッドが共有資源へアクセスするアクセス開始時刻からの経過時間が所定時間以上であれば、ＯＳによるトライロックでの排他制御処理が継続して実行される。これにより、共有資源の排他権の開放までに時間がかかる場合、共有資源に対してトライロックでの排他制御処理を行うことができる。
　なお、本実施の形態で説明した排他制御方法は、予め用意された排他制御プログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本排他制御プログラムは、ハードディスク、フレキシブルディスク、ＣＤ－ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本排他制御プログラムは、インターネット等のネットワークを介して配布してもよい。
　２２１＿１～２２１＿３　ＯＳ
　２３１＿１～２３１＿３　スレッド
　４１０　プロセスデータ領域
　４０１＿１～４０１＿３　ＳＣ

Claims (15)

  1. 　排他対象スレッドが共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を、記憶領域に格納された前記排他対象スレッドの前記共有資源へのアクセスの試行回数に応じて、オペレーティングシステムが実行するコンピュータが、
    　複数のスレッドのうちの第１のスレッドが、前記排他対象スレッドに前記共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記第１のスレッド以外の前記排他対象スレッドを含む少なくとも一以上の第２のスレッドが、前記共有資源へのアクセスの試行回数を計数する計数処理と、
    　前記計数処理によって計数された試行回数を前記第２のスレッドが、前記記憶領域に格納する格納処理と、
    　を実行することを特徴とする排他制御方法。
  2. 　前記第２のスレッドは、前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理に関する情報、または、前記共有資源へのアクセスが許可されるまで試行させる排他制御処理に関する情報を参照すること、
    　を特徴とする請求項１に記載の排他制御方法。
  3. 　前記排他対象スレッドが前記共有資源へのアクセスが許可されるまで試行する排他制御処理は前記オペレーティングシステムを介することなく試行されること、
    　を特徴とする請求項１または請求項２に記載の排他制御方法。
  4. 　複数のスレッドのうちの第１のスレッドが、排他対象スレッドに共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記第１のスレッド以外の前記排他対象スレッドを含む少なくとも一以上の第２のスレッドが前記共有資源へのアクセスの試行回数を記憶領域に格納する処理を実行するコンピュータが、
    　オペレーティングシステムが、前記記憶領域に格納された前記スレッドの前記共有資源へのアクセスの試行回数を検出する検出処理と、
    　前記オペレーティングシステムが、前記検出処理によって検出された試行回数が所定回数以上であるか否かを判断する判断処理と、
    　前記オペレーティングシステムが、前記判断処理によって前記試行回数が前記所定回数以上であると判断された場合、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行する実行処理と、
    　を実行することを特徴とする排他制御方法。
  5. 　前記オペレーティングシステムは、前記共有資源へのアクセスの試行を禁止する排他制御処理に関する情報を前記複数のスレッドがアクセス可能な領域に設定すること、
    　を特徴とする請求項４に記載の排他制御方法。
  6. 　前記排他対象スレッドが前記共有資源へのアクセスが許可されるまで試行する排他制御処理は前記オペレーティングシステムを介することなく試行されること、
    　を特徴とする請求項４または請求項５に記載の排他制御方法。
  7. 　前記オペレーティングシステムが、前記第２のスレッドが複数ある場合、前記検出処理によって検出された前記第２のスレッドごとの前記試行回数の平均値を算出する算出処理を実行し、
    　前記判断処理は、前記算出処理によって算出された平均値が前記所定回数以上であるか否かを判断し、
    　前記実行処理は、前記判断処理によって前記平均値が前記所定回数以上であると判断された場合、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行することを特徴とする請求項４～６のいずれか一つに記載の排他制御方法。
  8. 　排他対象スレッドに共有資源へのアクセスが許可されるまで試行させる排他制御処理を、前記排他対象スレッドから前記共有資源へのアクセス開始からの経過時間に応じて、複数のスレッドのうちの第１のスレッドが実行するコンピュータが、
    　オペレーティングシステムが、排他対象スレッドが共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行した場合、前記経過時間が所定時間以上であるか否かを判断する判断処理と、
    　前記オペレーティングシステムが、前記判断処理によって前記経過時間が前記所定時間以上でないと判断された場合、前記排他対象スレッドの前記共有資源へのアクセスの試行の禁止を解除する変更処理と、
    　を実行することを特徴とする排他制御方法。
  9. 　前記オペレーティングシステムが、前記判断処理によって前記経過時間が前記所定時間より長いと判断する場合、前記排他対象スレッドの前記共有資源へのアクセスの試行の禁止を継続すること、
    　を特徴とする請求項８に記載の排他制御方法。
  10. 　排他対象スレッドが共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を、記憶領域に格納された前記排他対象スレッドの前記共有資源へのアクセスの試行回数に応じて、オペレーティングシステムが実行するコンピュータに、
    　複数のスレッドのうちの第１のスレッドが、前記排他対象スレッドに前記共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記第１のスレッド以外の前記排他対象スレッドを含む少なくとも一以上の第２のスレッドが、前記共有資源へのアクセスの試行回数を計数する計数処理と、
    　前記計数処理によって計数された試行回数を前記第２のスレッドが、前記記憶領域に格納する格納処理と、
    　を実行させることを特徴とする排他制御プログラム。
  11. 　前記第２のスレッドは、前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理に関する情報、または、前記共有資源へのアクセスが許可されるまで試行させる排他制御処理に関する情報を参照すること、
    　を特徴とする請求項１０に記載の排他制御プログラム。
  12. 　前記排他対象スレッドが前記共有資源へのアクセスが許可されるまで試行する排他制御処理は前記オペレーティングシステムを介することなく試行されること、
    　を特徴とする請求項１０または請求項１１に記載の排他制御プログラム。
  13. 　複数のスレッドのうちの第１のスレッドが、排他対象スレッドに共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記第１のスレッド以外の前記排他対象スレッドを含む少なくとも一以上の第２のスレッドが前記共有資源へのアクセスの試行回数を記憶領域に格納する処理を実行するコンピュータに、
    　オペレーティングシステムが、前記記憶領域に格納された前記スレッドの前記共有資源へのアクセスの試行回数を検出する検出処理と、
    　前記オペレーティングシステムが、前記検出処理によって検出された試行回数が所定回数以上であるか否かを判断する判断処理と、
    　前記オペレーティングシステムが、前記判断処理によって前記試行回数が前記所定回数以上であると判断された場合、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行する実行処理と、
    　を実行させることを特徴とする排他制御プログラム。
  14. 　前記オペレーティングシステムは、前記共有資源へのアクセスの試行を禁止する排他制御処理に関する情報を前記複数のスレッドがアクセス可能な領域に設定すること、
    　を特徴とする請求項１３に記載の排他制御プログラム。
  15. 　前記排他対象スレッドが前記共有資源へのアクセスが許可されるまで試行する排他制御処理は前記オペレーティングシステムを介することなく試行されること、
    　を特徴とする請求項１３または請求項１４に記載の排他制御プログラム。
PCT/JP2011/058359 2011-03-31 2011-03-31 排他制御方法、および排他制御プログラム Ceased WO2012132017A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013507019A JP5725162B2 (ja) 2011-03-31 2011-03-31 排他制御方法、および排他制御プログラム
PCT/JP2011/058359 WO2012132017A1 (ja) 2011-03-31 2011-03-31 排他制御方法、および排他制御プログラム
US14/036,272 US9632842B2 (en) 2011-03-31 2013-09-25 Exclusive access control method prohibiting attempt to access a shared resource based on average number of attempts and predetermined threshold

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/058359 WO2012132017A1 (ja) 2011-03-31 2011-03-31 排他制御方法、および排他制御プログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/036,272 Continuation US9632842B2 (en) 2011-03-31 2013-09-25 Exclusive access control method prohibiting attempt to access a shared resource based on average number of attempts and predetermined threshold

Publications (1)

Publication Number Publication Date
WO2012132017A1 true WO2012132017A1 (ja) 2012-10-04

Family

ID=46929835

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/058359 Ceased WO2012132017A1 (ja) 2011-03-31 2011-03-31 排他制御方法、および排他制御プログラム

Country Status (3)

Country Link
US (1) US9632842B2 (ja)
JP (1) JP5725162B2 (ja)
WO (1) WO2012132017A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014215832A (ja) * 2013-04-25 2014-11-17 京セラドキュメントソリューションズ株式会社 メモリー排他制御システム及び画像形成装置
JP2014215834A (ja) * 2013-04-25 2014-11-17 京セラドキュメントソリューションズ株式会社 メモリーアクセス制御システム及び画像形成装置
JP2016081204A (ja) * 2014-10-15 2016-05-16 三菱電機株式会社 電子制御装置
KR20170051465A (ko) * 2014-09-08 2017-05-11 에이알엠 리미티드 복수의 쓰레드를 실행하기 위한 데이터 처리장치에서의 공유 자원
JP2017534994A (ja) * 2014-11-18 2017-11-24 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 複数の同時実行中スレッド間における共有可能リソースの排他的制御を管理するための方法、システム、およびコンピュータ・プログラム

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108243115B (zh) * 2016-12-26 2021-06-29 新华三技术有限公司 报文处理方法及装置
CN107729129A (zh) * 2017-09-18 2018-02-23 惠州Tcl移动通信有限公司 一种基于同步锁的多线程处理方法、终端以及存储介质
JP6969676B2 (ja) * 2018-04-19 2021-11-24 村田機械株式会社 排他制御システム及び排他制御方法
FR3089316B1 (fr) * 2018-11-30 2020-10-30 Thales Sa Procédé et dispositif de surveillance d’application(s) logicielle(s) avec période temporelle tampon précédant une section réservée pour un ensemble de ressource(s) partagée(s), programme d’ordinateur et système avionique associés
US12153968B2 (en) * 2021-03-10 2024-11-26 EMC IP Holding Company LLC Synchronization object having a stamp for flows in a storage system
US12314760B2 (en) * 2021-09-27 2025-05-27 Advanced Micro Devices, Inc. Garbage collecting wavefront
CN115114612A (zh) * 2022-04-06 2022-09-27 北京百度网讯科技有限公司 访问处理方法、装置、电子设备以及存储介质
US11947551B2 (en) * 2022-05-27 2024-04-02 Maplebear Inc. Automated sampling of query results for training of a query engine
US20240152359A1 (en) * 2022-11-04 2024-05-09 International Business Machines Corporation Ensuring fairness for try spin lock
CN120872632A (zh) * 2024-04-30 2025-10-31 华为技术有限公司 线程运行方法、多核处理器、计算设备和计算设备集群

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01297760A (ja) * 1988-05-26 1989-11-30 Hitachi Ltd タスク制御方式及びオンライン・トランザクション・システム
JPH05257902A (ja) * 1992-03-10 1993-10-08 Fujitsu Ltd 処理プログラム・モードにおけるロック獲得処理方式
JP2001297008A (ja) * 1999-11-22 2001-10-26 Sun Microsyst Inc オブジェクトごとのロック履歴に基づくロック方針選択方法および装置
JP2002149480A (ja) * 2000-11-16 2002-05-24 Matsushita Electric Ind Co Ltd 排他制御方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274809A (en) 1988-05-26 1993-12-28 Hitachi, Ltd. Task execution control method for a multiprocessor system with enhanced post/wait procedure
JPH10312294A (ja) 1997-05-13 1998-11-24 Toshiba Corp 情報処理装置、情報処理方法、及び、情報処理プログラムを記録した読み取り可能な記録媒体
JP3152178B2 (ja) 1997-09-11 2001-04-03 日本電気株式会社 ロック動作測定方法
US6668317B1 (en) * 1999-08-31 2003-12-23 Intel Corporation Microengine for parallel processor architecture
JP2001084235A (ja) 1999-09-10 2001-03-30 Nec Corp ロック粒度統計情報を利用した排他制御方法及びプログラムを記録した機械読み取り可能な記録媒体
US6757769B1 (en) * 2000-11-28 2004-06-29 Emc Corporation Cooperative lock override procedure
US7246187B1 (en) * 2000-11-28 2007-07-17 Emc Corporation Method and apparatus for controlling exclusive access to a shared resource in a data storage system
US7080376B2 (en) * 2001-09-21 2006-07-18 Intel Corporation High performance synchronization of accesses by threads to shared resources
US7159220B2 (en) * 2001-09-28 2007-01-02 Intel Corporation Flexible acceleration of java thread synchronization on multiprocessor computers
KR20040075960A (ko) * 2002-01-24 2004-08-30 코닌클리케 필립스 일렉트로닉스 엔.브이. 멀티프로세싱 환경에서의 프로세스 실행 방법
US7725572B1 (en) * 2003-12-30 2010-05-25 Sap Ag Notification architecture and method employed within a clustered node configuration
US7594234B1 (en) * 2004-06-04 2009-09-22 Sun Microsystems, Inc. Adaptive spin-then-block mutual exclusion in multi-threaded processing
US8407432B2 (en) * 2005-06-30 2013-03-26 Intel Corporation Cache coherency sequencing implementation and adaptive LLC access priority control for CMP
US20090307707A1 (en) * 2008-06-09 2009-12-10 International Business Machines Corporation System and method for dynamically adaptive mutual exclusion in multi-threaded computing environment
US8225048B2 (en) * 2008-10-01 2012-07-17 Hewlett-Packard Development Company, L.P. Systems and methods for resource access
US8145817B2 (en) * 2009-04-28 2012-03-27 Microsoft Corporation Reader/writer lock with reduced cache contention
JP2011118756A (ja) * 2009-12-04 2011-06-16 Nec Corp 排他制御プログラム、排他制御方法、及び情報処理システム
US8607239B2 (en) * 2009-12-31 2013-12-10 International Business Machines Corporation Lock mechanism to reduce waiting of threads to access a shared resource by selectively granting access to a thread before an enqueued highest priority thread
US9465670B2 (en) * 2011-12-16 2016-10-11 Intel Corporation Generational thread scheduler using reservations for fair scheduling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01297760A (ja) * 1988-05-26 1989-11-30 Hitachi Ltd タスク制御方式及びオンライン・トランザクション・システム
JPH05257902A (ja) * 1992-03-10 1993-10-08 Fujitsu Ltd 処理プログラム・モードにおけるロック獲得処理方式
JP2001297008A (ja) * 1999-11-22 2001-10-26 Sun Microsyst Inc オブジェクトごとのロック履歴に基づくロック方針選択方法および装置
JP2002149480A (ja) * 2000-11-16 2002-05-24 Matsushita Electric Ind Co Ltd 排他制御方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014215832A (ja) * 2013-04-25 2014-11-17 京セラドキュメントソリューションズ株式会社 メモリー排他制御システム及び画像形成装置
JP2014215834A (ja) * 2013-04-25 2014-11-17 京セラドキュメントソリューションズ株式会社 メモリーアクセス制御システム及び画像形成装置
KR20170051465A (ko) * 2014-09-08 2017-05-11 에이알엠 리미티드 복수의 쓰레드를 실행하기 위한 데이터 처리장치에서의 공유 자원
KR102449957B1 (ko) 2014-09-08 2022-10-05 에이알엠 리미티드 복수의 쓰레드를 실행하기 위한 데이터 처리장치에서의 공유 자원
JP2016081204A (ja) * 2014-10-15 2016-05-16 三菱電機株式会社 電子制御装置
JP2017534994A (ja) * 2014-11-18 2017-11-24 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 複数の同時実行中スレッド間における共有可能リソースの排他的制御を管理するための方法、システム、およびコンピュータ・プログラム

Also Published As

Publication number Publication date
US20140026143A1 (en) 2014-01-23
JPWO2012132017A1 (ja) 2014-07-24
JP5725162B2 (ja) 2015-05-27
US9632842B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
JP5725162B2 (ja) 排他制御方法、および排他制御プログラム
CN105579961B (zh) 数据处理系统及操作方法、用于数据处理系统的硬件单元
US10067782B2 (en) Efficient detection and response to spin waits in multi-processor virtual machines
JP5780243B2 (ja) スケジューリング方法、およびマルチコアプロセッサシステム
US7698540B2 (en) Dynamic hardware multithreading and partitioned hardware multithreading
US7516323B2 (en) Security management system in parallel processing system by OS for single processors
US10579413B2 (en) Efficient task scheduling using a locking mechanism
CN101833475A (zh) 用于增强线程级推测的原语
JPH1115793A (ja) 資源の保全性を保護する方法
EP2996043A1 (en) Debugging in a data processing apparatus
TWI273495B (en) Information processing device, process control method, and computer program
KR20130066900A (ko) 연성 실시간 운영체제의 실시간성 확보방법
WO2019051120A1 (en) IMPROVING USER SPACE LOCK EFFICIENCY USING STATUS C AND TURBO AMPLIFICATION
JPWO2011096163A1 (ja) 情報処理システム、排他制御方法および排他制御用プログラム
JP5321748B2 (ja) マルチコアプロセッサシステム、スレッド制御方法、およびスレッド制御プログラム
JP5397546B2 (ja) マルチコアプロセッサシステム、制御プログラム、および制御方法
JP5780296B2 (ja) スレッド処理方法、およびスレッド処理システム
Müller et al. Multi sloth: An efficient multi-core rtos using hardware-based scheduling
JP2009175960A (ja) 仮想マルチプロセッサシステム
US11061730B2 (en) Efficient scheduling for hyper-threaded CPUs using memory monitoring
US8671248B2 (en) Architecture support of memory access coloring
US7603673B2 (en) Method and system for reducing context switch times
CN109976937A (zh) 一种多核共享资源的诊断方法及系统
JP3323169B2 (ja) ソフトウェア開発支援装置、ソフトウェア開発支援方法、および、そのプログラムを記録した記録媒体
WO2011114495A1 (ja) マルチコアプロセッサシステム、スレッド切り替え制御方法、およびスレッド切り替え制御プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11862761

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013507019

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11862761

Country of ref document: EP

Kind code of ref document: A1