WO2012144174A1

WO2012144174A1 - 液晶表示装置

Info

Publication number: WO2012144174A1
Application number: PCT/JP2012/002566
Authority: WO
Inventors: 誠一内田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2011-04-20
Filing date: 2012-04-13
Publication date: 2012-10-26
Anticipated expiration: 2013-10-20
Also published as: US9229284B2; US20140028937A1

Abstract

　本発明の液晶表示装置は、各画素（Ｐ）毎に画素電極（４１）、ＴＦＴ（２０）及び保持容量素子（３０）が設けられたアレイ基板（１０）と、各画素（Ｐ）毎に複数の共通電極（５９Ａ，５９Ｂ）が設けられた対向基板（５０）と、液晶層（８１）と、各画素電極（４１）に所定電位を供給すると共に、各画素（Ｐ）における個々の共通電極（５９Ａ，５９Ｂ）に異なる電位を供給することで、各画素（Ｐ）の液晶層（８１）を共通電極（５９Ａ，５９Ｂ）毎に分けて駆動する駆動回路（４）とを備える。　本発明の液晶表示装置によると、γ特性の視角依存性を改善しつつ、各画素の高開口率化を実現できる。

Description

液晶表示装置

　本発明は、液晶表示装置に関し、特にγ特性の視角依存性及び画素開口率を共に改善する対策に関するものである。

　従来から、液晶表示装置は、γ特性の視角依存性を有することが認識されており、これを改善する技術として、画素分割構造（マルチ画素構造とも呼ばれる）が提案されている。ここで、γ特性とは、表示輝度の階調依存性をいう。このγ特性が正面方向と斜め方向とで異なるということは、階調表示状態が観察方向によって異なるため、画像表示を行う際に問題となる。

　上記画素分割構造の液晶表示装置では、各画素が２つのサブ画素からなり、各画素電極がサブ画素に対応して２つのサブ画素電極に分割されている。これら２つのサブ画素電極は、例えば、それぞれ異なる薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称する）に接続されていると共に、それぞれ異なる保持容量素子に接続されており、各々独立に駆動される構成になっている（例えば、特許文献１参照）。

　このような液晶表示装置では、各画素を構成する２つのサブ画素電極に対して異なるデータ電位を供給し、当該各画素で視認されるべき輝度が平均輝度となるように、一方のサブ画素を相対的に高輝度に、他方のサブ画素を相対的に低輝度にそれぞれ表示させ、１つの画素内で２つの異なる輝度を呈することにより、γ特性の視角依存性を改善している。

特開２００２－７２９８５号公報

　しかしながら、上述した画素分割構造の液晶表示装置では、ＴＦＴ及び保持容量素子が各サブ画素電極毎に必要となるので、これらＴＦＴ及び保持容量素子を１つの画素内に少なくとも２倍、つまり２つ以上配置しなければならない。加えて、これらＴＦＴ及び保持容量素子を駆動するための配線の本数も増加する。このため、画素電極を分割しない通常構造の液晶表示装置に比べて、各画素の開口率が著しく低下してしまう。その結果、画像表示の明るさが低減したり、これを補うべくバックライトの輝度を上げることに起因して消費電力が増大する事態を招く。

　本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、γ特性の視角依存性を改善しつつも各画素の高開口率化を実現することにある。

　上記の目的を達成するために、この発明は、画素電極を分割する構造を採用しなくても各画素内で複数の異なる輝度を呈することが可能なように共通電極の構成及びその駆動方法に工夫を凝らしたものである。

　具体的には、第１の発明は、液晶表示装置を対象とし、画像表示の最小単位である複数の画素が所定のパターンに配列されてなる表示領域と、上記各画素毎に画素電極、スイッチング素子及び保持容量素子が設けられたアレイ基板と、該アレイ基板に対向して配置され、上記各画素毎に複数の共通電極が設けられた対向基板と、上記アレイ基板と上記対向基板との間に設けられ、上記各画素電極と該各画素電極に対向する複数の共通電極との間に介在して上記各画素を構成する液晶層と、上記各画素電極に対して所定の電位を供給すると共に、上記各画素における個々の上記共通電極に対して異なる電位を供給することにより、上記各画素の液晶層を上記共通電極毎に分けて駆動する駆動回路とを備えることを特徴とする。

　この第１の発明では、画素毎に複数の共通電極が設けられており、これら各画素における個々の共通電極に異なる電位が供給されて、各画素の液晶層が共通電極毎に分けて駆動される。これによって、各画素における光の透過率が各共通電極対応箇所で異なり、各画素内で、複数の異なる輝度が呈されて、それぞれの輝度に応じたγ特性が混合された状態で観察されるので、γ特性の視角依存性が改善される。そして、このように画素電極を分割することなくγ特性の視角依存性を改善することが可能であるので、各画素にスイッチング素子及び保持容量素子を通常構造の２倍以上設けずに済み、その分だけ従来の画素分割構造に対して各画素の開口率が高められる。したがって、γ特性の視角依存性を改善しつつも各画素の高開口率化を実現することが可能となる。

　第２の発明は、第１の発明の液晶表示装置において、上記複数の画素は、マトリクス状に配列され、上記各画素における複数の共通電極は、上記画素が整列する行方向又は列方向である第１の方向に並んでおり、各々、上記第１の方向と直交する第２の方向に整列する複数の上記画素からなる画素群毎に同一の電極により構成されていることを特徴とする。

　この第２の発明では、各画素における複数の共通電極が、第１の方向に並び、且つ該第１の方向と直交する第２の方向に並ぶ複数の画素からなる画素群毎に同一の電極により構成されている。このような各共通電極は、表示領域対応箇所に形成した導電膜を複数に縦割り又は横割りした単純な分割構成によって具体的に実現することが可能であるので、その形成時のパターニングに用いられるフォトマスクに複雑な遮光パターンを要さず、簡単に形成することが可能である。したがって、当該各共通電極のパターニング不良に起因する対向基板の歩留り低下が防止される。

　第３の発明は、第２の発明の液晶表示装置において、上記各画素における複数の共通電極は、上記第２の方向に整列する複数の上記画素からなる画素群毎に分離されており、上記駆動回路は、１表示フレームにつき、上記第１の方向に隣り合う上記画素において隣接する上記各共通電極に対して異なる電位を供給すると共に、上記各画素電極に対して供給する電位の極性を、上記第１の方向に整列する複数の上記画素からなる画素群毎に反転させるライン反転駆動を行うことを特徴とする。

　この第３の発明では、各画素における複数の共通電極が第２の方向に整列する複数の画素からなる画素群毎に分離されており、各画素内の個々の共通電極は勿論、第１の方向に隣り合う画素において隣接する各共通電極にも異なる電位が供給される。そして、各画素電極に対しては、ライン反転駆動により、第１の方向に整列する複数の画素からなる画素群毎に極性が反転した電位が供給される。このようにして各画素の液晶層に対し共通電極毎に異なる電圧が印加されると、表示領域には、印加される電圧の違いにより光の透過率、つまり輝度が異なる領域が画素の配列（行及び列）に沿って周期的に並んで配置される。例えば、各画素における共通電極が２つである場合、表示領域には、各画素における輝度が相対的に高い明領域と相対的に低い暗領域とが市松模様状に配列される。これにより、隣り合う画素において隣接する領域が共に明領域又は暗領域となる場合には表示がざらついてしまうおそれがあるのに対して、画素の配列における行方向にも列方向にも輝度の異なる明領域と暗領域とが周期的に並ぶので、表示のざらつき感が良好に抑えられる。

　また、ライン反転駆動を行うので、１表示フレームにつき各画素電極に対して供給する電位の極性を隣り合う画素同士で反転させるドット反転駆動を行う場合に比べて、消費電力を低減することが可能である。

　第４の発明は、第２の発明の液晶表示装置において、上記各画素における複数の共通電極は、上記第２の方向に整列する複数の上記画素からなる画素群毎に分離されており、上記駆動回路は、１表示フレームにつき、上記各画素電極に対して供給する電位の極性を、上記第２の方向に整列する複数の上記画素からなる画素群毎に反転させ、且つ表示フレーム毎に、上記各画素電極に対して供給する電位の極性を反転させるライン反転駆動を行うと共に、上記各画素における少なくとも１つの共通電極に対して供給する電位の極性を、該共通電極に対応する上記画素電極の電位極性の反転に同期して該画素電極の電位と逆極性になるように反転させるコモン反転駆動を行うことにより、上記各画素において、上記画素電極と上記各共通電極との電位の高低関係を逆転させ、上記液晶層を上記各共通電極毎に交流駆動させることを特徴とする。

　この第４の発明では、ライン反転駆動とコモン反転駆動とを組み合わせ、同一の画素群における各画素の画素電極と少なくとも１つの共通電極とを同期させて互いに逆極性となるように反転させる交流駆動を行う。このような交流駆動では、各画素において、反転駆動させた共通電極の電位変化が画素電極の電位に重畳されることで、その電位差が反転駆動する共通電極対応箇所の液晶層を駆動するための電圧となるので、共通電極を反転駆動させている分だけ各画素電極に供給する電位信号の振幅を小さく抑えられる。これにより、消費電力を低減することが可能となる。

　また、異なる電圧値の正電圧と負電圧とが液晶層に印加されることで生じる該液晶層における直流成分の電荷の蓄積が抑えられる。これにより、焼き付き現象の発生を回避することが可能になる。

　第５の発明は、第２の発明の液晶表示装置において、上記第１の方向に隣り合う上記画素において隣接する上記各共通電極は、同一の電極により構成され、上記駆動回路は、１表示フレームにつき、上記各画素電極に対して供給する電位の極性を、隣り合う上記画素同士で反転させるドット反転駆動を行うことを特徴とする。

　この第５の発明では、各画素内において隣接する各共通電極に異なる電位が供給されると共に、第１の方向に隣り合う画素において隣接する各共通電極に同じ電位が供給される。そして、各画素電極に対しては、ドット反転駆動により、隣り合う画素同士で極性が反転した電位が供給される。このようにして各画素の液晶層に対し共通電極毎に異なる電圧が印加されると、表示領域には、第３の発明と同様に、印加される電圧の違いにより輝度が異なる明領域と暗領域とが画素の配列（行及び列）に沿って周期的に並んで配置されるので、表示のざらつき感が良好に抑えられる。

　また、ドット反転駆動を行うので、１表示フレームにつき各画素電極に対して供給する電位の極性を画素が整列する行方向又は列方向に並ぶ複数の画素からなる画素群毎に反転させるライン反転駆動を行う場合に比べて、表示画面のちらつき現象の原因となるフリッカーノイズに対して強くなる。

　第６の発明は、第１の発明の液晶表示装置において、上記複数の画素電極は、マトリクス状に配列され、上記各画素における複数の共通電極は、上記画素が整列する行方向又は列方向である第１の方向に並んでおり、上記各画素の両端に位置する各共通電極は、上記第１の方向に隣り合う上記画素の隣接する共通電極と電気的に接続され、上記各画素の一端に位置する共通電極を除く他の共通電極は、上記第１の方向と直交する第２の方向に隣り合う一方の上記画素における上記一端側に１つ分ずれて配置された共通電極と電気的に接続され、上記各画素の他端に位置する共通電極を除く他の共通電極は、上記第２の方向に隣り合う他方の上記画素における上記他端側に１つ分ずれて配置された共通電極と電気的に接続されていることを特徴とする。

　この第６の発明では、第１の方向に隣り合う画素において隣接する共通電極同士が電気的に接続され、且つ、第２の方向に並ぶ複数の画素からなる画素群において、隣り合う画素の互いに１つ分ずれて配置された共通電極同士が画素の配列に対して斜め方向に同じ位置関係で電気的に接続されている。このような共通電極同士の接続によっても、各画素における個々の共通電極に対して異なる電位を供給することが可能であるので、本発明の作用効果が具体的に奏される。

　第７の発明は、第６の発明の液晶表示装置において、上記駆動回路は、１表示フレームにつき、上記各画素電極に対して供給する電位の極性を、上記第２の方向に整列する複数の上記画素からなる画素群毎に反転させるライン反転駆動を行うことを特徴とする。

　この第７の発明では、第１の方向に隣り合う画素において隣接する共通電極に同じ電位が供給されると共に、第２の方向に整列する複数の画素からなる画素群において隣り合う共通電極に異なる電位が供給される。そして、各画素電極に対しては、ライン反転駆動により、第２の方向に整列する複数の画素からなる画素群毎に異なる極性の電位が供給される。このようにして各画素の液晶層に対し共通電極毎に異なる電圧が印加されると、表示領域には、第３の発明と同様に、印加される電圧の違いにより輝度が異なる明領域と暗領域とが画素の配列（行及び列）に沿って周期的に並んで配置されるので、表示のざらつき感が良好に抑えられる。

　第８の発明は、第１の発明の液晶表示装置において、上記複数の共通電極は、上記各画素の一方側部分に配置された第１共通電極と、該各画素の他方側部分に配置された第２共通電極とにより構成されていることを特徴とする。

　この第８の発明では、各画素の共通電極が第１共通電極及び第２共通電極からなる２つの電極により構成されている。このような構成によっても、各画素が第１共通電極対応箇所及び第２共通電極対応箇所が構成する２つの領域に分割されて、当該各領域で異なる輝度が呈されるので、本発明の作用効果が具体的に奏される。

　第９の発明は、第８の発明の液晶表示装置において、上記各画素に延びる保持容量配線をさらに備え、上記各保持容量素子は、上記保持容量配線に接続された下部電極と、該下部電極上に設けられた誘電層と、該誘電層を介して上記下部電極に重なり上記画素電極に接続された上部電極とにより構成され、上記駆動回路は、現表示フレームにおける上記各画素の上記保持容量配線に供給する電位をＶｃｓ、上記第１共通電極に供給する電位をＶｃｏｍ１、上記第２共通電極に供給する電位をＶｃｏｍ２、上記保持容量素子の容量をＣｃｓ、上記第１共通電極と上記画素電極との容量をＣｌｃ１、上記第２共通電極と上記画素電極との容量をＣｌｃ２とし、次表示フレームにおける上記各画素の上記保持容量配線に供給する電位をＶｃｓ’、上記第２共通電極に供給する電位をＶｃｏｍ２’とし、Ｖｃｏｍ１－Ｖｃｏｍ２の絶対値をｖとしたとき、上記Ｖｃｓ’及びＶｃｏｍ２’を、
　Ｖｃｓ’＝Ｖｃｓ＋（２Ｃｌｃ１／Ｃｃｓ＋２）×ｖ・・・（式１）
　Ｖｃｏｍ２’＝Ｖｃｏｍ２－２ｖ×Ｃｃｌ１／Ｃｃｓ・・・・（式２）
の関係を満たすように設定することを特徴とする。

　この第９の発明では、次表示フレームにおける保持容量配線の電位Ｖｃｓ’及び第２共通電極の電位Ｖｃｏｍ２’が上記（式１）及び（式２）を満たすように設定される。このような液晶表示装置の駆動方法によれば、上記Ｖｃｏｍ１を常に一定にすることができるので、消費電力を低減することが可能となる。

　第１０の発明は、第８の発明の液晶表示装置において、上記各画素に延びる保持容量配線をさらに備え、上記保持容量素子は、上記保持容量配線に接続された下部電極と、該下部電極上に設けられた誘電層と、該誘電層を介して上記下部電極に重なり上記画素電極に接続された上部電極とにより構成され、上記駆動回路は、現表示フレームにおける上記各画素の上記保持容量配線に供給する電位をＶｃｓ、上記第１共通電極に供給する電位をＶｃｏｍ１、上記第１共通電極に供給する電位をＶｃｏｍ２、上記保持容量素子の容量をＣｃｓ、上記第１共通電極と上記画素電極との容量をＣｌｃ１、上記第２共通電極と上記画素電極との容量をＣｌｃ２とし、次表示フレームにおける上記各画素の上記第１共通電極に供給する電位をＶｃｏｍ１’、上記第２共通電極に供給する電位をＶｃｏｍ２’とし、Ｖｃｏｍ１－Ｖｃｏｍ２の絶対値をｖとしたとき、上記Ｖｃｏｍ１’及びＶｃｏｍ２’を、
　Ｖｃｏｍ１’＝Ｖｃｏｍ１－（２Ｃｌｃ１／Ｃｃｓ＋２）×ｖ・・・（式３）
　Ｖｃｏｍ２’＝Ｖｃｏｍ２－２ｖ×Ｃｃｌ１／Ｃｃｓ　・・・・・・（式４）
の関係を満たすように設定することを特徴とする。

　この第１０の発明では、次表示フレームにおける第１共通電極の電位Ｖｃｏｍ１’及び第２共通電極の電位Ｖｃｏｍ２’が上記（式３）及び（式４）を満たすようにされる。このような液晶表示装置の駆動方法によれば、上記Ｖｃｓを常に一定にすることができるので、消費電力を低減することが可能となる。

　第１１の発明は、第８～第１０の発明のいずれか１つの液晶表示装置において、上記各第１共通電極は、上記表示領域の一方面外側に設けられた第１端子部に電気的に接続され、上記各第２共通電極は、上記表示領域の他方面外側に設けられた第２端子部に電気的に接続されていることを特徴とする。

　この第１１の発明では、各第１共通電極と各第２共通電極とが表示領域の互いに別方面に位置する外側で第１端子部又は第２端子部にそれぞれ電気的に接続されている。これら各第１共通電極と各第２共通電極とは、層間絶縁膜を要することなく絶縁状態を実現して別々の端子部に電気的に接続することが可能であるので、この絶縁状態の実現に層間絶縁膜を要する場合に比べて、製造工数の増大及びこれに伴うコストの増加をなくすことができる。

　本発明によれば、各画素毎に複数の共通電極が設けられており、これら各画素における個々の共通電極に対して異なる電位を供給して、各画素の液晶層を共通電極毎に分けて駆動するので、画素電極を分割せずにγ特性の視角依存性を改善することができ、各画素にスイッチング素子及び保持容量素子を通常構造の２倍以上設けずに済む分だけ従来の画素分割構造に対して各画素の開口率を高めることができる。これにより、表示品位が高く、且つ低消費電力で明るい画像表示が可能な液晶表示装置を実現することができる。

図１は、実施形態１に係る液晶表示装置を概略的に示す平面図である。図２は、図１のII－II線における断面構造を示す断面図である。図３は、液晶表示パネルの回路構成を概略的に示すブロック図である。図４は、１つの画素での回路構成を示す等価回路図である。図５は、アレイ基板における各画素の具体的構成を示す平面図である。図６は、図５のVI－VI線対応箇所における液晶表示パネルの断面構造を示す断面図である。図７は、実施形態１に係る対向基板を概略的に示す平面図である。図８は、実施形態１に係る対向基板の各画素の具体的構成を示す図５対応箇所の平面図である図９は、液晶表示装置の駆動電位波形を示すタイミングチャート図である。図１０は、実施形態１に係る液晶表示装置の表示動作時の１表示フレームにおける明領域及び暗領域の配置を模式的に示す平面図である。図１１は、実施形態１の変形例１に係る液晶表示装置の表示動作時の１表示フレームにおける明領域及び暗領域の配置を模式的に示す平面図である。図１２は、実施形態１の変形例２に係る液晶表示装置の表示動作時の１表示フレームにおける明領域及び暗領域の配置を模式的に示す平面図である。図１３は、実施形態１の変形例３に係る対向基板の各画素の具体的構成を示す図８相当箇所の平面図である。図１４は、実施形態１の変形例３に係る液晶表示装置の表示動作時の１表示フレームにおける明領域、中間輝度領域及び暗領域の配置を模式的に示す平面図である。図１５は、実施形態１の変形例４に係る液晶表示装置の表示動作時の１表示フレームにおける明領域、中間輝度領域及び暗領域の配置を模式的に示す平面図である。図１６は、実施形態２に係る対向基板を概略的に示す平面図である。図１７は、実施形態２に係る対向基板の各画素の具体的構成を示す平面図である。図１８は、実施形態２に係る液晶表示装置の表示動作時の１表示フレームにおける明領域及び暗領域の配置を模式的に示す平面図である。図１９は、実施形態２の変形例１に係る液晶表示装置の表示動作時の１表示フレームにおける明領域及び暗領域の配置を模式的に示す平面図である。図２０は、実施形態２の変形例２に係る液晶表示装置の表示動作時の１表示フレームにおける明領域及び暗領域の配置を模式的に示す平面図である。図２１は、実施形態２の変形例３に係る対向基板の各画素の具体的構成を示す図１７相当箇所の平面図である。図２２は、実施形態２の変形例３に係る液晶表示装置の表示動作時の１表示フレームにおける明領域、中間輝度領域及び暗領域の配置を模式的に示す平面図である。図２３は、実施形態２の変形例４に係る液晶表示装置の表示動作時の１表示フレームにおける明領域、中間輝度領域及び暗領域の配置を模式的に示す平面図である。図２４は、実施形態３に係る対向基板を概略的に示す平面図である。図２５は、実施形態３に係る対向基板の各画素の具体的構成を示す平面図である。図２６は、実施形態３に係る液晶表示装置の表示動作時の１表示フレームにおける明領域及び暗領域の配置を模式的に示す平面図である。図２７は、実施形態３の変形例１に係る液晶表示装置の表示動作時の１表示フレームにおける明領域及び暗領域の配置を模式的に示す平面図である。図２８は、実施形態３の変形例２に係る液晶表示装置の表示動作時の１表示フレームにおける明領域及び暗領域の配置を模式的に示す平面図である。図２９は、実施形態３の変形例３に係る対向基板の各画素の具体的構成を示す図２５相当箇所の平面図である。図３０は、実施形態３の変形例３に係る液晶表示装置の表示動作時の１表示フレームにおける明領域、中間輝度領域及び暗領域の配置を模式的に示す平面図である。図３１は、実施形態３の変形例４に係る液晶表示装置の表示動作時の１表示フレームにおける明領域、中間輝度領域及び暗領域の配置を模式的に示す平面図である。

　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。

　《発明の実施形態１》
　この実施形態１では、アクティブマトリクス駆動方式の液晶表示装置の一例として、ＴＦＴ方式の透過型液晶表示装置Ｓについて説明する。

　　－液晶表示装置Ｓの構成－
　液晶表示装置Ｓの構成を図１及び図２に示す。図１は、液晶表示装置Ｓの概略平面図である。図２は、図１のII－II線における断面構造を示す概略断面図である。なお、図１では、図２に示す偏光板８５の図示は省略している。

　液晶表示装置Ｓは、平板状で薄型の液晶表示パネル１と、該液晶表示パネル１の背面側に配置されたバックライトユニット２とを備えている。

　＜液晶表示パネル１の概略構成＞
　液晶表示パネル１は、互いに対向して配置されたアレイ基板１０及び対向基板５０と、これらアレイ基板１０及び対向基板５０の両外周縁部同士を接着する枠状のシール材８０と、アレイ基板１０と対向基板５０との間にシール材８０により囲まれて封入された液晶層８１とを備えている。

　この液晶表示パネル１は、アレイ基板１０と対向基板５０とが重なる領域であって、シール材８０の内側、つまり液晶層８１が設けられた領域に画像表示を行う例えば矩形状の表示領域Ｄを有している。また、液晶表示パネル１は、表示領域Ｄの周囲に例えば矩形枠状の非表示領域である額縁領域Ｆを有している。

　この額縁領域Ｆの１辺側（図１で下側）には、アレイ基板１０が対向基板５０から突出して外部に露出した端子領域Ｔが設けられている。この端子領域Ｔには、ＦＰＣ（Flexible Printed Circuit）などの配線基板（不図示）が異方性導電膜（ＡＣＦ；Anisotropic Conductive Film）を介して実装されている。液晶表示パネル１は、この配線基板を介して外部回路（後述の表示制御回路９）から表示すべき画像に応じた画像データを含む表示用信号が入力されるようになっている。

　アレイ基板１０及び対向基板５０は、例えば矩形状に形成され、互いに対向する内側表面に配向膜８２，８３がそれぞれ設けられていると共に、外側表面に偏光板８４，８５がそれぞれ設けられている。アレイ基板１０上の偏光板８４と対向基板５０上の偏光板８５とは、透過軸が９０°異なっている。また、液晶層８１は、例えば電気光学特性を有するネマチックの液晶材料などにより構成されている。

　＜液晶表示パネル１の回路構成＞
　上記液晶表示パネル１の概略回路構成のブロック図を図３に示す。

　液晶表示パネル１は、画素アレイ３、駆動回路４、複数のゲート配線１３（１）～１３（ｍ）、複数の保持容量配線１５（１）～１５（ｍ）、複数のソース配線１７（１）～１７（ｎ）、及び共通配線１９，６１，６７を備えている。ここで、ｍ及びｎは整数であり、例えば、液晶表示パネル１がフルハイビジョンパネルである場合には、ｍ＝１０８０、ｎ＝５７６０である。以降では、ゲート配線１３（１）～１３（ｍ）を総称して単にゲート配線１３と、保持容量配線１５（１）～１５（ｍ）を総称して単に保持容量配線１５と、ソース配線１７（１）～１７（ｎ）を総称して単にソース配線１７とそれぞれ表記する。

　上記画素アレイ３は、画像表示の最小単位である画素Ｐがマトリクス状に複数配列されてなり、上記表示領域Ｄを構成している。この画素アレイ３では、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３色の画素Ｐが行方向（図３で左右方向）に周期的に配置すると共に列方向（図３で上下方向）に同色が連なるように並置方式でストライプ状に並んでいる。これら３色の画素Ｐ（Ｒ），Ｐ（Ｇ），Ｐ（Ｂ）は、一組で表示画像の一構成要素をなす。

　この画素アレイ３は、当該画素アレイ３の行方向（図３で左右方向）に整列する複数の画素Ｐからなる画素群である画素行ＰＬと、当該画素アレイ３の列方向に整列する複数の画素Ｐからなる画素群である画素列ＰＣとをそれぞれ複数有している。本実施形態では、画素アレイ３の列方向が本発明でいう第１の方向であり、画素アレイ３の行方向が本発明でいう第２の方向である。

　なお、ここでは３色の画素Ｐがストライプ配列されているとしているが、３色の画素Ｐが、デルタ配列やモザイク配列（ダイアゴナル配列）、その他の並べ方であっても、本特許の趣旨に影響はない。

　上記駆動回路４は、各ゲート配線１３を駆動させるゲート駆動回路５と、各ソース配線１７を駆動させるソース駆動回路６と、各保持容量配線１５及び後述する共通電極５９Ａ，５９Ｂを駆動させるコモン駆動回路７とを備えている。

　上記各ゲート配線１３は、画素アレイ３の行方向に延び、その一端がゲート駆動回路５に接続されている。上記各ソース配線１７は、画素アレイ３の列方向に延び、その一端がソース駆動回路６に接続されている。また、上記各保持容量配線１５は、各ゲート配線１３毎に設けられて対応するゲート配線１３に沿って延び、その両端が画素アレイ３（表示領域Ｄ）の周辺に設けられた共通配線１９に接続され、該共通配線１９を介してコモン駆動回路７に接続されている。

　上記ゲート駆動回路５は、選択パルスを出力する出力回路とシフトレジスタとを備え、各ゲート配線１３に対して線順次で選択パルスを印加するようになっている。上記ソース駆動回路６は、液晶表示パネル１に入力された表示用信号に応じてデータ電位を出力するサンプリング回路と、レベルシフタ及びシフトレジスタとを備え、各ソース配線１７に対して一斉にデータ電位を供給するようになっている。

　上記コモン駆動回路７は、共通電位を出力する出力回路を備え、全ての保持容量配線１５に対して同一の共通電位を供給するようになっている。これらゲート駆動回路５、ソース駆動回路６及びコモン駆動回路７を備える駆動回路４は、上記配線基板を介して別基板に設けられた表示制御回路９に接続されている。

　１つの画素Ｐの等価回路図を図４に示す。なお、図４において、共通電極５９Ａ，５９Ｂ及び液晶容量Ｃｌｃ１，Ｃｌｃ２を除いた構成がアレイ基板１０における１つの画素Ｐの等価回路図である。

　各画素Ｐは、スイッチング素子であるＴＦＴ２０と、該ＴＦＴ２０を介して入力されたデータ電位を保持する保持容量素子３０と、該保持容量素子３０に接続されると共に上記ＴＦＴ２０を介して入力されたデータ電位が書き込まれる画素電極４１と、該画素電極４１との間に液晶容量Ｃｌｃ１，Ｃｌｃ２を形成する共通電極５９Ａ，５９Ｂとを備えている。

　そして、本実施形態における液晶表示パネル１の各画素Ｐは、表示特性（γ特性）の視角依存性を改善するために特徴的な画素分割構造を採用している。

　すなわち、従来の画素分割構造では各画素電極を分割しているが。これに対して、本実施形態の画素分割構造では、共通電極を分割しており、各画素Ｐに互いに独立した第１共通電極５９Ａ及び第２共通電極５９Ｂからなる２つの共通電極を備えている。本実施形態の第１共通電極５９Ａ及び第２共通電極５９Ｂは、図３に示すように、画素アレイ３の行方向に互いに平行に延びており、一端がそれぞれ別個の共通配線６１，６７に接続され、該各共通配線６１，６７を介してコモン駆動回路７に接続されている。

　このような画素回路構成を有する液晶表示装置Ｓにおいて、上記ゲート駆動回路５及びソース駆動回路６は、表示制御回路９から入力された表示用信号に基づき、１表示フレームにつき、各画素電極４１に対して供給するデータ電位の極性を隣り合う画素Ｐ同士で反転させ、且つ、表示フレーム毎に、各画素電極４１に対して供給するデータ電位の極性を反転させるドット反転駆動を行うように構成されている。

　また、上記コモン駆動回路７は、表示制御回路９から入力された表示用信号に基づき、各第１共通電極５９Ａと各第２共通電極５９Ｂとに対して異なる共通電位を供給し、これら各第１共通電極５９Ａ及び各第２共通電極５９Ｂの少なくとも一方に対して供給する共通電位の極性を、対応する画素電極４１の電位極性の反転に同期して表示フレーム毎に反転させるコモン反転駆動を行うように構成されている。

　そして、駆動回路４は、ゲート駆動回路５及びソース駆動回路６によるドット反転駆動と、コモン駆動回路７によるコモン反転駆動とを組み合せた表示駆動により、表示フレーム毎に、各画素Ｐにおいて、第１共通電極５９Ａ及び第２共通電極５９Ｂと画素電極４１との電位の高低関係を逆転させ、液晶層８１を各共通電極５９Ａ，５９Ｂ毎に交流駆動するようになっている。

　より具体的には、例えば、駆動回路４は、現表示フレームにおける各画素Ｐの保持容量配線１５に供給する電位をＶｃｓ、第１共通電極５９Ａに供給する電位をＶｃｏｍ１、第２共通電極５９Ｂに供給する電位をＶｃｏｍ２、保持容量素子３０の容量をＣｃｓ、第１共通電極５９Ａと画素電極４１と容量をＣｌｃ１、第２共通電極５９Ｂと画素電極４１との容量をＣｌｃ２とし、次表示フレームにおける各画素Ｐの保持容量配線１５に供給する電位をＶｃｓ’、第２共通電極５９Ｂに供給する電位をＶｃｏｍ２’とし、Ｖｃｏｍ１－Ｖｃｏｍ２の絶対値をｖとしたとき、上記Ｖｃｓ’及びＶｃｏｍ２’を、以下の（式１）及び（式２）の関係を満たすように設定する構成となっている。
　Ｖｃｓ’＝Ｖｃｓ＋（２Ｃｌｃ１／Ｃｃｓ＋２）×ｖ・・・（式１）
　Ｖｃｏｍ２’＝Ｖｃｏｍ２－２ｖ×Ｃｃｌ１／Ｃｃｓ・・・・（式２）

　このような液晶表示装置Ｓの駆動方法によれば、上記Ｖｃｏｍ１を常に一定にすることができる。これにより、液晶表示装置Ｓは、消費電力を低減できるようになっている。このことから、本実施形態のコモン駆動回路７は、上記コモン反転駆動において、各第１共通電極５９Ａに対して一定の電位を供給する一方、各第２共通電極５９Ｂに対して各第１共通電極５９Ａに供給する電位を基準としたＨｉｇｈ又はＬｏｗの２値論理レベルの交流電位を供給するように構成されている。

　＜アレイ基板１０の構成＞
　アレイ基板１０における各画素Ｐの具体的構成の平面図を図５に示す。また、図５のVI－VI線対応箇所における液晶表示パネル１の断面構造を図６に示す。

　アレイ基板１０は、ベース基板として図６に示すガラス基板などの透明な絶縁性基板１１を備えている。そして、この絶縁性基板１１上には、図５に示すように、上述した複数のゲート配線１３、複数の保持容量配線１５、複数のソース配線１７、複数のＴＦＴ２０、複数の保持容量素子３０及び複数の画素電極４１（図中に二点鎖線で示す）が設けられている。

　上記複数のゲート配線１３は、画素アレイ３の行方向（図５で左右方向）に互いに平行に延びるように形成されている。これら各ゲート配線１３、例えばチタン（Ｔｉ）層、アルミニウム（Ａｌ）層及びチタン（Ｔｉ）層が順に積層されてなる。上記複数のソース配線１７は、画素アレイ３の列方向（図５で上下方向）に互いに平行に延びるように形成されている。これら各ソース配線１７も、例えばチタン（Ｔｉ）層、アルミニウム（Ａｌ）層及びチタン（Ｔｉ）層が順に積層されてなる。ここで、ゲート配線１３及びソース配線１７は、後述するゲート絶縁膜２３を介して互いに絶縁されており、全体として各画素Ｐを区画するように格子状に形成されている。

　また、上記各保持容量配線１５は、各画素行ＰＬ毎に形成され、対応する画素行ＰＬを構成する各画素Ｐの中央部分を横断するように延びている。これら各保持容量配線１５は、例えば上記ゲート配線１３と同様な積層構造（例えばＴｉ／Ａｌ／Ｔｉ）を有している。

　上記各ＴＦＴ２０は、図６に示すように、ボトムゲート構造を有し、絶縁性基板１１上に設けられたゲート電極２１と、該ゲート電極２１を覆うように設けられたゲート絶縁膜２３と、該ゲート絶縁膜２３を介してゲート電極２１に重なるように設けられた半導体層２５と、該半導体層２５に互いに離間して接続されたソース電極２７及びドレイン電極２９とを備えている。

　上記ゲート電極２１は、対応するゲート配線１３の一部により構成されている。上記ゲート絶縁膜２３は、例えば窒化シリコン（ＳｉＮｘ）膜及び酸化シリコン（ＳｉＯ２）膜が順に積層されてなる。上記ソース電極２７は、対応するソース配線１７の図５で右側に突出した部分であって、半導体層２５の図５で下側部分に接続されている。一方、上記ドレイン電極２９は、ソース電極２７と同一膜から形成され、該ソース電極２７と対峙するように半導体層２５の図５で上側部分に接続されている。

　また、上記半導体層２５は、例えばインジウムガリウム亜鉛酸化物（Indium Gallium Zinc Oxide、以下、ＩＧＺＯと称する）系の酸化物半導体からなる。これによって、各ＴＦＴ２０は、高移動度、高信頼性及び低オフ電流という良好な特性を有している。

　なお、本実施形態では、各ＴＦＴ２０の半導体層２５がＩＧＺＯ系の酸化物半導体からなるとしているが、これに限らない。当該半導体層２５は、酸化亜鉛（ＺｉＯ）、亜鉛スズ酸化物（ＺＴＯ）、チタン酸ストロンチウム（ＳｒＴｉＯ２）、酸化インジウム（Ｉｎ２Ｏ２）、銅アルミニウム酸化物（ＣｕＡｌＯ２）など、その他の酸化物半導体により構成されていてもよい。また、半導体層２５は、酸化物半導体に代えて、ポリシリコン（ｐ－Ｓｉ）やアモルファスシリコン（ａ－Ｓｉ）などにより構成されていても構わない。

　上記各保持容量素子３０は、図６に示すように、絶縁性基板１１上に設けられて上記ゲート絶縁膜２３に覆われた下部電極３１と、該下部電極３１に対応するゲート絶縁膜２３部分からなる誘電層３３と、該誘電層３３を介して下部電極３１に重なる上部電極３５とを備え、下部電極３１と上部電極３５との間に誘電層３３の誘電率に応じた保持容量を形成するようになっている。

　上記下部電極３１は、対応する画素Ｐを横断する保持容量配線１５の一部により構成されている。上記上部電極３５は、図５に示すように、対応する画素Ｐにある上記ドレイン電極２９から配線部３７を介して下部電極３１上に延出し、これらドレイン電極２９及び配線部３７と一体に形成されている。

　このような構成の保持容量素子３０は、誘電層３３が比較的薄いゲート絶縁膜２３により構成されているので、当該誘電層３３をそれよりも厚い絶縁膜、例えば後述する層間絶縁膜３９で構成する場合に比べて、小面積で所望の容量を有することができ、画素Ｐの開口率向上に寄与する。

　上記各ＴＦＴ２０及び各保持容量素子３０は、図６に示すように、基板略全面に形成されたアクリルベースの有機樹脂材料からなる層間絶縁膜３９によって覆われている。そして、この層間絶縁膜３９上には、上記各画素電極４１が形成されている。層間絶縁膜３９には、上記各上部電極３５の対応箇所に当該電極３５に達するコンタクトホール３９ａが形成されていて、該コンタクトホール３９ａを介して各画素電極４１が上部電極３５に接続されている。

　上記各画素電極４１は、図５に示すように、層間絶縁膜３９を介してＴＦＴ２０の一部及び保持容量素子３０を覆うと共に、その外周縁部が層間絶縁膜３９を介して対応する画素Ｐを区画するゲート配線１３及びソース配線１７に重なるように画素Ｐいっぱいの大面積に形成されている。これら各画素電極４１は、例えばインジウムスズ酸化物（Indium Zinc Oxide、以下、ＩＴＯと称する）又はインジウム亜鉛酸化物（Indium Zinc Oxide、以下、ＩＺＯと称する）などの透明導電酸化物からなる。

　＜対向基板５０の構成＞
　対向基板５０の構成を図７及び図８に示す。図７は、対向基板５０の概略平面図である。図８は、対向基板５０における各画素Ｐの具体的構成を示す図５対応箇所の平面図である。

　対向基板５０は、ベース基板として図６に示すガラス基板などの透明な絶縁性基板５１を備えている。この絶縁性基板５１上には、上記各ゲート配線１３及び各ソース配線１７に対応するように格子状に設けられたブラックマトリクス５３と、該ブラックマトリクス５３の格子間に各色（Ｒ，Ｇ，Ｂ）の画素Ｐに対応して周期的に配列するように設けられた赤色層（Ｒ）、緑色層（Ｇ）及び青色層（Ｂ）を含む複数色のカラーフィルタ５５と、これらブラックマトリクス５３及び各カラーフィルタ５５を覆うように設けられたオーバーコート層５７とが設けられている。

　そして、このオーバーコート層５７上には、図７に示すように、上述した第１共通電極５９Ａ（図中に斜線を付して二点鎖線で示す電極、以降で参照する図においても同じ）及び第２共通電極５９Ｂ（図中に白抜きの二点鎖線で示す電極、以降で参照する図においても同じ）が設けられている。

　第１共通電極５９Ａ及び第２共通電極５９Ｂは、画素アレイ３の行方向（図７で左右方向）に延びる細長い長方形状（巨視的に見れば直線状）に形成され、画素アレイ３の列方向（図７で上下方向）に交互に複数配列されている。これら第１共通電極５９Ａ及び第２共通電極５９Ｂは、各画素行ＰＬ毎に一組ずつ配設されて互い分離されており、各画素Ｐ（カラーフィルタ５５対応箇所）において、画素アレイ３の列方向に並んでいる。例えば、第１共通電極５９Ａは各画素Ｐの図８で上側部分に、第２共通電極５９Ｂは各画素Ｐの図８で下側部分にそれぞれ配設されている。そして、各画素Ｐにおける第１共通電極５９Ａ及び第２共通電極５９Ｂは、各画素行ＰＬ毎にそれぞれ同一の電極により構成されている。

　このような各第１共通電極５９Ａ及び各第２共通電極５９Ｂは、表示領域Ｄ対応箇所に形成した導電膜を複数に縦割り又は横割りした単純な分割構成によって具体的に実現することができるので、その形成時のパターニングに用いられるフォトマスクに複雑な遮光パターンを要さず、簡単に形成することが可能である。したがって、当該各第１共通電極５９Ａ及び各第２共通電極５９Ｂのパターニング不良を防止して、これに起因する対向基板５０の歩留り低下を回避することができる。

　そして、上記第１共通電極５９Ａ及び第２共通電極５９Ｂは、各画素Ｐを２つのサブ画素ｐ１，ｐ２に区分している。すなわち、各画素Ｐは、図６に示すように、第１共通電極５９Ａ対応箇所が形成する第１サブ画素ｐ１と、第２共通電極５９Ｂ対応箇所が形成する第２サブ画素ｐ２とにより構成されている。これら第１サブ画素ｐ１及び第２サブ画素ｐ２は、各画素行ＰＬにおいてそれぞれ行方向に連なるように配置され、各画素列ＰＣにおいて交互に配置されている（後に参照する図１０に示す）。各第１共通電極５９Ａ及び各第２共通電極５９Ｂは、例えばＩＴＯ又はＩＺＯなどの透明導電性酸化物からなる。

　各第１共通電極５９Ａの一端側（図７で左側）は、当該共通電極５９Ａから額縁領域Ｆの一辺側（図７で同側）に引き出され、画素アレイ３の列方向に延びる同一の第１共通配線６１に接続して束ねられている。換言するに、全ての第１共通電極５９Ａは、第１共通配線６１を介して互いに電気的に接続されている。

　そして、この第１共通配線６１には、額縁領域Ｆの外側部分に延出する延出部６３が形成されている。この延出部６３の先端側は、第１端子部６５を構成している。この第１端子部６５は、コモン転移材として例えば銀ペーストやカーボンペーストなど導電ペーストを用いた所謂コモン転移によりアレイ基板１０に設けられたコモン駆動回路７に電気的に接続されている。

　一方、各第２共通電極５９Ｂの他端側（図７で右側）は、当該共通電極５９Ｂから額縁領域Ｆにおける上記第１共通電極５９Ａが引き出された一辺と対辺をなす他辺側（図７で同側）に引き出され、同じく画素アレイ３の列方向に延びる同一の第２共通配線６７に接続して束ねられている。そして、この第２共通配線６７にも、額縁領域Ｆの外側部分に延出する延出部６９が形成されている。この延出部６９の先端側は、第２端子部７１を構成している。この第２端子部７１も、コモン転移によりコモン駆動回路７に電気的に接続されている。

　このように各第１共通電極５９Ａと各第２共通電極５９Ｂとは、表示領域Ｄの互いに逆方面に位置する額縁領域Ｆ部分で第１端子部６５又は第２端子部７１にそれぞれ電気的に接続され、層間絶縁膜を要することなく互いの絶縁状態が実現されている。これにより、各第１共通電極５９Ａと各第２共通電極５９Ｂとの絶縁状態の実現に層間絶縁膜を要する場合に比べて、製造工数の増大及びこれに伴うコストの増加をなくすことができる。

　＜バックライトユニット２の構成＞
　上記バックライトユニット２は、図示しないが、ＬＥＤ（Light Emitting Diode）や冷陰極管などの光源、導光板、及び拡散シートやプリズムシートなどの複数の光学シートを備え、光源から導光板に入射させた光を、その導光板の出射面から各光学シートを介して液晶表示パネル１側へ均一な面状の光として出射するように構成されている。

　　－液晶表示装置Ｓの表示動作－
　次に、上記構成の液晶表示装置Ｓの表示動作について説明する。

　上記液晶表示装置Ｓでは、表示制御回路９から入力された表示用信号に基づき、ゲート駆動回路５からゲート信号が各ゲート配線１３に線順次で出力されてゲート配線１３が順に駆動され、駆動された同一のゲート配線１３に接続されているＴＦＴ２０がオン状態となったときに、ソース駆動回路６から各ソース配線１７を介してソース信号が一斉にオン状態の各ＴＦＴ２０に送られ、それら各ＴＦＴ２０を介して対応する画素Ｐの画素電極４１に所定の電荷が書き込まれると共に保持容量素子３０が充電される。

　このような画素電極４１への選択的な電荷の書き込み動作が線順次で画素アレイ３の全画素行ＰＬ、つまり表示領域Ｄをなす画素Ｐの全行に対して実施される。また、それと共に、各第１共通電極５９Ａ及び各第２共通電極５９Ｂに対しては、それぞれ異なる所定の共通電位が供給される。

　これにより、各画素Ｐにおける画素電極４１と第１共通電極５９Ａ及び第２共通電極５９Ｂとの間において電位差が生じ、各画素Ｐの液晶層８１に所定の電圧が印加される。このとき、液晶表示装置Ｓでは、各第１共通電極５９Ａと各第２共通電極５９Ｂとに異なる共通電位が供給されるため、各画素Ｐの第１サブ画素ｐ１と第２サブ画素ｐ２とで液晶層８１に異なる電圧が印加され、当該各画素Ｐの液晶層８１が第１サブ画素ｐ１と第２サブ画素ｐ２とに分けて駆動される。

　また、各ＴＦＴ２０がオフ状態のときには、保持容量素子３０に充電された電荷（保持容量）によって、対応する画素電極４１に書き込まれた電位の低下が抑制される。そして、液晶表示装置Ｓでは、液晶層８１に印加する電圧の大きさによって各画素Ｐにおける液晶分子の配向状態を第１サブ画素ｐ１と第２サブ画素ｐ２とで変えることにより、液晶層８１でのバックライトユニット２からの光の透過率を各画素Ｐで個々のサブ画素ｐ１，ｐ２毎に調整して画像が表示される。

　この液晶表示装置Ｓにおける１表示フレームでの１つの画素Ｐの駆動電位波形のタイミングチャート図を図９に示す。

　この図９において、Ｖｇはゲート配線１３に供給される電位を、Ｖｓはソース配線１７に供給される電位を、Ｖｃｏｍ１は第１共通電極５９Ａに供給される電位を、Ｖｃｏｍ２は第２共通電極５９Ｂに供給される電位を、ＶＰＩＸは画素電極４１に供給される電位を、ＶｓｕｂＰ１は第１サブ画素ｐ１で液晶層８１に印加される電圧を、ＶｓｕｂＰ２は第２サブ画素ｐ２で液晶層８１に印加される電圧をそれぞれ示している。なお、図９では、前表示フレームにおいて、第２共通電極５９Ｂに供給された電位Ｖｃｏｍ２がＨｉｇｈであり、画素電極４１に供給された電位ＶＰＩＸが負電位である場合を示している。

　液晶表示装置Ｓの表示動作においては、表示フレーム期間Ｔ毎に書き込み期間ｔ１と保持期間ｔ２とが設けられている。

　書き込み期間ｔ１は、画素電極４１及び保持容量素子３０にデータ電位を書き込む期間である。この書き込み期間ｔ１は、各画素Ｐに対して線順次で書き込みを行うことから、画素アレイ３の異なる画素行ＰＬ同士で重ならないように設けられている。したがって、書き込み期間ｔ１は画素行ＰＬ毎に開始タイミングが異なる。

　書き込み期間ｔ１では、ゲート配線１３が選択駆動されてその電位がＨｉｇｈとなる。これにより、ＴＦＴ２０がオン状態となるため、ソース配線１７に出力されたデータ電位に対応する電荷がＴＦＴ２０を介して画素電極４１に書き込まれると共に保持容量素子３０に充電される。一方、第１共通電極５９Ａは一定の電位Ｖｃｏｍ１を維持し、第２共通電極５９Ｂに供給される電位Ｖｃｏｍ２はＨｉｇｈからＬｏｗに切り替えられる。

　次に、保持期間ｔ２が開始される。保持期間ｔ２では、ゲート配線１３の電位がＬｏｗとなる。これにより、ＴＦＴ２０がオフ状態になるので、画素電極４１及び保持容量素子３０がソース配線１７と切り離された状態となる。このとき、画素電極４１の電位ＶＰＩＸは、該画素電極４１とゲート配線１３との間に形成される寄生容量などの影響を受けて、若干の電圧ΔＶｘだけ低下するが、その後、画素電極４１は書き込まれた電位ＶＰＩＸを保持する。一方、この保持期間ｔ２において、第１共通電極５９Ａは一定の電位Ｖｃｏｍ１を維持し、第２共通電極５９ＢもＬｏｗの電位Ｖｃｏｍ２を維持する。

　そして、この保持期間ｔ２では、各電極４１，５９Ａ，５９Ｂが上述した電位状態をとることにより、第１共通電極５９Ａと画素電極４１との間、つまり第１サブ画素ｐ１の液晶層８１に対してこれらの電位差に応じた相対的に低い電圧ＶｓｕｂＰ１が印加されると共に、第２共通電極５９Ｂと画素電極４１との間、つまり第２サブ画素ｐ２の液晶層８１に対してこれらの電位差に応じた相対的に高い電圧ＶｓｕｂＰ２が印加される。

　このように各画素Ｐの液晶層８１が第１サブ画素ｐ１と第２サブ画素ｐ２とで分けて駆動されることによって、各画素Ｐにおける光の透過率が第１サブ画素ｐ１と第２サブ画素ｐ２とで異なり、各画素Ｐ内で、２つの異なる輝度が呈されて、それぞれの輝度に応じたγ特性が混合状態で観察される。これにより、γ特性の視角依存性が改善される。

　以上に述べた書き込み期間ｔ１及び保持期間ｔ２を備える表示フレーム期間Ｔを連続して実行することにより、画像表示がなされる。

　このような表示動作において、各画素電極４１には、ドット反転駆動により、１表示フレームにつき、隣り合う画素Ｐ同士で極性を反転させた電位が供給され、且つ、表示フレーム毎に極性が反転したデータ電位が供給される。これにより、各画素Ｐにおける画素電極４１と第１共通電極５９Ａ及び第２共通電極５９Ｂとの電位の高低関係が逆転し、各第１サブ画素ｐ１及び各第２サブ画素ｐ２の液晶層８１に交流電圧が印加される。

　このドット反転駆動によれば、各画素電極４１の電位が隣り合う画素Ｐ同士で反転した極性をとなるので、各画素電極４１に対して供給する電位の極性を各画素行ＰＬ毎又は各画素列ＰＣ毎に反転させるライン反転駆動を行う場合に比べて、フリッカーノイズに対して強くなり、表示画面のちらつき現象が防止される。

　また、各第２共通電極５９Ｂには、コモン反転駆動により、対応する画素電極４１の電位極性の反転に同期して表示フレーム毎に反転した極性の電位が供給される。

　これらドット反転駆動とコモン反転駆動とを組み合わせた液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明領域及び暗領域の配置の模式平面図を図１０に示す。

　この図１０では、各画素Ｐにおいて、「＋」が付された画素Ｐは画素電極４１に正電位が供給された画素Ｐを、「－」が付された画素Ｐは画素電極４１に負電位が供給された画素Ｐをそれぞれ示している。また、各画素Ｐにおいて、「明」が付されたサブ画素ｐ１，ｐ２は相対的に輝度が高い明領域となる明サブ画素を、「暗」が付されたサブ画素ｐ１，ｐ２は相対的に輝度が低い暗領域となる暗サブ画素をそれぞれ示している。なお、このことは以降で参照する図面でも同じである。

　本実施形態の液晶表示装置Ｓでは、１表示フレームにつき、各画素Ｐ内及び画素アレイ３の列方向（図１０で上下方向）に隣り合う画素Ｐにおいて隣接する第１共通電極５９Ａと第２共通電極５９Ｂとに異なる共通電位が供給される。そして、各画素電極４１に対しては、上述したドット反転駆動により、１表示フレームにつき、隣り合う画素Ｐ同士で極性が反転したデータ電位が供給される。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第２サブ画素ｐ２において、一方が明サブ画素、他方が暗サブ画素となる。さらに、各画素行ＰＬにおいて、隣り合う第１サブ画素ｐ１同士又は第２サブ画素ｐ２同士も、一方が明サブ画素、他方が暗サブ画素となって、画素アレイ３の行方向に明サブ画素と暗サブ画素とが交互に配置された表示状態となる。

　このような表示状態によれば、各画素行ＰＬにおいて隣り合う第１サブ画素ｐ１同士及び第２サブ画素ｐ２同士が共に明サブ画素又は暗サブ画素となる場合に比べて、表示のざらつき感が抑えられて、滑らかな画像表示を行うことができる。

　なお、本実施形態では、駆動回路４が各第１共通電極５９Ａに供給する電位Ｖｃｏｍ１を一定にできる駆動方法により液晶表示装置Ｓを駆動する構成となっている場合を例に挙げて説明しているが、本発明はこれに限らない。

　例えば、駆動回路４は、次表示フレームにおける各画素Ｐの第１共通電極５９Ａ及び第２共通電極５９Ｂに供給する電位Ｖｃｏｍ１’，Ｖｃｏｍ２’を、以下の（式３）及び（式４）の関係を満たすように設定する構成となっていてもよい。
　Ｖｃｏｍ１’＝Ｖｃｏｍ１－（２Ｃｌｃ１／Ｃｃｓ＋２）×ｖ・・・（式３）
　Ｖｃｏｍ２’＝Ｖｃｏｍ２－２ｖ×Ｃｃｌ１／Ｃｃｓ　・・・・・・（式４）

　このような液晶表示装置Ｓの駆動方法によれば、保持容量配線１５に供給する電位Ｖｃｓを常に一定にすることができるので、消費電力を低減することができる。また、その他にも種々の駆動方法を採用することが可能である。

　　－液晶表示装置Ｓの製造方法－
　次に、上記液晶表示装置Ｓの製造方法について、一例を挙げて説明する。

　本実施形態では、アレイ基板１０と対向基板５０とを一枚ずつ作製し、それら両基板１０，５０を貼り合わせて一枚の液晶表示パネル１を作製する枚葉方式の製造方法を例に挙げて説明するが、複数のセル単位を含むマザーパネルを作製し、該マザーパネルをセル単位毎に分断することにより、複数の液晶表示パネル１を同時に作製する多面取り方式の製造方法によっても製造することができる。

　液晶表示装置Ｓの製造方法は、アレイ基板作製工程と、対向基板作製工程と、貼合工程と、バックライトユニット作製工程と、モジュール化工程とを含む。

　＜アレイ基板作製工程＞
　まず、予め準備したガラス基板などの絶縁性基板１１上に、スパッタリング法により、例えばチタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）を順に成膜することによって、これらが積層されてなる金属積層膜を形成する。そして、この金属積層膜をフォトリソグラフィーでパターニングすることにより、各ゲート配線１３及び各保持容量配線１５を形成する。

　次いで、ゲート配線１３及び保持容量配線１５が形成された基板上に、化学的気相成長（Chemical Vapor Deposition、以下、ＣＶＤと称する）法により、例えば窒化シリコン膜（厚さ３２５ｎｍ程度）及び酸化シリコン膜（厚さ５０ｎｍ程度）を順に成膜することによって、これらが積層されてなるゲート絶縁膜２３を形成する。

　続いて、ゲート絶縁膜２３が形成された基板上に、スパッタリング法により、例えばＩＧＺＯ系の酸化物半導体からなる半導体膜（厚さ５０ｎｍ程度）を成膜する。そして、この半導体膜をフォトリソグラフィーでパターニングすることにより、各半導体層２５を形成する。

　さらに、半導体層２５が形成された基板上に、スパッタリング法により、例えばチタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）を順に成膜することによって、これらが積層されてなる金属積層膜を形成する。そして、この金属積層膜をフォトリソグラフィーでパターニングすることにより、各ソース配線１７、各ソース電極２７、各ドレイン電極２９及び上部電極３５を形成すると共に各ＴＦＴ２０及び各保持容量素子３０を構成する。

　次に、ソース配線１７、ソース電極２７及びドレイン電極２９が形成された基板上に、ＣＶＤ法により、例えばシリコン酸化膜からなる第１絶縁膜（厚さ３００ｎｍ程度）を成膜する。続けて、スピンコート法又はスリットコート法により、例えば感光性を有するアクリルベースの有機絶縁材料を塗布して第２絶縁膜を成膜することでその基板表面を平坦化する。

　そして、この第２絶縁膜を所定の遮光パターンを有するフォトマスクを介して露光した後に現像することにより、各コンタクトホール３９ａの一部をなすホールを有する第２層間絶縁膜を形成する。さらに、この第２層間絶縁膜をマスクとして第１絶縁膜をパターニングすることにより、第２層間絶縁膜の各ホールと連通して各保持容量素子３０の上部電極３５に達するホールを第１絶縁膜に形成し、これら両ホールからなる各コンタクトホール３９ａが形成された層間絶縁膜３９を形成する。

　次いで、層間絶縁膜３９が形成された基板上に、スパッタリング法により、例えばＩＴＯ又はＩＺＯからなる透明導電膜（厚さ１００ｎｍ程度）を形成する。そして、この透明導電膜をフォトリソグラフィーでパターニングすることにより、各画素電極４１を形成する。

　しかる後、画素電極４１が形成された基板上に、スピンコート法又はスリットコート法により、ポジ型のフェノールノボラック系の感光性樹脂を塗布する。そして、その塗布膜を、所定の遮光パターンを有するフォトマスクを介して露光した後に現像することによりパターニングして、フォトスペーサを形成する。

　このようにして、アレイ基板１０を作製することができる。

　＜対向基板作製工程＞
　まず、予め準備したガラス基板などの絶縁性基板５１上に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布する。そして、その塗布膜を、所定の遮光パターンを有するフォトマスクを介して露光した後に現像することによりパターニングして、ブラックマトリクス５３を形成する。

　次いで、ブラックマトリクス５３が形成された基板上に、例えば赤色、緑色又は青色に着色されたネガ型のアクリルベースの感光性樹脂を塗布する。そして、その塗布膜を、所定の遮光パターンを有するフォトマスクを介して露光した後に現像することによりパターニングして、選択した色の着色層（例えば赤色層）を形成する。さらに、他の２色の着色層（例えば緑色層及び青色層）についても、同様な処理を繰り返し行うことにより形成して、各カラーフィルタ５５を形成する。

　続いて、カラーフィルタ５５が形成された基板上に、スピンコート法又はスリットコート法により、例えば透明なポリキシアクリレート系の絶縁性樹脂を塗布して絶縁膜（厚さ２００ｎｍ程度）を成膜し、その絶縁膜を必要に応じてフォトリソグラフィーでパターニングすることにより、オーバーコート層５７を形成する。そして、このオーバーコート層５７の表面を、後に形成する共通電極５９Ａ，５９Ｂとの密着性を向上させるべく、アッシングにより洗浄する。

　しかる後、オーバーコート層５７が形成された基板上に、スパッタリング法により、例えばＩＴＯ又はＩＺＯなどからなる透明導電膜を成膜する。そして、この透明導電膜をフォトリソグラフィーでパターニングすることにより、各第１共通電極５９Ａ及び各第２共通電極５９Ｂを形成する。

　このようにして、対向基板５０を作製することができる。

　＜貼合工程＞
　まず、アレイ基板１０及び対向基板５０の表面に対して、印刷法などにより配向膜をそれぞれ形成し、その後、必要に応じてラビング処理を行う。次いで、アレイ基板１０又は対向基板５０の表面に対して、ディスペンサなどにより紫外線硬化型の樹脂からなるシール材８０を枠状に描画し、該シール材８０の内側領域に液晶材料を所定量滴下する。

　そして、アレイ基板１０と対向基板５０とをシール材８０及び液晶材料を介して減圧下で貼り合わせて液晶層８１を構成する。続いて、その貼り合わせた貼合体を大気圧下に開放することにより、貼合体の両面を加圧する。さらに、その状態でシール材８０を紫外線の照射によって硬化させることにより、アレイ基板１０と対向基板５０とを接着して、液晶表示パネル１を作製する。しかる後、アレイ基板１０及び対向基板５０の外側表面に対して偏光板８４，８５をそれぞれ貼り付ける。

　＜バックライトユニット作製工程＞
　公知の射出成形装置などを用いて導光板のベースとなるアクリル樹脂板を成形し、該アクリル樹脂板に光を散乱させるための例えばドット形状のパターンを形成することにより、導光板を製造する。次いで、この導光板に拡散シートやプリズムシートなどの光学シートを貼り付けて組み立てる。その後、導光板と光学シートとの貼合体にＬＥＤや冷陰極管などの光源を取り付けることにより、バックライトユニット２を作製する。

　＜モジュール化工程＞
　液晶表示パネル１の端子部Ｔに対して、異方性導電膜を介してＦＰＣなどの配線基板を実装する。そして、配線基板が実装された液晶表示パネル１の背面側にバックライトユニット２を搭載する。このようにして液晶表示パネル１とバックライトユニット２をモジュール化する。

　以上の工程を行って、図１及び図２に示す液晶表示装置Ｓを製造することができる。

　　－実施形態１の効果－
　この実施形態１によると、各画素Ｐ毎に第１共通電極５９Ａ及び第２共通電極５９Ｂが設けられており、これら各画素Ｐにおける第１共通電極５９Ａ及び第２共通電極５９Ｂに対して異なる共通電位を供給して、各画素Ｐの液晶層８１を第１サブ画素ｐ１と第２サブ画素ｐ２とに分けて駆動するので、画素電極４１を分割せずにγ特性の視角依存性を改善することができる。これにより、各画素ＰにＴＦＴ２０及び保持容量素子３０を２つ以上設けずに済み、その分だけ従来の画素分割構造に対して各画素Ｐの開口率を高めることができる。その結果、表示品位が高く、且つ低消費電力で明るい画像表示が可能な液晶表示装置Ｓを実現することができる。

　＜実施形態１の変形例１＞
　上記実施形態１では、ゲート駆動回路５及びソース駆動回路６がドット反転駆動を行うように構成されているとしたが、本変形例におけるゲート駆動回路５及びソース駆動回路６は、表示制御回路９から入力された表示用信号に基づき、１表示フレームにつき、各画素電極４１に対して供給するデータ電位の極性を各画素列ＰＣ毎に反転させるＶライン反転駆動（カラム反転駆動／列反転駆動）を行うように構成されている。

　このＶライン反転駆動とコモン反転駆動とを組み合わせた液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）と暗サブ画素（暗領域）との配置の模式平面図を図１１に示す。

　本変形例の液晶表示装置Ｓでは、１表示フレームにつき、各画素Ｐ内及び画素アレイ３の列方向（図１１で上下方向）に隣り合う画素Ｐにおいて隣接する第１共通電極５９Ａと第２共通電極５９Ｂとに異なる共通電位が供給される。そして、各画素電極４１に対しては、上述したＶライン反転駆動により、１表示フレームにつき、各画素列ＰＣ毎に極性が反転したデータ電位が供給される。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第２サブ画素ｐ２において、一方が明サブ画素、他方が暗サブ画素となる。さらに、各画素行ＰＬにおいて隣り合う第１サブ画素ｐ１同士又は隣り合う第２サブ画素ｐ２同士も、各画素列ＰＣにおいて隣り合う第１サブ画素ｐ１及び第２サブ画素ｐ２も、一方が明サブ画素、他方が暗サブ画素となって、表示領域Ｄに明サブ画素と暗サブ画素とが市松模様状に配列された表示状態となる。

　このような表示状態によれば、隣接する第１サブ画素ｐ１同士若しくは第２サブ画素ｐ２同士、又は隣接する第１サブ画素ｐ１及び第２サブ画素ｐ２が共に暗サブ画素又は明サブ画素となる場合に比べて、表示のざらつき感が可及的に抑えられて、滑らかで鮮明な画像表示を実現することができる。

　＜実施形態１の変形例２＞
　本変形例におけるゲート駆動回路５及びソース駆動回路６は、表示制御回路９から入力された表示用信号に基づき、１表示フレームにつき、各画素電極４１に対して供給するデータ電位の極性を各画素行ＰＬ毎に反転させるＨライン反転駆動（ロー反転駆動／行反転駆動）を行うように構成されている。

　また、第２共通電極５９Ｂは、図示しないが、１つおきの画素行ＰＬ毎に、つまり奇数行をなす画素行ＰＬと偶数行をなす画素行ＰＬとで額縁領域Ｆの一辺側に延びる別々の第２共通配線６７に束ねられて、異なる第２端子部７１に接続されている。

　奇数行をなす各第２共通電極５９Ｂの引き出し部分と偶数行をなす各第２共通電極５９Ｂが接続される第２共通配線６７、又は偶数行をなす各第２共通電極５９Ｂの引き出し部分と奇数行をなす各第２共通電極５９Ｂが接続される第２共通配線６７とが交差する部分には、これらの間に層間絶縁膜が設けられ、該層間絶縁膜を介してこれらの絶縁状態が実現されている。

　そして、コモン駆動回路７は、表示制御回路９からの表示用信号に基づき、各第１共通電極５９Ａに対して一定の共通電位を供給する一方、各第２共通電極５９Ｂに対し、対応する画素電極４１の電位極性の反転に同期して該画素電極４１の電位と逆極性となるように表示フレーム毎に極性を反転させた共通電位を供給するコモン反転駆動を行うように構成されている。

　このＨライン反転駆動とコモン反転駆動とを組み合わせた液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）と暗サブ画素（暗領域）との配置の模式平面図を図１２に示す。

　本変形例の液晶表示装置Ｓでは、１表示フレームにつき、各画素Ｐ内及び画素アレイ３の列方向（図１２の上下方向）に隣り合う画素Ｐにおいて隣接する第１共通電極５９Ａと第２共通電極５９Ｂとに異なる共通電位が供給される。そして、各画素電極４１に対しては、上述したＨライン反転駆動により、１表示フレームにつき、各画素行ＰＬ毎に極性が反転したデータ電位が供給される。

　このように駆動された場合にも、各画素Ｐの第１サブ画素ｐ１及び第２サブ画素ｐ２において、一方が明サブ画素、他方が暗サブ画素となるので、各画素Ｐ内で、２つの異なる輝度が呈されて、それぞれの輝度に応じたγ特性が混合状態で観察される結果、γ特性の視角依存性が改善される。

　また、この変形例４では、Ｈライン反転駆動とコモン反転駆動との組合せにより、各画素行ＰＬにおける各画素Ｐの画素電極４１と第２共通電極５９Ｂとを同期させて互いに逆極性となるように反転させる交流駆動が行われる。

　このような交流駆動では、各画素Ｐにおいて、画素電極４１の電位に第２共通電極５９Ｂの電位変化が重畳されることで、その電位差が第２サブ画素ｐ２の液晶層８１を駆動するための電圧となるので、各画素電極４１に供給する電位信号の振幅を小さく抑えることができる。これにより、液晶表示装置Ｓの消費電力を低減することができる。

　さらに、異なる電圧値の正電圧と負電圧とが液晶層８１に印加されることで生じる液晶層８１における直流成分の電荷の蓄積を抑えることもできる。これにより、焼き付き現象の発生を回避することができる。

　＜実施形態１の変形例３＞
　図１３は、この変形例３に係る対向基板５０における各画素Ｐの具体的構成を示す図８相当箇所の平面図である。

　上記実施形態１では、各画素Ｐに第１共通電極５９Ａ及び第２共通電極５９Ｂからなる２つの共通電極を備える構成について説明したが、本変形例では、各画素Ｐに、互いに独立した第１共通電極５９Ａ、第２共通電極５９Ｂ及び第３共通電極５９Ｃ（図１３中にドットを付して二点鎖線で示す電極、以降で参照する図において同じ）からなる３つの共通電極を備えている。

　具体的には、第１共通電極５９Ａ、第２共通電極５９Ｂ及び第３共通電極５９Ｃは、画素アレイ３の行方向（図１３で左右方向）に延びる細長い長方形状（巨視的に見れば直線状）に形成され、画素アレイ３の列方向（図１３で上下方向）に一定の順序（５９Ａ，５９Ｂ，５９Ｃ，５９Ａ，５９Ｂ，５９Ｃ，…）で並ぶように複数配列されている。

　これら第１共通電極５９Ａ、第２共通電極５９Ｂ及び第３共通電極５９Ｃは、各画素行ＰＬ毎に一組ずつ配設されており、各画素Ｐ（カラーフィルタ５５対応箇所）において、画素アレイ３の列方向に並んでいる。例えば、第１共通電極５９Ａは各画素Ｐの図１３で上側部分に、第２共通電極５９Ｂは各画素Ｐの図１３で中央部分に、第３共通電極５９Ｃは各画素Ｐの図１３で下側部分にそれぞれ配設されている。これら各画素Ｐにおける第１共通電極５９Ａ、第２共通電極５９Ｂ及び第３共通電極５９Ｃは、各画素行ＰＬ毎に同一の電極によりそれぞれ構成されている。

　そして、各第１共通電極５９Ａ、各第２共通電極５９Ｂ及び各第３共通電極５９Ｃは、各画素Ｐを３つのサブ画素ｐ１，ｐ２，ｐ３に区分している。すなわち、各画素Ｐは、第１共通電極５９Ａ対応箇所が形成する第１サブ画素ｐ１と、第２共通電極５９Ｂ対応箇所が形成する第２サブ画素ｐ２と、第３共通電極５９Ｃ対応箇所が形成する第３サブ画素ｐ３とにより構成されている。

　これら第１サブ画素ｐ１、第２サブ画素ｐ２及び第３サブ画素ｐ３は、各画素行ＰＬにおいてそれぞれ行方向に連なるように配置され、各画素列ＰＣにおいて順に並んで周期的に配置されている（後に参照する図１４に示す）。

　各第１共通電極５９Ａの一端側は、上記実施形態１と同様に、額縁領域Ｆの一辺側に設けられた第１端子部６５に接続されている。各第２共通電極５９Ｂの他端側も、上記実施形態１と同様に、額縁領域Ｆの他辺側に設けられた第２端子部７１に接続されている。また、各第３共通電極５９Ｃの一端側は、図示しないが、各第１共通電極５９Ａと同様に、当該共通電極５９Ｃから額縁領域Ｆの一辺側に引き出され、第１共通配線６１に沿って延びる第３共通配線に接続して束ねられている。

　この第３共通配線には、額縁領域Ｆの外側部分に延出する延出部が形成されている。この延出部の先端側は第３端子部を構成している。この第３端子部も、コモン転移によりコモン駆動回路７に電気的に接続されている。各第３共通電極５９Ｃの引き出し部分と第１共通配線６１、又は各第１共通電極５９Ａの引き出し部分と第３共通配線とが交差する部分には、これらの間に層間絶縁膜が設けられ、該層間絶縁膜を介してこれらの絶縁状態が実現されている。

　このような画素回路構成を有する液晶表示装置Ｓにおいて、コモン駆動回路７は、各第２共通電極５９Ｂに対して一定の共通電位を供給する一方、各第１共通電極５９Ａに対して各第２共通電極５９Ｂに供給する電位を基準としたＨｉｇｈ又はＬｏｗの２値論理レベルの交流電位を供給すると共に、各第３共通電極５９Ｃに対して各第２共通電極５９Ｂに供給する電位を基準として各第１共通電極５９Ａに供給する電位とは逆極性のＨｉｇｈ又はＬｏｗの２値論理レベルの交流電位を供給するように構成されている。

　なお、ゲート駆動回路５及びソース駆動回路６は、上記実施形態１と同様なドット反転駆動を行うように構成されている。

　このような第１～第３共通電極５９Ａ～５９Ｃの駆動とドット反転駆動との組合せによる液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）、中輝度サブ画素（中輝度領域）及び暗サブ画素（暗領域）の配置の模式平面図を図１４に示す。

　この図１４では、各画素Ｐにおいて、「中」が付されたサブ画素ｐ２は明サブ画素と暗サブ画素との中間程度の輝度を呈する中輝度領域となる中輝度サブ画素を示している。なお、このことは以降で参照する図面でも同じである。

　本変形例の液晶表示装置Ｓでは、１表示フレームにつき、各画素Ｐ内において隣接する第１～第３共通電極５９Ａ～５９Ｃに対して上述したように異なる共通電位が供給される。そして、各画素電極４１に対しては、ドット反転駆動により、１表示フレームにつき、隣り合う画素Ｐ同士で極性が反転したデータ電位が供給される。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第３サブ画素ｐ３において、一方が明サブ画素、他方が暗サブ画素となり、各画素Ｐの第２サブ画素ｐ２が中輝度サブ画素となる。そうして、画素アレイ３の行方向に、明サブ画素と暗サブ画素とが交互に配置されると共に、中輝度サブ画素が連なる表示状態となる。

　このような表示状態によれば、各画素Ｐ内で、３つの異なる輝度が呈されて、これら３つの輝度に応じたγ特性が混合状態で観察されるので、γ特性の視角依存性を良好に改善することができる。

　＜実施形態１の変形例４＞
　上記実施形態１の変形例３では、ゲート駆動回路５及びソース駆動回路６がドット反転駆動を行うように構成されているとしたが、本変形例におけるゲート駆動回路５及びソース駆動回路６は、表示制御回路９から入力された表示用信号に基づき、１表示フレームにつき、各画素電極４１に対して供給するデータ電位の極性を各画素列ＰＣ毎に反転させるＶライン反転駆動を行うように構成されている。

　このＶライン反転駆動による液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）、中輝度サブ画素（中輝度領域）及び暗サブ画素（暗領域）の配置の模式平面図を図１５に示す。

　本変形例の液晶表示装置Ｓでは、１表示フレームにつき、各画素Ｐの第１～第３共通電極５９Ａ～５９Ｃに対して上記実施形態１の変形例３と同様に異なる共通電位が供給される。そして、各画素電極４１に対しては、上述したＶライン反転駆動により、１表示フレームにつき、各画素列ＰＣ毎に極性が反転したデータ電位が供給される。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第２サブ画素ｐ２において、一方が明サブ画素、他方が暗サブ画素となり、各画素Ｐの第２サブ画素ｐ２が中輝度サブ画素となる。さらに、各画素行ＰＬにおいて隣り合う第１サブ画素ｐ１同士及び隣り合う第３サブ画素同士も、各画素列ＰＣにおいて隣り合う第１サブ画素ｐ１及び第３サブ画素ｐ３も、一方が明サブ画素、他方が暗サブ画素となって、中輝度サブ画素を除けば表示領域Ｄに明サブ画素と暗サブ画素とが市松模様状に配列された表示状態となる。

　このような表示状態によれば、上記変形例１と同様に、表示のざらつき感が可及的に抑えられて、滑らかで鮮明な画像表示を行うことができる。

　《発明の実施形態２》
　この実施形態２に係る対向基板５０の構成を図１６及び図１７に示す。図１６は、対向基板５０の概略平面図である。図１７は、対向基板５０における各画素Ｐの具体的構成を示す平面図である。

　本実施形態では、対向基板５０の構成が上記実施形態１と異なる他は上記実施形態１と同様に構成されているので、構成の異なる対向基板５０についてのみ説明する。なお、以降の実施形態では、図１～図１５と同一の構成箇所については、同一符合を付して上記実施形態１の説明に譲ることにし、その詳細な説明を省略する。

　上記実施形態１では、第１共通電極５９Ａ及び第２共通電極５９Ｂが各画素行ＰＬ毎に一組ずつ配設されて互いに分離されているとしたが、本実施形態では、各画素列ＰＣの隣り合う画素Ｐにおいて第１共通電極５９Ａ同士又は第２共通電極５９Ｂ同士が隣接しており、これら隣接する第１共通電極５９Ａ同士及び各第２共通電極５９Ｂ同士が、同一の電極により構成されている。

　具体的には、各第１共通電極５９Ａ及び各第２共通電極５９Ｂは、上記実施形態１と同様に、画素アレイ３の行方向（図１６で左右方向）に延びる細長い長方形状（巨視的に見れば直線状）に形成され、画素アレイ３の列方向（図１６で上下方向）に交互に複数配列されている。これら各第１共通電極５９Ａ及び各第２共通電極５９Ｂは、画素アレイ３の列方向両端に位置するものを除いて、画素アレイ３の列方向に隣り合う画素行ＰＬの双方に跨って形成されている。

　例えば、奇数行をなす画素行ＰＬ（図１７で中央に位置するカラーフィルタ５５の行対応箇所）において、第１共通電極５９Ａは各画素Ｐの図１７で上側部分に、第２共通電極５９Ｂは各画素Ｐの図１７で下側部分にそれぞれ配設されている。一方、偶数行をなす画素行ＰＬ（図１７で上側又は下側に位置するカラーフィルタ５５の行対応箇所）において、第１共通電極５９Ａは各画素Ｐの図１７で下側部分に、第２共通電極５９Ｂは各画素Ｐの図１７で上側部分にそれぞれ配設されている。

　これら第１共通電極５９Ａ及び第２共通電極５９Ｂがそれぞれ構成する第１サブ画素ｐ１及び第２サブ画素ｐ２は、各画素行ＰＬにおいてそれぞれ行方向に連なるように配置され、各画素列ＰＣにおいて２つずつ連続して交互に配置されている（後に参照する図１８に示す）。そして、画素アレイ３の列方向で隣り合う画素Ｐにおいて隣接する各サブ画素ｐ１，ｐ２は、共に同種のサブ画素、つまり第１サブ画素ｐ１又は第２サブ画素ｐ２である。

　なお、ゲート駆動回路５及びソース駆動回路６は、実施形態１と同様なドット反転駆動を行うように構成されている。また、コモン駆動回路７も、上記実施形態１と同様なコモン反転駆動を行うように構成されている。そして、本実施形態においても、駆動回路４は、ドット反転駆動とコモン反転駆動とを組み合わせた表示駆動により、各画素Ｐにおける液晶層８１を各共通電極５９Ａ，５９Ｂ毎に交流駆動するようになっている。

　このようにドット反転駆動とコモン反転駆動とを組み合わせた表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）及び暗サブ画素（暗領域）の配置の模式平面図を図１８に示す。

　本実施形態の液晶表示装置Ｓでは、各画素Ｐ内において隣接する第１共通電極５９Ａと第２共通電極５９Ｂとに異なる共通電位が供給されると共に、画素アレイ３の列方向（図１８で上下方向）に隣り合う画素Ｐにおいて隣接する各第１サブ画素ｐ１の第１共通電極５９Ａと各第２サブ画素ｐ２の第２共通電極５９Ｂとに同じ共通電位が供給される。そして、各画素電極４１に対しては、ドット反転駆動により、隣り合う画素Ｐ同士で極性が反転したデータ電位が供給される。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第２サブ画素ｐ２において、一方が明サブ画素、他方が暗サブ画素となる。さらに、各画素行ＰＬにおいて隣り合う第１サブ画素ｐ１同士及び隣り合う第２サブ画素ｐ２同士も、各画素列ＰＣにおいて隣り合う第１サブ画素ｐ１同士及び第２サブ画素ｐ２同士も、一方が明サブ画素、他方が暗サブ画素となって、表示領域Ｄに明サブ画素と暗サブ画素とが市松模様状に配列された表示状態となる。

　このような表示状態によれば、上記実施形態１の変形例１と同様に、表示のざらつき感が可及的に抑えられて、滑らかで鮮明な画像表示を行うことができる。

　　－実施形態２の効果－
　この実施形態２によっても、上記実施形態１と同様に、γ特性の視角依存性を改善しつつも各画素の開口率を高めることができるので、表示品位が高く、且つ低消費電力で明るい画像表示が可能な液晶表示装置Ｓを実現することができる。これに加え、表示のざらつき感を可及的に抑えて、滑らかで鮮明な画像表示を実現することができる。

　＜実施形態２の変形例１＞
　上記実施形態２では、ゲート駆動回路５及びソース駆動回路６がドット反転駆動を行うように構成されているとしたが、本変形例におけるゲート駆動回路５及びソース駆動回路６は、表示制御回路９から入力された表示用信号に基づき、１表示フレームにつき、各画素電極４１に対して供給するデータ電位の極性を各画素列ＰＣ毎に反転させるＶライン反転駆動を行うように構成されている。

　このＶライン反転駆動とコモン反転駆動とを組み合わせた液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）及び暗サブ画素（暗領域）との配置の模式平面図を図１９に示す。

　本変形例の液晶表示装置Ｓでは、各画素Ｐ内において隣接する第１共通電極５９Ａと第２共通電極５９Ｂとに異なる共通電位が供給されると共に、画素アレイ３の列方向（図１９で上下方向）に隣り合う画素Ｐにおいて隣接する各第１サブ画素ｐ１の第１共通電極５９Ａ及び各第２サブ画素ｐ２の第２共通電極５９Ｂに同じ共通電位が供給される。そして、各画素電極４１に対しては、上述したＶライン反転駆動により、１表示フレームにつき、各画素列ＰＣ毎に極性が反転したデータ電位が供給される。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第２サブ画素ｐ２において、一方が明サブ画素、他方が暗サブ画素となる。さらに、各画素行ＰＬにおいて、隣り合う第１サブ画素ｐ１同士及び第２サブ画素ｐ２同士も、一方が明サブ画素、他方が暗サブ画素となって、画素アレイ３の行方向（図１９で左右方向）に明サブ画素と暗サブ画素とが交互に配置された表示状態となる。

　このような表示状態によっても、上記実施形態１と同様に、表示のざらつき感が抑えられて、滑らかな画像表示を行うことができる。

　＜実施形態２の変形例２＞
　この変形例２におけるゲート駆動回路５及びソース駆動回路６は、表示制御回路９から入力された表示用信号に基づいて、１表示フレームにつき、各画素電極４１に対して供給するデータ電位の極性を各画素行ＰＬ毎に反転させるＨライン反転駆動を行うように構成されている。

　このＨライン反転駆動とコモン反転駆動とを組み合わせた液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）及び暗サブ画素（暗領域）との配置の模式平面図を図２０に示す。

　本変形例の液晶表示装置Ｓでは、各画素Ｐ内において隣接する第１共通電極５９Ａと第２共通電極５９Ｂとに異なる共通電位が供給されると共に、画素アレイ３の列方向（図２０で上下方向）に隣り合う画素Ｐにおいて隣接する各第１サブ画素ｐ１の第１共通電極５９Ａ及び各第２サブ画素ｐ２の第２共通電極５９Ｂに同じ共通電位が供給される。そして、各画素電極４１に対しては、上述したＨライン反転駆動により、１表示フレームにつき、各画素行ＰＬ毎に反転したデータ電位が供給される。

　このように駆動された場合にも、各画素Ｐの第１サブ画素ｐ１及び第２サブ画素ｐ２において、一方が明サブ画素、他方が暗サブ画素となるので、各画素Ｐ内で、２つの異なる輝度が呈されて、それぞれの輝度に応じたγ特性が混合状態で観察され、γ特性の視角依存性が改善される。

　＜実施形態２の変形例３＞
　図２１は、この変形例３に係る対向基板５０における各画素Ｐの具体的構成を示す図１７相当箇所の平面図である。

　上記実施形態２では、各画素Ｐに第１共通電極５９Ａ及び第２共通電極５９Ｂからなる２つの共通電極を備える構成について説明したが、本変形例では、各画素Ｐに、互いに独立した第１共通電極５９Ａ、第２共通電極５９Ｂ及び第３共通電極５９Ｃからなる３つの共通電極を備えている。

　具体的には、第１共通電極５９Ａ、第２共通電極５９Ｂ及び第３共通電極５９Ｃは、画素アレイ３の行方向（図２１で左右方向）に延びる細長い長方形状（巨視的に見れば直線状）に形成され、画素アレイ３の列方向（図２１で上下方向）に一定の順序（５９Ａ，５９Ｂ，５９Ｃ，５９Ｂ，５９Ａ，５９Ｂ，…）で並ぶように配列されている。

　各第１共通電極５９Ａ及び各第３共通電極５９Ｃは、画素アレイ３の列方向両端に位置するものを除いて、画素アレイ３の列方向に隣り合う画素行ＰＬの双方に跨って形成されている。そして、各第２共通電極５９Ｂは、各画素行ＰＬにおいて、第１共通電極５９Ａと第３共通電極５９Ｃとの間に配置されている。

　これら各第１共通電極５９Ａ、各第２共通電極５９Ｂ及び各第３共通電極５９Ｃは、各画素Ｐを３つのサブ画素ｐ１，ｐ２，ｐ３に区分している。すなわち、各画素Ｐは、第１共通電極５９Ａ対応箇所が形成する第１サブ画素ｐ１と、第２共通電極５９Ｂ対応箇所が形成する第２サブ画素ｐ２と、第３共通電極５９Ｃ対応箇所が形成する第３サブ画素ｐ３とにより構成されている（後に参照する図２２に示す）。

　各第１共通電極５９Ａの一端側は、上記実施形態１と同様に、額縁領域Ｆの一辺側に設けられた第１端子部６５に接続されている。各第２共通電極５９Ｂの他端側も、上記実施形態１と同様に、額縁領域Ｆの他辺側に設けられた第２端子部７１に接続されている。また、各第３共通電極５９Ｃの一端側は、図示しないが、各第１共通電極５９Ａと同様に、当該電極５９Ｃから額縁領域Ｆの一辺側に引き出され、第１共通配線６１に沿って延びる第３共通配線に接続して束ねられている。

　この第３共通配線には、額縁領域Ｆの外側部分に延出する延出部が形成されており、該延出部の先端側が第３端子部を構成している。この第３端子部も、コモン転移などによりコモン駆動回路７に電気的に接続されている。各第３共通電極５９Ｃの引き出し部分と第１共通配線６１、又は各第１共通電極５９Ａの引き出し部分と第３共通配線とが交差する部分には、これらの間に層間絶縁膜が設けられ、該層間絶縁膜を介してこれらの絶縁状態が実現されている。

　このような画素回路構成を有する液晶表示装置Ｓにおいて、コモン駆動回路７は、各第２共通電極５９Ｂに対して一定の共通電位を供給する一方、各第１共通電極５９Ａに対して各第２共通電極５９Ｂに供給する共通電位を基準としたＨｉｇｈ又はＬｏｗの２値論理レベルの交流電位を供給すると共に、各第３共通電極５９Ｃに対して各第２共通電極５９Ｂに供給する共通電位を基準として各第１共通電極５９Ａに供給する交流電位とは逆極性のＨｉｇｈ又はＬｏｗの２値論理レベルの交流電位を供給するように構成されている。

　このような第１～第３共通電極５９Ａ～５９Ｃの駆動とドット反転駆動との組合せによる液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）、中輝度サブ画素（中輝度領域）及び暗サブ画素（暗領域）の配置の模式平面図を図２２に示す。

　本変形例の液晶表示装置Ｓでは、各画素Ｐ内において隣接する第１～第３共通電極５９Ａ～５９Ｃに対して異なる共通電位が供給される。そして、各画素電極４１に対しては、ドット反転駆動により、１表示フレームにつき、隣り合う画素Ｐ同士で極性が反転したデータ電位が供給される。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第３サブ画素ｐ３において、一方が明サブ画素、他方が暗サブ画素となり、各画素Ｐの第２サブ画素ｐ２が中輝度サブ画素となる。そうして、中輝度サブ画素を除けば表示領域Ｄに明サブ画素と暗サブ画素とが市松模様状に配列された表示状態となる。

　＜実施形態２の変形例４＞
　上記実施形態２の変形例３では、ゲート駆動回路５及びソース駆動回路６がドット反転駆動を行うように構成されているとしたが、本変形例におけるゲート駆動回路５及びソース駆動回路６は、表示制御回路９から入力された表示用信号に基づいて、１表示フレームにつき、各画素電極４１に供給するデータ電位の極性を各画素列ＰＣ毎に反転させるＶライン反転駆動を行うように構成されている。

　このＶライン反転駆動とコモン反転駆動とを組み合わせた表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）及び暗サブ画素（暗領域）との配置の模式平面図を図２３に示す。

　本変形例の液晶表示装置Ｓでは、各画素Ｐ内において隣接する第１～第３共通電極５９Ａ～５９Ｃに対して異なる共通電位が供給される。そして、各画素電極４１に対しては、上述したＶライン反転駆動により、１表示フレームにつき、各画素列ＰＣ毎に極性が反転したデータ電位が供給される。

　このような表示状態によっても、各画素Ｐ内で、３つの異なる輝度が呈されて、これら３つの輝度に応じたγ特性が混合状態で観察されるので、γ特性の視角依存性を良好に改善することができる。

　《発明の実施形態３》
　この実施形態３に係る対向基板５０の構成を図２４及び図２５に示す。図２４は、対向基板５０の概略平面図である。図２５は、対向基板５０における各画素Ｐの具体的構成を示す平面図である。

　上記実施形態１及び２では、各第１共通電極５９Ａ及び各第２共通電極５９Ｂが画素アレイ３の行方向に延びる細長い長方形状に形成されているとしたが、本実施形態では、各第１共通電極５９Ａ及び各第２共通電極５９Ｂは、画素アレイ３の列方向（図２４で上下方向）両端に位置するものを除いて、各画素Ｐと同程度の大きさの矩形島状に形成されている。また、画素アレイ３の列方向両端に位置する第１共通電極５９Ａ及び第２共通電極５９Ｂは、各画素Ｐの半分程度の大きさの矩形島状に形成されている。

　第１共通電極５９Ａ及び第２共通電極５９Ｂは、画素アレイ３の行方向及び列方向に交互に配置されるようにそれぞれ表示領域Ｄに市松模様状に配列され、全体として、画素アレイ３に対しその列方向に半ピッチずれて配置されたマトリクス状に配置されている。これら各第１共通電極５９Ａ及び各第２共通電極５９Ｂは、画素アレイ３の列方向両端に位置するものを除いて、画素アレイ３の列方向に隣り合う画素行ＰＬの双方に跨って形成されている。

　各第１共通電極５９Ａの図２５で上側部分は、該各第１共通電極５９Ａが跨る図２５で上側に位置する画素Ｐ（カラーフィルタ５５対応箇所）の下半部分を構成している。一方、各第１共通電極５９Ａの図２５で下半部分は、該各第１共通電極５９Ａが跨る図２５で下側に位置する画素Ｐの上半部分を構成している。

　また、各第２共通電極５９Ｂの図２５で上側部分も、該各第２共通電極５９Ｂが跨る図２５で上側に位置する画素Ｐの下半部分を構成している。一方、各第２共通電極５９Ｂの図２５で下半部分も、該各第２共通電極５９Ｂが跨る図２５で下側に位置する画素Ｐの上半部分を構成している。

　すなわち、各画素Ｐの第１共通電極５９Ａは、画素アレイ３の列方向に隣り合う画素Ｐにおいて隣接する第１共通電極５９Ａと一体に形成されている。また、各画素Ｐの第２共通電極５９Ｂも、同じく画素アレイ３の列方向に隣り合う画素Ｐにおいて隣接する第２共通電極５９Ｂと一体に形成されている。

　そして、奇数行をなす画素行ＰＬの各画素Ｐ（図２５で中央に位置する行の各カラーフィルタ５５対応箇所）において、図２５で上側に位置する第１共通電極５９Ａ又は第２共通電極５９Ｂは、画素アレイ３の行方向に隣り合う図２５で右側の画素Ｐにおける図２５で下側に１つ分ずれて配置された同種の共通電極５９Ａ，５９Ｂ、つまり第１共通電極５９Ａ又は第２共通電極５９Ｂと連結部７３を介して接続されており、図２５で下側に位置する第１共通電極５９Ａ又は第２共通電極５９Ｂは、画素アレイ３の行方向に隣り合う図２５で左側の画素Ｐにおける図２５で上側に１つ分ずれて配置された同種の共通電極５９Ａ，５９Ｂと連結部７３を介して接続されている。

　また、偶数行をなす画素行ＰＬの各画素Ｐ（図２５で上側又は下側に位置する行の各カラーフィルタ５５対応箇所）において、図２５で上側に位置する第１共通電極５９Ａ又は第２共通電極５９Ｂは、画素アレイ３の行方向に隣り合う図２５で左側の画素Ｐにおける図２５で下側に１つ分ずれて配置された同種の共通電極５９Ａ，５９Ｂと連結部を介して接続されており、図２５で下側に位置する第１共通電極５９Ａ又は第２共通電極５９Ｂは、画素アレイ３の行方向に隣り合う図２５で右側の画素Ｐにおける図２５で上側に１つ分ずれて配置された同種の共通電極５９Ａ，５９Ｂと連結部７３を介して接続されている。

　こうして、各第１共通電極５９Ａ及び各第２共通電極５９Ｂは、２つの画素列ＰＣ毎にソース配線１７に沿って互いに電気的に接続されている。

　そして、画素アレイ３の列方向の図２４で上側端に位置する各第１共通電極５９Ａは、当該共通電極５９Ａから額縁領域Ｆの図２４で上辺側に引き出され、画素アレイ３の行方向に延びる同一の第１共通配線６１に接続して束ねられており、上記実施形態１と同様に、該第１共通配線６１を介して第１端子部６５に接続されている。また、画素アレイ３の行方向の図２４で左側端に位置する各第１共通電極５９Ａも、当該共通電極５９Ａから額縁領域Ｆの図２４で左辺側に引き出され、画素アレイ３の列方向に延びる同一の第１共通配線６１に接続して束ねられ、第１端子部６５に接続されている。

　一方、画素アレイ３の列方向の図２４で下側端に位置する各第２共通電極５９Ｂは、当該共通電極５９Ｂから額縁領域Ｆの図２４で下辺側に引き出され、画素アレイ３の行方向に延びる同一の第２共通配線６７に接続して束ねられており、上記実施形態１と同様に、該第２共通配線６７を介して第２端子部７１に接続されている。また、画素アレイ３の行方向の図２４で右側端に位置する各第２共通電極５９Ｂも、当該共通電極５９Ｂから額縁領域Ｆの図２４で右辺側に引き出され、画素アレイ３の列方向に延びる同一の第２共通配線６７に接続して束ねられ、第２端子部７１に接続されている。

　なお、ゲート駆動回路５及びソース駆動回路６は、実施形態１と同様なドット反転駆動を行うように構成されている。また、コモン駆動回路７も、上記実施形態１と同様なコモン反転駆動を行うように構成されている。そして、本実施形態においても、駆動回路４は、ドット反転駆動とコモン反転駆動とを組み合わせた表示駆動により、液晶層８１を各共通電極５９Ａ，５９Ｂ毎に交流駆動するようになっている。

　このようにドット反転駆動とコモン反転駆動とを組み合わせた表示動作時の１表示フレームにおける各画素の明サブ画素（明領域）及び暗サブ画素（暗領域）の配置の模式平面図を図２６に示す。

　本実施形態の液晶表示装置Ｓでは、各画素Ｐ内において隣接する第１共通電極５９Ａと第２共通電極５９Ｂとに異なる共通電位が供給されると共に、各画素行ＰＬにおいて隣り合う第１共通電極５９Ａと第２共通電極５９Ｂとにも異なる共通電位が供給される。そして、各画素電極４１に対しては、ドット反転駆動により、隣り合う画素Ｐ同士で極性が反転したデータ電位が供給される。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第２サブ画素ｐ２において、一方が明サブ画素、他方が暗サブ画素となる。さらに、各画素列ＰＣにおいて隣り合う第１サブ画素ｐ１同士及び第２サブ画素ｐ２同士も、一方が明サブ画素、他方が暗サブ画素となって、画素アレイ３の列方向に明サブ画素と暗サブ画素とが交互に配置された表示状態となる。

　このような表示状態によれば、各画素列ＰＣにおいて隣り合う第１サブ画素ｐ１同士及び第２サブ画素ｐ２同士が共に明サブ画素又は暗サブ画素となる場合に比べて、表示のざらつき感が抑えられて、滑らかな画像表示を行うことができる。

　　－実施形態３の効果－
　この実施形態３によっても、上記実施形態１と同様にγ特性の視角依存性を改善しつつも各画素の開口率を高めることができ、これによって、表示品位が高く、且つ低消費電力で明るい画像表示が可能な液晶表示装置Ｓを実現することができる。

　＜実施形態３の変形例１＞
　上記実施形態３では、ゲート駆動回路５及びソース駆動回路６がドット反転駆動を行うように構成されているとしたが、本変形例におけるゲート駆動回路５及びソース駆動回路６は、表示制御回路９から入力された表示用信号に基づき、１表示フレームにつき、各画素電極４１に対して供給するデータ電位の極性を各画素列ＰＣ毎に反転させるＶライン反転駆動を行うように構成されている。

　このＶライン反転駆動とコモン反転駆動とを組み合わせた液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）及び暗サブ画素（暗領域）との配置の模式平面図を図２７に示す。

　本変形例の液晶表示装置Ｓでは、各画素Ｐ内において隣接する第１共通電極５９Ａと第２共通電極５９Ｂとに異なる共通電位が供給されると共に、各画素行ＰＬにおいて隣り合う第１共通電極５９Ａと第２共通電極５９Ｂとにも異なる共通電位が供給される。そして、各画素電極４１に対しては、上述したＶライン反転駆動により、１表示フレームにつき、各画素列ＰＣ毎に極性が反転したデータ電位が供給される。

　＜実施形態３の変形例２＞
　この変形例２におけるゲート駆動回路５及びソース駆動回路６は、表示制御回路９から入力された表示用信号に基づいて、１表示フレームにつき、各画素電極４１に対して供給するデータ電位の極性を各画素行ＰＬ毎に反転させるＨライン反転駆動を行うように構成されている。

　このＨライン反転駆動とコモン反転駆動とを組み合わせた液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）及び暗サブ画素（暗領域）との配置の模式平面図を図２８に示す。

　本変形例の液晶表示装置Ｓでは、各画素Ｐ内において隣接する第１共通電極５９Ａと第２共通電極５９Ｂとに異なる共通電位が供給されると共に、各画素行ＰＬにおいて隣り合う第１共通電極５９Ａと第２共通電極５９Ｂとにも異なる共通電位が供給される。そして、各画素電極４１に対しては、上述したＨライン反転駆動により、１表示フレームにつき、各画素行ＰＣ毎に極性が反転したデータ電位が供給される。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第２サブ画素ｐ２において、一方が明サブ画素、他方が暗サブ画素となる。さらに、各画素Ｐ行において隣り合う第１サブ画素ｐ１及び第２サブ画素ｐ２も、各画素列ＰＣにおいて隣り合う第１サブ画素ｐ１同士及び隣り合う第２サブ画素ｐ２同士も、一方が明サブ画素、他方が暗サブ画素となって、表示領域Ｄに明サブ画素と暗サブ画素とが市松模様状に配列された表示状態となる。

　このような表示状態によれば、上記実施形態１の変形例１と同様に、表示のざらつき感が可及的に抑えられて、滑らかで鮮明な画像表示を実現することができる。

　＜実施形態３の変形例３＞
　図２９は、この変形例３に係る対向基板５０の各画素Ｐの具体的構成を示す図２５相当箇所の平面図である。

　上記実施形態３では、各画素Ｐに第１共通電極５９Ａ及び第２共通電極からなる２つの共通電極を備える構成について説明したが、本変形例では、各画素Ｐに、互いに独立した第１共通電極５９Ａ、第２共通電極５９Ｂ及び第３共通電極５９Ｃを備えている。

　具体的には、第１共通電極５９Ａ、第２共通電極５９Ｂ及び第３共通電極５９Ｃは、画素アレイ３の行方向に一定の順序（５９Ａ，５９Ｂ，５９Ｃ，５９Ａ，５９Ｂ，５９Ｃ，…）で並ぶように、且つ画素アレイ３の列方向に３パターンの所定の順序（５９Ａ，５９Ｂ，５９Ｃ，５９Ｂ，５９Ａ，５９Ｂ，…、５９Ｂ，５９Ｃ，５９Ａ，５９Ｃ，５９Ｂ，５９Ｃ，…、又は５９Ｃ，５９Ａ，５９Ｂ，５９Ａ，５９Ｃ，５９Ａ，…）に並ぶように配列されている。上記３パターンの各順序で並ぶ３つの画素列ＰＣは、これらを一組として画素アレイ３の行方向に繰り返し配置されている。

　各画素Ｐ（図２９で各カラーフィルタ５５対応箇所、例えば図２９で中央のカラーフィルタ５５対応箇所、以下の括弧書きはこの例に従う）の図２９で上側端に位置する第１共通電極５９Ａ、第２共通電極５９Ｂ又は第３共通電極５９Ｃ（第１共通電極５９Ａ）は、画素アレイ３の列方向に隣り合う図２９で上側にある画素Ｐの図２９で下側端に位置する同種の共通電極（第１共通電極５９Ａ）と一体に形成されている。また、各画素Ｐの図２９で下側端に位置する第１共通電極５９Ａ、第２共通電極５９Ｂ又は第３共通電極５９Ｃ（第２共通電極５９Ｂ）は、画素アレイ３の列方向に隣り合う図２９で下側にある画素Ｐの図２９で上側端に位置する同種の共通電極（第２共通電極５９Ｂ）と一体に形成されている。

　そして、奇数行をなす画素行ＰＬにおける各画素Ｐ（例えば、図２９で中央のカラーフィルタ５５対応箇所、以下の括弧書きはこの例に従う）において、図２９で上側端に位置する第１共通電極５９Ａ、第２共通電極５９Ｂ又は第３共通電極５９Ｃ（第１共通電極５９Ａ）を除く他の各共通電極（第２共通電極５９Ｂ及び第３共通電極５９Ｃ）は、画素アレイ３の行方向に隣り合う図２９で左側にある画素Ｐの図２９で上側に１つ分ずれて配置された同種の共通電極（第２共通電極５９Ｂ及び第３共通電極５９Ｃ）と連結部７３を介して接続され、図２９で下側端に位置する第１共通電極５９Ａ、第２共通電極５９Ｂ又は第３共通電極５９Ｃ（第２共通電極５９Ｂ）を除く他の各共通電極（第１共通電極５９Ａ及び第３共通電極５９Ｃ）は、画素アレイ３の行方向に隣り合う図２９で右側にある画素Ｐの図２９で下側に１つ分ずれて配置された同種の共通電極（第１共通電極５９Ａ及び第３共通電極５９Ｃ）と連結部７３を介して接続されている。

　また、偶数行をなす画素行ＰＬにおける各画素Ｐ（例えば、図２９で上側又は下側の行の中央のカラーフィルタ５５対応箇所、以下の括弧書きはこの例に従う）において、図２９で上側端に位置する第１共通電極５９Ａ、第２共通電極５９Ｂ又は第３共通電極５９Ｃ（第２共通電極５９Ｂ）を除く他の各共通電極（第１共通電極５９Ａ及び第３共通電極５９Ｃ）は、画素アレイ３の行方向に隣り合う図２９で右側にある画素Ｐの図２９で上側に１つ分ずれて配置された同種の共通電極（第１共通電極５９Ａ及び第３共通電極５９Ｃ）と連結部７３を介して接続され、図２９で下側端に位置する第１共通電極５９Ａ、第２共通電極５９Ｂ又は第３共通電極５９Ｃ（第１共通電極５９Ａ）を除く他の各共通電極（第２共通電極５９Ｂ及び第３共通電極５９Ｃ）は、画素アレイ３の行方向に隣り合う図２９で右側にある画素Ｐの図２９で下側に１つ分ずれて配置された同種の共通電極（第２共通電極５９Ｂ及び第３共通電極５９Ｃ）と連結部７３を介して接続されている。

　こうして、各第１共通電極５９Ａ、各第２共通電極５９Ｂ及び各第３共通電極５９Ｃは、３つの画素列ＰＣ毎にソース配線１７に沿って互いに電気的に接続されている。

　そして、各第１共通電極５９Ａ、第２共通電極５９Ｂ及び第３共通電極５９Ｃは、各画素Ｐを３つのサブ画素ｐ１，ｐ２，ｐ３に区分している。すなわち、各画素Ｐは、第１共通電極５９Ａ対応箇所が形成する第１サブ画素ｐ１と、第２共通電極５９Ｂ対応箇所が形成する第２サブ画素ｐ２と、第３共通電極５９Ｃ対応箇所が形成する第３サブ画素ｐ３とにより構成されている（後に参照する図３０に示す）。

　画素アレイ３の列方向の一端に位置する各第１共通電極５９Ａは、上記実施形態３と同様に、額縁領域Ｆの一辺側に設けられた第１端子部６５に接続されている。画素アレイ３の列方向の他端に位置する各第２共通電極５９Ｂも、上記実施形態３と同様に、額縁領域Ｆの他辺側に設けられた第２端子部７１に接続されている。また、画素アレイ３の列方向の一端に位置する各第３共通電極５９Ｃは、図示しないが、各第１共通電極５９Ａと同様に、当該共通電極５９Ｃから額縁領域Ｆの一辺側に引き出され、第１共通配線６１に沿って延びる第３共通配線に接続して束ねられている。

　この第３共通配線には、額縁領域Ｆの外側部分に延出する延出部が形成されており、該延出部の先端側が第３端子部を構成している。各第３共通電極５９Ｃの引き出し部分と第１共通配線６１、又は各第１共通電極５９Ａの引き出し部分と第３共通配線とが交差する部分には、これらの間に層間絶縁膜が設けられ、該層間絶縁膜を介してこれらの絶縁状態が実現されている。

　このような第１～第３共通電極５９Ａ～５９Ｃの駆動とドット反転駆動との組合せによる液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）、中輝度サブ画素（中輝度領域）及び暗サブ画素（暗領域）の配置の模式平面図を図３０に示す。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第３サブ画素ｐ３において、一方が明サブ画素、他方が暗サブ画素となり、各画素Ｐの第２サブ画素ｐ２が中輝度サブ画素となる。さらに、各画素列ＰＣにおいて隣り合う第１サブ画素ｐ１同士及び第３サブ画素ｐ３同士も、一方が明サブ画素、他方が暗サブ画素となって、中輝度サブ画素を除けば画素アレイ３の列方向に明サブ画素と暗サブ画素とが交互に配置された表示状態となる。

　＜実施形態３の変形例４＞
　上記実施形態３の変形例３では、ゲート駆動回路５及びソース駆動回路６がドット反転駆動を行うように構成されているとしたが、本変形例におけるゲート駆動回路５及びソース駆動回路６は、表示制御回路９から入力された表示用信号に基づき、１表示フレームにつき、各画素電極４１に対して供給するデータ電位の極性を各画素行ＰＬ毎に反転させるＨライン反転駆動を行うように構成されている。

　このＨライン反転駆動による液晶表示装置Ｓの表示動作時の１表示フレームにおける各画素Ｐの明サブ画素（明領域）、中輝度サブ画素（中輝度領域）及び暗サブ画素（暗領域）の配置の模式平面図を図３１に示す。

　本変形例の液晶表示装置Ｓでは、各画素Ｐの第１～第３共通電極５９Ａ～５９Ｃに対して異なる共通電位が供給される。さらに、各画素電極４１に対しては、上述したＨライン反転駆動により、１表示フレームにつき、各画素行ＰＬ毎に極性が反転したデータ電位が供給される。

　これにより、各画素Ｐの第１サブ画素ｐ１及び第３サブ画素ｐ３において、一方が明サブ画素、他方が暗サブ画素となり、各画素Ｐの第２サブ画素ｐ２が中輝度サブ画素となる。そして、各画素行ＰＬにおいて隣り合う第１サブ画素ｐ１及び第３サブ画素ｐ３も、一方が明サブ画素、他方が暗サブ画素となる。また、各画素列ＰＣにおいて隣り合う第１サブ画素ｐ１同士及び第３サブ画素ｐ３同士も、一方が明サブ画素、他方が暗サブ画素となる。こうして、各画素行ＰＬにおいても、各画素列ＰＣにおいても、明サブ画素と暗サブ画素とが隣り合わないように配列された表示状態となる。

　このような表示状態によれば、上記実施形態３の変形例２と同様に、表示のざらつき感が可及的に抑えられて、滑らかで鮮明な画像表示を行うことができる。

　《その他の実施形態》
　上記実施形態１～３について、以下のような構成としてもよい。

　＜第１共通電極５９Ａ及び第２共通電極５９Ｂの構成＞
　上記実施形態１及び２では、第１共通電極５９Ａ及び第２共通電極５９Ｂが画素アレイ３の行方向に延びるように形成され、画素アレイ３の列方向に交互に複数配列されており、各画素Ｐにおいて画素アレイ３の列方向に並んでいるとしたが、本発明はこれに限らない。例えば、第１共通電極５９Ａ及び第２共通電極５９Ｂは、画素アレイ３の列方向に延びるように形成され、画素アレイ３の行方向に交互に複数配列されていて、各画素Ｐにおいて画素アレイ３の行方向に並んでいてもよい。

　また、上記実施形態３では、第１共通電極５９Ａ及び第２共通電極５９Ｂが、各画素Ｐで列方向に並んでおり、２つの画素列ＰＣ毎にソース配線１７に沿って互いに電気的に接続されているとしたが、本発明はこれに限らない。例えば、第１共通電極５９Ａ及び第２共通電極５９Ｂは、各画素Ｐの行方向に並んでいて、２つの画素行ＰＬ毎にゲート配線１３に沿って互いに電気的に接続されていても構わない。

　なお、これら場合、画素アレイ３の行方向が本発明でいう第１の方向であり、画素アレイ３の列方向が本発明でいう第２の方向である。

　＜各画素Ｐの構成＞
　上述した液晶表示装置Ｓでは、各画素Ｐにスイッチング素子としてＴＦＴ２０が設けられている構成を挙げて説明したが、本発明はこれに限らない。各画素Ｐには、ＴＦＴ２０に代えてＭＩＭ（Metal-Insulator-Metal）などの他のスイッチング素子が設けられていてもよく、各画素Ｐに備えるスイッチング素子としては、スイッチング機能を実現できる素子であれば種々のものを採用することが可能である。

　以上、本発明の好ましい実施形態及びその変形例について説明したが、本発明の技術的範囲は上記実施形態及びその変形例の記載に限定されない。上記実施形態及びその変形例が例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

　以上説明したように、本発明は、液晶表示装置について有用であり、特に、γ特性の視角依存性を改善しつつも各画素の高開口率化を実現することが要望される液晶表示装置に適している。

　Ｄ　　　　表示領域
　Ｐ　　　　画素
　Ｓ　　　　液晶表示装置
　４　　　　駆動回路
　５　　　　ゲート駆動回路
　６　　　　ソース駆動回路
　７　　　　コモン駆動回路
　１０　　　アレイ基板
　１５　　　保持容量配線
　２０　　　ＴＦＴ（スイッチング素子）
　３０　　　保持容量素子
　３１　　　下部電極
　３３　　　誘電層
　３５　　　上部電極
　４１　　　画素電極
　５０　　　対向基板
　５９Ａ　　第１共通電極
　５９Ｂ　　第２共通電極
　６５　　　第１端子部
　７１　　　第２端子部
　８１　　　液晶層

Claims

　画像表示の最小単位である複数の画素が所定のパターンに配列されてなる表示領域と、
　上記各画素毎に画素電極、スイッチング素子及び保持容量素子が設けられたアレイ基板と、
　上記アレイ基板に対向して配置され、上記各画素毎に複数の共通電極が設けられた対向基板と、
　上記アレイ基板と上記対向基板との間に設けられ、上記各画素電極と該各画素電極に対向する複数の共通電極との間に介在して上記各画素を構成する液晶層と、
　上記各画素電極に対して所定の電位を供給すると共に、上記各画素における個々の上記共通電極に対して異なる電位を供給することにより、上記各画素の液晶層を上記共通電極毎に分けて駆動する駆動回路とを備える
ことを特徴とする液晶表示装置。
　請求項１に記載の液晶表示装置において、
　上記複数の画素は、マトリクス状に配列され、
　上記各画素における複数の共通電極は、上記画素が整列する行方向又は列方向である第１の方向に並んでおり、各々、上記第１の方向と直交する第２の方向に整列する複数の上記画素からなる画素群毎に同一の電極により構成されている
ことを特徴とする液晶表示装置。
　請求項２に記載の液晶表示装置において、
　上記各画素における複数の共通電極は、上記第２の方向に整列する複数の上記画素からなる画素群毎に分離されており、
　上記駆動回路は、１表示フレームにつき、上記第１の方向に隣り合う上記画素において隣接する上記各共通電極に対して異なる電位を供給すると共に、上記各画素電極に対して供給する電位の極性を、上記第１の方向に整列する複数の上記画素からなる画素群毎に反転させるライン反転駆動を行う
ことを特徴とする液晶表示装置。
　請求項２に記載の液晶表示装置において、
　上記各画素における複数の共通電極は、上記第２の方向に整列する複数の上記画素からなる画素群毎に分離されており、
　上記駆動回路は、１表示フレームにつき、上記各画素電極に対して供給する電位の極性を、上記第２の方向に整列する複数の上記画素からなる画素群毎に反転させ、且つ表示フレーム毎に、上記各画素電極に対して供給する電位の極性を反転させるライン反転駆動を行うと共に、上記各画素における少なくとも１つの共通電極に対して供給する電位の極性を、該共通電極に対応する上記画素電極の電位極性の反転に同期して該画素電極の電位と逆極性になるように反転させるコモン反転駆動を行うことにより、上記各画素において、上記画素電極と上記各共通電極との電位の高低関係を逆転させ、上記液晶層を上記各共通電極毎に交流駆動させる
ことを特徴とする液晶表示装置。
　請求項２に記載の液晶表示装置において、
　上記第１の方向に隣り合う上記画素において隣接する上記各共通電極は、同一の電極により構成され、
　上記駆動回路は、１表示フレームにつき、上記各画素電極に対して供給する電位の極性を、隣り合う上記画素同士で反転させるドット反転駆動を行う
ことを特徴とする液晶表示装置。
　請求項１に記載の液晶表示装置において、
　上記複数の画素電極は、マトリクス状に配列され、
　上記各画素における複数の共通電極は、上記画素が整列する行方向又は列方向である第１の方向に並んでおり、
　上記各画素の両端に位置する各共通電極は、上記第１の方向に隣り合う上記画素の隣接する共通電極と電気的に接続され、
　上記各画素の一端に位置する共通電極を除く他の共通電極は、上記第１の方向と直交する第２の方向に隣り合う一方の上記画素における上記一端側に１つ分ずれて配置された共通電極と電気的に接続され、
　上記各画素の他端に位置する共通電極を除く他の共通電極は、上記第２の方向に隣り合う他方の上記画素における上記他端側に１つ分ずれて配置された共通電極と電気的に接続されている
ことを特徴とする液晶表示装置。
　請求項６に記載の液晶表示装置において、
　上記駆動回路は、１表示フレームにつき、上記各画素電極に対して供給する電位の極性を、上記第２の方向に整列する複数の上記画素からなる画素群毎に反転させるライン反転駆動を行う
ことを特徴とする液晶表示装置。
　請求項１に記載の液晶表示装置において、
　上記複数の共通電極は、上記各画素の一方側部分に配置された第１共通電極と、該各画素の他方側部分に配置された第２共通電極とにより構成されている
ことを特徴とする液晶表示装置。
　請求項８に記載の液晶表示装置において、
　上記各画素に延びる保持容量配線をさらに備え、
　上記各保持容量素子は、上記保持容量配線に接続された下部電極と、該下部電極上に設けられた誘電層と、該誘電層を介して上記下部電極に重なり上記画素電極に接続された上部電極とにより構成され、
　上記駆動回路は、現表示フレームにおける上記各画素の上記保持容量配線に供給する電位をＶｃｓ、上記第１共通電極に供給する電位をＶｃｏｍ１、上記第２共通電極に供給する電位をＶｃｏｍ２、上記保持容量素子の容量をＣｃｓ、上記第１共通電極と上記画素電極との容量をＣｌｃ１、上記第２共通電極と上記画素電極との容量をＣｌｃ２とし、次表示フレームにおける上記各画素の上記保持容量配線に供給する電位をＶｃｓ’、上記第２共通電極に供給する電位をＶｃｏｍ２’とし、Ｖｃｏｍ１－Ｖｃｏｍ２の絶対値をｖとしたとき、上記Ｖｃｓ’及びＶｃｏｍ２’を、
　Ｖｃｓ’＝Ｖｃｓ＋（２Ｃｌｃ１／Ｃｃｓ＋２）×ｖ、
　Ｖｃｏｍ２’＝Ｖｃｏｍ２－２ｖ×Ｃｃｌ１／Ｃｃｓ
の関係を満たすように設定する
ことを特徴とする液晶表示装置。
　請求項８に記載の液晶表示装置において、
　上記各画素に延びる保持容量配線をさらに備え、
　上記保持容量素子は、上記保持容量配線に接続された下部電極と、該下部電極上に設けられた誘電層と、該誘電層を介して上記下部電極に重なり上記画素電極に接続された上部電極とにより構成され、
　上記駆動回路は、現表示フレームにおける上記各画素の上記保持容量配線に供給する電位をＶｃｓ、上記第１共通電極に供給する電位をＶｃｏｍ１、上記第１共通電極に供給する電位をＶｃｏｍ２、上記保持容量素子の容量をＣｃｓ、上記第１共通電極と上記画素電極との容量をＣｌｃ１、上記第２共通電極と上記画素電極との容量をＣｌｃ２とし、次表示フレームにおける上記各画素の上記第１共通電極に供給する電位をＶｃｏｍ１’、上記第２共通電極に供給する電位をＶｃｏｍ２’とし、Ｖｃｏｍ１－Ｖｃｏｍ２の絶対値をｖとしたとき、上記Ｖｃｏｍ１’及びＶｃｏｍ２’を、
　Ｖｃｏｍ１’＝Ｖｃｏｍ１－（２Ｃｌｃ１／Ｃｃｓ＋２）×ｖ、
　Ｖｃｏｍ２’＝Ｖｃｏｍ２－２ｖ×Ｃｃｌ１／Ｃｃｓ
の関係を満たすように設定する
ことを特徴とする液晶表示装置。
　請求項８～１０のいずれか１項に記載の液晶表示装置において、
　上記各第１共通電極は、上記表示領域の一方面外側に設けられた第１端子部に電気的に接続され、
　上記各第２共通電極は、上記表示領域の他方面外側に設けられた第２端子部に電気的に接続されている
ことを特徴とする液晶表示装置。