WO2012164882A1 - 表示装置用基板およびそれを備えた表示装置 - Google Patents

表示装置用基板およびそれを備えた表示装置 Download PDF

Info

Publication number
WO2012164882A1
WO2012164882A1 PCT/JP2012/003399 JP2012003399W WO2012164882A1 WO 2012164882 A1 WO2012164882 A1 WO 2012164882A1 JP 2012003399 W JP2012003399 W JP 2012003399W WO 2012164882 A1 WO2012164882 A1 WO 2012164882A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
display device
wiring
insulating film
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/003399
Other languages
English (en)
French (fr)
Inventor
藤原　正樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of WO2012164882A1 publication Critical patent/WO2012164882A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers

Definitions

  • the present invention relates to a display device substrate including a plastic substrate and a display device including the same.
  • a display device for example, a pair of display device substrates (that is, a thin film transistor (TFT) substrate and a color filter (CF) substrate) disposed opposite to each other is provided between the pair of substrates.
  • TFT thin film transistor
  • CF color filter
  • the TFT substrate includes a flexible plastic substrate and a display element layer provided on the plastic substrate and having a TFT element as a switching element.
  • the CF substrate includes the above-described plastic substrate and a CF element layer provided on the plastic substrate (see, for example, Patent Document 1).
  • the TFT substrate includes a plurality of gate wirings provided on a plastic substrate so as to extend in parallel with each other, and a plurality of source wirings provided so as to extend in parallel with each other in a direction orthogonal to each gate wiring. Etc. are provided.
  • the above-described TFT element is provided for each intersection of each gate wiring and each source wiring, that is, for each pixel.
  • the present invention has been made in view of the above problems, has flexibility and good display performance, and suppresses the occurrence of wire breakage and TFT element damage due to bending, It is an object of the present invention to provide a display device substrate capable of improving the yield and a display device including the same.
  • a display device substrate includes a flexible substrate, a display element layer formed on the substrate and having a switching element and a wiring, and the switching element and the wiring. And a trench groove provided.
  • the display device substrate is bent at a portion of the trench groove that is resistant to stress. Stress will be concentrated. Therefore, concentration of stress on wiring and switching elements that are vulnerable to stress can be avoided, so that disconnection of wiring and damage to switching elements due to bending can be suppressed. In particular, it is possible to suppress the disconnection of the wiring and the breakage of the switching element that are likely to occur during the manufacturing process. Further, in the switching element, it is possible to suppress a variation in threshold voltage due to breakage, and thus it is possible to suppress a deterioration in the characteristics of the switching element. As a result, the yield of the display device substrate can be improved.
  • a plurality of trench grooves may be provided.
  • the trench groove may be formed along the wiring.
  • concentration of stress on the wiring can be further avoided, disconnection of the wiring due to bending can be further suppressed.
  • the display device substrate of the present invention may further include a plurality of pixels arranged in a matrix, and a trench groove may be provided at the periphery of each of the plurality of pixels.
  • the display element layer may include an insulating film that covers the switching element and the wiring, and a trench groove may be formed in the insulating film.
  • the display element layer may have an insulating film that covers the switching element and the wiring, and a trench groove may be formed in the substrate and the insulating film.
  • the display device substrate is easily bent at the trench groove portion, and stress can be further concentrated on the trench groove. Accordingly, concentration of stress on wiring and switching elements that are vulnerable to stress can be further avoided, so that disconnection of wiring and damage to switching elements due to bending can be further suppressed.
  • the wiring includes a plurality of gate wirings extending in parallel to each other on the substrate and a plurality of wirings extending in parallel to each other in a direction orthogonal to each of the plurality of gate wirings.
  • the switching element may be provided at each intersection of the gate wiring and the source wiring.
  • the switching element may be a TFT element.
  • the display device substrate of the present invention has an excellent characteristic that the yield of the display device substrate can be improved by suppressing the disconnection of the wiring due to the bending and the breakage of the switching element. Therefore, the display device substrate of the present invention can be suitably used for a display device including a display device substrate and a display element formed on the display device substrate.
  • the display device of the present invention can be suitably used for a display device in which the display element is a liquid crystal display element.
  • a display device substrate provided with a flexible substrate it is possible to improve the yield of the display device substrate by suppressing the disconnection of the wiring and the breakage of the switching element due to the bending.
  • FIG. 1 is a plan view showing an overall configuration of a liquid crystal display device according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along the line AA in FIG. It is the top view to which the pixel part of the TFT substrate which concerns on the 1st Embodiment of this invention was expanded.
  • It is sectional drawing which shows the whole structure of the TFT substrate which comprises the liquid crystal display device which concerns on the 1st Embodiment of this invention.
  • It is sectional drawing which shows the whole structure of the display part of the liquid crystal display device which concerns on the 1st Embodiment of this invention.
  • It is a perspective view which shows the state which bent the TFT substrate which concerns on the 1st Embodiment of this invention.
  • FIG. 4 is a sectional view taken along line BB in FIG. 3. It is a top view for demonstrating arrangement
  • FIG. 1 is a plan view showing an overall configuration of a liquid crystal display device according to a first embodiment of the present invention
  • FIG. 2 is a cross-sectional view taken along the line AA in FIG. 3 is an enlarged plan view of the pixel portion of the TFT substrate according to the first embodiment of the present invention
  • FIG. 4 is a TFT constituting the liquid crystal display device according to the first embodiment of the present invention.
  • It is sectional drawing which shows the whole structure of a board
  • FIG. 5 is a cross-sectional view showing the overall configuration of the display unit of the liquid crystal display device according to the first embodiment of the present invention
  • FIG. 6 shows a bent TFT substrate according to the first embodiment of the present invention. It is a perspective view which shows the state which carried out.
  • FIG. 7 is a sectional view taken along line BB in FIG.
  • a liquid crystal display device will be described as an example of the display device.
  • the liquid crystal display device 1 includes a TFT substrate 2 that is a display device substrate on which a plurality of TFTs (Thin-FilmTransistors) that are switching elements are formed, and a TFT substrate 2 facing the TFT substrate 2. And a CF substrate 3 which is another display device substrate. Further, the liquid crystal display device 1 is sandwiched between a liquid crystal layer 4 which is a display medium layer sandwiched between the TFT substrate 2 and the CF substrate 3, and the TFT substrate 2 and the CF substrate 3. The substrate 2 and the CF substrate 3 are bonded to each other, and a sealing material 5 provided in a frame shape is provided to enclose the liquid crystal layer 4.
  • TFT substrate 2 that is a display device substrate on which a plurality of TFTs (Thin-FilmTransistors) that are switching elements are formed
  • a CF substrate 3 which is another display device substrate.
  • the liquid crystal display device 1 is sandwiched between a liquid crystal layer 4
  • the sealing material 5 is formed so as to circulate around the liquid crystal layer 4, and the TFT substrate 2 and the CF substrate 3 are bonded to each other via the sealing material 5.
  • the TFT substrate 2 and the CF substrate 3 are each formed in a rectangular plate shape.
  • the liquid crystal display device 1 includes a plurality of photo spacers (not shown) for regulating the thickness of the liquid crystal layer 4 (that is, the cell gap).
  • a display area D for image display is defined in an area where the TFT substrate 2 and the CF substrate 3 overlap inside the sealing material 5. Yes.
  • the display area D includes a plurality of pixels E (see FIGS. 3 and 8), which are the minimum unit of an image, arranged in a matrix.
  • the liquid crystal display device 1 is formed in a rectangular shape, and in the longitudinal direction of the liquid crystal display device 1, the TFT substrate 2 protrudes from the CF substrate 3 on the upper side thereof.
  • a terminal region T is defined in the protruding region.
  • the terminal area T is provided around the display area D as shown in FIG.
  • the terminal region T is provided with a plurality of terminals (not shown) and connection wiring (not shown) connected to each of the plurality of terminals.
  • the TFT substrate 2 includes a substrate 6 having film-like flexibility (flexibility).
  • a substrate 6 having film-like flexibility (flexibility) for example, a plastic substrate formed of an organic material such as polyimide resin, polyparaxylene resin, or acrylic resin can be used. Note that a metal substrate having flexibility may be used instead of the plastic substrate.
  • a display element layer 7 provided with TFTs and the like is formed on the substrate 6 of the TFT substrate 2.
  • the display element layer 7 includes a base coat layer 9 provided on the substrate 6, a plurality of gate wirings 11 extending in parallel to each other on the base coat layer 9, and And a gate insulating film 12 provided so as to cover each gate wiring 11.
  • the display element layer 7 includes a plurality of source lines 14 extending in parallel with each other in a direction orthogonal to the gate lines 11 on the gate insulating film 12, and each intersection of the gate lines 11 and the source lines 14.
  • a plurality of TFT elements 15 are provided, and a plurality of auxiliary capacitance lines 16 are provided between the gate lines 11 and extend in parallel to each other.
  • the display element layer 7 is provided in a matrix on the interlayer insulating film 10 provided on the interlayer insulating film 10 so as to cover each gate wiring 11, each source wiring 14, and each TFT element 15.
  • a plurality of pixel electrodes 19 connected to each of the elements 15 and an alignment film 20 provided so as to cover each pixel electrode 19 are provided.
  • the TFT element 15 includes a gate electrode 27 in which each gate wiring 11 protrudes to the side, a gate insulating film 12 provided so as to cover the gate electrode 27, and the gate insulating film 12.
  • the semiconductor layer 23 is provided in an island shape at a position overlapping the gate electrode 27, and the source electrode 28 and the drain electrode 29 are provided so as to face each other on the semiconductor layer 23.
  • the source electrode 28 is a portion where each source wiring 14 protrudes to the side.
  • the drain electrode 29 is connected to the pixel electrode 19 through a contact hole 30 formed in the interlayer insulating film 10 as shown in FIG.
  • the pixel electrode 19 includes a transparent electrode 31 provided on the interlayer insulating film 10, and a reflective electrode 32 stacked on the transparent electrode 31 and provided on the surface of the transparent electrode 31. It is comprised by.
  • the semiconductor layer 23 includes a lower intrinsic amorphous silicon layer 23 a and an upper n + amorphous silicon layer 23 b doped with phosphorus, and is exposed from the source electrode 28 and the drain electrode 29.
  • the intrinsic amorphous silicon layer 23a that constitutes the channel region.
  • drain electrode 29 forms an auxiliary capacitance by overlapping with the auxiliary capacitance wiring 16 through the gate insulating film 12.
  • the material constituting the base coat layer 9 examples include materials such as silicon oxide (SiO 2 ), silicon nitride (SiNx (x is a positive number)), silicon oxynitride (SiNO), and the like. Note that the base coat layer 9 may have a laminated structure of these materials.
  • the material constituting the gate insulating film 12 is not particularly limited.
  • silicon oxide (SiO 2 ) a material having a lower dielectric constant than silicon oxide such as SiOF, SiOC, or the like, trisilicon tetranitride (Si 3 N 4 ) silicon nitride such as (SiNx (x is a positive number)), silicon oxynitride (SiNO), titanium dioxide (TiO 2), dialuminum trioxide (Al 2 O 3), tantalum pentoxide (Ta 2 O 5 ) And other materials having a higher dielectric constant than silicon oxide such as hafnium dioxide (HfO 2 ) and zirconium dioxide (ZrO 2 ).
  • the gate insulating film 12 may have a single-layer structure or a stacked structure.
  • the material constituting the interlayer insulating film 10 is not particularly limited, and examples thereof include insulating materials such as silicon oxide (SiO 2 ) and silicon nitride (SiNx (x is a positive number)).
  • the CF substrate 3 includes a substrate 8 having a film-like flexibility (flexibility) formed of a resin material, like the TFT substrate 2.
  • a resin material like the TFT substrate 2.
  • a plastic substrate formed of an organic material such as polyimide resin, polyparaxylene resin, or acrylic resin can be used.
  • a metal substrate having flexibility may be used instead of the plastic substrate.
  • a CF element layer 22 is formed on the substrate 8 of the CF substrate 3.
  • the CF element layer 22 includes a color filter 48 provided on the substrate 8, a common electrode 24 provided so as to cover the reflective region of the color filter 48, and the common electrode 24.
  • a photo spacer (not shown) provided in a column shape, and an alignment film 26 provided so as to cover the common electrode 24 and the photo spacer.
  • the color filter 48 includes a plurality of types of colored layers 39 (that is, a red layer, a green layer, and a blue layer) provided for each pixel, and a black matrix that is a light shielding film. 36.
  • the black matrix 36 is provided between adjacent colored layers 39 and has a role of partitioning these plural types of colored layers 39.
  • the black matrix 36 is made of a metal material such as Ta (tantalum), Cr (chromium), Mo (molybdenum), Ni (nickel), Ti (titanium), Cu (copper), Al (aluminum), or a black pigment such as carbon.
  • a metal material such as Ta (tantalum), Cr (chromium), Mo (molybdenum), Ni (nickel), Ti (titanium), Cu (copper), Al (aluminum), or a black pigment such as carbon.
  • the photo spacer is made of, for example, an acrylic photosensitive resin, and is formed by a photolithography method.
  • the thickness of the substrates 6 and 8 is preferably 3 to 30 ⁇ m. When the thickness is less than 3 ⁇ m, sufficient mechanical strength may not be obtained. When the thickness is greater than 30 ⁇ m, the substrate 6 is formed when the display element layer 7 and the CF element layer 22 are formed. , 8 becomes large and a problem may occur in the process.
  • the liquid crystal layer 4 includes, for example, nematic liquid crystal having electro-optical characteristics.
  • a reflection region R is defined by the reflection electrode 32 as shown in FIG. Further, the surface of the interlayer insulating film 10 under the pixel electrode 19 is formed in an uneven shape, and the surface of the reflective electrode 32 provided on the surface of the interlayer insulating film 10 via the transparent electrode 31 is also formed in an uneven shape. Has been.
  • a liquid crystal display including a pixel electrode 19, a liquid crystal layer 4 formed on the pixel electrode 19, and a common electrode 24 formed on the liquid crystal layer 4 on the TFT substrate 2.
  • An element 35 is provided.
  • a polarizing plate (not shown) is provided outside the substrate 6 of the TFT substrate 2, and a backlight unit (not shown) is provided outside the polarizing plate.
  • a polarizing plate (not shown) is provided outside the substrate 8 of the CF substrate 3.
  • the reflective liquid crystal display device 1 having the above-described configuration is configured such that light incident from the CF substrate 3 side in the reflective region R is reflected by the reflective electrode 32.
  • one pixel E is configured for each pixel electrode 19, and in each pixel E, when a gate signal is sent from the gate wiring 11 and the TFT element 15 is turned on, A source signal is sent from the source wiring 14 and a predetermined charge is written to the pixel electrode 19 through the source electrode 28 and the drain electrode 29, and a potential difference is generated between the pixel electrode 19 and the common electrode 24, and the liquid crystal layer 4 Is configured to be applied with a predetermined voltage.
  • the reflectance of light incident from the CF substrate 3 side is adjusted using the fact that the alignment state of the liquid crystal molecules changes according to the magnitude of the applied voltage. Is displayed.
  • a plurality of trench grooves 25 are provided in the vicinity of the TFT element 15 and the wiring (that is, the gate wiring 11 and the source wiring 14). There is a feature in that.
  • the TFT substrate 2 is bent at the portion of the trench groove 25 that is resistant to stress as shown in FIG. Therefore, stress concentrates in the trench groove 25. Accordingly, a portion that is vulnerable to stress, for example, a crossing portion (wiring crossing portion) 33 of the gate wiring 11 and the source wiring 14 shown in FIG. 3 or a step portion in the TFT element 15 (that is, a step portion of the source electrode 28 or the drain electrode 29). ) It is possible to avoid the concentration of stress on 34, so that the disconnection of the wiring (that is, the gate wiring 11 and the source wiring 14) due to the bending and the damage to the TFT element 15 can be suppressed.
  • a crossing portion (wiring crossing portion) 33 of the gate wiring 11 and the source wiring 14 shown in FIG. 3 or a step portion in the TFT element 15 that is, a step portion of the source electrode 28 or the drain electrode 29.
  • the trench groove 25 is formed in the insulating film (that is, the gate insulating film 12 and the interlayer insulating film 10), and the pixel electrode 19 is provided on the surface of the trench groove 25. It has become.
  • the trench groove 25 is formed along the gate line 11 and the source line 14. It is preferable to do.
  • FIG. 9 is a cross-sectional view for explaining a manufacturing method of the TFT substrate in the liquid crystal display device according to the first embodiment of the present invention, and more particularly, a diagram showing a manufacturing process of the TFT element.
  • FIG. 10 is a cross-sectional view for explaining a method of manufacturing a TFT substrate in the liquid crystal display device according to the first embodiment of the present invention, and particularly shows a manufacturing process of a trench groove.
  • FIG. 11 is a cross-sectional view for explaining the method for manufacturing the CF substrate in the liquid crystal display device according to the first embodiment of the present invention.
  • FIGS. 12 to 14 are cross-sectional views for explaining the manufacturing method of the liquid crystal display device according to the first embodiment of the present invention.
  • the manufacturing method shown below is a mere illustration, and the liquid crystal display device 1 which concerns on this invention is not limited to what was manufactured by the method shown below.
  • ⁇ TFT substrate manufacturing process> Glass substrate preparation process
  • a glass substrate 40 having a thickness of about 0.7 mm is prepared as a support substrate.
  • a film-like flexible substrate 6 formed of, for example, a polyimide resin is formed on a glass substrate 40 with a thickness of, for example, about 20 ⁇ m. Form with.
  • the substrate 6 may be formed by applying an organic material such as polyimide resin on the glass substrate 40.
  • a base coat layer 9 made of, for example, silicon oxide (or silicon nitride) is formed on the substrate 6 by a method such as a CVD method.
  • the molybdenum film having a single layer structure is exemplified as the metal film constituting the gate electrode 27.
  • a metal such as an aluminum film, a tungsten film, a tantalum film, a chromium film, a titanium film, or a copper film is used.
  • the gate electrode 27 may be formed with a thickness of 50 nm to 300 nm using a film, or an alloy film or a metal nitride film thereof.
  • a silicon nitride film (thickness of about 200 nm to 500 nm) is formed by CVD on the entire substrate on which the gate wiring 11, the gate electrode 27, and the auxiliary capacitance wiring 16 are formed, and FIG. As shown in FIG. 10C, the gate insulating film 12 is formed so as to cover the gate wiring 11, the gate electrode 27, and the auxiliary capacitance wiring 16. Note that the gate insulating film 12 may have a two-layer structure.
  • an intrinsic amorphous silicon film (thickness of about 2000 mm) and phosphorus-doped n + amorphous silicon film (thickness of about 500 mm) are formed on the entire substrate on which the gate insulating film 12 is formed by plasma CVD. Films are continuously formed. Thereafter, the semiconductor electrode is patterned on the gate electrode 27 by photolithography to form a semiconductor formation layer in which the intrinsic amorphous silicon layer 23a and the n + amorphous silicon layer 23b are stacked.
  • an aluminum film and a titanium film are sequentially formed on the entire substrate on which the semiconductor formation layer has been formed by sputtering, and then patterned by photolithography to form the source wiring 14, the source electrode 28, and the drain.
  • the electrode 29 is formed to a thickness of about 2000 mm.
  • the n + amorphous silicon layer 23b of the semiconductor formation layer is etched by using the source electrode 28 and the drain electrode 29 as a mask to pattern the channel region, and as shown in FIG. A TFT element 15 having the same is formed.
  • a silicon oxide film is formed by plasma CVD on the entire substrate on which the source electrode 28 and the drain electrode 29 are formed (that is, the TFT element 15 is formed), and FIG.
  • the interlayer insulating film 10 covering the TFT element 15 is formed to a thickness of about 265 nm, for example. To do.
  • a photomask having a predetermined pattern is formed on the interlayer insulating film 10 by photolithography.
  • exposure and development are performed using this photomask, and patterning is performed using an etching method, whereby the interlayer insulating film 10 is etched as shown in FIG. 30 is formed, and as shown in FIG. 10E, the interlayer insulating film 10 and the gate insulating film 12 are etched to form a trench groove 25.
  • the trench groove 25 in the formation of the contact hole, can be formed simultaneously with the contact hole 30 only by changing the design of the photomask that has been conventionally used.
  • the trench groove 25 can be formed without any problem.
  • the gate insulating film 12 and the interlayer insulating film 10 are formed of a photosensitive resin (for example, acrylic photosensitive resin), and a halftone mask or a gray tone mask is used as a photomask to perform exposure processing (halftone).
  • the trench groove 25 may be formed by controlling the exposure amount irradiated to the photosensitive resin by performing an exposure process or a gray tone exposure process. Further, the trench groove 25 can be formed by pressing a convex mold or the like against the gate insulating film 12 and the interlayer insulating film 10.
  • a transparent conductive film such as an ITO film (thickness of about 50 nm to 200 nm) made of indium tin oxide is formed on the entire substrate on which the interlayer insulating film 10 is formed by sputtering, and then the transparent conductive film By performing photolithography, wet etching, and resist peeling and cleaning on the film, the pixel electrode 19 is formed as shown in FIGS. 9F and 10E.
  • the pixel electrode 19 has the surfaces of the interlayer insulating film 10 and the gate insulating film 12 so as to cover the surfaces of the trench groove 25 and the contact hole 30. Formed on top.
  • a polyimide resin is applied to the entire substrate by a printing method, and then a rubbing process is performed to form the alignment film 20.
  • a photo spacer made of an acrylic photosensitive resin is formed on the entire substrate by using, for example, a photolithography method.
  • the TFT substrate 2 in which the display element layer 7 including the TFT elements 15 and the trench grooves 25 is formed on the substrate 6 can be manufactured.
  • a glass substrate 42 having a thickness of about 0.7 mm is prepared as a support substrate.
  • a film-like flexible substrate 8 made of, for example, a polyimide resin is formed on the glass substrate 42 with a thickness of about 20 ⁇ m, for example.
  • the color filter 48 including the colored layer 39 and the black matrix 36 is formed on the substrate 8, and the common electrode 24 and the like are patterned to form the CF element layer 22. Thereafter, a polyimide resin is applied to the entire substrate by a printing method, and then a rubbing process is performed to form an alignment film 26, whereby the CF substrate 3 constituting the display region D is manufactured.
  • ⁇ TFT substrate / CF substrate bonding process First, for example, using a dispenser, the sealing material 5 made of ultraviolet curing and thermosetting resin or the like is drawn on the CF substrate 3 in a frame shape.
  • a liquid crystal material for forming the liquid crystal layer 4 is dropped on a region inside the sealing material 5 in the CF substrate 3 on which the sealing material 5 is drawn.
  • the CF substrate 3 onto which the liquid crystal material is dropped and the TFT substrate 2 are bonded together under reduced pressure.
  • the front and back surfaces of the bonded body are pressurized by releasing the bonded body to atmospheric pressure. Then, after irradiating the sealing material 5 sandwiched between the bonded bodies with UV light, the sealing material 5 is cured by heating the bonded body, and as shown in FIG. 12, the TFT substrate 2 and the CF substrate 3 A bonded body in which is bonded is produced.
  • the glass substrate 40 is peeled off by irradiating laser light (arrows in FIG. 13) from the glass substrate 40 side.
  • the removal of the glass substrate 40 may not be peeling by laser light irradiation.
  • the glass substrate 40 may be removed using a polishing or etching apparatus.
  • the glass substrate 42 is peeled off by irradiating laser light (arrows in FIG. 14) from the glass substrate 42 side.
  • the removal of the glass substrate 42 may not be peeling by laser light irradiation, as in the case of the glass substrate 40 described above.
  • the glass substrate 42 may be removed using a polishing or etching apparatus.
  • a polarizing plate (not shown) and a backlight unit (not shown) are provided to complete the liquid crystal display device 1 shown in FIG.
  • the trench groove 25 is provided in the vicinity of the TFT element 15 and the wiring (gate wiring 11 and source wiring 14). Accordingly, even when an external force is applied to the TFT substrate 2, the TFT substrate 2 bends at the portion of the trench groove 25 that is resistant to stress, so that the stress is concentrated in the trench groove 25. Accordingly, concentration of stress on the wiring (gate wiring 11 and source wiring 14) and the TFT element 15 that are vulnerable to stress can be avoided, and therefore, disconnection of wiring due to bending and damage to the TFT element 15 can be suppressed. Can do. As a result, the yield of the TFT substrate 2 can be improved.
  • a plurality of trench grooves 25 are provided. Therefore, since it is possible to further avoid stress concentration on the wiring and the TFT element 15 which are vulnerable to stress, it is possible to further suppress the disconnection of the wiring and the damage to the TFT element 15 caused by bending.
  • the trench groove 25 is formed along the gate wiring 11 and the source wiring 14. Therefore, in particular, stress concentration on the gate wiring 11 and the source wiring 14 can be further avoided, so that disconnection of the gate wiring 11 and the source wiring 14 due to bending can be further suppressed.
  • the trench groove 25 is provided at the periphery of each of the plurality of pixels E. Therefore, the trench groove 25 can be provided without considering the influence on the image display.
  • the trench groove 25 is formed in the insulating film (that is, the gate insulating film 12 and the interlayer insulating film 10). Therefore, it is possible to provide a device resistant to stress by simple trench formation.
  • FIG. 15 is a cross-sectional view showing a trench formed in the TFT substrate according to the second embodiment of the present invention. Note that the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted. Further, the overall configuration of the liquid crystal display device is the same as that described in the first embodiment, and therefore detailed description thereof is omitted here.
  • the trench groove 25 is formed in the gate insulating film 12 and the interlayer insulating film 10 as shown in FIG. 7, but in this embodiment, as shown in FIG. A feature is that a trench groove 38 is formed in the gate insulating film 12 and the interlayer insulating film 10.
  • the trench groove 38 has a depth greater than that of the trench groove 25 described above. Therefore, when an external force such as mechanical stress acts on the TFT substrate 2, the trench groove resistant to stress.
  • the liquid crystal display device 1 is easily bent at the portion 38, and stress is further concentrated in the trench groove 38. Therefore, it is possible to further avoid stress concentration on the intersection 33 of the gate wiring 11 and the source wiring 14 and the step portion 34 of the source electrode 28 and the drain electrode in the TFT element 15, which is weak against stress. The disconnection of the wiring to be performed and the damage to the TFT element 15 can be further suppressed.
  • FIG. 16 is a diagram showing a manufacturing process of a trench groove according to the second embodiment of the present invention.
  • the TFT element manufacturing process, the CF substrate manufacturing process, and the TFT substrate / CF substrate bonding process are the same as those described in the first embodiment, and a detailed description thereof is omitted here.
  • the glass substrate 40 about 0.7 mm thick is prepared as a support substrate, for example.
  • a film-like flexible substrate 6 formed of, for example, a polyimide resin is formed on the glass substrate 40 with a thickness of about 20 ⁇ m, for example.
  • a photoresist is formed on the substrate 6 by photolithography, and the photoresist is ashed to remove a portion corresponding to the trench groove of the photoresist. Then, using this photoresist as a photomask, patterning is performed using an etching method, thereby forming a groove 37 to be a part of the trench groove 38 in the substrate 6 as shown in FIG. .
  • the base coat layer 9, the gate wiring 11, the gate insulating film 12, and the interlayer insulating film 10 are formed.
  • the base coat layer 9 is formed on the surface of the substrate 6 so as to cover the surface of the groove 37.
  • a photomask having a predetermined pattern is formed by photolithography, exposure and development are performed using this photomask, and patterning is performed using an etching method.
  • the interlayer insulating film 10 and the gate insulating film 12 are etched to form a trench groove 38.
  • the interlayer insulating film 10 is etched to form the contact hole 30.
  • the pixel electrode 19 is formed, and the alignment film 20 and the spacer are formed, whereby the TFT substrate 2 in which the display element layer 7 is formed on the substrate 6 is manufactured. can do.
  • the trench groove 38 is formed in the substrate 6 and the insulating film (that is, the gate insulating film 12 and the interlayer insulating film 10). Accordingly, it is possible to form the trench groove 38 that is resistant to stress with a simple configuration. Further, since the trench groove 38 having a large depth can be formed, the TFT substrate 2 is easily bent at the trench groove 38, and stress can be further concentrated in the trench groove 38. Therefore, stress concentration on the wiring and the TFT element 15 that is vulnerable to stress can be further avoided, and thus disconnection of the wiring due to bending and damage to the TFT element 15 can be further suppressed.
  • the trench groove 25 is formed in the gate insulating film 12 and the interlayer insulating film 10.
  • a trench groove may be formed only in the upper interlayer insulating film 10.
  • trench grooves 25 and 38 described above may be provided close to the auxiliary capacitance wiring 16.
  • an LCD liquid crystal display
  • the display device is not limited to this, and a TFT element is formed on a flexible substrate. Any display device may be used as long as it includes a display device substrate having a display element layer on which wiring is formed.
  • organic EL organic electroluminescence
  • electrophoresis electrophoretic
  • PD plasma display
  • PALC plasma addressed liquid crystal display
  • inorganic EL inorganic electroluminescence
  • FED field It may be a display device related to emission S display (field emission display) or SED (surface-conduction electron-emitter display).
  • the semiconductor layer 23 has been described by taking an example of amorphous silicon.
  • a semiconductor layer made of polysilicon or continuous grain boundary crystal (CG) silicon may be used.
  • CG continuous grain boundary crystal
  • IGZO indium gallium zinc oxide
  • the present invention is particularly useful for a display device substrate including a plastic substrate and a display device including the same.
  • Liquid crystal display device 2 TFT substrate (display device substrate) 3 CF substrate 4 Liquid crystal layer 6 Substrate 7 Display element layer 8 Substrate 10 Interlayer insulating film (insulating film) 11 Gate wiring (wiring) 12 Gate insulating film (insulating film) 14 Source wiring (wiring) 15 TFT element (switching element) 16 Auxiliary Capacitor Line 19 Pixel Electrode 22 CF Element Layer 23 Semiconductor Layer 24 Common Electrode 25 Trench Groove 27 Gate Electrode 28 Source Electrode 29 Drain Electrode 30 Contact Hole 33 Intersection of Gate Line and Source Line 34 Stepped Part 35 in TFT Element 35 Liquid Crystal Display Element (display element) 38 trench groove 40 glass substrate 42 glass substrate 48 color filter

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　ＴＦＴ基板（３）は、可撓性を有する基板と、基板上に形成され、ＴＦＴ素子（１５）、ゲート配線（１１）、及びソース配線（１４）を有する表示素子層と、ＴＦＴ素子（１５）、ゲート配線（１１）、及びソース配線（１４）に近接して設けられたトレンチ溝（２５）とを備える。

Description

表示装置用基板およびそれを備えた表示装置
　本発明は、プラスチック基板を備えた表示装置用基板及びそれを備えた表示装置に関する。
　近年、ディスプレイ分野では、フレキシブル性、耐衝撃性や軽量性の点でガラス基板に比べて大きなメリットのあるプラスチック基板等の可撓性を有する基板を用いた表示装置が非常に注目を浴びており、ガラス基板のディスプレイでは不可能であった新たな表示装置が創出される可能性を秘めている。
　このような表示装置としては、例えば、互いに対向して配置された一対の表示装置用基板（即ち、ＴＦＴ（Thin Film Transistor）基板とＣＦ（Color Filter）基板）と、一対の基板の間に設けられた液晶層とを有する液晶表示装置が提案されている。
　この液晶表示装置では、ＴＦＴ基板は、可撓性を有するプラスチック基板と、プラスチック基板上に設けられ、スイッチング素子であるＴＦＴ素子を有する表示素子層とを備えている。また、ＣＦ基板は、上述のプラスチック基板と、プラスチック基板上に設けられたＣＦ素子層とを備えている（例えば、特許文献１参照）。
　また、一般に、このＴＦＴ基板には、プラスチック基板上に互いに平行に延びるように設けられた複数のゲート配線や、各ゲート配線と直交する方向に互いに平行に延びるように設けられた複数のソース配線等の配線が設けられている。そして、各ゲート配線及び各ソース配線の交差部分毎、すなわち、各画素毎に上述のＴＦＴ素子が設けられる構成となっている。
特開平２０１０－２２４４２６号公報
　ここで、フレキシブル性を有する表示装置においては、機械的なストレス等の外力により表示装置が屈曲し易いため、当該屈曲に起因して、表示装置の所定箇所に応力が集中してしまい、上記配線の断線や、ＴＦＴ素子の破損が発生するという問題があった。また、特に、製造工程において、このような配線の断線やＴＦＴ素子の破損が発生すると、表示装置用基板の歩留まりが低下するという問題が生じていた。
　そこで、本発明は、上述の問題に鑑みてなされたものであり、フレキシブル性を有するとともに良好な表示性能を有し、屈曲に起因する配線の断線やＴＦＴ素子の破損の発生を抑制して、歩留まりを向上することができる表示装置用基板およびそれを備えた表示装置を提供することを目的とする。
　上記目的を達成するために、本発明の表示装置用基板は、可撓性を有する基板と、基板上に形成され、スイッチング素子と配線とを有する表示素子層と、スイッチング素子及び配線に近接して設けられたトレンチ溝とを備えることを特徴とする。
　同構成によれば、機械的なストレス等の外力が表示装置用基板に作用した場合であっても、ストレスに強いトレンチ溝の部分で表示装置用基板が屈曲することになるため、トレンチ溝に応力が集中することになる。従って、ストレスに弱い配線やスイッチング素子への応力の集中を回避することができるため、屈曲に起因する配線の断線や、スイッチング素子の破損を抑制するこができる。特に、製造工程の途中で生じやすい配線の断線や、スイッチング素子の破損を抑制するこができる。また、スイッチング素子において、破損に起因する閾値電圧の変動を抑制することができるため、スイッチング素子の特性の低下を抑制することができる。その結果、表示装置用基板の歩留まりを向上することができる。
　また、本発明の表示装置用基板においては、トレンチ溝を複数設ける構成としてもよい。
　同構成によれば、ストレスに弱い配線やスイッチング素子への応力の集中を一層回避することができるため、屈曲に起因する配線の断線や、スイッチング素子の破損を一層抑制するこができる。
　また、本発明の表示装置用基板においては、トレンチ溝を、配線に沿って形成する構成としてもよい。同構成によれば、特に、配線への応力の集中を一層回避することができるため、屈曲に起因する配線の断線を一層抑制するこができる。
　また、本発明の表示装置用基板においては、マトリクス状に配列された複数の画素を更に備え、トレンチ溝が、複数の画素の各々の周縁に設けられる構成としてもよい。
　同構成によれば、画像表示への影響を考慮することなく、トレンチ溝を設けることが可能になる。
　また、本発明の表示装置用基板においては、表示素子層は、スイッチング素子及び配線を覆う絶縁膜を有し、トレンチ溝を、絶縁膜に形成する構成としてもよい。
　同構成によれば、簡単なトレンチ形成により、ストレスに強いデバイスを提供することが可能になる。
　また、本発明の表示装置用基板においては、表示素子層は、スイッチング素子及び配線を覆う絶縁膜を有し、トレンチ溝を、基板と絶縁膜に形成する構成としてもよい。
　同構成によれば、簡単な構成で、ストレスに強いトレンチ溝を形成することが可能になる。また、深さの大きなトレンチ溝を形成することができるため、トレンチ溝の部分で表示装置用基板が屈曲し易くなり、トレンチ溝に、より一層応力を集中させることができる。従って、ストレスに弱い配線やスイッチング素子への応力の集中を、より一層回避することができるため、屈曲に起因する配線の断線や、スイッチング素子の破損をより一層抑制するこができる。
　また、本発明の表示装置用基板においては、配線が、基板上に互いに平行に延設された複数のゲート配線と、複数のゲート配線の各々と直交する方向に互いに平行に延設された複数のソース配線であり、スイッチング素子が、ゲート配線及びソース配線の交差部分毎に設けられている構成としてもよい。
　同構成によれば、特に、ストレスに弱い、ゲート配線とソース配線の交差部分やスイッチング素子における段差部分への応力の集中を回避することができる。
　また、本発明の表示装置用基板においては、スイッチング素子が、ＴＦＴ素子であつてもよい。
　また、本発明の表示装置用基板は、屈曲に起因する配線の断線や、スイッチング素子の破損を抑制して、表示装置用基板の歩留まりを向上することができるという優れた特性を備えている。従って、本発明の表示装置用基板は、表示装置用基板と表示装置用基板上に形成された表示素子とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示素子が液晶表示素子である表示装置に好適に使用できる。
　本発明によれば、可撓性を有する基板を備える表示装置用基板において、屈曲に起因する配線の断線やスイッチング素子の破損を抑制して、表示装置用基板の歩留まりを向上することができる。
本発明の第１の実施形態に係る液晶表示装置の全体構成を示す平面図である。 図１のＡ－Ａ断面図である。 本発明の第１の実施形態に係るＴＦＴ基板の画素部を拡大した平面図である。 本発明の第１の実施形態に係る液晶表示装置を構成するＴＦＴ基板の全体構成を示す断面図である。 本発明の第１の実施形態に係る液晶表示装置の表示部の全体構成を示す断面図である。 本発明の第１の実施形態に係るＴＦＴ基板を屈曲した状態を示す斜視図である。 図３のＢ－Ｂ断面図である。 本発明の第１の実施形態に係るＴＦＴ基板におけるトレンチ溝の配置を説明するための平面図である。 本発明の第１の実施形態に係る液晶表示装置におけるＴＦＴ基板の製造方法を説明するための断面図であり、特に、ＴＦＴ素子の製造工程を示す図である。 本発明の第１の実施形態に係る液晶表示装置におけるＴＦＴ基板の製造方法を説明するための断面図であり、特に、トレンチ溝の製造工程を示す図である。 本発明の第１の実施形態に係る液晶表示装置におけるＣＦ基板の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第２の実施形態に係るＴＦＴ基板に形成されたトレンチ溝を示す断面図である。 本発明の第２の実施形態に係るトレンチ溝の製造工程を示す図である。
　（第１の実施形態）
　以下、本発明の実施形態を図面に基づいて詳細に説明する。
　図１は、本発明の第１の実施形態に係る液晶表示装置の全体構成を示す平面図であり、図２は、図１のＡ－Ａ断面図である。また、図３は、本発明の第１の実施形態に係るＴＦＴ基板の画素部を拡大した平面図であり、図４は、本発明の第１の実施形態に係る液晶表示装置を構成するＴＦＴ基板の全体構成を示す断面図である。また、図５は、本発明の第１の実施形態に係る液晶表示装置の表示部の全体構成を示す断面図であり、図６は、本発明の第１の実施形態に係るＴＦＴ基板を屈曲した状態を示す斜視図である。また、図７は、図３のＢ－Ｂ断面図である。なお、本実施形態においては、表示装置として、液晶表示装置を例に挙げて説明する。
　図１、図２に示すように、液晶表示装置１は、スイッチング素子であるＴＦＴ（Thin-Film Transistor）が複数形成された表示装置用基板であるＴＦＴ基板２と、ＴＦＴ基板２に対向して配置された他の表示装置用基板であるＣＦ基板３とを備えている。また、液晶表示装置１は、ＴＦＴ基板２及びＣＦ基板３の間に挟持して設けられた表示媒体層である液晶層４と、ＴＦＴ基板２とＣＦ基板３との間に狭持され、ＴＦＴ基板２及びＣＦ基板３を互いに接着するとともに液晶層４を封入するために枠状に設けられたシール材５とを備えている。
　このシール材５は、液晶層４を周回するように形成されており、ＴＦＴ基板２とＣＦ基板３は、このシール材５を介して相互に貼り合わされている。なお、ＴＦＴ基板２及びＣＦ基板３は、それぞれ矩形板状に形成されている。また、液晶表示装置１は、液晶層４の厚み（即ち、セルギャップ）を規制するための複数のフォトスペーサ（不図示）を備えている。
　また、液晶表示装置１では、図１、図２に示すように、シール材５の内側であって、ＴＦＴ基板２及びＣＦ基板３が重なる領域に、画像表示を行う表示領域Ｄが規定されている。ここで、表示領域Ｄは、画像の最小単位である画素Ｅ（図３、図８参照）がマトリクス状に複数配列して構成されている。
　また、図１に示すように、液晶表示装置１は、矩形状に形成されており、液晶表示装置１の長手方向において、ＴＦＴ基板２がその上辺においてＣＦ基板３よりも突出している。そして、その突出した領域には、端子領域Ｔが規定されている。この端子領域Ｔは、図１に示すように、表示領域Ｄの周辺に設けられている。
　また、端子領域Ｔには、図１に示すように、複数の端子（不図示）と、当該複数の端子の各々に接続された接続用の配線（不図示）とが設けられている。
　ＴＦＴ基板２は、フィルム状の可撓性（フレキシビリティー）を有する基板６を備える。この基板６としては、例えば、ポリイミド樹脂、ポリパラキシレン樹脂、アクリル樹脂等の有機材料により形成されたプラスチック基板を用いることができる。なお、プラスチック基板の代わりに、可撓性を有する金属基板を使用する構成としても良い。
　また、ＴＦＴ基板２の基板６上には、ＴＦＴ等を備えた表示素子層７が形成されている。
　ここで、表示素子層７は、図３，図４に示すように、基板６上に設けられたベースコート層９と、ベースコート層９上に互いに平行に延設された複数のゲート配線１１と、各ゲート配線１１を覆うように設けられたゲート絶縁膜１２とを備えている。また、表示素子層７は、ゲート絶縁膜１２上に各ゲート配線１１と直交する方向に互いに平行に延設された複数のソース配線１４と、各ゲート配線１１及び各ソース配線１４の交差部分毎にそれぞれ設けられた複数のＴＦＴ素子１５と、各ゲート配線１１の間にそれぞれ設けられ、互いに平行に延設された複数の補助容量配線１６とを備えている。更に、表示素子層７は、各ゲート配線１１、各ソース配線１４、及び各ＴＦＴ素子１５を覆うように設けられた層間絶縁膜１０と、層間絶縁膜１０上にマトリクス状に設けられ、各ＴＦＴ素子１５の各々に接続された複数の画素電極１９と、各画素電極１９を覆うように設けられた配向膜２０とを有している。
　また、ＴＦＴ素子１５は、図４に示すように、各ゲート配線１１が側方に突出したゲート電極２７と、ゲート電極２７を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上でゲート電極２７に重なる位置において島状に設けられた半導体層２３と、半導体層２３上で互いに対峙するように設けられたソース電極２８及びドレイン電極２９とを備えている。
　ここで、ソース電極２８は、各ソース配線１４が側方に突出した部分である。また、ドレイン電極２９は、図４に示すように、層間絶縁膜１０に形成されたコンタクトホール３０を介して画素電極１９に接続されている。
　また、画素電極１９は、図５に示すように、層間絶縁膜１０上に設けられた透明電極３１と、透明電極３１上に積層され、透明電極３１の表面上に設けられた反射電極３２とにより構成されている。
　また、半導体層２３は、図４に示すように、下層の真性アモルファスシリコン層２３ａと、その上層のリンがドープされたｎ＋アモルファスシリコン層２３ｂとを備え、ソース電極２８及びドレイン電極２９から露出する真性アモルファスシリコン層２３ａがチャネル領域を構成している。
　また、ドレイン電極２９は、ゲート絶縁膜１２を介して、補助容量配線１６と重なることにより補助容量を構成している。
　ベースコート層９を構成する材料としては、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ（ｘは正数））、シリコンオキシナイトライド（ＳｉＮＯ）等の材料が挙げられる。なお、ベースコート層９は、これらの材料による積層構造としても良い。
　ゲート絶縁膜１２を構成する材料としては、特に限定されず、例えば、酸化シリコン（ＳｉＯ２）や、ＳｉＯＦ、ＳｉＯＣ等の酸化シリコンよりも誘電率が低い材料、四窒化三ケイ素（Ｓｉ３Ｎ４）等の窒化シリコン（ＳｉＮｘ（ｘは正数））、シリコンオキシナイトライド（ＳｉＮＯ）、二酸化チタン（ＴｉＯ２）、三酸化二アルミニウム（Ａｌ２Ｏ３）、五酸化二タンタル（Ｔａ２Ｏ５）等の酸化タンタル、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）等の酸化シリコンよりも誘電率が高い材料が挙げられる。なお、ゲート絶縁膜１２は、単層構造であってもよいし、積層構造であってもよい。
　層間絶縁膜１０を構成する材料としては、特に限定されず、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ（ｘは正数））等の絶縁性材料が挙げられる。
　また、ＣＦ基板３は、ＴＦＴ基板２と同様に、樹脂材料により形成されたフィルム状の可撓性（フレキシビリティー）を有する基板８を備える。この基板８としては、例えば、ポリイミド樹脂、ポリパラキシレン樹脂、アクリル樹脂等の有機材料により形成されたプラスチック基板を用いることができる。なお、プラスチック基板の代わりに、可撓性を有する金属基板を使用する構成としても良い。
　また、ＣＦ基板３の基板８上には、ＣＦ素子層２２が形成されている。ここで、ＣＦ素子層２２は、図５に示すように、基板８上に設けられたカラーフィルター４８と、カラーフィルター４８の反射領域を覆うように設けられた共通電極２４と、共通電極２４上に柱状に設けられたフォトスペーサ（不図示）と、共通電極２４及びフォトスペーサを覆うように設けられた配向膜２６とを有している。
　なお、カラーフィルター４８には、図５に示すように、各画素に対して設けられた複数種の着色層３９（即ち、赤色層、緑色層、および青色層）と、遮光膜であるブラックマトリクス３６とが含まれる。ブラックマトリクス３６は、隣接する着色層３９の間に設けられ、これら複数種の着色層３９を区画する役割を有するものである。
　このブラックマトリクス３６は、Ｔａ（タンタル）、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ｃｕ（銅）、Ａｌ（アルミニウム）などの金属材料、カーボンなどの黒色顔料が分散された樹脂材料、または、各々、光透過性を有する複数色の着色層が積層された樹脂材料などにより形成される。また、フォトスペーサは、例えば、アクリル系の感光性樹脂からなり、フォトリソグラフィー法により形成される。
　なお、基板６，８の厚みとしては、３～３０μｍが好ましい。これは、厚みが３μｍ未満の場合は、十分な機械的強度が得られない場合があり、また、３０μｍよりも大きい場合は、表示素子層７やＣＦ素子層２２を形成する際に、基板６，８の反りが大きくなり、プロセス上、問題が生じる場合があるからである。
　液晶層４は、例えば、電気光学特性を有するネマチック液晶を含んでいる。
　また、液晶表示装置１の表示部では、図５に示すように、反射電極３２により反射領域Ｒが規定されている。また、画素電極１９の下層の層間絶縁膜１０の表面は、凹凸状に形成されており、層間絶縁膜１０の表面に透明電極３１を介して設けられた反射電極３２の表面も凹凸状に形成されている。
　そして、本実施形態においては、ＴＦＴ基板２上に、画素電極１９と、画素電極１９上に形成された液晶層４と、液晶層４上に形成された共通電極２４とにより構成された液晶表示素子３５が設けられている。
　なお、ＴＦＴ基板２の基板６の外側には、偏光板（不図示）が設けられるとともに、当該偏光板の外側にはバックライトユニット（不図示）が設けられている。また、ＣＦ基板３の基板８の外側には、偏光板（不図示）が設けられている。
　そして、上記構成の反射型の液晶表示装置１は、反射領域ＲにおいてＣＦ基板３側から入射する光を反射電極３２で反射するように構成されている。
　そして、液晶表示装置１は、各画素電極１９毎に１つの画素Ｅが構成されており、各画素Ｅにおいて、ゲート配線１１からゲート信号が送られてＴＦＴ素子１５をオン状態にした場合に、ソース配線１４からソース信号が送られてソース電極２８及びドレイン電極２９を介して、画素電極１９に所定の電荷が書き込まれ、画素電極１９と共通電極２４との間で電位差が生じ、液晶層４に所定の電圧が印加されるように構成されている。
　そして、液晶表示装置１では、印加された電圧の大きさに応じて、液晶分子の配向状態が変わることを利用して、ＣＦ基板３側から入射する光の反射率を調整することにより、画像が表示される構成となっている。
　ここで、本実施形態のＴＦＴ基板２においては、図３に示すように、ＴＦＴ素子１５及び配線（即ち、ゲート配線１１とソース配線１４）に近接して、複数のトレンチ溝２５が設けられている点に特徴がある。
　このような構成により、機械的なストレス等の外力がＴＦＴ基板２に作用した場合であっても、図６に示すように、ストレスに強いトレンチ溝２５の部分でＴＦＴ基板２が屈曲することになるため、トレンチ溝２５に応力が集中することになる。従って、ストレスに弱い箇所、例えば、図３に示す、ゲート配線１１とソース配線１４の交差部分（配線乗り越え部分）３３やＴＦＴ素子１５における段差部分（即ち、ソース電極２８やドレイン電極２９の段差部分）３４への応力の集中を回避することができるため、屈曲に起因する配線（即ち、ゲート配線１１やソース配線１４）の断線や、ＴＦＴ素子１５の破損を抑制するこができる。特に、製造工程の途中で生じやすい配線（即ち、ゲート配線１１やソース配線１４）の断線や、ＴＦＴ素子１５の破損を抑制するこができる。また、ＴＦＴ素子１５においては、破損に起因する閾値電圧の変動を抑制することができるため、ＴＦＴ特性の低下を抑制することができる。その結果、ＴＦＴ基板２の歩留まりを向上することができる。
　また、トレンチ溝２５は、図７に示すように、絶縁膜（即ち、ゲート絶縁膜１２及び層間絶縁膜１０）に形成されており、当該トレンチ溝２５の表面に画素電極１９が設けられる構成となっている。
　また、画像表示への影響を最小限にするとの観点から、図８に示すように、トレンチ溝２５は、各画素Ｅにおいて、当該画素Ｅの周縁に設けることが好ましい。
　また、特に、ゲート配線１１とソース配線１４への応力の集中を一層回避するとの観点から、図３、図８に示すように、トレンチ溝２５を、ゲート配線１１とソース配線１４に沿って形成することが好ましい。
　次に、本発明の実施形態に係る液晶表示装置１の製造方法について説明する。図９は、本発明の第１の実施形態に係る液晶表示装置におけるＴＦＴ基板の製造方法を説明するための断面図であり、特に、ＴＦＴ素子の製造工程を示す図である。また、図１０は、本発明の第１の実施形態に係る液晶表示装置におけるＴＦＴ基板の製造方法を説明するための断面図であり、特に、トレンチ溝の製造工程を示す図である。また、図１１は、本発明の第１の実施形態に係る液晶表示装置におけるＣＦ基板の製造方法を説明するための断面図である。また、図１２～図１４は、本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。なお、以下に示す製造方法は単なる例示であり、本発明に係る液晶表示装置１は以下に示す方法により製造されたものに限定されるものではない。
　＜ＴＦＴ基板作製工程＞
　（ガラス基板準備工程）
　まず、図９（ａ）、図１０（ａ）に示すように、支持基板として、例えば、厚さ０．７ｍｍ程度のガラス基板４０を準備する。
　（プラスチック基板形成工程）
　次いで、図９（ａ）、図１０（ａ）に示すように、ガラス基板４０上に、例えば、ポリイミド樹脂により形成されたフィルム状の可撓性を有する基板６を、例えば、２０μｍ程度の厚みで形成する。
　なお、ガラス基板４０上に、ポリイミド樹脂等の有機材料を塗布することにより、基板６を形成してもよい。
　（ベースコート層形成工程）
　次いで、図９（ａ）、図１０（ａ）に示すように、基板６上に、ＣＶＤ法等の方法により、例えば、酸化シリコン（または、窒化シリコン）からなるベースコート層９を形成する。
　（ゲート電極形成工程）
　次いで、ベースコート層９上に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図９（ｂ）、図１０（ｂ）に示すように、ゲート配線１１、ゲート電極２７、及び補助容量配線１６を形成する。
　なお、本実施形態では、ゲート電極２７を構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極２７を、５０ｎｍ～３００ｎｍの厚さで形成する構成としても良い。
　（ゲート絶縁膜形成工程）
　次いで、ゲート配線１１、ゲート電極２７、補助容量配線１６が形成された基板全体に、ＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ～５００ｎｍ程度）を成膜して、図９（ｃ）、図１０（ｃ）に示すように、ゲート配線１１、ゲート電極２７、及び補助容量配線１６を覆うようにゲート絶縁膜１２を形成する。なお、ゲート絶縁膜１２を２層の積層構造で形成する構成としても良い。
　（半導体層・ソースドレイン形成工程）
　次いで、ゲート絶縁膜１２が形成された基板全体に、プラズマＣＶＤ法により、例えば、真性アモルファスシリコン膜（厚さ２０００Å程度）、及びリンがドープされたｎ＋アモルファスシリコン膜（厚さ５００Å程度）を連続して成膜する。その後、フォトリソグラフィによりゲート電極２７上に島状にパターニングして、真性アモルファスシリコン層２３ａ及びｎ＋アモルファスシリコン層２３ｂが積層された半導体形成層を形成する。
　そして、上記半導体形成層が形成された基板全体に、スパッタリング法により、例えば、アルミニウム膜及びチタン膜などを順に成膜し、その後、フォトリソグラフィによりパターニングして、ソース配線１４、ソース電極２８及びドレイン電極２９を厚さ２０００Å程度に形成する。
　次いで、ソース電極２８及びドレイン電極２９をマスクとして上記半導体形成層のｎ＋アモルファスシリコン層２３ｂをエッチングすることにより、チャネル領域をパターニングして、図９（ｄ）に示すように、半導体層２３及びそれを備えたＴＦＴ素子１５を形成する。
　（層間絶縁膜形成工程）
　次いで、ソース電極２８及びドレイン電極２９が形成された（即ち、ＴＦＴ素子１５が形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図９（ｅ）、図１０（ｄ）に示すように、ＴＦＴ素子１５を覆う（即ち、半導体層２３、ゲート電極２７、ソース電極２８及びドレイン電極２９を覆う）層間絶縁膜１０を、例えば、厚さ２６５ｎｍ程度に形成する。
　（トレンチ溝・コンタクトホール形成工程）
　次いで、層間絶縁膜１０上に、フォトリソグラフィにより所定のパターンを有するフォトマスクを形成する。次いで、このフォトマスクを使用して、露光、現像を行い、エッチング法を使用してパターンニングを行うことにより、図９（ｆ）に示すように、層間絶縁膜１０をエッチングして、コンタクトホール３０を形成するとともに、図１０（ｅ）に示すように、層間絶縁膜１０とゲート絶縁膜１２とをエッチングして、トレンチ溝２５を形成する。
　このように、本実施形態においては、コンタクトホール形成において、従来、使用していたフォトマスクの設計変更のみで、コンタクトホール３０と同時にトレンチ溝２５を形成することができるため、製造工程を増加することなく、トレンチ溝２５を形成することができる。
　なお、ゲート絶縁膜１２及び層間絶縁膜１０を感光性樹脂（例えば、アクリル系の感光性樹脂）で形成するとともに、フォトマスクとして、ハーフトーンマスク又はグレートーンマスクを使用し、露光処理（ハーフトーン露光処理又はグレートーン露光処理）することにより、感光性樹脂に対して照射される露光量を制御して、トレンチ溝２５を形成してもよい。また、ゲート絶縁膜１２と層間絶縁膜１０に対して、凸状の金型等を押し当てることにより、トレンチ溝２５を形成することもできる。
　（画素電極形成工程）
　次いで、層間絶縁膜１０が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ～２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図９（ｆ）、図１０（ｅ）に示すように、画素電極１９を形成する。
　この際、図９（ｆ）、図１０（ｅ）に示すように、画素電極１９は、トレンチ溝２５、及びコンタクトホール３０の表面を覆うように、層間絶縁膜１０及びゲート絶縁膜１２の表面上に形成される。
　そして、基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜２０を形成する。次いで、基板全体に、例えば、フォトリソグラフィー法を使用して、アクリル系の感光性樹脂からなるフォトスペーサを形成する。
　以上のようにして、基板６上に、ＴＦＴ素子１５やトレンチ溝２５等を備えた表示素子層７が形成されたＴＦＴ基板２を作製することができる。
　＜ＣＦ基板作製工程＞
　まず、図１１に示すように、支持基板として、例えば、厚さ０．７ｍｍ程度のガラス基板４２を準備する。次いで、図１１に示すように、ガラス基板４２上に、例えば、ポリイミド樹脂により形成されたフィルム状の可撓性を有する基板８を、例えば、２０μｍ程度の厚みで形成する。
　次いで、基板８上に、着色層３９及びブラックマトリクス３６を備えたカラーフィルター４８を形成するとともに、共通電極２４等をパターニングして、ＣＦ素子層２２を形成する。その後、基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜２６を形成することにより、表示領域Ｄを構成するＣＦ基板３を作製する。
　＜ＴＦＴ基板・ＣＦ基板貼り合わせ工程＞
　まず、例えば、ディスペンサを用いて、ＣＦ基板３に、紫外線硬化及び熱硬化併用型樹脂等により構成されたシール材５を枠状に描画する。
　次いで、上記シール材５が描画されたＣＦ基板３におけるシール材５の内側の領域に液晶層４を形成する液晶材料を滴下する。
　さらに、上記液晶材料が滴下されたＣＦ基板３と、ＴＦＴ基板２とを、減圧下で貼り合わせる。
　次いで、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。次いで、上記貼合体に挟持されたシール材５にＵＶ光を照射した後に、その貼合体を加熱することによりシール材５を硬化させ、図１２に示すように、ＴＦＴ基板２とＣＦ基板３とが貼り合わされた貼り合わせ体を作製する。
　＜ガラス板剥離工程＞
　次いで、図１３に示すように、ガラス基板４０側からレーザ光（図１３における矢印）を照射することにより、ガラス基板４０を剥離させる。ここで、ガラス基板４０の除去は、レーザ光照射による剥離でなくても良い。例えば、研磨やエッチング装置を用いてガラス基板４０を除去しても良い。
　次いで、図１４に示すように、ガラス基板４２側からレーザ光（図１４における矢印）を照射することにより、ガラス基板４２を剥離させる。ここで、ガラス基板４２の除去は、上述のガラス基板４０の場合と同様に、レーザ光照射による剥離でなくても良い。例えば、研磨やエッチング装置を用いてガラス基板４２を除去しても良い。
　そして、偏光板（不図示）及びバックライトユニット（不図示）を設けて、図２に示す液晶表示装置１が完成する。
　以上に説明した本実施形態においては、以下の効果を得ることができる。
　（１）本実施形態においては、表示素子層７において、ＴＦＴ素子１５及び配線（ゲート配線１１とソース配線１４）に近接してトレンチ溝２５を設ける構成としている。従って、外力がＴＦＴ基板２に作用した場合であっても、ストレスに強いトレンチ溝２５の部分でＴＦＴ基板２が屈曲することになるため、トレンチ溝２５に応力が集中することになる。従って、ストレスに弱い配線（ゲート配線１１とソース配線１４）やＴＦＴ素子１５への応力の集中を回避することができるため、屈曲に起因する配線の断線や、ＴＦＴ素子１５の破損を抑制するこができる。その結果、ＴＦＴ基板２の歩留まりを向上することができる。
　（２）本実施形態においては、トレンチ溝２５を複数設ける構成としている。従って、ストレスに弱い配線やＴＦＴ素子１５への応力の集中を一層回避することができるため、屈曲に起因する配線の断線や、ＴＦＴ素子１５の破損を一層抑制するこができる。
　（３）本実施形態においては、トレンチ溝２５が、ゲート配線１１とソース配線１４に沿って形成されている。従って、特に、ゲート配線１１とソース配線１４への応力の集中を一層回避することができるため、屈曲に起因するゲート配線１１とソース配線１４の断線を一層抑制するこができる。
　（４）本実施形態においては、トレンチ溝２５を、複数の画素Ｅの各々の周縁に設ける構成としている。従って、画像表示への影響を考慮することなく、トレンチ溝２５を設けることが可能になる。
　（５）本実施形態においては、トレンチ溝２５を、絶縁膜（即ち、ゲート絶縁膜１２と層間絶縁膜１０）に形成する構成としている。従って、簡単なトレンチ形成により、ストレスに強いデバイスを提供することが可能になる。
　（第２の実施形態）
　次に、本発明の第２の実施形態について説明する。図１５は、本発明の第２の実施形態に係るＴＦＴ基板に形成されたトレンチ溝を示す断面図である。なお、上記第１の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。また、液晶表示装置の全体構成については、上述の第１の実施形態において説明したものと同様であるため、ここでは詳しい説明を省略する。
　上記実施形態においては、図７に示すように、ゲート絶縁膜１２及び層間絶縁膜１０にトレンチ溝２５を形成する構成としたが、本実施形態においては、図１５に示すように、基板６、ゲート絶縁膜１２及び層間絶縁膜１０にトレンチ溝３８を形成する点に特徴がある。
　そして、このような構成により、上述のトレンチ溝２５に比し、トレンチ溝３８の深さが大きくなるため、機械的なストレス等の外力がＴＦＴ基板２に作用した場合に、ストレスに強いトレンチ溝３８の部分で液晶表示装置１が屈曲し易くなり、トレンチ溝３８に、より一層応力が集中することになる。従って、ストレスに弱い、ゲート配線１１とソース配線１４の交差部分３３やＴＦＴ素子１５におけるソース電極２８やドレイン電極の段差部分３４への応力の集中をより一層回避することができるため、屈曲に起因する配線の断線や、ＴＦＴ素子１５の破損をより一層抑制するこができる。
　次に、本実施形態に係る液晶表示装置１の製造方法について説明する。図１６は、本発明の第２の実施形態に係るトレンチ溝の製造工程を示す図である。なお、ＴＦＴ素子の製造工程、ＣＦ基板作製工程、及びＴＦＴ基板・ＣＦ基板貼り合わせ工程については、上述の第１の実施形態において説明したものと同様であるため、ここでは詳しい説明を省略する。
　（ガラス基板準備工程）
　まず、図１６（ａ）に示すように、支持基板として、例えば、厚さ０．７ｍｍ程度のガラス基板４０を準備する。
　（プラスチック基板形成工程）
　次いで、図１６（ａ）に示すように、ガラス基板４０上に、例えば、ポリイミド樹脂により形成されたフィルム状の可撓性を有する基板６を、例えば、２０μｍ程度の厚みで形成する。
　（溝形成工程）
　次いで、基板６上に、フォトリソグラフィによりフォトレジストを形成し、このフォトレジストをアッシングして、フォトレジストのトレンチ溝に相当する部分を除去する。そして、このフォトレジストをフォトマスクとして、エッチング法を使用してパターンニングを行うことにより、図１６（ｂ）に示すように、基板６に、トレンチ溝３８の一部となる溝３７を形成する。
　次いで、上述の第１の実施形態と同様にして、図１６（ｃ）に示すように、ベースコート層９、ゲート配線１１、ゲート絶縁膜１２、及び層間絶縁膜１０を形成する。なお、図１６（ｃ）に示すように、ベースコート層９は、溝３７の表面を覆うように、基板６の表面上に形成される。
　（トレンチ溝・コンタクトホール形成工程）
　次いで、上述の第１の実施形態と同様に、フォトリソグラフィにより所定のパターンを有するフォトマスクを形成し、このフォトマスクを使用して、露光、現像を行い、エッチング法を使用してパターンニングを行うことにより、図１６（ｄ）に示すように、層間絶縁膜１０とゲート絶縁膜１２とをエッチングして、トレンチ溝３８を形成する。
　なお、この際、上述の第１の実施形態と同様に、層間絶縁膜１０がエッチングされて、コンタクトホール３０が形成される。
　次いで、上述の第１の実施形態と同様にして、画素電極１９を形成するとともに、配向膜２０及びスペーサを形成することにより、基板６上に表示素子層７が形成されたＴＦＴ基板２を作製することができる。
　以上に説明した本実施形態においては、上述の（１）～（４）の効果に加えて、以下の効果を得ることができる。
　（６）本実施形態においては、トレンチ溝３８を、基板６と絶縁膜（即ち、ゲート絶縁膜１２と層間絶縁膜１０）に形成する構成としている。従って、簡単な構成で、ストレスに強いトレンチ溝３８を形成することが可能になる。また、深さの大きなトレンチ溝３８を形成することができるため、トレンチ溝３８の部分でＴＦＴ基板２が屈曲し易くなり、トレンチ溝３８に、より一層応力を集中させることができる。従って、ストレスに弱い配線やＴＦＴ素子１５への応力の集中を、より一層回避することができるため、屈曲に起因する配線の断線や、ＴＦＴ素子１５の破損をより一層抑制するこができる。
　なお、上記実施形態は以下のように変更しても良い。
　上記第１の実施形態においては、ゲート絶縁膜１２と層間絶縁膜１０にトレンチ溝２５を形成する構成としたが、例えば、上層の層間絶縁膜１０にのみトレンチ溝を形成する構成としてもよい。
　また、上述のトレンチ溝２５，３８を補助容量配線１６に近接して設ける構成としてもよい。
　また、上記実施形態においては、表示装置としてＬＣＤ（liquid crystal display；液晶表示ディスプレイ）に係るものについて示したが、表示装置としては、これに限定されず、フレキシブル性を有する基板上に、ＴＦＴ素子や配線が形成された表示素子層を有する表示装置用基板を備えたものであればどのような表示装置であっても良い。
　例えば、有機ＥＬ（organic electro luminescence）、電気泳動（electrophoretic）、ＰＤ（plasma display；プラズマディスプレイ）、ＰＡＬＣ（plasma addressed liquid crystal display；プラズマアドレス液晶ディスプレイ）、無機ＥＬ（inorganic electro luminescence）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又はＳＥＤ（surface-conduction electron-emitter display；表面電界ディスプレイ）等に係る表示装置であってもよい。
　また、上記実施形態においては、半導体層２３として、アモルファスシリコンからなるものを例に挙げて説明したが、例えば、ポリシリコン、連続粒界結晶（ＣＧ）シリコンからなる半導体層を使用する構成としてもよい。また、半導体層として、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体層を使用する構成としてもよい。
　以上説明したように、本発明は、プラスチック基板を備えた表示装置用基板及びそれを備えた表示装置に、特に、有用である。
　１　　液晶表示装置（表示装置）
　２　　ＴＦＴ基板（表示装置用基板）
　３　　ＣＦ基板
　４　　液晶層
　６　　基板
　７　　表示素子層
　８　　基板
　１０　　層間絶縁膜（絶縁膜）
　１１　　ゲート配線（配線）
　１２　　ゲート絶縁膜（絶縁膜）
　１４　　ソース配線（配線）
　１５　　ＴＦＴ素子（スイッチング素子）
　１６　　補助容量配線
　１９　　画素電極
　２２　　ＣＦ素子層
　２３　　半導体層
　２４　　共通電極
　２５　　トレンチ溝
　２７　　ゲート電極
　２８　　ソース電極
　２９　　ドレイン電極
　３０　　コンタクトホール
　３３　　ゲート配線とソース配線の交差部分
　３４　　ＴＦＴ素子における段差部分
　３５　　液晶表示素子（表示素子）
　３８　　トレンチ溝
　４０　　ガラス基板
　４２　　ガラス基板
　４８　　カラーフィルター

Claims (10)

  1. 　可撓性を有する基板と、
    　前記基板上に形成され、スイッチング素子と配線とを有する表示素子層と、
    　前記スイッチング素子及び前記配線に近接して設けられたトレンチ溝と
    　を備えることを特徴とする表示装置用基板。
  2. 　前記トレンチ溝が複数設けられていることを特徴とする請求項１に記載の表示装置用基板。
  3. 　前記トレンチ溝が、前記配線に沿って形成されていることを特徴とする請求項１または請求項２に記載の表示装置用基板。
  4. 　マトリクス状に配列された複数の画素を更に備え、
    　前記トレンチ溝は、前記複数の画素の各々の周縁に設けられていることを特徴とする請求項１～請求項３のいずれか１項に記載の表示装置用基板。
  5. 　前記表示素子層は、前記スイッチング素子及び前記配線を覆う絶縁膜を有しており、前記トレンチ溝は、前記絶縁膜に形成されていることを特徴とする請求項１～請求項４のいずれか１項に記載の表示装置用基板。
  6. 　前記表示素子層は、前記スイッチング素子及び前記配線を覆う絶縁膜を有しており、前記トレンチ溝は、前記基板と前記絶縁膜に形成されていることを特徴とする請求項１～請求項４のいずれか１項に記載の表示装置用基板。
  7. 　前記配線は、前記基板上に互いに平行に延設された複数のゲート配線と、前記複数のゲート配線の各々と直交する方向に互いに平行に延設された複数のソース配線であり、前記スイッチング素子は、前記ゲート配線及び前記ソース配線の交差部分毎に設けられていることを特徴とする請求項１～請求項６のいずれか１項に記載の表示装置用基板。
  8. 　前記スイッチング素子が、ＴＦＴ素子であることを特徴とする請求項１～請求項７のいずれか１項に記載の表示装置用基板。
  9. 　請求項１～請求項８のいずれか１項に記載の前記表示装置用基板と、
    　前記表示装置用基板上に形成された表示素子と
    　を備えることを特徴とする表示装置。
  10. 　前記表示素子が液晶表示素子であることを特徴とする請求項９に記載の表示装置。
PCT/JP2012/003399 2011-05-31 2012-05-24 表示装置用基板およびそれを備えた表示装置 Ceased WO2012164882A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011122433 2011-05-31
JP2011-122433 2011-05-31

Publications (1)

Publication Number Publication Date
WO2012164882A1 true WO2012164882A1 (ja) 2012-12-06

Family

ID=47258759

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/003399 Ceased WO2012164882A1 (ja) 2011-05-31 2012-05-24 表示装置用基板およびそれを備えた表示装置

Country Status (1)

Country Link
WO (1) WO2012164882A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002177A (ja) * 2013-06-17 2015-01-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． アレイ基板及びこれを含む有機発光表示装置
CN104297959A (zh) * 2014-10-17 2015-01-21 深圳市华星光电技术有限公司 液晶显示器
KR20150037159A (ko) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
WO2017130950A1 (ja) * 2016-01-29 2017-08-03 株式会社オルタステクノロジー 液晶表示装置及びその製造方法
JP2018518043A (ja) * 2015-04-13 2018-07-05 ロイヨール コーポレーション 可撓性基板の支持及び取り外し
CN108461393A (zh) * 2018-05-07 2018-08-28 京东方科技集团股份有限公司 显示基板的制备方法、显示基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519866A (ja) * 2001-04-03 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ フレキシブルな基板を有するマトリクスアレイデバイス
JP2004531753A (ja) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッド 可撓性表示装置
JP2006270077A (ja) * 2005-02-25 2006-10-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008542834A (ja) * 2005-05-31 2008-11-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 柔軟なディスプレイデバイス
JP2010072380A (ja) * 2008-09-19 2010-04-02 Hitachi Displays Ltd 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004531753A (ja) * 2001-02-16 2004-10-14 イグニス イノベーション インコーポレーテッド 可撓性表示装置
JP2004519866A (ja) * 2001-04-03 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ フレキシブルな基板を有するマトリクスアレイデバイス
JP2006270077A (ja) * 2005-02-25 2006-10-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008542834A (ja) * 2005-05-31 2008-11-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 柔軟なディスプレイデバイス
JP2010072380A (ja) * 2008-09-19 2010-04-02 Hitachi Displays Ltd 表示装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264408B2 (en) 2013-06-17 2022-03-01 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
US11916087B2 (en) 2013-06-17 2024-02-27 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
EP2816604A3 (en) * 2013-06-17 2015-03-11 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
JP2015002177A (ja) * 2013-06-17 2015-01-05 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． アレイ基板及びこれを含む有機発光表示装置
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
CN109378319B (zh) * 2013-06-17 2023-10-24 三星显示有限公司 阵列衬底
CN109378319A (zh) * 2013-06-17 2019-02-22 三星显示有限公司 阵列衬底
EP3879581A1 (en) * 2013-06-17 2021-09-15 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
US10553619B2 (en) 2013-06-17 2020-02-04 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
KR20150037159A (ko) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
CN104518000A (zh) * 2013-09-30 2015-04-15 乐金显示有限公司 柔性显示设备及其制造方法
CN104518000B (zh) * 2013-09-30 2017-07-11 乐金显示有限公司 柔性显示设备及其制造方法
KR102052686B1 (ko) 2013-09-30 2019-12-05 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
WO2016058260A1 (zh) * 2014-10-17 2016-04-21 深圳市华星光电技术有限公司 液晶显示器
CN104297959B (zh) * 2014-10-17 2018-08-07 深圳市华星光电技术有限公司 液晶显示器
CN104297959A (zh) * 2014-10-17 2015-01-21 深圳市华星光电技术有限公司 液晶显示器
US10529924B2 (en) 2015-04-13 2020-01-07 Shenzhen Royole Technologies Co. Ltd. Support and detachment of flexible substrates
JP2018518043A (ja) * 2015-04-13 2018-07-05 ロイヨール コーポレーション 可撓性基板の支持及び取り外し
CN108496110A (zh) * 2016-01-29 2018-09-04 奥特司科技株式会社 液晶显示装置及其制造方法
JP2017134329A (ja) * 2016-01-29 2017-08-03 株式会社 オルタステクノロジー 液晶表示装置及びその製造方法
WO2017130950A1 (ja) * 2016-01-29 2017-08-03 株式会社オルタステクノロジー 液晶表示装置及びその製造方法
CN108461393A (zh) * 2018-05-07 2018-08-28 京东方科技集团股份有限公司 显示基板的制备方法、显示基板及显示装置
CN108461393B (zh) * 2018-05-07 2021-03-16 京东方科技集团股份有限公司 显示基板的制备方法、显示基板及显示装置

Similar Documents

Publication Publication Date Title
JP5095865B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
CN100562989C (zh) 液晶显示器件及其制造方法
CN102667597B (zh) 有源矩阵基板和显示装置
WO2012063436A1 (ja) 表示装置用基板及びその製造方法、表示装置
WO2011004521A1 (ja) 表示パネル
WO2012164882A1 (ja) 表示装置用基板およびそれを備えた表示装置
JP2009042292A (ja) 液晶表示装置
KR20110040222A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
WO2013171989A1 (ja) アレイ基板及びそれを備えた液晶表示パネル
US9224824B2 (en) Display device substrate and display device equipped with same
KR20130015245A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
US20120081273A1 (en) Pixel structure, pixel array and display panel
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
US20120069260A1 (en) Active matrix substrate, liquid crystal display device including the same, and method for fabricating active matrix substrate
CN100485470C (zh) 液晶显示器及其制造方法
KR102084397B1 (ko) 액정표시장치의 제조방법
WO2012049824A1 (ja) 薄膜トランジスタ基板及びそれを用いた表示装置
WO2012077586A1 (ja) 液晶表示パネル用アレイ基板
WO2010079706A1 (ja) 液晶パネル用アレイ基板と該基板を備える液晶表示装置
US20130071792A1 (en) Method for fabricating liquid crystal display device
WO2013014885A1 (ja) アクティブマトリクス基板及びそれを備えた液晶表示パネル
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
CN101383380A (zh) 薄膜二极管、双重扫描二极管阵列基板以及液晶显示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12793028

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12793028

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP