WO2013013959A2 - Hochvolttransistorbauelement und herstellungsverfahren - Google Patents

Hochvolttransistorbauelement und herstellungsverfahren Download PDF

Info

Publication number
WO2013013959A2
WO2013013959A2 PCT/EP2012/063282 EP2012063282W WO2013013959A2 WO 2013013959 A2 WO2013013959 A2 WO 2013013959A2 EP 2012063282 W EP2012063282 W EP 2012063282W WO 2013013959 A2 WO2013013959 A2 WO 2013013959A2
Authority
WO
WIPO (PCT)
Prior art keywords
region
type
epitaxial layer
semiconductor substrate
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2012/063282
Other languages
English (en)
French (fr)
Other versions
WO2013013959A3 (de
Inventor
Martin Knaipp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Ams AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams AG filed Critical Ams AG
Priority to US14/234,364 priority Critical patent/US9685437B2/en
Publication of WO2013013959A2 publication Critical patent/WO2013013959A2/de
Publication of WO2013013959A3 publication Critical patent/WO2013013959A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0156—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS

Definitions

  • the present invention relates to a transistor device for high voltage applications and modular construction.
  • semiconductor substrates are used, which are provided with an epitaxial layer.
  • the semiconducting ⁇ tersubstrate usually have a resistance that is adjusted by a corresponding basic doping and satisfies the required dielectric strength.
  • substrates with a resistance of typically 10 ⁇ cm to 30 ⁇ cm.
  • high-voltage transistors with voltages of 600 V to 700 V needs to 300 ⁇ cm to 400 ⁇ cm substrate resistance ⁇ . If high-voltage transistors are integrated with low-voltage transistors, the properties of the low-voltage transistors resulting from a substrate resistance of 10 ⁇ cm to 30 ⁇ cm should as far as possible not be changed.
  • the object of the present invention is to provide a transistor component for applications in the ultra-high-voltage range (in the typical voltage range up to 700 V), which is suitable for modular use with conventional high-voltage and / or low-voltage transistors (in the typical voltage range up to 100 V).
  • This object is achieved the high voltage transistor device having the features of claim 1 and with the herstel ⁇ averaging method with the features of claim 8. From ⁇ designs result from the dependent claims.
  • the high-voltage transistor device has a p-type semi-conductor substrate ⁇ , which is provided with a p-type epitaxial layer. In the epitaxial layer, there are a well of a first conductivity type and a body region of a second conductivity type opposite to the first conductivity type.
  • a source region of the first conductivity type is arranged, and in the well, a drain region of the first conductivity type is arranged.
  • a channel region is located in the body region between the well and the source region.
  • a gate electrode is disposed over the channel region ⁇ .
  • a deep body region of the second conductivity type is present in the semiconductor substrate and in the epitaxial layer. Adjacent to the deep body region, semiconductor material of the second conductivity type is present in the semiconductor substrate and the epitaxial layer.
  • the deep body region has a higher dopant concentration than the adjacent half ⁇ semiconductor material of the second conductivity type.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • another high-voltage transistor is present, which is formed with a p-type well in the epitaxial layer over an n-type body well, an n-type body region in the epitaxial layer, a p-type source Region in the body region, a p-type drain region in the p-type well, another channel region located in the n-type body region between the p-type well and the p-type source region - Is net, and another gate electrode, which is arranged over the wei ⁇ nic channel region.
  • An n-type sinker vane region is located below the p-type source region and the further channel region in the semiconductor region.
  • the n-type sinker well region has a higher dopant concentration than the n-type body well.
  • the sinker well region continues the n-type body region downwards with increasing dopant concentration toward the semiconductor substrate and electrically conductively connects the n-type body region to the body well.
  • the first conductivity type is p-type and the second conductivity type is n-type
  • the well is disposed over an n-type body well
  • the deep body region is an n-type sinker well region including the body region increasing dopant concentration continues into the semiconductor substrate and electrically conductively connects to the body well.
  • the semiconductor substrate has a dopant concentration of less than 5 ⁇ 10 13 cm -3 in regions, and the deep body region has a dopant concentration with a maximum value of at least 5 ⁇ 10 14 cm -3 .
  • the epitaxy ⁇ layer a first partial layer with a maximum within this first sub-layer first dopant concentration and a second partial layer with a maximum within these two ⁇ th layer second dopant concentration, and said first dopant concentration is lower than the second impurity concentration.
  • the gate electrode is electrically conductively connected to a field plate, and the field plate is at least partially over the Pan arranged circuit board extended.
  • This exporting ⁇ insurance for the field plate may be extended in particular by Minim ⁇ least two circuit boards that belong to at least two different metallization.
  • a p-type epitaxial layer is Herge ⁇ situated on a p-type semiconductor substrate and the epitaxial layer in a Hochvolttransis ⁇ gate having a source region, a drain region and a channel region is produced.
  • implantation of n-type or p-type dopant into the semiconductor substrate is performed to produce a deep body region provided below the source region and the channel region.
  • the epitaxial layer is fabricated to have a higher dopant concentration at a distance from the semiconductor substrate than at the semiconductor substrate, that is, at a region adjacent to the semiconductor substrate.
  • the Epita ⁇ xie slaughter is prepared by adding a p-type doped first partial layer is grown on the semiconductor substrate and is grown on the first partial layer has a higher p-type doped two ⁇ th sublayers.
  • the implantation of the deep body region is performed for p-conduction, and with this implantation, a substrate compensation region is produced, which is recessed below the drain region.
  • the semiconductor substrate has a dopant concentration of less than 5x10 cm
  • the implantation of the deep body area is carried out with boron at a dose in the range from lxlO 12 cm -2 to 5xl0 12 cm -2 .
  • the implantation of the deep body region for n-conduction is undertaken, and with this implantation a sinker well region is provided, which is provided below the source region and the channel region.
  • a further implantation of doping material ⁇ for n-type conduction is carried out for producing a body-well below the drain region. By means of a diffusion of the dopant, the body well is electrically connected to the channel region.
  • the semiconductor substrate has a dopant concentration of less than 5 ⁇ 10 13 cm -3
  • the implantation of the body well is carried out with phosphorus or arsenic at a dose in the range from 5 ⁇ 10 11 cm -2 to 5 ⁇ 10 12 cm -2
  • the implantation of the sinker tub area is carried out with phosphorus or arsenic at a dose in the range of 5xl0 13 cm -2 to 5xl0 14 cm -2 .
  • FIG. 1 shows a cross section through an exemplary embodiment of an NMOS of the high-voltage transistor component.
  • FIG. 2 shows a cross section through an exemplary embodiment of a PMOS of the high-voltage transistor component.
  • 3 shows a schematic cross section of a substrate Anord ⁇ voltage compensation region.
  • FIG. 4 shows a schematic plan view of an exemplary embodiment according to FIG. 3.
  • FIG. 5 shows a diagram of the dopant concentration in the substrate and the epitaxial layer before diffusion of the dopant.
  • FIG. 6 shows a diagram of the doping concentration in the substrate and the epitaxial layer after a devisflä-near ⁇ further implantation and diffusion of the dopant.
  • an epitaxial ⁇ layer 2 is grown, which in this embodiment comprises a first sub-layer 2 'and a second sub-layer 2''.
  • the semiconductor substrate 1 and the epitaxial layer 2 are p-type doped.
  • the semiconductor substrate 1 has a dopant concentration of typically, for example, 3 ⁇ 10 13 cm -3 , which corresponds to a resistance of approximately 400 ⁇ cm.
  • the first partial layer 2 ' can have approximately the same dopant concentration, for example boron atoms.
  • the second part of layer 2 '' preferably has a substantially higher doping ⁇ concentration of typically about 7xl0 14 cm -3, which corresponds to a resistance of about 20 ⁇ cm.
  • the partial layers 2 ', 2 may have typical thicknesses of approximately 5 ⁇ m each.
  • An n-well 3 is formed in the epitaxial layer 2 and provided for a drain region and a drift path of the transistor.
  • the lower limit 13 of the n-well 3 is located below the boundary 12 'between the sub-layers 2', 2 '', but may be above the lower limit 12 of the epitaxial layer 2.
  • the depth of the n-well 3 thus comprises at least the layer thickness of the higher-doped second partial layer 2 ''. For example, if the second sub-layer 2 "is 5 ⁇ m thick, the N-well 3 may be about 6 ⁇ m deep.
  • the lower-doped first partial layer 2 ' is intended to form the pn junction at the lower limit 13 of the n-well 3 as flat as possible.
  • Outside the n-well 3 is located at the top 12 '' of the epitaxial layer 2, a p-type body region 4, in which a p-type body contact region 17 and an n-conducting source region 5 are.
  • An n-type drain region 6 is formed in the n-well 3.
  • the body contact region 17, the source region 5 and drain region 6 preferably have dopant concentrations necessary for forming a low-resistance metal-semiconductor contact a deviseiti ⁇ gen body terminal 14, a top-side source terminal 15 and a top-side drain Terminal 16 are sufficiently high.
  • the gate electrode 8 may be a field plate 9, which is present at least over a portion of the drift path vorgese ⁇ Henen region of the n-well 3 may be electrically conductively connected.
  • the gate electrode 8, the field plate 9, the body terminal 14, the source terminal 15 and the drain terminal 16 may be arranged in a dielectric 10.
  • the field plate 9 is expanded by printed circuit boards 21, 22, which preferably belong to at least two different metallization levels and are electrically conductively connected to the field plate 9 by plated-through holes 23, which are guided through the dielectric 10.
  • the printed circuit boards 21, 22 may be present over differently sized regions of the n-well 3, as shown in FIG. 1 as an example.
  • the dopant concentration of the deep body Area 11 has an outwardly sloping Pro ⁇ fil without sharp boundary.
  • the expansion of the low body- region 11 may vary according to the demands placed on the component to ⁇ requirements and preferably extends under the side edge of the n-well 3, corresponding to about the circumscribed in the figure 1 with a dashed line area.
  • the semiconductor substrate 1 may have a Dotierstoffkon ⁇ concentration of less than 5xl0 13 cm -3 in some areas.
  • the deep body region 11 in this case preferably has a animal substance concentration with a maximum value of at least 5xl0 14 cm -3 .
  • the deep body region 11 can be produced by implanting dopant, for example boron, into the semiconductor substrate 1 before the epitaxial layer 2 is grown.
  • the implantation dose is in the range of 1 ⁇ 10 12 cm -2 to 5 ⁇ 10 12 cm -2 .
  • the deep body region 11 extends up into the epitaxial layer 2 towards a ⁇ , preferably only in the first partial layer 2 '.
  • the dopant concentrations at points A, B and C shown in FIG. 1 are typically about 5 ⁇ 10 13 cm -3 , 1 ⁇ 10 15 cm -3 and 4 ⁇ 10 14 cm -3, respectively. Because of the deep
  • the resistance of the semiconductor substrate 1 below the channel region 7 is reduced to the n-well 3.
  • the aim is to improve the conditions for a breakdown of the transistor with breakdown voltages in the range of several hundred volts by the electric field is moved to the drain ⁇ stronger to the drain.
  • the implantation of the deep body region 11 preferably also has the function of producing a large area, if required, substrate compensation region which may be provided at the lower limit 12 of the epitaxial layer 2 wherever integrated with transistors for which a conventional lower substrate resistance is desired , This will be explained in more detail below with reference to FIGS. 3 and 4. 2 shows a high-voltage PMOS transistor which can be integrated together with the high-voltage NMOS transistor according to FIG. 1 in the high-voltage transistor component.
  • a p-well 3a is formed over the body well 18a, which includes a p-type drain region 6a and a drift region of the PMOS transistor.
  • the lower boundary 13a of the p-well 3a may be located below the boundary 12 'between the sub-layers 2', 2 '' of the epitaxial layer 2, but must be above the lower limit 12 of the epitaxial layer 2. For example, if the second sub-layer 2 "is 5 ⁇ m thick, the p-well 3a may be about 6 ⁇ m deep.
  • An n-type body region 4a is located at the top 12 "of the epitaxial layer 2 outside the p-well 3a.
  • the lower limit 19a of the n-type body-well 18a is within the semiconductor substrate 1 below the unte ⁇ ren limit 12 of the epitaxial layer 2.
  • the body trough 18a should be formed as far as possible below the upper surface 12 "of the epitaxial layer 2.
  • an n-type body contact region 17 a and a p-type source region 5 a are arranged.
  • the body contact region 17a, the source region 5a and the drain region 6a preferably have dopant concentrations, the upper-side rela ⁇ hung as to form a low-resistance metal-semiconductor contact to a top-side Body- terminal 14a, a top-side source terminal 15a of a Drain terminal 16a are sufficiently high.
  • a gate electrode 8a is arranged between the source region 5a and the p-well 3a.
  • the gate electrode 8a can be connected to a field plate 9a, which is present at least over a portion of the provided as a drift ⁇ range region of the p-well 3a, be electrically connected.
  • the gate electrode 8a, the field plate 9a, the body terminal 14a, the source terminal 15a, and the drain terminal 16a may be disposed in the dielectric 10.
  • Lei ⁇ terplatten 21a, 22a be present include preferably at least two different metallization and by means of plated-through holes 23a, which are guided by the dielectric 10, electrically connected to the field plate 9a are connected.
  • the printed circuit boards 21a, 22a can be present over differently sized regions of the p-well 3a, as shown in FIG. 2 as an example.
  • An n-type sinker well region IIa which has a higher dopant concentration than the surrounding semiconductor material, is located in the semiconductor substrate 1 and in the epitaxial layer 2 below the body contact region 17a and the source region 5a.
  • the semiconductor substrate 1 may have a dopant concentration of less than 5 ⁇ 10 13 cm -3 in some areas.
  • the sinker well region IIa preferably has a dopant concentration with a maximum value of at least 5 ⁇ 10 14 cm -3 or, in further exemplary embodiments, of at least 10 ⁇ 16 cm -3 .
  • the dopant concentration of Sinkerwannen Schemees IIa has a sloping outwardly without sharp profile Be ⁇ limitation.
  • the extent of the sinker trough region IIa can vary in accordance with the requirements placed on the component and preferably extends below the lateral edge of the p-trough 3a, corresponding approximately to the area delimited by a dashed line in FIG.
  • the sinker well region IIa may be fabricated into the semiconductor substrate 1 by implantation of n-type dopant, such as phosphorus or arsenic, before the epitaxial growth layer 2 is grown.
  • the implantation dose is in the range of 5 ⁇ 10 13 cm -2 to 5 ⁇ 10 14 cm -2 .
  • the implantation of the body well 18a in this case also takes place with phosphorus or arsenic, in typical embodiments with a dose in the range of ⁇ 11 cm -2 to 5xl0 12 cm -2 .
  • the Sinkerwannen Scheme IIa is subsequently enlarged by means of a diffusion of the implanted dopant, so it to the taxi Epi ⁇ e-coating 2 extends itself.
  • a low-impedance body connection can be realized from the top side of the component by a portion of the implantation provided for the n-well 3 of the NMOS transistor and from below through the sinker well region IIa.
  • the sinker well region IIa is also suitable for improving the properties of the channel-side region of the drift path in the p-well 3a, in particular with regard to the distribution of the electric field.
  • the sinker well region IIa of the PMOS transistor fulfills similar functions with respect to the improvement of the transistor properties as the deep body region 11 of the NMOS transistor according to FIG. 1.
  • the PMOS transistor is preferably provided with a further p-implantation in the drift path.
  • This Implanta ⁇ tion can be carried out immediately prior to the diffusion of the provided for the n-conductivity type dopant of the n-well 3 and n-type body region 4a.
  • the PMOS transistor by means of diffusion of the dopant n-conducting body trough 18a generated. This is to allow a high voltage below the drain when the drain terminal 16a and the substrate are at low potential (V ss ) while the body terminal 14a and the source terminal 15a are at high potential (V DD ).
  • FIG. 3 shows a schematic cross section through an embodiment of the high voltage transistor device comprising a substrate compensation region 11 at the boundary between the semiconductor substrate 1 and the epitaxial layer 2.
  • the sub ⁇ stratkompensations Scheme 11 is formed with the implantation of p-type conductivity, at the same time a p-type with the deep body region of an NMOS transistor according to the figure 1 can be produced.
  • the substrate compensation region 11 can be interrupted in a region D provided for ultra-high-voltage transistors. Drain regions of the ultra-high-voltage NMOS transistors can be arranged above these openings 24 of the substrate compensation region 11.
  • the substrate compensation region 11 has the function of the deep body region 11 described above with reference to FIG. 1 for these transistors.
  • the substrate compensation region 11 is present over the whole area and compensates for the high substrate resistance. In this way, the effect of a substrate with a resistance of typically 10 ⁇ cm to 30 ⁇ cm is achieved, and the properties of the commonly integrated on low-resistance substrates transistors can be reproduced in this area E.
  • FIG. 4 shows a detail of a plan view of an exemplary embodiment of the high-voltage transistor component according to FIG. 3 with integrated ultra-high-voltage NMOS transistors according to FIG. 1 without the dielectric 10.
  • the gate electrodes 8 of the NMOS transistors, the field plates 9, the body terminals 14, the source terminals 15 and the drain terminals 16 are each strip-shaped and formed parallel to each other.
  • the hidden contours of the substrate compensation region 11 are shown in dashed lines. It can be seen that the drains are respectively arranged above one of the openings 24 of the substrate compensation region 11, so that the high resistance of the semiconductor substrate 1 is there for traction .
  • the substrate compensation region 11 is provided over the whole area in the area E provided for conventional transistors.
  • FIG. 4 shows a diagram in which the dopant concentration ("conc", increasing upward in the direction of the arrow), for example the concentration of boron atoms, is greater than the distance from the upper side 12 "of the epitaxial layer 2 (" dielectric ", FIG.
  • the dopant concentration Co of the semiconductor substrate 1 (for example a basic doping) is at the lower limit 12 of the epitaxial layer 2 by the implantation of the substrate Compensation range 11 increased.
  • the dopant concentration in the epitaxial layer 2 can be adjusted, for example, during growth ("in situ"). Before the diffusion of the dopant, the dopant concentration in the first part-layer 2 'of the epitaxial layer 2 is at least approximately constant (first dopant concentration 20'). , For example, in particular according to the dopant concentration Co of the semiconductor substrate 1, and lower than the Dotierstoffkon ⁇ centering of the Substratkompensations Symposiumes 11.
  • the dopant concentration in the second sub-layer 2 '' of the epitaxial layer 2 is also at least approximately constant (second dopant concentration 20 '') and higher than the dopant concentration in the first sub-layer 2 'of the epitaxial layer 2.
  • FIG. 6 shows a diagram according to FIG. 5 after the diffusion of the dopant.
  • a near-surface implantation for p-type conduction has been introduced into the epitaxial layer 2, which there increases the dopant concentration.
  • the dashed curve shows the course of Dotierstoffkon ⁇ centering for the case that neither the implantation of the substrate compensation area 11 nor the near-surface Im ⁇ plantation are performed.
  • the dopant ' is diffused, so that now at the lower limit 12 of the epitaxial layer 2 a maximum Dotierstoffkonzentra ⁇ tion of the first partial layer 2' in the first partial layer 2 mainly in the direction from the substrate compensation area 11 is present (max first dopant concentration 20 ').
  • the dopant is predominantly in the direction of the second partial layer 2 '' in the first part ⁇ layer 2 'is diffused, and is also near the surface Implantation for p-type line has been introduced into the epitaxial layer 2, so that now a maximum Dotierstoffkon- concentration of the second sub-layer 2 '' in the vicinity of the upper surface 12 '' of the epitaxial layer 2 is present (maximum second dopant concentration 20 '').
  • the high-voltage transistor device is suitable for optimizing high-voltage NMOS transistors and high-voltage PMOS transistors in the voltage range from 200 V to 700 V. It allows very high typical breakdown voltages in the range of

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Das Hochvolttransistorbauelement weist ein p-leitendes Halbleitersubstrat (1) auf, das mit einer p-leitenden Epitaxieschicht (2) versehen ist. In der Epitaxieschicht befinden sich eine Wanne (3) und ein Body-Bereich (4). In dem Body-Bereich ist ein Source-Bereich (5) angeordnet, und in der Wanne ist ein Drain-Bereich (6) angeordnet. Ein Kanalbereich (7) befindet sich in dem Body-Bereich zwischen der Wanne und dem Source-Bereich. Eine Gate-Elektrode (8) ist über dem Kanalbereich angeordnet. Unterhalb des Source-Bereiches und des Kanalbereiches ist in dem Halbleitersubstrat und in der Epitaxieschicht ein tiefer Body-Bereich (11) vorhanden, der eine im Vergleich zu dem übrigen Halbleitersubstrat höhere Dotierstoffkonzentration aufweist.

Description

Beschreibung
HOCHVOLTTRANS I S ORBAUELEMENT UND HERSTELLUNGSVERFAHREN Die vorliegende Erfindung betrifft ein Transistorbauelement für Hochvoltanwendungen und modularen Aufbau.
Zur Herstellung von Hochvolttransistoren werden Halbleitersubstrate verwendet, die mit einer Epitaxieschicht versehen werden. Eine derartige Technik ist zum Beispiel in der Veröf¬ fentlichung ISPSD2010, Seite 93 ff. beschrieben. Die Halblei¬ tersubstrate besitzen üblicherweise einen Widerstand, der durch eine entsprechende Grunddotierung eingestellt ist und der geforderten Spannungsfestigkeit genügt. Für Niedervolt- transistoren mit moderaten Spannungen bis 100 V werden bevorzugt Substrate mit einem Widerstand von typisch 10 Ω cm bis 30 Ω cm verwendet. Für Hochvolttransistoren mit Spannungen von 600 V bis 700 V braucht man 300 Ω cm bis 400 Ω cm Substrat¬ widerstand. Wenn Hochvolttransistoren mit Niedervolttransis- toren integriert werden, sollen die aus einem Substratwiderstand von 10 Ω cm bis 30 Ω cm resultierenden Eigenschaften der Niedervolttransistoren möglichst nicht geändert werden.
Aufgabe der vorliegenden Erfindung ist es, ein Transistorbau- element für Anwendungen im Ultrahochvoltbereich (im typischen Spannungsbereich bis 700 V) anzugeben, das für modularen Einsatz mit herkömmlichen Hoch- und/oder Niedervolttransistoren (im typischen Spannungsbereich bis 100 V) geeignet ist. Diese Aufgabe wird dem Hochvolttransistorbauelement mit den Merkmalen des Anspruchs 1 beziehungsweise mit dem Herstel¬ lungsverfahren mit den Merkmalen des Anspruchs 8 gelöst. Aus¬ gestaltungen ergeben sich aus den abhängigen Ansprüchen. Das Hochvolttransistorbauelement weist ein p-leitendes Halb¬ leitersubstrat auf, das mit einer p-leitenden Epitaxieschicht versehen ist. In der Epitaxieschicht befinden sich eine Wanne eines ersten Leitungstyps und ein Body-Bereich eines dem ers- ten Leitungstyp entgegengesetzten zweiten Leitungstyps. In dem Body-Bereich ist ein Source-Bereich des ersten Leitungstyps angeordnet, und in der Wanne ist ein Drain-Bereich des ersten Leitungstyps angeordnet. Ein Kanalbereich befindet sich in dem Body-Bereich zwischen der Wanne und dem Source- Bereich. Eine Gate-Elektrode ist über dem Kanalbereich ange¬ ordnet. Unterhalb des Source-Bereiches und des Kanalbereiches ist in dem Halbleitersubstrat und in der Epitaxieschicht ein tiefer Body-Bereich des zweiten Leitungstyps vorhanden. Benachbart zu dem tiefen Body-Bereich ist in dem Halbleitersub- strat und der Epitaxieschicht Halbleitermaterial des zweiten Leitungstyps vorhanden. Der tiefe Body-Bereich weist eine höhere Dotierstoffkonzentration auf als das benachbarte Halb¬ leitermaterial des zweiten Leitungstyps. Bei Ausführungsbeispielen ist der erste Leitungstyp n-Leitung und der zweite Leitungstyp p-Leitung. Bei einem weiteren sol¬ chen Ausführungsbeispiel ist ein weiterer Hochvolttransistor vorhanden, der gebildet ist mit einer p-leitenden Wanne in der Epitaxieschicht über einer n-leitenden Body-Wanne, einem n-leitenden Body-Bereich in der Epitaxieschicht, einem p-leitenden Source-Bereich in dem Body-Bereich, einem p-leitenden Drain-Bereich in der p-leitenden Wanne, einem weiteren Kanalbereich, der in dem n-leitenden Body-Bereich zwischen der p-leitenden Wanne und dem p-leitenden Source-Bereich angeord- net ist, und einer weiteren Gate-Elektrode, die über dem wei¬ teren Kanalbereich angeordnet ist. Ein n-leitender Sinkerwan- nenbereich befindet sich unterhalb des p-leitenden Source- Bereiches und des weiteren Kanalbereiches in dem Halbleiter- Substrat und in der Epitaxieschicht, wobei der n-leitende Sinkerwannenbereich eine höhere Dotierstoffkonzentration aufweist als die n-leitende Body-Wanne . Der Sinkerwannenbereich setzt den n-leitenden Body-Bereich mit zunehmender Dotier- stoffkonzentration nach unten zu dem Halbleitersubstrat hin fort und verbindet den n-leitenden Body-Bereich elektrisch leitend mit der Body-Wanne.
Bei weiteren Ausführungsbeispielen ist der erste Leitungstyp p-Leitung und der zweite Leitungstyp n-Leitung, die Wanne ist über einer n-leitenden Body-Wanne angeordnet, und der tiefe Body-Bereich ist ein n-leitender Sinkerwannenbereich, der den Body-Bereich mit zunehmender Dotierstoffkonzentration in das Halbleitersubstrat hinein fortsetzt und mit der Body-Wanne elektrisch leitend verbindet.
Bei weiteren Ausführungsbeispielen weist das Halbleitersubstrat bereichsweise eine Dotierstoffkonzentration von weniger als 5xl013 cm-3 auf, und der tiefe Body-Bereich weist eine Dotierstoffkonzentration mit einem maximalen Wert von mindestens 5xl014 cm-3 auf.
Bei einem weiteren Ausführungsbeispiel weist die Epitaxie¬ schicht eine erste Teilschicht mit einer innerhalb dieser ersten Teilschicht maximalen ersten Dotierstoffkonzentration und eine zweite Teilschicht mit einer innerhalb dieser zwei¬ ten Teilschicht maximalen zweiten Dotierstoffkonzentration auf, und die erste Dotierstoffkonzentration ist niedriger als die zweite Dotierstoffkonzentration .
Bei einem weiteren Ausführungsbeispiel ist die Gate-Elektrode mit einer Feldplatte elektrisch leitend verbunden, und die Feldplatte ist durch mindestens eine bereichsweise über der Wanne angeordnete Leiterplatte erweitert. Bei diesem Ausfüh¬ rungsbeispiel kann die Feldplatte insbesondere durch mindes¬ tens zwei Leiterplatten, die zu mindestens zwei verschiedenen Metallisierungsebenen gehören, erweitert sein.
Bei dem Herstellungsverfahren wird auf einem p-leitenden Halbleitersubstrat eine p-leitende Epitaxieschicht herge¬ stellt, und in der Epitaxieschicht wird ein Hochvolttransis¬ tor mit einem Source-Bereich, einem Drain-Bereich und einem Kanalbereich hergestellt. Vor dem Herstellen der Epitaxieschicht wird eine Implantation von Dotierstoff für n-Leitung oder für p-Leitung in das Halbleitersubstrat vorgenommen, mit der ein unterhalb des Source-Bereiches und des Kanalbereiches vorgesehener tiefer Body-Bereich hergestellt wird. Die Epita- xieschicht wird so hergestellt, dass sie in einem Abstand von dem Halbleitersubstrat eine höhere Dotierstoffkonzentration aufweist als an dem Halbleitersubstrat, das heißt, in einem an das Halbleitersubstrat angrenzenden Bereich. Bei einem Ausführungsbeispiel des Verfahrens wird die Epita¬ xieschicht hergestellt, indem auf das Halbleitersubstrat eine p-leitend dotierte erste Teilschicht aufgewachsen wird und auf die erste Teilschicht eine höher p-leitend dotierte zwei¬ te Teilschicht aufgewachsen wird.
Bei einem weiteren Ausführungsbeispiel des Verfahrens wird die Implantation des tiefen Body-Bereiches für p-Leitung vorgenommen, und mit dieser Implantation wird ein Substratkompensationsbereich hergestellt, der unterhalb des Drain- Bereiches ausgespart ist.
Bei einem weiteren Ausführungsbeispiel des Verfahrens weist das Halbleitersubstrat eine Dotierstoffkonzentration von we- niger als 5x10 cm auf, und die Implantation des tiefen Body-Bereiches wird mit Bor mit einer Dosis im Bereich von lxlO12 cm-2 bis 5xl012 cm-2 vorgenommen. Bei einem weiteren Ausführungsbeispiel des Verfahrens wird die Implantation des tiefen Body-Bereiches für n-Leitung vorgenommen, und mit dieser Implantation wird ein Sinkerwannen- bereich hergestellt, der unterhalb des Source-Bereiches und des Kanalbereiches vorgesehen ist. Vor dem Herstellen der Epitaxieschicht wird eine weitere Implantation von Dotier¬ stoff für n-Leitung zur Herstellung einer Body-Wanne unterhalb des Drain-Bereiches vorgenommen. Mittels einer Diffusion des Dotierstoffes wird die Body-Wanne mit dem Kanalbereich elektrisch leitend verbunden.
Bei weiteren Ausführungsbeispielen des Verfahrens weist das Halbleitersubstrat eine Dotierstoffkonzentration von weniger als 5xl013 cm-3 auf, die Implantation der Body-Wanne wird mit Phosphor oder Arsen mit einer Dosis im Bereich von 5x1ο11 cm-2 bis 5xl012 cm-2 vorgenommen, und die Implantation des Sinker- wannenbereiches wird mit Phosphor oder Arsen mit einer Dosis im Bereich von 5xl013 cm-2 bis 5xl014 cm-2 vorgenommen.
Es folgt eine genauere Beschreibung von Beispielen des Hoch- volttransistorbauelementes und des Herstellungsverfahrens anhand der beigefügten Figuren.
Die Figur 1 zeigt einen Querschnitt durch ein Ausführungsbei¬ spiel eines NMOS des Hochvolttransistorbauelementes.
Die Figur 2 zeigt einen Querschnitt durch ein Ausführungsbei¬ spiel eines PMOS des Hochvolttransistorbauelementes. Die Figur 3 zeigt einen schematischen Querschnitt der Anord¬ nung eines Substratkompensationsbereiches.
Die Figur 4 zeigt eine schematische Aufsicht auf ein Ausfüh- rungsbeispiel gemäß der Figur 3.
Die Figur 5 zeigt ein Diagramm der Dotierstoffkonzentration in dem Substrat und der Epitaxieschicht vor einer Diffusion des Dotierstoffes.
Die Figur 6 zeigt ein Diagramm der Dotierstoffkonzentration in dem Substrat und der Epitaxieschicht nach einer oberflä¬ chennahen weiteren Implantation und der Diffusion des Dotierstoffes .
Der Querschnitt der Figur 1 zeigt einen Hochvolt-NMOS-Tran- sistor. Auf einem Halbleitersubstrat 1 ist eine Epitaxie¬ schicht 2 aufgewachsen, die in diesem Ausführungsbeispiel eine erste Teilschicht 2 ' und eine zweite Teilschicht 2 ' ' umfasst. Das Halbleitersubstrat 1 und die Epitaxieschicht 2 sind p-leitend dotiert. Das Halbleitersubstrat 1 weist eine Dotierstoffkonzentration von typisch zum Beispiel 3xl013 cm-3 auf, was einem Widerstand von etwa 400 Ω cm entspricht. Die erste Teilschicht 2 ' kann etwa dieselbe Dotierstoffkonzentra- tion, zum Beispiel von Boratomen, aufweisen. Die zweite Teilschicht 2 ' ' hat vorzugsweise eine wesentlich höhere Dotier¬ stoffkonzentration von typisch etwa 7xl014 cm-3, was einem Widerstand von etwa 20 Ω cm entspricht. Die Teilschichten 2', 2' ' können typische Dicken von jeweils etwa 5 ym aufweisen.
Eine n-Wanne 3 ist in der Epitaxieschicht 2 gebildet und für einen Drain-Bereich und eine Driftstrecke des Transistors vorgesehen. Die untere Grenze 13 der n-Wanne 3 befindet sich unterhalb der Grenze 12 ' zwischen den Teilschichten 2 ' , 2 ' ' , kann aber oberhalb der unteren Grenze 12 der Epitaxieschicht 2 sein. Die Tiefe der n-Wanne 3 umfasst somit mindestens die Schichtdicke der höher dotierten zweiten Teilschicht 2 ' ' . Wenn die zweite Teilschicht 2' ' 5 ym dick ist, kann die n-Wanne 3 zum Beispiel etwa 6 ym tief sein. Die niedriger dotierte erste Teilschicht 2 ' ist dafür vorgesehen, den pn- Übergang an der unteren Grenze 13 der n-Wanne 3 möglichst flach auszubilden. Die vertikale Komponente des im Betrieb des Hochvolt-NMOS-Transistors unterhalb des Drains auftreten¬ den elektrischen Feldes darf die kritische Feldstärke, bei der Stoßionisation auftritt, nicht überschreiten. Mit der Anordnung der niedriger dotierten ersten Teilschicht 2 ' und der höher dotierten zweiten Teilschicht 2'' wird erreicht, dass mittels Diffusion des Dotierstoffes ein ausreichend wei¬ cher Übergang von der n-Wanne 3 zu dem p-leitenden Halbleitermaterial erzeugt wird, der den vorgesehenen Spannungen standhält . Außerhalb der n-Wanne 3 befindet sich an der Oberseite 12' ' der Epitaxieschicht 2 ein p-leitender Body-Bereich 4, in dem sich ein p-leitender Body-Kontaktbereich 17 und ein n-leiten- der Source-Bereich 5 befinden. Ein n-leitender Drain-Bereich 6 ist in der n-Wanne 3 gebildet. Der Body-Kontaktbereich 17, der Source-Bereich 5 und der Drain-Bereich 6 besitzen vorzugsweise Dotierstoffkonzentrationen, die zur Bildung eines niederohmigen Metall-Halbleiterkontaktes zu einem oberseiti¬ gen Body-Anschluss 14, einem oberseitigen Source-Anschluss 15 beziehungsweise einem oberseitigen Drain-Anschluss 16 ausrei- chend hoch sind.
Zwischen dem Source-Bereich 5 und der n-Wanne 3 befindet sich ein Kanalbereich 7, über dem eine Gate-Elektrode 8 angeordnet 0
- σ —
ist. Die Gate-Elektrode 8 kann mit einer Feldplatte 9, die zumindest über einem Abschnitt des als Driftstrecke vorgese¬ henen Bereiches der n-Wanne 3 vorhanden ist, elektrisch leitend verbunden sein. Die Gate-Elektrode 8, die Feldplatte 9, der Body-Anschluss 14, der Source-Anschluss 15 und der Drain- Anschluss 16 können in einem Dielektrikum 10 angeordnet sein. Bei bevorzugten Ausführungsbeispielen ist die Feldplatte 9 erweitert durch Leiterplatten 21, 22, die vorzugsweise zu mindestens zwei verschiedenen Metallisierungsebenen gehören und mittels Durchkontaktierungen 23, die durch das Dielektrikum 10 geführt sind, elektrisch leitend mit der Feldplatte 9 verbunden sind. Bei anderen Ausführungsbeispielen kann es vorteilhaft sein, wenn nur eine Leiterplatte 21 einer geeig¬ neten Abmessung mit der Feldplatte 9 verbunden ist. Zur ge- wünschten Einstellung des Verlaufes des elektrischen Potenzials können die Leiterplatten 21, 22 über unterschiedlich großen Bereichen der n-Wanne 3 vorhanden sein, wie in der Figur 1 als Beispiel gezeigt ist. Ein p-leitender tiefer Body-Bereich 11, der eine höhere Dotierstoffkonzentration als das umgebende Halbleitermaterial aufweist, befindet sich in dem Halbleitersubstrat 1 und der Epitaxieschicht 2 unterhalb des Body-Kontaktbereiches 17 und des Source-Bereiches 5. Die Dotierstoffkonzentration des tie- fen Body-Bereiches 11 besitzt ein nach außen abfallendes Pro¬ fil ohne scharfe Begrenzung. Die Ausdehnung des tiefen Body- Bereiches 11 kann gemäß den an das Bauelement gestellten An¬ forderungen variieren und reicht vorzugsweise bis unter den seitlichen Rand der n-Wanne 3, entsprechend etwa dem in der Figur 1 mit einer gestrichelten Linie umgrenzten Bereich. Das Halbleitersubstrat 1 kann bereichsweise eine Dotierstoffkon¬ zentration von weniger als 5xl013 cm-3 aufweisen. Der tiefe Body-Bereich 11 weist in diesem Fall vorzugsweise eine Do- tierstoffkonzentration mit einem maximalen Wert von mindestens 5xl014 cm-3 auf.
Der tiefe Body-Bereich 11 kann durch eine Implantation von Dotierstoff, beispielsweise Bor, in das Halbleitersubstrat 1 hergestellt werden, bevor die Epitaxieschicht 2 aufgewachsen wird. Bei typischen Ausführungsbeispielen liegt die Implantationsdosis im Bereich von lxlO12 cm-2 bis 5xl012 cm-2. Nach ei¬ ner Diffusion des implantierten Dotierstoffes erstreckt sich der tiefe Body-Bereich 11 bis in die Epitaxieschicht 2 hin¬ ein, und zwar vorzugsweise nur in die erste Teilschicht 2 ' .
Die Dotierstoffkonzentrationen an den in der Figur 1 eingezeichneten Punkten A, B und C sind typisch etwa 5xl013 cm-3, lxlO15 cm-3 beziehungsweise 4xl014 cm-3. Aufgrund des tiefen
Body-Bereiches 11 ist der Widerstand des Halbleitersubstrates 1 unterhalb des Kanalbereiches 7 bis hin zu der n-Wanne 3 verringert. Ziel ist es, die Bedingungen für einen Durchbruch des Transistors mit Durchbruchspannungen im Bereich mehrerer hundert Volt zu verbessern, indem das elektrische Feld stär¬ ker zum Drain verlagert wird. Die Implantation des tiefen Body-Bereiches 11 hat vorzugsweise außerdem die Funktion, einen nach Bedarf großflächigen Substratkompensationsbereich zu erzeugen, der an der unteren Grenze 12 der Epitaxieschicht 2 überall dort vorgesehen werden kann, wo Transistoren integriert werden, für die ein herkömmlicher niedrigerer Substratwiderstand erwünscht ist. Das wird weiter unten anhand der Figuren 3 und 4 näher erläutert. Der Querschnitt der Figur 2 zeigt einen Hochvolt-PMOS-Tran- sistor, der zusammen mit dem Hochvolt-NMOS-Transistor gemäß der Figur 1 in dem Hochvolttransistorbauelement integriert werden kann. Vor der Herstellung der Epitaxieschicht 2 werden der tiefe Body-Bereich als Sinkerwannenbereich IIa und eine Body-Wanne 18a jeweils für n-Leitung, aber mit unterschiedli¬ chen Implantationsdosen, implantiert. In der Epitaxieschicht 2 ist über der Body-Wanne 18a eine p-Wanne 3a gebildet, die einen p-leitenden Drain-Bereich 6a und eine Driftstrecke des PMOS-Transistors enthält. Die untere Grenze 13a der p-Wanne 3a kann sich unterhalb der Grenze 12 ' zwischen den Teilschichten 2 ' , 2 ' ' der Epitaxieschicht 2 befinden, muss sich aber oberhalb der unteren Grenze 12 der Epitaxieschicht 2 befinden. Wenn die zweite Teilschicht 2' ' 5 ym dick ist, kann die p-Wanne 3a zum Beispiel etwa 6 ym tief sein.
Ein n-leitender Body-Bereich 4a befindet sich an der Oberseite 12'' der Epitaxieschicht 2 außerhalb der p-Wanne 3a. Die untere Grenze 19a der n-leitenden Body-Wanne 18a befindet sich innerhalb des Halbleitersubstrates 1 unterhalb der unte¬ ren Grenze 12 der Epitaxieschicht 2. Um einen weichen Übergang von dem p-leitenden Drain-Bereich 6a zu der n-leitenden Body-Wanne 18a zu erhalten, sollte die Body-Wanne 18a mög- liehst weit unterhalb der Oberseite 12'' der Epitaxieschicht 2 ausgebildet werden. In dem Body-Bereich 4a sind ein n-leitender Body-Kontaktbereich 17a und ein p-leitender Source-Be- reich 5a angeordnet. Der Body-Kontaktbereich 17a, der Source- Bereich 5a und der Drain-Bereich 6a besitzen vorzugsweise Dotierstoffkonzentrationen, die zur Bildung eines niederohmi- gen Metall-Halbleiterkontaktes zu einem oberseitigen Body- Anschluss 14a, einem oberseitigen Source-Anschluss 15a bezie¬ hungsweise einem oberseitigen Drain-Anschluss 16a ausreichend hoch sind.
Zwischen dem Source-Bereich 5a und der p-Wanne 3a befindet sich ein Kanalbereich 7a, über dem eine Gate-Elektrode 8a angeordnet ist. Die Gate-Elektrode 8a kann mit einer Feld- platte 9a, die zumindest über einem Abschnitt des als Drift¬ strecke vorgesehenen Bereiches der p-Wanne 3a vorhanden ist, elektrisch leitend verbunden sein. Die Gate-Elektrode 8a, die Feldplatte 9a, der Body-Anschluss 14a, der Source-Anschluss 15a und der Drain-Anschluss 16a können in dem Dielektrikum 10 angeordnet sein. Zur gewünschten Einstellung des Verlaufes des elektrischen Potenzials können über der p-Wanne 3a Lei¬ terplatten 21a, 22a vorhanden sein, die vorzugsweise zu mindestens zwei verschiedenen Metallisierungsebenen gehören und mittels Durchkontaktierungen 23a, die durch das Dielektrikum 10 geführt sind, elektrisch leitend mit der Feldplatte 9a verbunden sind. Die Leiterplatten 21a, 22a können über unterschiedlich großen Bereichen der p-Wanne 3a vorhanden sein, wie in der Figur 2 als Beispiel gezeigt ist.
Ein n-leitender Sinkerwannenbereich IIa, der eine höhere Dotierstoffkonzentration als das umgebende Halbleitermaterial aufweist, befindet sich in dem Halbleitersubstrat 1 und in der Epitaxieschicht 2 unterhalb des Body-Kontaktbereiches 17a und des Source-Bereiches 5a. Das Halbleitersubstrat 1 kann bereichsweise eine Dotierstoffkonzentration von weniger als 5xl013 cm-3 aufweisen. Der Sinkerwannenbereich IIa weist in diesem Fall vorzugsweise eine Dotierstoffkonzentration mit einem maximalen Wert von mindestens 5xl014 cm-3 oder, bei wei- teren Ausführungsbeispielen, von mindestens lxlO16 cm-3 auf. Die Dotierstoffkonzentration des Sinkerwannenbereiches IIa besitzt ein nach außen abfallendes Profil ohne scharfe Be¬ grenzung. Die Ausdehnung des Sinkerwannenbereiches IIa kann gemäß den an das Bauelement gestellten Anforderungen variie- ren und reicht vorzugsweise bis unter den seitlichen Rand der p-Wanne 3a, entsprechend etwa dem in der Figur 2 mit einer gestrichelten Linie umgrenzten Bereich. Der Sinkerwannenbereich IIa kann durch eine Implantation von Dotierstoff für n-Leitung, beispielsweise Phosphor oder Arsen, in das Halbleitersubstrat 1 hergestellt werden, bevor die Epitaxieschicht 2 aufgewachsen wird. Bei typischen Aus- führungsbeispielen liegt die Implantationsdosis im Bereich von 5xl013 cm-2 bis 5xl014 cm-2. Die Implantation der Body-Wanne 18a erfolgt in diesem Fall ebenfalls mit Phosphor oder Arsen, bei typischen Ausführungsbeispielen mit einer Dosis im Bereich von δχΐθ11 cm-2 bis 5xl012 cm-2. Der Sinkerwannenbereich IIa wird nachträglich mittels einer Diffusion des implantierten Dotierstoffes vergrößert, so dass er sich bis in die Epi¬ taxieschicht 2 hinein erstreckt.
Ein niederohmiger Body-Anschluss kann von der Oberseite des Bauelementes her durch einen Anteil der für die n-Wanne 3 des NMOS-Transistors vorgesehenen Implantation und von unten durch den Sinkerwannenbereich IIa realisiert werden. Der Sinkerwannenbereich IIa ist außerdem geeignet, die Eigenschaften des kanalseitigen Bereiches der Driftstrecke in der p-Wanne 3a zu verbessern, insbesondere im Hinblick auf die Verteilung des elektrischen Feldes. Der Sinkerwannenbereich IIa des PMOS-Transistors erfüllt im Hinblick auf die Verbesserung der Transistoreigenschaften ähnliche Funktionen wie der tiefe Body-Bereich 11 des NMOS-Transistors gemäß der Figur 1.
Der PMOS-Transistor wird vorzugsweise mit einer weiteren p-Implantation in die Driftstrecke versehen. Diese Implanta¬ tion kann unmittelbar vor der Diffusion des für n-Leitung vorgesehenen Dotierstoffes der n-Wanne 3 und des n-leitenden Body-Bereiches 4a vorgenommen werden. Entsprechend dem pn- Übergang unter dem Drain des NMOS-Transistors wird auch bei dem PMOS-Transistor mittels Diffusion des Dotierstoffes ein ausreichend weicher Übergang von der p-Wanne 3a zu der n-leitenden Body-Wanne 18a erzeugt. Hierdurch soll eine hohe Spannung unterhalb des Drains ermöglicht werden, wenn der Drain-Anschluss 16a und das Substrat auf niedrigem Potenzial (Vss) liegen, während der Body-Anschluss 14a und der Source- Anschluss 15a auf hohem Potenzial (VDD) liegen.
Die Figur 3 zeigt einen schematischen Querschnitt durch ein Ausführungsbeispiel des Hochvolttransistorbauelementes mit einem Substratkompensationsbereich 11 an der Grenze zwischen dem Halbleitersubstrat 1 und der Epitaxieschicht 2. Der Sub¬ stratkompensationsbereich 11 wird mit der Implantation für p-Leitung hergestellt, mit der gleichzeitig ein p-leitender tiefer Body-Bereich eines NMOS-Transistors gemäß der Figur 1 hergestellt werden kann. In der Figur 3 ist erkennbar, dass der Substratkompensationsbereich 11 in einem für Ultrahochvolttransistoren vorgesehenen Bereich D unterbrochen sein kann. Über diesen Öffnungen 24 des Substratkompensationsbe¬ reiches 11 können Drain-Bereiche der Ultrahochvolt-NMOS- Transistoren angeordnet werden. Der Substratkompensationsbe¬ reich 11 hat für diese Transistoren die Funktion des oben anhand der Figur 1 beschriebenen tiefen Body-Bereiches 11.
In einem für herkömmliche Transistoren vorgesehenen Bereich E ist der Substratkompensationsbereich 11 ganzflächig vorhanden und kompensiert den hohen Substratwiderstand. Auf diese Weise wird die Wirkung eines Substrates mit einem Widerstand von typisch 10 Ω cm bis 30 Ω cm erzielt, und die Eigenschaften der üblicherweise auf niederohmigen Substraten integrierten Transistoren können in diesem Bereich E reproduziert werden.
Die Figur 4 zeigt einen Ausschnitt aus einer Aufsicht auf ein Ausführungsbeispiel des Hochvolttransistorbauelementes gemäß der Figur 3 mit integrierten Ultrahochvolt-NMOS-Transistoren gemäß der Figur 1 ohne das Dielektrikum 10. In diesem Ausführungsbeispiel sind die Gate-Elektroden 8 der NMOS-Transis- toren, die Feldplatten 9, die Body-Anschlüsse 14, die Source- Anschlüsse 15 und die Drain-Anschlüsse 16 jeweils streifen- förmig und parallel zueinander verlaufend ausgebildet. Die verdeckten Konturen des Substratkompensationsbereiches 11 sind mit gestrichelten Linien wiedergegeben. Es ist erkennbar, dass die Drains jeweils über einer der Öffnungen 24 des Substratkompensationsbereiches 11 angeordnet sind, so dass der hohe Widerstand des Halbleitersubstrates 1 dort zum Tra¬ gen kommt. Der Substratkompensationsbereich 11 ist in dem für herkömmliche Transistoren vorgesehenen Bereich E ganzflächig vorhanden . Die Figur 4 soll nur eine typische Anwendung des Substratkompensationsbereiches 11 veranschaulichen. Die Anordnung der Öffnungen 24 sowie der Transistorkomponenten kann nach Bedarf variiert werden. Der Substratkompensationsbereich 11 ermöglicht einerseits die Verwendung eines hochohmigen Substrates ohne Nachteil für ebenfalls integrierte Niedervolttransisto¬ ren und andererseits die Verbesserung der Eigenschaften der Ultrahochvolt-NMOS-Transistoren durch die höher dotierten tiefen Body-Bereiche unterhalb von Source und Kanal. Die Figur 5 zeigt ein Diagramm, in dem die Dotierstoffkon- zentration („conc", nach oben in Pfeilrichtung zunehmend), beispielsweise die Konzentration von Boratomen, über dem Abstand von der Oberseite 12'' der Epitaxieschicht 2 („di- stance", nach rechts in Pfeilrichtung zunehmend) für ein Aus- führungsbeispiel des Herstellungsverfahrens aufgetragen ist. Die Dotierstoffkonzentration Co des Halbleitersubstrates 1 (zum Beispiel eine Grunddotierung) ist an der unteren Grenze 12 der Epitaxieschicht 2 durch die Implantation des Substrat- kompensationsbereiches 11 erhöht. Die Dotierstoffkonzentrati- on in der Epitaxieschicht 2 kann zum Beispiel beim Aufwachsen („in situ") eingestellt werden. Vor der Diffusion des Dotierstoffes ist die Dotierstoffkonzentration in der ersten Teil- schicht 2 ' der Epitaxieschicht 2 zumindest näherungsweise konstant (erste Dotierstoffkonzentration 20'), zum Beispiel insbesondere entsprechend der Dotierstoffkonzentration Co des Halbleitersubstrates 1, und niedriger als die Dotierstoffkon¬ zentration des Substratkompensationsbereiches 11. Die Dotier- stoffkonzentration in der zweiten Teilschicht 2'' der Epitaxieschicht 2 ist ebenfalls zumindest näherungsweise konstant (zweite Dotierstoffkonzentration 20'') und höher als die Dotierstoffkonzentration in der ersten Teilschicht 2 ' der Epitaxieschicht 2.
Die Figur 6 zeigt ein Diagramm gemäß der Figur 5 nach der Diffusion des Dotierstoffes. Außerdem ist nach der Diffusion des Dotierstoffes noch eine oberflächennahe Implantation für p-Leitung in die Epitaxieschicht 2 eingebracht worden, die dort die Dotierstoffkonzentration erhöht. Die gestrichelt eingezeichnete Kurve zeigt den Verlauf der Dotierstoffkon¬ zentration für den Fall, dass weder die Implantation des Substratkompensationsbereiches 11 noch die oberflächennahe Im¬ plantation durchgeführt werden. An der unteren Grenze 12 der Epitaxieschicht 2 ist der Dotierstoff überwiegend in Richtung aus dem Substratkompensationsbereich 11 in die erste Teilschicht 2' diffundiert, so dass jetzt an der unteren Grenze 12 der Epitaxieschicht 2 eine maximale Dotierstoffkonzentra¬ tion der ersten Teilschicht 2 ' vorhanden ist (maximale erste Dotierstoffkonzentration 20'). An der Grenze 12' zwischen den Teilschichten 2 ' , 2 ' ' ist der Dotierstoff überwiegend in Richtung aus der zweiten Teilschicht 2 ' ' in die erste Teil¬ schicht 2' diffundiert, und außerdem ist die oberflächennahe Implantation für p-Leitung in die Epitaxieschicht 2 eingebracht worden, so dass jetzt eine maximale Dotierstoffkon- zentration der zweiten Teilschicht 2 ' ' in der Nähe der Oberseite 12 ' ' der Epitaxieschicht 2 vorhanden ist (maximale zweite Dotierstoffkonzentration 20'').
Aus den Figuren 5 und 6 ist zu entnehmen, auf welche Weise die Implantation des Substratkompensationsbereiches 11 und das Aufwachsen der unterschiedlich hoch dotierten Teilschich- ten 2', 2'' der Epitaxieschicht 2 ein bereichsweise verschie¬ denes Dotierstoffprofil erzeugen. Dieses Dotierstoffprofil ist über dem Substratkompensationsbereich 11 geeignet, oberflächennah herkömmliche Niedervolttransistoren in niederohmi- gem Halbleitermaterial zu integrieren. Außerhalb der von dem Substratkompensationsbereich 11 eingenommenen Fläche wird das Dotierstoffprofil im Wesentlichen durch die Teilschichten 2 ' , 2 ' ' der Epitaxieschicht 2 bestimmt und ermöglicht dort inner¬ halb der ersten Teilschicht 2 ' die Bildung eines flachen pn- Überganges, über dem die Drain-Bereiche der Ultrahochvolt- NMOS-Transistoren angeordnet werden.
Das Hochvolttransistorbauelement ist zur Optimierung von Hochvolt-NMOS-Transistoren und Hochvolt-PMOS-Transistoren im Spannungsbereich von 200 V bis 700 V geeignet. Es ermöglicht besonders hohe typische Abbruchspannungen im Bereich von
600 V bis 700 V, ohne dass die Funktion integrierter herkömmlicher Transistorbauelemente beeinträchtigt wird, und eignet sich daher insbesondere für einen modularen Einsatz. Es kann mit einer Kombination aus einem oder mehreren Hochvolt-NMOS- Transistoren und einem oder mehreren Hochvolt-PMOS-Transisto¬ ren oder auch, ohne Hochvolt-PMOS-Transistor, nur mit einem oder mehreren Hochvolt-NMOS-Transistoren beziehungsweise, ohne Hochvolt-NMOS-Transistor, nur mit einem oder mehreren Hochvolt-PMOS-Transistoren realisiert werden. Falls nur Hoch- volt-NMOS-Transistoren vorgesehen sind, kann auf die Implantationen der p-Wanne 3a, des Sinkerwannenbereiches IIa und der Body-Wanne 18a verzichtet werden.
Bezugs zeichenliste
1 Halbleitersubstrat
2 Epitaxieschicht
2 ' erste Teilschicht der Epitaxieschicht
2 ' ' zweite Teilschicht der Epitaxieschicht
3 n-Wanne des NMOS-Transistors
3a p-Wanne des PMOS-Transistors
4 p-leitender Body-Bereich des NMOS-Transistors 4a n-leitender Body-Bereich des PMOS-Transistors
5 n-leitender Source-Bereich des NMOS-Transistors 5a p-leitender Source-Bereich des PMOS-Transistors
6 n-leitender Drain-Bereich des NMOS-Transistors 6a p-leitender Drain-Bereich des PMOS-Transistors 7 Kanalbereich des NMOS-Transistors
7a Kanalbereich des PMOS-Transistors
8 Gate-Elektrode des NMOS-Transistors
8a Gate-Elektrode des PMOS-Transistors
9 Feldplatte des NMOS-Transistors
9a Feldplatte des PMOS-Transistors
10 Dielektrikum
11 Substratkompensationsbereich
IIa Sinkerwannenbereich des PMOS-Transistors
12 untere Grenze der Epitaxieschicht
12' Grenze zwischen den Teilschichten
12 ' ' Oberseite der Epitaxieschicht
13 untere Grenze der n-Wanne
13a untere Grenze der p-Wanne
14 Body-Anschluss des NMOS-Transistors
14a Body-Anschluss des PMOS-Transistors
15 Source-Anschluss des NMOS-Transistors
15a Source-Anschluss des PMOS-Transistors
16 Drain-Anschluss des NMOS-Transistors 16a Drain-Anschluss des PMOS-Transistors
17 Body-Kontaktbereich des NMOS-Transistors
17a Body-Kontaktbereich des PMOS-Transistors
18a Body-Wanne
19a untere Grenze der Body-Wanne
20' erste Dotierstoffkonzentration
20'' zweite Dotierstoffkonzentration
21 erste Leiterplatte des NMOS-Transistors
21a erste Leiterplatte des PMOS-Transistors
22 zweite Leiterplatte des NMOS-Transistors
22a zweite Leiterplatte des PMOS-Transistors
23 Durchkontaktierung des NMOS-Transistors
23a Durchkontaktierung des PMOS-Transistors
24 Öffnung des Substratkompensationsbereiches
A Bezugspunkt
B Bezugspunkt
C Bezugspunkt
D für Ultrahochvolttransistoren vorgesehener Bereich
E für herkömmliche Transistoren vorgesehener Bereich Co Dotierstoffkonzentration des Halbleitersubstrates

Claims

Patentansprüche
1. Hochvolttransistorbauelement mit
- einem p-leitenden Halbleitersubstrat (1), das mit einer p-leitenden Epitaxieschicht (2) versehen ist, und mit
- einem Hochvolttransistor, der gebildet ist mit
- einer Wanne (3, 3a) eines ersten Leitungstyps in der Epi¬ taxieschicht (2),
- einem Body-Bereich (4, 4a) eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps in der Epitaxieschicht (2 ) ,
- einem Source-Bereich (5, 5a) des ersten Leitungstyps in dem Body-Bereich (4, 4a),
- einem Drain-Bereich (6, 6a) des ersten Leitungstyps in der Wanne (3, 3a) ,
- einem Kanalbereich (7, 7a), der in dem Body-Bereich (4, 4a) zwischen der Wanne (3, 3a) und dem Source-Bereich (5, 5a) angeordnet ist, und
- einer Gate-Elektrode (8, 8a), die über dem Kanalbereich (7, 7a) angeordnet ist,
dadurch gekennzeichnet, dass
- ein Substratkompensationsbereich (11) an der Grenze zwischen dem Halbleitersubstrat (1) und der Epitaxieschicht (2) vorhanden ist, der einen tiefen Body-Bereich (11, IIa) des zweiten Leitungstyps unterhalb des Source- Bereiches (5, 5a) und des Kanalbereiches (7, 7a) bildet,
- Halbleitermaterial des zweiten Leitungstyps in dem Halb¬ leitersubstrat (1) und der Epitaxieschicht (2) benachbart zu dem tiefen Body-Bereich (11, IIa) vorhanden ist und
- der tiefe Body-Bereich (11, IIa) eine höhere Dotierstoff¬ konzentration aufweist als das benachbarte Halbleiterma¬ terial des zweiten Leitungstyps. Hochvolttransistorbauelement nach Anspruch 1, bei dem der erste Leitungstyp n-Leitung und der zweite Leitungs¬ typ p-Leitung ist.
Hochvolttransistorbauelement nach Anspruch 2 mit
einem weiteren Hochvolttransistor, der gebildet ist mit einer p-leitenden Wanne (3a) in der Epitaxieschicht (2) über einer n-leitenden Body-Wanne (18a),
einem n-leitenden Body-Bereich (4a) in der Epitaxieschicht (2 ) ,
einem p-leitenden Source-Bereich (5a) in dem Body-Bereich (4a) ,
einem p-leitenden Drain-Bereich (6a) in der p-leitenden Wanne (3a) ,
einem weiteren Kanalbereich (7a) , der in dem n-leitenden Body-Bereich (4a) zwischen der p-leitenden Wanne (3a) und dem p-leitenden Source-Bereich (5a) angeordnet ist, einer weiteren Gate-Elektrode (8a), die über dem weiteren Kanalbereich (7a) angeordnet ist, und
einem n-leitenden Sinkerwannenbereich (IIa) unterhalb des p-leitenden Source-Bereiches (5a) und des weiteren Kanal¬ bereiches (7a) in dem Halbleitersubstrat (1) und in der Epitaxieschicht (2), wobei
der n-leitende Sinkerwannenbereich (IIa) eine höhere Do¬ tierstoffkonzentration als die n-leitende Body-Wanne (18a) aufweist und
der Sinkerwannenbereich (IIa) den n-leitenden Body- Bereich (4a) mit zunehmender Dotierstoffkonzentration nach unten zu dem Halbleitersubstrat (1) hin fortsetzt und mit der Body-Wanne (18a) elektrisch leitend verbin¬ det .
4. Hochvolttransistorbauelement nach Anspruch 1, bei dem der erste Leitungstyp p-Leitung und der zweite Leitungs¬ typ n-Leitung ist,
die Wanne (3a) über einer n-leitenden Body-Wanne (18a) angeordnet ist und
der tiefe Body-Bereich ein n-leitender Sinkerwannenbe- reich (IIa) ist, der den Body-Bereich (4a) mit zunehmender Dotierstoffkonzentration nach unten zu dem Halbleitersubstrat (1) hin fortsetzt und mit der Body-Wanne (18a) elektrisch leitend verbindet.
5. Hochvolttransistorbauelement nach einem der Ansprüche 1 bis 4, bei dem
das Halbleitersubstrat (1) bereichsweise eine Dotier¬ stoffkonzentration von weniger als 5xl013 cm-3 aufweist und
der tiefe Body-Bereich (11, IIa) eine Dotierstoffkonzent¬ ration mit einem maximalen Wert von mindestens 5xl014 cm-3 aufweist .
6. Hochvolttransistorbauelement nach einem der Ansprüche 1 bis 5, bei dem
die Epitaxieschicht (2) eine erste Teilschicht (2') mit einer maximalen ersten Dotierstoffkonzentration (20') und eine zweite Teilschicht (2'') mit einer maximalen zweiten Dotierstoffkonzentration (20'') aufweist und
die erste Dotierstoffkonzentration (20') niedriger ist als die zweite Dotierstoffkonzentration (20'').
7. Hochvolttransistorbauelement nach einem der Ansprüche 1 bis 6, bei dem
die Gate-Elektrode (8, 8a) mit einer Feldplatte (9, 9a) elektrisch leitend verbunden ist und
die Feldplatte (9, 9a) durch mindestens eine bereichswei¬ se über der Wanne (3, 3a) angeordnete Leiterplatte (21, 22) erweitert ist.
8. Herstellungsverfahren für ein Hochvolttransistorbauele¬ ment, bei dem
- auf einem p-leitenden Halbleitersubstrat (1) eine
p-leitende Epitaxieschicht (2) hergestellt wird und
- in der Epitaxieschicht (2) ein Hochvolttransistor mit
einem Source-Bereich (5, 5a), einem Drain-Bereich (6, 6a) und einem Kanalbereich (7, 7a) hergestellt wird,
dadurch gekennzeichnet, dass
vor dem Herstellen der Epitaxieschicht (2) eine Implanta¬ tion von Dotierstoff für n-Leitung oder für p-Leitung in das Halbleitersubstrat (1) vorgenommen wird, mit der ein an der Grenze zwischen dem Halbleitersubstrat (1) und der Epitaxieschicht (2) vorgesehener Substratkompensationsbe¬ reich (11) hergestellt wird, der einen unterhalb des Source-Bereiches (5, 5a) und des Kanalbereiches (7, 7a) vorgesehenen tiefen Body-Bereich (11, IIa) bildet, und die Epitaxieschicht (2) so hergestellt wird, dass sie in einem Abstand von dem Halbleitersubstrat (1) eine höhere Dotierstoffkonzentration aufweist als an dem Halbleitersubstrat ( 1 ) .
Herstellungsverfahren nach Anspruch 8, bei dem
die Epitaxieschicht (2) hergestellt wird, indem auf das Halbleitersubstrat (1) eine p-leitend dotierte erste Teilschicht (2') aufgewachsen wird und auf die erste Teilschicht (2') eine höher p-leitend dotierte zweite Teilschicht (2'') aufgewachsen wird.
10. Herstellungsverfahren nach Anspruch 8 oder 9, bei dem die Implantation des tiefen Body-Bereiches (11) für p-Leitung vorgenommen wird und
mit dieser Implantation ein Substratkompensationsbereich (11) hergestellt wird, der unterhalb des Drain-Bereiches
(6) ausgespart ist.
11. Herstellungsverfahren nach Anspruch 10, bei dem
das Halbleitersubstrat (1) eine Dotierstoffkonzentration von weniger als 5xl013 cm-3 aufweist und
die Implantation des tiefen Body-Bereiches (11) mit Bor mit einer Dosis im Bereich von lxlO12 cm-2 bis 5xl012 cm-2 vorgenommen wird.
Herstellungsverfahren nach Anspruch 8 oder 9, bei dem die Implantation des tiefen Body-Bereiches (IIa) für n-Leitung vorgenommen wird,
mit dieser Implantation ein Sinkerwannenbereich (IIa) hergestellt wird, der unterhalb des Source-Bereiches (5a) und des Kanalbereiches (7a) vorgesehen ist,
vor dem Herstellen der Epitaxieschicht (2) eine weitere Implantation von Dotierstoff für n-Leitung zur Herstellung einer Body-Wanne (18a) unterhalb des Drain-Bereiches (6a) vorgenommen wird und
mittels einer Diffusion des Dotierstoffes die Body-Wanne (18a) mit dem Kanalbereich (7a) elektrisch leitend verbunden wird.
Herstellungsverfahren nach Anspruch 12, bei dem
das Halbleitersubstrat (1) eine Dotierstoffkonzentration von weniger als 5xl013 cm-3 aufweist,
die Implantation der Body-Wanne (18a) mit Phosphor oder Arsen mit einer Dosis im Bereich von 5x1ο11 cm-2 bis 5x10 cm" vorgenommen wird und
die Implantation des Sinkerwannenbereiches (IIa) mit Phosphor oder Arsen mit einer Dosis im Bereich von 5xl013 cm-2 bis 5xl014 cm-2 vorgenommen wird.
PCT/EP2012/063282 2011-07-26 2012-07-06 Hochvolttransistorbauelement und herstellungsverfahren Ceased WO2013013959A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/234,364 US9685437B2 (en) 2011-07-26 2012-07-06 High-voltage transistor device and production method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011108651.3A DE102011108651B4 (de) 2011-07-26 2011-07-26 Hochvolttransistorbauelement und Herstellungsverfahren
DE102011108651.3 2011-07-26

Publications (2)

Publication Number Publication Date
WO2013013959A2 true WO2013013959A2 (de) 2013-01-31
WO2013013959A3 WO2013013959A3 (de) 2013-05-30

Family

ID=46513744

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/063282 Ceased WO2013013959A2 (de) 2011-07-26 2012-07-06 Hochvolttransistorbauelement und herstellungsverfahren

Country Status (3)

Country Link
US (1) US9685437B2 (de)
DE (1) DE102011108651B4 (de)
WO (1) WO2013013959A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2876686B1 (de) 2013-11-22 2019-03-20 ams AG Hochspannungs-Halbleitervorrichtung und Verfahren zu deren Herstellung
US9899484B1 (en) 2016-12-30 2018-02-20 Texas Instruments Incorporated Transistor with source field plates under gate runner layers
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211778A (en) 1981-06-24 1982-12-25 Hitachi Ltd Mos semiconductor device
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
US5386136A (en) 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
US6249025B1 (en) * 1997-12-29 2001-06-19 Intel Corporation Using epitaxially grown wells for reducing junction capacitances
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6784493B2 (en) * 2002-06-11 2004-08-31 Texas Instruments Incorporated Line self protecting multiple output power IC architecture
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US6828628B2 (en) 2003-03-05 2004-12-07 Agere Systems, Inc. Diffused MOS devices with strained silicon portions and methods for forming same
US8253197B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
EP1852916A1 (de) 2006-05-05 2007-11-07 Austriamicrosystems AG Hochvolttransistor
US8304830B2 (en) * 2010-06-10 2012-11-06 Macronix International Co., Ltd. LDPMOS structure for enhancing breakdown voltage and specific on resistance in biCMOS-DMOS process
US8623732B2 (en) * 2010-06-17 2014-01-07 Freescale Semiconductor, Inc. Methods of making laterally double diffused metal oxide semiconductor transistors having a reduced surface field structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None

Also Published As

Publication number Publication date
WO2013013959A3 (de) 2013-05-30
US20140361374A1 (en) 2014-12-11
US9685437B2 (en) 2017-06-20
DE102011108651A1 (de) 2013-01-31
DE102011108651B4 (de) 2019-10-17

Similar Documents

Publication Publication Date Title
DE112009000642B4 (de) LDMOS Vorrichtungen mit verbesserten Architekturen und Herstellungsverfahren dafür
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE10207309A1 (de) MOS-Transistoreinrichtung
DE112014004583T5 (de) Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102011089452B4 (de) Halbleitervorrichtung
DE102017221950B4 (de) Halbleitervorrichtung
DE102016100019B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112004001846B4 (de) LDMOS-Transistor
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102004009521B4 (de) Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE102015118616B3 (de) Latchup-fester Transistor
DE102004018153B4 (de) Hochvolt-Sperrschicht-Feldeffekttransistor mit retrograder Gatewanne und Verfahren zu dessen Herstellung
DE102015112729A1 (de) Halbleiterbauelement mit einem lateral variierenden Dotierprofil und ein Verfahren zu dessen Herstellung
EP1774596B1 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102011108651B4 (de) Hochvolttransistorbauelement und Herstellungsverfahren
DE102005011348B4 (de) Halbleitervorrichtung
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
DE102021128344A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
EP0973205A2 (de) Hochspannungs-MOS-Transistor
WO2007033692A1 (de) Hochvolttransistor und verfahren zu seiner herstellung
DE102004014928B4 (de) Hochvolttransistor und Verfahren zu seiner Herstellung
DE102022102974A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102007018367B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12735269

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 14234364

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12735269

Country of ref document: EP

Kind code of ref document: A2