WO2014154521A2 - Verfahren zur herstellung von gamma-cssni3 und verwendung von gamma-cssni3, cs1-xaxb1-ycyi3-zxz, bii3 oder bi1-xmi3-yxy für dünnschichttransistoren - Google Patents

Verfahren zur herstellung von gamma-cssni3 und verwendung von gamma-cssni3, cs1-xaxb1-ycyi3-zxz, bii3 oder bi1-xmi3-yxy für dünnschichttransistoren Download PDF

Info

Publication number
WO2014154521A2
WO2014154521A2 PCT/EP2014/055358 EP2014055358W WO2014154521A2 WO 2014154521 A2 WO2014154521 A2 WO 2014154521A2 EP 2014055358 W EP2014055358 W EP 2014055358W WO 2014154521 A2 WO2014154521 A2 WO 2014154521A2
Authority
WO
WIPO (PCT)
Prior art keywords
cssn
solution
layer
zxz
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2014/055358
Other languages
English (en)
French (fr)
Other versions
WO2014154521A3 (de
Inventor
Felix Eickemeyer
Wilfried HERMES
Daniel WALDMANN
Fabian Seeler
Daniel KÄLBLEIN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BASF SE
Original Assignee
BASF SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BASF SE filed Critical BASF SE
Publication of WO2014154521A2 publication Critical patent/WO2014154521A2/de
Publication of WO2014154521A3 publication Critical patent/WO2014154521A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • C01G19/006—Compounds containing tin, with or without oxygen or hydrogen, and containing two or more other elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
    • H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/32—Thermal properties
    • C01P2006/33—Phase transition temperatures

Definitions

  • the invention relates to the preparation of ⁇ -cesium-tin-iodide, and to a solvent-based application of ⁇ -cesium-tin-iodide, Csi-xA x Bi- y Cyl3-zXz, bismuth iodide, or Bii-xMy -yXy a substrate and the use as semiconductor material in transistor structures.
  • Thin-film transistors known as TFTs, are widely used as switching elements in electronics, especially for large area applications. Its main application is in the backplane of active-matrix liquid crystal displays (AMLCD) or active-matrix OLED displays (AMOLED). In addition, they are used, for example, in the field of sensors and RFI D systems.
  • amorphous silicon is a cost effective alternative to crystalline silicon for large area applications.
  • the application of amorphous silicon class is limited to devices with low switching speed as its mobility of about 10 "1 cmWS times smaller than that of crystalline silicon approx 15,000.
  • amorphous silicon is less expensive to produce than crystalline silicon, requires the Deposition of amorphous silicon still requires cost-intensive vacuum processes, such as plasma-assisted chemical vapor deposition.Furthermore, the two-dimensional deposition methods subsequently require complex and cost-intensive structuring by lithographic methods, for which a photoresist is usually structured by photolithography and then as Mask used to pattern the a-Si layer.
  • LTPS Low-temperature polysilicon
  • LTPS Low-temperature polysilicon
  • LTPS is produced by a laser treatment of a-Si, which leads to a partial crystallization of the a-Si.
  • LTPS has a number of disadvantages.
  • the laser annealing necessary for the production of LTPS requires high investment costs and complicates the scaling up of the manufacturing process.
  • LTPS has a reduced homogeneity compared to a-Si.
  • compensation circuits and a modified structure of the backplane are usually necessary. This leads to an increase in the required pro- nesssch ritte, an increased process complexity and thus increased production costs compared to back side plates made of a-Si.
  • metal oxides such as indium gallium zinc oxide (IGZO).
  • IGZO indium gallium zinc oxide
  • ⁇ 10-30cm 2 / Vs
  • LTPS a number of display prototypes based on IGZO backplane have already been presented.
  • the metal oxide layer has also been deposited extensively by expensive vacuum processes, in particular sputtering, for the previously realized back side plates.
  • a-Si and LTPS and the currently used metal oxides are deposited by complex and cost-intensive vacuum methods (a-Si / LTPS usually by plasma-assisted vapor deposition and metal oxides by sputtering).
  • the semiconductor materials are deposited by these methods over the entire surface of the substrate. For the manufacture of the transistors, therefore, complicated lithographic processes for structuring are necessary following the deposition.
  • organic semiconductors have been studied, for example, in US Pat. No. 5,347,144. Due to the good processability by chemical solution deposition, eg via dripping, spin coating, dip coating, ink jet printing or gravure printing, organic materials offer a low-cost alternative to a-Si, LTPS and metal oxides. In addition, organic materials can be processed from solution at low temperatures, making them compatible with inexpensive and flexible plastic substrates. The mobilities in solution-processed organic materials are in the range of a-Si and in some cases even in the range of 1 to 5 cm 2 / Vs. However, organic semiconductors often have a lack of stability of the electrical properties, which hitherto prevented large-scale use.
  • Solution-processable inorganic materials offer the opportunity to combine the advantages of cost-effective printing methods with the higher intrinsic mobilities of inorganic materials compared to organic materials.
  • Solution-processable metal oxides starting from metal precursors show mobilities of ⁇ 1 -50 cm 2 / Vs in TFTs when the precursors react to metal oxides at temperatures between 300 ° C and 500 ° C.
  • procedures have also been launched which enables TFTs with mobilities in the range of 5 cmWs ⁇ ⁇ 15 cmWs for process temperatures of T ⁇ 200 ° C. This is described inter alia in WO 12/103528 A2 and H. Sirringhaus et al. (Nat. Mat. Vol. 10 (201 1) 45-50).
  • WO 201 1/071738 describes a luminescent material having the following formal structure: [AaS-nbXxX'X'X'V] [dopant], where A is a monovalent cation, where X, X ', and X "are selected from the group fluorine , Chloro, bromo and iodo, where a is between 1 and 5, where b is between 1 and 5 and the sum of ⁇ , ⁇ 'and x "is (a + 2b) and at least X' is iodine.
  • the dopant is preferably present at 0.1 to 1 percent of the elemental composition.
  • the dopant preferably contains oxygen-containing anions, for example O 2- and OH-.
  • the layer containing the luminescent material described is produced by means of the vacuum deposits by evaporation of, for example, stannous iodide and cesium (I) iodide.
  • Kanatzidis et al. (Nature, Vol. 485 (2012) 486-494) also discloses the use of CsSn as a p-type semiconductor in solar cells. Kanatzidis et al. also describes a Hall mobility of CsSn of 585 cm 2 / Vs and that CsSn dissolves in polar solvents such as acetonitrile, methoxy-acetonitrile or DMF and is thus solvent-processable.
  • polar solvents such as acetonitrile, methoxy-acetonitrile or DMF
  • Kanatzidis et al. JACS Vol. 134 (2012) 8579-8587 further discloses that CsSnl 3 is a "unique phase-change material" and has four polymorphs It is described that two polymorphs are stable at room temperature and can be transformed by heat treatment or by It is described that the pure polymorph B- ⁇ can be represented by a reaction of the stoichiometric mixture of tin (II) iodide and cesium (I) iodide at 550 ° C in an evacuated ampoule and subsequent cooling.
  • the pure Y Polymorph can be represented by a reaction of the stoichiometric mixture of tin (II) iodide and cesium (I) iodide in ethylenediamine.
  • the Y polymorph can be converted by temperature treatment at 550 ° C into the polymorph ⁇ - ⁇ .
  • the polymorph ⁇ - ⁇ transforms into the Y polymorph by release in air. First, ⁇ - ⁇ is formed by absorption of atmospheric moisture and then oxidized to Cs2Snl6.
  • the object of the present invention was to demonstrate a simplified manufacturing route for the y-CsSn in comparison with the prior art.
  • a further object of the present invention was to identify materials which are suitable as semiconductors and which can be processed as a thin layer by means of printing methods which represent a cost-effective production variant, the layer thickness typically being in the range from 1 to 1000 nm.
  • Another object of the present invention was to show materials that already at temperatures in the range of max. Form 250 ° C semiconducting layers that can be used as active layers in TFTs.
  • the present invention relates to a process for the solvent-based preparation of ⁇ -CsSn, which is characterized in that (i) Y-CsSn is prepared from solution, wherein the solvent in an inert atmosphere and / or under vacuum at a temperature of 0 ° C. is evaporated to 500 ° C, and (ii) Y-CsSn is converted by heat treatment in the range of 50 to 500 ° C in an inert atmosphere and / or under vacuum in y-CsSn.
  • a reaction space which has a volume of at least 100 ml / g to 1 l / g per gram of Y-CsSn.
  • the reactions (i) and (ii) are advantageously carried out under a nitrogen and / or argon atmosphere and / or under vacuum.
  • steps (i) and / or (ii) are carried out at a pressure of less than 500 mbar, preferably less than 100 mbar, in particular in the range of less than 10 mbar.
  • steps (i) and / or (ii) are carried out at a pressure of less than 500 mbar, preferably less than 100 mbar, in particular in the range of less than 10 mbar.
  • reaction time of both steps (i) and (ii) is advantageously 1 minute to 20 hours, preferably 10 minutes to 2 hours.
  • the presence of water and / or oxygen is advantageously to be kept to a minimum, preferably less than 10000 ppm, in particular completely avoided.
  • Dissolved CsSn can be prepared by any means known to those skilled in the art.
  • Csl + Sn reacts in a melt reaction to form CsSn and the CsSn thus prepared is dissolved in a polar solvent.
  • a polar solvent for example, acetonitrile, a mixture of acetonitrile and dimethylformamide or a mixture of acetonitrile: dimethylformamide: methoxyacetonitrile can be used as the polar solvent.
  • this solution is heated for 1 to 5 hours at about 70 ° C with stirring.
  • the reaction is carried out under an inert atmosphere, for example a nitrogen or argon atmosphere.
  • the present invention furthermore relates to a method for producing a thin layer of semiconducting material, which is characterized in that a CsSn solution, a CsixAxB-i-yCy-zXz solution, a Bi solution or a Bi x M x l3-yXy solution is applied to a substrate by means of printing techniques, wherein the application is carried out under inert atmosphere and / or vacuum using a CsSn solution.
  • the thickness of the layer is advantageously 1 to 1000 nm, preferably 10 to 200 nm, particularly preferably 20 to 100 nm.
  • the layer is homogeneous and closed. Homogeneous is understood to mean that the layer at the point with the smallest thickness is at least 30% of the thickness of the layer at the thickest point, preferably 50%. By closed is meant that the layer covers at least 90% of the underlying surface, preferably at least 95%, in particular at least 98% or completely.
  • the measurement of the layer thickness, the homogeneity and the closeness of the layer is preferably determined by atomic force microscopy, in particular in tapping mode.
  • Suitable printing techniques include spin-coating, drop casting, dip coating, 2D inkjet printing, gravure printing, offset printing, flexoprinting or screen printing, microcontact (microcontact). wave) prin- ing), preferred are continuous printing methods, eg. B. 2D inkjet printing.
  • polar solvents are advantageous, in particular alcohols, ketones, aldehydes, amides, esters, ethers, sulfoxides, lactones, lactams and / or nitriles.
  • acetone and butanone are advantageous.
  • CsSn and CsixAxB-i-yCy -zXz especially DMF
  • acetonitrile, methoxy-acetonitrile, methoxy-isopropanol, DMSO and acetone are particularly advantageous.
  • Bi is commercially available.
  • M stands for tin, germanium, lead or selenium
  • X is chlorine or bromine.
  • x and y can be chosen in all areas known to those skilled in the art.
  • A stands for barium or strontium
  • B is tin, lead or germanium, preferably tin
  • C is bismuth, indium, gallium, silver or antimony
  • X is chlorine or bromine
  • x, y and z can be chosen in all areas known to those skilled in the art.
  • Csi xA x Bi yCyl3-ZXZ and Bii- x M x l3-yXy can be prepared for example by adding the respective components in the melt reaction.
  • the starting materials substituted in solution.
  • any material which is stable under the manufacturing conditions of a thin layer of semiconductive material described below can be used.
  • These may be in particular organic, inorganic and composite materials.
  • examples are glass, quartz glass, metal foils, ceramics, doped and undoped inorganic semiconductors (eg silicon, germanium, etc.), polymeric materials (eg polyacrylates, epoxides, polyamides, polycarbonates, polyimides, polyketones, poly (ether ether ketone), polyethylene naphthalate ( PEN), polyethylene terephthalate (PET), polyphenylene sulfide (PPS)), paper), in particular glass and plastic.
  • glass, quartz glass, metal foils, ceramics, doped and undoped inorganic semiconductors eg silicon, germanium, etc.
  • polymeric materials eg polyacrylates, epoxides, polyamides, polycarbonates, polyimides, polyketones, poly (ether ether ketone), polyethylene naphthalate (
  • an insulating layer may be deposited on the substrate prior to the application of the semiconducting layer, in particular organic or inorganic dielectrics, in particular oxides (eg silicon oxide, aluminum oxide, titanium oxide, preferably S1O2, Al2O3), nitrides (eg silicon nitride), polymers (eg polyimides, Polyacrylates, polymethyl methacrylates (PMMA), polystyrene, fluoropolymers).
  • oxides eg silicon oxide, aluminum oxide, titanium oxide, preferably S1O2, Al2O3
  • nitrides eg silicon nitride
  • polymers eg polyimides, Polyacrylates, polymethyl methacrylates (PMMA), polystyrene, fluoropolymers.
  • the layer is dried at a temperature of 0 ° C to 500 ° C, preferably at 0 ° C to 250 ° C, especially at 20 ° C to 150 ° C, using a CsSn solution, the drying step under inert Atmosphere and / or vacuum is performed.
  • a temperature in the range from 0 ° C. to 150 ° C., preferably from 20 ° C. to 80 ° C. is advantageously selected for drying.
  • CsSnl 3 or CSI x AxBi-yCyl 3 - zXz is advantageously chosen for drying a temperature in the range of 0 ° C to 350 ° C, preferably 20 ° C to 150 ° C.
  • this drying temperature is maintained for a period of 0.5 to 30 minutes, preferably for a period of 1 to 5 minutes.
  • a further temperature step for increasing the crystalline content may be carried out at a temperature in the range from 20 ° C to 500 ° C, preferably at a temperature in the range from 80 ° C to 250 ° C. If, using CsSn in the first temperature step, the temperature is selected such that Y-CsSn is present after drying, this second temperature step is imperative for converting Y-CsSn into y-CsSn.
  • the temperature is advantageously in the range of 70 to 250 ° C, preferably 120 to 200 ° C, in particular 150 to 180 ° C. Using CsSn, this second temperature step is performed under inert atmosphere and / or vacuum.
  • the present invention further relates to the layer of semiconductive material prepared by the above-described methods.
  • the layer thus produced has a very low concentration of foreign atoms.
  • the inventive method is both suitable for producing y-CsSn as a bulk material and for producing y-CsSn as a thin layer.
  • the present invention further relates to the use of y-CsSn, Csi-xA x Bi- y Cyl3-zXz and Bi and Bi x M x l3-yXy in thin-film transistors.
  • RFID systems and sensors are potential applications for low-cost TFTs.
  • the compounds mentioned are also suitable as hole and electron conductors and absorption material in solar cells and as a luminescent material.
  • y-CsSn and Csi-xA x Bi- y Cyl3 as active sensor material (eg oxygen sensor, air humidity sensor, etc.).
  • the present invention further relates to a transistor comprising: a source region (source contact) and a drain region (drain contact); a channel layer extending between the source region and the drain region, wherein the channel layer of y-CSSN, CsI x A x Bi y CYL3-ZXZ, Bii- x M y Xy or L3 Bib includes x; a gate region (gate electrode) disposed in spaced proximity to the channel layer and an electrically insulating layer (dielectric) between the gate region and the source region, the drain region and the channel layer.
  • organic and inorganic materials can be advantageously used.
  • inorganic dielectrics are silicium oxides, aluminum oxides, titanium oxides, titaniumates, tantalum oxides, tantalates, silicon nitrides, zirconium oxides, zirconates, barium titanate and other dielectrics in perwoskite structure.
  • organic dielectrics are polyimides, polyacrylates, polymethyl methacrylates (PMMA), polystyrene, fluoropolymers, etc.
  • SiO 2 is used as the dielectric.
  • drain contact and the gate electrode advantageously electrically conductive materials are used.
  • conductive polymers eg PEDOT: PSS
  • transparent conductors eg ITO (indium tin oxide), AZO (aluminum doped zinc oxide), graphene, etc.
  • ITO indium tin oxide
  • AZO aluminum doped zinc oxide
  • graphene etc.
  • Preferred transistor geometries are the following:
  • Substrate, dielectric, channel layer preferably gate electrode, dielectric, channel layer, source and drain contact, known as bottom-gate top contact geometry 2.
  • Substrate, dielectric, channel layer preferably substrate, gate electrode, dielectric, source and drain contact, channel layer, known as bottom-gate bottom contact geometry.
  • the present invention enables the preparation of y-CsSn from Y-CsSn or directly from solution at temperatures below 500 ° C, especially at low temperatures below 250 ° C.
  • the invention includes the cost-effective production of thin layers of inorganic semiconductor materials such as B1I3, Bi x x M x l3-yXy 'CsSn or Csi xAxB-i-yCy -zXz by solution-based processes at temperatures below 500 ° C, especially at low Temperatures below 250 ° C.
  • the present invention makes it possible to produce layers with a low concentration of impurities since, apart from the solvent, there are no impurities. This is advantageous in comparison to precursor-based production methods, as are generally used for TFTs based on metal oxides. Care must always be taken in these production processes that the unneeded parts of the precausors are removed as completely as possible from the layer, eg by temperature treatment.
  • the use of inorganic semiconductors also offers the possibility of realizing the combination of high charge carrier mobility with low processing temperatures in TFT applications. Examples
  • Spin coating was used to deposit a Bib layer on an oxidized Si wafer with an oxide thickness of 300 nm.
  • the rotational speed was 1000 rpm and a rotation time of 30 seconds.
  • optical microscopy and atomic force microscopy it was shown that the resulting layer is homogeneous and closed at a thickness d ⁇ 15nm.
  • Example 2 Bib in butanone
  • Bib layers were prepared on oxidized Si wafers. The layers are not closed, but have islands isolated from each other. An electrical conductivity is not possible.
  • Example 5 Gate field dependent current flow through a CsSnb thin film:
  • N, N-dimethylformamide acetonitrile: methoxyacetonitrile (1: 1: 1).
  • a small amount of the solution was dropped on a silicon wafer and allowed to dry.
  • the silicon wafer consisted of highly doped silicon (gate electrode) covered with a 230 nm thick layer of silicon dioxide (gate dielectric), as well as lithographically structured source and drain contacts consisting of a 10 nm thick layer of indium tin oxide (ITO) and a 30 nm thick layer Gold (Au).
  • ITO indium tin oxide
  • Au gold
  • FIG. 1 A schematic layer structure for the electrical characterization is shown in FIG. 1
  • the measurements were on a transistor with a channel length (L) of 10 ⁇ and a channel width (W) of 10000 ⁇ performed.
  • the thickness of the dielectric (S1O2) was 230 nm and had a dielectric constant ⁇ ⁇ of 3.9.
  • the permittivity of the vacuum was 8,85E-12 As / Vm.
  • the area normalized capacitance CG of the dielectric was thus 15 nF / cm 2 .
  • the mobility ⁇ was calculated from the slope of the input characteristics.
  • the slope m was determined by linear regression in the VGs range from 0 V to -40 V.
  • the curves obtained from the linear regression are shown in Figure 4 (solid black lines).
  • FIG. 4 shows the electrical characterization of the dripped CsSn layer
  • Input characteristics measured for drain-source voltages VDS -1 V, -10 V, -20 V, -30 V, - 40 V.
  • the solid black lines were fitted to the input characteristics using linear regression.
  • a CsSn layer was deposited on an oxidized Si wafer having an oxide thickness of 300 nm.
  • the rotation speed was 1000 rpm.
  • optical microscopy and atomic force microscopy it was shown that the resulting layer is homogeneous and closed at a thickness d ⁇ 40 nm.
  • FIG. 7 shows an atomic force microscope image (tapping mode) of the CsSn layer from Example 6.
  • the height difference detected by the color scale is 80 nm.
  • FIG. 8 shows the associated height profile.
  • a thin layer of the material was applied to the surface of a silicon wafer consisting of highly doped silicon (gate electrode) covered with a 300 nm thick layer of silicon dioxide (gate dielectric).
  • gate electrode highly doped silicon
  • gate dielectric silicon dioxide
  • the sample was dried at 150 ° C for 60 minutes on a hot plate. After drying, the layer source and drain contacts through a shadow mask in the vacuum by thermal evaporation are (p ⁇ 10 "6 mbar) is applied.
  • the contacts consisted of a 50 nm thick layer of gold.
  • the measurements were carried out on a transistor with a channel length (L) of 50 ⁇ m and a channel width (W) of 500 ⁇ m.
  • the thickness of the dielectric (S1O2) was 300 nm and had a dielectric constant ⁇ ⁇ of 3.9. 8.85 ⁇ 10.
  • "12 is the permittivity of vacuum ⁇ was As / Vm.
  • the area-normalized capacitance CG of the dielectric thus was 1 1, 5 nF / cm 2, the mobility ⁇ was calculated from the slope of the input characteristics.
  • the slope m was determined by linear regression in the VGS range from 0 V to -40 V determined.
  • FIG. 9 shows the electrical characteristic of the CsSn layer produced as described above.
  • the solid line was adapted to the input characteristics by means of linear regression.
  • the field effect mobility determined with the formula from Example 5 was 2.3 cm 2 / Vs.
  • Example 8 CsSn in Dimethyformamide: acetonitrile: methoxyisopropanol - (1: 1: 1)
  • a CsSn layer was deposited on an oxidized Si wafer having an oxide thickness of 300 nm.
  • the rotation speed was 1000 rpm.
  • optical microscopy and atomic force microscopy it was shown that the resulting layer is homogeneous and closed at a thickness d ⁇ 40 nm. Compared with Example 6, the roughness of the layer could be reduced.
  • FIG. 10 shows an optical microscope image of the CsSn layer from Example 8,
  • FIG. 11 an atomic force microscope image (tapping mode) of the edge region of this layer, wherein the term "height sensor” indicates the height difference of 120 nm recorded with the color scale
  • Figure 12 shows the associated height profile
  • Figure 13 shows an atomic force microscope (tapping mode) image of the higher magnification layer, wherein the height difference detected by the color scale is 25 nm
  • Figure 14 shows the associated elevation profile.
  • a CsSn solution in methanohacetonitrile - (1: 1) was prepared at a concentration of c ⁇ 20 mg / ml.
  • a CsSn layer was deposited on an oxidized Si wafer having an oxide thickness of 300 nm.
  • the rotation speed was 1000 rpm. It was shown by optical microscopy that no closed layer but single CsSn crystals were formed.
  • FIG. 15 shows an optical microscope image of a CsSn layer from Comparative Example 2.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf die Herstellung von ϒ-Cäsium-Zinn-Iodid aus einer Cäsium-Zinn-Iodid-Lösung, wobei das Lösungsmittel abgedampft und das CäsiumZinn-Iodid anschließend thermisch behandelt wird, sowie auf einen lösungsmittelbasierten Auftrag von ϒ-Cäsium-Zinn-Iodid, Cs1-xAxB1-yCyI3, Bi1-xMI3-yXy oder Bismuthiodid auf ein Substrat und die Verwendung als Halbleitermaterial in Transistorstrukturen, wobei eine CsSnI3-Lösung, eine Cs1-xAxB1-yCyI3-zXz-Lösung, eine Bi1-xMxI3-yXy-Lösung oder eine BiI3-Lösung auf ein Substrat mit Hilfe von Drucktechniken aufgebracht wird, wobei unter Verwendung von einer CsSnI3-Lösung der Auftrag unter inerter Atmosphäre und/oder Vakuum durchgeführt wird.

Description

Verfahren zur Herstellung von γ- CsSn und Verwendung von y-CsSn , Csi-xAxBi-yCyl3-zXz, Bi oder Bii-xMl3-yXy für Dünnschichttransistoren
Beschreibung
Die Erfindung bezieht sich auf die Herstellung von γ-Cäsium-Zinn-lodid, sowie auf einen lösungsmittelbasierten Auftrag von γ-Cäsium-Zinn-lodid, Csi-xAxBi-yCyl3-zXz, Bismuthiodid, oder Bii-xMy -yXy auf ein Substrat und die Verwendung als Halbleitermaterial in Transistorstrukturen. Dünnfilmtransistoren, bekannt als TFTs, werden vielfach als Schaltelemente in der Elektronik verwendet, insbesondere für großflächige Anwendungen. Ihre Hauptanwendung liegt in der Rückseitenplatine von aktiv-matrix Flüssigkristalldisplays (AMLCD) oder aktiv-matrix OLED- Displays (AMOLED). Darüber hinaus finden sie beispielsweise Anwendung im Bereich der Sen- sorik und RFI D-Systemen.
Gegenwärtig werden TFTs in den meisten Bauelementen unter Verwendung von amorphem Silicium als Halbleiter hergestellt, da amorphes Silicium eine für großflächige Anwendungen nötige, kostengünstige Variante im Vergleich zu kristallinem Silizium darstellt. Die Anwendung von amorphem Silicium ist jedoch auf Bauelemente mit geringer Schaltgeschwindigkeit be- schränkt, da seine Beweglichkeit von ca.10"1 cmWs ca. 15.000 mal kleiner als jene von kristallinem Silicium ist. Wenngleich amorphes Silicium kostengünstiger herzustellen ist als kristallines Silicium, erfordert die Deposition von amorphem Silicium immer noch kostenintensive Vakuumprozesse, wie z. B. plasmaunterstützte chemische Gasphasenabscheidung. Des Weiteren erfordern die verwendeten flächigen Abscheidemethoden nachfolgend eine aufwendige und kos- tenintensive Strukturierung durch lithographische Methoden. Hierzu wird in der Regel ein Photolack über Photolithographie strukturiert und dann als Maske zum Strukturieren der a-Si Schicht verwendet.
Um TFTs mit verbesserter Performance zu realisieren wie sie z.B. für Rückseitenplatinen für hochauflösende LCD oder OLED-Displays notwendig sind, müssen jedoch andere Materialien als a-Si verwendet werden.
In den neuesten Generationen kleiner Displays wird aktuell Niedertemperaturpolysilizium (LTPS) verwendet, da es verglichen mit a-Si eine bis zu drei Größenordnungen höhere La- dungsträgerbeweglichkeit ^=100cm2/Vs) aufweist und eine verbesserte elektrische Stabilität besitzt. LTPS wird durch eine Laserbehandlung aus a-Si hergestellt, die zu einer teilweisen Kristallisation des a-Si führt. LTPS weist jedoch eine Reihe von Nachteilen auf. Das für die Herstellung von LTPS nötige Laserannealing erfordert hohe Investmentkosten und erschwert die Aufskalierung des Herstellungsprozesses. Zudem weist LTPS verglichen mit a-Si eine verrin- gerte Homogenität auf. Dadurch werden in der Regel Ausgleichsschaltungen und ein veränderter Aufbau der Rückseitenplatine notwendig. Dies führt zu einer Erhöhung der benötigten Pro- zesssch ritte, einer erhöhten Prozesskomplexität und damit zu erhöhten Herstellungskosten verglichen mit Rückseitenplatinen aus a-Si.
Eine Alternative zu LTPS bieten Metalloxide wie Indium-Gallium-Zink-Oxid (IGZO). Metalloxide weisen eine höhere Beweglichkeit ^=10-30cm2/Vs) als a-Si auf und es wurden bereits eine Reihe von Display-Prototypen basierend auf IGZO-Rückseitenplatinen präsentiert. Verglichen mit a-Si und LTPS ist jedoch die Langzeitstabilität der IGZO-Platinen verringert. Für die bisher realisierten Rückseitenplatinen wurde die Metalloxidschichtebenfalls flächig durch teure Vakuumprozesse, insbesondere Sputtern, abgeschieden.
Sowohl a-Si und LTPS als auch die momentan verwendeten Metalloxide werden durch aufwendige und kostenintensive Vakuummethoden abgeschieden (a-Si/LTPS zumeist durch plasmaunterstützte Gasphasenabscheidung und Metalloxide durch Sputtern). Zudem werden die Halbleitermaterialien durch diese Methoden flächig auf dem kompletten Substrat abgeschieden. Zur Herstellung der Transistoren sind deshalb im Anschluss an die Deposition aufwendige lithographische Verfahren zur Strukturierung notwendig.
Im Hinblick auf die Verwirklichung von kostengünstiger Elektronik und der daraus resultierenden Erschließung neuer Anwendungsgebiete, ist es deshalb notwendig die aktuell verwendeten va- kuumbasierten Abscheidungsprozesse durch kostengünstigere Verfahren zu ersetzen. Hierzu sind Druckprozesse bestens geeignet, da sie bei Raumdruck durchgeführt werden können und einen hohen Durchsatz ermöglichen. Zudem können die Halbleitermaterialien bereits beim Aufbringen durch einen additiven Prozess strukturiert werden. Dadurch werden nachfolgende Lithographieprozesse überflüssig.
Die Verwendung von organischen Halbleitern wurde beispielsweise in US 5 347 144 untersucht. Aufgrund der guten Prozessierbarkeit durch chemische Lösungsabscheidung, z.B. via Auftropfen, Aufschleudern, Eintauchbeschichtung, Tintenstrahldruck oder Gravurdruck bieten organische Materialien eine preiswerte Alternative zu a-Si, LTPS und Metalloxiden an. Zudem können organische Materialien bei niedrigen Temperaturen aus Lösung prozessiert werden und sind somit kompatibel mit preiswerten und flexiblen Plastiksubstraten. Die Beweglichkeiten in aus Lösung prozessierten organischen Materialien liegen im Bereich von a-Si und teilweise sogar bereits im Bereich 1 -5 cm2/Vs. Allerdings weisen organische Halbleiter häufig eine mangelnde Stabilität der elektrischen Eigenschaften auf, welche einen großtechnischen Einsatz bisher ver- hindern.
Lösungsprozessierbare, anorganische Materialien bieten die Möglichkeit die Vorteile von kostengünstigen Druckmethoden mit den, im Vergleich zu organischen Materialien, höheren intrinsischen Beweglichkeiten von anorganischen Materialien zu kombinieren. Lösungsprozessierbare Metalloxide ausgehend von Metallpräkursoren, wie in US 8 017 458 offenbart, zeigen in TFTs Beweglichkeiten von μ ~ 1 -50 cm2/Vs, wenn die Präkursoren bei Temperaturen zwischen 300 °C und 500 °C zu Metalloxide reagieren. In den letzten Jahren wurden zudem Verfahren entwickelt, die TFTs mit Beweglichkeiten im Bereich von 5 cmWs < μ < 15 cmWs für Prozesstemperaturen von T ~ 200 °C ermöglichen. Dies ist unter anderem in WO 12/103528 A2 und H. Sirringhaus et al. (Nat. Mat. Vol. 10 (201 1 ) 45-50) offenbart. Für Prozesstemperaturen unterhalb von 200 °C, welche notwendig sind um kostengünstige Kunststoffsubstrate verwenden zu kön- nen, liefern die oben genannten Prozesse jedoch TFTs mit deutlich schlechterer Performance, die einen Einsatz in Rückseitenplatinen von Displays unmöglich macht. Park et al. (Nature Vol. 489 (2012) 128-132) offenbaren, dass durch photochemische Aktivierung bei Raumtemperatur Metalloxid-TFTs mit Beweglichkeiten von μ ~ 10 cm2A/s realsiert werden können. Zur Aktivierung ist jedoch eine Beleuchtung der aufgebrachten Filme von etwa 2 h nötig, wodurch eine Prozessierung mit hohem Durchsatz nicht möglich ist. F. Fleischhaker et al. (J. Mater. Chem. Vol. 20 (2010) 6622-6625) offenbart, dass basierend auf ZnO TFTs auch bei Temperaturen T < 150 °C realisiert werden können. Die erreichten Beweglichkeiten liegen jedoch maximal im Bereich von 1 cm2A/s.
DE 100 06 257 offenbart die Verwendung von organisch-anorganische Hybridmaterialien als halbleitenden Kanälen in Feldeffekttransistoren. Beispielhaft sind Phenethylammoniumzinniodid und Butyldiammoniumzinniodid genannt. Wie von Mitzi et al. (IBM J. Res. & Dev. Vol. 45 (2001 ), 29-46) offenbart, liegen die erreichten Beweglichkeiten von < 1 cm2A/s bei Prozesstemperaturen von T ~ 250 °C jedoch lediglich im Bereich von a-Si und unterhalb derer von lösungs- prozessierten Metalloxiden.
WO 201 1/071738 beschreibt ein luminescierendes Material mit folgender Formal: [AaS- nbXxX'X'X'V] [dopant], wobei A ein monovalentes Kation ist, wobei X, X', und X" ausgewählt sind aus der Gruppe Fluor, Chlor, Brom und lod, wobei a zwischen 1 und 5 liegt, wobei b zwischen 1 und 5 liegt und die Summe aus χ,χ' und x" (a+2b) ist und zumindest X' lod ist. Der Dopant liegt bevorzugt mit 0,1 bis 1 Prozent im Bezug auf die elementare Zusammensetzung vor. Der Dopant beinhaltet bevorzugt sauerstoffhaltige Anionen, beispielsweise O2- und OH-. Die das beschriebene luminescierendes Material enthaltende Schicht wird mit Hilfe der Vakuum Depositen mittels Verdampfung von beispielsweise Zinn(ll)iodid und Cäsium(l)iodid hergestellt.
Kanatzidis et al. (Nature, Vol. 485 (2012) 486-494) offenbart ebenfalls die Verwendung von CsSn als ein p-typ Halbleiter in Solarzellen. Kanatzidis et al. beschreibt ferner eine Hall- Beweglichkeit von CsSn von 585 cm2 / Vs und dass sich CsSn in polaren Lösemitteln wie beispielsweise Acetonitril, Methoxy-Acetonitril oder DMF löst und somit lösungsmittelprozes- sierbar ist.
Kanatzidis et al. (JACS Vol. 134 (2012) 8579-8587) offenbart ferner, dass CsSnl3 ein„unique phase-change material" sei und vier Polymorphe aufweist. Es wird beschrieben, dass zwei Polymorphe bei Raumtemperatur stabil sind und sich diese durch Wärmebehandlung oder durch Freisetzung an Luft umwandeln lassen. Es wird beschrieben, dass sich das reine Polymorph B- γ durch eine Reaktion der stöchiometrischen Mischung von Zinn(ll)iodid und Cäsium(l)iodid bei 550°C in einer evakuierten Ampulle und anschließender Kühlung darstellen lässt. Das reine Y Polymorph lässt sich durch eine Reaktion der stochiometrischen Mischung von Zinn(ll)iodid und Cäsium(l)iodid in Ethylendiamin darstellen. Das Y Polymorph lässt sich durch Temperaturbehandlung bei 550 °C in das Polymorph Β-γ umwandeln. Das Polymorph Β-γ wandelt sich durch Freisetzung an Luft in das Y-Polymorph um. Zunächst entsteht Β-γ durch Absorbtion der Luft- feuchtigkeit und wird dann oxidiert zu Cs2Snl6.
Die Aufgabe der vorliegenden Erfindung war es, eine im Vergleich zum Stand der Technik vereinfachte Herstellroute für das y-CsSn aufzuzeigen. Eine weitere Aufgabe der vorliegenden Erfindung war es, als Halbleiter geeignete Materialien aufzuzeigen, die sich mit Hilfe von Druckmethoden, die eine kostengünstige Herstellungsvariante darstellen, als dünne Schicht prozessieren lassen, wobei die Schichtdicke typischerweise im Bereich von 1 bis 1000 nm liegt. Eine weitere Aufgabe der vorliegenden Erfindung war es, Materialien aufzuzeigen, die bereits bei Temperaturen im Bereich von max. 250 °C halbleitende Schichten ausbilden, die als aktive Schichten in TFTs verwendet werden können.
Die vorliegende Erfindung betrifft ein Verfahren zur lösemittelbasierten Herstellung von γ- CsSn , das dadurch gekennzeichnet ist, dass (i) Y-CsSn aus Lösung hergestellt wird, wobei das Lösemittel in einer inerten Atmosphäre und/oder unter Vakuum bei einer Temperatur von 0°C bis 500°C abgedampft wird, und (ii) Y-CsSn durch Temperaturbehandlung im Bereich von 50 bis 500°C in einer inerten Atmosphäre und/oder unter Vakuum in y-CsSn umgewandelt wird.
Vorteilhaft kann das Lösemittel (Schritt (i)) in einem Temperaturbereich von 20 °C bis 250 °C, bevorzugt von 120 bis 200 °C, insbesondere im Bereich 150 bis 180 °C, abgedampft werden. Bei einer Temperaturbehandlung des Lösemittels von größer 70 °C in Schritt (i), insbesondere größer 100 °C, können die Schritte (i) und (ii) parallel, d.h. in einem Schritt, ablaufen, so dass γ- CsSn aus Lösung entsteht.
Vorteilhaft wird unter Verwendung einer inerten Atmosphäre ein Reaktionsraum gewählt, der pro Gramm Y-CsSn ein Volumen von mindestens 100 ml/g bis 1 l/g aufweist. Vorteilhaft werden die Reaktionen (i) und (ii) unter einer Stickstoff- und/oder Argon-Atomsphäre und/oder unter Vakuum durchgeführt.
Vorteilhaft werden unter Verwendung von Vakuum die Schritte (i) und/oder (ii) bei einem Druck von kleiner als 500 mbar, bevorzugt kleiner als 100 mbar, insbesondere im Bereich kleiner als 10 mbar, durchgeführt. Vorteilhaft wird die Umwandlung der Y-Phase in die γ-Phase (Schritt (ii)) bei einer Temperatur im Bereich von 70 °C bis 250 °C, bevorzugt von 120 bis 200 °C, insbesondere im Bereich 150 bis 180 °C, durchgeführt.
Die Reaktionszeit beider Schritte (i) und (ii) beträgt vorteilhaft 1 Minuten bis 20 Stunden, bevor- zugt 10 Minuten bis 2 Stunden.
Bei dem erfindungsgemäßen Verfahren ist die Anwesenheit von Wasser und/oder Sauerstoff vorteilhaft auf ein Minimum zu begrenzen, bevorzugt kleiner 10000 ppm, insbesondere gänzlich zu vermeiden.
Gelöstes CsSn kann nach allen dem Fachmann bekannten Wegen hergestellt werden. Beispielsweise reagiert Csl + Sn in einer Schmelzreaktion zu CsSn und das so hergestellte CsSn wird in einem polaren Lösemittel gelöst. Als polares Lösemittel kann beispielsweise Ace- tonitril, eine Mischung aus Acetonitril und Dimethylformamid oder eine Mischung aus Acetonitril : Dimethylformamid : Methoxyacetonitril verwendet werden. Vorteilhaft wird diese Lösung 1 bis 5 Stunden bei ca. 70 °C unter Rühren erhitzt.
Vorteilhaft wird die Reaktion unter einer inerten Atmosphäre, beispielsweise einer Stickstoffoder Argon-Atmosphäre durchgeführt.
Die vorliegende Erfindung betrifft ferner ein Verfahren zur Herstellung einer dünnen Schicht aus halbleitendem Material, das dadurch gekennzeichnet ist, dass eine CsSn -Lösung, eine Csi- xAxB-i-yCy -zXz-Lösung, eine Bi -Lösung oder eine Bii-xMxl3-yXy-Lösung auf ein Substrat mit Hilfe von Drucktechniken aufgebracht wird, wobei unter Verwendung von einer CsSn -Lösung der Auftrag unter inerter Atmosphäre und/oder Vakuum durchgeführt wird.
Die Dicke der Schicht beträgt vorteilhaft 1 bis 1000 nm, bevorzugt 10 bis 200nm, besonders bevorzugt 20 bis 100 nm. Die Schicht ist homogen und geschlossen. Unter homogen wird dabei verstanden, dass die Schicht an der Stelle mit geringster Dicke mindestens 30 % der Dicke der Schicht an der dicksten Stelle beträgt, bevorzugt 50 %. Unter geschlossen wird verstanden, dass die Schicht mindestens 90 % der darunterliegenden Fläche bedeckt, bevorzugt mindestens 95 %, insbesondere mindestens 98 % oder vollständig. Die Messung der Schichtdicke, der Homogenität und der Geschlossenheit der Schicht wird bevorzugt mit Rasterkraftmikroskopie, insbesondere im tapping-mode, ermittelt.
Geeignete Drucktechniken sind beispielsweise Aufschleudern (spin-coating), Auftropfen (drop casting), Eintauchbeschichtung (dip-coating), 2D-lnk-Jet-Drucken, Gravurdruck, Offset-Druck, Flexodruck oder Siebdrucken (screen printing), Mikrokontaktdruck (microcontact (wave) prin- ting), bevorzugt sind kontinuierliche Druckmethoden, z. B. 2D-lnk-Jet-Drucken.
Als Lösemittel sind polare Lösemittel vorteilhaft, insbesondere Alkohole, Ketone, Aldehyde, Amide, Esther, Ether, Sulfoxide, Lactone, Lactame und/oder Nitrile. Unter Verwendung von Bi sind insbesondere Aceton und Butanon vorteilhaft. Unter Verwendung von CsSn und Csi- xAxB-i-yCy -zXz sind insbesondere DMF, Acetonitril, Methoxy-Acetonitirl, Methoxy-Isopropanol, DMSO und Aceton vorteilhaft. Bi ist kommerziell erhältlich.
Vorteilhaft werden Verbindungen mit folgender Formel Bii-xMxl3-yXy verwendet, wobei
M für Zinn, Germanium, Blei oder Selen steht und
X für Chlor oder Brom steht.
x und y können in allen für den Fachmann bekannten Bereichen gewählt werden.
Vorteilhaft werden Verbindungen mit folgender Formel Csi-xAxBi-yCyl3-zXz verwendet, wobei
A für Barium oder Strontium steht
B für Zinn, Blei oder Germanium steht, bevorzugt Zinn
C für Bismuth, Indium, Gallium, Silber oder Antimon steht,
X für Chlor oder Brom
x, y und z können in allen für den Fachmann bekannten Bereichen gewählt werden.
Csi-xAxBi-yCyl3-zXz und Bii-xMxl3-yXy lassen sich beispielsweise durch Zugabe der entsprechenden Komponenten in der Schmelzreaktion herstellen. Alternativ können die Edukte (Substituen- ten) in Lösung gebraucht werden und so in Lösung zur gewünschten substituierten Verbindung reagieren.
Als Substrat kann jedes Material verwendet werden, welches unter den nachfolgend beschriebenen Herstellungsbedingungen einer dünnen Schicht aus halbleitendem Material stabil ist. Dies können insbesondere organische, anorganische und Verbund-Materialien sein. Beispiele sind Glas, Quartzglas, Metallfolien, Keramiken, dotierte und undotierte anorganische Halbleiter (z.B. Silizium, Germanium, etc.), polymere Materialien (z.B. Polyacrylate, Epoxide, Polyamide, Polycarbonate, Polyimide, Polyketone, Poly (ether ether ketone), Polyethylennaphthalat (PEN), Polyethylenterephthalat (PET), Polyphenylensulfid (PPS)), Papier), insbesondere Glas und Kunststoff.
Vor dem Aufbringen der halbleitenden Schicht kann gegebenenfalls eine isolierende Schicht auf dem Substrat abgeschieden werden, insbesondere organische oder anorganische Dielektrika, insbesondere Oxide (z.B. Siliziumoxid, Aluminumoxid, Titanoxid, bevorzugt S1O2, AI2O3), Nitride (z.B. Siliziumnitrid), Polymere (z.B. Polyimide, Polyacrylate, Polymethylmethacrylate (PMMA), Polystyrol, Fluorpolymere).
Nach dem Auftrag wird die Schicht bei einer Temperatur von 0 °C bis 500 °C getrocknet, bevorzugt bei 0 °C bis 250 °C, insbesondere bei 20 °C bis 150 °C, wobei unter Verwendung einer CsSn -Lösung der Trocknungsschritt unter inerter Atmosphäre und/oder Vakuum durchgeführt wird. Beim Auftrag von B1I3 wird vorteilhaft zum Trocknen eine Temperatur im Bereich von 0 °C bis 150 °C, bevorzugt 20 °C bis 80 °C, gewählt. Beim Auftrag von CsSnl3 oder Csi-xAxBi-yCyl3- zXz wird vorteilhaft zum Trocknen eine Temperatur im Bereich von 0 °C bis 350 °C, bevorzugt 20 °C bis 150 °C, gewählt. Vorteilhaft wird diese Trocknungs-Temperatur für einen Zeitraum von 0,5 bis 30 Minuten gehalten, bevorzugt für einen Zeitraum von 1 bis 5 Minuten. Gegebenenfalls kann nach dem Trocknungsschritt ein weiterer Temperatur-Schritt zur Erhöhung des kristallinen Anteils bei einer Temperatur im Bereich von 20 °C bis 500 °C erfolgen, bevorzugt bei einer Temperatur im Bereich von 80 °C bis 250 °C. Falls unter Verwendung von CsSn im ersten Temperaturschritt die Temperatur so gewählt wird, dass nach der Trocknung Y-CsSn vorliegt, ist dieser zweite Temperatur-Schritt zwingend um Y-CsSn in y-CsSn um- zuwandeln. Die Temperatur liegt dabei vorteilhaft im Bereich von 70 bis 250 °C, bevorzugt 120 bis 200 °C, insbesondere 150 bis 180 °C. Unter Verwendung von CsSn wird dieser zweite Temperatur-Schritt unter inerter Atmosphäre und/oder Vakuum durchgeführt.
Die oben genannten Angaben zu der inerten Atmosphäre und zum Vakuum gelten auch für den Auftrag und die Trocknungsschritte zur Herstellung der dünnen Schicht aus CsSn .
Die vorliegende Erfindung betrifft ferner die nach den oben beschriebenen Verfahren hergestellte Schicht aus halbleitendem Material. Vorteilhaft weist die so hergestellte Schicht eine sehr geringe Konzentration an Fremd-Atomen auf.
Das erfindungsgemäße Verfahren ist sowohl geeignet um y-CsSn als Volumenmaterial herzustellen als auch um y-CsSn als dünne Schicht herzustellen.
Die vorliegende Erfindung betrifft ferner die Verwendung von y-CsSn , Csi-xAxBi-yCyl3-zXz und Bi und Bii-xMxl3-yXy in Dünnschichttransistoren. Neben Displays sind RFID Systeme und Sensoren mögliche Anwendungsgebiete von günstigen TFTs. Die genannten Verbindungen sind ferner geeignet als Loch- und Elektronenleiter und Absorptionsmaterial in Solarzellen und als Lumineszenzmaterial. Des Weiteren ist auch eine Verwendung von y-CsSn und Csi-xAxBi-yCyl3 als aktives Sensormaterial möglich (z.B. Sauerstoffsensor, Luftfeuchtesensor, etc.).
Die vorliegende Erfindung betrifft ferner einen Transistor mit: einem Source-Bereich (Source- kontakt) und einem Drain-Bereich(Drainkontakt); einer Kanalschicht, die sich zwischen dem Source- Bereich und dem Drain-Bereich erstreckt, wobei die Kanalschicht von y-CsSn , Csi- xAxBi-yCyl3-zXz, Bii-xMxl3-yXy oder Bib beinhaltet; einem Gate-Bereich (Gateelektrode), der in be- abstandeter Nachbarschaft zu der Kanalschicht angeordnet ist, und einer elektrisch isolierenden Schicht (Dielektrikum) zwischen dem Gate-Bereich und dem Source-Bereich, dem Drain- Bereich und der Kanalschicht.
Als Substrat für den Transistor können prinzipiell alle zuvor genannten Substrate verwendet werden. Als Dielektrikum können vorteilhaft organische und anorganische Materialien verwendet werden. Beispiele für anorganische Dielektrika sind Silziumoxide, Aluminiumoxide, Titanoxide, Ti- tanate, Tantaloxide , Tantalate, Siliziumnitride, Zirconoxide, Zirconate, Bariumtitanat sowie weitere Dielektrika in Perwoskitstruktur. Beispiele für organische Dielektrika sind Polyimide, Polyac- rylate, polymethylmethacrylate (PMMA), Polystyrol, Fluorpolymere, etc. Bevorzugt wird S1O2 als Dielektrikum verwendet.
Für den Sourcekontakt, Drainkontakt und die Gateelektrode werden vorteilhaft elektrisch leitfähige Materialien verwendet. Dies beinhaltet Metalle, bevorzugt Metalle der Gruppen 6,7,8,9,10 oder 1 1 des Periodensystems, sowie Pd, Au, Ag, Cu, AI, Ni, Cr, Pt, In, etc. Alternativ können auch leitfähige Polymere (z.B. PEDOT:PSS), transparente Leiter z.B. ITO (Indiumzinnoxid), AZO (Aluminium dotiertes Zinkoxid), Graphene, etc. verwendet werden.
Bevorzugte Transistorgeometrien sind die folgenden:
I . Substrat, Dielektrikum, Kanalschicht, bevorzugt Gateelektrode, Dielektrikum, Kanalschicht, Source- und Drainkontakt, bekannt als Bottom-Gate Top-contact Geometrie 2. Substrat, Dielektrikum, Kanalschicht, bevorzugt Substrat, Gateelektrode, Dielektrikum, Source- und Drainkontakt, Kanalschicht, bekannt als Bottom-Gate Bottom-Kontakt Ge- ometrie.
3. Substrat, Kanalschicht, Dielektrikum, bevorzugt Source- und Drainkontakt, Kanalschicht, Dielektrikum, Gateelektrode, bekannt als Top-Gate Bottom-contact Geometrie.
4. Substrat, Kanalschicht, Dielektrikum, bevorzugt Kanalschicht, Source- und Drainkontakt , Dielektrikum, Gateelektrode, bekannt als Top-Gate Top-contact Geometrie.
Die vorliegende Erfindung ermöglicht die Herstellung von y-CsSn aus Y-CsSn oder direkt aus Lösung bei Temperaturen unter 500 °C, insbesondere bei niedrigen Temperaturen unterhalb von 250 °C. Darüber hinaus beinhaltet die Erfindung die kostengünstige Herstellung von dünnen Schichten aus anorganischen Halbleitermaterialien wie B1I3, Bii-xMxl3-yXy' CsSn oder Csi- xAxB-i-yCy -zXz durch lösungsbasierte Prozesse bei Temperaturen unter 500 °C, insbesondere bei niedrigen Temperaturen unter 250 °C.
Die vorliegende Erfindung ermöglicht die Herstellung von Schichten mit geringer Konzentration von Verunreinigungen, da außer dem Lösemittel keine Fremdatome vorliegen. Dies ist vorteil- haft im Vergleich zu präkursorbasierten Herstellverfahren, wie sie in der Regel für TFTs basierend auf Metalloxiden verwendet werden. Bei diesen Herstellverfahren muss stets Sorge getragen werden, dass die nicht benötigten Teile der Präkusoren möglichst vollständig aus der Schicht entfernt werden, z.B. durch Temperaturbehandlung. Die Verwendung von anorganischen Halbleitern bietet ferner die Möglichkeit die Kombination von einer hohe Ladungsträgerbeweglichkeit mit niedrigen Prozessierungstemperaturen in TFT- Anwendungen zu realisieren. Beispiele
Beispiel 1 : Bib in Aceton
Eine Bib-Lösung in Aceton mit einer Konzentration c=4,4mg/ml wurde angesetzt. Durch Spin- coating wurde eine Bib-Schicht auf einem oxidierten Si-Wafer mit einer Oxiddicke von 300nm deponiert. Als Dreh-Geschwindigkeit wurden 1000Upm verwendet bei einer Drehdauer von 30s. Mittels optischer Mikroskopie und Rasterkraftmikroskopie wurde gezeigt, dass die entstandene Schicht bei einer Dicke d~15nm homogen und geschlossen ist. Beispiel 2: Bib in Butanon
Mit einem Spin-coating Prozess bei 3000Upm und 30s Spin-Dauer wurden Bib-Schichten aus Lösung in Butanon auf oxidierten Si-Wafern mit einer Oxiddicke von 300nm deponiert. Mit einer Butanonlösung der Konzentration c=1 1 mg/ml wurde eine geschlossene Schicht der Dicke d~10nm hergestellt.
Vergleichsbeispiel 1 : Methanol/Ethanol
Mit einer Methanollösung (Ethanollösung) der Konzentration c=33mg/ml (c=9mg/ml) wurden Bib-Schichten auf oxidierten Si-Wafern hergestellt. Die Schichten sind nicht geschlossen, sondern weisen voneinander isolierte Inseln auf. Eine elektrische Leitfähigkeit ist nicht möglich.
Beispiel 3: CsSnb: Herstellung der Y-Phase
3.1 CsSnb erhalten aus einer Schmelzreaktion aus Csl + Sn analog Kanatzidis et al. (Nature, Vol. 485 (2012) 486-494)/ (JACS 2012, 134, 8579-8587) wurde in Acetonitril : DMF : Me- thoxyacetonitril mit einem Mischungsverhältnis von 1 :1 :1 löst. Es bildet sich eine gelbe Lösung. Durch Abdampfen der Lösemittel bildet sich Y-CsSnb.
3.2 CsSnb erhalten aus einer Schmelzreaktion aus Csl + Sn analog Kanatzidis et al. wurde in Acetonitril gelöst. Durch Erhitzen bei 80 °C in Acetonitril (6 h) und Abdampfen des Lösungsmittels bildete sich Y-CsSnb. Im Röntgendiffraktogramm in Figur 1 ist die reine Y-Phase zu sehen.
Beispiel 4: CsSnb: Umwandlung der Y-Phase in die y-Phase
Die Y-Phase wurde mit Hilfe eines dynamischen Vakuums bei 200 °C komplett in die γ-Phase umgewandelt. Im Röntgendiffraktogramm in Figur 2 ist die reine γ-Phase zu sehen. Beispiel 5: Gatefeldabhängiger Stromfluss durch eine CsSnb Dünnschicht:
Herstellung:
Die Ansetzung der CsSnb-Lösung, der Auftrag der CsSnb-Lösung, die Temperung der Dünnschicht, sowie die elektrische Charakterisierung wurden in inerter Stickstoffatmosphäre innerhalb einer Glovebox durchgeführt. 26,7 mg CsSn wurden in 6 ml des Lösemittelgemisches
N,N-dimethylformamid:Acetonitril:Methoxyacetonitril (1 :1 :1 ) gelöst. Eine kleine Menge der Lösung wurde auf einen Siliziumwafer aufgetropft und trocknen gelassen. Der Siliziumwafer bestand aus hoch dotiertem Silizium (Gateelektrode) bedeckt mit einer 230 nm dicken Schicht Siliziumdioxid (Gatedielektrikum), sowie lithographisch strukturierten Source und Drain Kontakten bestehend aus einer 10 nm dicken Schicht Indium-Zinn-Oxid (ITO) und einer 30 nm dicken Schicht Gold (Au). Nach dem Auftropfen wurde die Schicht zunächst bei 100 °C für 5 Minuten auf einer Hotplate getrocknet. Vor der elektrischen Charakterisierung wurden die Schichten nochmals für 15 Minuten bei 250 °C auf einer Hotplate ausgeheizt.
Ein schematischer Schichtaufbau für die elektrische Charakterisierung ist in Figur 3 gezeigt.
Elektrische Charakterisierung: Die Messungen wurden mit einem Agilent 4155C Semiconductor Parameter Analyzer in inerter Stickstoffatmosphäre, innerhalb einer Glovebox durchgeführt.
Messbereiche:
Eingangskennlinien: Gate-Source Spannung VGS= 40V bis -40V und zurück mit 2 V- Schrittweiten und Drain-Source Spannung VDs = -1 V, -10 V, -20 V, -30 V, -40 V Die Messungen wurden an einem Transistor mit einer Kanallänge (L) von 10 μηη und einer Kanalbreite (W) von 10000 μηη durchgeführt. Die Dicke des Dielektrikums (S1O2) betrug 230 nm und hatte eine Dielektrizitätskonstante εΓ von 3,9. Die Permittivität des Vakuums εο betrug 8,85E-12 As/Vm. Die flächennormierte Kapazität CG des Dielektrikums betrug somit 15 nF/cm2. Die Beweglichkeit μ wurde aus der Steigung der Eingangskennlinien berechnet. Die Steigung m wurde durch lineare Regression im VGs-Bereich von 0 V bis -40 V bestimmt. Die aus der linearen Regression erhaltenen Kurven sind in Figur 4 (durchgezogene schwarze Linien) dargestellt.
Figur 4 zeigt die Elektrische Charakterisierung der aufgetropften CsSn Schicht:
Linke Abbildung:
Eingangskennlinien gemessen für Drain-Source Spannungen VDS = -1 V, -10 V, -20 V, -30 V, - 40 V. Die durchgezogenen schwarzen Linien wurden mittels linearer Regression an die Eingangskennlinien angepasst.
Rechte Abbildung:
Berechnete Feldeffektmobilität als Funktion der Drain-Source Spannung.
Zur Be en folgende Formeln angewendet:
Figure imgf000011_0001
Die ermittelte Feldeffektmobilität für die untersuchten VDS war im Bereich von μ = 0,01 cm2/Vs. Die maximale Feldeffektmobilität wurde für eine Drain-Source Spannung von -20 V berechnet und beträgt μ = 0,0105 cmWs. Die Figuren 5 und 6 zeigen optische Mikroskop-Aufnahmen der deponierten CsSn -Schicht. Die Bilder wurden nach der elektrischen Charakterisierung außerhalb der Glovebox aufgenommen.
Vergleichsbeispiel 1 :
In einem geschlossenen System mit einem Gasvolumen von ca. 5 cm3 konnte unter Temperaturbehandlung keine γ-Phase hergestellt werden.
Beispiel 6: CsSn in Dimethyformamid:Acetonitril:Methoxyacetonitril - (1 :1 :1 )
Eine CsSn -Lösung wurde in Dimethyformamid:Acetonitril:Methoxyacetonitril - (1 :1 :1 ) mit einer Konzentration c= 20 mg/ml angesetzt. Durch Spin-coating wurde eine CsSn -Schicht auf einem oxidierten Si-Wafer mit einer Oxiddicke von 300 nm deponiert. Als Dreh-Geschwindigkeit wurden 1000 Upm verwendet. Mittels optischer Mikroskopie und Rasterkraftmikroskopie wurde gezeigt, dass die entstandene Schicht bei einer Dicke d ~ 40 nm homogen und geschlossen ist. Figur 7 zeigt eine Rasterkraftmikroskop-Aufnahme (tapping-mode) der CsSn -Schicht aus Beispiel 6. Die durch die Farbskala erfasste Höhendifferenz beträgt 80 nm. Figur 8 zeigt das zugehörige Höhenprofil.
Beispiel 7: CsSn in Dimethyformamid:Acetonitril:Methoxyacetonitril - (1 :1 :1 )
Die Ansetzung der CsSn -Lösung, die Herstellung der Proben, sowie die elektrische Charakterisierung wurden wie im vorherigen Beispiel in inerter Stickstoffatmosphäre innerhalb einer Glovebox durchgeführt. CsSn wurde in einer Konzentration von c = 40 mg/ml im Lösemittelgemisch N,N-dimethylformamid:Acetonitril:Methoxyacetonitril (1 :1 :1 ) angesetzt. Mittels Spin- coating bei 1000 rpm für 30 s wurde eine dünne Schicht des Materials auf der Oberfläche eines Siliziumwafer, bestehend aus hoch dotiertem Silizium (Gateelektrode) bedeckt mit einer 300 nm dicken Schicht Siliziumdioxid (Gatedielektrikum) aufgebracht. Im Anschluss wurde die Probe bei 150 °C für 60 Minuten auf einer Heizplatte getrocknet. Nach dem Trocknen der Schicht wurden Source- und Drainkontakte mittels thermischer Verdampfung durch eine Schattenmaske im Vakuum (p ~ 10"6 mbar) aufgebracht. Die Kontakte bestanden aus einer 50 nm dicken Schicht Gold.
Die Messungen wurden mit einem Agilent 4155C Semiconductor Parameter Analyzer durchgeführt.
Eingangskennlinien: Gate-Source Spannung VGS= 40 V bis -40 V und zurück mit 2 V- Schrittweiten und Drain-Source Spannung VDS = 1 V Ausgangskennlinien: Drain-Source Spannung VDS= 0 V bis -1 V mit 20 mV-Schrittweiten und Grate-Source Spannungen VGS = 40 V, 20 V, 0 V, -20 V, und -40 V.
Die Messungen wurden an einem Transistor mit einer Kanallänge (L) von 50 μηη und einer Ka- nalbreite (W) von 500 μηη durchgeführt. Die Dicke des Dielektrikums (S1O2) betrug 300 nm und wies eine Dielektrizitätskonstante εΓ von 3,9 auf. Die Permittivität des Vakuums εο betrug 8,85■ 10"12 As/Vm. Die flächennormierte Kapazität CG des Dielektrikums betrug somit 1 1 ,5 nF/cm2. Die Beweglichkeit μ wurde aus der Steigung der Eingangskennlinien berechnet. Die Steigung m wurde durch lineare Regression im VGS-Bereich von 0 V bis -40 V bestimmt.
Figur 9 zeigt die elektrische Charakteristik der wie oben beschrieben hergestellten CsSn Schicht. Der linke Teil der Figur 9 zeigt dabei die Eingangskennlinien gemessen für Drain- Source Spannungen VDS = -1 V. Die durchgezogene Linie wurde mittels linearer Regression an die Eingangskennlinien angepasst. Die mit der Formel aus Beispiel 5 ermittelte Feldeffekt- mobilität betrug 2,3 cm2/Vs. Der rechte Teil der Figur 9 zeigt die Ausgangskennlinien für Gate- Source Spannungen von VGS = 40 V, 20 V, 0 V, -20 V, und -40 V.
Beispiel 8: CsSn in Dimethyformamid:Acetonitril:Methoxyisopropanol - (1 :1 :1 )
Eine CsSn -Lösung wurde in Dimethyformamid:Acetonitril:Methoxyisopropanol - (1 :1 :1 ) mit einer Konzentration c = 40 mg/ml angesetzt. Durch Spin-coating wurde eine CsSn -Schicht auf einem oxidierten Si-Wafer mit einer Oxiddicke von 300 nm deponiert. Als Dreh-Geschwindigkeit wurden 1000 Upm verwendet. Mittels optischer Mikroskopie und Rasterkraftmikroskopie wurde gezeigt, dass die entstandene Schicht bei einer Dicke d ~ 40 nm homogen und geschlossen ist. Verglichen mit Beispiel 6 konnte die Rauigkeit der Schicht reduziert werden.
Figur 10 zeigt eine optische Mikroskop-Aufnahme der CsSn -Schicht aus Beispiel 8, Figur 1 1 eine Rasterkraftmikroskop-Aufnahme (tapping-mode) des Randbereichs dieser Schicht, wobei die Angabe„height sensor" die mit der Farbskala erfasste Höhendifferenz von 120 nm angibt, Figur 12 zeigt das zugehörige Höhenprofil. Figur 13 zeigt eine Rasterkraftmikroskop-Aufnahme (tapping-mode) der Schicht mit höherer Vergrößerung, wobei die von der Farbskala erfasste Höhendifferenz 25 nm beträgt, Figur 14 zeigt das zugehörige Höhenprofil.
Vergleichsbeispiel 2: CsSn in MethanohAcetonitril - (1 :1 )
Eine CsSn -Lösung in MethanohAcetonitril - (1 :1 ) wurde mit einer Konzentration c ~ 20 mg/ml angesetzt. Durch Spin-coating wurde eine CsSn -Schicht auf einem oxidierten Si-Wafer mit einer Oxiddicke von 300 nm deponiert. Als Dreh-Geschwindigkeit wurden 1000 Upm verwendet. Mittels optischer Mikroskopie wurde gezeigt, dass keine geschlossene Schicht sondern einzelne CsSn -Kristalle entstanden sind. Figur 15 zeigt eine optische Mikroskop-Aufnahme einer CsSn -Schicht aus Vergleichsbeispiel 2.

Claims

Patentansprüche:
Verfahren zur lösemittelbasierten Herstellung von y-CsSn , dadurch gekennzeichnet, dass (i) Y-CsSn aus Lösung hergestellt wird, wobei das Lösemittel in einer inerten Atmosphäre und/oder unter Vakuum bei einer Temperatur von 0°C bis 500°C abgedampft wird, und (ii) Y-CsSn durch Temperaturbehandlung im Bereich von 50 bis 250°C in einer inerten Atmosphäre und/oder unter Vakuum in y-CsSn umgewandelt wird.
Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass der Schritt (i) und/oder (ii) bei einem Druck von kleiner als 500 mbar durchgeführt wird.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Schritte (i) und/oder (ii) bei einer Temperatur von 120 bis 200 °C durchgeführt werden.
Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass CsSn in einem polaren Lösemittel gelöst wird.
Verfahren zur Herstellung einer dünnen Schicht aus halbleitendem Material, dadurch gekennzeichnet, dass eine CsSn -Lösung, eine Csi-xAxBi-yCyl3-zXz-Lösung, eine B -xMxl3- yXy-Lösung oder eine Bi -Lösung auf ein Substrat mit Hilfe von Drucktechniken aufgebracht wird, wobei unter Verwendung von einer CsSn -Lösung der Auftrag unter inerter Atmosphäre und/oder Vakuum durchgeführt wird.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass als Lösemittel Alkohole, Ke- tone, Aldehyde, Amide, Ester, Ether, Sulfoxide, Lactone, Lactame und/oder Nitrile verwendet werden.
Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass als Substrat Glas, Kunststoff, Metallfolie oder Silizium verwendet wird.
Verfahren nach einem oder mehreren der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass als Drucktechnik Tintenstrahldruck, Offsetdruck, Gravurdruck und/oder Flexodruck verwendet wird.
Verwendung von y-CsSn , Csi-xAxBi-yCyl3-zXz, Bii-xMxl3-yXy oder Bi in Dünnschichttransistoren.
Transistor mit: einem Source-Bereich und einem Drain-Bereich; einer Kanalschicht, die sich zwischen dem Source-Bereich und dem Drain-Bereich erstreckt, wobei die Kanalschicht y-CsSn , Csi-xAxBi-yCyl3-zXz, Bii-xMxl3-yXy oder B1I3 beinhaltet; einem Gate-Bereich, der in beabstandeter Nachbarschaft zu der Kanalschicht angeordnet ist, und einer elektrisch isolierenden Schicht zwischen dem Gate-Bereich und dem Source-Bereich, dem Drain-Bereich und der Kanalschicht.
PCT/EP2014/055358 2013-03-25 2014-03-18 Verfahren zur herstellung von gamma-cssni3 und verwendung von gamma-cssni3, cs1-xaxb1-ycyi3-zxz, bii3 oder bi1-xmi3-yxy für dünnschichttransistoren Ceased WO2014154521A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP13160850 2013-03-25
EP13160850.7 2013-03-25

Publications (2)

Publication Number Publication Date
WO2014154521A2 true WO2014154521A2 (de) 2014-10-02
WO2014154521A3 WO2014154521A3 (de) 2015-02-19

Family

ID=48045271

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/055358 Ceased WO2014154521A2 (de) 2013-03-25 2014-03-18 Verfahren zur herstellung von gamma-cssni3 und verwendung von gamma-cssni3, cs1-xaxb1-ycyi3-zxz, bii3 oder bi1-xmi3-yxy für dünnschichttransistoren

Country Status (2)

Country Link
TW (1) TW201446655A (de)
WO (1) WO2014154521A2 (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679587B2 (en) * 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
US9196482B2 (en) * 2011-06-01 2015-11-24 Kai Shum Solution-based synthesis of CsSnI3

Also Published As

Publication number Publication date
TW201446655A (zh) 2014-12-16
WO2014154521A3 (de) 2015-02-19

Similar Documents

Publication Publication Date Title
EP2376434B1 (de) Funktionelles material für gedruckte elektronische bauteile
Xu et al. Low temperature solution-processed IGZO thin-film transistors
JP4581062B2 (ja) 電界効果トランジスタ、半導体デバイス作製用インク、電界効果トランジスタの製造方法、および有機複素環化合物
Yang et al. Solution-deposited Zr-doped AlO x gate dielectrics enabling high-performance flexible transparent thin film transistors
Xu et al. p-Type transparent amorphous oxide thin-film transistors using low-temperature solution-processed nickel oxide
Xu et al. Solution-processed yttrium oxide dielectric for high-performance IZO thin-film transistors
Xia et al. Sol-gel processed high-k aluminum oxide dielectric films for fully solution-processed low-voltage thin-film transistors
WO2012033073A1 (ja) 有機半導体材料、有機半導体組成物、有機薄膜及び電界効果トランジスタ並びにその製造方法
TWI712602B (zh) 有機半導體組合物及包含其之有機薄膜、與其用途
Zhang et al. Low-temperature and high-performance ZnSnO thin film transistor activated by lightwave irradiation
Kim et al. Controlled Zr doping for inkjet-printed ZTO TFTs
JP5187737B2 (ja) 電界効果トランジスタ、その製造方法及びそれに用いる化合物、並びに半導体デバイス作製用インク
Lee et al. Fabrication of a solution-processed thin-film transistor using zinc oxide nanoparticles and zinc acetate
KR100960808B1 (ko) 산화물 반도체 박막 및 그 제조 방법
Kim et al. Solution-processed semiconducting aluminum-zinc-tin-oxide thin films and their thin-film transistor applications
TWI601212B (zh) 薄膜電晶體及其製造方法、結晶性氧化物半導體薄膜及其製造方法、顯示裝置及ｘ線感測器
Choudhary et al. Study on dielectric properties of PVP and Al2O3 thin films and their implementation in low-temperature solution-processed IGZO-based thin-film transistors
Acharya et al. Solution-processed Pb0. 8Ba0. 2ZrO3 as a gate dielectric for low-voltage metal-oxide thin-film transistor
US20230268443A1 (en) Thin film transistor and preparation method thereof
WO2014154521A2 (de) Verfahren zur herstellung von gamma-cssni3 und verwendung von gamma-cssni3, cs1-xaxb1-ycyi3-zxz, bii3 oder bi1-xmi3-yxy für dünnschichttransistoren
CN106967045B (zh) 杂并苯化合物的中间体、使用其的杂并苯化合物的合成方法
Zhang et al. Low-temperature solution-processed alumina dielectric films for low-voltage organic thin film transistors
JP7083106B2 (ja) 有機半導体組成物及びその用途
KR101139162B1 (ko) 클러스터 화합물을 이용한 칼코게나이드 박막의 형성방법
CN111373514A (zh) 氧化物半导体薄膜

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14710576

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 14710576

Country of ref document: EP

Kind code of ref document: A2