WO2016015911A1 - Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements - Google Patents

Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements Download PDF

Info

Publication number
WO2016015911A1
WO2016015911A1 PCT/EP2015/063207 EP2015063207W WO2016015911A1 WO 2016015911 A1 WO2016015911 A1 WO 2016015911A1 EP 2015063207 W EP2015063207 W EP 2015063207W WO 2016015911 A1 WO2016015911 A1 WO 2016015911A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame
wafer
carrier
electrical connection
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2015/063207
Other languages
English (en)
French (fr)
Inventor
Boris Eichenberg
Georg Bogner
Ralf Staub
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2016015911A1 publication Critical patent/WO2016015911A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • At least one object of certain embodiments is to provide an electronic component. At least another object of certain embodiments is to provide a method for manufacturing an electronic component.
  • the carrier element may have an electrical connection surface on the mounting side, on which the at least one electrical semiconductor chip is mounted and electrically connected.
  • the electrical connection surface has at least two electrical connection elements, on which the at least one electronic semiconductor chip is mounted and electrically connected.
  • the electrical connection surfaces can be formed in particular by metal layers. These can be structured in a suitable form so that the at least one electronic semiconductor chip can be mounted and electrically connected.
  • Connection surfaces can be, for example, by a direct
  • Forming connection elements of the electrical connection surface may include or be made of gold.
  • the carrier element may have additional contact elements, such as conductor tracks and / or
  • vias are electrical vias
  • the electronic component has at least one frame element which is mounted on the
  • Frame element is in particular a separate component, which is provided individually or in a composite, which can then be divided, before assembly.
  • the composite can be, for example, a wafer composite in which a Frame wafer is provided which has a plurality of contiguous frame elements.
  • the frame element is not a component which is formed by a molding process on the carrier element or together with the carrier element, as for example in a molding process such as a
  • Injection molding, transfer molding, compression molding or a similar process would be the case.
  • the at least one frame element is arranged laterally next to the electronic semiconductor chip.
  • a lateral direction here denotes a direction along the main extension plane of the mounting side of the carrier element. This means that the at least one frame element in a plan view of the mounting side of the support member laterally next to the at least one
  • the at least one frame element may be formed such that it does not completely enclose the at least one electronic semiconductor chip in the lateral direction. In other words, this means that the at least one frame element does not form a frame that completely surrounds the semiconductor chip. In this case, apart from at least one side of the at least one electronic semiconductor chip, no part of the at least one frame element is arranged.
  • the at least one frame element in the case of a plan view of the mounting surface may have the shape of a beam, ie a straight shape along a main extension direction, such that the frame element is arranged on one side of the at least one semiconductor chip.
  • the frame member on two sides of the at least one Semiconductor chips can be arranged.
  • the at least one frame member may also have a C-like shape
  • the frame member may be disposed on three sides of the at least one semiconductor chip. Does the electronic component a plurality of
  • Frame elements they may also be formed and arranged on the support member, that the at least one electronic semiconductor chip in a lateral direction is not completely from the plurality of frame members
  • the at least one frame element is electrically conductive.
  • Frame element is present through the frame member.
  • the at least one frame element is mounted on the electrical connection surface. This may mean in particular that the at least one frame element on an electrical connection element
  • Semiconductor chips can be carried through the at least one frame element.
  • the at least one frame element on a side facing the carrier element a first metallic surface and on the side facing away from the carrier element a second metallic
  • the metallic surfaces can be the same and thus have the same metal.
  • metal and “metal” means a single metallic element or even a mixture or alloy of several metallic elements.
  • the first metallic surface and the second metallic surface of different metals.
  • at least one of the metallic surfaces can be formed by a metal layer.
  • the frame element has a base body, on which at least one metal layer is applied, which forms one of the metallic surfaces.
  • the at least one frame member may comprise a silicon body on which the first and second metallic surfaces are formed by metal layers. In other words, this means that the main body on the first side, the support element
  • the at least one frame element a first metal layer, which forms the first metallic surface, and on the second, the carrier element facing away from a second metal layer, which forms the second metallic surface.
  • the at least one frame element a first metal layer, which forms the first metallic surface, and on the second, the carrier element facing away from a second metal layer, which forms the second metallic surface.
  • Metal layer is applied.
  • the metallic body are formed while the other metallic surface of the at least one frame member is formed by a metal layer, which is applied to the metallic base body.
  • the metallic main body may also have, as the first and second metallic surfaces, in each case a metal layer applied to the metallic main body.
  • one or more further metal layers may be arranged, which in particular have a diffusion barrier between them
  • metallic body and the metal layer can form.
  • materials for the metallic base body and the metal layer in particular compounds with materials selected from Ni, Ti, W and N are suitable, such as, for example, Ni, Ti, TiW and TiWN.
  • a corresponding carrier which has different metallizations, is about 250% more expensive than a corresponding carrier with only one due to the considerably higher production costs
  • the problem of multiple metallization can be avoided by the at least one frame member.
  • the at least one frame element as the first metallic surface, which faces the carrier element, a metal, for example in the form of a metallization, which are compatible with the carrier element and in particular for electrical
  • Terminal surface is.
  • the side facing away from the carrier element may have a correspondingly formed second metallic surface corresponding to the second metallization required for external contacting. This can do that
  • Frame element can be mounted with the same technique on the mounting side of the support member as the at least one electronic semiconductor chip, while the side facing away from the support member of the at least one frame member may have a provided for an external contacting other metallization.
  • the at least one frame element can form a kind of "rewiring chip" whose use on the carrier element does not require the provision of multiple metallization with complex methods described with the same method as the at least one electronic semiconductor chip can be mounted. This allows
  • metallizations can be achieved. Furthermore, in the event that the side facing away from the carrier element of the at least one frame member is provided for external contacting of the electronic component, a higher compared to the mounting side of the support member contact surface can be provided, which, for example, after casting or embedding of the at least one electronic semiconductor chip with or in a potting material can still be exposed, so no additional
  • a frame wafer can be provided, which forms the base body of a plurality of frame elements.
  • a silicon wafer or a metal wafer can be provided.
  • On the wafer may be on one or both main surfaces of a metal layer to form a desired metallic surface
  • Separation of the frame wafer into individual frame elements can take place before or after assembly of this on a carrier wafer, so that the frame elements either in one
  • Wafer composite or can be mounted as individual components. According to a further embodiment, two of the
  • connection elements on and on each of the two electrical connection elements a frame member is mounted.
  • the electrical connection surface can be even more
  • the frame elements can in particular be arranged on the carrier element such that the at least one semiconductor chip is arranged between the frame elements in the lateral direction. In particular, the frame elements can thus be arranged laterally from the at least one electronic semiconductor chip.
  • the frame elements preferably have at least the same height as the semiconductor chip. are on the at least one
  • Frame elements preferably have a height which is at least as great as the total height of the semiconductor chip with the additional layers and elements applied thereto. Is between the frame elements and on the at least one semiconductor chip and optionally on another
  • each of the frame members is electrically conductive with the respective one
  • each of the frame elements can be used for electrical contacting of the respective underlying electrical connection element in the manner described above.
  • the at least one frame element is mounted on the mounting side and in particular on the electrical connection surface by means of soldering, anodic bonding or gluing.
  • soldering eutectic soldering may be used.
  • the carrier element is a silicon carrier.
  • the carrier element comprises or is made of silicon.
  • the carrier element can be formed by a silicon substrate, which can be produced by singulation of a carrier wafer in the form of a silicon wafer. Compared to other support materials such as ceramics are
  • a silicon carrier for example in a wafer process, can be metallized on the mounting side in a structured manner by means of well-established methods in order to form electrical connecting surfaces.
  • silicon offers one for electronic components
  • the carrier element is a circuit board, such as a printed circuit board (“printed circuit board ”) or a ceramic carrier
  • the carrier element can thus be provided with the electrical connection surface.
  • Ceramic carrier for example
  • Support substrates have suitable ceramic material or be it.
  • Connecting surface of the support member has a plurality of
  • the electrical connection surface may have a suitable number of electrical connection elements, which enables a respectively separate electrical connection or else a series or parallel connection of the plurality of electronic semiconductor chips.
  • the electrical connection surface is structured in electrical connection elements such that a plurality of electronic
  • the at least one electronic semiconductor chip is optoelectronic
  • Semiconductor chip formed This may mean in particular that the electronic semiconductor chip is used as a light-emitting or light-detecting semiconductor chip, ie
  • the at least one electronic semiconductor chip can also be embodied as a purely electronic semiconductor chip and can not fulfill optoelectronic functions.
  • ESD ESD protection diode
  • a potting material is arranged above the at least one semiconductor chip.
  • the potting material may be a plastic material that encloses the at least one semiconductor chip and thus protects it against external influences.
  • the potting material can fulfill further or other functions, for example in the case of a light-emitting
  • the potting material may in particular have a height which is less than or equal to the height of the at least one frame element.
  • the potting material is preferably disposed between the frame members and over the at least one semiconductor chip.
  • the potting material can be applied, for example, by casting or injection molding.
  • an optical element is arranged above the at least one semiconductor chip.
  • the optical element may for example be a transparent
  • the optical element can be mounted on the at least one frame element.
  • the at least one frame element and preferably the two frame elements on sides of the electronic component can protect the at least one electronic semiconductor chip and optionally a wiring to the
  • the at least one and preferably the two frame elements as
  • Contrast agents for example, in headlight applications such as car headlights, such as a dipped beam used, and also serve as a housing for casting the at least one semiconductor chip.
  • the at least one semiconductor chip Depending on the required further processing in the system, the at least one
  • Frame element can be configured with different metallizations or metallic surfaces.
  • the at least one frame element as below
  • a method for producing an electronic component is a
  • Carrier wafer provided.
  • the carrier wafer may in particular be formed by a plurality of still connected carrier elements.
  • the carrier wafer through a silicon wafer, a ceramic wafer or a
  • connection surfaces can be or are applied to the carrier wafer. This may mean that the carrier wafer, for example in the case of a printed circuit board assembly, is already provided with connection surfaces or, in the case of a silicon or ceramic wafer, is provided with connection surfaces.
  • the carrier wafer for example in the case of a printed circuit board assembly, is already provided with connection surfaces or, in the case of a silicon or ceramic wafer, is provided with connection surfaces.
  • a frame member can be mounted on the carrier wafer with the pads.
  • a plurality of frame members can be mounted on the carrier wafer with the pads. These can, as described above, provided as a composite, for example in the form of a frame wafer, or as individual components and on the
  • Carrier wafers are mounted. Furthermore, at least one electronic semiconductor chip can be mounted on each of the electrical connection surfaces. The assembly of
  • each of the electronic components has a carrier element, formed from a part of the carrier wafer. Furthermore, each of the isolated electronic components at least one
  • a method for producing an electronic component is a
  • Carrier wafer provided with electrical pads, each having at least two electrical connection elements on a mounting side of the carrier wafer.
  • Pad can have two frame elements so on the
  • Carrier wafers are mounted on each of the electrical pads respectively on two of the at least two
  • each case a frame element is mounted. Furthermore, at least one electronic semiconductor chip is mounted on each of the electrical connection surfaces.
  • a plurality of electronic components is formed, each of the electronic components a carrier element, formed by a part of the carrier wafer, and on the at least two electrical connection elements of
  • Connection surface each having a frame element can be especially for the case
  • frame elements are used, which, as described above, have a metallic base body.
  • a first silicon wafer is provided as carrier wafer for producing an electronic component.
  • Carrier elements are formed. On the carrier wafer formed by the first silicon wafer, electrically, electrically, and
  • Pads are applied with at least two electrical connection elements on a mounting side.
  • a second silicon wafer is provided as a frame wafer, are introduced into the openings. The openings are arranged such that they at a mounting of the frame wafer forming the second
  • Silicon wafer at least partially over the electrical
  • connection surfaces are arranged.
  • the electrical connection surfaces are at least partially exposed after the mounting of the second silicon wafer on the first silicon wafer due to the openings in the second silicon wafer.
  • the frame wafer is mounted on the carrier wafer.
  • the assembly can be done as described above in connection with the at least one frame element, so for example by soldering, such as eutectic soldering, by anodic bonding or by gluing.
  • soldering such as eutectic soldering
  • Terminal surfaces will be at least an electronic one
  • Silicon wafers are divided into a variety of electronic components, each of the electronic
  • Components comprises a support member which is formed by a part of the carrier wafer forming the first
  • Silicon wafer and at least one frame member which is formed by a part of the frame wafer forming second silicon wafer.
  • the assembly of the at least one electronic semiconductor chip can take place before or after the division of the silicon wafers mounted on one another respectively. Preferably, however, an assembly of the electronic semiconductor chips takes place before the cutting in the wafer composite.
  • a first metallic surface passes through
  • Carrier wafer is turned away, a second metallic surface are formed by applying a metal layer.
  • the formation of the second metallic surface can in this case take place before or after the division of the wafers mounted on one another.
  • LED arrays such as those used in automotive headlamps, are now widely carriers for semiconductor light-emitting chips are used on which to produce necessary properties such as a shutter edge or a homogeneous
  • Bonding techniques common to silicon wafers such as anodic or eutectic bonding
  • Semiconductor chip further layers to be adjusted.
  • the openings in the second silicon wafer can be formed in a precise manner, for example by etching.
  • Silicon wafer suitable metal layers are applied to form desired metallic surfaces, so that on the one hand a mounting of the second silicon wafer on the first silicon wafer, in particular on the electrical pads, and on the other hand, the provision of a desired surface for later external contacting of the individual electronic components can be made possible.
  • an aluminum layer can be applied for a later aluminum wire bonding.
  • FIGS. 1A and 1B are schematic representations of a
  • FIGS. 2A and 2B are schematic representations of
  • Figures 3A and 3B are schematic representations of frame elements according to others
  • Figure 4 is a schematic representation of an electronic circuit
  • FIGS. 5A to 5C are schematic representations of
  • FIGS. 6A and 6B are schematic representations of
  • identical, identical or identically acting elements can each be provided with the same reference numerals.
  • the illustrated elements and their proportions with each other are not to be regarded as true to scale, but individual elements, such as layers, components, components and areas, for better representation and / or better understanding may be exaggerated.
  • FIGS. 1A and 1B are schematic representations of an electronic component 100 according to FIG.
  • FIG. 1A shows a
  • Figure 1B shows a schematic three-dimensional view of the electronic component 100.
  • the electronic component 100 has a carrier element 1, which on an assembly side 10 an electrical
  • the carrier element 1 may be, for example, a ceramic carrier or a silicon carrier, on which the electrical connection elements 11 for forming the
  • the electrical connection elements 11 may comprise or be one or more layers comprising one or more materials, for example selected from gold, copper and tin, for example a gold layer, a gold-tin layer or a copper layer. Such materials are particularly suitable for the
  • a printed circuit board is formed.
  • At least one electronic semiconductor chip 3 is arranged and mounted on the electrical connection surface.
  • three electronic semiconductor chips 3 are shown purely by way of example, each of which is embodied as light-emitting semiconductor chips and which in operation emit light of an ultraviolet to blue wavelength purely by way of example.
  • Semiconductor chips 3 and the wavelength conversion layers 4 generated light is formed.
  • all electronic semiconductor chips 3 or just some of these other optoelectronic semiconductor chips may be, such as
  • semiconductor laser diode chips For example, semiconductor laser diode chips or
  • a protective diode chip 5 is provided and mounted on the pad, which protects the electronic semiconductor chips 3 from electrostatic
  • the electronic semiconductor chips 3 and the protection diode chip 5 may vary depending on
  • Series connection of the electronic semiconductor chip 3 is through the two outer, in the illustration shown far left and rightmost arranged electrical
  • the protective diode chip 5 is in corresponding manner parallel to the series circuit of
  • the electronic component has at least one frame element 2.
  • the frame elements 2 are as
  • the electronic component 100 has two frame elements 2, which are laterally adjacent to the electronic semiconductor chips
  • the frame elements 2 are bar-shaped, so that each of the frame elements in each case faces one side of the electronic semiconductor chip 3.
  • Frame elements 2 thus do not form the semiconductor chips 3 completely enclosing frame.
  • two of the four in the embodiment shown a total of four
  • the assembly of the frame elements 2 can in particular
  • the frame elements 2 facing the carrier element 1 a metallic surface which is suitable in the same way as the
  • the side facing away from the support member 1 of the frame members 2 also has a metallic surface, which may be different from the carrier element 1 facing metallic surface and in particular for an external electrical contacting of the electronic component 100 is provided.
  • the frame members 2 are electrically conductive and have, for example, a
  • Silicon basic body or a metallic base body so that in particular an electrical line between the carrier element 1 facing surface and the
  • Carrier element 1 facing away from the surface through the respective frame element 2 can be carried out. Thereby and by the mounting of the frame members 2 provided therefor
  • electrical connection elements 11 may be an electrical
  • the frame elements 2 form a kind of "rewiring chips" which, on their surface facing the carrier element 1, are compatible with the electrical connection surface and on the surface facing away from the carrier element 1
  • the frame elements 2 may, for example, a height
  • FIGS. 2A and 2B show further exemplary embodiments of electronic components 100, which in addition to the components and components described above
  • Potting material 6 have, in which the electronic
  • FIG. 2A shows a sectional view through a corresponding one
  • the frame elements 2 in this embodiment have a greater height than the combination of the semiconductor chips 3 with the wavelength conversion layers 4 arranged thereon.
  • the potting material 6 extends to the
  • Carrier element 1 facing away from the upper side of the frame members 2, so that they are free of the potting material 6 and thereby the external contact easily accessible, while the semiconductor chips 3 and the
  • Wavelength conversion layers 4 are completely enveloped.
  • the potting material 6 has, in particular, a plastic material which can be applied, for example, by casting or injection molding and which serves to protect the
  • the plastic material of the potting material 6 may contain additional substances and / or materials by which the optical or other properties of the potting material can be adapted in a manner known to those skilled in the art.
  • the frame elements 2 may, for example, also have the same height as the combination of the semiconductor chips 3 and the wavelength conversion layers 4, so that the Carrier element 1 facing away from the top
  • Carrier element 1 facing away from the upper sides of the frame members 2 are not covered by the potting material 6, as in
  • Embodiment of Figure 2B is shown in a plan view.
  • FIGS. 3A and 3B show exemplary embodiments of FIG.
  • the frame element 2 according to the embodiment of Figure 3A has a base body 20 which comprises or consists of silicon. On the body 20 are metallic
  • the frame element 2 in contrast to the embodiment of Figure 3A has a base body 20 which by a metallic
  • Body is formed.
  • a metal layer 23 is applied to the base body 20, which forms the second metallic surface 22, while the first metallic surface 21 is formed by the metallic base body itself.
  • the first and second metallic surfaces 21, 22 may also be interchanged, or a metal layer may be present to form both metallic surfaces 21, 22.
  • the metallic base body by copper or a
  • Copper compound may be formed while the metal layer 23 comprises or consists of aluminum. Between the metallic base body 20 and the metal layer 23 further layers, in particular for example as
  • Diffusion barrier formed layers be arranged.
  • Frame elements 2 is mounted.
  • the optical element 7 through a transparent cover plate, a diffuser plate, a wavelength conversion element, a
  • Lens or a combination thereof may be formed.
  • Component 100 of the embodiment of Figure 4 a Potting material 6, as described in connection with Figures 2A and 2B, have.
  • Pads are applied with at least two electrical connection elements 11 on a mounting side.
  • the application of the electrical connection surfaces by means known in the silicon process technology
  • Allow metal layers For the sake of clarity, only one electrical connection element 11 is provided with a reference symbol. Each of the pads is associated with a later electronic component.
  • a frame wafer 9 is in the form of a second
  • Silicon wafer provided. This has openings 90 which, for example, by etching the silicon material of
  • Frame wafer 9 can be produced.
  • the openings 90 are arranged so that they are in an assembly of the
  • Frame wafer 9 are arranged on the carrier wafer 8 at least partially over the electrical connection surfaces, so that these after mounting the frame wafer 9 on the
  • Carrier wafer 8 are at least partially exposed. Such an assembled state is shown in Fig. 5C.
  • the assembly of the frame wafer 9 on the carrier wafer 8 takes place for example by eutectic soldering, anodic bonding or gluing. This can be done on a surface of the carrier wafer 8
  • Frame wafer 9 which faces after the assembly of the frame wafer 9 on the carrier wafer 8 to the carrier wafer 8, prior to assembly as described above first metallic
  • Carrier wafer 8 for example, a ceramic wafer with a correspondingly applied metallization for formation
  • circuit board such as a printed circuit board, provided on which electronic semiconductor devices and frame elements and other components, for example, as described in connection with the previous embodiments,
  • one frame element can be mounted on two of the at least two electrical connection elements on each of the electrical connection surfaces.
  • Applied components can be a variety of electronic components 100, as in connection with the previous
  • the isolated electronic components 100 have a potting material 6, then they can be cast together in conjunction with the potting material 6.
  • a common border 102 shown in FIG. 6A for example in the form of a silicone bead around the area corresponding to the later electronic components, can be used
  • a potting material 6 can be applied, as shown in FIG. 6B. This makes it possible to encapsulate a variety of electronic components in Individual processes, as practiced in the prior art, to avoid.

Landscapes

  • Led Device Packages (AREA)

Abstract

Es wird ein elektronisches Bauelement (100) angegeben mit einem Trägerelement (1), das auf einer Montageseite (10) eine elektrische Anschlussfläche mit zumindest zwei elektrischen Anschlusselementen (11) aufweist, auf der zumindest ein elektronischer Halbleiterchip (3) montiert und elektrisch angeschlossen ist, wobei auf der Montageseite (10) zumindest ein Rahmenelement (2) montiert ist. Weiterhin werden Verfahren zur Herstellung von elektronischen Bauelementen (100) angegeben.

Description

Beschreibung
Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2014 110 614.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Es werden ein elektronisches Bauelement und Verfahren zur Herstellung von elektronischen Bauelementen angegeben.
Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, ein elektronisches Bauelement anzugeben. Zumindest eine weitere Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines elektronischen Bauelements anzugeben .
Diese Aufgaben werden durch einen Gegenstand und durch
Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des
Gegenstands und des Verfahrens sind in den abhängigen
Ansprüchen gekennzeichnet und gehen weiterhin aus der
nachfolgenden Beschreibung und den Zeichnungen hervor.
Gemäß zumindest einer Ausführungsform weist ein
elektronisches Bauelement ein Trägerelement auf, auf dem zumindest ein elektronischer Halbleiterchip montiert ist. Insbesondere kann das Trägerelement auf der Montageseite eine elektrische Anschlussfläche aufweisen, auf der der zumindest eine elektrische Halbleiterchip montiert und elektrisch angeschlossen ist. Gemäß einer weiteren Ausführungsform weist die elektrische Anschlussfläche zumindest zwei elektrische Anschlusselemente auf, auf der der zumindest eine elektronische Halbleiterchip montiert und elektrisch angeschlossen ist. Die elektrischen Anschlussflächen können insbesondere durch Metallschichten gebildet werden. Diese können in einer geeigneten Form strukturiert sein, sodass der zumindest eine elektronische Halbleiterchip montiert und elektrisch angeschlossen werden kann. Der elektrische Anschluss des zumindest einen
elektronischen Halbleiterchips an die elektrischen
Anschlussflächen kann beispielsweise durch eine direkte
Montage des Halbleiterchips auf zumindest eines oder auch zwei der elektrischen Anschlusselemente erfolgen,
beispielsweise durch Löten oder durch Kleben mittels eines elektrisch leitenden Klebers. Weiterhin kann ein elektrischer Anschluss des zumindest einen elektronischen Halbleiterchips zu zumindest einer der elektrischen Anschlussflächen
alternativ oder zusätzlich mittels einer Bondkontaktierung, also mit Hilfe eines Bonddrahts, erfolgen. Die
Metallschichten, die die zumindest zwei elektrischen
Anschlusselemente der elektrischen Anschlussfläche bilden, können beispielsweise Gold aufweisen oder daraus sein.
Weiterhin kann das Trägerelement zusätzliche Kontaktelemente aufweisen, wie beispielsweise Leiterbahnen und/oder
elektrische Durchkontaktierungen („Vias").
Gemäß einer weiteren Ausführungsform weist das elektronische Bauelement zumindest ein Rahmenelement auf, das auf der
Montageseite des Trägerelements montiert ist. Das
Rahmenelement ist insbesondere ein separates Bauteil, das einzeln oder in einem Verbund, der anschließend zerteilt werden kann, vor der Montage bereitgestellt wird. Der Verbund kann beispielsweise ein Waferverbund sein, bei dem ein Rahmenwafer bereitgestellt wird, der eine Mehrzahl von zusammenhängenden Rahmenelementen aufweist. Insbesondere handelt es sich bei dem Rahmenelement um kein Bauteil, das durch ein formgebendes Verfahren auf dem Trägerelement oder zusammen mit dem Trägerelement ausgebildet wird, wie dies beispielsweise bei einem Formprozess wie etwa einem
Spritzguss-, Spritzpress-, Formpressverfahren oder einem ähnlichen Verfahren der Fall wäre.
Gemäß einer weiteren Ausführungsform ist das zumindest eine Rahmenelement lateral neben dem elektronischen Halbleiterchip angeordnet. Eine laterale Richtung bezeichnet hierbei eine Richtung entlang der Haupterstreckungsebene der Montageseite des Trägerelements. Das bedeutet, dass das zumindest eine Rahmenelement bei einer Aufsicht auf die Montageseite des Trägerelements seitlich neben dem zumindest einen
elektronischen Halbleiterchip angeordnet ist. Insbesondere kann das zumindest eine Rahmenelement so ausgebildet sein, dass es den zumindest einen elektronischen Halbleiterchip in lateraler Richtung nicht vollständig umschließt. Das bedeutet mit anderen Worten, dass das zumindest eine Rahmenelement keinen den Halbleiterchip vollständig umgebenden Rahmen bildet. In diesem Fall ist neben zumindest einer Seite des zumindest einen elektronischen Halbleiterchips kein Teil des zumindest einen Rahmenelements angeordnet. Beispielsweise kann das zumindest eine Rahmenelement bei einer Aufsicht auf die Montagefläche die Form eines Balkens, also eine gerade Form entlang einer Haupterstreckungsrichtung, aufweisen, sodass das Rahmenelement hierbei an einer Seite des zumindest einen Halbleiterchips angeordnet ist. Weiterhin kann das Rahmenelement bei einer Aufsicht auf die Montageseite
beispielsweise auch eine L-artige Form aufweisen, sodass das Rahmenelement an zwei Seiten des zumindest einen Halbleiterchips angeordnet sein kann. Darüber hinaus kann das zumindest eine Rahmenelement auch eine C-artige Form
aufweisen, sodass das Rahmenelement an drei Seiten des zumindest einen Halbleiterchips angeordnet sein kann. Weist das elektronische Bauelement eine Mehrzahl von
Rahmenelementen auf, so können diese ebenfalls so ausgebildet und auf dem Trägerelement angeordnet sein, dass der zumindest eine elektronische Halbleiterchip in einer lateralen Richtung nicht vollständig von der Mehrzahl der Rahmenelemente
umschlossen ist.
Gemäß einer weiteren Ausführungsform ist das zumindest eine Rahmenelement elektrisch leitend. Das bedeutet mit anderen Worten, dass das zumindest eine Rahmenelement zumindest eines oder mehrere Materialien aufweist, die elektrisch leitend sind, sodass bevorzugt eine elektrisch leitende Verbindung zwischen zwei sich gegenüberliegenden Seiten des
Rahmenelements durch das Rahmenelement hindurch vorliegt.
Gemäß einer weiteren Ausführungsform ist das zumindest eine Rahmenelement auf der elektrischen Anschlussfläche montiert. Dies kann insbesondere bedeuten, dass das zumindest eine Rahmenelement auf einem elektrischen Anschlusselement
montiert ist, sodass eine elektrische Verbindung zwischen der elektrischen Anschlussfläche, insbesondere dem entsprechenden elektrischen Anschlusselement, und dem Rahmenelement
vorliegt. Hierdurch kann es mit Vorteil möglich sein, dass eine elektrische Kontaktierung des zumindest einen
Halbleiterchips durch das zumindest eine Rahmenelement hindurch erfolgen kann.
Gemäß einer weiteren Ausführungsform weist das zumindest eine Rahmenelement auf einer dem Trägerelement zugewandten Seite eine erste metallische Oberfläche und auf der dem Trägerelement abgewandten Seite eine zweite metallische
Oberfläche auf. Die metallischen Oberflächen können gleich sein und somit ein gleiches Metall aufweisen. Hier und im Folgenden bedeutet „metallisch" und „Metall" ein einzelnes metallisches Element oder auch eine Mischung oder Legierung aus mehreren metallischen Elementen. Besonders bevorzugt weisen die erste metallische Oberfläche und die zweite metallische Oberfläche voneinander verschiedene Metalle auf. Hierbei kann zumindest eine der metallischen Oberflächen durch eine Metallschicht gebildet werden.
Gemäß einer weiteren Ausführungsform weist das Rahmenelement einen Grundkörper auf, auf dem zumindest eine Metallschicht aufgebracht ist, die eine der metallischen Oberflächen bildet. Beispielsweisekann das zumindest eine Rahmenelement einen Grundkörper aus Silizium aufweisen, auf dem die erste und zweite metallische Oberfläche durch Metallschichten gebildet werden. Das bedeutet mit anderen Worten, dass der Grundkörper auf der ersten Seite, dem Trägerelement
zugewandten Seite eine erste Metallschicht aufweist, die die erste metallische Oberfläche bildet, und auf der zweiten, dem Trägerelement abgewandten Seite eine zweite Metallschicht, die die zweite metallische Oberfläche bildet. Alternativ hierzu kann das zumindest eine Rahmenelement einen
metallischen Grundkörper aufweisen, wobei auf zumindest einer Seite, ausgewählt aus der dem Trägerelement zugewandten Seite und der dem Trägerelement abgewandten Seite, eine
Metallschicht aufgebracht ist. Somit kann eine der ersten metallischen Oberfläche und der zweiten metallischen
Oberfläche beispielsweise durch eine Oberfläche des
metallischen Grundkörpers gebildet werden, während die andere metallische Oberfläche des zumindest einen Rahmenelements durch eine Metallschicht gebildet wird, die auf dem metallischen Grundkörper aufgebracht ist. Alternativ hierzu kann der metallische Grundkörper auch als erste und zweite metallische Oberfläche jeweils eine auf den metallischen Grundkörper aufgebrachte Metallschicht aufweisen. Zwischen dem metallischen Grundkörper und einer darauf aufgebrachten Metallschicht, die eine metallische Oberfläche bildet, können eine oder mehrere weitere Metallschichten angeordnet sein, die insbesondere eine Diffusionsbarriere zwischen dem
metallischen Grundkörper und der Metallschicht bilden können. Hierzu können sich, je nach Wahl der Materialien für den metallischen Grundkörper und die Metallschicht, insbesondere Verbindungen mit Materialien ausgewählt aus Ni, Ti, W und N eignen, so etwa beispielsweise Ni, Ti, TiW und TiWN.
Insbesondere für den Fall, dass die erste metallische
Oberfläche und die zweite metallische Oberfläche des
zumindest einen Rahmenelements voneinander verschiedene
Metalle aufweisen, kann das Problem gelöst werden, zwei unterschiedliche Metallisierungsvarianten auf demselben
Träger für einen Halbleiterchip bereitzustellen. Ein solches Problem kann sich beispielsweise dann stellen, wenn zum
Montieren einzelner diskreter Bauteile, also insbesondere des zumindest einen elektronischen Halbleiterchips, eine
bestimmte metallische Oberfläche erforderlich ist, während gleichzeitig zum externen elektrischen Anschluss des Trägers eine andere metallische Oberfläche benötigt wird.
Beispielsweise kann zum eutektischen Bonden einzelner
diskreter Bauteile wie etwa dem zumindest einen
elektronischen Halbleiterchips mit einem Gold-Zinn-Lot eine Goldoberfläche erforderliche sein, während gleichzeitig zur externen Verdrahtung des Trägers Aluminiumdrähte zum Einsatz kommen, welche eine Aluminiumoberfläche erfordern. Bei herkömmlichen Bauelementen wird dieses Problem dadurch gelöst, dass auf derselben Trägeroberfläche mittels
mehrfacher Metallisierung und entsprechender
Strukturierungsschritte die entsprechenden unterschiedlichen Metalloberflächen bereitgestellt werden. Ein entsprechender Träger, der verschiedene Metallisierungen aufweist, ist durch den erheblich höheren Fertigungsaufwand etwa um 250% teurer als ein entsprechender Träger mit nur einer
Metallisierungsvariante .
Bei dem hier beschriebenen elektronischen Bauelement kann das Problem der Mehrfachmetallisierung durch das zumindest eine Rahmenelement vermieden werden. Hierzu kann das zumindest eine Rahmenelement als erste metallische Oberfläche, die dem Trägerelement zugewandt ist, ein Metall, beispielsweise in Form einer Metallisierung, aufweisen, das kompatibel zum Trägerelement und insbesondere zur elektrischen
Anschlussfläche ist. Die dem Trägerelement abgewandte Seite kann entsprechend der zur externen Kontaktierung geforderten zweiten Metallisierung eine entsprechend ausgebildete zweite metallische Oberfläche aufweisen. Hierdurch kann das
Rahmenelement mit der gleichen Technik auf der Montageseite des Trägerelements montiert werden wie der zumindest eine elektronische Halbleiterchip, während die dem Trägerelement abgewandte Seite des zumindest einen Rahmenelements eine für eine externe Kontaktierung vorgesehene andere Metallisierung aufweisen kann. Dadurch kann das zumindest eine Rahmenelement eine Art „Umverdrahtungschip" bilden, durch dessen Einsatz auf dem Trägerelement nicht mit aufwändigen Verfahren eine Mehrfachmetallisierung bereitgestellt werden muss. So kann eine komplexe Mehrfachmetallisierung des Trägerelements durch eine einfache Chipprozessierung ersetzt werden, da das zumindest eine Rahmenelement wie vorab beschrieben mit demselben Verfahren wie der zumindest eine elektronische Halbleiterchip montiert werden kann. Hierdurch können
deutliche Kostenvorteile im Vergleich zu herkömmlichen
Mehrfachmetallisierungen erreicht werden. Weiterhin kann für den Fall, dass die dem Trägerelement abgewandte Seite des zumindest einen Rahmenelements zur externen Kontaktierung des elektronischen Bauelements vorgesehen ist, eine im Vergleich zur Montageseite des Trägerelements erhöhte Kontaktfläche bereitgestellt werden, die auch beispielsweise nach einem Vergießen oder Einbetten des zumindest einen elektronischen Halbleiterchips mit beziehungsweise in ein Vergussmaterial noch freiliegen kann, sodass keine zusätzlichen
Prozessschritte zur Freilegung von Kontaktflächen zur
externen Verdrahtung des Trägerelements durchgeführt werden müssen.
Zur Herstellung des zumindest einen Rahmenelements kann beispielsweise ein Rahmenwafer bereitgestellt werden, der den Grundkörper einer Vielzahl von Rahmenelementen bildet.
Insbesondere kann beispielsweise ein Siliziumwafer oder ein Metallwafer bereitgestellt werden. Auf den Wafer kann auf einer oder beiden Hauptoberflächen eine Metallschicht zur Ausbildung einer gewünschten metallischen Oberfläche
aufgebracht werden. Durch Vereinzelung eines solchen Wafers, der gegebenenfalls auf einer oder beiden Hauptoberflächen Metallschichten aufweist, kann eine Vielzahl von hier
beschriebenen Rahmenelementen hergestellt werden. Die
Vereinzelung des Rahmenwafers in einzelne Rahmenelemente kann vor oder nach einer Montage dieses auf einem Trägerwafer erfolgen, so dass die Rahmenelemente entweder in einem
Waferverbund oder auch als einzelne Bauteile montiert werden können . Gemäß einer weiteren Ausführungsform ist auf zwei der
zumindest zwei elektrischen Anschlusselemente jeweils ein Rahmenelement montiert. Mit anderen Worten weist die
elektrische Anschlussfläche zwei elektrische
Anschlusselemente auf und auf jedem der zwei elektrischen Anschlusselemente ist ein Rahmenelement montiert. Hierbei kann die elektrische Anschlussfläche noch weitere
Anschlusselemente aufweisen. Somit kann die elektrische
Anschlussfläche ein erstes elektrisches Anschlusselement aufweisen, auf dem ein erstes Rahmenelement montiert ist, sowie ein zweites elektrisches Anschlusselement, auf dem ein zweites Rahmenelement montiert ist. Die Rahmenelemente können insbesondere so auf dem Trägerelement angeordnet sein, dass der zumindest eine Halbleiterchip in lateraler Richtung zwischen den Rahmenelementen angeordnet ist. Insbesondere können die Rahmenelemente somit seitlich vom zumindest einen elektronischen Halbleiterchip angeordnet sein. Bevorzugt weisen die Rahmenelemente mindestens die gleiche Höhe wie der Halbleiterchip auf. sind auf dem zumindest einen
elektronischen Halbleiterchip eine oder mehrere zusätzliche Schichten oder Elemente aufgebracht, beispielsweise eine oder mehrere Wellenlängenkonversionsschichten, so weisen die
Rahmenelemente bevorzugt eine Höhe auf, die mindestens genauso groß ist wie die Gesamthöhe des Halbleiterchips mit den darauf zusätzlich aufgebrachten Schichten und Elementen ist. Wird zwischen den Rahmenelementen und auf dem zumindest einen Halbleiterchip und gegebenenfalls auf weiteren
Schichten oder Elementen, die auf dem Halbleiterchip
angeordnet sind, ein Vergussmaterial angeordnet, so kann bei einer entsprechend großen Höhe der Rahmenelemente
sichergestellt werden, dass die dem Trägerelement abgewandte Seite der Rahmenelemente nicht vom Vergussmaterial bedeckt wird und dadurch kontaktierbar bleibt. Gemäß einer weiteren Ausführungsform ist jedes der Rahmenelemente elektrische leitend mit dem jeweiligen
elektrischen Anschlusselement verbunden, auf dem es montiert ist. Dadurch kann jedes der Rahmenelemente zur elektrischen Kontaktierung des jeweiligen darunterliegenden elektrischen Anschlusselements in der weiter oben beschriebenen Art und Weise dienen. Gemäß zumindest einer weiteren Ausführungsform wird das zumindest eine Rahmenelement mittels Löten, anodischem Bonden oder Kleben auf der Montageseite und insbesondere auf der elektrischen Anschlussfläche montiert. Im Falle von Löten kann beispielsweise eutektisches Löten verwendet werden.
Gemäß einer weiteren Ausführungsform ist das Trägerelement ein Siliziumträger. Das bedeutet mit anderen Worten, dass das Trägerelement Silizium aufweist oder daraus ist. Insbesondere kann das Trägerelement durch ein Siliziumsubstrat gebildet werden, das durch Vereinzelung eines Trägerwafers in Form eines Siliziumwafers herstellbar ist. Im Vergleich zu anderen Trägermaterialien wie beispielsweise Keramiken sind
Siliziumwafer billiger und mit einer größeren Fläche
herstellbar. Darüber hinaus lässt sich ein Siliziumträger, beispielsweise in einem Waferprozess , mittels gut etablierten Methoden auf der Montageseite strukturiert metallisieren, um elektrische Anschlussflächen auszubilden. Darüber hinaus bietet Silizium einen für elektronische Bauelemente
ausreichend und je nach Anwendung auch erforderlich niedrigen Wärmewiderstand.
Gemäß einer weiteren Ausführungsform ist das Trägerelement eine Platine, wie etwa eine gedruckte Leiterplatte („printed circuit board") oder ein Keramikträger. Im Falle einer
Platine kann das Trägerelement somit mit der elektrischen Anschlussfläche bereitgestellt werden. Im Falle eines
Keramikträgers kann das Trägerelement beispielsweise
Aluminiumnitrid, Aluminiumoxid oder ein anderes, für
Trägersubstrate geeignetes Keramikmaterial aufweisen oder daraus sein.
Gemäß einer weiteren Ausführungsform sind auf der
Anschlussfläche des Trägerelements eine Mehrzahl von
elektrischen Halbleiterchips montiert und elektrisch
angeschlossen. Hierzu kann die elektrische Anschlussfläche eine geeignete Anzahl von elektrischen Anschlusselementen aufweisen, die einen jeweils separaten elektrischen Anschluss oder auch eine Serien- oder Parallelschaltung der Mehrzahl der elektronischen Halbleiterchips ermöglicht. In einer besonders bevorzugten Ausführungsform ist die elektrische Anschlussfläche derart in elektrische Anschlusselemente strukturiert, dass eine Mehrzahl von elektronischen
Halbleiterchips durch die elektrische Anschlussfläche in Serie oder parallel verschaltet sind. Durch zwei
Rahmenelemente, die auf voneinander elektrisch getrennten elektrischen Anschlusselementen montiert sind, kann die
Serien- oder Parallelschaltung der Mehrzahl der
elektronischen Halbleiterchips in der oben beschriebenen Weise elektrisch kontaktiert werden.
Gemäß einer weiteren Ausführungsform ist der zumindest eine elektronische Halbleiterchip als optoelektronischer
Halbleiterchip ausgebildet. Das kann insbesondere bedeuten, dass der elektronische Halbleiterchip als Licht emittierender oder Licht detektierender Halbleiterchip, also als
Leuchtdiodenchip, Laserdiodenchip oder Fotodiodenchip, ausgebildet ist. Weiterhin kann der zumindest eine elektronische Halbleiterchip auch als rein elektronischer Halbleiterchip ausgebildet sein und keine optoelektronische Funktionen erfüllen. Beispielsweise kann der zumindest eine elektronische Halbleiterchip in diesem Fall als
Leistungshalbleiter, Transistor oder integrierter Schaltkreis ausgebildet sein. Sind auf dem Trägerelement mehrere
elektronische Halbleiterchips vorhanden, so können diese gleich oder verschieden ausgebildet sein. Weiterhin kann zusätzlich einem oder einer Mehrzahl von elektronischen
Halbleiterchips zusätzlich auf dem Trägerelement ein
Schutzelement gegen elektrostatische Entladungen wie etwa eine ESD-Schutzdiode (ESD: „electrostatic discharge") montiert sein.
Gemäß einer weiteren Ausführungsform ist über dem zumindest einen Halbleiterchip ein Vergussmaterial angeordnet. Das Vergussmaterial kann insbesondere ein Kunststoffmaterial sein, das den zumindest einen Halbleiterchip umhüllt und somit vor äußeren Einflüssen schützen kann. Weiterhin kann das Vergussmaterial weitere oder andere Funktionen erfüllen, beispielsweise im Falle eines Licht emittierenden
Halbleiterchips eine Wellenlängenkonversion durch ein im Vergussmaterial enthaltenes Wellenlängenkonversionsmaterial. Wie oben beschrieben, kann das Vergussmaterial insbesondere eine Höhe aufweisen, die geringer als oder gleich groß wie die Höhe des zumindest einen Rahmenelements ist. Sind
zumindest zwei Rahmenelemente auf dem Trägerelement
angeordnet, so ist das Vergussmaterial bevorzugt zwischen den Rahmenelementen und über dem zumindest einen Halbleiterchip angeordnet. Das Vergussmaterial kann beispielsweise durch Vergießen oder Spritzguss aufgebracht werden. Gemäß einer weiteren Ausführungsform ist über dem zumindest einen Halbleiterchip ein optisches Element angeordnet. Das optische Element kann beispielsweise eine transparente
Abdeckung, eine Linse, eine Diffusorplatte, ein
Wellenlängenkonversionselement oder eine Kombination hieraus sein. Besonders bevorzugt kann das optische Element auf dem zumindest einen Rahmenelement montiert sein.
Das zumindest eine Rahmenelement und bevorzugt die zwei Rahmenelemente an Seiten des elektronischen Bauelements können den zumindest einen elektronischen Halbleiterchip schützen sowie gegebenenfalls eine Verdrahtung zum
elektrischen Anschluss dieses. Weiterhin kann das zumindest eine und bevorzugt die zwei Rahmenelemente als
Kontrastbildner beispielsweise in Scheinwerferanwendungen wie KFZ-Scheinwerfern, etwa für ein Abblendlicht, verwendet werden und dienen darüber hinaus als Gehäuse zum Vergießen des zumindest einen Halbleiterchips. Je nach erforderlicher Weiterverarbeitung im System kann das zumindest eine
Rahmenelement mit unterschiedlichen Metallisierungen bzw. metallischen Oberflächen ausgestaltet werden. Zusätzlich kann das zumindest eine Rahmenelement, wie weiter unten
beschrieben, zur Befestigung eines optischen Elements oder einer Abdeckung genutzt werden.
Gemäß einer weiteren Ausführungsform wird bei einem Verfahren zur Herstellung eines elektronischen Bauelements eine
Mehrzahl von elektronischen Bauelementen in einem
Verbundprozess hergestellt. Die vorab und im Folgenden beschriebenen Merkmale und Ausführungsformen gelten
gleichermaßen für das elektronische Bauelement wie auch das Verfahren zur Herstellung des elektronischen Bauelements. Gemäß einer weiteren Ausführungsform wird bei einem Verfahren zur Herstellung eines elektronischen Bauelements ein
Trägerwafer bereitgestellt. Der Trägerwafer kann insbesondere durch eine Mehrzahl noch zusammenhängender Trägerelemente gebildet sein. Beispielsweise kann der Trägerwafer durch einen Siliziumwafer, einen Keramikwafer oder einen
Leiterplattenverbund gebildet sein. Weiterhin kann auf dem Trägerwafer eine Mehrzahl von Anschlussflächen aufgebracht sein oder werden. Das kann bedeuten, dass der Trägerwafer, beispielsweise im Falle eines Leiterplattenverbunds, bereits mit Anschlussflächen bereitgestellt wird oder im Falle eines Silizium- oder Keramikwafers mit Anschlussflächen versehen wird. Jede der Anschlussflächen, die untereinander
voneinander elektrisch isoliert oder auch elektrisch
miteinander verbunden sein können, gehört zu einem späteren jeweiligen elektronischen Bauelement. Auf dem Trägerwafer mit den Anschlussflächen kann eine Mehrzahl von Rahmenelementen montiert werden. Diese können, wie weiter oben beschrieben ist, als Verbund, beispielsweise im Form eines Rahmenwafers , oder als einzelne Bauteile bereitgestellt und auf dem
Trägerwafer montiert werden. Weiterhin kann auf jeder der elektrischen Anschlussflächen zumindest ein elektronischer Halbleiterchip montiert werden. Die Montage der
elektronischen Halbleiterchips erfolgt bevorzugt, bevor der Trägerwafer zur Bildung einzelner elektronischer Bauelemente zerteilt wird. Zur Bildung einer Vielzahl von elektronischen Bauelementen wird der Trägerwafer zerteilt, wobei jedes der elektronischen Bauelemente ein Trägerelement, gebildet aus einem Teil des Trägerwafers , aufweist. Weiterhin weist jedes der vereinzelten elektronischen Bauelemente zumindest ein
Rahmenelement auf der jeweiligen Anschlussfläche auf. Für den Fall, dass die Rahmenelemente in Form eines Rahmenwafers im Verbund aufgebracht wurden, kann das Zerteilen des Rahmenwafers gleichzeitig mit dem Zerteilen des Trägerwafers erfolgen .
Gemäß einer weiteren Ausführungsform wird bei einem Verfahren zur Herstellung eines elektronischen Bauelements ein
Trägerwafer mit elektrischen Anschlussflächen bereitgestellt, die jeweils zumindest zwei elektrische Anschlusselemente auf einer Montageseite des Trägerwafers aufweisen. Pro
Anschlussfläche können zwei Rahmenelemente so auf dem
Trägerwafer montiert werden, dass auf jeder der elektrischen Anschlussflächen jeweils auf zwei der zumindest zwei
elektrischen Anschlusselemente jeweils ein Rahmenelement montiert wird. Weiterhin wird zumindest ein elektronischer Halbleiterchip auf jeder der elektrischen Anschlussflächen montiert. Durch ein Zerteilen des Trägerwafers wird eine Vielzahl von elektronischen Bauelementen gebildet, wobei jedes der elektronischen Bauelemente ein Trägerelement, gebildet durch einen Teil des Trägerwafers, und auf den zumindest zwei elektrischen Anschlusselementen der
Anschlussfläche jeweils ein Rahmenelement aufweist. Ein derartiges Verfahren kann insbesondere für den Fall
vorteilhaft sein, dass Rahmenelemente verwendet werden, die, wie weiter oben beschrieben, einen metallischen Grundkörper aufweisen .
Gemäß einer weiteren Ausführungsform wird zur Herstellung eines elektronischen Bauelements als Trägerwafer ein erster Siliziumwafer bereitgestellt. Durch den ersten Siliziumwafer kann eine Mehrzahl von noch nicht vereinzelten
Trägerelementen gebildet werden. Auf dem durch den ersten Siliziumwafer gebildeten Trägerwafer können elektrische
Anschlussflächen mit jeweils zumindest zwei elektrischen Anschlusselementen auf einer Montageseite aufgebracht werden. Insbesondere kann eine Vielzahl von elektrischen Anschlussflächen aufgebracht werden, die nach einem späteren Vereinzelungsprozess jeweils ein Teil eines elektronischen Bauelements sind. Weiterhin wird ein zweiter Siliziumwafer als Rahmenwafer bereitgestellt, in den Öffnungen eingebracht werden. Die Öffnungen sind dabei derart angeordnet, dass sie bei einer Montage des den Rahmenwafer bildenden zweiten
Siliziumwafers auf dem den Trägerwafer bildenden ersten
Siliziumwafer zumindest teilweise über den elektrischen
Anschlussflächen angeordnet sind. Mit anderen Worten liegen die elektrischen Anschlussflächen nach der Montage des zweiten Siliziumwafers auf dem ersten Siliziumwafer aufgrund der Öffnungen im zweiten Siliziumwafer zumindest teilweise frei. Der Rahmenwafer wird auf dem Trägerwafer montiert. Die Montage kann dabei wie oben in Verbindung mit dem zumindest einen Rahmenelement beschrieben erfolgen, also beispielsweise durch Löten, wie etwa eutektisches Löten, durch anodisches Bonden oder durch Kleben. Auf jeder der elektrischen
Anschlussflächen wird zumindest ein elektronischer
Halbleiterchip montiert. Die aufeinander montierten
Siliziumwafer werden in eine Vielzahl von elektronischen Bauelementen zerteilt, wobei jedes der elektronischen
Bauelemente ein Trägerelement aufweist, das gebildet wird durch einen Teil des den Trägerwafer bildenden ersten
Siliziumwafers, und zumindest ein Rahmenelement, das gebildet wird durch einen Teil des den Rahmenwafer bildenden zweiten Siliziumwafers . Besonders bevorzugt weist jedes der
elektronischen Bauelemente auf zwei der zumindest zwei elektrischen Anschlusselementen der Anschlussfläche jeweils ein Rahmenelement auf, das durch jeweils einen Teil des zweiten Siliziumwafers gebildet wird. Die Montage des zumindest einen elektronischen Halbleiterchips kann vor oder nach dem Zerteilen der aufeinander montierten Siliziumwafer erfolgen. Bevorzugt erfolgt eine Montage der elektronischen Halbleiterchips jedoch vor dem Zerteilen im Waferverbund .
Gemäß einer weiteren Ausführungsform wird vor der Montage des zweiten Rahmenwafers auf dem Trägerwafer auf einer Oberfläche des Rahmenwafers, die nach der Montage dem Trägerwafer zugewandt ist, eine erste metallische Oberfläche durch
Aufbringen einer Metallschicht ausgebildet. Alternativ oder zusätzlich kann auf einer Oberfläche des Rahmenwafers, die nach der Montage des Rahmenwafers auf dem Trägerwafer dem
Trägerwafer abgewandt ist, eine zweite metallische Oberfläche durch Aufbringen einer Metallschicht ausgebildet werden. Das Ausbilden der zweiten metallischen Oberfläche kann hierbei vor oder nach dem Zerteilen der aufeinander montierten Wafer erfolgen.
Beispielsweise bei so genannten „High-Power-LEDs" oder
LED-Arrays (LED: „light emitting diode") , wie sie etwa in Automobil-Frontscheinwerfern zur Anwendung kommen, kommen heutzutage weit Träger für Licht emittierende Halbleiterchips zum Einsatz auf denen zur Erzeugung notwendiger Eigenschaften wie etwa einer Shutter-Kante oder eines homogenen
Abstrahlungsbildes weitere Materialien in speziellen
Prozessen aufgebracht werden müssen. Diese Prozesse sind oft teuer, da sie pro LED-Array einzeln durchgeführt werden müssen, beispielsweise das Aufkleben eines Rahmens oder das Aufbringen eines Vergusses. Eine Kostenreduktion kann hierbei lediglich über die Materialkosten oder über die
Prozessgeschwindigkeit angestrebt werden. Bei dem vorab beschriebenen auf Siliziumwafern basierenden Verfahren werden anstelle von Einzelträgern und einzeln aufgeklebten Rahmen die hier beschriebenen Siliziumwafer verwendet, die die oben beschriebenen Vorteile aufweisen. Dadurch ist es möglich, eine Vielzahl elektronischer Bauelemente in gut beherrschbaren Prozessen für die Herstellung von geeigneten Packages für Halbleiterchips zu verwenden. Außerdem lässt dieses Verfahren eine hohe Prozessgeschwindigkeit zu.
Verbindungstechniken, die üblich sind für Siliziumwafer wie beispielsweise anodisches oder eutektisches Bonden
versprechen eine hohe Stabilität. Beabsichtigte Aufbauhöhen können durch eine geeignete Wahl des ersten und insbesondere auch des zweiten Siliziumwafers äußerst präzise eingehalten werden. Insbesondere kann die Dicke des zweiten
Siliziumwafers auf die Höhe des zumindest einen
Halbleiterchips inklusive gegebenenfalls auf dem
Halbleiterchip weiterer Schichten angepasst werden. Die Öffnungen im zweiten Siliziumwafer können in präziser Weise beispielsweise durch Ätzen ausgebildet werden.
Wie oben für das zumindest eine Rahmenelement beschrieben ist, können auf den Hauptoberflächen des zweiten
Siliziumwafers geeignete Metallschichten zur Ausbildung gewünschter metallischer Oberflächen aufgebracht werden, sodass zum einen eine Montage des zweiten Siliziumwafers auf dem ersten Siliziumwafer, insbesondere auf den elektrischen Anschlussflächen, und zum anderen die Bereitstellung einer gewünschten Oberfläche zur späteren externen Kontaktierung der einzelnen elektronischen Bauelemente ermöglicht werden kann. Beispielsweise kann eine Goldschicht oder eine
goldhaltige Schicht auf der dem ersten Siliziumwafer
zugewandten Seite des zweiten Siliziumwafers aufgebracht werden, während auf der gegenüberliegenden Seite des zweiten Siliziumwafers beispielsweise eine Aluminiumschicht für ein späteres Aluminium-Wirebonden aufgebracht werden kann.
Dadurch erhält man mit wenigen Schritten einen großflächigen Nutzen („Panel") zur Weiterverarbeitung in üblichen Backend- Prozessen und umgeht somit den Einzelprozess des Rahmenklebens .
Der Schwachpunkt bei herkömmlichen siliziumbasierten
Bauelementen, dass die Zyklusstabilität einer Lötverbindung von Siliziumgehäusen aufgelötet auf Metallkernplatinen nicht sonderlich hoch ist, kann dadurch umgangen werden, dass das elektronische Bauelement auf eine Metallwärmesenke geklebt wird und der elektrische Anschluss durch Drahtkontaktierungen über die Oberfläche des zumindest einen Rahmenelements erfolgen kann.
Gemäß einer weiteren Ausführungsform werden die
elektronischen Halbleiterchips vor dem Zerteilen des
Trägerwafers mit einem oben beschriebenen Vergussmaterial umhüllt .
Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren beschriebenen
Ausführungsbeispielen .
Es zeigen: Figuren 1A und 1B schematische Darstellungen eines
elektronischen Bauelements gemäß einem
Ausführungsbeispiel ,
Figuren 2A und 2B schematische Darstellungen von
elektronischen Bauelementen gemäß weiteren Ausführungsbeispielen, Figuren 3A und 3B schematische Darstellungen von Rahmenelementen gemäß weiteren
Ausführungsbeispielen, Figur 4 eine schematische Darstellung eines elektronischen
Bauelements gemäß einem weiteren
Ausführungsbeispiel ,
Figuren 5A bis 5C schematische Darstellungen von
Verfahrensschritten eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem weiteren Ausführungsbeispiel und
Figuren 6A und 6B schematische Darstellungen von
Verfahrensschritten eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem weiteren Ausführungsbeispiel.
In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
In den Figuren 1A und 1B sind schematische Darstellungen eines elektronischen Bauelements 100 gemäß einem
Ausführungsbeispiel gezeigt. Die Figur 1A zeigt eine
Explosionsdarstellung, während die Figur 1B eine schematische dreidimensionale Ansicht des elektronischen Bauelements 100 zeigt . Das elektronische Bauelement 100 weist ein Trägerelement 1 auf, das auf einer Montageseite 10 eine elektrische
Anschlussfläche, gebildet durch elektrische Anschlusselemente 11, aufweist. Das Trägerelement 1 kann beispielsweise ein Keramikträger oder ein Siliziumträger sein, auf dem die elektrischen Anschlusselemente 11 zur Bildung der
elektrischen Anschlussfläche in Form von Metallschichten aufgebracht sind. Beispielsweise können die elektrischen Anschlusselemente 11 eine oder mehrere Schichten mit einem oder mehreren Materialien beispielsweise ausgewählt aus Gold, Kupfer und Zinn aufweisen oder daraus sein, also etwa eine Goldschicht, eine Gold-Zinn-Schicht oder eine Kupferschicht. Derartige Materialien eignen sich besonders gut für die
Montage elektronischer Halbleiterchips auf den elektrischen Anschlusselementen 11 mittels eutektischen Lötens. Weiterhin ist es auch möglich, dass das Trägerelement 1 mit der
elektrischen Anschlussfläche durch eine Platine wie
beispielsweise eine gedruckte Leiterplatte gebildet wird.
Auf der elektrischen Anschlussfläche ist zumindest ein elektronischer Halbleiterchip 3 angeordnet und montiert. Im gezeigten Ausführungsbeispiel sind rein beispielhaft drei elektronische Halbleiterchips 3 gezeigt, die jeweils als Licht emittierende Halbleiterchips ausgebildet sind und die im Betrieb rein beispielhaft Licht mit einer ultravioletten bis blauen Wellenlänge abstrahlen. Zur Konversion zumindest eines Teils des von den Halbleiterchips 3 im Betrieb
erzeugten Lichts sind auf diesen
Wellenlängenkonversionsschichten 4 aufgebracht, sodass das elektronische Bauelement 100 im Betrieb mischfarbiges Licht abstrahlen kann, das durch das von den elektronischen
Halbleiterchips 3 und den Wellenlängenkonversionsschichten 4 erzeugte Licht gebildet wird. Alternativ hierzu können alle elektronischen Halbleiterchips 3 oder auch nur einige dieser andere optoelektronische Halbleiterchips sein, wie
beispielsweise Halbleiter-Laserdiodenchips oder
Fotodiodenchips. Weiterhin ist es auch denkbar, dass
zumindest ein elektronischer Halbleiterchip 3 keine
optoelektronischen Eigenschaften aufweist und beispielsweise als Leistungshalbleiter-Bauelement, Transistor oder
integrierter Schaltkreis ausgebildet ist. Zusätzlich zu den elektronischen Halbleiterchips 3 ist ein Schutzdiodenchip 5 vorhanden und auf der Anschlussfläche montiert, der die elektronischen Halbleiterchips 3 vor elektrostatischen
Entladungen schützt. Beispielsweise können die elektronischen Halbleiterchips 3 und der Schutzdiodenchip 5 je nach
Materialien der Anschlussfläche des Trägerelements 1 und der Anschlussflächen der Chips mittels eines Gold-Zinn-Lots aufgelötet werden. Alternativ hierzu ist beispielsweise auch ein Kleben mit einem elektrisch leitenden Klebstoff möglich. Die elektrischen Anschlusselemente 11 der elektrischen
Anschlussfläche sind derart ausgebildet, dass die
elektronischen Halbleiterchips 3, die mit einer Seite direkt elektrisch leitend mit der elektrischen Anschlussfläche verbunden werden und über jeweils einen Bonddraht auf der anderen Seite elektrisch kontaktiert werden, in Serie
miteinander verschaltet sind. Eine Kontaktierung der
Serienschaltung der elektronischen Halbleiterchips 3 ist durch die beiden äußeren, in der gezeigten Darstellung ganz links und ganz rechts angeordneten elektrischen
Anschlusselemente 11 der insgesamt vier elektrisch
voneinander isoliert ausgebildeten elektrischen
Anschlusselemente 11 möglich. Der Schutzdiodenchip 5 ist in entsprechender Weise parallel zur Serienschaltung der
elektronischen Halbleiterchips 3 verschaltet.
Weiterhin weist das elektronische Bauelement zumindest ein Rahmenelement 2 auf. Die Rahmenelemente 2 sind als
selbsttragende Bauteile ausgebildet, die vor der Montage auf dem Trägerelement 1 als Einzelbauteile oder in einem Verbund bereitgestellt werden. Im gezeigten Ausführungsbeispiel weist das elektronische Bauelement 100 zwei Rahmenelemente 2 auf, die seitlich neben den elektronischen Halbleiterchips
angeordnet sind, sodass sich die elektronischen
Halbleiterchips 3 zwischen den zwei Rahmenelementen 2
befinden. Die Rahmenelemente 2 sind balkenförmig ausgebildet, sodass jedes der Rahmenelemente jeweils einer Seite der elektronischen Halbleiterchips 3 zugewandt ist. Die
Rahmenelemente 2 bilden damit keinen die Halbleiterchips 3 vollständig umschließenden Rahmen. Insbesondere ist auf zwei der im gezeigten Ausführungsbeispiel insgesamt vier
elektrischen Anschlusselemente 4 jeweils eines der
Rahmenelemente 2 montiert.
Die Montage der Rahmenelemente 2 kann insbesondere in
derselben Weise wie die Montage der Halbleiterchips 3
erfolgen, sodass für die Montage der Halbleiterchips 3 und der Rahmenelemente 2 keine unterschiedlichen Prozesse
verwendet werden müssen. Hierzu weisen die Rahmenelemente 2 dem Trägerelement 1 zugewandt eine metallische Oberfläche auf, die geeignet ist, in derselben Weise wie die
Halbleiterchips 3 auf der Anschlussfläche montiert zu werden. Die dem Trägerelement 1 abgewandte Seite der Rahmenelemente 2 weist ebenfalls eine metallische Oberfläche auf, die von der dem Trägerelement 1 zugewandten metallischen Oberfläche verschieden sein kann und insbesondere für eine externe elektrische Kontaktierung des elektronischen Bauelements 100 vorgesehen ist. Die Rahmenelemente 2 sind elektrisch leitend ausgebildet und weisen beispielsweise einen
Siliziumgrundkörper oder einen metallischen Grundkörper auf, sodass insbesondere eine elektrische Leitung zwischen der dem Trägerelement 1 zugewandten Oberfläche und der dem
Trägerelement 1 abgewandten Oberfläche durch das jeweilige Rahmenelement 2 hindurch erfolgen kann. Dadurch und durch die Montage der Rahmenelemente 2 auf dafür vorgesehene
elektrische Anschlusselemente 11 kann eine elektrische
Kontaktierung des elektronischen Bauelements 100 und
insbesondere der elektronischen Halbleiterchips 3 über die dem Trägerelement 1 abgewandte Oberfläche der Rahmenelemente 2 erfolgen. Weitere Merkmale, insbesondere zum Aufbau und den Materialien der Rahmenelemente 2, sind weiter unten in
Verbindung mit den Figuren 3A und 3B beschrieben.
Die Rahmenelemente 2 bilden eine Art „Umverdrahtungschips" , die auf ihrer dem Trägerelement 1 zugewandten Oberfläche kompatibel zur elektrischen Anschlussfläche und auf der dem Trägerelement 1 abgewandten Oberfläche kompatibel zur
Anschlusstechnik zum elektrischen Kontaktieren des
elektronischen Bauelements 100 sind. Dadurch ist es möglich, wie oben im allgemeinen Teil beschrieben ist, komplexe
Mehrfachmetallisierungen einer Platine durch eine einfache chipartige Prozessierung zu ersetzen, die deutliche
Kostenvorteile erwarten lässt.
Die Rahmenelemente 2 können beispielsweise eine Höhe
aufweisen, die mindestens so groß ist wie die Gesamthöhe der Kombination der Halbleiterchips 3 mit den darauf angeordneten Wellenlängenkonversionsschichten 4. Dadurch können die
Rahmenelemente 2 zum Schutz der Halbleiterchips 3 dienen und/oder beispielsweise auch im Hinblick auf die Lichtabstrahlung der Halbleiterchips 3 eine Art Shutter-Kante bilden . In den Figuren 2A und 2B sind weitere Ausführungsbeispiele für elektronische Bauelemente 100 gezeigt, die zusätzlich zu den vorab beschriebenen Komponenten und Bauteilen ein
Vergussmaterial 6 aufweisen, in das die elektronischen
Halbleiterchips 3 eingebettet sind. Die Figur 2A zeigt dabei eine Schnittdarstellung durch ein entsprechendes
elektronische Bauelement 100, aus der ersichtlich ist, dass die Rahmenelemente 2 in diesem Ausführungsbeispiel eine größere Höhe als die Kombination der Halbleiterchips 3 mit den darauf angeordneten Wellenlängenkonversionsschichten 4 aufweisen. Das Vergussmaterial 6 reicht bis zur dem
Trägerelement 1 abgewandten Oberseite der Rahmenelemente 2, sodass diese frei vom Vergussmaterial 6 sind und dadurch der externen Kontaktierung ohne Weiteres zugänglich sind, während die Halbleiterchips 3 und die
Wellenlängenkonversionsschichten 4 komplett umhüllt sind. Das Vergussmaterial 6 weist insbesondere ein Kunststoffmaterial auf, das beispielsweise durch Vergießen oder Spritzguss aufgebracht werden kann und das zum Schutz der
Halbleiterchips 3 im fertigen elektronischen Bauelement 100 dient. Das Kunststoffmaterial des Vergussmaterials 6 kann zusätzliche Stoffe und/oder Materialien enthalten, durch die die optischen oder andere Eigenschaften des Vergussmaterials in dem Fachmann bekannter Weise angepasst werden können. Alternativ zu dem in Figur 2A gezeigten Ausführungsbeispiel können die Rahmenelemente 2 beispielsweise auch dieselbe Höhe aufweisen wie die Kombination der Halbleiterchips 3 und der Wellenlängenkonversionsschichten 4, sodass die dem Trägerelement 1 abgewandte Oberseite der
Wellenlängenkonversionsschichten 4 wie auch die dem
Trägerelement 1 abgewandten Oberseiten der Rahmenelemente 2 nicht vom Vergussmaterial 6 bedeckt sind, wie im
Ausführungsbeispiel der Figur 2B in einer Aufsicht gezeigt ist .
Die in Verbindung mit den Figuren 2A und 2B beschriebenen Höhenverhältnisse der Rahmenelemente 2 und der
Halbleiterchips 3 mit den Wellenlängenkonversionsschichten 4 gelten entsprechend auch für den Fall, dass weitere oder keine zusätzlichen Schichten auf den Halbleiterchips 3 vorhanden sind. In den Figuren 3A und 3B sind Ausführungsbeispiele für
Rahmenelemente 2 gezeigt.
Das Rahmenelement 2 gemäß dem Ausführungsbeispiel der Figur 3A weist einen Grundkörper 20 auf, der Silizium aufweist oder daraus besteht. Auf dem Grundkörper 20 sind metallische
Oberflächen 21, 22 ausgebildet, wobei die erste metallische Oberfläche 21 rein beispielhaft die dem Trägerelement
zugewandte Oberfläche des Rahmenelements 2 ist, während die zweite metallische Oberfläche 22 die dem Trägerelement abgewandte Oberfläche des Rahmenelements 2 bildet. Die metallischen Oberflächen 21, 22 werden im gezeigten
Ausführungsbeispiel durch Metallschichten 23, 24 gebildet, die entsprechend der Anschlussarten, wie sie in Verbindung mit den Figuren 1A und 1B beschrieben sind, ausgebildet sind. So kann die Metallschicht 23, die die erste metallische
Oberfläche 21 bildet, beispielsweise Gold aufweisen oder aus Gold sein, während die zweite metallische Oberfläche 22 durch eine Metallschicht 24 mit oder aus Aluminium gebildet wird. Für eine Kontaktierung mittels Goldbonddrähten kann als zweite Metallschicht 24 beispielsweise auch eine goldhaltige Schicht oder eine Goldschicht aufgebracht werden. Das Rahmenelement 2 gemäß dem Ausführungsbeispiel der Figur 3B weist im Gegensatz zum Ausführungsbeispiel der Figur 3A einen Grundkörper 20 auf, der durch einen metallischen
Grundkörper gebildet wird. Rein beispielhaft ist auf dem Grundkörper 20 nur eine Metallschicht 23 aufgebracht, die die zweite metallische Oberfläche 22 bildet, während die erste metallische Oberfläche 21 durch den metallischen Grundkörper selbst gebildet wird. Alternativ hierzu können die erste und zweite metallische Oberfläche 21, 22 auch vertauscht sein oder es kann zur Bildung beider metallischer Oberflächen 21, 22 jeweils eine Metallschicht vorhanden sein. Beispielsweise kann der metallische Grundkörper durch Kupfer oder eine
Kupferverbindung gebildet werden, während die Metallschicht 23 Aluminium aufweist oder daraus besteht. Zwischen dem metallischen Grundkörper 20 und der Metallschicht 23 können weitere Schichten, insbesondere beispielsweise als
Diffusionsbarriere ausgebildete Schichten, angeordnet sein.
In Figur 4 ist ein weiteres Ausführungsbeispiel für ein elektronisches Bauelement 100 in einer Explosionsdarstellung gezeigt, das zusätzlich zu den in Verbindung mit dem
Ausführungsbeispiel der Figuren 1A und 1B beschriebenen
Bauteilen ein optisches Element 7 aufweist, das auf den
Rahmenelementen 2 montiert ist. Beispielsweise kann das optische Element 7 durch eine transparente Abdeckplatte, eine Diffusorplatte, ein Wellenlängenkonversionselement, eine
Linse oder eine Kombination hieraus gebildet sein. Zusätzlich zu einem optischen Element 7 kann das elektronische
Bauelement 100 des Ausführungsbeispiels der Figur 4 ein Vergussmaterial 6, wie in Verbindung mit den Figuren 2A und 2B beschrieben ist, aufweisen.
In Verbindung mit den Figuren 5A bis 5C sind
Verfahrensschritte eines Verfahrens zur Herstellung eines elektronischen Bauelements gemäß einem Ausführungsbeispiel gezeigt .
Wie in Figur 5A gezeigt ist, wird in einem ersten
Verfahrensschritt ein Trägerwafer 8 in Form eines ersten Siliziumwafers bereitgestellt, auf den elektrische
Anschlussflächen mit jeweils zumindest zwei elektrischen Anschlusselementen 11 auf einer Montageseite aufgebracht werden. Das Aufbringen der elektrischen Anschlussflächen erfolgt mittels in der Siliziumprozesstechnik bekannter
Maßnahmen, die eine strukturierte Aufbringung von
Metallschichten ermöglichen. Der Übersichtlichkeit halber ist lediglich ein elektrisches Anschlusselement 11 mit einem Bezugszeichen versehen. Jede der Anschlussflächen ist einem späteren elektronischen Bauelement zugeordnet.
In einem weiteren Verfahrensschritt, wie in Figur 5B gezeigt ist, wird ein Rahmenwafer 9 in Form eines zweiten
Siliziumwafers bereitgestellt. Dieser weist Öffnungen 90 auf, die beispielsweise durch Ätzen des Siliziummaterials des
Rahmenwafers 9 hergestellt werden können. Die Öffnungen 90 sind so angeordnet, dass sie bei einer Montage des
Rahmenwafers 9 auf dem Trägerwafer 8 zumindest teilweise über den elektrischen Anschlussflächen angeordnet sind, sodass diese nach einer Montage des Rahmenwafers 9 auf dem
Trägerwafer 8 zumindest teilweise frei liegen. Ein solcher zusammengefügter Zustand ist in Figur 5C gezeigt. Die Montage des Rahmenwafers 9 auf dem Trägerwafer 8 erfolgt beispielsweise durch eutektisches Löten, anodisches Bonden oder Kleben. Hierzu kann auf einer Oberfläche des
Rahmenwafers 9, die nach der Montage des Rahmenwafers 9 auf dem Trägerwafer 8 dem Trägerwafer 8 zugewandt ist, vor der Montage eine wie vorab beschriebene erste metallische
Oberfläche durch Aufbringen einer Metallschicht ausgebildet werden. Weiterhin ist es auch möglich, dass vor oder nach der Montage des Rahmenwafers 9 auf dem Trägerwafer 8 auf der nach der Montage dem Trägerwafer 8 abgewandten Seite des
Rahmenwafers 9 eine zweite metallische Oberfläche durch
Aufbringen einer weiteren Metallschicht ausgebildet wird.
Auf den freiliegenden Anschlussflächen mit den elektrischen Anschlusselementen 11 können elektronische Halbleiterchips 3 sowie weitere Komponenten, wie in Verbindung mit den
vorherigen Figuren beschrieben ist, montiert werden.
Durch ein gemeinsames Zerteilen der aufeinander montierten Wafer 8, 9 kann eine Vielzahl von elektronischen Bauelementen gebildet werden, wie sie in Verbindung mit den vorherigen Ausführungsbeispielen beschrieben sind.
Sollen die fertiggestellten elektronischen Bauelemente ein Vergussmaterial, wie in Verbindung mit den Figuren 2A und 2B beschrieben ist, aufweisen, kann das Vergießen mit dem
Vergussmaterial im Waferverbund vor dem Zerteilen erfolgen, sodass alle elektronischen Bauelemente des Waferverbunds gleichzeitig mit dem Vergussmaterial vergossen werden können. In Verbindung mit den Figuren 6A und 6B ist ein weiteres
Verfahren zur Herstellung eines elektronischen Bauelements beschrieben . Die späteren vereinzelten elektronischen Bauelemente 100, von denen eines rein beispielhaft mit einem Bezugszeichen
versehen ist, werden in Form eines Nutzens 101 („Panel") gefertigt, wie in Figur 6A gezeigt ist. Hierzu wird ein
Trägerwafer 8, beispielsweise ein Keramikwafer mit einer entsprechend aufgebrachten Metallisierung zur Bildung
elektrischer Anschlussflächen oder eine Platine, wie etwa eine bedruckte Leiterplatte, bereitgestellt, auf denen elektronische Halbleiterbauelemente und Rahmenelemente sowie weitere Bauteile, beispielsweise wie in Verbindung mit den vorherigen Ausführungsbeispielen beschrieben sind,
aufgebracht werden. Insbesondere können, wie in Verbindung mit den Figuren 1A und 1B beschrieben ist, auf jeder der elektrischen Anschlussflächen jeweils ein Rahmenelement auf zwei der zumindest zwei elektrischen Anschlusselemente montiert werden.
Durch Zerteilen des Trägerwafers 8 mit den darauf
aufgebrachten Komponenten kann eine Vielzahl elektronischer Bauelemente 100, wie in Verbindung mit den vorherigen
Ausführungsbeispielen erläutert, hergestellt werden.
Sollen die vereinzelten elektronischen Bauelemente 100 ein Vergussmaterial 6 aufweisen, so können diese gemeinsam im Verbund mit dem Vergussmaterial 6 vergossen werden. Hierzu kann eine in Figur 6A gezeigte gemeinsame Umrandung 102 beispielsweise in Form einer Silikonraupe um den den späteren elektronischen Bauelementen entsprechenden Bereich
aufgebracht werden. In den durch die Umrandung 102 umgrenzten Bereich kann ein Vergussmaterial 6 aufgebracht werden, wie in Figur 6B gezeigt ist. Dadurch ist es möglich, den Verguss einer Vielzahl von elektronischen Bauelementen in Einzelprozessen, wie sie im Stand der Technik praktiziert werden, zu vermeiden.
Die in Verbindung mit den Figuren beschriebenen
Ausführungsbeispiele können, auch wenn nicht explizit beschrieben, dass die in Verbindung mit den Figuren
beschriebenen Ausführungsbeispiele weitere oder alternative Merkmale gemäß den im allgemeinen Teil beschriebenen
Ausführungsformen aufweisen.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Elektronisches Bauelement (100) mit einem Trägerelement (1), das auf einer Montageseite (10) eine elektrische Anschlussfläche mit zumindest zwei elektrischen
Anschlusselementen (11) aufweist, auf der zumindest ein elektronischer Halbleiterchip (3) montiert und
elektrisch angeschlossen ist, wobei auf der Montageseite (10) zumindest ein Rahmenelement (2) montiert ist.
2. Bauelement (100) nach Anspruch 1, wobei das zumindest eine Rahmenelement (2) elektrisch leitend ist.
3. Bauelement (100) nach Anspruch 1 oder 2, wobei das
zumindest eine Rahmenelement (2) den zumindest einen elektronischen Halbleiterchip (3) in lateraler Richtung nicht vollständig umschließt.
4. Bauelement (100) nach einem der vorherigen Ansprüche, wobei das zumindest eine Rahmenelement (2) auf einer dem Trägerelement (1) zugewandten Seite eine erste
metallische Oberfläche (21) und auf der dem
Trägerelement (1) abgewandten Seite eine zweite
metallische Oberfläche (22) aufweist.
5. Bauelement (100) nach Anspruch 4, wobei die erste
metallische Oberfläche und die zweite metallische
Oberfläche voneinander verschiedene Metalle aufweisen.
6. Bauelement (100) nach Anspruch 4 oder 5, wobei das
zumindest eine Rahmenelement (2) einen Grundkörper (20) aus Silizium aufweist, auf dem die metallischen Oberflächen (21, 22) durch Metallschichten (23, 24) gebildet werden.
7. Bauelement (100) nach Anspruch 4 oder 5, wobei das
zumindest eine Rahmenelement (2) einen metallischen Grundkörper (20) aufweist und zumindest eine der ersten und zweiten metallischen Oberflächen (21, 22) durch eine auf dem metallischen Grundkörper (20) aufgebrachte
Metallschicht (23, 24) gebildet wird.
8. Bauelement (100) nach einem der vorherigen Ansprüche, wobei auf zwei der zumindest zwei elektrischen
Anschlusselemente (11) jeweils ein Rahmenelement (2) montiert ist und jedes der Rahmenelemente (2) elektrisch leitend mit dem jeweiligen elektrischen Anschlusselement (11) verbunden ist, auf dem es montiert ist.
9. Bauelement (100) nach Anspruch 8, wobei über dem
zumindest einen Halbleiterchip (3) und zwischen den Rahmenelementen (2) ein Vergussmaterial (6) angeordnet ist .
10. Bauelement (100) nach einem der vorherigen Ansprüche, wobei das zumindest eine Rahmenelement (2) mittels Löten, anodischem Bonden oder Kleben auf dem
Trägerelement (1) montiert ist.
11. Bauelement (100) nach einem der Ansprüche 1 bis 10,
wobei das Trägerelement (1) ein Siliziumträger ist.
Bauelement (100) nach einem der Ansprüche 1 bis 10, wobei das Trägerelement (1) eine Platine oder ein
Keramikträger ist. Bauelement (100) nach einem der vorherigen Ansprüche, wobei die Anschlusselemente (11) durch Metallschichten gebildet werden.
Bauelement (100) nach einem der vorherigen Ansprüche, wobei der zumindest eine elektronische Halbleiterchip (3) ein optoelektronischer Halbleiterchip ist.
Bauelement (100) nach einem der vorherigen Ansprüche, wobei über dem zumindest einen Halbleiterchip (3) ein optisches Element (7) angeordnet ist, das auf dem zumindest einen Rahmenelement (7) montiert ist.
Verfahren zur Herstellung eines elektronischen
Bauelements (100) mit den Schritten:
Bereitstellen eines Trägerwafers (8) mit elektrischen Anschlussflächen, die jeweils zumindest zwei elektrische Anschlusselemente (11) auf einer Montageseite (10) des Trägerwafers (8) aufweisen,
Montieren von jeweils einem Rahmenelement (2) auf zwei der zumindest zwei elektrischen Anschlusselemente (2) jeder der elektrischen Anschlussflächen,
Montierten von jeweils zumindest einem elektronischen Halbleiterchip (3) auf jeder der elektrischen
Anschlussflächen,
Zerteilen des Trägerwafers (8) zur Bildung einer
Vielzahl von elektronischen Bauelementen (100), wobei jedes der elektronischen Bauelemente (100) ein
Trägerelement (1), gebildet durch einen Teil des
Trägerwafers (8), und auf zwei der zumindest zwei elektrischen Anschlusselementen (11) der Anschlussfläche jeweils ein Rahmenelement (2) aufweist. Verfahren zur Herstellung eines elektronischen
Bauelements (100) mit den Schritten:
Bereitstellen eines ersten Siliziumwafers als
Trägerwafer (8),
Aufbringen von elektrischen Anschlussflächen mit jeweils zumindest zwei elektrischen Anschlusselementen (11) auf einer Montageseite (10) des Trägerwafers (8),
Bereitstellen eines zweiten Siliziumwafers als
Rahmenwafer (9), in den Öffnungen (90) eingebracht werden, die bei einer Montage des Rahmenwafers (9) auf dem Trägerwafer (8) zumindest teilweise über den
elektrischen Anschlussflächen angeordnet sind,
Montieren des Rahmenwafers (9) auf dem Trägerwafer (8), Montierten von jeweils zumindest einem elektronischen Halbleiterchip (3) auf jeder der elektrischen
Anschlussflächen,
Zerteilen der aufeinander montierten Siliziumwafer zur Bildung einer Vielzahl von elektronischen Bauelementen (100), wobei jedes der elektronischen Bauelemente (100) ein Trägerelement (1), gebildet durch einen Teil des Trägerwafers (8), und auf zwei der zumindest zwei elektrischen Anschlusselementen (11) der Anschlussfläche jeweils ein Rahmenelement (2), gebildet durch Teile des Rahmenwafers (9), aufweist.
Verfahren nach Anspruch 17, bei dem auf einer Oberfläche des Rahmenwafers (9), die nach der Montage des
Rahmenwafers (9) auf dem Trägerwafer (8) dem Trägerwafer (8) zugewandt ist, vor der Montage eine erste
metallische Oberfläche durch Aufbringen einer
Metallschicht ausgebildet wird. Verfahren nach Anspruch 17 oder 18, bei dem auf einer Oberfläche des Rahmenwafers (9), die nach der Montage des Rahmenwafers (9) auf dem Trägerwafer (8) dem ersten Trägerwafer (8) abgewandt ist, eine zweite metallische Oberfläche durch Aufbringen einer Metallschicht
ausgebildet wird.
Verfahren nach einem der Ansprüche 17 bis 19, bei dem die elektronischen Halbleiterchips (3) vor dem Zerteilen mit einem Vergussmaterial (6) vergossen werden.
PCT/EP2015/063207 2014-07-28 2015-06-12 Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements Ceased WO2016015911A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014110614.8 2014-07-28
DE102014110614.8A DE102014110614A1 (de) 2014-07-28 2014-07-28 Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Publications (1)

Publication Number Publication Date
WO2016015911A1 true WO2016015911A1 (de) 2016-02-04

Family

ID=53491492

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/063207 Ceased WO2016015911A1 (de) 2014-07-28 2015-06-12 Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements

Country Status (2)

Country Link
DE (1) DE102014110614A1 (de)
WO (1) WO2016015911A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090242923A1 (en) * 2008-03-28 2009-10-01 M/A-Com, Inc. Hermetically Sealed Device with Transparent Window and Method of Manufacturing Same
US20100308350A1 (en) * 2008-08-26 2010-12-09 Jeffrey Bisberg LED Chip-Based Lighting Products And Methods Of Building

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101662038B1 (ko) * 2010-05-07 2016-10-05 삼성전자 주식회사 칩 패키지
US9275949B2 (en) * 2011-06-01 2016-03-01 Canon Kabushiki Kaisha Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090242923A1 (en) * 2008-03-28 2009-10-01 M/A-Com, Inc. Hermetically Sealed Device with Transparent Window and Method of Manufacturing Same
US20100308350A1 (en) * 2008-08-26 2010-12-09 Jeffrey Bisberg LED Chip-Based Lighting Products And Methods Of Building

Also Published As

Publication number Publication date
DE102014110614A1 (de) 2016-01-28

Similar Documents

Publication Publication Date Title
DE102012213343B4 (de) VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHES HALBLEITERBAUTEILs MIT SAPHIR-FLIP-CHIP
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE10305021B4 (de) Verfahren zur Herstellung oberflächenmontierbarer Hochleistungs-Leuchtdioden
WO2020169524A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
DE102014108368A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015114292A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
WO2014048830A1 (de) Optoelektronisches bauelement
DE102017128457A1 (de) Herstellung optoelektronischer bauelemente
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
EP2415077A1 (de) Optoelektronisches bauelement
DE102014102184A1 (de) Herstellung eines optoelektronischen Bauelements
DE102016118990A1 (de) Sensor
DE102015109953A1 (de) Herstellung elektronischer Bauelemente
WO2017178332A1 (de) Bauelement mit reflektor und verfahren zur herstellung von bauelementen
EP3360167A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
WO2016074914A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102013221429A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2016015911A1 (de) Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15732177

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15732177

Country of ref document: EP

Kind code of ref document: A1