WO2019043003A1 - Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierender halbleiterchip-array - Google Patents

Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierender halbleiterchip-array Download PDF

Info

Publication number
WO2019043003A1
WO2019043003A1 PCT/EP2018/073132 EP2018073132W WO2019043003A1 WO 2019043003 A1 WO2019043003 A1 WO 2019043003A1 EP 2018073132 W EP2018073132 W EP 2018073132W WO 2019043003 A1 WO2019043003 A1 WO 2019043003A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer stack
radiation
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2018/073132
Other languages
English (en)
French (fr)
Inventor
Martin Rudolf Behringer
Christian Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2019043003A1 publication Critical patent/WO2019043003A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Definitions

  • One object in the present case is to specify a method for producing an improved radiation-emitting semiconductor chip, an improved semiconductor chip and an improved radiation-emitting semiconductor chip array.
  • a semiconductor chip is to be specified which has a comparatively small radiation exit area with increased efficiency. Furthermore, a should
  • radiation-emitting semiconductor chip array can be given with increased efficiency.
  • a growth substrate is first provided.
  • Growth substrate may include, for example, sapphire, gallium nitride, silicon carbide or silicon or consist of one of these materials.
  • an epitaxial semiconductor layer sequence with an active zone, which is suitable for generating electromagnetic radiation is epitaxially grown on the growth substrate.
  • the epitaxial semiconductor layer sequence is here
  • Nitride compound semiconductor material formed or comprises a nitride compound semiconductor material.
  • Compound semiconductor materials containing nitrogen such as the materials of the system In x Al y Gai x - y N with 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1.
  • the nitride compound semiconductor material is GaN or AlInGaN.
  • Nitride compound semiconductor material it is particularly preferred short-wave visible radiation, for example from the ultraviolet, blue or green spectral range generated in the active zone.
  • Semiconductor layer sequence applied are areas the semiconductor layer sequence between the structural elements particularly preferably freely accessible.
  • the semiconductor layer sequence is etched in the freely accessible regions, so that hexagonal or triangular
  • Semiconductor layer stack arise with side surfaces, of which at least one side surfaces parallel to an m-surface or parallel to an a-surface of the
  • Nitride compound semiconductor material runs. The
  • Side surface may also be formed by the m-surface or by the a-surface of the nitride compound semiconductor material.
  • parallel is meant here that the
  • Semiconductor layer stack preferably parallel to the a-surface.
  • the nitride compound semiconductor material such as GaN or AlInGaN, is usually hexagonal Crystal structure, in particular a
  • Nitride compound semiconductor material is in the
  • Crystal structure usually a c-surface, which is usually in the polar (OOOl) surface. On the c surface is a c-axis of the crystal structure
  • the side surfaces of the semiconductor layer stacks are the side surfaces of the semiconductor layer stacks.
  • Semiconductor layer stacks are preferably parallel to the c-face of the nitride compound semiconductor material and in the
  • Nitride compound semiconductor material formed.
  • the patterned photoresist layer with the below
  • a photoresist layer is applied over the entire surface of the semiconductor layer sequence, for example by means of spinning. Then the photoresist layer is exposed with a mask, wherein the mask has hexagonal or triangular structural elements.
  • the mask is particularly preferably adjusted such that at least one side surface of each structure element of the mask runs parallel to the m surface or parallel to the a surface of the nitride compound semiconductor material.
  • the active zone of the semiconductor layer sequence is completely severed.
  • Etched or etched using a wet-chemical etching process Particularly preferably arise in the dry ⁇ chemical etching or in the wet-chemical
  • the active zone is perpendicular to the
  • the side surfaces cover the active zone. Furthermore, it is also possible that the
  • Semiconductor layer sequence is first cut with the dry-chemical etching process and then the resulting
  • Side surfaces of the semiconductor layer stacks which are as free as possible of defects, such as steps and edges.
  • the side surfaces of the Semiconductor layer stacks do not have steps parallel to the c-axis of the nitride compound semiconductor material.
  • a mirror layer is applied to a first main surface of the semiconductor layer sequence facing away from the growth substrate.
  • the mirror layer is suitable for particularly well reflecting electromagnetic radiation that is generated in the active zone.
  • the mirror layer may, for example, have a metallic layer or consist of a metallic layer.
  • the mirror layer as a Bragg reflector
  • the mirror layer can serve as an electrical contact for the semiconductor layer sequence.
  • the mirror layer must be electrically conductive.
  • a carrier is applied to the mirror layer and the
  • the growth substrate can be removed by means of a laser lift-off method, by means of an etching process, by polishing or grinding. Alternatively, it is also possible for the growth substrate to remain in the semiconductor chips.
  • Semiconductor chip comprises, so the second main surface of the semiconductor layer stack preferably to a
  • the first main surface of the semiconductor layer stack preferably has one
  • the carrier may be, for example, a
  • Silicon carrier or a wafer with an integrated circuit act.
  • the carrier serves to mechanically stabilize the semiconductor layer sequence.
  • the semiconductor chip it is possible for the semiconductor chip to be supplied with current via the carrier.
  • an electrical contact is applied to one of the main surfaces of the semiconductor layer sequence, which faces away from the mounting surface of the semiconductor chip.
  • Contact may be, for example, a transparent contact layer, the entire surface on the second
  • Main surface of the semiconductor layer sequence is applied.
  • the electrically transparent contact layer can be any electrically transparent contact layer.
  • TCO transparent conductive oxide
  • Transparent conductive oxides are generally metal oxides, such as zinc oxide, tin oxide, cadmium oxide, titanium oxide, indium oxide or indium tin oxide (ITO), in addition to binary metal oxygen compounds, such as
  • ZnO, SnO 2 or ⁇ 2 ⁇ 3 also include ternary
  • TCOs Metal oxygen compounds such as Zn 2 SnO 4 , ZnSnO 3, Mgln 2 O 4 , GalnO 3, Zn 2 In 2 O or In 4 Sn 2 O 2 or mixtures different transparent conductive oxides to the group of TCOs.
  • the TCOs do not necessarily correspond to a stoichiometric composition and may furthermore also be p- and n-doped.
  • the transparent contact layer may also comprise graphene or consist of graphene.
  • the electrical contact is a metallic frame or comprises a metallic frame.
  • the metallic frame completely surrounds a radiation exit surface of each semiconductor chip.
  • the transparent contact layer is applied over the entire surface of the first main area or the second main area of the semiconductor layer sequence, and the metallic one
  • the semiconductor chips are singulated so that each semiconductor chip comprises a single semiconductor layer stack.
  • epitaxial semiconductor layer sequence comprises, so isolated, that several semiconductor layer stacks remain in a composite.
  • Semiconductor chip array can be realized and vice versa.
  • a radiation-emitting semiconductor chip comprises a semiconductor layer stack with an active zone.
  • the active zone is suitable for generating electromagnetic radiation.
  • the semiconductor layer stack comprises a
  • Nitride compound semiconductor material or is made of a
  • Nitride compound semiconductor material formed is particularly preferred by a
  • Nitride compound semiconductor material formed or comprises a nitride compound semiconductor material.
  • the semiconductor layer stack has a hexagonal or triangular base.
  • a base area of the semiconductor chip is defined by the base area of the semiconductor layer stack.
  • the base area of the semiconductor chip is likewise preferably hexagonal or triangular.
  • the semiconductor chip and / or the semiconductor layer stack are formed as a six-sided or three-sided prism.
  • the base area and a top surface of the six-sided prism are preferred as Hexagon trained.
  • the base surface and a top surface of the three-sided prism are preferably formed as a triangle.
  • the top surface of the prism is hereby preferably the
  • the prism is straight.
  • At least one side face of the semiconductor layer stack is formed by the m face or the a face of the nitride compound semiconductor material.
  • a side surface is preferably parallel to the a surface.
  • a side edge of the base area of the semiconductor layer stack and / or of the semiconductor chip is not larger than 30 micrometers. Particularly preferred is a
  • Semiconductor chip has this a carrier on which the semiconductor layer stack is arranged.
  • the carrier is particularly preferably different from the growth substrate.
  • a mirror layer is preferably arranged between the carrier and the semiconductor layer stack. The mirror layer is intended to electromagnetic radiation generated in the active region of the semiconductor chip to a
  • the mirror layer is designed to be electrically conductive, so that the semiconductor chip has its own Mounting surface, which is opposite to a radiation exit surface, can be electrically contacted.
  • the semiconductor chip is free of a carrier and a growth substrate.
  • the semiconductor layer stack is preferably arranged on a metallic carrier layer, for example in direct contact.
  • Carrier layer is, for example, electrodeposited.
  • the metallic carrier layer stabilizes the
  • the metallic support layer has a thickness between 2 microns inclusive and 10 microns inclusive.
  • the metallic carrier layer acts as a mirror, the electromagnetic radiation generated in the active zone of the semiconductor chip to the
  • Radiation exit surface of the semiconductor chip directs.
  • an electrical contact is disposed on one of the two main surfaces of the semiconductor layer stack, which is a transparent
  • Contact layer and / or a metallic frame comprises.
  • Semiconductor layer stacks are particularly preferably part of a semiconductor chip array.
  • a radiation-emitting semiconductor chip array preferably comprises a multiplicity of semiconductor layer stacks.
  • each semiconductor layer stack has an active zone suitable for electromagnetic radiation to create.
  • the semiconductor layer stacks preferably comprise a nitride compound semiconductor material or are formed of a nitride compound semiconductor material.
  • each semiconductor layer stack has a
  • the semiconductor layer stacks are one
  • the carrier particularly preferably has an integrated circuit for controlling the semiconductor layer stacks.
  • the carrier particularly preferably has an integrated circuit for controlling the semiconductor layer stacks.
  • Semiconductor layer stack particularly preferably electrically connected via the main surface facing the mounting surface electrically connected to the integrated circuit.
  • the semiconductor layer stacks are particularly preferably over their main sides facing the radiation exit area
  • Semiconductor layer stack a hexagonal or a
  • Semiconductor layer stack further layers applied, of which the outermost layer at least partially the radiation exit surface of the semiconductor chip array
  • the metallic frame alone or together with the transparent contact layer serves as an electrical contact for the semiconductor layer stack. Particularly preferred are the
  • the metallic frame adjacent semiconductor layer stack electrically conductively interconnect is preferably formed metallic.
  • the semiconductor chip array can, for example, in one
  • individual semiconductor layer stacks are particularly preferably switched on and off, for example using a carrier with an integrated circuit.
  • the emission characteristics of the headlamp can be adjusted as desired, such as dipped beam,
  • the semiconductor chip array is used as a structured light source in a display or in a spotlight for a stage lighting. Again, it may be useful and desirable to have parts of
  • Switch semiconductor chip arrays arbitrarily on or off to change the radiation characteristic desired.
  • Semiconductor chips such as with edge lengths less than or equal to 30 microns or even less than or equal to 1 microns, form hexagonal or triangular and the side surfaces of the semiconductor chip on the crystal surfaces of
  • Radiation-emitting semiconductor chips are produced which have few or no defects on their side surfaces
  • Edge regions therefore comprise a comparatively large proportion of the surface of the semiconductor chip.
  • Figure 14 shows a schematic plan view of a
  • a radiation-emitting semiconductor chip according to a
  • Figure 15 shows a schematic plan view of a
  • FIG. 16 shows a schematic sectional representation of a radiation-emitting semiconductor chip array according to one exemplary embodiment.
  • Figure 17 shows a schematic plan view of the
  • FIG. 18 shows a schematic plan view of one
  • a growth substrate 1 is provided, to which an epitaxial growth element 1 is provided
  • FIG. 1 shows a sectional view through the
  • the epitaxial semiconductor layer sequence 2 represents.
  • the epitaxial semiconductor layer sequence 2 is in the present case formed from a nitride compound semiconductor material and has an active zone 3 which is suitable for
  • the active zone 3 is suitable for blue light
  • the growth substrate 1 is
  • a sapphire wafer for example, a sapphire wafer.
  • a mask is preferably used which has hexagonal structural elements (not
  • the photoresist layer 4 is patterned into hexagonal structural elements 5, which leaves areas of the epitaxial semiconductor layer sequence 2 free.
  • the nitride compound semiconductor material of the epitaxial semiconductor layer sequence 2 in this case has a hexagonal crystal structure with an a-surface 6, an m-surface 7 and a c-surface 8.
  • Crystal structure is to explain the a-surface 6, the m- Surface 7 and the c-surface 8 shown schematically in Figures 7 to 9.
  • the unit cell of the hexagonal crystal structure is formed as a prism having a hexagonal base whose corners are each formed by a gallium atom 9.
  • the c-area 8 of the unit cell with the Miller indices (0001) is shown hatched in FIG.
  • the c-surface 8 forms a top surface of the prism.
  • the m-area 7 of the unit cell with the Miller indices (1100) is shown hatched in FIG.
  • the m-surface 7 forms a side surface of the prism.
  • a unit cell with the Miller indices (1120) is shown hatched in FIG.
  • the a-surface 6 is an area that runs inside the unit cell.
  • the a-surface 6 is perpendicular to the c-surface 8 and connects two corner points of the unit cell, between which a single further corner is arranged.
  • the epitaxial semiconductor layer sequence 2 has grown epitaxially in such a way that its main surfaces are arranged parallel to the c-surface 8 of the unit cell.
  • the structural elements of the mask are preferably adjusted such that at least one of their edges runs parallel to the m-surface 7 or parallel to the a-surface 6. In this way, structural elements 5 in the
  • Photoresist layer 4 generated, which also extend parallel to the m-surface 7 or parallel to the a-surface 6.
  • Semiconductor layer sequence 2 through the freely accessible Etched areas in the photoresist layer 4, for example by dry etching and / or wet chemical etching, so that semiconductor layer stack 10 arise on the growth substrate 1, which are completely separated from each other.
  • the semiconductor layer stacks 10 have a hexagonal
  • Base area up. Furthermore, at least one runs
  • Mirror layer 12 can be applied, which is adapted to radiation generated in the active zone 3 to
  • FIGS. 12 and 13 wherein FIG. 12 is a schematic sectional view and FIG. 13 is a schematic sectional view
  • the composite can be singulated so that individual
  • Radiation-emitting semiconductor chips are formed, each of which comprises a single semiconductor layer stack 10.
  • semiconductor chip comprising a single semiconductor layer stack 10 is schematically shown in FIG. 14, for example shown.
  • the semiconductor chip has like the
  • Semiconductor layer stack 10 has a hexagonal base. At least one side surface 11 of the
  • Semiconductor layer stack 10 is parallel to the a-surface 6 or parallel to the m-surface 7 of the
  • Semiconductor layer stack 10 is arranged.
  • semiconductor layer stacks 10 is singled so that a radiation-emitting semiconductor chip array is formed comprising a plurality of semiconductor layer stacks 10.
  • a radiation-emitting semiconductor chip array is shown schematically, for example, in FIG.
  • the semiconductor layer stacks 10 of the semiconductor chip array according to the exemplary embodiment of FIG. 15 each have a hexagonal base surface, wherein a side surface 11 of each semiconductor layer stack 10 is parallel to the a surface 6 or parallel to the m surface 7 of FIG. 15
  • Nitride compound semiconductor material is arranged.
  • the radiation-emitting semiconductor chip array according to the exemplary embodiment of FIGS. 16 and 17 has a
  • common carrier 13 which comprises an integrated circuit.
  • An electrical control element 15 of the integrated circuit is, for example, below the
  • a mirror layer 12 is arranged on the first main surface of the semiconductor layer stack 10 .
  • Semiconductor layer stack 10 completely rotates.
  • adjacent semiconductor layer stacks 10 are electrically conductively connected via the metal frames 16 by way of webs 17.
  • the electrical controls 15 of the integrated circuit of the carrier 13 the
  • Embodiment of Figure 20 semiconductor layer stack 10 with a triangular base.
  • Semiconductor layer stacks 10 are straight as triangular
  • Semiconductor layer stack 10 is preferably arranged with respect to a hexagonal semiconductor layer stack 10, each based on a nitride compound semiconductor material.
  • Semiconductor layer stack 10 in this case connects two corners of the hexagonal semiconductor layer stack 10, between which another corner of the hexagonal
  • Semiconductor layer stack 10 is arranged.

Landscapes

  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterchips mit angegeben: - Bereitstellen eines Wachstumssubstrats (1), - Epitaktisches Aufwachsen einer epitaktischen Halbleiterschichtenfolge (2) mit einer aktiven Zone (3), die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen, auf das Wachstumssubstrat (1), wobei die Halbleiterschichtenfolge (2) ein Nitridverbindungshalbleitermaterial umfasst, - Aufbringen einer strukturierten Fotolackschicht (4) mit sechseckigen oder dreieckigen Strukturelementen (5) auf die Halbleiterschichtenfolge (2), wobei Bereiche der Halbleiterschichtenfolge (2) zwischen den Strukturelementen (5) frei zugänglich sind, und - Ätzen der Halbleiterschichtenfolge (2) in den frei zugänglichen Bereichen, sodass sechseckige oder dreickige Halbleiterschichtenstapel (2) mit Seitenflächen (11) entstehen, von denen zumindest eine Seitenfläche (11) parallel zu einer m-Fläche (7) oder parallel zu einer a-Fläche (6) des Nitridverbindungshalbleitermaterials verläuft, wobei die Halbleiterschichtenstapel als sechsseitige oder dreiseitige Prismen ausgebildet sind, und die aktive Zone senkrecht auf den Seitenflächen des Halbleiterschichtenstapels steht.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINER VIELZAHL STRAHLUNGSEMITTIERENDER HALBLEITERCHIPS, STRAHLUNGSEMITTIERENDER HALBLEITERCHIP UND
STRAHLUNGSEMITTIERENDER HALBLEITERCHIP-ARRAY
Es werden ein Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterchips, ein
strahlungsemittierender Halbleiterchip und ein
strahlungsemittierender Halbleiterchip-Array angegeben.
Eine Aufgabe ist es vorliegend, ein Verfahren zur Herstellung eines verbesserten Strahlungsemittierenden Halbleiterchips, einen verbesserten Halbleiterchip und einen verbesserten Strahlungsemittierenden Halbleiterchip-Array anzugeben.
Insbesondere soll ein Halbleiterchip angegeben werden, der eine vergleichsweise kleine Strahlungsaustrittsfläche bei erhöhter Effizienz aufweist. Weiterhin soll ein
strahlungsemittierender Halbleiterchip-Array mit erhöhter Effizienz angegeben werden.
Diese Aufgaben werden durch ein Verfahren mit den Schritten des Patentanspruchs 1, durch einen Strahlungsemittierenden Halbleiterchip mit den Merkmalen des Patentanspruchs 11 und durch einen Strahlungsemittierenden Halbleiterchip-Array mit den Merkmalen des Patentanspruchs 16 gelöst.
Vorteilhafte Ausführungsformen und Weiterbildungen des
Verfahrens, des Halbleiterchips und des Halbleiterchip-Arrays sind Gegenstand der jeweils abhängigen Ansprüche. Gemäß einer Ausführungsform des Verfahrens zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterchips wird zunächst ein Wachstumssubstrat bereitgestellt. Das
Wachstumssubstrat kann beispielsweise Saphir, Galliumnitrid, Siliziumcarbid oder Silizium aufweisen oder aus einem dieser Materialien bestehen.
Gemäß einer weiteren Ausführungsform des Verfahrens wird eine epitaktische Halbleiterschichtenfolge mit einer aktiven Zone, die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen, auf das Wachstumssubstrat epitaktisch aufgewachsen. Die epitaktische Halbleiterschichtenfolge ist hierbei
besonders bevorzugt aus einem
Nitridverbindungshalbleitermaterial gebildet oder umfasst ein Nitridverbindungshalbleitermaterial .
Nitridverbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Stickstoff enthalten, wie die Materialien aus dem System InxAlyGai-x-yN mit 0 < x < 1, 0 < y < 1 und x+y < 1. Beispielsweise handelt es sich bei dem Nitridverbindungshalbleitermaterial um GaN oder AlInGaN.
Basiert die epitaktische Halbleiterschichtenfolge und
insbesondere die aktive Zone auf einem
Nitridverbindungshalbleitermaterial , so wird in der aktiven Zone besonders bevorzugt kurzwellige sichtbare Strahlung, beispielsweise aus dem ultravioletten, blauen oder grünen Spektralbereich, erzeugt.
Gemäß einer weiteren Ausführungsform des Verfahrens wird eine strukturierte Fotolackschicht mit sechseckigen oder
dreieckigen Strukturelementen auf die
Halbleiterschichtenfolge aufgebracht. Hierbei sind Bereiche der Halbleiterschichtenfolge zwischen den Strukturelementen besonders bevorzugt frei zugänglich.
Gemäß einer weiteren Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge in den frei zugänglichen Bereichen geätzt, so dass sechseckige oder dreieckige
Halbleiterschichtenstapel mit Seitenflächen entstehen, von denen zumindest eine Seitenflächen parallel zu einer m-Fläche oder parallel zu einer a-Fläche des
Nitridverbindungshalbleitermaterials verläuft. Die
Seitenfläche kann auch durch die m-Fläche oder durch die a- Fläche des Nitridverbindungshalbleitermaterials gebildet sein . Mit dem Begriff „parallel" ist hierbei gemeint, dass die
Seitenfläche mit der m-Fläche oder der a-Fläche einen Winkel einschließt, der nicht größer als 5°, besonders bevorzugt nicht größer als 1° ist. Insbesondere werden bei dieser Ausführungsform des Verfahrens zur Herstellung sechseckiger Halbleiterschichtenstapel sechseckige Strukturelemente und zur Herstellung dreieckiger Halbleiterschichtenstapel dreieckige Strukturelemente
verwendet. Werden dreieckige Halbleiterschichtenstapel erzeugt, so verläuft eine Seitenfläche des dreieckigen
Halbleiterschichtenstapels bevorzugt parallel zur a-Fläche.
Danach können weitere Schritte erfolgen, wie beispielsweise Aufbringen einer Metallisierung, Inspektion oder Entfernen der Fotolackschicht.
Das Nitridverbindungshalbleitermaterial , wie beispielsweise GaN oder AlInGaN, weist in der Regel eine hexagonale Kristallstruktur auf, insbesondere eine
Wurzitkristallstruktur . Bei der a-Fläche des
Nitridverbindungshalbleitermaterials handelt es sich in der
Regel um die nicht-polare (ll20)-Fläche der hexagonalen
Kristallstruktur, während es sich bei der m-Fläche in der
Regel um die ebenfalls nicht-polare (llOO)-Fläche der
hexagonalen Kristallstruktur handelt. Weiterhin weist ein Nitridverbindungshalbleitermaterial mit hexagonaler
Kristallstruktur in der Regel eine c-Fläche auf, bei der es sich in der Regel im die polare (OOOl)-Fläche handelt. Auf der c-Fläche steht eine c-Achse der Kristallstruktur
senkrecht .
Die Seitenflächen der Halbleiterschichtenstapel sind
bevorzugt zwischen einer ersten Hauptfläche des jeweiligen
Halbleiterschichtenstapels und einer zweiten Hauptfläche des jeweiligen Halbleiterschichtenstapels angeordnet. Die erste Hauptfläche und die zweite Hauptfläche der
Halbleiterschichtenstapel sind bevorzugt parallel zu der c- Fläche des Nitridverbindungshalbleitermaterials und in der
Regel auch parallel zu einer c-Fläche des Wachsttumsubstrats angeordnet oder durch die c-Fläche des
Nitridverbindungshalbleitermaterials gebildet. Die
Seitenflächen stehen bevorzugt senkrecht auf der c-Fläche.
Gemäß einer weiteren Ausführungsform des Verfahrens wird die strukturierte Fotolackschicht mit den im Folgenden
beschriebenen Schritten auf die epitaktische
Halbleiterschichtenfolge aufgebracht. Zunächst wird eine Fotolackschicht vollflächig auf die Halbleiterschichtenfolge aufgebracht, beispielsweise mittels Schleudern. Dann wird die Fotolackschicht mit einer Maske belichtet, wobei die Maske sechseckige oder dreieckige Strukturelemente aufweist. Die Maske wird hierbei besonders bevorzugt derart justiert, dass zumindest eine Seitenfläche jedes Strukturelements der Maske parallel zu der m-Fläche oder parallel zu der a-Fläche des Nitridverbindungshalbleitermaterials verläuft. Werden
dreieckige Strukturelemente erzeugt, so verläuft eine
Seitenfläche des dreieckigen Strukturelements der Maske bevorzugt parallel zur a-Fläche. Nach dem Belichten wird die Fotolackschicht bevorzugt entwickelt, so dass die
Strukturelemente entstehen.
Gemäß einer weiteren Ausführungsform des Verfahrens wird bei dem Ätzen der Halbleiterschichtenfolge die aktive Zone der Halbleiterschichtenfolge vollständig durchtrennt. Gemäß einer weiteren Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge mit einem trocken-chemischen
Ätzverfahren oder mit einem nass-chemischen Ätzverfahren geätzt. Besonders bevorzugt entstehen bei dem trocken¬ chemischen Ätzverfahren oder bei dem nass-chemischen
Ätzverfahren die Seitenflächen der Halbleiterschichtenstapel. Bevorzugt steht die aktive Zone senkrecht auf den
Seitenflächen der Halbleiterschichtenstapel. Bevorzugt überdecken die Seitenflächen die aktive Zone. Weiterhin ist es auch möglich, dass die
Halbleiterschichtenfolge zuerst mit dem trocken-chemischen Ätzverfahren durchtrennt wird und dann die entstandenen
Seitenflächen der Halbleiterschichtenstapel mit dem nass- chemischen Ätzverfahren geglättet werden. Besonders bevorzugt entstehen bei dieser Ausführungsform des Verfahrens
Seitenflächen der Halbleiterschichtenstapel, die möglichst frei von Defekten, wie Stufen und Kanten, sind. Besonders bevorzugt weisen die Seitenflächen der Halbleiterschichtenstapel keine Stufen parallel zu der c- Achse des Nitridverbindungshalbleitermaterials auf.
Gemäß einer weiteren Ausführungsform des Verfahrens wird auf einer dem Wachstumssubstrat abgewandten ersten Hauptfläche der Halbleiterschichtenfolge eine Spiegelschicht aufgebracht. Besonders bevorzugt ist die Spiegelschicht dazu geeignet, elektromagnetische Strahlung, die in der aktiven Zone erzeugt wird, besonders gut zu reflektieren. Die Spiegelschicht kann beispielsweise eine metallische Schicht aufweisen oder aus einer metallischen Schicht bestehen. Weiterhin ist es auch möglich, dass die Spiegelschicht als Braggreflektor
ausgebildet ist. Beispielsweise kann die Spiegelschicht als elektrischer Kontakt für die Halbleiterschichtenfolge dienen. Hierzu muss die Spiegelschicht elektrisch leitend ausgebildet sein .
Gemäß einer weiteren Ausführungsform des Verfahrens wird auf die Spiegelschicht ein Träger aufgebracht und das
Wachstumssubstrat nachfolgend entfernt. Beispielsweise kann das Wachstumssubstrat mittels eines Laser-Lift-Off- Verfahrens, mittels eines Ätzverfahrens, durch Polieren oder Schleifen entfernt werden. Alternativ ist es auch möglich, dass das Wachstumssubstrat in den Halbleiterchips verbleibt.
Ist das Wachstumssubstrat nicht mehr von dem fertigen
Halbleiterchip umfasst, so weist die zweite Hauptfläche des Halbleiterschichtenstapels bevorzugt zu einer
Strahlungsaustrittsfläche des Halbleiterchips, während die erste Hauptfläche zu einer Montagefläche des fertigen
Halbleiterchips weist. Ist das Wachstumssubstrat hingegen noch von dem fertigen Halbleiterchip umfasst, so weist die erste Hauptfläche des Halbleiterschichtenstapels bevorzugt zu einer
Strahlungsaustrittsfläche des Halbleiterchips, während die zweite Hauptfläche zu einer Montagefläche des fertigen
Halbleiterchips weist.
Bei dem Träger kann es sich beispielsweise um einen
Siliziumträger oder um einen Wafer mit einem integrierten Schaltkreis ( "IC-Wafer") handeln. Der Träger dient dazu, die Halbleiterschichtenfolge mechanisch zu stabilisieren.
Außerdem ist es möglich, dass der Halbleiterchip über den Träger mit Strom versorgt wird.
Gemäß einer weiteren Ausführungsform des Verfahrens wird auf eine der Hauptflächen der Halbleiterschichtenfolge, die von der Montagefläche des Halbleiterchips abgewandt ist, ein elektrischer Kontakt aufgebracht. Bei dem elektrischen
Kontakt kann es sich beispielsweise um eine transparente Kontaktschicht handeln, die vollflächig auf die zweite
Hauptfläche der Halbleiterschichtenfolge aufgebracht wird.
Die elektrische transparente Kontaktschicht kann
beispielsweise ein transparentes leitendes Oxid (TCO für
„transparent conductive oxide") aufweisen oder aus einem TCO- Material gebildet sein. Transparente leitende Oxide sind in der Regel Metalloxide, wie beispielsweise Zinkoxid, Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid oder Indiumzinnoxid (ITO). Neben binären MetallsauerstoffVerbindungen, wie
beispielsweise ZnO, Sn02 oder Ιη2θ3 gehören auch ternäre
MetallsauerstoffVerbindungen, wie beispielsweise Zn2Sn04, ZnSn03, Mgln204, Galn03, Zn2ln20s oder In4Sn30i2 oder Mischungen unterschiedlicher transparenter leitender Oxide zu der Gruppe der TCOs . Weiterhin entsprechend die TCOs nicht zwingend einer stöchiometrische Zusammensetzung und können weiterhin auch p- sowie n-dotiert sein.
Die transparente Kontaktschicht kann auch Graphen umfassen oder aus Graphen bestehen.
Weiterhin ist es auch möglich, dass der elektrische Kontakt ein metallischer Rahmen ist oder einen metallischen Rahmen umfasst. Beispielsweise umläuft der metallische Rahmen eine Strahlungsaustrittsfläche jedes Halbleiterchips vollständig.
Weiterhin ist es auch möglich, dass der elektrische Kontakt sowohl die transparente Kontaktschicht als auch den
metallischen Rahmen aufweist oder aus der transparenten
Kontaktschicht und dem metallischen Rahmen gebildet ist.
Beispielsweise ist vollflächig auf die erste Hauptfläche oder die zweite Hauptfläche der Halbleiterschichtenfolge die transparente Kontaktschicht aufgebracht und der metallische
Rahmen wiederum in direktem Kontakt auf der transparenten
Kontaktschicht angeordnet.
Gemäß einer weiteren Ausführungsform des Verfahrens werden die Halbleiterchips vereinzelt, so dass jeder Halbleiterchip einen einzigen Halbleiterschichtenstapel umfasst.
Weiterhin ist es auch möglich, dass bei dem Vereinzeln mehrere Halbleiterschichtenstapel in einem Verbund
zusammengefasst werden, so dass ein Halbleiterchip-Array entsteht. Mit anderen Worten wird der Wafer, der die
epitaktische Halbleiterschichtenfolge umfasst, derart vereinzelt, dass mehrere Halbleiterschichtenstapel in einem Verbund verbleiben.
Das hier beschriebene Verfahren ist insbesondere dazu
geeignet, einen Strahlungsemittierenden Halbleiterchip oder einen Strahlungsemittierenden Halbleiterchip-Array zu
erzeugen. Ausführungsformen, Merkmale und Elemente, die vorliegend in Verbindung mit dem Verfahren beschrieben sind, können daher ebenso bei dem Strahlungsemittierenden
Halbleiterchip oder bei dem Strahlungsemittierenden
Halbleiterchip-Array verwirklicht sein und jeweils umgekehrt.
Ein strahlungsemittierender Halbleiterchip umfasst gemäß einer Ausführungsform einen Halbleiterschichtenstapel mit einer aktiven Zone. Die aktive Zone ist dazu geeignet, elektromagnetische Strahlung zu erzeugen. Besonders bevorzugt umfasst der Halbleiterschichtenstapel ein
Nitridverbindungshalbleitermaterial oder ist aus einem
Nitridverbindungshalbleitermaterial gebildet. Insbesondere ist die aktive Zone besonders bevorzugt durch ein
Nitridverbindungshalbleitermaterial gebildet oder umfasst ein Nitridverbindungshalbleitermaterial .
Gemäß einer Ausführungsform des Strahlungsemittierenden
Halbleiterchips weist der Halbleiterschichtenstapel eine sechseckige oder dreieckige Grundfläche auf. Bevorzugt wird eine Grundfläche des Halbleiterchips durch die Grundfläche des Halbleiterschichtenstapels festgelegt. Die Grundfläche des Halbleiterchips ist ebenfalls bevorzugt sechseckig oder dreieckig ausgebildet. Beispielsweise sind der Halbleiterchip und/oder der Halbleiterschichtenstapel als sechsseitiges oder dreiseitiges Prisma ausgebildet. Die Grundfläche und eine Deckfläche des sechsseitigen Prismas sind bevorzugt als Sechseck ausgebildet. Die Grundfläche und eine Deckfläche des dreiseitigen Prismas sind bevorzugt als Dreieck ausgebildet. Die Deckfläche des Prismas liegt hierbei bevorzugt der
Grundfläche des Prismas gegenüber. Bevorzugt ist das Prisma gerade ausgebildet.
Besonders bevorzugt ist zumindest eine Seitenfläche des
Halbleiterschichtenstapels parallel zur m-Fläche oder
parallel zur a-Fläche des
Nitridverbindungshalbleitermaterials ausgerichtet. Weiterhin ist es auch möglich, dass zumindest eine Seitenfläche des Halbleiterschichtenstapels durch die m-Fläche oder die a- Fläche des Nitridverbindungshalbleitermaterials gebildet ist. Bei einem dreieckigen Halbleiterschichtenstapel verläuft eine Seitenfläche bevorzugt parallel zur a-Fläche.
Besonders bevorzugt ist eine Seitenkante der Grundfläche des Halbleiterschichtenstapels und/oder des Halbleiterchips nicht größer als 30 Mikrometer. Besonders bevorzugt ist eine
Seitenkante der Grundfläche des Halbleiterschichtenstapels und/oder des Halbleiterchips nicht größer als 1 Mikrometer.
Gemäß einer Ausführungsform des Strahlungsemittierenden
Halbleiterchips weist dieser einen Träger auf, auf dem der Halbleiterschichtenstapel angeordnet ist. Besonders bevorzugt ist der Träger hierbei von dem Wachstumssubstrat verschieden. Zwischen dem Träger und dem Halbleiterschichtenstapel ist bevorzugt eine Spiegelschicht angeordnet. Die Spiegelschicht ist dazu vorgesehen, elektromagnetische Strahlung, die in der aktiven Zone des Halbleiterchips erzeugt wird, zu einer
Strahlungsaustrittsfläche des Halbleiterchips zu lenken.
Besonders bevorzugt ist die Spiegelschicht elektrisch leitend ausgebildet, damit der Halbleiterchip über seine Montagefläche, die einer Strahlungsaustrittsfläche gegenüberliegt, elektrisch kontaktiert werden kann.
Gemäß einer weiteren Ausführungsform ist der Halbleiterchip frei von einem Träger und einem Wachsttumssubstrat . Bei dieser Ausführungsform ist der Halbleiterschichtenstapel bevorzugt auf einer metallischen Trägerschicht angeordnet, beispielsweise in direktem Kontakt. Die metallische
Trägerschicht ist beispielsweise galvanisch abgeschieden. Die metallische Trägerschicht stabilisiert die
Halbleiterschichtenfolge bevorzugt mechanisch. Beispielsweise weist die metallische Trägerschicht eine Dicke zwischen einschließlich 2 Mikrometer und einschließlich 10 Mikromter auf. Besonders bevorzugt wirkt die metallische Trägerschicht als Spiegel, der elektromagnetische Strahlung, die in der aktiven Zone des Halbleiterchips erzeugt wird, zu der
Strahlungsaustrittsfläche des Halbleiterchips lenkt.
Gemäß einer weiteren Ausführungsform des
Strahlungsemittierenden Halbleiterchips ist auf einer der beiden Hauptflächen des Halbleiterschichtenstapels ein elektrischer Kontakt angeordnet, der eine transparente
Kontaktschicht und/oder einen metallischen Rahmen umfasst. Die hier beschriebenen sechseckigen oder dreieckigen
Halbleiterchips und/oder die hier beschriebenen
Halbleiterschichtenstapel sind besonders bevorzugt Teil eines Halbleiterchip-Arrays . Ein strahlungsemittierender Halbleiterchip-Array umfasst bevorzugt eine Vielzahl an Halbleiterschichtenstapeln.
Bevorzugt weist jeder Halbleiterschichtenstapel eine aktive Zone auf, die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen. Die Halbleiterschichtenstapel umfassen bevorzugt ein Nitridverbindungshalbleitermaterial oder sind aus einem Nitridverbindungshalbleitermaterial gebildet. Besonders bevorzugt weist jeder Halbleiterschichtenstapel eine
sechseckige oder eine dreieckige Grundfläche auf. Bevorzugt verläuft zumindest eine Seitenfläche jedes
Halbleiterschichtenstapels parallel zur m-Fläche oder
parallel zur a-Fläche des
Nitridverbindungshalbleitermaterials .
Bevorzugt sind die Halbleiterschichtenstapel eines
Strahlungsemittierenden Halbleiterarrays auf einem
gemeinsamen Träger angeordnet. Der Träger weist hierbei besonders bevorzugt eine integrierte Schaltung zur Steuerung der Halbleiterschichtenstapel auf. Hierbei ist jeder
Halbleiterschichtenstapel besonders bevorzugt über die zur Montagefläche weisenden Hauptfläche elektrisch leitend mit der integrierten Schaltung verbunden. Besonders bevorzugt sind die Halbleiterschichtenstapel bei dieser Ausführungsform des strahlungsemittierenden Halbleiterchiparrays über ihre zur Strahlungsaustrittsfläche weisenden Hauptseiten
elektrisch leitend miteinander verbunden.
Gemäß einer weiteren Ausführungsform des
strahlungsemittierenden Halbleiterchip-Arrays weist jeder
Halbleiterschichtenstapel eine sechseckige oder eine
dreieckige Strahlungsdurchtrittsfläche auf, die von einem metallischen Rahmen umlaufen wird. Die
Strahlungsdurchtrittsfläche weist zu einer
Strahlungsaustrittsfläche des Halbleiterchip-Arrays oder bildet die Strahlungsaustrittsfläche zumindest teilweise aus.
Beispielsweise sind auf die Strahlungsdurchtrittsfläche des
Halbleiterschichtenstapels weitere Schichten aufgebracht, von denen die äußerste Schicht zumindest teilweise die Strahlungsaustrittsfläche des Halbleiterchip-Arrays
ausbildet . Der metallische Rahmen dient alleine oder zusammen mit der transparenten Kontaktschicht als elektrischer Kontakt für den Halbleiterschichtenstapel. Besonders bevorzugt sind die
Halbleiterschichtenstapel bei dieser Ausführungsform der Strahlungsemittierenden Halbleiterchip-Arrays über Stege elektrisch leitend miteinander verbunden, die die
metallischen Rahmen benachbarter Halbleiterschichtenstapel elektrisch leitend miteinander verbinden. Die Stege sind bevorzugt metallisch ausgebildet. Der Halbleiterchip-Array kann beispielsweise in einem
Scheinwerfer für ein Kraftfahrzeug Verwendung finden. Hierbei werden besonders bevorzugt einzelne Halbleiterschichtenstapel an- und abgeschaltet, beispielsweise unter Verwendung eines Trägers mit einer integrierten Schaltung. Auf diese Art und Weise kann die Abstrahlcharakteristik des Scheinwerfers gewünscht eingestellt werden, etwa als Abblendlicht,
Fernlicht oder Kurvenbeleuchtung.
Weiterhin ist es auch möglich, dass der Halbleiterchip-Array als strukturierte Lichtquelle in einem Display oder in einem Scheinwerfer für eine Bühnenbeleuchtung verwendet wird. Auch hier kann es sinnvoll und wünschenswert sein, Teile des
Halbleiterchip-Arrays beliebig an- oder abzuschalten um die Abstrahlcharakteristik gewünscht zu verändern.
Vorliegend ist es eine Idee, vergleichsweise kleine
Halbleiterchips, etwa mit Kantenlängen kleiner oder gleich 30 Mikrometer oder sogar kleiner oder gleich 1 Mikrometer, sechseckig oder deieckig auszubilden und die Seitenflächen des Halbleiterchips an den Kristallflächen des
Nitridverbindungshalbleitermaterials zu orientieren, auf dem der Halbleiterchip basiert. Weiterhin werden die
Seitenflächen des Halbleiterchips bevorzugt durch Ätzen erzeugt .
Auf diese Art und Weise können vergleichsweise kleine
Strahlungsemittierende Halbleiterchips erzeugt werden, die nur wenige oder keine Defekte an ihren Seitenflächen
aufweisen. Derartige Defekte, wie beispielsweise Dangling Bonds, können zu Leckströmen und nichtstrahlenden
Rekombinationen führen, die die Effizienz des Halbleiterchips verringern. Defekte in Randbereichen der Halbleiterchips sind insbesondere dann besonders nachteilig, wenn die Größe des Halbleiterchips vergleichsweise klein ist und die
Randbereiche daher einen vergleichsweise großen Anteil an der Fläche des Halbleiterchips umfassen. Weitere vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
Anhand der schematischen Darstellungen der Figuren 1 bis 13 wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und zur Herstellung eines
Strahlungsemittierenden Halbleiterchip-Arrays gemäß einem Ausführungsbeispiel näher erläutert. Figur 14 zeigt eine schematische Draufsicht auf einen
Strahlungsemittierenden Halbleiterchip gemäß einem
Ausführungsbeispiel . Figur 15 zeigt eine schematische Draufsicht auf einen
Strahlungsemittierenden Halbleiterchip-Array gemäß einem Ausführungsbeispiel . Figur 16 zeigt eine schematische Schnittdarstellung eines Strahlungsemittierenden Halbleiterchip-Arrays gemäß einem Ausführungsbeispiel .
Figur 17 zeigt eine schematische Draufsicht auf den
strahlungsemittierenden Halbleiterchip-Array gemäß Figur 16.
Figur 18 zeigt eine schematische Draufsicht auf einen
strahlungsemittierenden Halbleiterchip-Array gemäß einem weiteren Ausführungsbeispiel.
Anhand der schematischen Draufsichten der Figuren 19 und 20 werden Halbleiterschichtenstapel mit dreieckiger Grundfläche gemäß einer Ausführungsform näher erläutert. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1 bis 13 wird in einem ersten Schritt ein Wachstumssubstrat 1 bereitgestellt, auf das eine epitaktische
Halbleiterschichtenfolge 2 epitaktisch aufgewachsen wird. Figur 1 zeigt hierbei eine Schnittdarstellung durch den
Verbund aus Wachstumssubstrat 1 und epitaktischer Halbleiterschichtenfolge 2, während die Figur 2 eine
schematische Draufsicht auf die epitaktische
Halbleiterschichtenfolge 2 darstellt. Die epitaktische Halbleiterschichtenfolge 2 ist vorliegend aus einem Nitridverbindungshalbleitermaterial gebildet und weist eine aktive Zone 3 auf, die dazu geeignet ist,
elektromagnetische Strahlung zu erzeugen. Besonders bevorzugt ist die aktive Zone 3 dazu geeignet, blaues Licht zu
erzeugen. Bei dem Wachstumssubstrat 1 handelt es sich
beispielsweise um einen Saphirwafer.
In einem nächsten Schritt, der schematisch in den Figuren 3 und 4 dargestellt ist, wird auf die epitaktische
Halbleiterschichtenfolge 2 vollflächig eine Fotolackschicht 4 aufgebracht. Die Figur 4 ist wiederum eine schematische
Draufsicht auf den Verbund der schematischen
Schnittdarstellung der Figur 3. In einem nächsten Schritt, der schematisch in den Figuren 5 und 6 dargestellt ist, wird die Fotolackschicht 4
strukturiert. Bevorzugt wird hierzu eine Maske eingesetzt, die sechseckige Strukturelemente aufweist (nicht
dargestellt) . Mit Hilfe der Maske wird die Fotolackschicht 4 in sechseckige Strukturelemente 5 strukturiert, die Bereiche der epitaktischen Halbleiterschichtenfolge 2 frei lässt.
Das Nitridverbindungshalbleitermaterial der epitaktischen Halbleiterschichtenfolge 2 weist hierbei eine hexagonale Kristallstruktur mit einer a-Fläche 6, einer m-Fläche 7 und einer c-Fläche 8 auf. Die Einheitszelle der hexagonalen
Kristallstruktur ist zur Erläuterung der a-Fläche 6, der m- Fläche 7 und der c-Fläche 8 schematisch in den Figuren 7 bis 9 dargestellt.
Die Einheitszelle der hexagonalen Kristallstruktur ist als Prisma mit einer sechseckigen Grundfläche ausgebildet, deren Ecken jeweils durch ein Galliumatom 9 gebildet sind. Die c- Fläche 8 der Einheitszelle mit den Millerschen Indizes (0001) ist in der Figur 7 schraffiert dargestellt. Die c-Fläche 8 bildet eine Deckfläche des Prismas aus. Die m-Fläche 7 der Einheitszelle mit den Millerschen Indizes (1100) ist in der Figur 8 schraffiert dargestellt. Die m-Fläche 7 bildet eine Seitenfläche des Prismas aus. Die a-Fläche 6 der
Einheitszelle mit den Millerschen Indizes (1120) ist in der Figur 9 schraffiert dargestellt. Bei der a-Fläche 6 handelt es sich um eine Fläche, die im Inneren der Einheitszelle verläuft. Die a-Fläche 6 steht senkrecht auf der c-Fläche 8 und verbindet jeweils zwei Eckpunkte der Einheitszelle, zwischen denen eine einzige weitere Ecke angeordnet ist. Vorliegend ist die epitaktische Halbleiterschichtenfolge 2 derart epitaktisch gewachsen, dass ihr Hauptflächen parallel zu c-Fläche 8 der Einheitszelle angeordnet sind.
Die Strukturelemente der Maske werden vorliegend bevorzugt derart justiert, dass zumindest eine ihrer Kanten parallel zur m-Fläche 7 oder parallel zur a-Fläche 6 verlaufen. Auf diese Art und Weise werden Strukturelemente 5 in der
Fotolackschicht 4 erzeugt, die ebenfalls parallel zur m- Fläche 7 oder parallel zur a-Fläche 6 verlaufen.
In einem nächsten Schritt, der schematisch in den Figuren 10 und 11 dargestellt ist, wird die epitaktische
Halbleiterschichtenfolge 2 durch die frei zugänglichen Bereiche in der Fotolackschicht 4 geätzt, beispielsweise mittels Trockenätzen und/oder nass-chemischem Ätzen, so dass Halbleiterschichtenstapel 10 auf dem Wachstumssubstrat 1 entstehen, die voneinander vollständig getrennt sind. Die Halbleiterschichtenstapel 10 weisen eine sechseckige
Grundfläche auf. Weiterhin verläuft mindestens eine
Seitenfläche 11 jedes Halbleiterschichtenstapels 10 parallel zur a-Fläche 6 oder parallel zur m-Fläche 7 des
Nitridverbindungshalbleitermaterials .
In einem weiteren Schritt kann auf die frei zugängliche erste Hauptfläche der Halbleiterschichtenstapel 10 eine
Spiegelschicht 12 aufgebracht werden, die dazu geeignet ist, Strahlung, die in der aktiven Zone 3 erzeugt wird, zu
reflektieren. Dann wird auf die Spiegelschicht 12 ein Träger 13 aufgebracht und das Wachstumssubstrat 1 entfernt. Auf eine zweite Hauptfläche der Halbleiterschichtenstapel 10, die der ersten Hauptfläche gegenüber liegt, wird weiterhin eine transparente Kontaktschicht 14 aufgebracht. Der auf diese Art und Weise erzeugte Verbund ist in den Figuren 12 und 13 schematisch dargestellt, wobei die Figur 12 eine schematische Schnittdarstellung und die Figur 13 eine schematische
Draufsicht zeigen. In einem nächsten Schritt wird der Verbund mit den
Halbleiterschichtenstapeln 10 vereinzelt. Beispielsweise kann der Verbund derart vereinzelt werden, dass einzelne
Strahlungsemittierende Halbleiterchips entstehen, von denen jeder einen einzigen Halbleiterschichtenstapel 10 umfasst.
Eine Draufsicht auf einen Strahlungsemittierenden
Halbleiterchip, der einen einzigen Halbleiterschichtenstapel 10 umfasst, ist beispielsweise in der Figur 14 schematisch dargestellt. Der Halbleiterchip weist wie der
Halbleiterschichtenstapel 10 eine sechseckige Grundfläche auf. Mindestens eine Seitenfläche 11 des
Halbleiterschichtenstapels 10 ist parallel zur a-Fläche 6 oder parallel zur m-Fläche 7 des
Nitridverbindungshalbleitermaterials des
Halbleiterschichtenstapels 10 angeordnet.
Weiterhin ist es auch möglich, dass der Verbund mit der
Vielzahl an Halbleiterschichtenstapeln 10 derart vereinzelt wird, dass ein strahlungsemittierender Halbleiterchip-Array entsteht, der eine Vielzahl an Halbleiterschichtenstapeln 10 umfasst . Ein derartiger strahlungsemittierender Halbleiterchip-Array ist beispielsweise schematisch in Figur 15 dargestellt. Die Halbleiterschichtenstapel 10 des Halbleiterchip-Arrays gemäß dem Ausführungsbeispiel der Figur 15 weisen jeweils eine sechseckige Grundfläche auf, wobei eine Seitenfläche 11 jedes Halbleiterschichtenstapels 10 parallel zu der a-Fläche 6 oder parallel zu der m-Fläche 7 des
Nitridverbindungshalbleitermaterials angeordnet ist.
Der strahlungsemittierende Halbleiterchip-Array gemäß dem Ausführungsbeispiel der Figuren 16 und 17 weist einen
gemeinsamen Träger 13 auf, der eine integrierte Schaltung umfasst. Ein elektrisches Steuerelement 15 der integrierten Schaltung ist beispielsweise unterhalb des
Halbleiterschichtenstapels 10 dargestellt. Zwischen dem
Träger 13 und dem Halbleiterschichtenstapel 10 ist vorliegend eine Spiegelschicht 12 angeordnet. Auf der ersten Hauptfläche des Halbleiterschichtenstapels 10 ist eine transparente
Kontaktschicht 14 sowie ein metallischer Rahmen 16 aufgebracht, der die Strahlungsdurchtrittsflache des
Halbleiterschichtenstapels 10 vollständig umläuft.
Bei dem Halbleiterchip-Array gemäß dem Ausführungsbeispiel der Figur 18 sind benachbarte Halbleiterschichtenstapel 10 über die metallischen Rahmen 16 mittels Stegen 17 elektrisch leitend verbunden. Über die elektrischen Steuerelemente 15 der integrierten Schaltung des Trägers 13 können die
einzelnen Halbleiterschichtenstapel 10 individuell an- und ausgeschaltet werden.
Im Unterschied zu den Ausführungsbeispiel der Figuren 1 bis 18 weist der Halbleiterchip-Array gemäß dem
Ausführungsbeispiel der Figur 20 Halbleiterschichtenstapel 10 mit einer dreieckigen Grundfläche auf. Die
Halbleiterschichtenstapel 10 sind als dreieckige gerade
Prismen ausgebildet, wobei eine Deckfläche jedes Prismas eine Strahlungsaustrittsfläche aufweist . Figur 19 zeigt schematisch wie ein dreieckiger
Halbleiterschichtenstapel 10 bezüglich eines sechseckigen Halbleiterschichtenstapels 10 jeweils basierend auf einem Nitridverbindungshalbleitermaterial bevorzugt angeordnet ist. Die Seitenfläche 11 eines dreieckigen
Halbleiterschichtenstapels 10 verbindet hierbei zwei Ecken des sechseckigen Halbleiterschichtenstapels 10, zwischen denen eine weitere Ecke des sechseckigen
Halbleiterschichtenstapels 10 angeordnet ist. Die
Seitenfläche 11 des dreieckigen Halbleiterschichtenstapels 10 veläuft parallel zu einer a-Fläche 6 des
Nitridverbindungshalbleitermaterials . Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 102017120037.1, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
1 Wachstumssubstrat
2 epitaktische Halbleiterschichtenfolge 3 aktive Zone
4 Fotolackschicht
5 Strukturelement
6 a-Fläche
7 m-Fläche
8 c-Fläche
9 Galliumatom
10 Halbleiterschichtenstapel
11 Seitenfläche
12 Spiegelschicht
13 Träger
14 transparente Kontaktschicht
15 elektrisches Steuerelement
16 metallischer Rahmen
17 Steg

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Vielzahl
strahlungsemittierender Halbleiterchips mit den folgenden Schritten:
- Bereitstellen eines Wachstumssubstrats (1),
- Epitaktisches Aufwachsen einer epitaktischen
Halbleiterschichtenfolge (2) mit einer aktiven Zone (3), die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen, auf das Wachstumssubstrat (1), wobei die
Halbleiterschichtenfolge (2) ein
Nitridverbindungshalbleitermaterial umfasst ,
- Aufbringen einer strukturierten Fotolackschicht (4) mit sechseckigen oder dreieckigen Strukturelementen (5) auf die Halbleiterschichtenfolge (2), wobei Bereiche der
Halbleiterschichtenfolge (2) zwischen den Strukturelementen (5) frei zugänglich sind, und
- Ätzen der Halbleiterschichtenfolge (2) in den frei
zugänglichen Bereichen, sodass sechseckige oder dreieckige Halbleiterschichtenstapel (2) mit Seitenflächen (11)
entstehen, von denen zumindest eine Seitenfläche (11)
parallel zu einer m-Fläche (7) oder parallel zu einer a- Fläche (6) des Nitridverbindungshalbleitermaterials verläuft, wobei
- die Halbleiterschichtenstapel als sechsseitige oder
dreiseitige Prismen ausgebildet sind, und
- die aktive Zone senkrecht auf den Seitenflächen des
Halbleiterschichtenstapels steht .
2. Verfahren nach dem vorherigen Anspruch, bei dem die strukturierte Fotolackschicht (4) mit den folgenden Schritten auf die epitaktische Halbleiterschichtenfolge (2) aufgebracht wird : - vollflächiges Aufbringen einer Fotolackschicht (4) auf die Halbleiterschichtenfolge (2),
- Belichten der Fotolackschicht (4) mit einer Maske, die sechseckige oder dreieckige Strukturelemente (5) aufweist, wobei die Maske derart justiert wird, dass zumindest eine
Seitenfläche (11) jedes Strukturelements (5) parallel zu der m-Fläche (7) oder parallel zu der a-Fläche (6) des
Nitridverbindungshalbleitermaterials verläuft .
3. Verfahren nach einem der obigen Ansprüche, bei dem beim Ätzen die aktive Zone (3) der Halbleiterschichtenfolge (2) vollständig durchtrennt wird.
4. Verfahren nach einem der obigen Ansprüche, bei dem die Halbleiterschichtenfolge (2) mit einem trocken-chemischen Ätzverfahren oder mit einem nass-chemischen Ätzverfahren geätzt wird, so dass die Seitenflächen (11) der
Halbleiterschichtenstapel (2) entstehen.
5. Verfahren nach einem der obigen Ansprüche, bei dem die Halbleiterschichtenfolge (2) zuerst mit einem trocken¬ chemischen Ätzverfahren durchtrennt wird und dann die
entstandenen Seitenflächen (11) der Halbleiterschichtenstapel (2) mit einem nass-chemischen Ätzverfahren geglättet werden.
6. Verfahren nach einem der obigen Ansprüche, bei dem
- auf einer dem Wachstumssubstrat (1) abgewandten ersten Hauptfläche der Halbleiterschichtenfolge (2) eine
Spiegelschicht (12) aufgebracht wird,
- auf die Spiegelschicht (12) ein Träger (13) aufgebracht wird, und
- das Wachstumssubstrat (1) entfernt wird.
7. Verfahren nach einem der obigen Ansprüche, bei dem auf eine Hauptfläche der Halbleiterschichtenfolge (2) ein
elektrischer Kontakt aufgebracht wird.
8. Verfahren nach dem vorherigen Anspruch, bei dem der elektrische Kontakt eine transparente Kontaktschicht (14) und/oder ein metallischer Rahmen (16) umfasst.
9. Verfahren nach einem der obigen Ansprüche, bei dem die Halbleiterchips vereinzelt werden, so dass jeder
Halbleiterchip einen einzigen Halbleiterschichtenstapel (10) umfasst .
10. Verfahren nach einem der Ansprüche, bei dem beim
Vereinzeln mehrere Halbleiterschichtenstapel (10) in einem Verbund zusammengefasst werden, so dass ein Halbleiterchip- Array entsteht.
11. Strahlungsemittierender Halbleiterchip mit einem
Halbleiterschichtenstapel (2), der eine aktive Zone (3) umfasst, die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen, wobei
- der Halbleiterschichtenstapel (10) ein
Nitridverbindungshalbleitermaterial umfasst,
- der Halbleiterschichtenstapel (2) eine sechseckige oder dreieckige Grundfläche aufweist,
- zumindest eine Seitenfläche (11) des
Halbleiterschichtenstapels (2) parallel zur m-Fläche (7) oder parallel zur a-Fläche (6) des
Nitridverbindungshalbleitermaterials verläuft,
- der Halbleiterschichtenstapel als sechsseitiges oder dreiseitiges Prisma ausgebildet ist, und - die aktive Zone senkrecht auf den Seitenflächen des
Halbleiterschichtenstapels steht .
12. Strahlungsemittierender Halbleiterchip nach dem
vorherigen Anspruch, bei dem eine Seitenkante der Grundfläche des Halbleiterschichtenstapels (10) nicht größer ist als 30 Mikrometer .
13. Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 11 bis 12, der einen Träger (13) aufweist, auf dem der Halbleiterschichtenstapel (10) angeordnet ist, wobei zwischen dem Träger (13) und dem Halbleiterschichtenstapel (10) eine Spiegelschicht (12) angeordnet ist.
14. Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 11 bis 13, bei dem auf einer Hauptfläche des
Halbleiterschichtenstapels (10) ein elektrischer Kontakt angeordnet ist, der eine transparente Kontaktschicht (14) und/oder einen metallischen Rahmen (16) umfasst.
15. Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 11 bis 14, bei dem die Seitenflächen die aktive Zone überdecken.
16. Strahlungsemittierender Halbleiterchip-Array mit einer Vielzahl an Halbleiterschichtenstapeln (10), wobei
- jeder Halbleiterschichtenstapel (10) eine aktive Zone (3) umfasst, die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen,
- die Halbleiterschichtenstapel (10) ein
Nitridverbindungshalbleitermaterial umfassen,
- jeder Halbleiterschichtenstapel (10) eine sechseckige oder dreieckige Grundfläche aufweist, - zumindest eine Seitenfläche (11) jedes
Halbleiterschichtenstapels (10) parallel zur m-Fläche (7) oder parallel zur a-Fläche (6) des
Nitridverbindungshalbleitermaterials verläuft,
- die Halbleiterschichtenstapel als sechsseitige oder
dreiseitige Prismen ausgebildet sind, und
- die aktive Zone senkrecht auf den Seitenflächen des
Halbleiterschichtenstapels steht .
17. Strahlungsemittierender Halbleiterchip-Array nach dem vorherigen Anspruch, bei dem
- die Halbleiterschichtenstapel (10) auf einem gemeinsamen Träger (13) angeordnet sind, der eine integrierte Schaltung zur Steuerung der Halbleiterschichtenstapel (10) aufweist, - jeder Halbleiterschichtenstapel (10) über eine erste
Hauptfläche elektrisch leitend mit der integrierten Schaltung verbunden ist, und
- die Halbleiterschichtenstapel (10) über ihre zweiten
Hauptseiten elektrisch leitend miteinander verbunden sind.
18. Strahlungsemittierender Halbleiterchip-Array nach dem vorherigen Anspruch, bei dem
- jeder Halbleiterschichtenstapel (10) auf seiner zweiten Hauptfläche eine sechseckige oder dreieckige
Strahlungsdurchtrittsfläche aufweist, die von einem
metallischen Rahmen (16) umlaufen wird, der als elektrischer Kontakt dient, und
- die Halbleiterschichtenstapel (10) über Stege (17)
elektrisch leitend miteinander verbunden sind, die die metallischen Rahmen (16) benachbarter
Halbleiterschichtenstapel (10) elektrisch leitend miteinander verbinden .
PCT/EP2018/073132 2017-08-31 2018-08-28 Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierender halbleiterchip-array Ceased WO2019043003A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017120037.1A DE102017120037A1 (de) 2017-08-31 2017-08-31 Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterchips, strahlungsemittierender Halbleiterchip und strahlungsemittierender Halbleiterchip-Array
DE102017120037.1 2017-08-31

Publications (1)

Publication Number Publication Date
WO2019043003A1 true WO2019043003A1 (de) 2019-03-07

Family

ID=63442621

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/073132 Ceased WO2019043003A1 (de) 2017-08-31 2018-08-28 Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierender halbleiterchip-array

Country Status (2)

Country Link
DE (1) DE102017120037A1 (de)
WO (1) WO2019043003A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340507A (ja) * 1998-05-26 1999-12-10 Matsushita Electron Corp 半導体発光素子およびその製造方法
DE10245628A1 (de) * 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
EP1553640A1 (de) * 2002-08-01 2005-07-13 Nichia Corporation Halbleiter-lichtemissionsbauelement, verfahren zu seiner herstellung und lichtemissionsvorrichtung damit
WO2006068297A1 (en) * 2004-12-22 2006-06-29 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
US20100120237A1 (en) * 2008-11-10 2010-05-13 Stanley Electric Co., Ltd. Method of manufacturing semiconductor devices
DE112011102068T5 (de) * 2010-06-18 2013-03-28 Soraa, Inc. Dreieckförmig oder rautenförmig geformte gallium- und stickstoffhaltige anordnung für optische bauelemente

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
US7973321B2 (en) * 2007-11-05 2011-07-05 Rohm Co., Ltd. Nitride semiconductor light emitting device having ridge parts
DE102013104273A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Anordnung mit säulenartiger Struktur und einer aktiven Zone

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340507A (ja) * 1998-05-26 1999-12-10 Matsushita Electron Corp 半導体発光素子およびその製造方法
EP1553640A1 (de) * 2002-08-01 2005-07-13 Nichia Corporation Halbleiter-lichtemissionsbauelement, verfahren zu seiner herstellung und lichtemissionsvorrichtung damit
DE10245628A1 (de) * 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
WO2006068297A1 (en) * 2004-12-22 2006-06-29 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
US20100120237A1 (en) * 2008-11-10 2010-05-13 Stanley Electric Co., Ltd. Method of manufacturing semiconductor devices
DE112011102068T5 (de) * 2010-06-18 2013-03-28 Soraa, Inc. Dreieckförmig oder rautenförmig geformte gallium- und stickstoffhaltige anordnung für optische bauelemente

Also Published As

Publication number Publication date
DE102017120037A1 (de) 2019-02-28

Similar Documents

Publication Publication Date Title
EP2248175B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
DE102007046337A1 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102009006177A1 (de) Strahlungsemittierender Halbleiterchip
WO2014090605A1 (de) Anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung
DE102007022947A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE112006002702T5 (de) Lichtemittierende Anordnung mit gruppierten lichtemittierenden Zellen
DE112010002092T5 (de) Fotodetektoren
DE112016000546T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102010024079A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP2499668A1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
WO2012028460A2 (de) Leuchtdiodenchip
DE102007008524A1 (de) Strahlung emittierender Chip mit mindestens einem Halbleiterkörper
DE10322705B4 (de) Herstellverfahren für eine LED mit dicker Epitaxieschicht auf III-V-Halbleiterbasis und derartige LED
EP2294614A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
EP2980864A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung einer kontaktstruktur für einen derartigen chip
WO2017009332A1 (de) Optoelektronisches bauelement und ein verfahren zur herstellung eines optoelektronischen bauelements
DE102008062932A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2019025117A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE19820777C2 (de) Elektrode für lichtemittierende Halbleitervorrichtungen
DE102013107531A1 (de) Optoelektronischer Halbleiterchip
DE112018001450B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
DE102015105693B4 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Erzeugung von Strahlung unter Verwendung eines strahlungsemittierenden Halbleiterbauelements
WO2019043003A1 (de) Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierender halbleiterchip-array

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18762262

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18762262

Country of ref document: EP

Kind code of ref document: A1