WO2020008665A1 - 半導体リレーモジュールおよび半導体リレー回路 - Google Patents

半導体リレーモジュールおよび半導体リレー回路 Download PDF

Info

Publication number
WO2020008665A1
WO2020008665A1 PCT/JP2019/001663 JP2019001663W WO2020008665A1 WO 2020008665 A1 WO2020008665 A1 WO 2020008665A1 JP 2019001663 W JP2019001663 W JP 2019001663W WO 2020008665 A1 WO2020008665 A1 WO 2020008665A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
terminal
circuit
input
semiconductor relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/001663
Other languages
English (en)
French (fr)
Inventor
智亘 芥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to US17/254,298 priority Critical patent/US11139815B2/en
Priority to CN201980042054.5A priority patent/CN112368942B/zh
Priority to DE112019003379.4T priority patent/DE112019003379B4/de
Publication of WO2020008665A1 publication Critical patent/WO2020008665A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration

Definitions

  • the present disclosure relates to a semiconductor relay module and a semiconductor relay circuit.
  • Patent Document 1 discloses a semiconductor relay including two output semiconductor relays and one grounding semiconductor relay.
  • the two output semiconductor relays are connected in series with each other.
  • the grounding semiconductor relay is provided between a connection point of the two output semiconductor relays and a grounding point.
  • each of the output semiconductor relay and the grounding semiconductor relay has two MOSFETs connected in anti-series.
  • a photodiode array is connected to the MOSFET.
  • the semiconductor relay is provided with a first input circuit and a second input circuit.
  • the first input circuit has a first LED.
  • the photodiode arrays of the two output semiconductor relays are configured to generate an electromotive force by the emission of the first LED to turn on the MOSFET of each output semiconductor relay.
  • the second input circuit has a second LED.
  • the photodiode array of the grounding semiconductor relay is configured to generate an electromotive force by the emission of the second LED to turn on the MOSFET of the grounding semiconductor relay.
  • the on / off of the two output semiconductor relays is controlled by the common first input circuit.
  • the first and second input circuits are respectively connected to two input terminals. For this reason, connection and the like may be complicated, and it may be difficult to design a circuit board.
  • a semiconductor relay module includes a first semiconductor relay, a second semiconductor relay, a third semiconductor relay, a package, a first input terminal, a second input terminal, and a third input terminal. , A first output terminal, a second output terminal, a third output terminal, and a first connection line.
  • the first semiconductor relay includes a first input circuit and a first output circuit.
  • the second semiconductor relay includes a second input circuit and a second output circuit.
  • the third semiconductor relay includes a third input circuit and a third output circuit.
  • the package houses the first semiconductor relay, the second semiconductor relay, and the third semiconductor relay inside.
  • the first input terminal, the second input terminal, and the third input terminal are provided on the package, and are arranged so that a part thereof is exposed to the outside of the package.
  • the first output terminal, the second output terminal, and the third output terminal are provided on the package, and are arranged so that a part thereof is exposed to the outside of the package.
  • the first connection line connects the first output circuit and the second output circuit within the package.
  • the first input circuit is connected to the first input terminal and the second input terminal in the package.
  • the second input circuit is connected to the first input terminal and the second input terminal in the package.
  • the third input circuit is connected to the first or second input terminal and the third input terminal in the package.
  • the first output circuit is connected to the first output terminal and the first connection line in the package.
  • the second output circuit is connected to the second output terminal and the first connection line in the package.
  • the third output circuit is connected to the third output terminal and the first connection line in the package.
  • the first output circuit and the second output circuit are turned on, and the third output circuit is turned off.
  • the first output terminal and the second output terminal become conductive, and the first connection line and the third output terminal become non-conductive.
  • the first output circuit and the second output circuit are turned off, and the third output circuit is turned off. Is turned on, the first output terminal and the second output terminal become non-conductive, and the first connection line and the third output terminal become conductive.
  • an input circuit is provided for each of the first semiconductor relay, the second semiconductor relay, and the third semiconductor relay. Therefore, stable operation characteristics can be secured. Further, the input circuit of each semiconductor relay is connected to an input terminal inside the package. Therefore, a semiconductor relay module that can easily design a circuit board can be realized.
  • FIG. 1 is a configuration diagram illustrating an example of the semiconductor relay circuit 1a according to the first embodiment of the present disclosure.
  • the semiconductor relay circuit 1a includes a semiconductor relay module 2a, a power supply terminal 3, a control terminal 4, and a control circuit 5.
  • the semiconductor relay module 2a includes a first semiconductor relay 10, a second semiconductor relay 20, a third semiconductor relay 30, a package 70, a first input terminal 71, a second input terminal 72, and a third input terminal 73.
  • the package 70 houses the first semiconductor relay 10, the second semiconductor relay 20, and the third semiconductor relay 30 therein.
  • the package 70 is formed of, for example, an insulating resin. However, the package 70 is not limited to resin, and may be made of another material such as ceramic.
  • the package 70 has, for example, a rectangular shape in plan view. However, the package 70 is not limited to a rectangular shape, and may have another shape.
  • the first input terminal 71, the second input terminal 72, and the third input terminal 73 are provided on the package 70. Each of the first input terminal 71, the second input terminal 72, and the third input terminal 73 is arranged so that a part thereof is exposed to the outside of the package 70.
  • the semiconductor relay module 2a further includes a first output terminal 81, a second output terminal 82, and a third output terminal 83. The first output terminal 81, the second output terminal 82, and the third output terminal 83 are provided on the package 70. Each of the first output terminal 81, the second output terminal 82, and the third output terminal 83 is arranged such that a part thereof is exposed to the outside of the package 70.
  • the first semiconductor relay 10, the second semiconductor relay 20, and the third semiconductor relay 30 are arranged in the package 70 in the longitudinal direction of the package 70.
  • the third semiconductor relay 30 is disposed between the first semiconductor relay 10 and the second semiconductor relay 20 in the longitudinal direction of the package 70.
  • the first semiconductor relay 10 includes a first input circuit 11 and a first output circuit 12.
  • the first output circuit 12 When a current is flowing through the first input circuit 11, the first output circuit 12 is turned on. When no current is flowing through the first input circuit 11, the first output circuit 12 is turned off.
  • the second semiconductor relay 20 includes a second input circuit 21 and a second output circuit 22. When a current is flowing through the second input circuit 21, the second output circuit 22 is turned on. When no current is flowing through the second input circuit 21, the second output circuit 22 is turned off.
  • the third semiconductor relay 30 includes a third input circuit 31 and a third output circuit 32. When a current is flowing through the third input circuit 31, the third output circuit 32 is turned on. When no current flows through the third input circuit 31, the third output circuit 32 is turned off.
  • the on state means a state in which current flows in the output circuit.
  • the off state means a state in which no current flows in the output circuit.
  • the first input circuit 11 is connected to the first input terminal 71 and the second input terminal 72 in the package 70.
  • the second input circuit 21 is connected to the first input terminal 71 and the second input terminal 72 in the package 70.
  • the third input circuit 31 is connected to a first input terminal 71 and a third input terminal 73 in the package 70.
  • the first input circuit 11 is connected to the first input terminal 71 via the connection line 74.
  • the first input circuit 11 is connected to a second input terminal 72 via a connection line 75.
  • the second input circuit 21 is connected to the first input terminal 71 via a connection line 76.
  • the second input circuit 21 is connected to the second input terminal 72 via a connection line 77.
  • the third input circuit 31 is connected to the first input terminal 71 via a connection line 78.
  • the third input circuit 31 is connected to the third input terminal 73 via a connection line 79.
  • the connection lines 74-79 are arranged in the package 70.
  • the first output circuit 12 is connected to the first output terminal 81 and the first connection line 80 in the package 70.
  • the second output circuit 22 is connected to the second output terminal 82 and the first connection line 80 in the package 70.
  • the first output circuit 12 and the second output circuit 22 are connected in series within the package 70 via a first connection line 80.
  • the third output circuit 32 is connected to the third output terminal 83 and the first connection line 80 in the package 70.
  • the first connection line 80 is arranged in the package 70.
  • FIG. 2 is a configuration diagram showing an example of the semiconductor relay module 2a.
  • the first input circuit 11 of the first semiconductor relay 10 includes a first input unit 13, a second input unit 14, and a light emitting element 15.
  • the first input unit 13 is connected to a first input terminal 71.
  • the second input unit 14 is connected to the second input terminal 72.
  • the light emitting element 15 is connected to the first input unit 13 and the second input unit 14. The light emitting element 15 emits light when a current flows through the first input circuit 11.
  • the second input circuit 21 of the second semiconductor relay 20 includes a first input unit 23, a second input unit 24, and a light emitting element 25.
  • the first input unit 23 is connected to the first input terminal 71.
  • the second input unit 24 is connected to the second input terminal 72.
  • the light emitting element 25 is connected to the first input unit 23 and the second input unit 24. The light emitting element 25 emits light when a current flows through the first input circuit 21.
  • the third input circuit 31 of the third semiconductor relay 30 includes a first input unit 33, a second input unit 34, and a light emitting element 35.
  • the first input unit 33 is connected to the first input terminal 71.
  • the second input unit 34 is connected to the third input terminal 73.
  • the light emitting element 35 is connected to the first input unit 33 and the second input unit 34. The light emitting element 35 emits light when a current flows through the first input circuit 31.
  • the first output circuit 12 of the first semiconductor relay 10 includes a first output unit 16, a second output unit 17, and two MOSFETs 18 and 19.
  • the first output unit 16 is connected to a first output terminal 81.
  • the second output unit 17 is connected to the first connection line 80.
  • the MOSFETs 18 and 19 are connected in series so that the directions of the parasitic diodes are opposite to each other.
  • the MOSFETs 18 and 19 are switched between an on state and an off state depending on whether or not the light emitting element 25 emits light. With the MOSFETs 18 and 19 turned on, the first output section 16 and the second output section 17 conduct. When the MOSFETs 18 and 19 are off, the first output unit 16 and the second output unit 17 are non-conductive.
  • the second output circuit 22 of the second semiconductor relay 20 includes a first output unit 26, a second output unit 27, and two MOSFETs 28 and 29.
  • the first output unit 26 is connected to the first connection line 80.
  • the second output unit 27 is connected to the second output terminal 82.
  • the MOSFETs 28 and 29 are connected in series so that the directions of the parasitic diodes are opposite to each other.
  • the MOSFETs 28 and 29 are switched between an on state and an off state according to whether or not the light emitting element 25 emits light. With the MOSFETs 28 and 29 turned on, the first output section 26 and the second output section 27 conduct. When the MOSFETs 28 and 29 are off, the first output section 26 and the second output section 27 are non-conductive.
  • the third output circuit 32 of the third semiconductor relay 30 includes a first output unit 36, a second output unit 37, and two MOSFETs 38 and 39.
  • the first output unit 36 is connected to the first connection line 80.
  • the second output unit 37 is connected to the third output terminal 83.
  • the MOSFETs 38 and 39 are connected in series so that the directions of the parasitic diodes are opposite to each other.
  • the MOSFETs 38 and 39 are switched between an on state and an off state depending on whether the light emitting element 25 emits light. With the MOSFETs 38 and 39 turned on, the first output section 36 and the second output section 37 conduct. When the MOSFETs 38 and 39 are off, the first output unit 36 and the second output unit 37 are non-conductive.
  • the first input terminal 71, the second input terminal 72, and the third input terminal 73 are connected to the power supply terminal 3 and the control terminal 4 via the control circuit 5.
  • the power supply terminal 3 is supplied with a power supply voltage.
  • An input signal is supplied to the control terminal 4.
  • the control circuit 5 includes a first circuit 91, a second circuit 92, and a third circuit 93.
  • the first circuit 91 connects the power terminal 3 and the first input terminal 71.
  • the second circuit 92 connects the control terminal 4 and the second input terminal 72 via the transistor 94 and the resistor 95.
  • the third circuit 93 connects the control terminal 4 and the third input terminal 73 via the transistors 96 and 97 and the resistor 98.
  • the transistor 96 is connected to the power supply terminal 3 via the resistor 99. Note that the configuration of the control circuit 5 is not limited to that shown in FIG. 1 and may be changed.
  • the first output terminal 81 is connected to the first external output terminal 6.
  • the second output terminal 82 is connected to the second external output terminal 7.
  • the third output terminal 83 is connected to the ground point GND. That is, the third output terminal 83 is a ground terminal for grounding the first connection line 80.
  • the control circuit 5 switches the energization state of each input terminal of the semiconductor relay module 2a between the first state and the second state according to the input signal supplied to the control terminal 4.
  • the first state is a state in which a current flows through the first input terminal 71 and the second input terminal 72 and no current flows through the third input terminal 73.
  • the second state is a state in which current does not flow through the first input terminal 71 and the second input terminal 72, and current flows through the third input terminal 73.
  • FIG. 3 is a timing chart showing the operation of the semiconductor relay module 2a according to the voltage control of the input signal.
  • FIG. 3A shows a change in the voltage of the input signal supplied to the control terminal 4.
  • FIG. 3B shows a change in the ON / OFF state of the first output circuit 12 of the first semiconductor relay 10 and the second output circuit 22 of the second semiconductor relay 20.
  • FIG. 3C shows a change in the ON / OFF state of the third output circuit 32 of the third semiconductor relay 30.
  • FIG. 3D shows a change in the state of conduction / non-conduction between the first output terminal 81 and the second output terminal 82.
  • the control circuit 5 changes the state of energization to each of the input terminals 71 to 73 of the semiconductor relay module 2a to the first state. State. That is, a current flows through the first input terminal 71 and the second input terminal 72, and no current flows through the third input terminal 73. As a result, a current flows through the first input circuit 11 and the second input circuit 21, and as shown in FIG. 3B, the first output circuit 12 and the second output circuit 12 are slightly delayed from the time T1 by a time T1 '. 22 is turned on. Further, since no current flows through the third input circuit 31, the third output circuit 32 is off as shown in FIG. 3C. Thereby, as shown in FIG. 3D, the first output terminal 81 and the second output terminal 82 become conductive at time T1 '. At this time, the first connection line 80 and the third output terminal 83 become non-conductive.
  • the control circuit 5 changes the state of energization to each of the input terminals 71 to 73 of the semiconductor relay module 2a to the second. State. That is, no current flows through the first input terminal 71 and the second input terminal 72, and a current flows through the third input terminal 73. As a result, no current flows through the first input circuit 11 and the second input circuit 21, and as shown in FIG. 3B, the first output circuit 12 and the second output circuit 12 are slightly delayed from the time T2 by a time T2 '. 22 is turned off. Further, as shown in FIG.
  • the third output circuit 32 is turned on at a time T2 ′′ slightly delayed from the time T2 ′. Thereby, as shown in FIG. 3D, the first output circuit 32 is turned on after the time T2 ′.
  • the terminal 81 and the second output terminal 82 become non-conductive, and after the time T2 ′′, the first connection line 80 and the third output terminal 83 become conductive, so that the first connection line 80 becomes the third output terminal. 83 and grounded. Thereby, good isolation characteristics can be obtained.
  • the first output circuit 12 is The second output circuit 22 is turned off.
  • the third output circuit 32 is turned on at a time T4 ′′ slightly delayed from the time T4 ′.
  • the first output terminal 81 and the second output terminal 82 become non-conductive, and after the time T4 ′′, the first connection line 80 and the third output terminal 83 become conductive.
  • the first output circuit 12 of the first semiconductor relay 10 and the second output circuit 22 of the second semiconductor relay 20 are connected in series with each other, and The state can be switched between an on state and an off state. Further, when the first output terminal 81 and the second output terminal 82 are non-conductive, the first connection line 80 is connected to the third output terminal 83 to be grounded. Thereby, good isolation characteristics can be obtained between the first output terminal 81 and the second output terminal 82.
  • the input circuits 11, 21, 31 of the semiconductor relays 10, 20, 30 are respectively connected to input terminals 71, 72, 73 inside the package 70.
  • the output circuits 12, 22, and 32 of the semiconductor relays 10, 20, and 30 are connected to output terminals 81, 82, and 83 inside the package 70, respectively. Therefore, it is possible to avoid a complicated wiring configuration in which the wirings cross each other on the circuit board, and to simplify the wirings.
  • the semiconductor relay module 2a that can reduce the transmission loss of the high-frequency signal and can easily design the circuit board can be realized.
  • the first semiconductor relay 10 and the second semiconductor relay 20 may be low on-resistance semiconductor relays
  • the third semiconductor relay 30 may be a low terminal capacitance type semiconductor relay. That is, the output on-resistance of the first semiconductor relay 10 and the output on-resistance of the second semiconductor relay 20 are each smaller than the output on-resistance of the third semiconductor relay 30, and between the output terminals of the third semiconductor relay 30.
  • the capacity may be smaller than the capacity between the output terminals of the first semiconductor relay 10 and the capacity between the output terminals of the second semiconductor relay 20. Thereby, good insertion loss and isolation characteristics can be realized.
  • all of the first to third semiconductor relays 10, 20, 30 may be low-terminal-capacity semiconductor relays having a capacitance between output terminals of 12 pF or less.
  • the capacitance between the output terminals of the low terminal capacitance type semiconductor relay is more preferably 0.8 pF or less, and further preferably 0.2 pF or less.
  • FIG. 4 is a configuration diagram illustrating an example of the semiconductor relay circuit 1b according to the second embodiment.
  • the same components as those in the first embodiment are denoted by the same reference numerals in the configuration of the semiconductor relay circuit 1b according to the second embodiment.
  • the semiconductor relay circuit 1b includes a semiconductor relay module 2b.
  • the semiconductor relay module 2b includes a fourth semiconductor relay 40, a fifth semiconductor relay 50, a sixth semiconductor relay 60, a fourth output terminal 84, and a fifth output terminal in addition to the configuration of the semiconductor relay module 2a described above. 85 and a second connection line 86.
  • the fourth to sixth semiconductor relays 40, 50, 60 are arranged in parallel with the direction in which the first to third semiconductor relays 10, 20, 30 are arranged.
  • the fourth to sixth semiconductor relays 40, 50, 60 are arranged in a direction intersecting the first to third semiconductor relays 10, 20, 30 with respect to the first to third semiconductor relays 10, 20, 30. Are located.
  • the arrangement of the fourth to sixth semiconductor relays 40, 50, 60 may be changed.
  • the first to sixth semiconductor relays 10, 20, 30, 40, 50, 60 may be arranged in a line in the longitudinal direction of the package 70.
  • the fourth semiconductor relay 40 includes a fourth input circuit 41 and a fourth output circuit 42. When a current flows through the fourth input circuit 41, the fourth output circuit 42 is turned on. When no current flows through the fourth input circuit 41, the fourth output circuit 42 is turned off.
  • the fifth semiconductor relay 50 includes a fifth input circuit 51 and a fifth output circuit 52. When a current is flowing through the fifth input circuit 51, the fifth output circuit 52 is turned on. When no current is flowing through the fifth input circuit 51, the fifth output circuit 52 is turned off.
  • the sixth semiconductor relay 60 includes a sixth input circuit 61 and a sixth output circuit 62. When a current flows through the sixth input circuit 61, the sixth output circuit 62 is turned on. When no current flows through the sixth input circuit 61, the sixth output circuit 62 is turned off.
  • the fourth output terminal 84 and the fifth output terminal 85 are provided on the package 70 and are arranged so that a part thereof is exposed to the outside of the package 70.
  • the second connection line 86 connects the fourth output circuit 42 and the fifth output circuit 52 in the package 70.
  • the fourth output terminal 84 is connected to the third external output terminal 8.
  • the fifth output terminal 85 is connected to the fourth external output terminal 9.
  • the fourth input circuit 41 is connected to the first input terminal 71 and the second input terminal 72 in the package 70.
  • the fifth input circuit 51 is connected to the first input terminal 71 and the second input terminal 72 in the package 70.
  • the sixth input circuit 61 is connected to the first input terminal 71 and the third input terminal 73 in the package 70.
  • the fourth output circuit 42 is connected to the fourth output terminal 84 and the second connection line 86 in the package 70.
  • the fifth output circuit 52 is connected to the fifth output terminal 85 and the second connection line 86 in the package 70.
  • the sixth output circuit 62 is connected to the third output terminal 83 and the second connection line 86 in the package 70.
  • FIGS. 5 and 6 are diagrams showing an example of the configuration of the semiconductor relay module 2b.
  • the fourth input circuit 41 of the fourth semiconductor relay 40 includes a first input unit 43, a second input unit 44, and a light emitting element 45.
  • the first input unit 43 is connected to the first input terminal 71.
  • the second input unit 44 is connected to the second input terminal 72.
  • the fifth input circuit 51 of the fifth semiconductor relay 50 includes a first input unit 53, a second input unit 54, and a light emitting element 55.
  • the first input unit 53 is connected to the first input terminal 71.
  • the second input unit 54 is connected to the second input terminal 72.
  • the sixth input circuit 61 of the sixth semiconductor relay 60 includes a first input unit 63, a second input unit 64, and a light emitting element 65.
  • the first input unit 63 is connected to the first input terminal 71.
  • the second input section 64 is connected to the third input terminal 73.
  • the configuration of the light emitting elements 45, 55, 65 of the fourth to sixth semiconductor relays 40, 50, 60 is the same as the light emitting elements 15, 25, 35 of the first to third semiconductor relays 10, 20, 30 described above. Therefore, detailed description is omitted.
  • the fourth output circuit 42 of the fourth semiconductor relay 40 includes a first output unit 46, a second output unit 47, and two MOSFETs 48 and 49.
  • the first output unit 46 is connected to the fourth output terminal 84.
  • the second output unit 47 is connected to the second connection line 86.
  • the fifth output circuit 52 of the fifth semiconductor relay 50 includes a first output unit 56, a second output unit 57, and two MOSFETs 58 and 59.
  • the first output section 56 is connected to the second connection line 86.
  • the second output unit 57 is connected to the fifth output terminal 85.
  • the sixth output circuit 62 of the sixth semiconductor relay 60 includes a first output section 66, a second output section 67, and two MOSFETs 68 and 69.
  • the first output section 66 is connected to the second connection line 86.
  • the second output section 67 is connected to the third output terminal 83.
  • the configuration of the MOSFETs 48, 49, 58, 59, 68, 69 of the fourth to sixth semiconductor relays is similar to the MOSFETs 18, 19, 28, 29, 38, 39 of the first to third semiconductor relays. Detailed description is omitted.
  • the semiconductor relay module 2b in the first state in which current flows through the first input terminal 71 and the second input terminal 72 and no current flows through the third input terminal 73, the first output circuit 12 and the second output circuit 22
  • the fourth output circuit 42 and the fifth output circuit 52 are turned on, and the third output circuit 32 and the sixth output circuit 62 are turned off.
  • the first output terminal 81 and the second output terminal 82 conduct, the fourth output terminal 84 and the fifth output terminal 85 conduct, and the first connection line 80 and the third output terminal 83 do not conduct.
  • the second connection line 86 and the third output terminal 83 become non-conductive.
  • the semiconductor relay module 2b according to the second embodiment described above is controlled by voltage control of an input signal supplied to the control terminal 4, similarly to the semiconductor relay module 2a according to the first embodiment.
  • the fourth output circuit 42 and the fifth output circuit 52 are switched between an on state and an off state, similarly to the first output circuit 12 and the second output circuit 22 shown in FIG. 3B.
  • the sixth output circuit 62 is switched between an on state and an off state, similarly to the third output circuit 32 shown in FIG. 3C.
  • the fourth output terminal 84 and the fifth output terminal 85 are switched between a conductive state and a non-conductive state, like the first output terminal 81 and the second output terminal 82 shown in FIG. 3D.
  • the first output circuit 12 of the first semiconductor relay 10 and the second output circuit 22 of the second semiconductor relay 20 are connected in series with each other, and the fourth output circuit of the fourth semiconductor relay 40 42 and the fifth output circuit 52 of the fifth semiconductor relay 50 are connected in series with each other. Then, these output circuits are simultaneously switched between the ON state and the OFF state.
  • the third semiconductor relay 30 controls the connection of the first connection line 80 connecting the first output circuit 12 and the second output circuit 22 to the ground GND.
  • the sixth semiconductor relay 60 controls the connection of the second connection line 86 connecting the fourth output circuit 42 and the fifth output circuit 52 to the ground GND.
  • the semiconductor relay module 2b according to the second embodiment wiring is performed by avoiding a complicated wiring configuration in which wirings cross each other on a circuit board. Can be simplified. Thus, the semiconductor relay module 2b that can reduce the transmission loss of the high-frequency signal and can easily design the circuit board can be realized.
  • the structures of the semiconductor relay circuit, the semiconductor relay module, and the semiconductor relay are not limited to those of the above-described embodiment, and may be changed.
  • the number of semiconductor relays included in the semiconductor relay module is not limited to three or six.
  • the number of semiconductor relays may be four or more, or seven or more.
  • the third input circuit 31 may be connected to the second input terminal 72 and the third input terminal 73 in the package 70.
  • the sixth input circuit 61 may be connected to the second input terminal 72 and the third input terminal 73 inside the package 70.
  • the arrangement of the first to third semiconductor relays 10, 20, and 30 in the semiconductor relay module 2a according to the first embodiment is not limited to the above-described embodiment, and may be changed.
  • a second semiconductor relay 20 may be arranged between the first semiconductor relay 10 and the third semiconductor relay 30.
  • the arrangement of the first to sixth semiconductor relays 10, 20, 30, 40, 50, 60 is not limited to that of the above-described embodiment, but may be changed. Is also good.
  • the arrangement of the input terminals and / or the output terminals is not limited to the above-described embodiment, and may be changed.
  • control circuit 5 changes the energized state of each input terminal of the semiconductor relay module 2a to the first state and the second state by controlling the current of the input signal to the second input terminal 72 and the third input terminal 73. It may be configured to switch to.
  • FIG. 8 is a timing chart showing the operation of the semiconductor relay module 2a according to the current control of the input signal.
  • FIG. 8A shows a change in the current of the input signal supplied to the second input terminal 72.
  • FIG. 8B shows a change in the current of the input signal supplied to the third input terminal 73.
  • FIG. 8C shows a change in the ON / OFF state of the first output circuit 12 of the first semiconductor relay 10 and the second output circuit 22 of the second semiconductor relay 20.
  • FIG. 8C shows a change in the ON / OFF state of the third output circuit 32 of the third semiconductor relay 30.
  • FIG. 8E shows a change in the state of conduction / non-conduction between the first output terminal 81 and the second output terminal 82.
  • the semiconductor relay module 2a The energized state to each input terminal is the first state. That is, a current flows through the first input terminal 71 and the second input terminal 72, and no current flows through the third input terminal 73. As a result, a current flows through the first input circuit 11 and the second input circuit 21, and as shown in FIG. 8C, the first output circuit 12 and the second output circuit 12 are slightly delayed from the time T1 by a time T1 '. 22 is turned on. In addition, since no current flows in the third input circuit 31, the third output circuit 32 is turned off as shown in FIG. 8D. Thereby, as shown in FIG. 8E, the first output terminal 81 and the second output terminal 82 conduct at time T1 '. At this time, the first connection line 80 and the third output terminal 83 become non-conductive.
  • the input signal to the second input terminal 72 is turned off, and as shown in FIG. 8B, at time T3, an on input signal is supplied to the third input terminal 73.
  • the energized state to each input terminal of the semiconductor relay module 2a becomes the second state. That is, no current flows through the first input terminal 71 and the second input terminal 72, and a current flows through the third input terminal 73.
  • the third output circuit 32 is turned on at a time T3 'slightly delayed from the time T3.
  • the first output terminal 81 and the second output terminal 82 become non-conductive after time T2 '.
  • the first connection line 80 and the third output terminal 83 conduct. Therefore, as shown in FIG. 8E, when the first output terminal 81 and the second output terminal 82 are non-conductive, the first connection line 80 is grounded via the third output terminal 83.
  • the semiconductor relay module 2b according to the second embodiment may also be controlled in the same manner as described above by controlling the current of the input signal to the second input terminal 72 and the third input terminal 73.

Landscapes

  • Electronic Switches (AREA)

Abstract

第１入力回路は、パッケージ内で第１入力端子と第２入力端子とに接続されている。第２入力回路は、パッケージ内で第１入力端子と第２入力端子とに接続されている。第３入力回路は、パッケージ内で第１入力端子又は第２入力端子と、第３入力端子とに接続されている。第１出力回路は、パッケージ内で第１出力端子と第１接続線とに接続されている。第２出力回路は、パッケージ内で第２出力端子と第１接続線とに接続されている。第３出力回路は、パッケージ内で第３出力端子と第１接続線とに接続されている。

Description

半導体リレーモジュールおよび半導体リレー回路
　本開示は、半導体リレーモジュールおよび半導体リレー回路に関する。
　特許文献１には、２つの出力用半導体リレーと１つの接地用半導体リレーとを備えた半導体リレーが開示されている。２つの出力用半導体リレーは、互いに直列に接続されている。接地用半導体リレーは、２つの出力用半導体リレーの接続点と接地点との間に設けられている。
　この半導体リレーでは、出力用半導体リレーと接地用半導体リレーとのそれぞれが、逆直列に接続された２つのＭＯＳＦＥＴを有している。ＭＯＳＦＥＴにはフォトダイオードアレイが接続されている。また、半導体リレーには、第１入力回路と第２入力回路とが設けられている。第１入力回路は第１のＬＥＤを有している。２つの出力用半導体リレーのフォトダイオードアレイは、第１のＬＥＤの発光により起電力を発生させて、各出力用半導体リレーのＭＯＳＦＥＴをＯＮするように構成されている。第２入力回路は、第２のＬＥＤを有している。接地用半導体リレーのフォトダイオードアレイは、この第２のＬＥＤの発光により起電力を発生させて、接地用半導体リレーのＭＯＳＦＥＴをＯＮするように構成されている。
特開平７－４６１０９号公報
　上記の半導体リレーでは、共通の第１入力回路によって、２つの出力用半導体リレーのオン／オフが制御される。しかし、このような構成では、安定した動作特性を確保することは容易ではない。また、第１、第２入力回路はそれぞれ２つの入力端子に接続されている。そのため、結線等が複雑化し、回路基板の設計が困難になる場合がある。
　そこで、本開示は、安定した動作特性を確保すると共に、回路基板の設計を容易に行える半導体リレーモジュールを提供することを課題とする。
　本開示の一態様に係る半導体リレーモジュールは、第１半導体リレーと、第２半導体リレーと、第３半導体リレーと、パッケージと、第１入力端子と、第２入力端子と、第３入力端子と、第１出力端子と、第２出力端子と、第３出力端子と、第１接続線とを含む。第１半導体リレーは、第１入力回路と第１出力回路とを含む。第２半導体リレーは、第２入力回路と第２出力回路とを含む。第３半導体リレーは、第３入力回路と第３出力回路とを含む。
　パッケージは、第１半導体リレーと、第２半導体リレーと、第３半導体リレーとを内部に収容する。第１入力端子と、第２入力端子と、第３入力端子とは、パッケージに設けられ、一部がパッケージの外部に露出するようにそれぞれ配置される。第１出力端子と、第２出力端子と、および第３出力端子とは、パッケージに設けられ、一部がパッケージの外部に露出するようにそれぞれ配置される。第１接続線は、パッケージ内で第１出力回路と第２出力回路とを接続する。
　第１入力回路は、パッケージ内で第１入力端子と第２入力端子とに接続される。第２入力回路は、パッケージ内で第１入力端子と第２入力端子とに接続される。第３入力回路は、パッケージ内で第１入力端子又は第２入力端子と、第３入力端子とに接続される。第１出力回路は、パッケージ内で第１出力端子と第１接続線とに接続される。第２出力回路は、パッケージ内で第２出力端子と第１接続線とに接続される。第３出力回路は、パッケージ内で第３出力端子と第１接続線とに接続される。
　第１入力端子と第２入力端子とに電流が流れ、第３入力端子に電流が流れない第１状態で、第１出力回路と第２出力回路とがオン状態となり、第３出力回路がオフ状態となることで、第１出力端子と第２出力端子とが導通し、且つ、第１接続線と第３出力端子とが非導通となる。第１入力端子と第２入力端子とに電流が流れず、第３入力端子に電流が流れている第２状態で、第１出力回路と第２出力回路とがオフ状態となり、第３出力回路がオン状態となることで、第１出力端子と第２出力端子とが非導通となり、且つ、第１接続線と第３出力端子とが導通する。
　本開示の一態様に係る半導体リレーモジュールによれば、第１半導体リレーと、第２半導体リレーと、第３半導体リレーとのそれぞれに対して入力回路が設けられている。そのため、安定した動作特性を確保することができる。また、パッケージの内部で、各半導体リレーの入力回路が入力端子に接続されている。そのため、回路基板の設計を容易に行える半導体リレーモジュールを実現することができる。
第１実施形態に係る半導体リレー回路の一例を示す構成図である。 第１実施形態に係る半導体リレーモジュールの一例を示す構成図である。 半導体リレーモジュールの動作の一例を示すタイミングチャートである。 第２実施形態に係る半導体リレー回路の一例を示す構成図である。 第２実施形態に係る半導体リレーモジュールの一例を示す構成図である。 第２実施形態に係る半導体リレーモジュールの一例を示す構成図である。 半導体リレーモジュールの他の例を示す構成図である。 半導体リレーモジュールの動作の他の例を示すタイミングチャートである。
　以下、本開示の一例を図面に従って説明する。なお、以下の説明では、必要に応じて特定の方向あるいは位置を示す用語を用いるが、それらの用語の使用は図面を参照した開示の理解を容易にするためであって、それらの用語の意味によって本開示の技術的範囲が限定されるものではない。また、以下の説明は、本質的に例示に過ぎず、本開示、その適用物、あるいは、その用途を制限することを意図するものではない。さらに、図面は模式的なものであり、各寸法の比率等は現実のものとは必ずしも合致していなくてもよい。
　図１は、本開示の第１実施形態に係る半導体リレー回路１ａの一例を示す構成図である。図１に示すように、半導体リレー回路１ａは、半導体リレーモジュール２ａと、電源端子３と、制御端子４と、制御回路５とを含む。半導体リレーモジュール２ａは、第１半導体リレー１０と、第２半導体リレー２０と、第３半導体リレー３０と、パッケージ７０と、第１入力端子７１と、第２入力端子７２と、第３入力端子７３とを含む。
　パッケージ７０は、第１半導体リレー１０と、第２半導体リレー２０と、第３半導体リレー３０とを内部に収容する。パッケージ７０は、例えば絶縁性を有する樹脂で形成されている。ただし、パッケージ７０は、樹脂に限らず、セラミック等の他の材料製であってもよい。パッケージ７０は、例えば平面視で長方形状を有している。ただし、パッケージ７０は、長方形状に限らず、他の形状であってもよい。
　第１入力端子７１と、第２入力端子７２と、第３入力端子７３とは、パッケージ７０に設けられる。第１入力端子７１と、第２入力端子７２と、第３入力端子７３との各々は、一部がパッケージ７０の外部に露出するように配置されている。半導体リレーモジュール２ａは、第１出力端子８１と、第２出力端子８２と、第３出力端子８３とをさらに含む。第１出力端子８１と、第２出力端子８２と、第３出力端子８３とは、パッケージ７０に設けられている。第１出力端子８１と、第２出力端子８２と、第３出力端子８３との各々は、一部がパッケージ７０の外部に露出するように配置されている。
　半導体リレーモジュール２ａでは、パッケージ７０の内部で、第１半導体リレー１０と、第２半導体リレー２０と、第３半導体リレー３０とが、パッケージ７０の長手方向に並んで配置されている。第３半導体リレー３０は、パッケージ７０の長手方向において、第１半導体リレー１０と第２半導体リレー２０との間に配置されている。
　第１半導体リレー１０は、第１入力回路１１と第１出力回路１２とを含む。第１入力回路１１に電流が流れているときには、第１出力回路１２はオン状態となる。第１入力回路１１に電流が流れていないときには、第１出力回路１２はオフ状態となる。第２半導体リレー２０は、第２入力回路２１と第２出力回路２２とを含む。第２入力回路２１に電流が流れているときには、第２出力回路２２はオン状態となる。第２入力回路２１に電流が流れていないときには、第２出力回路２２はオフ状態となる。第３半導体リレー３０は、第３入力回路３１と第３出力回路３２とを含む。第３入力回路３１に電流が流れているときには、第３出力回路３２はオン状態となる。第３入力回路３１に電流が流れていないときには、第３出力回路３２はオフ状態となる。なお、オン状態とは、出力回路において電流が流れる状態を意味する。オフ状態とは、出力回路において電流が流れない状態を意味する。
　第１入力回路１１は、パッケージ７０内で第１入力端子７１と第２入力端子７２とに接続されている。第２入力回路２１は、パッケージ７０内で第１入力端子７１と第２入力端子７２とに接続されている。第３入力回路３１は、パッケージ７０内で第１入力端子７１と、第３入力端子７３とに接続されている。
　詳細には、第１入力回路１１は、接続線７４を介して第１入力端子７１に接続されている。第１入力回路１１は、接続線７５を介して第２入力端子７２に接続されている。第２入力回路２１は、接続線７６を介して第１入力端子７１に接続されている。第２入力回路２１は、接続線７７を介して第２入力端子７２に接続されている。第３入力回路３１は、接続線７８を介して第１入力端子７１に接続されている。第３入力回路３１は、接続線７９を介して第３入力端子７３に接続されている。接続線７４－７９は、パッケージ７０内に配置されている。
　第１出力回路１２は、パッケージ７０内で第１出力端子８１と第１接続線８０とに接続されている。第２出力回路２２は、パッケージ７０内で第２出力端子８２と第１接続線８０とに接続されている。第１出力回路１２と第２出力回路２２とは、パッケージ７０内で第１接続線８０を介して互いに直列に接続されている。第３出力回路３２は、パッケージ７０内で第３出力端子８３と第１接続線８０とに接続されている。第１接続線８０は、パッケージ７０内に配置されている。
　図２は、半導体リレーモジュール２ａの一例を示す構成図である。図２に示すように、第１半導体リレー１０の第１入力回路１１は、第１入力部１３と、第２入力部１４と、発光素子１５とを含む。第１入力部１３は、第１入力端子７１に接続されている。第２入力部１４は、第２入力端子７２に接続されている。発光素子１５は、第１入力部１３と第２入力部１４とに接続されている。発光素子１５は、第１入力回路１１に電流が流れることで、発光する。
　第２半導体リレー２０の第２入力回路２１は、第１入力部２３と、第２入力部２４と、発光素子２５とを含む。第１入力部２３は、第１入力端子７１に接続されている。第２入力部２４は、第２入力端子７２に接続されている。発光素子２５は、第１入力部２３と第２入力部２４とに接続されている。発光素子２５は、第１入力回路２１に電流が流れることで、発光する。
　第３半導体リレー３０の第３入力回路３１は、第１入力部３３と、第２入力部３４と、発光素子３５とを含む。第１入力部３３は、第１入力端子７１に接続されている。第２入力部３４は、第３入力端子７３に接続されている。発光素子３５は、第１入力部３３と第２入力部３４とに接続されている。発光素子３５は、第１入力回路３１に電流が流れることで、発光する。
　第１半導体リレー１０の第１出力回路１２は、第１出力部１６と、第２出力部１７と、２つのＭＯＳＦＥＴ１８，１９とを含む。第１出力部１６は、第１出力端子８１に接続されている。第２出力部１７は、第１接続線８０に接続されている。ＭＯＳＦＥＴ１８，１９は、寄生ダイオードの向きを互いに逆向きとするように互いに直列に接続されている。ＭＯＳＦＥＴ１８，１９は、発光素子２５の発光の有無に応じてオン状態とオフ状態とに切り替えられる。ＭＯＳＦＥＴ１８，１９がオン状態で、第１出力部１６と第２出力部１７とが導通する。ＭＯＳＦＥＴ１８，１９がオフ状態で、第１出力部１６と第２出力部１７とは非導通となる。
　第２半導体リレー２０の第２出力回路２２は、第１出力部２６と、第２出力部２７と、２つのＭＯＳＦＥＴ２８，２９とを含む。第１出力部２６は、第１接続線８０に接続されている。第２出力部２７は、第２出力端子８２に接続されている。ＭＯＳＦＥＴ２８，２９は、寄生ダイオードの向きを互いに逆向きとするように互いに直列に接続されている。ＭＯＳＦＥＴ２８，２９は、発光素子２５の発光の有無に応じてオン状態とオフ状態とに切り替えられる。ＭＯＳＦＥＴ２８，２９がオン状態で、第１出力部２６と第２出力部２７とが導通する。ＭＯＳＦＥＴ２８，２９がオフ状態で、第１出力部２６と第２出力部２７とは非導通となる。
　第３半導体リレー３０の第３出力回路３２は、第１出力部３６と、第２出力部３７と、２つのＭＯＳＦＥＴ３８，３９とを含む。第１出力部３６は、第１接続線８０に接続されている。第２出力部３７は、第３出力端子８３に接続されている。ＭＯＳＦＥＴ３８，３９は、寄生ダイオードの向きを互いに逆向きとするように互いに直列に接続されている。ＭＯＳＦＥＴ３８，３９は、発光素子２５の発光の有無に応じてオン状態とオフ状態とに切り替えられる。ＭＯＳＦＥＴ３８，３９がオン状態で、第１出力部３６と第２出力部３７とが導通する。ＭＯＳＦＥＴ３８，３９がオフ状態で、第１出力部３６と第２出力部３７とは非導通となる。
　図１に示すように、第１入力端子７１と第２入力端子７２と第３入力端子７３とは、制御回路５を介して、電源端子３と制御端子４とに接続されている。電源端子３には、電源電圧が供給される。制御端子４には、入力信号が供給される。
　制御回路５は、第１回路９１と、第２回路９２と、第３回路９３とを含む。第１回路９１は、電源端子３と第１入力端子７１とを接続している。第２回路９２は、トランジスタ９４と抵抗９５とを介して、制御端子４と第２入力端子７２とを接続している。第３回路９３は、トランジスタ９６，９７と抵抗９８とを介して、制御端子４と第３入力端子７３とを接続している。トランジスタ９６は、抵抗９９を介して電源端子３に接続されている。なお、制御回路５の構成は、図１に示すものに限らず、変更されてもよい。
　第１出力端子８１は、第１外部出力端子６に接続されている。第２出力端子８２は、第２外部出力端子７に接続されている。第３出力端子８３は、接地点ＧＮＤに接続されている。すなわち、第３出力端子８３は、第１接続線８０を接地するための接地端子である。
　制御回路５は、制御端子４に供給される入力信号に応じて、半導体リレーモジュール２ａの各入力端子の通電状態を、第１状態と第２状態とに切り替える。第１状態は、第１入力端子７１と第２入力端子７２とに電流が流れ、第３入力端子７３に電流が流れない状態である。第２状態は、第１入力端子７１と第２入力端子７２とに電流が流れず、第３入力端子７３に電流が流れる状態である。
　図３は、入力信号の電圧制御に応じた半導体リレーモジュール２ａの動作を示すタイミングチャートである。図３Ａは、制御端子４に供給される入力信号の電圧の変化を示す。図３Ｂは、第１半導体リレー１０の第１出力回路１２と第２半導体リレー２０の第２出力回路２２のオン／オフの状態の変化を示す。図３Ｃは、第３半導体リレー３０の第３出力回路３２のオン／オフの状態の変化を示す。図３Ｄは、第１出力端子８１と第２出力端子８２との間の導通／非導通の状態の変化を示す。
　図３Ａに示すように時間Ｔ１で、制御端子４にオン（＋）の入力信号が供給されると、制御回路５は、半導体リレーモジュール２ａの各入力端子７１－７３への通電状態を第１状態とする。すなわち、第１入力端子７１と第２入力端子７２とに電流が流れ、第３入力端子７３に電流が流れない。それにより、第１入力回路１１と第２入力回路２１とに電流が流れることで、図３Ｂに示すように、時間Ｔ１から少し遅れた時間Ｔ１’で、第１出力回路１２と第２出力回路２２とがオン状態となる。また、第３入力回路３１には電流が流れないため、図３Ｃに示すように、第３出力回路３２はオフ状態である。それにより、図３Ｄに示すように、時間Ｔ１’で第１出力端子８１と第２出力端子８２とが導通する。このとき、第１接続線８０と第３出力端子８３とは非導通となる。
　次に、図３Ａに示すように時間Ｔ２で、制御端子４への入力信号がオフにされると、制御回路５は、半導体リレーモジュール２ａの各入力端子７１－７３への通電状態を第２状態とする。すなわち、第１入力端子７１と第２入力端子７２とに電流が流れず、第３入力端子７３に電流が流れる。それにより、第１入力回路１１と第２入力回路２１とに電流が流れないことで、図３Ｂに示すように、時間Ｔ２から少し遅れた時間Ｔ２’で第１出力回路１２と第２出力回路２２とがオフ状態となる。また、図３Ｃに示すように、時間Ｔ２’から少し遅れた時間Ｔ２”で、第３出力回路３２がオン状態となる。それにより、図３Ｄに示すように、時間Ｔ２’以降で第１出力端子８１と第２出力端子８２とが非導通となる。また、時間Ｔ２”以降で第１接続線８０と第３出力端子８３とが導通することで、第１接続線８０が第３出力端子８３を介して接地される。それにより、良好なアイソレーション特性を得ることができる。
　以下、上記と同様に、図３Ａに示すように時間Ｔ３で、制御端子４にオンの入力信号が供給されると、図３Ｃに示すように、時間Ｔ３から少し遅れた時間Ｔ３”で、第３出力回路３２がオフ状態となる。また、図３Ｂに示すように、時間Ｔ３”から少し遅れた時間Ｔ３’で、第１出力回路１２と第２出力回路２２とがオン状態となる。それにより、図３Ｄに示すように、第１出力端子８１と第２出力端子８２とが導通する。また、第１接続線８０と第３出力端子８３とは非導通となる。
　次に、図３Ａに示すように時間Ｔ４で、制御端子４への入力信号がオフにされると、図３Ｂに示すように、時間Ｔ４から少し遅れた時間Ｔ４’で第１出力回路１２と第２出力回路２２とがオフ状態となる。また、図３Ｃに示すように、時間Ｔ４’から少し遅れた時間Ｔ４”で、第３出力回路３２がオン状態となる。それにより、図３Ｄおよび図４に示すように、時間Ｔ４’以降で第１出力端子８１と第２出力端子８２とが非導通となる。また、時間Ｔ４”以降で第１接続線８０と第３出力端子８３とが導通する。
　以上説明した本実施形態に係る半導体リレーモジュール２ａでは、第１半導体リレー１０の第１出力回路１２と、第２半導体リレー２０の第２出力回路２２とが、互いに直列に接続されており、同時にオン状態とオフ状態とに切り替えられる。また、第１出力端子８１と第２出力端子８２とが非導通のときに、第１接続線８０が第３出力端子８３と導通することで接地される。それにより、第１出力端子８１と第２出力端子８２との間で、良好なアイソレーション特性を得ることができる。
　また、半導体リレーモジュール２ａでは、各半導体リレー１０，２０，３０の入力回路１１，２１，３１は、パッケージ７０の内部で入力端子７１，７２，７３にそれぞれ接続されている。また各半導体リレー１０，２０，３０の出力回路１２，２２，３２は、パッケージ７０の内部で出力端子８１，８２，８３にそれぞれ接続されている。そのため、回路基板上で配線同士が交差するような複雑な配線構成を回避して、配線を簡素化することができる。それにより、高周波信号の伝達損失を低減できると共に、回路基板の設計を容易に行える半導体リレーモジュール２ａを実現できる。
　なお、第１半導体リレー１０と第２半導体リレー２０とが低オン抵抗型の半導体リレーであり、第３半導体リレー３０が低端子間容量型の半導体リレーであってもよい。すなわち、第１半導体リレー１０の出力オン抵抗と、第２半導体リレー２０の出力オン抵抗とが、それぞれ第３半導体リレー３０の出力オン抵抗よりも小さく、且つ、第３半導体リレー３０の出力端子間容量が、第１半導体リレー１０の出力端子間容量と、第２半導体リレー２０の出力端子間容量よりも小さくてもよい。それにより、良好なインサーションロスおよびアイソレーション特性を実現することができる。
　或いは、第１～第３半導体リレー１０，２０，３０の全てが、出力端子間容量が１２ｐＦ以下の低端子間容量型の半導体リレーであってもよい。低端子容量型の半導体リレーの出力端子間容量は、０．８ｐＦ以下であるのがより好ましく、０．２ｐＦ以下であることがさらに好ましい。
　次に、本開示の第２実施形態に係る半導体リレー回路１ｂについて説明する。図４は、第２実施形態に係る半導体リレー回路１ｂの一例を示す構成図である。図４において、第２実施形態に係る半導体リレー回路１ｂの構成のうち第１実施形態と同じものには、同じ符号を付している。例えば、電源端子３と、制御端子４と、制御回路５と、第１半導体リレー１０と、第２半導体リレー２０と、第３半導体リレー３０と、パッケージ７０と、第１入力端子７１と、第２入力端子７２と、第３入力端子７３と、第１出力端子８１と、第２出力端子８２と、第３出力端子８３とは、第１実施形態と同様であるため、詳細な説明を省略する。
　半導体リレー回路１ｂは、半導体リレーモジュール２ｂを含む。半導体リレーモジュール２ｂは、上述した半導体リレーモジュール２ａの構成に加えて、第４半導体リレー４０と、第５半導体リレー５０と、第６半導体リレー６０と、第４出力端子８４と、第５出力端子８５と、第２接続線８６とをさらに含む。第４～第６半導体リレー４０，５０，６０は、第１～第３半導体リレー１０，２０，３０が並ぶ方向と平行に並んで配置されている。第４～第６半導体リレー４０，５０，６０は、第１～第３半導体リレー１０，２０，３０に対して、第１～第３半導体リレー１０，２０，３０が並ぶ方向と交差する方向に配置されている。ただし、第４～第６半導体リレー４０，５０，６０との配置は、変更されてもよい。例えば、第１～第６半導体リレー１０，２０，３０，４０，５０，６０が、パッケージ７０の長手方向に一列に並んで配置されてもよい。
　第４半導体リレー４０は、第４入力回路４１と第４出力回路４２とを含む。第４入力回路４１に電流が流れているときには、第４出力回路４２はオン状態となる。第４入力回路４１に電流が流れていないときには、第４出力回路４２はオフ状態となる。第５半導体リレー５０は、第５入力回路５１と第５出力回路５２とを含む。第５入力回路５１に電流が流れているときには、第５出力回路５２はオン状態となる。第５入力回路５１に電流が流れていないときには、第５出力回路５２はオフ状態となる。第６半導体リレー６０は、第６入力回路６１と第６出力回路６２とを含む。第６入力回路６１に電流が流れているときには、第６出力回路６２はオン状態となる。第６入力回路６１に電流が流れていないときには、第６出力回路６２はオフ状態となる。
　第４出力端子８４と第５出力端子８５とは、パッケージ７０に設けられ、一部がパッケージ７０の外部に露出するようにそれぞれ配置されている。第２接続線８６は、パッケージ７０内で第４出力回路４２と第５出力回路５２とを接続している。第４出力端子８４は、第３外部出力端子８に接続されている。第５出力端子８５は、第４外部出力端子９に接続されている。
　第４入力回路４１は、パッケージ７０内で第１入力端子７１と第２入力端子７２とに接続されている。第５入力回路５１は、パッケージ７０内で第１入力端子７１と第２入力端子７２とに接続されている。第６入力回路６１は、パッケージ７０内で第１入力端子７１と第３入力端子７３とに接続されている。
　第４出力回路４２は、パッケージ７０内で第４出力端子８４と第２接続線８６とに接続されている。第５出力回路５２は、パッケージ７０内で第５出力端子８５と第２接続線８６とに接続されている。第６出力回路６２は、パッケージ７０内で第３出力端子８３と第２接続線８６とに接続されている。
　図５および図６は、半導体リレーモジュール２ｂの構成の一例を示す図である。図６に示すように、第４半導体リレー４０の第４入力回路４１は、第１入力部４３と、第２入力部４４と、発光素子４５とを含む。第１入力部４３は、第１入力端子７１に接続されている。第２入力部４４は、第２入力端子７２に接続されている。第５半導体リレー５０の第５入力回路５１は、第１入力部５３と、第２入力部５４と、発光素子５５とを含む。第１入力部５３は、第１入力端子７１に接続されている。第２入力部５４は、第２入力端子７２に接続されている。第６半導体リレー６０の第６入力回路６１は、第１入力部６３と、第２入力部６４と、発光素子６５とを含む。第１入力部６３は、第１入力端子７１に接続されている。第２入力部６４は、第３入力端子７３に接続されている。第４～第６半導体リレー４０，５０，６０の発光素子４５，５５，６５の構成は、上記の第１～第３半導体リレー１０，２０，３０の発光素子１５，２５，３５と同様であるため、詳細な説明を省略する。
　第４半導体リレー４０の第４出力回路４２は、第１出力部４６と、第２出力部４７と、２つのＭＯＳＦＥＴ４８，４９とを含む。第１出力部４６は、第４出力端子８４に接続されている。第２出力部４７は、第２接続線８６に接続されている。第５半導体リレー５０の第５出力回路５２は、第１出力部５６と、第２出力部５７と、２つのＭＯＳＦＥＴ５８，５９とを含む。第１出力部５６は、第２接続線８６に接続されている。第２出力部５７は、第５出力端子８５に接続されている。第６半導体リレー６０の第６出力回路６２は、第１出力部６６と、第２出力部６７と、２つのＭＯＳＦＥＴ６８，６９とを含む。第１出力部６６は、第２接続線８６に接続されている。第２出力部６７は、第３出力端子８３に接続されている。第４～第６半導体リレーのＭＯＳＦＥＴ４８，４９，５８，５９，６８，６９の構成は、上記の第１～第３半導体リレーのＭＯＳＦＥＴ１８，１９，２８，２９，３８，３９と同様であるため、詳細な説明を省略する。
　半導体リレーモジュール２ｂでは、第１入力端子７１と第２入力端子７２とに電流が流れ、第３入力端子７３に電流が流れない第１状態では、第１出力回路１２と第２出力回路２２と第４出力回路４２と第５出力回路５２とがオン状態となり、第３出力回路３２と第６出力回路６２とがオフ状態となる。それにより、第１出力端子８１と第２出力端子８２とが導通し、第４出力端子８４と第５出力端子８５とが導通し、第１接続線８０と第３出力端子８３とが非導通となり、第２接続線８６と第３出力端子８３とが非導通となる。
　第１入力端子７１と第２入力端子７２とに電流が流れず、第３入力端子７３に電流が流れる第２状態では、第１出力回路１２と第２出力回路２２と第４出力回路４２と第５出力回路５２とがオフ状態となり、第３出力回路３２と第６出力回路６２とがオン状態となる。それにより、第１出力端子８１と第２出力端子８２とが非導通となり、第４出力端子８４と第５出力端子８５とが非導通となり、第１接続線８０と第３出力端子８３とが導通し、且つ、第２接続線８６と第３出力端子８３とが導通する。
　以上説明した第２実施形態に係る半導体リレーモジュール２ｂは、第１実施形態に係る半導体リレーモジュール２ａと同様に、制御端子４に供給される入力信号の電圧制御によって制御される。その場合、第４出力回路４２と第５出力回路５２とは、図３Ｂに示す第１出力回路１２および第２出力回路２２と同様に、オン状態とオフ状態とに切り替えられる。また、第６出力回路６２は、図３Ｃに示す第３出力回路３２と同様に、オン状態とオフ状態とに切り替えられる。それにより、第４出力端子８４と第５出力端子８５とは、図３Ｄに示す第１出力端子８１と第２出力端子８２と同様に、導通状態と非導通状態とに切り替えられる。
　半導体リレーモジュール２ｂでは、第１半導体リレー１０の第１出力回路１２と第２半導体リレー２０の第２出力回路２２とが、互いに直列に接続されており、第４半導体リレー４０の第４出力回路４２と第５半導体リレー５０の第５出力回路５２とが、互いに直列に接続されている。そして、これらの出力回路が、同時にオン状態とオフ状態とに切り替えられる。
　第３半導体リレー３０は、第１出力回路１２と第２出力回路２２とを接続する第１接続線８０の接地点ＧＮＤへの接続を制御する。また、第６半導体リレー６０は、第４出力回路４２と第５出力回路５２とを接続する第２接続線８６の接地点ＧＮＤへの接続を制御する。それにより、第１出力端子８１と第２出力端子８２との間、および、第４出力端子８４と第５出力端子８５との間でアイソレーション特性を向上させることができる。
　また、第１実施形態に係る半導体リレーモジュール２ａと同様に、第２実施形態に係る半導体リレーモジュール２ｂにおいても、回路基板上で配線同士が交差するような複雑な配線構成を回避して、配線を簡素化することができる。それにより、高周波信号の伝達損失を低減できると共に、回路基板の設計を容易に行える半導体リレーモジュール２ｂを実現できる。
　以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲で種々の変更が可能である。
　半導体リレー回路、半導体リレーモジュール、および半導体リレーの構造は、上記の実施形態のものに限らず、変更されてもよい。半導体リレーモジュールに含まれる半導体リレーの数は、３つ或いは６つに限らない。半導体リレーの数は、４つ以上、或いは７つ以上であってもよい。
　第３入力回路３１は、パッケージ７０内で第２入力端子７２と第３入力端子７３とに接続されてもよい。第６入力回路６１は、パッケージ７０内で第２入力端子７２と第３入力端子７３とに接続されてもよい。
　第１実施形態に係る半導体リレーモジュール２ａにおける、第１～第３半導体リレー１０，２０，３０の配置は、上記の実施形態のものに限らず、変更されてもよい。例えば、図７に示すように、第１半導体リレー１０と第３半導体リレー３０との間に、第２半導体リレー２０が配置されてもよい。第２実施形態に係る半導体リレーモジュール２ｂについても同様に、第１～第６半導体リレー１０，２０，３０，４０，５０，６０の配置は、上記の実施形態のものに限らず、変更されてもよい。入力端子および／または出力端子の配置は、上記の実施形態のものに限らず、変更されてもよい。
　制御回路５の構成は、上記の実施形態のものに限らず、変更されてもよい。例えば、制御回路５は、第２入力端子７２と第３入力端子７３とへの入力信号の電流制御により、半導体リレーモジュール２ａの各入力端子への通電状態を、第１状態と第２状態とに切り替えるように構成されてもよい。
　図８は、入力信号の電流制御に応じた半導体リレーモジュール２ａの動作を示すタイミングチャートである。図８Ａは、第２入力端子７２に供給される入力信号の電流の変化を示す。図８Ｂは、第３入力端子７３に供給される入力信号の電流の変化を示す。図８Ｃは、第１半導体リレー１０の第１出力回路１２と第２半導体リレー２０の第２出力回路２２のオン／オフの状態の変化を示す。図８Ｃは、第３半導体リレー３０の第３出力回路３２のオン／オフの状態の変化を示す。図８Ｅは、第１出力端子８１と第２出力端子８２との導通／非導通の状態の変化を示す。
　図８Ａおよび図８Ｂに示すように時間Ｔ１で、第２入力端子７２にオンの入力信号が供給され、且つ、第３入力端子７３への入力信号がオフにされると、半導体リレーモジュール２ａの各入力端子への通電状態は、第１状態となる。すなわち、第１入力端子７１と第２入力端子７２とに電流が流れ、第３入力端子７３に電流が流れない。それにより、第１入力回路１１と第２入力回路２１とに電流が流れることで、図８Ｃに示すように、時間Ｔ１から少し遅れた時間Ｔ１’で、第１出力回路１２と第２出力回路２２とがオン状態となる。また、第３入力回路３１には電流が流れないことで、図８Ｄに示すように、第３出力回路３２がオフ状態となる。それにより、図８Ｅに示すように、時間Ｔ１’で第１出力端子８１と第２出力端子８２とが導通する。このとき、第１接続線８０と第３出力端子８３とは非導通となる。
　次に、図８Ａに示すように時間Ｔ２で、第２入力端子７２への入力信号がオフにされ、図８Ｂに示すように時間Ｔ３で、第３入力端子７３にオンの入力信号が供給されると、半導体リレーモジュール２ａの各入力端子への通電状態は、第２状態となる。すなわち、第１入力端子７１と第２入力端子７２とに電流が流れず、第３入力端子７３に電流が流れる。それにより、第１入力回路１１と第２入力回路２１とに電流が流れないことで、図８Ｃに示すように、時間Ｔ２から少し遅れた時間Ｔ２’で第１出力回路１２と第２出力回路２２とがオフ状態となる。また、図８Ｄに示すように、時間Ｔ３から少し遅れた時間Ｔ３’で、第３出力回路３２がオン状態となる。それにより、図８Ｅに示すように、時間Ｔ２’以降で第１出力端子８１と第２出力端子８２とが非導通となる。また、時間Ｔ３’以降で第１接続線８０と第３出力端子８３とが導通する。そのため、図８Ｅに示すように、第１出力端子８１と第２出力端子８２とが非導通であるときに、第１接続線８０が第３出力端子８３を介して接地される。
　以下、上記と同様に、図８Ｂに示すように時間Ｔ４で、第３入力端子７３への入力信号がオフにされると、図８Ｄに示すように、時間Ｔ４から少し遅れた時間Ｔ４’で、第３出力回路３２がオフ状態となる。また、図８Ａに示すように、時間Ｔ５で第２入力端子７２にオンの入力信号が供給されると、図８Ｃに示すように、時間Ｔ５から少し遅れた時間Ｔ５’で、第１出力回路１２と第２出力回路２２とがオン状態となる。それにより、時間Ｔ４’以降で第１接続線８０と第３出力端子８３とは非導通となる。また、図８Ｅに示すように、時間Ｔ５’以降で、第１出力端子８１と第２出力端子８２とが導通する。
　次に、図８Ａに示すように時間Ｔ６で、第２入力端子７２への入力信号がオフにされると、図８Ｃに示すように、時間Ｔ６から少し遅れた時間Ｔ６’で第１出力回路１２と第２出力回路２２とがオフ状態となる。また、図８Ｂに示すように時間Ｔ７で、第３入力端子７３にオンの入力信号が供給にされると、図８Ｄに示すように、時間Ｔ７から少し遅れた時間Ｔ７’で、第３出力回路３２がオン状態となる。それにより、図８Ｅに示すように、時間Ｔ６’以降で第１出力端子８１と第２出力端子８２とが非導通となる。また、時間Ｔ７’以降で第１接続線８０と第３出力端子８３とが導通する。
　なお、第２実施形態に係る半導体リレーモジュール２ｂについても、第２入力端子７２と第３入力端子７３とへの入力信号の電流制御により、上記と同様に制御されてもよい。
　本発明によれば、安定した動作特性を確保すると共に、回路基板の設計を容易に行える半導体リレーモジュールを実現できる。
３・・・電源端子、　４・・・制御端子、　５・・・制御回路、　１１・・・第１入力回路、　１２・・・第１出力回路、　１０・・・第１半導体リレー、　２０・・・第２半導体リレー、　２１・・・第２入力回路、　２２・・・第２出力回路、　３０・・・第３半導体リレー、　３１・・・第３入力回路、　３２・・・第３出力回路、　４０・・・第４半導体リレー、　４１・・・第４入力回路、　４２・・・第４出力回路、　５０・・・第５半導体リレー、　５１・・・第５入力回路、　５２・・・第５出力回路、　６１・・・第６入力回路、　６２・・・第６出力回路、　６０・・・第６半導体リレー、　７０・・・パッケージ、　７１・・・第１入力端子、　７２・・・第２入力端子、　７３・・・第３入力端子、　８０・・・第１接続線、　８１・・・第１出力端子、　８２・・・第２出力端子、　８３・・・第３出力端子、　８４・・・第４出力端子、　８５・・・第５出力端子、　８６・・・第２接続線

Claims (5)

  1. 　第１入力回路と第１出力回路とを含む第１半導体リレーと、
    　第２入力回路と第２出力回路とを含む第２半導体リレーと、
    　第３入力回路と第３出力回路とを含む第３半導体リレーと、
    　前記第１半導体リレーと、前記第２半導体リレーと、前記第３半導体リレーとを内部に収容するパッケージと、
    　前記パッケージに設けられ、一部が前記パッケージの外部に露出するようにそれぞれ配置された第１入力端子、第２入力端子、および第３入力端子と、
    　前記パッケージに設けられ、一部が前記パッケージの外部に露出するようにそれぞれ配置された第１出力端子、第２出力端子、および第３出力端子と、
    　前記パッケージ内で前記第１出力回路と前記第２出力回路とを接続する第１接続線と、
    を備え、
    　前記第１入力回路は、前記パッケージ内で前記第１入力端子と前記第２入力端子とに接続され、
    　前記第２入力回路は、前記パッケージ内で前記第１入力端子と前記第２入力端子とに接続され、
    　前記第３入力回路は、前記パッケージ内で前記第１入力端子又は前記第２入力端子と、前記第３入力端子とに接続され、
    　前記第１出力回路は、前記パッケージ内で前記第１出力端子と前記第１接続線とに接続され、
    　前記第２出力回路は、前記パッケージ内で前記第２出力端子と前記第１接続線とに接続され、
    　前記第３出力回路は、前記パッケージ内で前記第３出力端子と前記第１接続線とに接続され、
    　前記第１入力端子と前記第２入力端子とに電流が流れ、前記第３入力端子に前記電流が流れない第１状態で、前記第１出力回路と前記第２出力回路とがオン状態となり、前記第３出力回路がオフ状態となることで、前記第１出力端子と前記第２出力端子とが導通し、且つ、前記第１接続線と前記第３出力端子とが非導通となり、
    　前記第１入力端子と前記第２入力端子とに前記電流が流れず、前記第３入力端子に前記電流が流れている第２状態で、前記第１出力回路と前記第２出力回路とがオフ状態となり、前記第３出力回路がオン状態となることで、前記第１出力端子と前記第２出力端子とが非導通となり、且つ、前記第１接続線と前記第３出力端子とが導通する、
    半導体リレーモジュール。
  2. 　請求項１に記載の前記半導体リレーモジュールと、
    　前記第１入力端子に接続された電源端子と、
    　制御端子と、
    　前記制御端子と、前記第１入力端子と、前記第２入力端子と、前記第３入力端子とに接続された制御回路と、
    をさらに備え、
    　前記制御回路は、前記制御端子に供給される入力信号に応じて、前記第１状態と前記第２状態とを切り替える、
    半導体リレー回路。
  3. 　第４入力回路と第４出力回路とを含む第４半導体リレーと、
    　第５入力回路と第５出力回路とを含む第５半導体リレーと、
    　第６入力回路と第６出力回路とを含む第６半導体リレーと、
    　前記パッケージに設けられ、一部が前記パッケージの外部に露出するようにそれぞれ配置された第４出力端子および第５出力端子と、
    　前記パッケージ内で前記第４出力回路と前記第５出力回路とを接続する第２接続線と、
    をさらに備え、
    　前記第４入力回路は、前記パッケージ内で前記第１入力端子と前記第２入力端子とに接続され、
    　前記第５入力回路は、前記パッケージ内で前記第１入力端子と前記第２入力端子とに接続され、
    　前記第６入力回路は、前記パッケージ内で前記第１入力端子又は前記第２入力端子と、前記第３入力端子とに接続され、
    　前記第４出力回路は、前記パッケージ内で前記第４出力端子と前記第２接続線とに接続され、
    　前記第５出力回路は、前記パッケージ内で前記第５出力端子と前記第２接続線とに接続され、
    　前記第６出力回路は、前記パッケージ内で前記第３出力端子と前記第２接続線とに接続される、
    請求項１に記載の半導体リレーモジュール。
  4. 　前記第１状態で、前記第１出力回路と前記第２出力回路と前記第４出力回路と前記第５出力回路とがオン状態となり、前記第３出力回路と前記第６出力回路とがオフ状態となることで、前記第１出力端子と前記第２出力端子とが導通し、前記第４出力端子と前記第５出力端子とが導通し、前記第１接続線と前記第３出力端子とが非導通となり、前記第２接続線と前記第３出力端子とが非導通となり、
    　前記第２状態で、前記第１出力回路と前記第２出力回路と前記第４出力回路と前記第５出力回路とがオフ状態となり、前記第３出力回路と前記第６出力回路とがオン状態となることで、前記第１出力端子と前記第２出力端子とが非導通となり、前記第４出力端子と前記第５出力端子とが非導通となり、前記第１接続線と前記第３出力端子とが導通し、且つ、前記第２接続線と前記第３出力端子とが導通する、
    請求項３に記載の半導体リレーモジュール。
  5. 　請求項４に記載の前記半導体リレーモジュールと、
    　前記第１入力端子に接続された電源端子と、
    　制御端子と、
    　前記制御端子と、前記第１入力端子と、前記第２入力端子と、前記第３入力端子とに接続された制御回路と、
    をさらに備え、
    　前記制御回路は、前記制御端子に供給される入力信号に応じて、前記第１状態と前記第２状態とを切り替える、
    半導体リレー回路。
PCT/JP2019/001663 2018-07-03 2019-01-21 半導体リレーモジュールおよび半導体リレー回路 Ceased WO2020008665A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/254,298 US11139815B2 (en) 2018-07-03 2019-01-21 Semiconductor relay module and semiconductor relay circuit
CN201980042054.5A CN112368942B (zh) 2018-07-03 2019-01-21 半导体继电器模块及半导体继电器电路
DE112019003379.4T DE112019003379B4 (de) 2018-07-03 2019-01-21 Halbleiterrelaismodul und Halbleiterrelaiskreis

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-127074 2018-07-03
JP2018127074A JP7081347B2 (ja) 2018-07-03 2018-07-03 半導体リレーモジュールおよび半導体リレー回路

Publications (1)

Publication Number Publication Date
WO2020008665A1 true WO2020008665A1 (ja) 2020-01-09

Family

ID=69059862

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/001663 Ceased WO2020008665A1 (ja) 2018-07-03 2019-01-21 半導体リレーモジュールおよび半導体リレー回路

Country Status (5)

Country Link
US (1) US11139815B2 (ja)
JP (1) JP7081347B2 (ja)
CN (1) CN112368942B (ja)
DE (1) DE112019003379B4 (ja)
WO (1) WO2020008665A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593140U (ja) * 1978-12-21 1980-06-27
JPS5622171B2 (ja) * 1970-10-29 1981-05-23
JPH0746109A (ja) * 1993-07-29 1995-02-14 Toshiba Corp 半導体リレー
JPH1127124A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Works Ltd 半導体回路
JP2002185033A (ja) * 2000-12-18 2002-06-28 Yokogawa Electric Corp 多チャンネル型の半導体リレー及びフォトカプラ
JP2015065504A (ja) * 2013-09-24 2015-04-09 株式会社 日立パワーデバイス 半導体スイッチ回路、信号処理装置、および、超音波診断装置
JP2019047276A (ja) * 2017-08-31 2019-03-22 オムロン株式会社 半導体リレーモジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4882937B2 (ja) * 2007-09-25 2012-02-22 株式会社デンソー 半導体装置および半導体装置の検査方法
JP5027680B2 (ja) * 2008-01-18 2012-09-19 パナソニック株式会社 半導体リレーモジュール
JP5622171B2 (ja) 2010-05-31 2014-11-12 株式会社Ihi 縦型バランス計測装置
JP2012094980A (ja) * 2010-10-25 2012-05-17 Kawamura Electric Inc 外部アダプター
JP2013106311A (ja) * 2011-11-16 2013-05-30 Panasonic Corp 半導体リレー
JP7404778B2 (ja) * 2019-10-30 2023-12-26 オムロン株式会社 半導体リレーモジュールおよび半導体リレー回路
JP7380084B2 (ja) * 2019-10-30 2023-11-15 オムロン株式会社 半導体リレーモジュールおよび半導体リレー回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622171B2 (ja) * 1970-10-29 1981-05-23
JPS5593140U (ja) * 1978-12-21 1980-06-27
JPH0746109A (ja) * 1993-07-29 1995-02-14 Toshiba Corp 半導体リレー
JPH1127124A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Works Ltd 半導体回路
JP2002185033A (ja) * 2000-12-18 2002-06-28 Yokogawa Electric Corp 多チャンネル型の半導体リレー及びフォトカプラ
JP2015065504A (ja) * 2013-09-24 2015-04-09 株式会社 日立パワーデバイス 半導体スイッチ回路、信号処理装置、および、超音波診断装置
JP2019047276A (ja) * 2017-08-31 2019-03-22 オムロン株式会社 半導体リレーモジュール

Also Published As

Publication number Publication date
US20210218397A1 (en) 2021-07-15
DE112019003379B4 (de) 2026-02-26
JP7081347B2 (ja) 2022-06-07
CN112368942A (zh) 2021-02-12
US11139815B2 (en) 2021-10-05
DE112019003379T5 (de) 2021-03-18
CN112368942B (zh) 2024-08-13
JP2020010100A (ja) 2020-01-16

Similar Documents

Publication Publication Date Title
US11075631B2 (en) Semiconductor relay module and semiconductor relay circuit
JP6660918B2 (ja) 半導体リレーモジュール
CN106605300B (zh) 半导体装置
JP7380084B2 (ja) 半導体リレーモジュールおよび半導体リレー回路
JP7281679B2 (ja) 入出力回路
JP7081347B2 (ja) 半導体リレーモジュールおよび半導体リレー回路
JP2019083587A (ja) 半導体リレーモジュール
US9515652B2 (en) Relay module device
JP6877597B2 (ja) ハイサイドゲートドライバ
JP2024127854A (ja) 高周波スイッチ回路
JP6668474B2 (ja) 電子制御装置
JP2012205001A (ja) 信号出力装置及びロボットコントローラー
JP3234927U (ja) リレー装置
US10483964B2 (en) Signal processing device
CN1963896A (zh) 驱动ic和显示装置
JP2009302303A (ja) 半導体集積回路装置
JP4029169B2 (ja) 高周波スイッチ回路
CN101632226A (zh) 集成电路
JP2011108946A (ja) トランジスタの実装方法及び電子部品
CN111919386A (zh) 具有串联连接的半导体开关的电路装置和变流器模块
CN108880222A (zh) 一种开关元件的保护电路及推挽输出电路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19830282

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112019003379

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19830282

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 112019003379

Country of ref document: DE