JPH1127124A - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPH1127124A JPH1127124A JP17430397A JP17430397A JPH1127124A JP H1127124 A JPH1127124 A JP H1127124A JP 17430397 A JP17430397 A JP 17430397A JP 17430397 A JP17430397 A JP 17430397A JP H1127124 A JPH1127124 A JP H1127124A
- Authority
- JP
- Japan
- Prior art keywords
- source
- terminals
- terminal
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 3
- 230000002542 deteriorative effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 18
- 230000008054 signal transmission Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 高周波信号をオン・オフする回路において、
オフ時の入出力間遮断特性を大きく劣化させることな
く、部品点数を減少させる。 【解決手段】 ＮＭＯＳＦＥＴ１，２のソ−ス端子同士
及びゲ−ト端子同士が接続され、ソ−ス端子に負極が接
続され、ゲ−ト端子に正極が接続されるように太陽電池
３が設けられ、ＰＭＯＳＦＥＴ５，６がソ−ス端子同士
及びゲ−ト端子同士が接続され、ソ−ス端子に負極が接
続され、ゲ−ト端子に正極が接続されるように太陽電池
７が設けられる。太陽電池に光学的に結合されるように
発光ダイオ−ド４が設けられ、アノ−ド端子及びカソ−
ド端子はそれぞれ１次側入力端子Ｉ１ａ，Ｉ１ｂとさ
れ、前記ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴは発光ダイオ
ードへの信号入力により相補的にオン・オフされる。
オフ時の入出力間遮断特性を大きく劣化させることな
く、部品点数を減少させる。 【解決手段】 ＮＭＯＳＦＥＴ１，２のソ−ス端子同士
及びゲ−ト端子同士が接続され、ソ−ス端子に負極が接
続され、ゲ−ト端子に正極が接続されるように太陽電池
３が設けられ、ＰＭＯＳＦＥＴ５，６がソ−ス端子同士
及びゲ−ト端子同士が接続され、ソ−ス端子に負極が接
続され、ゲ−ト端子に正極が接続されるように太陽電池
７が設けられる。太陽電池に光学的に結合されるように
発光ダイオ−ド４が設けられ、アノ−ド端子及びカソ−
ド端子はそれぞれ１次側入力端子Ｉ１ａ，Ｉ１ｂとさ
れ、前記ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴは発光ダイオ
ードへの信号入力により相補的にオン・オフされる。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号をオン
・オフする回路に用いる半導体回路に関するものであ
る。
・オフする回路に用いる半導体回路に関するものであ
る。
【０００２】
【従来の技術】高周波信号のオン・オフを行うためのス
イッチとして、一般的には出力端子間容量の小さい金属
接点リレ−が使用されるが、接点の信頼性の向上、小型
化、チャタリングの防止等のために、図３に示すような
半導体回路が知られている。
イッチとして、一般的には出力端子間容量の小さい金属
接点リレ−が使用されるが、接点の信頼性の向上、小型
化、チャタリングの防止等のために、図３に示すような
半導体回路が知られている。
【０００３】この半導体回路は、３つの半導体システム
Ａ〜Ｃで構成されている。なお、半導体システムＡ〜Ｃ
の構成は同じであるので、サフィックスａ，ｂ，ｃを付
して、半導体システムＡについてのみ説明を行う。
Ａ〜Ｃで構成されている。なお、半導体システムＡ〜Ｃ
の構成は同じであるので、サフィックスａ，ｂ，ｃを付
して、半導体システムＡについてのみ説明を行う。
【０００４】半導体システムＡは、ソ−ス端子及びゲ−
ト端子が互いに接続された２つのＮＭＯＳＦＥＴ８ａ，
９ａと、ＮＭＯＳＦＥＴ８ａ，９ａのソ−ス端子及びゲ
−ト端子にそれぞれアノ−ド及びカソ−ドが接続された
太陽電池１０ａと、太陽電池１０ａに光学的に結合され
た発光ダイオ−ド１１ａとで構成され、発光ダイオ−ド
１１ａのアノ−ド端子及びカソ−ド端子はそれぞれ１次
側入力端子１２ａ，１３ａに接続されている。このと
き、ＮＭＯＳＦＥＴ８ａ，９ａのドレイン端子は２次側
端子となる。
ト端子が互いに接続された２つのＮＭＯＳＦＥＴ８ａ，
９ａと、ＮＭＯＳＦＥＴ８ａ，９ａのソ−ス端子及びゲ
−ト端子にそれぞれアノ−ド及びカソ−ドが接続された
太陽電池１０ａと、太陽電池１０ａに光学的に結合され
た発光ダイオ−ド１１ａとで構成され、発光ダイオ−ド
１１ａのアノ−ド端子及びカソ−ド端子はそれぞれ１次
側入力端子１２ａ，１３ａに接続されている。このと
き、ＮＭＯＳＦＥＴ８ａ，９ａのドレイン端子は２次側
端子となる。
【０００５】そして、３つの半導体システムＡ〜Ｃの一
方の２次側端子を接続し、他方の２次側端子をそれぞれ
２次側入力端子Ｉ２，２次側出力端子Ｏ２及び２次側共
通端子ＩＯとする。
方の２次側端子を接続し、他方の２次側端子をそれぞれ
２次側入力端子Ｉ２，２次側出力端子Ｏ２及び２次側共
通端子ＩＯとする。
【０００６】このような半導体回路で半導体システム
Ａ，Ｂを同時にオン・オフさせ、半導体システムＣを半
導体システムＡ，Ｂと相補的にオフ・オンさせることに
よって効果的に高周波信号の遮断ゲインを高めている。
Ａ，Ｂを同時にオン・オフさせ、半導体システムＣを半
導体システムＡ，Ｂと相補的にオフ・オンさせることに
よって効果的に高周波信号の遮断ゲインを高めている。
【０００７】以下、従来例に係る半導体回路の動作につ
いて図面に基づき説明する。図４は、上図に係る半導体
回路の電流経路図であり、（ａ）は信号伝達時の電流経
路図であり、（ｂ）は信号遮断時の電流経路図である。
信号伝達時には、半導体システムＡ，Ｂをオンさせるた
めに１次側入力端子１２ａ，１３ａ間及び１２ｂ，１３
ｂ間に電流を流し、半導体システムＣをオフさせるため
に１次側入力端子１２ｃ，１３ｃ間には電流を流さな
い。この状態では、高周波入力信号Ｓ１はオン状態にあ
る半導体システムＡ，Ｂを通過して２次側出力端子Ｏ２
に出力され（出力信号Ｓ２ａ）、オフ状態にある半導体
システムＣの出力容量を通して２次側共通端子ＩＯに流
れる信号成分は微少である。
いて図面に基づき説明する。図４は、上図に係る半導体
回路の電流経路図であり、（ａ）は信号伝達時の電流経
路図であり、（ｂ）は信号遮断時の電流経路図である。
信号伝達時には、半導体システムＡ，Ｂをオンさせるた
めに１次側入力端子１２ａ，１３ａ間及び１２ｂ，１３
ｂ間に電流を流し、半導体システムＣをオフさせるため
に１次側入力端子１２ｃ，１３ｃ間には電流を流さな
い。この状態では、高周波入力信号Ｓ１はオン状態にあ
る半導体システムＡ，Ｂを通過して２次側出力端子Ｏ２
に出力され（出力信号Ｓ２ａ）、オフ状態にある半導体
システムＣの出力容量を通して２次側共通端子ＩＯに流
れる信号成分は微少である。
【０００８】信号遮断時には、半導体システムＡ，Ｂを
オフさせるために１次側入力端子１２ａ，１３ａ間及び
１２ｂ，１３ｂ間には電流を流さず、半導体システムＣ
をオンさせるために１次側入力端子１２ｃ，１３ｃ間に
電流を流す。この状態では、高周波入力信号Ｓ１（周波
数をｆとする）はオフ状態にある半導体システムＡの出
力容量８ａ’，９ａ’（合成容量をＣとする）を通過
し、その多くはオン状態にある半導体システムＣ（オン
抵抗をＲとする）に流れて、半導体システムＢの出力容
量８ｂ’，９ｂ’（合成容量をＣとする）を流れて２次
側出力端子Ｏ２に到達する信号成分は微少（出力信号Ｓ
２ｂ）である。この場合、負荷抵抗RLを有する場合の入
出力間の遮断特性は、
オフさせるために１次側入力端子１２ａ，１３ａ間及び
１２ｂ，１３ｂ間には電流を流さず、半導体システムＣ
をオンさせるために１次側入力端子１２ｃ，１３ｃ間に
電流を流す。この状態では、高周波入力信号Ｓ１（周波
数をｆとする）はオフ状態にある半導体システムＡの出
力容量８ａ’，９ａ’（合成容量をＣとする）を通過
し、その多くはオン状態にある半導体システムＣ（オン
抵抗をＲとする）に流れて、半導体システムＢの出力容
量８ｂ’，９ｂ’（合成容量をＣとする）を流れて２次
側出力端子Ｏ２に到達する信号成分は微少（出力信号Ｓ
２ｂ）である。この場合、負荷抵抗RLを有する場合の入
出力間の遮断特性は、
【０００９】
【数１】
【００１０】で表される。ここで、図３は、図５に示す
単純な半導体回路の特性を改善したものである。動作に
ついてはここでは省略するが、図５に示す構成の半導体
回路の場合、入出力間の遮断特性は、
単純な半導体回路の特性を改善したものである。動作に
ついてはここでは省略するが、図５に示す構成の半導体
回路の場合、入出力間の遮断特性は、
【００１１】
【数２】
【００１２】となり、例えば、Ｃ＝２．５ｐＦ（１つ分
は５ｐＦ），Ｒ＝２０Ω（１つ分は１０Ω），RL＝５０
Ω，ｆ＝1ＭＨｚとした場合、図５の半導体回路の遮断
特性の絶対値は、
は５ｐＦ），Ｒ＝２０Ω（１つ分は１０Ω），RL＝５０
Ω，ｆ＝1ＭＨｚとした場合、図５の半導体回路の遮断
特性の絶対値は、
【００１３】
【数３】
【００１４】となり、図３の半導体回路の遮断特性の絶
対値は、
対値は、
【００１５】
【数４】
【００１６】となり、図３の半導体回路では遮断特性が
４桁改善されている。従って、図３の構成にすることに
よって遮断時に信号が出力側に伝送されるのを効率的に
防ぐことができる。
４桁改善されている。従って、図３の構成にすることに
よって遮断時に信号が出力側に伝送されるのを効率的に
防ぐことができる。
【００１７】
【発明が解決しようとする課題】ところが、図３に示す
ような半導体回路では、遮断時に信号が出力側に伝送さ
れるのを効率的に防ぐことができるが、スイッチ素子が
６個、太陽電池が３個必要であることから、一つの半導
体パッケ−ジに封止することが困難であった。
ような半導体回路では、遮断時に信号が出力側に伝送さ
れるのを効率的に防ぐことができるが、スイッチ素子が
６個、太陽電池が３個必要であることから、一つの半導
体パッケ−ジに封止することが困難であった。
【００１８】また、発光ダイオ−ドのオン・オフも逆位
相で駆動する必要があり、少なくとも半導体システム
Ａ，Ｂと半導体システムＣの各々の太陽電池１０ａ，１
０ｂと太陽電池１０ｃとの間では光の干渉が発生しない
ように光遮断手段を備える必要があった。
相で駆動する必要があり、少なくとも半導体システム
Ａ，Ｂと半導体システムＣの各々の太陽電池１０ａ，１
０ｂと太陽電池１０ｃとの間では光の干渉が発生しない
ように光遮断手段を備える必要があった。
【００１９】また、半導体システムＡ〜Ｃの全てのパッ
ケ−ジを分離しても前述と同様の動作をするが、部品点
数の増加、コストアップ等の問題があった。
ケ−ジを分離しても前述と同様の動作をするが、部品点
数の増加、コストアップ等の問題があった。
【００２０】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、オフ時の入出力間遮
断特性を大きく劣化させることなく、部品点数を減少さ
せることができる半導体回路を提供することにある。
であり、その目的とするところは、オフ時の入出力間遮
断特性を大きく劣化させることなく、部品点数を減少さ
せることができる半導体回路を提供することにある。
【００２１】
【課題を解決するための手段】請求項１記載の発明は、
入力側の信号に応答して発光する発光ダイオ−ドと、該
発光ダイオ−ドからの光信号を受けて光起電力を発生す
る第一及び第二の光電変換素子と、該第一の光電変換素
子の光起電力をゲ−ト・ソ−ス間に印加されてドレイン
・ソ−ス間をオン状態にする第一及び第二のＮＭＯＳＦ
ＥＴと、前記第二の光電変換素子の光起電力をゲ−ト・
ソ−ス間に印加されてドレイン・ソ−ス間をオフ状態に
する第一及び第二のＰＭＯＳＦＥＴとを有して成り、前
記ＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴのソ−ス端子同士
がそれぞれ接続され、前記ＮＭＯＳＦＥＴのドレイン端
子が２次側入力端子及び２次側出力端子にそれぞれ接続
され、前記ＰＭＯＳＦＥＴのドレイン端子が前記ＮＭＯ
ＳＦＥＴのソ−ス端子及び２次側入出力端子にそれぞれ
接続され、前記ＮＭＯＳＦＥＴと前記ＰＭＯＳＦＥＴと
は前記発光ダイオ−ドへの信号入力によって相補的にオ
ン・オフするようにしたことを特徴とするものである。
入力側の信号に応答して発光する発光ダイオ−ドと、該
発光ダイオ−ドからの光信号を受けて光起電力を発生す
る第一及び第二の光電変換素子と、該第一の光電変換素
子の光起電力をゲ−ト・ソ−ス間に印加されてドレイン
・ソ−ス間をオン状態にする第一及び第二のＮＭＯＳＦ
ＥＴと、前記第二の光電変換素子の光起電力をゲ−ト・
ソ−ス間に印加されてドレイン・ソ−ス間をオフ状態に
する第一及び第二のＰＭＯＳＦＥＴとを有して成り、前
記ＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴのソ−ス端子同士
がそれぞれ接続され、前記ＮＭＯＳＦＥＴのドレイン端
子が２次側入力端子及び２次側出力端子にそれぞれ接続
され、前記ＰＭＯＳＦＥＴのドレイン端子が前記ＮＭＯ
ＳＦＥＴのソ−ス端子及び２次側入出力端子にそれぞれ
接続され、前記ＮＭＯＳＦＥＴと前記ＰＭＯＳＦＥＴと
は前記発光ダイオ−ドへの信号入力によって相補的にオ
ン・オフするようにしたことを特徴とするものである。
【００２２】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図１は、本発明の一実施形態
に係る半導体回路図であり、図２は、上図に係る半導体
回路の電流経路図であり、（ａ）は信号伝達時の電流経
路図であり、（ｂ）は信号遮断時の電流経路図である。
本実施形態に係る半導体回路は、２つのエンハンスメン
ト型のＮＭＯＳＦＥＴ１，２のソ−ス端子同士及びゲ−
ト端子同士が接続され、ＮＭＯＳＦＥＴ１，２のソ−ス
端子にアノ−ドが接続され、ゲ−ト端子にカソ−ドが接
続されるように光電変換素子としての太陽電池３が設け
られている。
て図面に基づき説明する。図１は、本発明の一実施形態
に係る半導体回路図であり、図２は、上図に係る半導体
回路の電流経路図であり、（ａ）は信号伝達時の電流経
路図であり、（ｂ）は信号遮断時の電流経路図である。
本実施形態に係る半導体回路は、２つのエンハンスメン
ト型のＮＭＯＳＦＥＴ１，２のソ−ス端子同士及びゲ−
ト端子同士が接続され、ＮＭＯＳＦＥＴ１，２のソ−ス
端子にアノ−ドが接続され、ゲ−ト端子にカソ−ドが接
続されるように光電変換素子としての太陽電池３が設け
られている。
【００２３】また、２つのデプレッション型のＰＭＯＳ
ＦＥＴ５，６がソ−ス端子同士及びゲ−ト端子同士が接
続され、ＰＭＯＳＦＥＴ５，６のソ−ス端子にアノ−ド
が接続され、ゲ−ト端子にカソ−ドが接続されるように
光電変換素子としての太陽電池７が設けられて、太陽電
池３，７に光学的に結合されるように発光ダイオ−ド４
が設けられている。
ＦＥＴ５，６がソ−ス端子同士及びゲ−ト端子同士が接
続され、ＰＭＯＳＦＥＴ５，６のソ−ス端子にアノ−ド
が接続され、ゲ−ト端子にカソ−ドが接続されるように
光電変換素子としての太陽電池７が設けられて、太陽電
池３，７に光学的に結合されるように発光ダイオ−ド４
が設けられている。
【００２４】ここで、発光ダイオ−ド４のアノ−ド端子
及びカソ−ド端子はそれぞれ１次側入力端子Ｉ１ａ，Ｉ
１ｂとされ、ＮＭＯＳＦＥＴ１のドレイン端子は２次側
入力端子Ｉ２とされ、ＮＭＯＳＦＥＴ２のドレイン端子
は２次側出力端子Ｏ２とされ、ＰＭＯＳＦＥＴ６のドレ
イン端子は２次側共通端子ＩＯとされ、ＰＭＯＳＦＥＴ
５のドレイン端子はＮＭＯＳＦＥＴ１，２のソ−ス端子
の接続点に接続されている。本実施形態は、発光ダイオ
−ド４への信号入力によって、ＮＭＯＳＦＥＴ１，２と
ＰＭＯＳＦＥＴ５，６とが相補的にオン／オフするよう
にしたものである。
及びカソ−ド端子はそれぞれ１次側入力端子Ｉ１ａ，Ｉ
１ｂとされ、ＮＭＯＳＦＥＴ１のドレイン端子は２次側
入力端子Ｉ２とされ、ＮＭＯＳＦＥＴ２のドレイン端子
は２次側出力端子Ｏ２とされ、ＰＭＯＳＦＥＴ６のドレ
イン端子は２次側共通端子ＩＯとされ、ＰＭＯＳＦＥＴ
５のドレイン端子はＮＭＯＳＦＥＴ１，２のソ−ス端子
の接続点に接続されている。本実施形態は、発光ダイオ
−ド４への信号入力によって、ＮＭＯＳＦＥＴ１，２と
ＰＭＯＳＦＥＴ５，６とが相補的にオン／オフするよう
にしたものである。
【００２５】以下、本実施形態に係る半導体回路の動作
について図面に基づき説明する。先ず、信号伝達（オ
ン）時には、ＮＭＯＳＦＥＴ１，２をオンさせるために
１次側入力端子Ｉ１ａ，Ｉ１ｂに電流を入力し、発光ダ
イオ−ド４を発光させる。この時、太陽電池３，７から
それぞれＮＭＯＳＦＥＴ１，２とＰＭＯＳＦＥＴ５，６
のゲ−ト端子に駆動電圧が印加され、ＮＭＯＳＦＥＴ
１，２は共にオン状態に、ＰＭＯＳＦＥＴ５，６は共に
オフ状態になる。この状態では、高周波入力信号Ｓ１は
オン状態にあるＮＭＯＳＦＥＴ１，２を通過して２次側
出力端子Ｏ２に出力され（出力信号Ｓ２ａ）、オフ状態
にあるＰＭＯＳＦＥＴ５，６の出力容量５ａ，６ａ（こ
こで、出力容量はドレイン・ソ−ス間の寄生容量とゲ−
ト・ドレイン間の寄生容量の和である）を通して２次側
共通端子ＩＯに流れる信号成分は微少である。
について図面に基づき説明する。先ず、信号伝達（オ
ン）時には、ＮＭＯＳＦＥＴ１，２をオンさせるために
１次側入力端子Ｉ１ａ，Ｉ１ｂに電流を入力し、発光ダ
イオ−ド４を発光させる。この時、太陽電池３，７から
それぞれＮＭＯＳＦＥＴ１，２とＰＭＯＳＦＥＴ５，６
のゲ−ト端子に駆動電圧が印加され、ＮＭＯＳＦＥＴ
１，２は共にオン状態に、ＰＭＯＳＦＥＴ５，６は共に
オフ状態になる。この状態では、高周波入力信号Ｓ１は
オン状態にあるＮＭＯＳＦＥＴ１，２を通過して２次側
出力端子Ｏ２に出力され（出力信号Ｓ２ａ）、オフ状態
にあるＰＭＯＳＦＥＴ５，６の出力容量５ａ，６ａ（こ
こで、出力容量はドレイン・ソ−ス間の寄生容量とゲ−
ト・ドレイン間の寄生容量の和である）を通して２次側
共通端子ＩＯに流れる信号成分は微少である。
【００２６】次に、信号遮断（オフ）時には、ＮＭＯＳ
ＦＥＴ１，２をオフさせ、ＰＭＯＳＦＥＴ５，６をオン
させるために１次側入力端子Ｉ１ａ，Ｉ１ｂには電流を
流さず、発光ダイオ−ド４を発光させない。この時、太
陽電池３，７の出力は共に０となり、ＮＭＯＳＦＥＴ
１，２は共にオフ状態に、ＰＭＯＳＦＥＴ５，６は共に
オン状態になる。この状態では、高周波入力信号Ｓ１
（周波数をｆとする）はオフ状態にあるＮＭＯＳＦＥＴ
１の出力容量１ａ（出力容量を２Ｃとする）を通過し、
その多くはオン状態にあるＰＭＯＳＦＥＴ５，６（オン
抵抗をＲとする）に流れて、ＮＭＯＳＦＥＴ２の出力容
量２ａを流れて２次側出力端子Ｏ２に到達する信号成分
は微少（出力信号Ｓ２ｂ）である。この場合、負荷抵抗
RLを有する場合の入出力間の遮断特性は、
ＦＥＴ１，２をオフさせ、ＰＭＯＳＦＥＴ５，６をオン
させるために１次側入力端子Ｉ１ａ，Ｉ１ｂには電流を
流さず、発光ダイオ−ド４を発光させない。この時、太
陽電池３，７の出力は共に０となり、ＮＭＯＳＦＥＴ
１，２は共にオフ状態に、ＰＭＯＳＦＥＴ５，６は共に
オン状態になる。この状態では、高周波入力信号Ｓ１
（周波数をｆとする）はオフ状態にあるＮＭＯＳＦＥＴ
１の出力容量１ａ（出力容量を２Ｃとする）を通過し、
その多くはオン状態にあるＰＭＯＳＦＥＴ５，６（オン
抵抗をＲとする）に流れて、ＮＭＯＳＦＥＴ２の出力容
量２ａを流れて２次側出力端子Ｏ２に到達する信号成分
は微少（出力信号Ｓ２ｂ）である。この場合、負荷抵抗
RLを有する場合の入出力間の遮断特性は、
【００２７】
【数５】
【００２８】で表される。遮断特性の絶対値は、
【００２９】
【数６】
【００３０】となり、従来例として図３に示す半導体回
路より遮断利得が約４倍になり、遮断特性が若干劣化し
ているが、桁が変わる程度の変化はない。
路より遮断利得が約４倍になり、遮断特性が若干劣化し
ているが、桁が変わる程度の変化はない。
【００３１】従って、本実施形態の構成にすることによ
って、オフ時の入出力間遮断特性を大きく劣化させるこ
となく、使用しているスイッチング素子が４つ（ＮＭＯ
ＳＦＥＴ１，２とＰＭＯＳＦＥＴ５，６）、太陽電池が
２つ（太陽電池３，７）ですみ、発光ダイオ−ド４から
の同一の信号で前記スイッチング素子が相補スイッチン
グ動作をするので信号源も１つですみ、部品点数を減少
させ、単純な構成でパッケ−ジングすることができる。
って、オフ時の入出力間遮断特性を大きく劣化させるこ
となく、使用しているスイッチング素子が４つ（ＮＭＯ
ＳＦＥＴ１，２とＰＭＯＳＦＥＴ５，６）、太陽電池が
２つ（太陽電池３，７）ですみ、発光ダイオ−ド４から
の同一の信号で前記スイッチング素子が相補スイッチン
グ動作をするので信号源も１つですみ、部品点数を減少
させ、単純な構成でパッケ−ジングすることができる。
【００３２】なお、本実施形態においては、発光ダイオ
−ドからの光信号を受けて光起電力を生じるものとして
太陽電池３，７を用いたが、これに限定される必要はな
く、フォトダイオ−ドやフォトトランジスタ等の光電変
換素子を用いても良い。
−ドからの光信号を受けて光起電力を生じるものとして
太陽電池３，７を用いたが、これに限定される必要はな
く、フォトダイオ−ドやフォトトランジスタ等の光電変
換素子を用いても良い。
【００３３】また、本実施形態においては、ＮＭＯＳＦ
ＥＴ１，２としてエンハンスメント型を、ＰＭＯＳＦＥ
Ｔ５，６としてデプレッション型を用いたが、ＮＭＯＳ
ＦＥＴ１，２としてデプレッション型を、ＰＭＯＳＦＥ
Ｔ５，６としてエンハンスメント型を用いてもよく、こ
の場合には太陽電池３，７の極性が逆になる。
ＥＴ１，２としてエンハンスメント型を、ＰＭＯＳＦＥ
Ｔ５，６としてデプレッション型を用いたが、ＮＭＯＳ
ＦＥＴ１，２としてデプレッション型を、ＰＭＯＳＦＥ
Ｔ５，６としてエンハンスメント型を用いてもよく、こ
の場合には太陽電池３，７の極性が逆になる。
【００３４】
【発明の効果】請求項１記載の発明は、入力側の信号に
応答して発光する発光ダイオ−ドと、発光ダイオ−ドか
らの光信号を受けて光起電力を発生する第一及び第二の
光電変換素子と、第一の光電変換素子の光起電力をゲ−
ト・ソ−ス間に印加されてドレイン・ソ−ス間をオン状
態にする第一及び第二のＮＭＯＳＦＥＴと、第二の光電
変換素子の光起電力をゲ−ト・ソ−ス間に印加されてド
レイン・ソ−ス間をオフ状態にする第一及び第二のＰＭ
ＯＳＦＥＴとを有して成り、ＮＭＯＳＦＥＴ及びＰＭＯ
ＳＦＥＴのソ−ス端子同士がそれぞれ接続され、ＮＭＯ
ＳＦＥＴのドレイン端子が２次側入力端子及び２次側出
力端子にそれぞれ接続され、ＰＭＯＳＦＥＴのドレイン
端子がＮＭＯＳＦＥＴのソ−ス端子及び２次側入出力端
子にそれぞれ接続され、ＮＭＯＳＦＥＴとＰＭＯＳＦＥ
Ｔとは発光ダイオ−ドへの信号入力によって相補的にオ
ン・オフするようにしたので、オフ時の入出力間遮断特
性を大きく劣化させることなく、部品点数を減少させる
ことができる半導体回路を提供することができた。
応答して発光する発光ダイオ−ドと、発光ダイオ−ドか
らの光信号を受けて光起電力を発生する第一及び第二の
光電変換素子と、第一の光電変換素子の光起電力をゲ−
ト・ソ−ス間に印加されてドレイン・ソ−ス間をオン状
態にする第一及び第二のＮＭＯＳＦＥＴと、第二の光電
変換素子の光起電力をゲ−ト・ソ−ス間に印加されてド
レイン・ソ−ス間をオフ状態にする第一及び第二のＰＭ
ＯＳＦＥＴとを有して成り、ＮＭＯＳＦＥＴ及びＰＭＯ
ＳＦＥＴのソ−ス端子同士がそれぞれ接続され、ＮＭＯ
ＳＦＥＴのドレイン端子が２次側入力端子及び２次側出
力端子にそれぞれ接続され、ＰＭＯＳＦＥＴのドレイン
端子がＮＭＯＳＦＥＴのソ−ス端子及び２次側入出力端
子にそれぞれ接続され、ＮＭＯＳＦＥＴとＰＭＯＳＦＥ
Ｔとは発光ダイオ−ドへの信号入力によって相補的にオ
ン・オフするようにしたので、オフ時の入出力間遮断特
性を大きく劣化させることなく、部品点数を減少させる
ことができる半導体回路を提供することができた。
【図１】本発明の一実施形態に係る半導体回路図であ
る。
る。
【図２】上図に係る半導体回路の電流経路図であり、
（ａ）は信号伝達時の電流経路図であり、（ｂ）は信号
遮断時の電流経路図である。
（ａ）は信号伝達時の電流経路図であり、（ｂ）は信号
遮断時の電流経路図である。
【図３】従来例に係る半導体回路図である。
【図４】上図に係る半導体回路の電流経路図であり、
（ａ）は信号伝達時の電流経路図であり、（ｂ）は信号
遮断時の電流経路図である。
（ａ）は信号伝達時の電流経路図であり、（ｂ）は信号
遮断時の電流経路図である。
【図５】従来例に係る半導体回路図である。
Ａ〜Ｃ 半導体システム Ｉ１ａ，Ｉ１ｂ １次側入力端子 Ｉ２ ２次側入力端子 Ｏ２ ２次側出力端子 ＩＯ ２次側共通端子 Ｓ１ 高周波入力信号 Ｓ２ａ，Ｓ２ｂ 出力信号 １ ＮＭＯＳＦＥＴ １ａ 出力容量 ２ ＮＭＯＳＦＥＴ ２ａ 出力容量 ３ 太陽電池 ４ 発光ダイオ−ド ５ ＰＭＯＳＦＥＴ ５ａ 出力容量 ６ ＰＭＯＳＦＥＴ ６ａ 出力容量 ７ 太陽電池 ８ａ〜８ｃ ＮＭＯＳＦＥＴ ８ａ’〜８ｃ’ 出力容量 ９ａ〜９ｃ ＮＭＯＳＦＥＴ ９ａ’〜９ｃ’ 出力容量 １０ａ〜１０ｃ 太陽電池 １１ａ〜１１ｃ 発光ダイオ−ド １２ａ〜１２ｃ，１３ａ〜１３ｃ １次側入力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白井 良史 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 岸田 貴司 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 高野 仁路 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 吉田 岳司 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (1)
- 【請求項１】 入力側の信号に応答して発光する発光ダ
イオ−ドと、該発光ダイオ−ドからの光信号を受けて光
起電力を発生する第一及び第二の光電変換素子と、該第
一の光電変換素子の光起電力をゲ−ト・ソ−ス間に印加
されてドレイン・ソ−ス間をオン状態にする第一及び第
二のＮＭＯＳＦＥＴと、前記第二の光電変換素子の光起
電力をゲ−ト・ソ−ス間に印加されてドレイン・ソ−ス
間をオフ状態にする第一及び第二のＰＭＯＳＦＥＴとを
有して成り、前記ＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴの
ソ−ス端子同士がそれぞれ接続され、前記ＮＭＯＳＦＥ
Ｔのドレイン端子が２次側入力端子及び２次側出力端子
にそれぞれ接続され、前記ＰＭＯＳＦＥＴのドレイン端
子が前記ＮＭＯＳＦＥＴのソ−ス端子及び２次側入出力
端子にそれぞれ接続され、前記ＮＭＯＳＦＥＴと前記Ｐ
ＭＯＳＦＥＴとは前記発光ダイオ−ドへの信号入力によ
って相補的にオン・オフするようにしたことを特徴とす
る半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17430397A JPH1127124A (ja) | 1997-06-30 | 1997-06-30 | 半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17430397A JPH1127124A (ja) | 1997-06-30 | 1997-06-30 | 半導体回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1127124A true JPH1127124A (ja) | 1999-01-29 |
Family
ID=15976312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17430397A Pending JPH1127124A (ja) | 1997-06-30 | 1997-06-30 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1127124A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8847244B2 (en) | 2013-02-28 | 2014-09-30 | Kabushiki Kaisha Toshiba | Photocoupler |
| WO2019043969A1 (ja) * | 2017-08-31 | 2019-03-07 | オムロン株式会社 | 半導体リレーモジュール |
| WO2020008665A1 (ja) * | 2018-07-03 | 2020-01-09 | オムロン株式会社 | 半導体リレーモジュールおよび半導体リレー回路 |
-
1997
- 1997-06-30 JP JP17430397A patent/JPH1127124A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8847244B2 (en) | 2013-02-28 | 2014-09-30 | Kabushiki Kaisha Toshiba | Photocoupler |
| WO2019043969A1 (ja) * | 2017-08-31 | 2019-03-07 | オムロン株式会社 | 半導体リレーモジュール |
| JP2019047276A (ja) * | 2017-08-31 | 2019-03-22 | オムロン株式会社 | 半導体リレーモジュール |
| CN111034045A (zh) * | 2017-08-31 | 2020-04-17 | 欧姆龙株式会社 | 半导体继电器模块 |
| US11057034B2 (en) | 2017-08-31 | 2021-07-06 | Omron Corporation | Semiconductor relay module |
| CN111034045B (zh) * | 2017-08-31 | 2023-10-24 | 欧姆龙株式会社 | 半导体继电器模块 |
| WO2020008665A1 (ja) * | 2018-07-03 | 2020-01-09 | オムロン株式会社 | 半導体リレーモジュールおよび半導体リレー回路 |
| JP2020010100A (ja) * | 2018-07-03 | 2020-01-16 | オムロン株式会社 | 半導体リレーモジュールおよび半導体リレー回路 |
| US11139815B2 (en) | 2018-07-03 | 2021-10-05 | Omron Corporation | Semiconductor relay module and semiconductor relay circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477742A (en) | Three terminal bidirectional drain to drain FET circuit | |
| US4859875A (en) | Optocoupler for power FET | |
| JP2555887B2 (ja) | トランスファー型ソリッドステートリレー | |
| JPH1127124A (ja) | 半導体回路 | |
| JP3567735B2 (ja) | 半導体回路 | |
| JPH11195972A (ja) | 半導体スイッチ | |
| JP2731654B2 (ja) | 光結合型リレー回路 | |
| JP2002026710A (ja) | スイッチ回路、リレー回路及びその駆動方法 | |
| JPH0290721A (ja) | 光結合型リレー回路 | |
| JPH05167412A (ja) | 半導体リレー回路 | |
| JPH0629814A (ja) | 半導体リレー回路 | |
| JPH0477015A (ja) | 光結合型リレー回路 | |
| JPH05343972A (ja) | 半導体リレー回路 | |
| JP2731655B2 (ja) | 光結合型リレー回路 | |
| JP3451810B2 (ja) | 光結合型半導体リレー | |
| JPH0575417A (ja) | 半導体リレー回路 | |
| JPH0420010A (ja) | 光結合型リレー回路 | |
| JP2002353798A (ja) | 半導体リレー及びその製造方法 | |
| JP2003115755A (ja) | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー | |
| JPH1098368A (ja) | 半導体リレー | |
| JPS6362277A (ja) | 光電変換装置 | |
| JP2002232282A (ja) | 半導体リレー及びその製造方法 | |
| JP2001015796A (ja) | 半導体リレー | |
| JP2003115756A (ja) | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー | |
| JPH05315927A (ja) | 半導体リレー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |