WO2022065184A1

WO2022065184A1 - 配線基板

Info

Publication number: WO2022065184A1
Application number: PCT/JP2021/034064
Authority: WO
Inventors: 健央高田; 優樹梅村
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2020-09-28
Filing date: 2021-09-16
Publication date: 2022-03-31
Anticipated expiration: 2023-03-28
Also published as: JP2022054538A; CN116210352B; US12575029B2; EP4221471A4; CN116210352A; US20230240009A1; EP4221471A1

Abstract

反りが少なく、小型で、接続信頼性の高い高周波モジュールを得るため、第１面と、前記第１面と対向する第２面と、前記第１面から前記第２面まで貫通する貫通穴とを備えたガラス製のコア材と、前記第１面と前記貫通穴の内壁とに密着し、さらに前記貫通穴の前記第２面側の底部をふさぐようにして形成された第１の密着層と、前記第２面と、前記貫通穴の前記第２面側の底部をふさぐ第１の密着層に密着する第２の密着層と、前記第１の密着層に積層された第１の配線層と、前記第２の密着層に積層された第２の配線層と、を有し、前記第１の配線層の全面積をＡ、前記第１の配線層において銅が占める面積をＢとした場合、前記第１の配線層の残銅率Ｃは、Ｃ＝Ｂ／Ａ（％）で表され、Ｃ＝７０～１００％であり、前記第１の密着層の素材のヤング率が、前記第１の配線層の素材のヤング率の０．１～０．８５倍である。

Description

配線基板

　本発明は、配線基板に関する。

　スマートフォンなどの高機能携帯端末の急激な普及を可能にしている無線通信システムは、ＲＦフロントエンドモジュール（ＲＦＦＭ：Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｆｒｏｎｔ－ｅｎｄ　Ｍｏｄｕｌｅ）の高機能化により支えられている。ＲＦＦＭは、フィルタ・パワーアンプ（ＰＡ：Ｐｏｗｅｒ　ａｍｐｌｉｆｉｅｒ）・ローノイズアンプ（ＬＮＡ：Ｌｏｗ　Ｎｏｉｓｅ　ａｍｐｌｉｆｉｅｒ）・ＲＦスイッチから構成されている。ＲＦＦＭは、部品の統合化が進むにつれて回路が複雑になり、部品点数も増加する傾向にある。

　特に、ＲＦＦＭの小型、薄型、多機能化等に伴いＲＦＦＭに搭載する部品点数が増え、それに対応するためＲＦＦＭ用パッケージの低背化の要求が高まっている。このようなＲＦＦＭ用パッケージの低背化を実現するために、薄型多層配線基板を採用することが知られている。

　従来、薄型多層配線基板の積層樹脂を薄くする手法によりＲＦＦＭ全体の低背化を実現することが、広く行なわれていた。

　ここで、半導体チップ等の電子部品を実装するための薄型多層配線基板として、様々な形状・構造のものが提案されている。例えば、特許文献１に示すように、内層配線層を中心にしてその内層配線層の上下両側に絶縁層が形成され、それら絶縁層にそれぞれ形成されたビア配線を介して内層配線層が接続される構造を有する薄型多層配線基板が知られている。

特開２０１１－１３４９５７号公報

　薄型多層配線基板において、接続信頼性をどのように確保するかという課題がある。特に、配線基板が薄くなることにより、基板の反りがより顕著になり、実装歩留まりの低下、信頼性の低下などの課題が発生している。

　本発明は、かかる課題に鑑みてなされたものであり、例えば高機能携帯端末の低背化に対応でき、薄形でありながら基板の反りを低減し、接続信頼性に優れた配線基板を提供することを目的とする。

　上記課題を解決するために、代表的な本発明の配線基板の一つは、
　第１面と、前記第１面と対向する第２面と、前記第１面から前記第２面まで貫通する貫通穴とを備えたガラス製のコア材と、
　前記第１面と前記貫通穴の内壁とに密着し、さらに前記貫通穴の前記第２面側の底部をふさぐようにして形成された第１の密着層と、
　前記第２面と、前記貫通穴の前記第２面側の底部をふさぐ第１の密着層に密着する第２の密着層と、
　前記第１の密着層に積層された第１の配線層と、
　前記第２の密着層に積層された第２の配線層と、を有し、
　前記第１の配線層の全面積をＡ、前記第１の配線層において銅が占める面積をＢとした場合、前記第１の配線層の残銅率Ｃは、Ｃ＝Ｂ／Ａ（％）で表され、
　Ｃ＝７０～１００％のときに、前記第１の密着層の素材のヤング率を、前記第１の配線層の素材のヤング率の０．１～０．８５倍とすることを特徴とする。

　本発明によれば、例えば高機能携帯端末の低背化に対応でき、薄形でありながら基板の反りを低減し、接続信頼性に優れた配線基板を提供することができる。
　上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

図１は、本発明の実施形態に含まれるキャパシタの断面図を示す図である。図２は、本実施形態に含まれるインダクタの斜視図を示す図である。図３は、本実施形態に含まれるバンドパスフィルタの回路図を示す図である。図４は、本実施形態に含まれるバンドパスフィルタを持つ配線基板の一部を示す断面図である。図５は、本実施形態にかかる配線基板の一例を示す断面図である。図６は、本実施形態にかかる配線基板の別の例を示す断面図である。図７は、本実施形態にかかる配線基板の製造工程を示す図である。図８は、本実施形態にかかる配線基板の製造工程を示す図である。図９は、本実施形態にかかる配線基板の製造工程を示す図である。図１０は、本実施形態にかかる配線基板の製造工程を示す図である。図１１は、本実施形態にかかる配線基板の製造工程を示す図である。図１２は、本実施形態にかかる配線基板の製造工程を示す図である。図１３は、本実施形態にかかる配線基板の製造工程を示す図である。図１４は、本実施形態にかかる配線基板の製造工程を示す図である。図１５は、本実施形態にかかる配線基板の製造工程を示す図である。図１６は、本実施形態にかかる配線基板の製造工程を示す図である。図１７は、本実施形態にかかる配線基板の製造工程を示す図である。図１８は、本実施形態にかかる配線基板の製造工程を示す図である。図１９は、本発明の実施形態にかかる配線基板の製造工程を示す図である。図２０は、本発明の実施形態にかかる配線基板の製造工程を示す図である。図２１は、本発明の実施形態にかかる配線基板の製造工程を示す図である。

＜実施形態＞
　以下に、本発明の実施形態について、図面を参照して説明する。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を記載されたものに特定するものではない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

　なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。
　また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
　また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Ｚ軸方向」ということがあり、水平方向については、「Ｘ軸方向」、「Ｙ軸方向」ということがある。
　また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
　さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
　「配線層の残膜量」とは、基板を平面視したときの配線層のパターン面積と、配線層の膜厚とを掛け合わせて得られる体積を言う。

　また、「回路素子」とは、抵抗器、キャパシタ、インダクタ、リアクトルなどの受動素子であり、好ましくはLC回路の構成要素となる素子をいう。かかる回路素子は、複数帯域通信の内、少なくとも2GHz以上の帯域で時分割二重化送受通信に使用するバンドパスフィルタを構成するLCフィルタの部品であると好ましい。このLCフィルタは、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ等分波フィルタや、特定帯域のノイズを除去する、ノッチフィルタとして構成しても良い。

　かかる配線基板において、該複数帯域通信の内、少なくとも2GHz以上の帯域で時分割二重化送受通信（TDD: Time Division Duplex）に使用するバンドパスフィルタをLCフィルタで構成していると好ましい。該LCフィルタのリアクタンス素子は、少なくともその構造の一部を配線基板内に有すると好ましく、また該LCフィルタ以外のRF部品配線基板に実装することで、よりコンパクトな配線基板を実現できる。

　本実施形態においては、配線基板に回路素子を内蔵することで、配線基板表面における、内蔵された回路素子の上方に位置する領域を、他の部品の実装に充てることができ、これにより高機能でありながらコンパクトな配線基板を実現できる。

　次に、ガラス板をコア材として、その両面に配線層と絶縁樹脂層を片側ずつ形成した基板を例にとって、LC回路を構成する回路素子としてのキャパシタとインダクタの例を、それぞれ説明する。

　キャパシタについては、二枚の導体板の間に誘電体を挟んだ構造とする。キャパシタの例としては、図1に示すように、不図示のガラス基板直上に、またはガラス基板上に形成した絶縁樹脂層１１の上に、下電極１２を積層して導体パターンを形成し、かかる導体パターンの上に誘電体層１３を積層し、さらにその上に上電極１４となる導体を積層したものである。下電極１２と上電極１４は、シード層と導電層からなる多層構造であっても良い。

　インダクタについては、らせん状のコイルと同様の性能を、貫通穴を備えた基板に内蔵することができる。図２においては、２列に並んだ貫通穴を有する平行平板状のガラス板を透明化して図示している。図２において、ガラス板の表裏面において隣接する貫通穴の開口部同士を接続するように配線２１，２２を形成し、またガラス板の表裏面を連通する貫通穴２３の内壁に導体層を形成し、TGVとする。

　次に、基板内部に形成されるLC回路によるバンドパスフィルタ(BPF)について、説明する。BPFの基本的な回路図は、図３のようになる。そして、回路中のキャパシタの電気容量（以下キャパシタンス）とインダクタの誘導係数（以下インダクタンス）を適切に設定することによって、所望の帯域の周波数のみを通過させ、それ以外を遮断するバンドパス効果を発現させることができる。

　図３の回路図に示したキャパシタとインダクタを、配線基板内部に形成した状態を示す模式図を、図４に示す。全体としてキャパシタC１～C３は、ガラスコア４１の上表面上の絶縁樹脂層４３に埋設されるようになっており、配線基板外部の電極と接続したい場合には、絶縁樹脂層４３にビアホールを作り、その内部の導体を介して接続できる。

　図４に示すように、インダクタL１～L3は、ガラスコア４１内の貫通穴２３内に形成されたTGVと、ガラスコア４１の表裏面の配線２１，２２をつないでソレノイドコイルを作ることができる。図４において、詳細は後述するが、符号４２，４８は密着層を示している。インダクタL１～L3本体は、ガラスコア４１の内部と、その表裏面の絶縁樹脂層４３に埋設されるようになっており、配線基板最外層の電極との導通は、キャパシタC１～C３と同様に、絶縁樹脂層４３内のビアホールを介して行うことができる。なお、インダクタＬ２は、バンドパスフィルタ間の干渉抑制調整回路用のリアクタンス素子である。

＜配線基板の例＞
　図５は、本実施形態にかかる配線基板の一例を示す断面図である。
　本実施形態の配線基板３０は、第１面４１ａと、第１面４１ａと対向する第２面４１ｂと、第１面４１ａから第２面４１ｂまで貫通する貫通穴４４とを備えたガラス製のコア材（ガラスコアともいう）４１と、第１面４１ａと貫通穴４４の内壁とに密着し、さらに貫通穴４４の第２面４１ｂ側の底部をふさぐようにして形成された第１の密着層４２と、第２面４１ｂと、貫通穴４４の第２面４１ｂ側の底部をふさぐ第１の密着層４２に密着する第２の密着層４８と、第１の密着層４２に積層された第1の配線層４５と、第２の密着層４８に積層された第２の配線層５０と、を有する。

　第1の配線層４５と第２の配線層５０には、絶縁樹脂層４３が積層され、その上には別の配線層が形成されている。

　第1の配線層４５上には、後述するようにして誘電体層５１，シード層５２、上電極５４が形成され、これらにより図１に示すようなキャパシタが形成される。また、第１の配線層４５と、絶縁樹脂層４３を貫通するスルービア６１内の導体層と，配線パターン６２とで、図２に示すようなインダクタが形成される。特に説明しないが、キャパシタとインダクタは、第1の配線層４５と第２の配線層５０のいずれに形成してもよい。

　図６は、本実施形態にかかる配線基板３０の別な例を示す断面図である。図６に示すように、ガラスコア４１の一方の面における導電性部材を、配線基板３０に実装される高周波部品６０に接続し、モールド樹脂５８でモールドしてモジュール基板とすることができる。このとき、ガラスコア４１の他方の面における導電性部材を、マザー基板（不図示）に接続することができる。

＜基板作成プロセス＞
　次に、図７～２１を用いて、ガラス基板を用いた配線基板作成プロセスの一例を示す。

（回路設計）
　まず回路設計を行うため、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタンスとインダクタンスを、シミュレーションソフトによって算出する。例えば3400MHz以上、3600MHz以下の帯域について、図３に示すような回路構成において、所望の特性を実現するための素子の仕様を表１、表２に示す。ここで、インダクタL1とL３については、インダクタンスが非常に小さいため、コイルの形状にする必要がなく、一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。

　2499MHz以上、2690MHz以下の帯域用のBPFについても、同様の手順によって、キャパシタンス、インダクタンスを計算し、必要な回路の設計を行う（数値については省略）。

（ガラスコアと支持体の接合、及びビア内へのシード層の形成）
　以上の回路設計に基づいて、必要な配線基板を製作する。まず、低膨張のガラスコア４１（厚さ300μm、CTE：3.5ppm/K）を準備し、次いで、かかるガラスコア４１に開口径８０μｍ～１００μｍの貫通穴４４を形成する。形成にあたっては、第一段階として、貫通穴４４の形成を所望する位置にUVレーザー光をパルス照射し、照射されたガラスに脆弱部を作り、第二段階として、ガラス板全体に対してフッ酸水溶液によるエッチングを行う。

　これにより脆弱部が選択的にエッチングされ、高精度な貫通穴４４が迅速に形成される。ガラスエポキシ基板を用いる場合と比較すると、より高精度な内径を持ち且つ凹凸のない内周面を有する貫通穴４４を形成できることとなる。

　次に、接着層４６付きの支持体４７を貼り合わせる。支持体４７は、例えば光を透過する性質（透明性）を有する材料から構成される基板である。支持体４７が透過する光の波長の範囲は、例えば３００ｎｍ以上、２０００ｎｍ以下でもよく、３００ｎｍ以上、１１００ｎｍ以下でもよい。支持体４７は、例えばレーザー光のような特定の波長を透過する性質を有するものでもよい。

　支持体４７には、例えばガラス基板が好適に用いられる。ガラスとしては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又はサファイアガラス等が用いられる。支持体４７の主面４７ａの最大高さ粗さＲｚを０．０１μｍ以上とすることによって、支持体４７のコストを抑制することができる。支持体４７の主面４７ａの最大高さ粗さＲｚを５μｍ以下とすることによって、主面４７ａの凹凸に起因した第１の配線層４５の断線及び短絡等を抑制できる。

　接着層４６は、剥離層及び保護層を含み支持体４７とガラスコア４１とを互いに接着するための層である。剥離層は、支持体４７の主面上に設けられており、光の照射により分解可能な樹脂を含んでいる。例えばレーザー光を用いて剥離層を剥離する場合、剥離層に含まれる樹脂として、所定波長のレーザー光が照射されることによって熱分解可能な樹脂が用いられる。

　剥離層に含まれる樹脂としては、例えばエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の１種又はこれらの樹脂の２種類以上が混合された樹脂等が用いられる。接着層４６の厚さは、例えば２０μｍ以上、１００μｍ以下である。

（第１の密着層と第１の配線層の形成）
　さらに、配線層の下およびガラスコア４１の貫通穴４４の内壁の第１の密着層４２（シード層）の一部として、ガラスコア４１の表面全面にTi膜とCu膜を、この順序でスパッタリング法にて２層製膜して、ガラス表面の導電化を行うことにより、図７の構成を得る。

　支持体４７により貫通穴４４の下面側開口が遮蔽されているため、スパッタリングによって、ガラスコア４１の第１面４１ａおよび貫通穴４４の内壁と、さらに貫通穴４４の下面側開口をふさぐ支持体４７に、密着層(第１の密着層４２の一部）が成膜される。その膜の厚さは、Ti膜を50nm、Cu膜を300nmに設定する。使用するスパッタリングのターゲットとしては、Ni、Crなども用いる事が可能である。これは、基板への密着性、膜応力、プロセス耐性、信頼性等を考慮して選定することが望ましい。

　ついで、貫通穴４４内壁のスパッタ膜の薄い部分を補完するためおよび、基板の反りを調整するために、無電解ニッケルめっきを施し、Ti/Cu/Niからなる密着層（第１の密着層４２の残り）とする。加工はガラスコア４１の表裏全面と貫通穴４４内に対して行い、めっき厚さは0.2μmに設定した。以上により第１の密着層４２が形成される。

　図８に示すように、第１の密着層４２をシード層として、セミアディティブ法によって、インダクタの配線、キャパシタの下電極、外部接続用のパッドなどの第１の配線層４５を形成する。第１の配線層４５に導体パターンを形成するために、図９に示すように、ガラスコア４１の上面に、例えば日立化成株式会社製、商品名RY-3525（厚さ25μm）をラミネートしてドライフィルムレジスト層５３を形成する。

　ドライフィルムレジスト層５３の形成は、液状レジスト塗布でもよい。その後、フォトリソグラフィー法により、導体パターンすなわち配線パターンを形成するためのマスクを介してドライフィルムレジスト層５３に露光し、現像によってレジスト層に配線パターン（開口部）を形成する。

　次に、電解銅めっきによって上記開口部に銅を析出させ、導電性部材である第１の配線層４５を15μmの厚さで形成する。この段階において、ガラスコア４１の貫通穴４４内壁にも銅めっきが析出して、第１の配線層４５の一部を構成する。

　続いて、ドライフィルムレジストを剥離する。この段階において、図１０に示すように、ガラスコア４１の表面はTi/Cu/Niを含む第１の密着層４２で覆われた部分と、さらにその上にCuが積層された第１の配線層４５の部分が混在している。図１０の工程で、導体パターンの所定の位置には、キャパシタの下電極が形成される。

　このように、主導電層であるCuと異なる材料でシード層、この場合はTiとNiからなる層を形成することで、ガラスコア４１に掛かる応力が調整しやすくなり反りを調整することが容易になる。また、前記ドライフィルムレジストの形成時に、Cuを含むダミー配線を所望の位置に形成しておくことで、より詳細に反りを調整することが可能となる。

　図１１に示すように、まずガラスコア４１のキャパシタを形成する側の面全体に、CVD製膜法にて、厚さ200nm乃至400nmでSiN膜を形成してキャパシタの誘電体層５１を形成する。

　更に、図１２に示すように、キャパシタの上電極を形成する際のシード層５２として、スパッタ製膜法にて、Ti膜とCu膜をおのおの50nm、300nmにて、この順序で誘電体層５１の上全体に製膜する。

　続いて、図１３に示すように、キャパシタの上電極を形成すべく、フォトリソグラフィーにて、上電極を形成する部分のみをドライフィルムレジスト層５３から露出させた状態とする。ついで図１４に示すように、電解銅めっきにて、厚さ９～10μmにて上電極５４を形成する。その後、ドライフィルムレジスト層５３を除去する。この時点では、キャパシタ以外にもＳｉＮ層などが積層されている。

　そこで、余分な密着層、めっきシード層などを除去すべく、まずフォトリソグラフィーにて、上記キャパシタの上電極５４上のみをドライフィルムレジスト（不図示）で保護する。

　続いて、キャパシタの上電極５４を製膜する際のスパッタ銅層のうち、余分な部分を除去するべく、ウエットエッチング法にて基板を処理し、余分な部分のTi層、SiN層を除去すべく、基板をドライエッチング法にて処理する。

　より具体的には、まず余分な部分で一番上にあるスパッタCu層をエッチング液にて除去する。つぎに、その下のスパッタTi層とCVD製膜したSiN層を、ドライエッチングにて除去する。そのあとで、キャパシタの上電極５４を保護していたドライフィルムレジストを剥離除去する。

　つぎに、キャパシタの下電極およびその他の、ガラスコア４1の表面に形成されている導電層のシード層を除去すべく、Ni,Tiの順に、ウエットエッチング工法にて処理する。これにより、その下方にあるスパッタCu層も同時に除去される。一方、配線、キャパシタ電極などを形成しているCu層は、多少はエッチング液に溶けるが、その厚さが比較的大きいため、完全に除去されてしまうことはない。そのあとで、スパッタTi層をエッチングにて除去する。

　ここまで工程を終えた構成を図１５に示す。この段階で、配線、電極、ダミーパターンなどのない部分には、ガラスコア４１が露出することとなる。以上の結果として、ガラスコア４１の表面には、第1の配線層４５、誘電体層５１，シード層５２，上電極５４からなるキャパシタ（図１参照）が形成される。またインダクタを形成する連続する配線の一部を形成して、導体層TGVとつなぐこともできる。

　つぎに、ガラスコア４１の上面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂（商品名「ABF－GX-T31R」）を貼付して、絶縁樹脂層（樹脂ビルド層）４３を形成する。加工は真空プレスラミネート装置にて、ガラスコア４１の貫通穴４４の内部にボイドなく絶縁樹脂を封入する。絶縁樹脂層４３の厚さは３５μｍ程度とし、キャパシタの上電極５４まで確実に埋没するようにする。

（支持体の分離）
　次に、図１６に示すように、支持体４７を介して接着層４６にレーザー光Ｌを照射して、支持体４７を分離する。支持体４７全体に渡ってレーザー光Ｌを照射してもよいし、支持体４７の所望の位置にレーザー光Ｌを照射してもよい。配線基板の製造では、接着層４６内の樹脂を確実に分解する観点から、直線的に往復させながら支持体４７全体にレーザー光Ｌを照射する。

　レーザー光Ｌは、例えば３００ｎｍ以上、２０００ｎｍ以下の波長を有してもよく、好ましくは３００ｎｍ以上、１５００ｎｍ以下の波長を有していてもよく、より好ましくは３００ｎｍ以上、１１００ｎｍ以下の波長を有していてもよい。レーザー光Ｌを出射する装置の一例として１０６４ｎｍの波長の光を出射するＹＡＧレーザー装置、５３２ｎｍの波長の２倍高調波ＹＡＧレーザー装置、又は７８０ｎｍ以上１３００ｎｍ以下の波長の光を出射する半導体レーザー装置等が挙げられる。

　支持体４７は透明性を有しており、レーザー光Ｌを透過する。よって、支持体４７を透過したレーザー光Ｌのエネルギーは、接着層４６に吸収される。吸収されたレーザー光Ｌのエネルギーは、接着層４６内にて熱エネルギーに変換される。この熱エネルギーによって、接着層４６の樹脂は熱分解温度に達し、熱分解する。これによって、接着層４６が支持体４７とガラスコア４１とを接着する力が弱まる。

（第２の密着層と第２の配線層の形成）
　次に、図１７に示すように、ガラスコア４１の下面および貫通穴４４の底部に第２の密着層４８として、Ti膜とCu膜を、この順序でスパッタリング法にて２層製膜して、ガラス下面の導電化を行う。膜の厚さは、Ti膜を50nm、Cu膜を300nmに設定する。

　図１８に図示するように、第２の密着層４８をシード層として、セミアディティブ法によって、インダクタの配線、キャパシタの下電極、外部接続用のパッドなどの第２の配線層５０を形成する。さらに第２の配線層５０に導体パターンを形成するために、ガラスコア４１の下面に、例えば日立化成株式会社製の商品名RY-3525（厚さ25μm）をラミネートしてドライフィルムレジスト層５３を形成する。

　ドライフィルムレジスト層５３の形成は、液状レジスト塗布でもよい。その後、フォトリソグラフィー法により、導体パターンすなわち配線パターンを形成するためのマスクを介してドライフィルムレジスト層５３に露光し、現像によってドライフィルムレジスト層５３に配線パターン（開口部）を形成する。

　次に、図１９に示すように、電解銅めっきによって上記開口部に銅を析出させ、導電性部材である第２の配線層５０を15μmの厚さで形成する。この段階において、ガラスコア４１の貫通穴４４の底部（第１の密着層４２でふさがれた部位）にも銅めっきが析出する。

　続いて、図２０に示すように、余分な配線部分を除去するべく、ウエットエッチング法にて基板を処理し、余分な部分のTi層を除去すべく、基板をドライエッチング法にて処理する。

　より具体的には、まず余分な部分で一番上にあるスパッタCu層をエッチング液にて除去する。つぎに、その下のスパッタTi層を、ドライエッチングにて除去する。そのあとで、第2の配線層５０を保護していたドライフィルムレジスト層５３を剥離除去する。

　つぎに、図２１に示すように、ガラスコア４１の下面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂（商品名「ABF－GX-T31R」）を貼付して、絶縁樹脂層（樹脂ビルド層）４３を形成する。加工は真空プレスラミネート装置にて、第２の配線層５０の配線パターンにボイドなく絶縁樹脂を封入する。絶縁樹脂層４３の厚さは３５μｍ程度とし、第２の配線層５０の配線パターンまで確実に埋没するようにする。

　さらにレーザー加工によって、導通をとりたい位置に絶縁樹脂層４３を貫通させ、図５に示すように、ガラスコアの配線層に達するスルーホール５６を形成する。スルーホール５６の直径は６０μｍ程度が好ましい。

　図示していないが、ガラスコア４１の表裏面の絶縁樹脂層４３を、アルカリ系の表面粗化液にて処理し、算術表面粗さRa＝60nmになるように調整する。これは、次の工程にて、シード層の密着力を高めるためのものである。

　つぎに、ガラスコア４１の表裏面の絶縁樹脂層４３に無電解銅めっきを施し、導電シード層５７を形成する。その厚さは０．６μｍとすると好ましい。この処理によって、表裏面のみならず、先にレーザー加工にて形成した孔の内壁にも導電シード層５７が形成される。

　図示していないが、基板両面にドライフィルムレジストＤＲを貼付し、フォトリソグラフィー法によって、配線を設けたい部分に開口部を設ける。ついで、基板に電解めっきを施し、厚さ１５μｍにて配線を形成する。また、この電解めっき処理において、絶縁樹脂層４３内のスルーホール５６の内部も銅で満たされ、ガラスコア４１表面の第2の配線層５０との導通も確保される。

　その後、不要な導電シード層をエッチングで除去する。以上をもって、図５に示すような、ＬＣ回路用の内蔵素子を含む基本的な配線基板３０が完成する。なお、図中、ガラスコア４１の下側のビルドアップ配線については、配線基板に内蔵されるキャパシタ、インダクタにとって、グランドとなる場合を想定して、あたかも銅層があるように示しているが、実際の配線基板では必ずしもそうである必要はなく、配線基板完成時に所定のキャパシタ、インダクタが接地されていればよい。

　このあと、必要に応じて、上記の工程を繰り返して、絶縁層、導体配線層を積層し、電子部品を実装してよい。また、ガラスコア４１又は絶縁樹脂層４３の表面に平面状（たとえば渦巻き状）のリアクタンス素子（コイル）を形成することもできる。また、電気的に中性なスルーホールをリアクタンス素子間に配置し、相互誘導による損失を低減することも可能であり、スルーホール内にキャパシタンスを設けることも可能である。

　ここで、第１の配線層４５の全面積をＡ、第１の配線層４５において銅が占める面積をＢとした場合、第１の配線層４５の残銅率Ｃは、Ｃ＝Ｂ／Ａ（％）で表され、ここではＣ＝７０～１００％である。なお、第１の配線層４５にダミー配線がある場合には、ダミー配線を考慮して、Ｃ＝７５～８５％とすることが多い。比較的薄いガラスコアを有する配線基板３０の反りに与える第１の配線層４５の影響は、第１の配線層４５の残銅率Ｃが支配的となって生じる。
　実際の配線基板設計において、基板の反りに最も影響を与えるのは残銅率である。そのため、基板の表裏での残銅率に極力差が生じないように、ダミーパターン等を形成して、例えば表裏の残銅率差が１０％以内になるように調整する。かかる調整が設計通りであれば、基板の反りはそれほど大きくはならないが、より基板の反りを抑えたい場合もある。
かかる場合には、本実施形態を適用して反りの微調整を行うことができる。

　一例として、第１の密着層４２の素材のヤング率（Ｔｉ＝１０６ＧＰａ、Ｎｉ＝１９９．５ＧＰａ）を、第1の配線層４５の素材のヤング率（Ｃｕ＝１２９．８ＧＰａ）よりも低くすることにより、第１の密着層４２の剛性を相対的に高めることで、配線基板３０の反りを抑えることができる。しかしながら、第１の密着層４２のヤング率を低くしすぎると、脆性化することでクラックなどが発生するおそれがある。

　そこで本実施形態では、第１の密着層４２の素材のヤング率を、第1の配線層４５の素材のヤング率の０．１～０．８５倍となるように設定することとした。このように、最適なヤング率を設定することで、配線基板３０の反りの抑制が有効となる。第２の配線基板５０においても、同様な調整を行うと好ましい。

　また、第１の密着層４２と第１の配線層４５の膜厚及び、膜厚比率を調整することで、より詳細にガラスコア４１に掛かる膜応力を調整することが可能となり、配線基板３０の反りを調整することが可能となる。

　特に、ガラスコア４１の表裏に所望の配線パターンが形成されたとき、一般的には、各層のパターンや膜厚が異なるため、反りの要因となってしまう。本実施形態によれば、第１の密着層４２と第１の配線層４５の構成が異なることにより、ガラスコア４１に掛かるトータルの膜応力を調整し、反りを調整することが可能となる。具体的には第１の密着層４２の膜数を変更したり、さらに第１の密着層４２の各層の膜厚を変更するなどが可能である。

１１：絶縁樹脂層、１２：キャパシタの下電極、１３：キャパシタの誘電体層、１４：キャパシタの上電極、２１・２２：配線、２３：貫通穴、３０：配線基板、４１：ガラスコア、４２：第１の密着層、４３：絶縁樹脂層、４４：貫通穴、４５：第１の配線層、４６：接着層、４７：支持体、４８：第２の密着層、５０：第２の配線層、５１：誘電体層、５２：シード層、５３：ドライフィルムレジスト層、５４：キャパシタの上電極、５６：貫通穴、５７：導電シールド層、５８：モールド樹脂、６０：高周波部品

Claims

　第１面と、前記第１面と対向する第２面と、前記第１面から前記第２面まで貫通する貫通穴とを備えたガラス製のコア材と、
　前記第１面と前記貫通穴の内壁とに密着し、さらに前記貫通穴の前記第２面側の底部をふさぐようにして形成された第１の密着層と、
　前記第２面と、前記貫通穴の前記第２面側の底部をふさぐ第１の密着層に密着する第２の密着層と、
　前記第１の密着層に積層された第１の配線層と、
　前記第２の密着層に積層された第２の配線層と、を有し、
　前記第１の配線層の全面積をＡ、前記第１の配線層において銅が占める面積をＢとした場合、前記第１の配線層の残銅率Ｃは、Ｃ＝Ｂ／Ａ（％）で表され、
　Ｃ＝７０～１００％のときに、前記第１の密着層の素材のヤング率を、前記第１の配線層の素材のヤング率の０．１～０．８５倍とすることを特徴とする配線基板。
　前記第１の密着層は、Ｎｉ、Ｔｉ、Ｃｒの少なくとも１つを含み、前記第１の配線層は、Ｃｕを含むことを特徴とする請求項１に記載の配線基板。
　前記第１の密着層の一部及び前記第１の配線層が無電解めっきにより形成されたことを特徴とする請求項１または２に記載の配線基板。
　前記第１の配線層は、ダミー配線を有することを特徴とする請求項１～３のいずれか一項に記載の配線基板。