WO2024252536A1 - 信号検出回路 - Google Patents

信号検出回路 Download PDF

Info

Publication number
WO2024252536A1
WO2024252536A1 PCT/JP2023/021074 JP2023021074W WO2024252536A1 WO 2024252536 A1 WO2024252536 A1 WO 2024252536A1 JP 2023021074 W JP2023021074 W JP 2023021074W WO 2024252536 A1 WO2024252536 A1 WO 2024252536A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
unit
frequency
calculation unit
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2023/021074
Other languages
English (en)
French (fr)
Inventor
孝俊 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2024564630A priority Critical patent/JP7618116B1/ja
Priority to PCT/JP2023/021074 priority patent/WO2024252536A1/ja
Publication of WO2024252536A1 publication Critical patent/WO2024252536A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Definitions

  • This disclosure relates to a signal detection circuit.
  • Patent Document 1 requires information on both the I and Q signals to calculate the signal power, which requires a lot of processing such as multiplication and root calculations, and has the problem that the circuit size of the digital circuit tends to become large.
  • the present disclosure aims to solve the above problem by providing a signal detection circuit that can prevent the circuit size from becoming larger than before.
  • the signal detection circuit disclosed herein is characterized by comprising a frequency shift unit that shifts the frequency of an input signal from an analog-digital converter that converts an analog signal into a digital signal, and outputs the input signal so that the center frequency of the band of the input signal becomes the Nyquist frequency; a moving sum calculation unit that calculates the sum over a fixed period of time of the absolute values of the signal output from the frequency shift unit; and a signal detection unit that detects a specific signal contained in the input signal using the calculation result by the moving sum calculation unit.
  • signal detection is possible through processing using only either the I signal or the Q signal, making it possible to prevent the circuit size from becoming larger than in the past.
  • FIG. 1 is a block diagram showing a configuration of a signal detection circuit according to a first embodiment.
  • 4 is a diagram showing a frequency spectrum of a signal output from an A/D converter of the signal detection circuit according to the first embodiment.
  • 4 is a diagram showing a frequency spectrum of a signal output from a mixer of the signal detection circuit according to the first embodiment;
  • 4 is a diagram showing frequency spectra of an I signal and a Q signal output from a downsampling unit of the signal detection circuit according to the first embodiment;
  • 4 is a diagram showing a frequency spectrum of an I signal output from a downsampling unit of the signal detection circuit according to the first embodiment;
  • 4 is a diagram showing a time waveform of a signal output from an absolute value calculation unit of the signal detection circuit according to the first embodiment.
  • FIG. 4 is a diagram showing a time waveform of a signal output from a sum calculation unit of the signal detection circuit according to the first embodiment;
  • FIG. 4 is a diagram showing a time waveform of a signal output from a threshold value determination unit of the signal detection circuit according to the first embodiment;
  • Fig. 1 is a block diagram showing a configuration of a signal detection circuit 10 according to a first embodiment.
  • the signal detection circuit 10 according to the first embodiment includes an A/D converter 1, a Nyquist shift numerically controlled oscillator 2, a mixer 3, a frequency filter 4, a downsampling unit 5, an absolute value calculation unit 6, a delay holding unit 7, a sum calculation unit 8, and a threshold determination unit 9.
  • the A/D converter 1 which acts as an analog-to-digital converter, converts the input analog signal 101 into a digital signal 102 by sampling it at a specific sampling frequency that is set in advance.
  • the A/D converter 1 outputs the signal 102 to the mixer 3.
  • the Nyquist shift numerically controlled oscillator 2 which serves as a signal generator, generates a signal 201, which is a local signal for shifting the center frequency of the band of the signal 102 output from the A/D converter 1 to the Nyquist frequency of the signal sampled by the A/D converter 1.
  • the Nyquist shift numerically controlled oscillator 2 outputs the generated signal 201 to the mixer 3.
  • the mixer 3 shifts the frequency of the signal 102 by multiplying the signal 102, which is the input signal from the A/D converter 1, by the signal 201 output from the Nyquist shift numerical control oscillator 2.
  • the mixer 3 outputs the frequency-shifted signal 301 to the frequency filter 4.
  • the frequency filter 4 extracts only the signal band of the analog signal 101, which is a specific signal band, from the signal 301 output from the mixer 3.
  • the frequency filter 4 outputs the extracted signal 401.
  • the downsampling unit 5 performs sample decimation on the signal 401 output from the frequency filter 4 in accordance with the sampling frequency. In other words, the downsampling unit 5 performs downsampling on the signal of a specific band extracted by the frequency filter 4.
  • the downsampling unit 5 outputs the decimated signal 501 to the absolute value calculation unit 6.
  • the downsampling value according to the first embodiment is a value determined by the subsequent operating frequency, and any value can be adopted according to the principles of the configuration according to the present disclosure.
  • the frequency shift unit in the first embodiment is composed of the Nyquist shift numerically controlled oscillator 2, the mixer 3, the frequency filter 4, and the downsampling unit 5.
  • the absolute value calculation unit 6 calculates the absolute value of the I signal (I component) of the signal 501 output from the downsampling unit 5.
  • the absolute value calculation unit 6 may be configured to calculate the absolute value of either the I signal or the Q signal (Q component) of the signal 501 output from the downsampling unit 5.
  • the absolute value calculation unit 6 outputs the calculation result to the delay holding unit 7 as the signal 601.
  • the delay holding unit 7 holds samples (a fixed number of samples) of the signal 601 output from the absolute value calculation unit 6 for a fixed time.
  • the delay holding unit 7 outputs the signal of the samples held for the fixed time as the signal 701 to the sum calculation unit 8. Note that the time for which the delay holding unit according to the first embodiment holds the samples can be any time.
  • the sum calculation unit 8 calculates the sum of the signals 701 output from the delay holding unit 7.
  • the sum calculation unit 8 outputs the calculated signal 801 to the threshold determination unit 9.
  • the absolute value calculation unit 6, the delay holding unit 7, and the sum calculation unit 8 constitute the moving sum calculation unit in the first embodiment.
  • the threshold determination unit 9 which serves as a signal detection unit, compares the signal 801 output from the sum calculation unit 8 with a preset threshold, and determines whether or not the signal to be detected is included in the analog signal 101 based on the magnitude relationship between the signal 801 and the threshold. In other words, the signal 801 output from the sum calculation unit 8 is used to detect a specific signal included in the analog signal 101.
  • the threshold determination unit 9 outputs a signal 901 that is the result of the determination.
  • the signal detection circuit 10 will be described in detail with reference to Fig. 2 to Fig. 8.
  • the signal to be detected is a chirp signal with a frequency band of ⁇ f.
  • the downsampling value by the downsampling unit 5 is 1/2.
  • An input analog signal 101 is sampled by the A/D converter 1 at a preset sampling frequency fS , and converted into a digital signal 102.
  • FIG. 2 is a diagram showing the frequency spectrum of the signal 102 output from the A/D converter 1 of the signal detection circuit 10 according to the first embodiment.
  • the signal 102 output from the A/D converter 1 and a signal 201, which is an I signal output from the Nyquist shift numerically controlled oscillator 2 are multiplied by the mixer 3 and output as a signal 301.
  • the Nyquist shift numerically controlled oscillator 2 according to the first embodiment shifts the center frequency of the band of the signal 102 to f S /4.
  • Fig. 3 is a diagram showing the frequency spectrum of the signal 301 output from the mixer 3 of the signal detection circuit 10 according to the first embodiment. After the desired signal is extracted from the signal 301 output from the mixer 3 by the frequency filter 4, the signal is downsampled by the downsampling unit 5 and output as the signal 501.
  • FIG. 4 is a diagram showing the frequency spectrum of the signal 501 output from the downsampling unit 5 of the signal detection circuit 10 according to the first embodiment.
  • the downsampling unit 5 according to the first embodiment performs a process of thinning the signal 401 output from the frequency filter 4 by 1/2 (a process of thinning out one point for every two points). As a result, the Nyquist band becomes 1/2.
  • FIG. 5 is a diagram showing the frequency spectrum of the I component of the signal 501 output from the downsampling unit 5 of the signal detection circuit 10 according to the first embodiment.
  • the downsampling unit 5 extracts only the I component (or Q component) as the output signal 501.
  • the signal 501 output from the downsampling unit 5 is input to the absolute value calculation unit 6.
  • the absolute value calculation unit 6 calculates the absolute value of the signal 501 and outputs the calculation result, signal 601.
  • FIG. 6 is a diagram showing the time waveform of signal 601 output from absolute value calculation unit 6 of signal detection circuit 10 according to embodiment 1.
  • Signal 601 output from absolute value calculation unit 6 is held for a certain period of time A by delay holding unit 7 before being output.
  • Sum calculation unit 8 calculates the sum of the values of signal 701 output from delay holding unit 7, and outputs the calculation result as signal 801.
  • FIG. 7 is a diagram showing the time waveform of signal 801 output from sum calculation unit 8 of signal detection circuit 10 according to embodiment 1.
  • Threshold determination unit 9 performs threshold determination using the value of signal 801 output from sum calculation unit 8.
  • Threshold determination unit 9 outputs, as an output signal (signal 901 which is the result of threshold determination), 1 if the value of signal 801 exceeds the threshold, and 0 if it is below the threshold.
  • signal 901 which is the result of threshold determination
  • even for just the I signal always exceeds the threshold (having a certain magnitude), making it detectable as a signal.
  • FIG. 8 is a diagram showing the time waveform of a signal 901 output from the threshold determination unit 9 of the signal detection circuit 10 according to the first embodiment.
  • FIG. 8 shows a case where the value of the signal 801 exceeds the threshold, in other words, a case where it is always determined that a signal is present.
  • the signal to be detected is a very slow signal ( ⁇ fS ) when it is near the baseband.
  • ⁇ fS very slow signal
  • the signal detection circuit 10 is capable of detecting a signal by processing using only either the I signal or the Q signal, without using the band near the baseband, whereas the conventional technology requires both I and Q signal components. This also makes it possible to reduce the number of multiplication circuits compared to the conventional technology, thereby preventing the circuit size from increasing. Furthermore, by preventing the circuit size from increasing, the circuit delay can be reduced.
  • the new signal detection circuit disclosed herein can be used, for example, to detect a specific signal contained in an analog signal.
  • A/D converter analog-to-digital converter
  • Numerical control oscillator for Nyquist shift frequency shift section, signal generation section
  • Mixer frequency shift section
  • Frequency filter frequency shift section
  • Downsampling section frequency shift section
  • Absolute value calculation section moving sum calculation section
  • Delay holding section moving sum calculation section
  • Sum calculation section moving sum calculation section
  • Threshold determination section signal detection section

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

信号検出回路（１０）は、アナログ信号をデジタル信号に変換するアナログデジタル変換器（１）からの入力信号の、帯域の中心周波数がナイキスト周波数になるように、入力信号の周波数をシフトさせて出力する周波数シフト部（２，３，４，５）と、周波数シフト部から出力された信号の絶対値の、一定時間の和を計算する移動和計算部（６，７，８）と、移動和計算部による計算結果を用いて、入力信号に含まれる特定の信号を検出する信号検出部（９）と、を備えた。

Description

信号検出回路
　本開示は、信号検出回路に関する。
　従来、入力電気信号の有無を検出するデジタル回路として、処理レートに合わせて周波数シフト及びダウンサンプリングを行った後、想定信号帯域の中心周波数をベースバンドに周波数シフトしてＩ、Ｑ信号に変換し、パワー√（Ｉ＾２＋Ｑ＾２）の時間変化を計算し、閾値との大小関係と比較することで信号の有無を判定する方法が開示されている（特許文献１参照）。
米国特許第０９４５０５９８号明細書
　しかしながら、特許文献１に記載された方法は、信号のパワーを計算するためにＩ，Ｑ信号両方の情報が必要となるため、乗算やルート計算などの処理が多く必要となり、デジタル回路の回路規模が大きくなりやすいという課題がある。
　本開示は、上記課題を解決するものであって、従来よりも回路規模が大きくなることを抑制することができる信号検出回路を提供することを目的とする。
　本開示に係る信号検出回路は、アナログ信号をデジタル信号に変換するアナログデジタル変換器からの入力信号の、帯域の中心周波数がナイキスト周波数になるように、入力信号の周波数をシフトさせて出力する周波数シフト部と、周波数シフト部から出力された信号の絶対値の、一定時間の和を計算する移動和計算部と、移動和計算部による計算結果を用いて、入力信号に含まれる特定の信号を検出する信号検出部と、を備えたことを特徴とする。
　本開示によれば、Ｉ信号及びＱ信号のいずれか一方の信号のみを用いた処理によって信号の検出が可能になるので、従来よりも回路規模が大きくなることを抑制することができる。
実施の形態１に係る信号検出回路の構成を示すブロック図。 実施の形態１に係る信号検出回路のＡ／Ｄコンバータから出力された信号の周波数スペクトルを示す図。 実施の形態１に係る信号検出回路のミキサから出力された信号の周波数スペクトルを示す図。 実施の形態１に係る信号検出回路のダウンサンプリング部から出力されたＩ信号及びＱ信号の周波数スペクトルを示す図。 実施の形態１に係る信号検出回路のダウンサンプリング部から出力されたＩ信号の周波数スペクトルを示す図。 実施の形態１に係る信号検出回路の絶対値計算部から出力された信号の時間波形を示す図。 実施の形態１に係る信号検出回路の和計算部から出力された信号の時間波形を示す図。 実施の形態１に係る信号検出回路の閾値判定部から出力された信号の時間波形を示す図。
　以下、本開示に係る実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
　まず、図１を参照して、実施の形態１に係る信号検出回路の概略構成について説明する。図１は、実施の形態１に係る信号検出回路１０の構成を示すブロック図である。図１に示すように、実施の形態１に係る信号検出回路１０は、Ａ／Ｄコンバータ１と、ナイキストシフト用数値制御発信器２と、ミキサ３と、周波数フィルタ４と、ダウンサンプリング部５と、絶対値計算部６と、遅延保持部７と、和計算部８と、閾値判定部９と、を備えている。
　アナログデジタル変換器としてのＡ／Ｄコンバータ１は、入力されたアナログ信号１０１を、予め設定されている特定のサンプリング周波数でサンプリングすることで、デジタル信号である信号１０２に変換する。Ａ／Ｄコンバータ１は、信号１０２をミキサ３へ出力する。
　信号生成部としてのナイキストシフト用数値制御発信器２は、Ａ／Ｄコンバータ１から出力された信号１０２の帯域の中心周波数を、Ａ／Ｄコンバータ１によるサンプリング後の信号のナイキスト周波数にシフトするための局所信号である信号２０１を生成する。ナイキストシフト用数値制御発信器２は、生成した信号２０１をミキサ３へ出力する。
　ミキサ３は、Ａ／Ｄコンバータ１からの入力信号である信号１０２と、ナイキストシフト用数値制御発信器２から出力された信号２０１を乗算することで、信号１０２の周波数をシフトさせる。ミキサ３は、周波数がシフトされた信号３０１を周波数フィルタ４へ出力する。
　周波数フィルタ４は、ミキサ３から出力された信号３０１から、特定の信号帯域であるアナログ信号１０１の信号帯域のみを切り出す。周波数フィルタ４は、切り出した信号４０１を出力する。
　ダウンサンプリング部５は、周波数フィルタ４から出力された信号４０１に対して、上記サンプリング周波数に合わせてサンプルの間引きを行う。言い換えると、ダウンサンプリング部５は、周波数フィルタ４によって切り出された特定の帯域の信号に対してダウンサンプリングを行う。ダウンサンプリング部５は、間引きを行った信号５０１を絶対値計算部６へ出力する。なお、実施の形態１に係るダウンサンプリングの値は、その後の動作周波数で決まる値であり、本開示に係る構成の原理上、任意の値を採用可能である。
　また、ナイキストシフト用数値制御発信器２、ミキサ３、周波数フィルタ４及びダウンサンプリング部５によって、実施の形態１における周波数シフト部が構成されている。
　絶対値計算部６は、ダウンサンプリング部５から出力された信号５０１のＩ信号（Ｉ成分）の絶対値を計算する。なお、絶対値計算部６は、ダウンサンプリング部５から出力された信号５０１のＩ信号及びＱ信号（Ｑ成分）のいずれか一方の絶対値を計算するように構成されていればよい。絶対値計算部６は、計算結果を信号６０１として遅延保持部７へ出力する。
　遅延保持部７は、絶対値計算部６から出力された信号６０１の一定時間のサンプル（一定数のサンプル）を保持する。遅延保持部７は、保持した一定時間保持したサンプルの信号を信号７０１として和計算部８へ出力する。なお、実施の形態１に係る遅延保持部がサンプルを保持する時間は、任意の時間を採用可能である。
　和計算部８は、遅延保持部７から出力された信号７０１の和を計算する。和計算部８は、計算結果の信号８０１を閾値判定部９へ出力する。
　なお、絶対値計算部６、遅延保持部７及び和計算部８によって、実施の形態１における移動和計算部が構成されている。
　信号検出部としての閾値判定部９は、和計算部８から出力された信号８０１と、予め設定されている閾値と、を比較し、信号８０１と当該閾値との大小関係に基づいて、検出対象としての信号がアナログ信号１０１に含まれているか否かを判定する。言い換えると、和計算部８から出力された信号８０１を用いて、アナログ信号１０１に含まれる特定の信号を検出する。閾値判定部９は、判定結果である信号９０１を出力する。
　次に、図２乃至図８を参照して、信号検出回路１０の動作の詳細について説明する。なお、以下の説明では、検出対象としての信号は、周波数帯域がΔｆであるチャープ信号であるものとする。また、ダウンサンプリング部５によるダウンサンプリングの値は、１／２であるものとする。入力されたアナログ信号１０１は、Ａ／Ｄコンバータ１によって、予め設定されているサンプリング周波数ｆＳでサンプリングされることで、デジタル信号である信号１０２に変換される。
　図２は、実施の形態１に係る信号検出回路１０のＡ／Ｄコンバータ１から出力された信号１０２の周波数スペクトルを示す図である。Ａ／Ｄコンバータ１から出力された信号１０２と、ナイキストシフト用数値制御発信器２から出力されたＩ信号である信号２０１と、は、ミキサ３によって乗算されて信号３０１として出力される。ここで、従来方式では、帯域の中心周波数をベースバンドにシフトさせるような乗算を行っていたのに対し、実施の形態１に係るナイキストシフト用数値制御発信器２は、信号１０２の帯域の中心周波数をｆＳ／４にシフトさせている。
　図３は、実施の形態１に係る信号検出回路１０のミキサ３から出力された信号３０１の周波数スペクトルを示す図である。ミキサ３から出力された信号３０１は、周波数フィルタ４によって所望の信号が切り出された後、ダウンサンプリング部５によって、ダウンサンプリングされて信号５０１として出力される。
　図４は、実施の形態１に係る信号検出回路１０のダウンサンプリング部５から出力された信号５０１の周波数スペクトルを示す図である。実施の形態１に係るダウンサンプリング部５は、周波数フィルタ４から出力された信号４０１を１／２に間引く処理（２点に１点を間引く処理）を行っている。この結果、ナイキスト帯域は、１／２となる。
　図５は、実施の形態１に係る信号検出回路１０のダウンサンプリング部５から出力された信号５０１のＩ成分の周波数スペクトルを示す図である。ダウンサンプリング部５は、出力信号として、Ｉ成分（またはＱ成分）のみを信号５０１として抽出している。
　ダウンサンプリング部５から出力された信号５０１は、絶対値計算部６に入力される。絶対値計算部６は、信号５０１の絶対値を計算し、計算結果である信号６０１を出力する。
　図６は、実施の形態１に係る信号検出回路１０の絶対値計算部６から出力された信号６０１の時間波形を示す図である。絶対値計算部６から出力された信号６０１は、遅延保持部７によって一定時間Ａ保持されてから出力される。和計算部８は、遅延保持部７から出力された信号７０１の値の和を計算し、計算結果を信号８０１として出力する。
　図７は、実施の形態１に係る信号検出回路１０の和計算部８から出力された信号８０１の時間波形を示す図である。閾値判定部９は、和計算部８から出力された信号８０１の値を用いて閾値判定を行う。閾値判定部９は、出力信号（閾値判定結果である信号９０１）として、信号８０１の値が閾値を超えていれば１を、下回っていれば０を出力するものとする。高周波の信号であることにより、Ｉ信号だけでも絶対値｜Ｉ｜の一定サンプル数の移動和が、常に（ある程度の大きさを持ち）閾値を超え、信号として検出可能となる。
　図８は、実施の形態１に係る信号検出回路１０の閾値判定部９から出力された信号９０１の時間波形を示す図である。図８は、信号８０１の値が閾値を超えていた場合、言い換えると、常に信号ありと判定された場合の信号９０１を示している。
　仮に、以上の実施の形態１の処理を従来方式に適用した場合、検出対象としての信号がベースバンド付近であった場合は、非常に低速な（≪ｆＳ）信号となることが想定される。この場合、時間波形において振幅が小さい時間が続く範囲では、一定時間の和を取ったとしても値が非常に小さくなり、閾値判定において閾値を超えず信号を検出できない場合がある。
　一方、実施の形態１の信号検出回路１０は、図２乃至図５に示す通り、信号１、信号２共にｆＮ－Δｆ／２＜ｆ＜ｆＮの範囲に周波数成分を持つため、ベースバンド付近を避けることができる（ｆＮ＝ｆＳ／２）。その結果、時間波形において振幅が小さい時間が続くことはなく、一定時間の和が常に閾値を超え、信号を検出できることが期待される。
　このように構成されて、実施の形態１に係る信号検出回路１０は、従来技術においてＩ、Ｑ両方の信号成分を必要としていたのに対し、ベースバンド付近の帯域を利用せずにＩ信号及びＱ信号のいずれか一方のみを用いた処理によって信号の検出が可能となる。また、これによって、従来技術に比べて乗算回路を減らすことができるため、回路規模が大きくなることを抑制することができる。また、回路規模が大きくなることを抑制することで、回路遅延を小さくすることができる。
　なお、本開示は、実施の形態の任意の構成要素の変形、組合せ若しくは実施の形態の任意の構成要素の省略が可能である。
　本開示に係る新号検出回路は、例えば、アナログ信号に含まれる特定の信号を検出することに利用することができる。
　１　Ａ／Ｄコンバータ（アナログデジタル変換器）、２　ナイキストシフト用数値制御発信器（（周波数シフト部、信号生成部）、３　ミキサ（周波数シフト部）、４　周波数フィルタ（周波数シフト部）、５　ダウンサンプリング部（周波数シフト部）、６　絶対値計算部（移動和計算部）、７　遅延保持部（移動和計算部）、８　和計算部（移動和計算部）、９　閾値判定部（信号検出部）、１０　信号検出回路。

Claims (4)

  1. 　アナログ信号をデジタル信号に変換するアナログデジタル変換器からの入力信号の、帯域の中心周波数がナイキスト周波数になるように、前記入力信号の周波数をシフトさせて出力する周波数シフト部と、
    　前記周波数シフト部から出力された信号の絶対値の、一定時間の和を計算する移動和計算部と、
    　前記移動和計算部による計算結果を用いて、前記入力信号に含まれる特定の信号を検出する信号検出部と、を備えた
    　ことを特徴とする信号検出回路。
  2. 　前記周波数シフト部は、
    　前記入力信号と乗算されることによって、前記入力信号の帯域の中心周波数をナイキスト周波数へシフトさせるための信号を生成する信号生成部と、
    　帯域の中心周波数がナイキスト周波数へシフトされた前記入力信号の特定の帯域の信号を切り出す周波数フィルタと、
    　前記周波数フィルタによって切り出された特定の帯域の信号に対してダウンサンプリングを行うダウンサンプリング部と、を有する
    　ことを特徴とする請求項１記載の信号検出回路。
  3. 　前記移動和計算部は、
    　前記周波数シフト部から出力された信号のＩ成分及びＱ成分のいずれか一方の信号の絶対値を計算する絶対値計算部と、
    　前記絶対値計算部による計算結果の一定時間の信号を保持する遅延保持部と、
    　前記遅延保持部によって保持された一定時間の信号の和を計算する和計算部と、
    　前記和計算部による計算結果と、予め設定された閾値と、を比較することによって、前記入力信号に含まれる特定の信号を検出する閾値判定部と、を有する
    　ことを特徴とする請求項１又は２記載の信号検出回路。
  4. 　前記アナログデジタル変換器を備えた
    　ことを特徴とする請求項１乃至３のいずれか１項記載の信号検出回路。
PCT/JP2023/021074 2023-06-07 2023-06-07 信号検出回路 Pending WO2024252536A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024564630A JP7618116B1 (ja) 2023-06-07 2023-06-07 信号検出回路
PCT/JP2023/021074 WO2024252536A1 (ja) 2023-06-07 2023-06-07 信号検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/021074 WO2024252536A1 (ja) 2023-06-07 2023-06-07 信号検出回路

Publications (1)

Publication Number Publication Date
WO2024252536A1 true WO2024252536A1 (ja) 2024-12-12

Family

ID=93795446

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/021074 Pending WO2024252536A1 (ja) 2023-06-07 2023-06-07 信号検出回路

Country Status (2)

Country Link
JP (1) JP7618116B1 (ja)
WO (1) WO2024252536A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193843U (ja) * 1987-12-14 1989-06-20
JP2008022355A (ja) * 2006-07-13 2008-01-31 Pioneer Electronic Corp 信号検出装置及び信号検出方法
JP2009517969A (ja) * 2005-12-01 2009-04-30 トムソン ライセンシング 受信機において周波数オフセットを判別する方法および装置
WO2012014876A1 (ja) * 2010-07-27 2012-02-02 日本電気株式会社 信号検出装置、その制御方法、プログラム及び無線通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193843U (ja) * 1987-12-14 1989-06-20
JP2009517969A (ja) * 2005-12-01 2009-04-30 トムソン ライセンシング 受信機において周波数オフセットを判別する方法および装置
JP2008022355A (ja) * 2006-07-13 2008-01-31 Pioneer Electronic Corp 信号検出装置及び信号検出方法
WO2012014876A1 (ja) * 2010-07-27 2012-02-02 日本電気株式会社 信号検出装置、その制御方法、プログラム及び無線通信装置

Also Published As

Publication number Publication date
JPWO2024252536A1 (ja) 2024-12-12
JP7618116B1 (ja) 2025-01-20

Similar Documents

Publication Publication Date Title
JP5631628B2 (ja) プラズマｒｆ源測定用マルチレート処理
JP7618116B1 (ja) 信号検出回路
JP2007288463A (ja) 特性取得装置、方法およびプログラム
US5966405A (en) Frequency deviation measuring device
JPH056177A (ja) 倍音発生器
JP2001264370A (ja) 周波数測定装置
US6229471B1 (en) Method for detecting a pulse-usable system
JP3842586B2 (ja) アナログ信号をデジタル形式に変換する方法およびアナログ／デジタルコンバータ（ａ／ｄ）システム
CN110940857A (zh) 一种频谱参数检测方法
JP2005274320A (ja) 信号処理方法および信号処理装置
JP4385931B2 (ja) 直流電流検出装置
US4667198A (en) Apparatus for measuring quantity of AC electricity
JP2005214932A (ja) 信号処理装置、この信号処理装置を用いた電圧測定装置及び電流測定装置
JPH0552883A (ja) 周波数検出器
CN102648510A (zh) 具有宽动态范围的质谱仪
US7038605B2 (en) Apparatus and method for measuring noise, and recording medium
JP2014212616A (ja) Ｐｗｍ制御装置
KR100547770B1 (ko) 디지털 수신기의 심볼동기 록 검출 장치 및 그 방법
JP4084934B2 (ja) 周波数分析装置
JP6265870B2 (ja) デジタル保護リレー装置
JP4643350B2 (ja) 歪みセンサ信号処理装置
KR200187185Y1 (ko) 모뎀
JPH02294120A (ja) デジタル信号のｄｃオフセット除去回路
JP4053689B2 (ja) Ｆｍ復調器
JPH07229931A (ja) インパルス検出回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2024564630

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23940641

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE