WO2024257519A1 - 電子部品モジュール - Google Patents

電子部品モジュール Download PDF

Info

Publication number
WO2024257519A1
WO2024257519A1 PCT/JP2024/017397 JP2024017397W WO2024257519A1 WO 2024257519 A1 WO2024257519 A1 WO 2024257519A1 JP 2024017397 W JP2024017397 W JP 2024017397W WO 2024257519 A1 WO2024257519 A1 WO 2024257519A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring layer
electronic component
electric circuit
filter
component module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/017397
Other languages
English (en)
French (fr)
Inventor
明己 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202480038738.9A priority Critical patent/CN121312261A/zh
Publication of WO2024257519A1 publication Critical patent/WO2024257519A1/ja
Priority to US19/400,101 priority patent/US20260082952A1/en
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/501—Inductive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • This disclosure relates to an electronic component module.
  • An electronic component module comprises a substrate with wiring on its surface, and a number of electronic components mounted on the surface of the substrate.
  • the electronic component module of the patent document below has holes formed on the surface of the substrate.
  • the holes house electronic components (semiconductor bare chips). In other words, the electronic components do not protrude from the surface of the substrate. This makes it possible to make the electronic component module thinner (smaller).
  • the size of the electronic components is limited to those that can be accommodated in the holes. For these reasons, there is a need for the development of electronic component modules that can be made smaller even if the electronic components are larger than the holes.
  • This disclosure has been made in consideration of the above, and aims to provide an electronic component module that can be made smaller.
  • the electronic component module of the present disclosure comprises an electronic component and a multilayer wiring board arranged in a first direction relative to the electronic component, with a surface facing a second direction opposite to the first direction serving as a placement surface for placing the electronic component.
  • the multilayer wiring board has a plurality of wiring layers and a plurality of insulating layers arranged alternately in the first direction.
  • a hole is provided in the placement surface.
  • the plurality of wiring layers include a surface wiring layer that constitutes the placement surface and a bottom wiring layer that constitutes the bottom surface of the hole.
  • the electronic component has an electric circuit, an outer portion that contains the electric circuit and forms the outer shape of the electronic component, and electrodes provided on the outer surface of the outer portion that connect the electric circuit and the wiring layer.
  • the outer part has an outer part main body arranged on the surface wiring layer, a first opposing surface which is the surface of the outer part main body in the first direction and faces the surface wiring layer, a protrusion which protrudes from the outer part main body in the first direction and is arranged in the hole, and a second opposing surface which is the end surface of the protrusion in the first direction and faces the bottom wiring layer.
  • the electrode has a first electrode which is provided on the first opposing surface and connects to the surface wiring layer, and a second electrode which is provided on the second opposing surface and connects to the bottom wiring layer.
  • the electronic component module disclosed herein is miniaturized.
  • FIG. 1 is a plan view of an electronic component module according to a first embodiment.
  • FIG. 2 is a schematic diagram of a cross section taken along line II-II in FIG.
  • FIG. 3 is a schematic diagram of a cross section taken along line III-III in FIG.
  • FIG. 4 is a plan view of the multilayer wiring board according to the first embodiment viewed from a second direction.
  • FIG. 5 is a plan view of the filter device (electronic component) of the first embodiment as viewed from a first direction.
  • FIG. 6 is a cross-sectional view of the electronic component module of the second embodiment taken along an imaginary plane extending in the stacking direction and the arrangement direction.
  • FIG. 7 is a view of an electronic component according to a modified example, viewed from a direction opposing the second opposing surface.
  • First Embodiment 1 is a plan view of an electronic component module according to a first embodiment.
  • the electronic component module 100 according to the first embodiment includes a multilayer wiring substrate 1 and two electronic components 40.
  • the two electronic components 40 are an integrated circuit 41 and a filter device 42.
  • the integrated circuit 41 and the filter device 42 are disposed on the same plane (surface 2) of the multilayer wiring substrate 1.
  • the direction parallel to the surface 2 is referred to as the planar direction.
  • the direction in which the integrated circuit 41 and the filter device 42 are lined up is referred to as the arrangement direction.
  • the direction in which the filter device 42 is arranged as viewed from the integrated circuit 41 is referred to as the first arrangement direction Y1
  • the opposite direction is referred to as the second arrangement direction Y2.
  • the direction that intersects with the arrangement direction is referred to as the width direction Z.
  • FIG. 2 is a schematic diagram of a cross section taken along line II-II in FIG. 1.
  • FIG. 3 is a schematic diagram of a cross section taken along line III-III in FIG. 1.
  • the multilayer wiring board 1 has multiple wiring layers 10 and multiple insulating layers 20 stacked alternately. Note that in FIGS. 2 and 3, the cross sections of the wiring layers 10 and insulating layers 20 are actually discontinuous in the planar direction, but are shown as continuous in the planar direction to make the structure of the multilayer wiring board 1 easier to understand.
  • the direction in which the wiring layer 10 and the insulating layer 20 are stacked is referred to as the stacking direction.
  • the direction in which the multilayer wiring board 1 is arranged as viewed from the filter device 42 is referred to as the first direction X1
  • the direction opposite to the first direction is referred to as the second direction X2.
  • the multilayer wiring board 1 has a front surface 2 facing the second direction X2 and a back surface 3 facing the first direction X1.
  • Electronic components 40 are arranged on the front surface 2.
  • No electronic components are arranged on the back surface 3.
  • the multiple wiring layers 10 have a first wiring layer 11, a second wiring layer 12, a third wiring layer 13, and a fourth wiring layer 14.
  • the multiple insulating layers 20 have a first insulating layer 21, a second insulating layer 22, a third insulating layer 23, and a fourth insulating layer 24.
  • the first wiring layer 11 is the arrangement layer in which the electronic components 40 are arranged, and constitutes the front surface 2.
  • the fourth insulating layer 24 constitutes the back surface 3.
  • a hole 30 is provided on the surface 2 of the multilayer wiring board 1. As shown in FIG. 3, the depth L1 of the hole 30 is smaller than the thickness L2 of the multilayer wiring board 1 in the stacking direction. In other words, the hole 30 does not penetrate the multilayer wiring board 1.
  • the first wiring layer (surface wiring layer) 11, the first insulating layer 21, the second wiring layer 12, and the second insulating layer 22 are each partially penetrated by the hole 30.
  • the third wiring layer (bottom wiring layer) 13 forms the bottom surface 31 of the hole 30.
  • FIG. 4 is a plan view of the multilayer wiring board of the first embodiment viewed from the second direction. As shown in FIG. 4, when viewed from the second direction X2, the holes 30 are formed in a rectangular shape and are longer in the width direction Z than in the arrangement direction.
  • the first wiring layer 11 has an end 11a of the first wiring, an end 11b of the second wiring, and ends 11c and 11d of two ground wirings, which are arranged around the edge of the hole 30.
  • the third wiring layer 13 has an end 13a of the third wiring, an end 13b of the fourth wiring, and ends 13c and 13d of two ground wirings, which are arranged on the bottom surface 31.
  • the filter device 42 is a device that applies band limiting to an input electrical signal. As shown in FIG. 2, the filter device 42 has an electrical circuit 43, an outer portion 50 that contains the electrical circuit 43, and an electrode 60 provided on the outer surface of the outer portion 50. As shown in FIG. 3, the height (size in the stacking direction) L3 of the filter device 42 is greater than the depth L1 of the hole 30 (see FIG. 3) (L3>L1). In other words, the filter device 42 is greater than the hole 30. Note that the electrical circuit 43 is omitted in FIG. 3.
  • the electric circuit 43 includes a first LC filter (first electric circuit) 44 and a second LC filter (second electric circuit) 45. Therefore, the filter device 42 of this embodiment has two functions. In other words, it is a device that combines two filter devices into one (integrated). Note that the first LC filter 44 and the second LC filter 45 of this embodiment have different pass bands. However, the present disclosure may also be such that the first LC filter 44 and the second LC filter 45 have the same pass band.
  • the outer portion 50 includes an outer portion main body 51 and a protruding portion 52 that protrudes from the outer portion main body 51 in the first direction X1.
  • the outer portion 50 is formed of a resin material. Therefore, the outer portion main body 51 and the protruding portion 52 are integrated and inseparable. Furthermore, the outer portion main body 51 and the protruding portion 52 are each formed into a cube. Note that the present disclosure may also be directed to the outer portion 50 of a ceramic package.
  • the outer part body 51 is disposed on the surface 2 (first wiring layer 11).
  • the outer part body 51 has a first opposing surface 53 facing the first direction X1.
  • the first opposing surface 53 faces the surface 2 (first wiring layer 11).
  • the protrusion 52 is housed in the hole 30.
  • the end face of the protrusion 52 in the first direction X1 forms a second opposing surface 54 that faces the bottom surface 31 (third wiring layer 13) of the hole 30.
  • the first LC filter 44 is disposed inside the external body 51, and the second LC filter 45 is disposed inside the protruding portion 52, but the present disclosure is not limited to this.
  • the first LC filter 44 may be disposed across the external body 51 and the protruding portion 52, and there is no particular restriction on the position of the electrical circuit disposed inside the external body 50.
  • FIG. 5 is a plan view of the filter device (electronic component) of the first embodiment viewed from a first direction.
  • the protrusion 52 is disposed in the center of the first opposing surface 53. Therefore, the first opposing surface 53 has a rectangular frame shape (annular).
  • the second opposing surface 54 has a rectangular shape.
  • the electrode 60 has a first electrode 61 provided on the first opposing surface 53 and a second electrode 62 provided on the second opposing surface 54.
  • the first electrode 61 is an electrode for connecting the first LC filter 44 and the first wiring layer (surface wiring layer) 11.
  • the first electrode 61 is joined to the first wiring layer 11 via solder 70 (see Figures 2 and 3).
  • the first electrode 61 has an input electrode 61a (see Figure 3) joined to the end 11a, an output electrode 61b (see Figure 3) joined to the end 11b, and two ground electrodes 61c, 61d (see Figure 2) joined to the ends 11c, 11d.
  • the second electrode 62 is an electrode for connecting the second LC filter 45 and the third wiring layer (bottom wiring layer) 13.
  • the second electrode 62 is joined to the third wiring layer 13 via solder 70 (see Figures 2 and 3).
  • the second electrode 62 has an input electrode 62a (see Figure 3) joined to the end 31a, an output electrode 62b (see Figure 3) joined to the end 31b, and two ground electrodes 62c, 62d (see Figure 2) joined to the ends 31c, 31d.
  • a portion of the electronic component 40 (filter device 42) is accommodated in the hole 30. This reduces the amount of protrusion L4 (see FIG. 3) of the electronic component 40 (filter device 42) protruding from the surface 2 in the second direction X2. In other words, even if the electronic component 40 (filter device 42) is larger than the hole 30, the electronic component module 100 is made smaller.
  • the filter device 42 has two functions (first LC filter 44 and second LC filter 45). If two components (an electronic component having the first LC filter 44 and an electronic component having the second LC filter 45) were provided, this would result in an increase in the number of components. Furthermore, two components would be placed on the surface 2, and the area of the surface 2 that the components occupy would become larger. For the above reasons, in this embodiment, an increase in the number of components is avoided. Furthermore, the area of the surface 2 that the filter device 42 occupies is reduced. This makes it possible to miniaturize the electronic component module 100 in the planar direction.
  • Second Embodiment 6 is a cross-sectional view of the electronic component module of the second embodiment cut by a virtual plane extending in the stacking direction and the arrangement direction.
  • the electronic component module 100A of the second embodiment is common to the first embodiment in that the first wiring layer (surface wiring layer) 11 of the multilayer wiring board 1A has a hole 30A formed therein, and the third wiring layer 13 forms the bottom surface 31A.
  • the filter device 42 is common to the first embodiment in that the outer body 51 is disposed on the first wiring layer 11, and the protrusion 52 is disposed in the hole 30A.
  • the filter device 42 is common to the first embodiment in that the first electrode 61 is connected to the first wiring layer (surface wiring layer) 11, and the second electrode 62 is connected to the third wiring layer (bottom wiring layer) 13.
  • the multilayer wiring board 1A of the second embodiment differs from the multilayer wiring board 1 of the first embodiment in that it does not include a fourth insulating layer 24.
  • the fourth wiring layer 14 is disposed furthest in the first direction X1 among the multiple wiring layers 10, and serves as a back wiring layer that constitutes the back surface 3 of the multilayer wiring board 1A.
  • the integrated circuit 41 of the second embodiment differs from the first embodiment in that it is disposed in the fourth wiring layer 14 (back wiring layer).
  • the electronic component module 100A of the second embodiment the amount of protrusion of the filter device 42 from the surface 2 in the second direction X2 is reduced.
  • the electronic component module 100A can be made smaller.
  • the present disclosure is not limited to the examples shown in the embodiment.
  • there are two electronic components 40 but the present disclosure may include one or more electronic components 40.
  • first electrodes 61 connected to the first LC filter (first electric circuit) 44 are provided on the first opposing surface 53.
  • the first electrodes 61 may be distributed and arranged between the first opposing surface 53 and the second opposing surface 54.
  • the second electrodes 62 may be distributed and arranged between the first opposing surface 53 and the second opposing surface 54.
  • the electronic component 40 of this embodiment is exemplified as a filter device 42 having two functions (two electrical circuits), the present disclosure may be directed to an electronic component having one function, or an electronic component having three or more functions.
  • the electronic component 40 has one function (electrical circuit)
  • the multiple electrodes connected to the one electrical circuit are distributed and arranged on the first opposing surface 53 and the second opposing surface 54.
  • FIG. 7 is a view of an electronic component according to a modified example viewed from a direction opposite to the second opposing surface.
  • the outer portion main body 51 in the embodiment is larger than the protrusion 52, but the present disclosure is not limited to this.
  • the outer portion 50B may have a larger protrusion 52B than the outer portion main body 51B in terms of size in the arrangement direction (first arrangement direction Y1 and second arrangement direction Y2).
  • the present disclosure does not particularly care about the size of the outer portion main body and the protrusion.
  • outer portion main body 51 and the protrusion 52 in the embodiment have a rectangular shape when viewed from the stacking direction, but the outer portion main body and the protrusion of the present disclosure may be formed into a polygonal shape such as a triangle, or a circle when viewed from the stacking direction.
  • the present disclosure may also be implemented in the following combinations: (1) Electronic components, a multilayer wiring board disposed in a first direction with respect to the electronic components, the multilayer wiring board having a surface in a second direction opposite to the first direction that serves as a placement surface for placing the electronic components; Equipped with the multilayer wiring board has a plurality of wiring layers and a plurality of insulating layers alternately arranged in the first direction, The placement surface is provided with a hole, The wiring layers include a surface wiring layer constituting the placement surface; a bottom wiring layer that forms a bottom surface of the hole; having
  • the electronic component includes: An electric circuit; an outer portion that contains the electric circuit and defines the outer shape of the electronic component; an electrode provided on an outer surface of the outer portion and connecting the electric circuit and the wiring layer; having The outer shape portion is an outer portion main body disposed on the surface wiring layer; a first opposing surface that is a surface of the outer portion main body in the first direction and that is opposed to the surface wiring layer; a protrusion protruding from
  • the first electric circuit is a first LC filter; the second electric circuit is a second LC filter; The electronic component module according to (2), wherein the first LC filter and the second LC filter have different passbands.
  • the first electric circuit is a first LC filter; the second electric circuit is a second LC filter; The electronic component module according to (2), wherein the first LC filter and the second LC filter have the same pass band.
  • the outer portion is formed of a resin material, The electronic component module according to any one of (1) to (4), wherein the external main body portion and the protrusion portion are integrated. (6) The electronic component module according to any one of (1) to (5), further comprising an integrated circuit disposed on the surface wiring layer.
  • the wiring layers include a back surface wiring layer that is disposed furthest in the first direction among the wiring layers and that configures a back surface of the multilayer wiring board;
  • the electronic component module according to any one of (1) to (5), further comprising an integrated circuit disposed on the back surface wiring layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

電子部品モジュールは、電子部品と多層配線基板を備える。多層配線基板は、複数の配線層と複数の絶縁層を有する。配置面に穴が設けられる。複数の配線層は、配置面を構成する表面配線層と、穴の底面を構成する底面配線層と、を有する。電子部品は、電気回路と、電子部品の外形を成す外形部と、電気回路と配線層とを接続する電極と、を有する。外形部は、表面配線層に配置される外形部本体と、表面配線層と対向する第１対向面と、穴に配置される突出部と、突出部の第１方向の端面であり、底面配線層と対向する第２対向面と、を有する。外形部は、樹脂材料で一体的に形成される。電極は、第１対向面に設けられ、表面配線層と接続する第１電極と、第２対向面に設けられ、底面配線層と接続する第２電極と、を有する。

Description

電子部品モジュール
　本開示は、電子部品モジュールに関する。
　電子部品モジュールは、表面に配線が施された基板と、基板の表面に実装された複数の電子部品と、を備えている。また、下記特許文献の電子部品モジュールは、基板の表面に穴が設けられている。そして、穴に電子部品（半導体ベアチップ）が収容されている。つまり、基板の表面から電子部品が突出しないようになっている。これにより、電子部品モジュールの薄型化（小型化）が達成される。
特開平１１－１３５５６６号公報
　しかしながら、上記特許文献の技術によれば、電子部品は、穴に収容可能な大きさのものに制限される。このような事情から、穴より電子部品が大きくても小型化を図れる電子部品モジュールの開発が望まれている。
　本開示は、上記に鑑みてなされたものであって、小型化を図れる電子部品モジュールを提供することを目的とする。
　本開示の電子部品モジュールは、電子部品と、前記電子部品に対し第１方向に配置され、前記第１方向の反対の第２方向の面が前記電子部品を配置する配置面となっている多層配線基板と、を備えている。前記多層配線基板は、前記第１方向に交互に配置された複数の配線層と複数の絶縁層を有している。前記配置面には、穴が設けられている。複数の前記配線層は、前記配置面を構成する表面配線層と、前記穴の底面を構成する底面配線層と、を有している。前記電子部品は、電気回路と、前記電気回路を内包し、前記電子部品の外形を成す外形部と、前記外形部の外表面に設けられ、前記電気回路と前記配線層とを接続する電極と、を有している。前記外形部は、前記表面配線層に配置される外形部本体と、前記外形部本体の前記第１方向の面であり、前記表面配線層と対向する第１対向面と、前記外形部本体から前記第１方向に突出し、前記穴に配置される突出部と、前記突出部の前記第１方向の端面であり、前記底面配線層と対向する第２対向面と、を有している。前記電極は、前記第１対向面に設けられ、前記表面配線層と接続する第１電極と、前記第２対向面に設けられ、前記底面配線層と接続する第２電極と、を有している。
　本開示の電子部品モジュールは、小型化されている。
図１は、第１実施形態の電子部品モジュールの平面図である。 図２は、図１のＩＩ－ＩＩ線に切った断面を模式化した模式図である。 図３は、図１のＩＩＩ－ＩＩＩ線に切った断面を模式化した模式図である。 図４は、第１実施形態の多層配線基板を第２方向から視た平面図である。 図５は、第１実施形態のフィルタ装置（電子部品）を第１方向から視た平面図である。 図６は、第２実施形態の電子部品モジュールを積層方向と配列方向とに延在する仮想平面で切った場合の断面図である。 図７は、変形例に係る電子部品を第２対向面と対向する方向から視た図である。
　以下に、本開示の電力増幅装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本開示が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第１実施形態以降では第２実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
（第１実施形態）
　図１は、第１実施形態の電子部品モジュールの平面図である。第１実施形態の電子部品モジュール１００は、多層配線基板１と、２つの電子部品４０と、を備えている。２つの電子部品４０は、集積回路４１とフィルタ装置４２とである。集積回路４１とフィルタ装置４２は、多層配線基板１の同一平面（表面２）上に配置されている。
　以下、表面２と平行な方向を平面方向と称する。平面方向のうち、集積回路４１とフィルタ装置４２が並ぶ方向を配列方向と称する。配列方向のうち、集積回路４１から視てフィルタ装置４２が配置される方向を第１配列方向Ｙ１と称し、反対方向を第２配列方向Ｙ２と称する。また、平面方向のうち、配列方向と交差する方向を幅方向Ｚと称する。
　図２は、図１のＩＩ－ＩＩ線に切った断面を模式化した模式図である。図３は、図１のＩＩＩ－ＩＩＩ線に切った断面を模式化した模式図である。図２、図３に示すように、多層配線基板１は、複数の配線層１０と、複数の絶縁層２０と、が交互に重ねられている。なお、図２、図３において、配線層１０と絶縁層２０の断面は、本来は平面方向に断続しているが、多層配線基板１の構造を分かり易くするため、平面方向に連続した状態で図示している。
　以下、配線層１０と絶縁層２０とが重ねられた方向を積層方向という。積層方向のうち、フィルタ装置４２から視て多層配線基板１が配置される方を第１方向Ｘ１と称し、第１方向の反対方向を第２方向Ｘ２と称する。
　多層配線基板１は、第２方向Ｘ２を向く表面２と、第１方向Ｘ１を向く裏面３と、を有している。表面２は、電子部品４０が配置されている。裏面３には、電子部品が配置されていない。
　配線層１０及び絶縁層２０は、それぞれ４つずつ設けられている。つまり、複数の配線層１０は、第１配線層１１、第２配線層１２、第３配線層１３、及び第４配線層１４を有している。複数の絶縁層２０は、第１絶縁層２１、第２絶縁層２２、第３絶縁層２３、及び第４絶縁層２４を有している。
　第１方向Ｚ１に向かって、第１配線層１１、第１絶縁層２１、第２配線層１２、第２絶縁層２２、第３配線層１３、第３絶縁層２３、第４配線層１４、第４絶縁層２４の順で積層されている。よって、第１配線層１１は、電子部品４０が配置される配置層であり、表面２を構成している。また、第４絶縁層２４は、裏面３を構成している。
　多層配線基板１の表面２には、穴３０が設けられている。図３に示すように、穴３０の深さＬ１は、多層配線基板１の積層方向の厚みＬ２よりも小さい。つまり、穴３０は、多層配線基板１を貫通していない。第１配線層（表面配線層）１１、第１絶縁層２１、第２配線層１２、及び第２絶縁層２２は、それぞれ、穴３０により一部が貫通されている。また、第３配線層（底面配線層）１３は、穴３０の底面３１を構成している。
　図４は、第１実施形態の多層配線基板を第２方向から視た平面図である。図４に示すように、第２方向Ｘ２から視て、穴３０は、長方形状に形成され、配列方向よりも幅方向Ｚに長い。
　第１配線層１１は、穴３０の縁部の周辺に配置された、第１配線の端部１１ａ、第２配線の端部１１ｂ、及び２つのグランド配線の端部１１ｃ、１１ｄを有している。また、第３配線層１３は、底面３１に配置された、第３配線の端部１３ａ、第４配線の端部１３ｂ、及び２つのグランド配線の端部１３ｃ、１３ｄを有している。
　フィルタ装置４２は、入力した電気信号に帯域制限をかける装置である。図２に示すように、フィルタ装置４２は、電気回路４３と、電気回路４３を内包する外形部５０と、外形部５０の外表面に設けられた電極６０と、を有している。図３に示すように、フィルタ装置４２の高さ（積層方向の大きさ）Ｌ３は、穴３０の深さＬ１（図３参照）よりも大きい（Ｌ３＞Ｌ１）。つまり、フィルタ装置４２は、穴３０よりも大きい。なお、図３では電気回路４３を省略している。
　図２に示すように、電気回路４３は、第１ＬＣフィルタ（第１電気回路）４４と、第２ＬＣフィルタ（第２電気回路）４５と、を備えている。よって、本実施形態のフィルタ装置４２は、２つの機能を有している。つまり、２つのフィルタ装置を１つにまとめた（一体化した）装置である。なお、本実施形態の第１ＬＣフィルタ４４と第２ＬＣフィルタ４５は、通過帯域が互いに異なっている。ただし、本開示は、通過帯域が同一の第１ＬＣフィルタ４４と第２ＬＣフィルタ４５であってもよい。
　外形部５０は、外形部本体５１と、外形部本体５１から第１方向Ｘ１に突出する突出部５２と、を備えている。外形部５０は樹脂材料で形成されている。よって、外形部本体５１と突出部５２は、一体化され、分離不能となっている。また、外形部本体５１及び突出部５２は、それぞれ、立方体に形成されている。なお、本開示は、セラミックパッケージの外形部５０であってもよい。
　外形部本体５１は、表面２（第１配線層１１）に配置されている。外形部本体５１は、第１方向Ｘ１を向く第１対向面５３を有している。第１対向面５３は、表面２（第１配線層１１）と対向している。突出部５２は、穴３０に収容されている。突出部５２の第１方向Ｘ１の端面は、穴３０の底面３１（第３配線層１３）と対向する第２対向面５４となっている。
　なお、図２において、外形部本体５１の内部に第１ＬＣフィルタ４４が配置され、突出部５２の内部に第２ＬＣフィルタ４５が配置されているが、本開示はこれに限定されない。例えば、第１ＬＣフィルタ４４は、外形部本体５１と突出部５２とに跨って配置されてもよく、外形部５０の内部に配置される電気回路の位置について特に問わない。
　図５は、第１実施形態のフィルタ装置（電子部品）を第１方向から視た平面図である。図５に示すように、突出部５２は、第１対向面５３の中央部に配置されている。よって、第１対向面５３は、矩形枠状（環状）となっている。第２対向面５４は、長方形となっている。電極６０は、第１対向面５３に設けられた第１電極６１と、第２対向面５４に設けられた第２電極６２と、を有している。
　第１電極６１は、第１ＬＣフィルタ４４と第１配線層（表面配線層）１１とを接続するための電極である。第１電極６１は、はんだ７０を介して第１配線層１１と接合されている（図２、図３参照）。第１電極６１は、端部１１ａと接合される入力電極６１ａ（図３参照）と、端部１１ｂを接合される出力電極６１ｂ（図３参照）と、端部１１ｃ、１１ｄと接合される２つのグランド用電極６１ｃ、６１ｄ（図２参照）と、を有している。
　第２電極６２は、第２ＬＣフィルタ４５と第３配線層（底面配線層）１３とを接続するための電極である。第２電極６２は、はんだ７０を介して第３配線層１３と接合されている（図２、図３参照）。第２電極６２は、端部３１ａと接合される入力電極６２ａ（図３参照）と、端部３１ｂを接合される出力電極６２ｂ（図３参照）と、端部３１ｃ、３１ｄと接合される２つのグランド用電極６２ｃ、６２ｄ（図２参照）と、を有している。
　以上、第１実施形態によれば、電子部品４０（フィルタ装置４２）の一部が穴３０に収容される。これにより、表面２から第２方向Ｘ２に突出する電子部品４０（フィルタ装置４２）の突出量Ｌ４（図３参照）が小さくなる。つまり、電子部品４０（フィルタ装置４２）が穴３０よりも大きくても、電子部品モジュール１００が小型化する。
　また、フィルタ装置４２は、２つの機能（第１ＬＣフィルタ４４と第２ＬＣフィルタ４５）を有している。仮に、２つの部品（第１ＬＣフィルタ４４を備える電子部品と、第２ＬＣフィルタ４５を備える電子部品）を備えると、部品点数の増加を招く。また、２つの部品が表面２に配置され、部品が表面２を占有する範囲が大きくなる。以上から、本実施形態では、部品点数の増加が回避される。また、フィルタ装置４２が表面２を占有する範囲が小さくなる。このため、電子部品モジュール１００を平面方向に小型化することが可能となる。
　以上、第１実施形態について説明したが、次に、第２実施形態で電子部品４０が裏面３に設けられている例を説明する。
（第２実施形態）
　図６は、第２実施形態の電子部品モジュールを積層方向と配列方向とに延在する仮想平面で切った場合の断面図である。第２実施形態の電子部品モジュール１００Ａにおいて、多層配線基板１Ａの第１配線層（表面配線層）１１に穴３０Ａが形成され、第３配線層１３が底面３１Ａを構成している点で、実施形態１と共通している。フィルタ装置４２は、外形部本体５１が第１配線層１１に配置され、突出部５２が穴３０Ａに配置されている点で、実施形態１と共通している。また、第１電極６１は、第１配線層（表面配線層）１１と接続し、第２電極６２は、第３配線層（底面配線層）１３と接続している点で、実施形態１と共通している。
　ただし、第２実施形態の多層配線基板１Ａは、第４絶縁層２４を備えていない点で、第１実施形態の多層配線基板１と異なる。よって、第４配線層１４は、複数の配線層１０のうち最も第１方向Ｘ１に配置され、多層配線基板１Ａの裏面３を構成する裏面配線層となっている。また、第２実施形態の集積回路４１は、第４配線層１４（裏面配線層）に配置されている点で、第１実施形態と異なる。
　以上、第２実施形態の電子部品モジュール１００Ａであっても、表面２から第２方向Ｘ２に突出するフィルタ装置４２の突出量が小さくなる。つまり、第１実施形態と同様に、電子部品モジュール１００Ａの小型化が達成される。
　以上、実施形態について説明したが、本開示は実施形態で示した例に限定されない。例えば、本実施形態では、電子部品４０が２つとなっているが、本開示は、１つ以上、電子部品４０を有していればよい。
　また、本実施形態において、第１ＬＣフィルタ（第１電気回路）４４と接続する第１電極６１の全てが第１対向面５３に設けられている。しかしながら、本開示は、第１電極６１が第１対向面５３と第２対向面５４とに振り分けて配置されてもよい。同様に、第２電極６２が第１対向面５３と第２対向面５４とに振り分けて配置されてもよい。
　また、本実施形態の電子部品４０では、２つの機能（２つの電気回路）を有するフィルタ装置４２を挙げているが、本開示は、１つの機能を有する電子部品であってもよいし、又は３つ以上の機能を有する電子部品であってもよい。なお、電子部品４０が１つの機能（電気回路）の場合、その１つの電気回路に接続する複数の電極は、第１対向面５３と第２対向面５４とに振り分けて配置される。
　図７は、変形例に係る電子部品を第２対向面と対向する方向から視た図である。また、配列方向（第１配列方向Ｙ１及び第２配列方向Ｙ２）と幅方向Ｚの大きさに関し、実施形態の外形部本体５１は、突出部５２よりも大きいが、本開示はこれに限定されない。例えば、図７に示すように、配列方向（第１配列方向Ｙ１及び第２配列方向Ｙ２）の大きさは、外形部本体５１Ｂよりも突出部５２Ｂの方が大きい外形部５０Ｂであってもよい。つまり、本開示は、外形部本体と突出部の大きさは特に問わない。
　また、実施形態の外形部本体５１及び突出部５２は、積層方向から視た形状が長方形となっているが、本開示の外形部本体及び突出部は、積層方向から視た形状が三角形状などの多角形、又は円形に形成されていてもよい。
　なお、本開示は、以下のような構成の組み合わせであってもよい。
（１）
　電子部品と、
　前記電子部品に対し第１方向に配置され、前記第１方向の反対の第２方向の面が前記電子部品を配置する配置面となっている多層配線基板と、
　を備え、
　前記多層配線基板は、前記第１方向に交互に配置された複数の配線層と複数の絶縁層を有し、
　前記配置面には、穴が設けられ、
　複数の前記配線層は、
　前記配置面を構成する表面配線層と、
　前記穴の底面を構成する底面配線層と、
　を有し、
　前記電子部品は、
　電気回路と、
　前記電気回路を内包し、前記電子部品の外形を成す外形部と、
　前記外形部の外表面に設けられ、前記電気回路と前記配線層とを接続する電極と、
　を有し、
　前記外形部は、
　前記表面配線層に配置される外形部本体と、
　前記外形部本体の前記第１方向の面であり、前記表面配線層と対向する第１対向面と、
　前記外形部本体から前記第１方向に突出し、前記穴に配置される突出部と、
　前記突出部の前記第１方向の端面であり、前記底面配線層と対向する第２対向面と、
　を有し、
　前記電極は、
　前記第１対向面に設けられ、前記表面配線層と接続する第１電極と、
　前記第２対向面に設けられ、前記底面配線層と接続する第２電極と、
　を有している
　電子部品モジュール。
（２）
　前記電気回路は、
　第１電気回路と、
　前記第１電気回路と接続していない第２電気回路と、
　を有し、
　前記第１電極は、前記第１電気回路と前記表面配線層とを接続し、
　前記第２電極は、前記第２電気回路と前記底面配線層とを接続する
　（１）に記載の電子部品モジュール。
（３）
　前記第１電気回路は、第１ＬＣフィルタであり、
　前記第２電気回路は、第２ＬＣフィルタであり、
　前記第１ＬＣフィルタと前記第２ＬＣフィルタの通過帯域が互いに異なる
　（２）に記載の電子部品モジュール。
（４）
　前記第１電気回路は、第１ＬＣフィルタであり、
　前記第２電気回路は、第２ＬＣフィルタであり、
　前記第１ＬＣフィルタと前記第２ＬＣフィルタの通過帯域が同一である
　（２）に記載の電子部品モジュール。
（５）
　前記外形部は、樹脂材料で形成され、
　前記外形本体部と前記突出部とが一体化している
　（１）から（４）のいずれか１つに記載の電子部品モジュール。
（６）
　前記表面配線層に配置される集積回路を備える（１）から（５）のいずれか１つに記載の電子部品モジュール。
（７）
　複数の前記配線層は、複数の前記配線層のうち最も前記第１方向に配置され、前記多層配線基板の裏面を構成する裏面配線層を有し、
　前記裏面配線層に配置された集積回路を備える（１）から（５）のいずれか１つに記載の電子部品モジュール。
　１、１Ａ　　多層配線基板
　２　　表面
　３　　裏面
　１０　　配線層
　２０　　絶縁層
　３０、３０Ａ　　穴
　３１、３１Ａ　　底面
　４０　　電子部品
　４２　　フィルタ装置
　４３　　電気回路
　５０、５０Ｂ　　外形部
　５１、５１Ｂ　　外形部本体
　５２、５２Ｂ　　突出部
　５３　　第１対向面
　５４　　第２対向面
　６０　　電極
　６１　　第１電極
　６２　　第２電極
　１００、１００Ａ　　電子部品モジュール

Claims (7)

  1. 　電子部品と、
    　前記電子部品に対し第１方向に配置され、前記第１方向の反対の第２方向の面が前記電子部品を配置する配置面となっている多層配線基板と、
    　を備え、
    　前記多層配線基板は、前記第１方向に交互に配置された複数の配線層と複数の絶縁層を有し、
    　前記配置面には、穴が設けられ、
    　複数の前記配線層は、
    　前記配置面を構成する表面配線層と、
    　前記穴の底面を構成する底面配線層と、
    　を有し、
    　前記電子部品は、
    　電気回路と、
    　前記電気回路を内包し、前記電子部品の外形を成す外形部と、
    　前記外形部の外表面に設けられ、前記電気回路と前記配線層とを接続する電極と、
    　を有し、
    　前記外形部は、
    　前記表面配線層に配置される外形部本体と、
    　前記外形部本体の前記第１方向の面であり、前記表面配線層と対向する第１対向面と、
    　前記外形部本体から前記第１方向に突出し、前記穴に配置される突出部と、
    　前記突出部の前記第１方向の端面であり、前記底面配線層と対向する第２対向面と、
    　を有し、
    　前記電極は、
    　前記第１対向面に設けられ、前記表面配線層と接続する第１電極と、
    　前記第２対向面に設けられ、前記底面配線層と接続する第２電極と、
    　を有している
    　電子部品モジュール。
  2. 　前記電気回路は、
    　第１電気回路と、
    　前記第１電気回路と接続していない第２電気回路と、
    　を有し、
    　前記第１電極は、前記第１電気回路と前記表面配線層とを接続し、
    　前記第２電極は、前記第２電気回路と前記底面配線層とを接続する
    　請求項１に記載の電子部品モジュール。
  3. 　前記第１電気回路は、第１ＬＣフィルタであり、
    　前記第２電気回路は、第２ＬＣフィルタであり、
    　前記第１ＬＣフィルタと前記第２ＬＣフィルタの通過帯域が互いに異なる
    　請求項２に記載の電子部品モジュール。
  4. 　前記第１電気回路は、第１ＬＣフィルタであり、
    　前記第２電気回路は、第２ＬＣフィルタであり、
    　前記第１ＬＣフィルタと前記第２ＬＣフィルタの通過帯域が同一である
    　請求項２に記載の電子部品モジュール。
  5. 　前記外形部は、樹脂材料で形成され、
    　前記外形本体部と前記突出部とが一体化している
    　請求項１から請求項４のいずれか１項に記載の電子部品モジュール。
  6. 　前記表面配線層に配置される集積回路を備える請求項１から請求項５のいずれか１項に記載の電子部品モジュール。
  7. 　複数の前記配線層は、複数の前記配線層のうち最も前記第１方向に配置され、前記多層配線基板の裏面を構成する裏面配線層を有し、
    　前記裏面配線層に配置された集積回路を備える請求項１から請求項５のいずれか１項に記載の電子部品モジュール。
PCT/JP2024/017397 2023-06-13 2024-05-10 電子部品モジュール Pending WO2024257519A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202480038738.9A CN121312261A (zh) 2023-06-13 2024-05-10 电子部件模块
US19/400,101 US20260082952A1 (en) 2023-06-13 2025-11-25 Electronic component module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-096991 2023-06-13
JP2023096991 2023-06-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US19/400,101 Continuation US20260082952A1 (en) 2023-06-13 2025-11-25 Electronic component module

Publications (1)

Publication Number Publication Date
WO2024257519A1 true WO2024257519A1 (ja) 2024-12-19

Family

ID=93852014

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/017397 Pending WO2024257519A1 (ja) 2023-06-13 2024-05-10 電子部品モジュール

Country Status (3)

Country Link
US (1) US20260082952A1 (ja)
CN (1) CN121312261A (ja)
WO (1) WO2024257519A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102770U (ja) * 1989-02-01 1990-08-15
JPH10209642A (ja) * 1997-01-24 1998-08-07 Nec Corp 混成集積回路
JPH11121524A (ja) * 1997-10-20 1999-04-30 Sony Corp 半導体装置
JPH11135566A (ja) * 1997-10-29 1999-05-21 Nec Corp 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
JP2001251057A (ja) * 2000-03-08 2001-09-14 Nec Corp 多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイス
JP2002305284A (ja) * 2001-02-05 2002-10-18 Mitsubishi Electric Corp 半導体装置積層構造体
JP2003229510A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板
JP2004056115A (ja) * 2002-05-31 2004-02-19 Ngk Spark Plug Co Ltd 多層配線基板
WO2019146284A1 (ja) * 2018-01-25 2019-08-01 株式会社村田製作所 高周波モジュールおよび通信装置
WO2020066380A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 回路モジュール及び通信装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102770U (ja) * 1989-02-01 1990-08-15
JPH10209642A (ja) * 1997-01-24 1998-08-07 Nec Corp 混成集積回路
JPH11121524A (ja) * 1997-10-20 1999-04-30 Sony Corp 半導体装置
JPH11135566A (ja) * 1997-10-29 1999-05-21 Nec Corp 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
JP2001251057A (ja) * 2000-03-08 2001-09-14 Nec Corp 多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイス
JP2002305284A (ja) * 2001-02-05 2002-10-18 Mitsubishi Electric Corp 半導体装置積層構造体
JP2003229510A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板
JP2004056115A (ja) * 2002-05-31 2004-02-19 Ngk Spark Plug Co Ltd 多層配線基板
WO2019146284A1 (ja) * 2018-01-25 2019-08-01 株式会社村田製作所 高周波モジュールおよび通信装置
WO2020066380A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 回路モジュール及び通信装置

Also Published As

Publication number Publication date
US20260082952A1 (en) 2026-03-19
CN121312261A (zh) 2026-01-09

Similar Documents

Publication Publication Date Title
US5708296A (en) Power-ground plane for a C4 flip-chip substrate
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
US7884458B2 (en) Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package
US20020008318A1 (en) Semiconductor device
US20120126389A1 (en) Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
KR20050083298A (ko) 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법
JP6102770B2 (ja) 高周波モジュール
US7365992B2 (en) Electronic circuit package
JP2010278133A (ja) 回路基板
JP2001298217A (ja) 光モジュール
WO2024257519A1 (ja) 電子部品モジュール
US20060138630A1 (en) Stacked ball grid array packages
US7595552B2 (en) Stacked semiconductor package in which semiconductor packages are connected using a connector
KR20140073786A (ko) 마이크로파 송수신모듈 및 이의 패키지 방법
US20080153203A1 (en) Semiconductor device manufacturing method
US20080048315A1 (en) Electronic Device and Package Used for the Same
US11189597B2 (en) Chip on film package
KR20110091186A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR20040057492A (ko) 적층형 반도체 패키지 및 그 제조방법
US11929738B2 (en) Electronic device
JP3166721B2 (ja) 積層型半導体装置のスタック構造
JP7733554B2 (ja) 電子部品内蔵基板
JP2641404B2 (ja) 半導体回路モジュール
JP6256575B2 (ja) 高周波モジュール
KR100671950B1 (ko) 스택 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24823141

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE