WO2025004902A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2025004902A1
WO2025004902A1 PCT/JP2024/022016 JP2024022016W WO2025004902A1 WO 2025004902 A1 WO2025004902 A1 WO 2025004902A1 JP 2024022016 W JP2024022016 W JP 2024022016W WO 2025004902 A1 WO2025004902 A1 WO 2025004902A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
insulating layer
hole
wiring board
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/022016
Other languages
English (en)
French (fr)
Inventor
敬三 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of WO2025004902A1 publication Critical patent/WO2025004902A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Definitions

  • the present invention relates to a wiring board.
  • At least one through hole is formed in the core insulating layer of the wiring board, as described in Patent Document 1.
  • a through hole conductor is located inside the through hole, and electrical continuity is provided between the upper and lower sides of the wiring board via the through hole conductor.
  • the through hole conductor and the wiring conductor e.g., a signal wiring conductor, etc.
  • the wiring conductor are usually connected via a land on the surface of the core insulating layer.
  • the wiring board according to the present disclosure includes a first insulating layer having a first surface and a second surface located on the opposite side to the first surface, a through hole penetrating the first insulating layer from the first surface to the second surface, a through hole conductor located on the inner wall surface of the through hole, a first wiring conductor located on the first surface and electrically connected to the through hole conductor, and a second wiring conductor located on the second surface and electrically connected to the through hole conductor.
  • the through hole conductor includes a first portion located around the entire inner wall surface and a second portion connecting the first portion and the first wiring conductor.
  • the first portion has a first end portion located on the first surface side and a second end portion located on the second surface side in the thickness direction of the first insulating layer. At least the first end portion is located closer to the second surface side than the first surface in the thickness direction.
  • the second portion is connected to a first region that is a part of the first end portion, and is located from the first region to the first surface in the thickness direction.
  • FIG. 2 is an explanatory diagram for explaining a wiring board according to an embodiment of the present disclosure.
  • 2A is an enlarged explanatory diagram for explaining region X shown in FIG. 1
  • FIG. 2B is an oblique view showing one embodiment of a through-hole conductor
  • FIG. 2C is a plan view of region A shown in FIG. 2A as viewed from the direction of arrow A.
  • 13 is data showing a simulation result of electrical characteristics of a conventional wiring board.
  • 13 is data showing a simulation result of electrical characteristics of a conventional wiring board.
  • the land is positioned so as to surround the opening of the through hole. Therefore, the current (signal) flowing through the wiring conductor located on the surface of the core insulation layer branches to the left and right at the land. As a result, when the branched signals join together, they collide, disrupting the signal flow and causing the signal to accumulate at the land, locally increasing the potential. When a signal accumulates at the land and the potential increases locally, the subsequent signal is reflected, decreasing the signal transmittance. This decrease in signal transmittance is likely to occur in plated through holes (PTH: Plated Through Hole) located only on the inner wall surface of the through hole. Therefore, there is a demand for a wiring board that reduces signal reflection at plated through holes and improves signal transmittance.
  • PTH Plated Through Hole
  • the wiring board according to the present disclosure has the configuration described in the section on means for solving the above problems, thereby reducing signal reflection in plated through holes and improving signal transmittance.
  • FIG. 1 is an explanatory diagram for explaining a wiring board 1 according to an embodiment of the present disclosure.
  • the wiring board 1 according to the embodiment includes an insulating layer 2, a conductor layer 3, and a solder resist 4.
  • the insulating layer 2 includes a first insulating layer 21, a second insulating layer 22, and a third insulating layer 23.
  • the first insulating layer 21 has a first surface 211 and a second surface 212 located on the opposite side to the first surface 211.
  • the first insulating layer 21 is not particularly limited as long as it is made of an insulating material. Examples of insulating materials include resins such as epoxy resin, bismaleimide-triazine resin, polyimide resin, and polyphenylene ether resin. Only one type of these resins may be used, or two or more types may be used in combination.
  • the first insulating layer 21 corresponds to the insulating layer for the core.
  • the thickness of the first insulating layer 21 is not particularly limited.
  • the first insulating layer 21 may have a thickness of, for example, 10 ⁇ m or more and 1500 ⁇ m or less.
  • the first insulating layer 21 may contain a reinforcing material.
  • reinforcing materials include insulating cloth materials such as glass fiber, glass nonwoven fabric, aramid nonwoven fabric, aramid fiber, and polyester fiber. Only one type of reinforcing material may be used, or two or more types may be used in combination.
  • the first insulating layer 21 may have inorganic insulating fillers such as silica, barium sulfate, talc, clay, glass, calcium carbonate, and titanium oxide dispersed therein. Only one type of inorganic insulating filler may be used, or two or more types may be used in combination.
  • the first surface 211 and the second surface 212 of the first insulating layer 21 are provided with a build-up layer in which conductor layers 3 and insulating layers 2 are alternately stacked. At least two conductor layers 3 and at least one insulating layer 2 are provided in each build-up layer.
  • the insulating layer 2 in contact with the first surface 211 corresponds to the second insulating layer 22
  • the insulating layer 2 in contact with the second surface 212 corresponds to the third insulating layer 23.
  • the insulating layer 2 constituting the build-up layer is not particularly limited as long as it is made of an insulating material.
  • insulating materials include resins such as epoxy resin, bismaleimide-triazine resin, polyimide resin, and polyphenylene ether resin. These resins may be used alone or in combination of two or more types.
  • the insulating layers 2 constituting the build-up layer may be made of the same resin or different resins.
  • the insulating layers 2 and the first insulating layer 21 constituting the build-up layer may be made of the same resin or different resins.
  • the thickness of the insulating layer 2 constituting the build-up layer is not particularly limited.
  • the insulating layer 2 constituting the build-up layer may have a thickness of, for example, 5 ⁇ m or more and 100 ⁇ m or less.
  • the insulating layers 2 constituting the build-up layer may each have the same thickness, or may have different thicknesses.
  • the insulating layer 2 constituting the build-up layer may contain a reinforcing material.
  • reinforcing materials include insulating cloth materials such as glass fiber, glass nonwoven fabric, aramid nonwoven fabric, aramid fiber, and polyester fiber. Only one type of reinforcing material may be used, or two or more types may be used in combination.
  • the insulating layer 2 constituting the build-up layer may have inorganic insulating fillers such as silica, barium sulfate, talc, clay, glass, calcium carbonate, and titanium oxide dispersed therein. Only one type of inorganic insulating filler may be used, or two or more types may be used in combination.
  • the conductor layer 3 is not limited as long as it is a conductor such as a metal.
  • the conductor layer 3 is formed of a metal such as copper.
  • the thickness of the conductor layer 3 is not particularly limited, and is, for example, 1 ⁇ m or more and 70 ⁇ m or less.
  • the "first wiring conductor 31" included in the conductor layer 3 is located on the first surface 211 of the first insulating layer 21 and is electrically connected to the through-hole conductor 2a described later.
  • the "second wiring conductor 32" included in the conductor layer 3 is located on the second surface 212 of the first insulating layer 21 and is electrically connected to the through-hole conductor 2a described later.
  • the conductor layer 3 includes a power supply conductor, a ground conductor, and a signal conductor.
  • the first wiring conductor 31 may be a "first signal wiring conductor” and the second wiring conductor 32 may be a "second signal wiring conductor”.
  • via-hole conductors 3a are located to electrically connect the upper and lower surfaces of the insulating layer 2.
  • the via-hole conductors 3a are located in via holes that are formed to penetrate the insulating layer 2.
  • the via-hole conductors 3a are part of the conductor layer 3, and are formed of a metal such as copper.
  • a solder resist 4 may be located on the surface of the build-up layer.
  • the solder resist 4 is made of a resin, such as an acrylic-modified epoxy resin.
  • the solder resist 4 has openings to electrically connect the conductor layer 3 and the electrodes of the elements via solder 5. Examples of the elements include semiconductor integrated circuit elements and optoelectronic elements.
  • the through-hole conductor 2a is located in the first insulating layer 21 to electrically connect the top and bottom surfaces of the first insulating layer 21.
  • the through-hole conductor 2a is located in a through-hole 20 that penetrates the first insulating layer 21 from the top surface to the bottom surface.
  • the through-hole conductor 2a is formed of a metal such as copper.
  • the through-hole conductor 2a is electrically connected to the first wiring conductor 31 located on the first surface 211 of the first insulating layer 21 and the second wiring conductor 32 located on the second surface 212 of the first insulating layer 21.
  • FIG. 2A is an enlarged explanatory diagram for explaining the region X shown in FIG. 1.
  • the through-hole conductor 2a is located only on the inner wall surface of the through-hole 20.
  • resin 2b is located in the through-hole 20.
  • Resin 2b is located so as to be surrounded by the through-hole conductor 2a.
  • Resin 2b is a filling resin that fills the space surrounded by the through-hole conductor 2a.
  • resins that can be used include epoxy resin, bismaleimide-triazine resin, polyimide resin, and polyphenylene ether resin. Two or more of these resins may be mixed together.
  • the through-hole conductor 2a includes a first portion 2a1, a second portion 2a2, and a third portion 2a3.
  • the thickness of the through-hole conductor 2a is set appropriately depending on the diameter of the through-hole 20.
  • the thickness of the through-hole conductor 2a may be approximately 1% or more and 30% or less of the radius of the through-hole 20.
  • the first portion 2a1 of the through-hole conductor 2a has a first end 2a11 located on the first surface 211 side and a second end 2a12 located on the second surface 212 side in the thickness direction of the first insulating layer 21.
  • FIG. 2B is a perspective view showing one embodiment of the through-hole conductor 2a.
  • the first portion 2a1 of the through-hole conductor 2a is located around the entire inner wall surface of the through-hole 20.
  • FIG. 2C is a plan view of the area A shown in FIG. 2A as viewed from the direction of arrow A.
  • At least the first end 2a11 is located closer to the second surface 212 than the first surface 211 in the thickness direction of the first insulating layer 21, as shown in Figures 2A and 2B. In other words, at least the first end 2a11 is not flush with the first surface 211, but is recessed from the first surface 211.
  • the second portion 2a2 of the through-hole conductor 2a is connected to a first region that is a part of the first end 2a11 of the first portion 2a1, as shown in Figures 2A and 2B.
  • the second portion 2a2 is not located along the entire inner wall surface of the through-hole 20, as shown in Figure 2B.
  • the second portion 2a2 is located from the first region to the first surface 211 in the thickness direction of the first insulating layer 21.
  • the second portion 2a2 is in contact with the first wiring conductor 31.
  • the first wiring conductor 31 is in contact with the end of the second portion 2a2 opposite the first portion 2a1. Because the second portion 2a2 is not positioned along the entire inner wall surface of the through-hole 20, the current (signal) flowing through the first wiring conductor 31 does not branch to the left and right at the through-hole conductor 2a. Therefore, the branched signals do not merge, causing the flow to become turbulent and stagnate, as in the conventional case. As a result, reflection of the subsequent signal is reduced, and the transmittance of the signal is improved.
  • the length L1 of the second portion 2a2 is not limited.
  • the length L2 of the first wiring conductor 31 in the second direction D2 may be the same as the length L1 of the second portion 2a2.
  • the length L2 of the first wiring conductor 31 and the length L1 of the second portion 2a2 are the same is defined not only as being completely the same, but also as being the same within a range of about ⁇ 10%. In other words, if the length L1 is 1, and the length L2 is 0.9 to 1.1, the length L1 and the length L2 are defined as being the same.
  • the first wiring conductor 31 may be a first signal wiring conductor.
  • one second portion 2a2 is located at the first end 2a11. Multiple second portions 2a2 may be located at the first end 2a11. Multiple first wiring conductors 31 may also be located depending on the number of second portions 2a2.
  • the through hole 20 has a first recess 2b1 with the first end 2a11 as its bottom.
  • the first recess 2b1 is a recess whose wall surfaces are the resin 2b and the first insulating layer 21, and whose bottom is an area other than the first area of the first end 2a11.
  • the shape of the bottom may be, for example, a C-shape in which a part of a ring is cut off in a plan view.
  • a part of the second insulating layer 22 is located in the first recess 2b1. This structure reduces peeling of the second insulating layer 22.
  • the through-hole conductor 2a includes a third portion 2a3. As shown in FIG. 2A, the third portion 2a3 is connected to a second region that is a part of the second end 2a12 of the first portion 2a1. In other words, unlike the first portion 2a1, the third portion 2a3 is not located along the entire inner wall surface of the through-hole 20. The third portion 2a3 is located from the second region to the second surface 212 in the thickness direction of the first insulating layer 21.
  • the third portion 2a3 is in contact with the second wiring conductor 32.
  • the second wiring conductor 32 is in contact with the end of the third portion 2a3 opposite the first portion 2a1. Because the third portion 2a3 is not located along the entire inner wall surface of the through-hole 20, the current (signal) flowing through the second wiring conductor 32 does not branch to the left and right at the through-hole conductor 2a. Therefore, the signal transmittance is improved compared to when the third portion 2a3 is not located.
  • the length of the third portion 2a3 is not limited.
  • the direction in which the second wiring conductor 32 extends from the third portion 2a3 is the third direction (the same direction as the first direction D1) and the direction perpendicular to the third direction is the fourth direction (the same direction as the second direction D2)
  • the length of the second wiring conductor 32 in the fourth direction and the length of the third portion 2a3 may be the same.
  • the definition of "having the same length" is as described above, and a detailed explanation will be omitted.
  • the second wiring conductor 32 may be a second signal wiring conductor.
  • the third portion 2a3 may be located at one position at the second end 2a12, or multiple positions may be located. Depending on the number of third portions 2a3, multiple second wiring conductors 32 may also be located.
  • a second recess 2b2 is located, with the second end 2a12 as its bottom.
  • the second recess 2b2 is a recess whose wall surfaces are the resin 2b and the third insulating layer 23, and whose bottom is an area other than the second area of the second end 2a12.
  • the shape of the bottom may be, for example, a C-shape in which a part of a ring is cut off in a plan view.
  • a part of the third insulating layer 23 is located in the second recess 2b2. With this structure, peeling of the third insulating layer 23 is reduced.
  • Figures 3A to 3H are explanatory diagrams for explaining one embodiment of a method for forming the through-hole conductor 2a located in region X shown in Figure 1.
  • through holes 20 are formed so as to penetrate the top and bottom surfaces of the first insulating layer 21.
  • the size and number of the through holes 20 are set appropriately depending on the size of the wiring board 1 to be finally obtained.
  • the through holes 20 are formed using, for example, a drill, a laser, or a blast. If necessary, a desmear process is performed to remove resin residues, etc.
  • conductors 30 are formed on the upper and lower surfaces of the first insulating layer 21 and on the inner wall surface of the through hole 20.
  • the conductors 30 are formed, for example, by precipitating a metal such as copper by plating such as electrolytic plating.
  • a seed layer may be formed on the upper and lower surfaces of the first insulating layer 21 and on the inner wall surface of the formed through hole 20 before electrolytic plating.
  • the formation of the seed layer allows metal to be efficiently precipitated by electrolytic plating.
  • the seed layer is formed of a metal such as copper by, for example, electroless plating.
  • resin 2b is filled into through-hole 20.
  • Resin 2b is as described above, and a detailed description is omitted.
  • FIG. 3E is a plan view of region B shown in Figure 3D, viewed from the direction of arrow B.
  • the resist 6 is, for example, a dry film resist.
  • the conductor 30 covered with the resist 6 is protected.
  • the resist 6 may be formed to cover not only the conductor 30 to be protected, but also part of the resin 2b. By forming the resist 6 to cover part of the resin 2b, the conductor 30 to be protected is less likely to be eroded during the etching process described below.
  • the conductor 30 that is not covered with the resist 6 is removed by an etching process. Not only the conductor 30 formed on the top and bottom surfaces of the first insulating layer 21, but also a part of the conductor 30 formed on the inner wall surface of the through hole 20 is removed. The removed parts correspond to the first recess 2b1 and the second recess 2b2.
  • the resist 6 is removed.
  • the second insulating layer 22 is formed on the first surface 211 of the first insulating layer 21 so as to cover the first wiring conductor 31.
  • the third insulating layer 23 is formed on the second surface 212 of the first insulating layer 21 so as to cover the second wiring conductor 32.
  • a portion of the second insulating layer 22 is located in the first recess 2b1, and a portion of the third insulating layer 23 is located in the second recess 2b2.
  • Figures 4A to 4D are explanatory diagrams for explaining one embodiment of the method for forming the through-hole conductor 2a located in region Y shown in Figure 1.
  • the through-hole conductor 2a located in region X is formed of the first portion 2a1, the second portion 2a2, and the third portion 2a3.
  • the through-hole conductor 2a located in region Y is formed of the first portion 2a1 and the second portion 2a2, and does not include the third portion 2a3.
  • the through-hole conductor 2a does not need to be formed of the first portion 2a1, the second portion 2a2, and the third portion 2a3, but only needs to be formed of the first portion 2a1 and the second portion 2a2.
  • the through-hole conductor 2a formed of the first portion 2a1 and the second portion 2a2 is as shown in Figures 3A to 3C up until the process in which the resin 2b is filled into the through-hole 20, and detailed description will be omitted.
  • a resist 6 is formed to remove unnecessary parts of the formed conductor 30.
  • the resist 6 is formed to prevent the third portion 2a3 from being formed, i.e., so that a land is formed at one end of the through-hole 20.
  • the conductor 30 that is not covered with the resist 6 is removed by an etching process. Not only the conductor 30 formed on the top and bottom surfaces of the first insulating layer 21, but also a part of the conductor 30 formed on the inner wall surface of the through hole 20 is removed. The removed part corresponds to the first recess 2b1. In other words, the second recess 2b2 shown in FIG. 3F is not formed in FIG. 4B.
  • a second insulating layer 22 is formed on the first surface 211 of the first insulating layer 21 so as to cover the first wiring conductor 31.
  • a third insulating layer 23 is formed on the second surface 212 of the first insulating layer 21 so as to cover the second wiring conductor 32.
  • a portion of the second insulating layer 22 is located in the first recess 2b1.
  • Figure 5 shows data showing the results of a simulation of the electrical characteristics of the wiring board 1 according to one embodiment of the present disclosure.
  • the simulation model uses a first insulating layer 21 (corresponding to the insulating layer for the core, shaped like a square with sides of 6 mm and a thickness of 800 ⁇ m) made of epoxy resin, with a conductor layer 3 of 25 ⁇ m thick copper provided on the first insulating layer 21 (insulating layer for the core).
  • the diameter of the through hole 20 is 120 ⁇ m, and the length L1 of the second portion 2a2 of the through hole conductor 2a and the length L2 of the conductor layer 3 (first wiring conductor 31) connected to the second portion 2a2 are both 44 ⁇ m.
  • Insertion loss is a measurement of the signal that passes through the output terminal when a signal is input to the input terminal. The higher the dB value, the better the electrical characteristics, and a value of -5 dB or more is usually required at 140 GHz.
  • Reflection loss is a measurement of the signal that is reflected back at the input terminal when a signal is input to the input terminal. The smaller the dB value, the better the electrical characteristics, and a value of -15 dB or less is usually required at 140 GHz. As shown in Figure 5, for the wiring board 1 according to one embodiment, the insertion loss at 140 GHz is -5 dB or more, and the reflection loss is -15 dB or less.
  • Figures 6 and 7 show data showing the simulation results of the electrical characteristics of the conventional wiring board, together with the simulation results shown in Figure 5 (measured values after application of the present invention).
  • Figure 6 shows data showing the insertion loss, which shows that the conventional wiring board is less than -5 dB at 140 GHz and does not meet the required value.
  • Figure 7 shows data showing the reflection loss, which shows that the conventional wiring board is greater than -15 dB at 140 GHz and does not meet the required value.
  • the measured insertion loss at 140 GHz is -5 dB or more, as shown in FIG. 6, and meets the required value.
  • the measured return loss at 140 GHz is -15 dB or less, and meets the required value, as shown in FIG. 7.
  • the wiring board 1 according to one embodiment meets the required values for both insertion loss and return loss at 140 GHz, and has improved insertion loss and return loss compared to conventional wiring boards. Therefore, it can be seen that the wiring board according to the present disclosure has excellent electrical properties.
  • the wiring board according to the present disclosure includes a first insulating layer having a first surface and a second surface located on the opposite side to the first surface, a through hole penetrating the first insulating layer from the first surface to the second surface, a through hole conductor located on the inner wall surface of the through hole, a first wiring conductor located on the first surface and electrically connected to the through hole conductor, and a second wiring conductor located on the second surface and electrically connected to the through hole conductor.
  • the through hole conductor includes a first portion located around the entire inner wall surface and a second portion connecting the first portion and the first wiring conductor.
  • the first portion has a first end portion located on the first surface side and a second end portion located on the second surface side in the thickness direction of the first insulating layer. At least the first end portion is located closer to the second surface than the first surface in the thickness direction.
  • the second portion is connected to a first region that is a part of the first end portion, and is located from the first region to the first surface in the thickness direction.
  • the through-hole conductor further includes a third portion connecting the first portion and the second wiring conductor.
  • the second end portion is located closer to the first surface than the second surface in the thickness direction.
  • the third portion is connected to a second region of a part of the second end portion and is located from the second region to the second surface in the thickness direction.
  • the first wiring conductor includes a first signal wiring conductor located on the first surface
  • the second wiring conductor includes a second signal wiring conductor located on the second surface
  • the first signal wiring conductor is connected to the second portion
  • the second signal wiring conductor is connected to the third portion.
  • a direction in which the first signal wiring conductor extends from the second portion is defined as a first direction and a direction perpendicular to the first direction is defined as a second direction
  • a length of the first signal wiring conductor in the second direction is equal to a length of the second portion
  • a direction in which the second signal wiring conductor extends from the third portion is defined as a third direction and a direction perpendicular to the third direction is defined as a fourth direction
  • a length of the second signal wiring conductor in the fourth direction is equal to a length of the third portion.
  • a portion of the second insulating layer is located in a first recess having walls formed of the resin and the first insulating layer and a bottom formed of an area other than the first area of the first end.
  • a portion of the third insulating layer is located in a second recess having wall surfaces of the resin and the first insulating layer and a bottom surface of an area other than the second region of the second end.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

第1面(211)及び第1面と反対側に位置する第2面(212)を有する第1絶縁層(21)と、第1面から第2面まで、第1絶縁層を貫通するスルーホール(20)と、スルーホールの内壁面に位置するスルーホール導体(2a)と、第1面に位置するとともにスルーホール導体と電気的に接続する第1配線導体(31)と、第2面に位置するとともにスルーホール導体と電気的に接続する第2配線導体(32)と、を含む。スルーホール導体は、内壁面全周にわたり位置する第1部分(2a1)と、第1部分と第1配線導体とを接続する第2部分(2a2)と、を含む。第1部分は、第1絶縁層の厚さ方向において、第1面側に位置する第1端部及び第2面側に位置する第2端部を有する。第1端部は、厚さ方向において、第1面よりも第2面側に位置している。第2部分は、第1端部の一部の第1領域に接続するとともに、厚さ方向において、第1領域から第1面まで位置している。

Description

配線基板
 本発明は、配線基板に関する。
 配線基板の上面側と下面側とを導通させるために、配線基板のコア用絶縁層には、特許文献1に記載のように、少なくとも1つのスルーホールが形成されている。スルーホールの内部には、スルーホール導体が位置しており、スルーホール導体を介して配線基板の上面側と下面側とが導通される。特許文献1に記載のように、スルーホール導体と配線導体(例えば、信号用配線導体など)とは、通常、コア用絶縁層の表面でランドを介して接続されている。
特開昭58-23493号公報
 本開示に係る配線基板は、第1面および第1面と反対側に位置する第2面を有する第1絶縁層と、第1面から第2面まで、第1絶縁層を貫通するスルーホールと、スルーホールの内壁面に位置するスルーホール導体と、第1面に位置するとともにスルーホール導体と電気的に接続する第1配線導体と、第2面に位置するとともにスルーホール導体と電気的に接続する第2配線導体とを含む。スルーホール導体は、内壁面全周にわたり位置する第1部分と、第1部分と第1配線導体とを接続する第2部分とを含む。第1部分は、第1絶縁層の厚さ方向において、第1面側に位置する第1端部および第2面側に位置する第2端部を有している。少なくとも第1端部は、厚さ方向において、第1面よりも第2面側に位置している。第2部分は、第1端部の一部の第1領域に接続するとともに、厚さ方向において、第1領域から第1面まで位置している。
本開示の一実施形態に係る配線基板を説明するための説明図である。 図2Aは、図1に示す領域Xを説明するための拡大説明図であり、図2Bは、スルーホール導体の一実施形態を示す斜視図であり、図2Cは、図2Aに示す領域Aを矢印A方向から見た平面図である。 図3A~図3Hは、図1に示す領域Xに位置するスルーホール導体の形成方法の一実施形態を説明するための説明図である。 図4A~図4Dは、図1に示す領域Yに位置するスルーホール導体の形成方法の一実施形態を説明するための説明図である。 本開示の一実施形態に係る配線基板について、電気特性のシミュレーション結果を示すデータである。 従来の配線基板について、電気特性のシミュレーション結果を示すデータである。 従来の配線基板について、電気特性のシミュレーション結果を示すデータである。
 ランドは、特許文献1に記載のように、スルーホールの開口部を囲むように位置している。そのため、コア用絶縁層の表面に位置する配線導体を流れる電流(信号)が、ランドで左右に分岐する。その結果、分岐した信号が合流する際にぶつかり合い、信号の流れが乱れてランドに信号が滞留し局部的に電位が高くなる。ランドに信号が滞留し局部的に電位が高くなると、後続の信号が反射して、信号の透過率が低下する。このような信号の透過率の低下は、スルーホールの内壁面のみに位置するめっきスルーホール(PTH:Plated Through Hole)で生じやすい。したがって、めっきスルーホールでの信号の反射を低減し、信号の透過率を向上させる配線基板が求められている。
 本開示に係る配線基板は、上記の課題を解決するための手段の欄に記載のような構成を有することによって、めっきスルーホールでの信号の反射を低減し、信号の透過率が向上する。
 本開示の一実施形態に係る配線基板を、図1および2に基づいて説明する。図1は、本開示の一実施形態に係る配線基板1を説明するための説明図である。図1に示すように、一実施形態に係る配線基板1は、絶縁層2、導体層3およびソルダーレジスト4を含む。
 配線基板1において、絶縁層2は、第1絶縁層21、第2絶縁層22および第3絶縁層23を含む。第1絶縁層21は、第1面211および第1面211と反対側に位置する第2面212を有する。第1絶縁層21は、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂およびポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は1種のみを用いてもよく、2種以上を併用してもよい。
 配線基板1において、第1絶縁層21はコア用絶縁層に相当する。第1絶縁層21の厚みは特に限定されない。第1絶縁層21がコア用絶縁層に相当する場合、第1絶縁層21は、例えば10μm以上1500μm以下の厚みを有していてもよい。
 第1絶縁層21は、補強材を含んでいてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維およびポリエステル繊維などの絶縁性布材が挙げられる。補強材は1種のみを用いてもよく、2種以上を併用してもよい。さらに、第1絶縁層21には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウムおよび酸化チタンなどの無機絶縁性フィラーが分散されていてもよい。無機絶縁性フィラーは1種のみを用いてもよく、2種以上を併用してもよい。
 第1絶縁層21の第1面211および第2面212には、導体層3と絶縁層2とを交互に積層させたビルドアップ層が位置している。各ビルドアップ層には、少なくとも2層の導体層3および少なくとも1層の絶縁層2が位置している。ビルドアップ層を構成している絶縁層2のうち、第1面211に接触している絶縁層2が第2絶縁層22に相当し、第2面212に接触している絶縁層2が第3絶縁層23に相当する。
 ビルドアップ層を構成している絶縁層2は、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂およびポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は1種のみを用いてもよく、2種以上を併用してもよい。
 ビルドアップ層を構成している絶縁層2は、それぞれ同じ樹脂であってもよく、異なる樹脂であってもよい。ビルドアップ層を構成している絶縁層2と第1絶縁層21とは、同じ樹脂であってもよく、異なる樹脂であってもよい。
 ビルドアップ層を構成している絶縁層2の厚みは特に限定されない。ビルドアップ層を構成している絶縁層2は、例えば5μm以上100μm以下の厚みを有していてもよい。ビルドアップ層を構成している絶縁層2は、それぞれ同じ厚みを有していてもよく、異なる厚みを有していてもよい。
 ビルドアップ層を構成している絶縁層2は、補強材を含んでいてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維およびポリエステル繊維などの絶縁性布材が挙げられる。補強材は1種のみを用いてもよく、2種以上を併用してもよい。さらに、ビルドアップ層を構成している絶縁層2には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウムおよび酸化チタンなどの無機絶縁性フィラーが分散されていてもよい。無機絶縁性フィラーは1種のみを用いてもよく、2種以上を併用してもよい。
 導体層3は、金属などの導体であれば限定されない。導体層3は、例えば、銅などの金属で形成されている。導体層3の厚みは特に限定されず、例えば1μm以上70μm以下である。導体層3に含まれる「第1配線導体31」は、第1絶縁層21の第1面211に位置するとともに、後述するスルーホール導体2aと電気的に接続されている。導体層3に含まれる「第2配線導体32」は、第1絶縁層21の第2面212に位置するとともに、後述するスルーホール導体2aと電気的に接続されている。導体層3には、電源用、接地用および信号用が存在する。例えば、第1配線導体31は「第1信号用配線導体」であってもよく、第2配線導体32は「第2信号用配線導体」であってもよい。
 ビルドアップ層を構成している絶縁層2には、絶縁層2の上下面を電気的に接続するためのビアホール導体3aが位置している。ビアホール導体3aは、絶縁層2を貫通するように形成されたビアホールに位置している。ビアホール導体3aは導体層3の一部であり、例えば、銅などの金属で形成されている。
 図1に示すように、ビルドアップ層の表面には、ソルダーレジスト4が位置していてもよい。ソルダーレジスト4は樹脂で形成されており、樹脂としては、例えばアクリル変性エポキシ樹脂などが挙げられる。ソルダーレジスト4には、導体層3と素子の電極とを半田5を介して電気的に接続するために、開口が設けられている。素子としては、例えば、半導体集積回路素子およびオプトエレクトロニクス素子などが挙げられる。
 第1絶縁層21には、第1絶縁層21の上下面を電気的に接続するために、スルーホール導体2aが位置している。スルーホール導体2aは、第1絶縁層21の上面から下面まで貫通するスルーホール20内に位置している。スルーホール導体2aは、例えば、銅などの金属で形成されている。
 スルーホール導体2aは、図2Aに示すように、第1絶縁層21の第1面211に位置する第1配線導体31および第1絶縁層21の第2面212に位置する第2配線導体32と電気的に接続されている。図2Aは、図1に示す領域Xを説明するための拡大説明図である。スルーホール導体2aは、スルーホール20の内壁面にのみ位置している。
 スルーホール20には、スルーホール導体2a以外に樹脂2bが位置している。樹脂2bは、スルーホール導体2aで囲まれるように位置している。樹脂2bは、スルーホール導体2aで囲まれた空間に充填される充填樹脂である。樹脂2bは限定されず、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。
 配線基板1において、スルーホール導体2aは、第1部分2a1、第2部分2a2および第3部分2a3を含む。スルーホール導体2aの厚みは、スルーホール20の径によって適宜設定される。例えば、スルーホール導体2aの厚みは、スルーホール20の半径の1%以上30%以下程度であってもよい。
 スルーホール導体2aの第1部分2a1は、図2Bに示すように、第1絶縁層21の厚さ方向において、第1面211側に位置する第1端部2a11および第2面212側に位置する第2端部2a12を有する。図2Bは、スルーホール導体2aの一実施形態を示す斜視図である。スルーホール導体2aの第1部分2a1は、図2Cに示すように、スルーホール20の内壁面全周にわたり位置している。図2Cは、図2Aに示す領域Aを矢印A方向から見た平面図である。
 第1端部2a11および第2端部2a12のうち少なくとも第1端部2a11は、図2Aおよび図2Bに示すように、第1絶縁層21の厚さ方向において、第1面211よりも第2面212側に位置している。すなわち、少なくとも第1端部2a11は第1面211と面一ではなく、第1面211から凹んだ位置にある。
 スルーホール導体2aの第2部分2a2は、図2Aおよび図2Bに示すように、第1部分2a1の第1端部2a11の一部である第1領域に接続している。すなわち、第2部分2a2は第1部分2a1と異なり、図2Bに示すように、スルーホール20の内壁面全周にわたり位置していない。第2部分2a2は、第1絶縁層21の厚さ方向において、第1領域から第1面211まで位置している。
 第2部分2a2は、図2Aに示すように、第1配線導体31と接している。具体的には、第1配線導体31は、第2部分2a2の第1部分2a1と反対側の端部と接している。第2部分2a2がスルーホール20の内壁面全周にわたり位置していないことによって、第1配線導体31を流れる電流(信号)が、スルーホール導体2aで左右に分岐しない。そのため、従来のように分岐した信号が合流し、流れが乱れて滞留することがない。その結果、後続の信号の反射が低減され、信号の透過率が向上する。
 第2部分2a2の長さL1は限定されない。例えば、上面視において、第1配線導体31が第2部分2a2から延びる方向を第1方向(図2CのD1)とし、第1方向D1と垂直な方向を第2方向(図2CのD2)とした場合に、第2方向D2における第1配線導体31の長さL2と第2部分2a2の長さL1とが同じであってもよい。「第1配線導体31の長さL2と第2部分2a2の長さL1とが同じ」とは、完全に同じだけでなく、±10%程度の範囲も同じと定義する。すなわち、長さL1を1とした場合、長さL2が0.9以上1.1以下であれば、長さL1と長さL2とは同じと定義する。
 第1配線導体31の長さL2と第2部分2a2の長さL1とが同じであれば、インピーダンスの変化が低減する。その結果、第1配線導体31を流れる電流(信号)の伝達効率がより向上する。第1配線導体31は第1信号用配線導体であってもよい。図2Bでは、第2部分2a2は、第1端部2a11に1つ位置している。第2部分2a2は、第1端部2a11に複数位置していてもよい。第2部分2a2の個数に応じて、第1配線導体31も複数位置していてもよい。
 スルーホール20には、図2Aに示すように、第1端部2a11を底部とする第1凹部2b1が位置している。具体的には、第1凹部2b1は、樹脂2bおよび第1絶縁層21を壁面とし、第1端部2a11の第1領域以外の領域を底部とする凹部である。底部の形状は、平面視で例えば円環の一部が分断されたC形状であってもよい。第1凹部2b1には、第2絶縁層22の一部が位置している。このような構造を有することによって、第2絶縁層22の剥離が低減する。
 一実施形態に係る配線基板1において、スルーホール導体2aには第3部分2a3が含まれている。第3部分2a3は、図2Aに示すように、第1部分2a1の第2端部2a12の一部である第2領域に接続している。すなわち、第3部分2a3は第1部分2a1と異なり、スルーホール20の内壁面全周にわたり位置していない。第3部分2a3は、第1絶縁層21の厚さ方向において、第2領域から第2面212まで位置している。
 第3部分2a3は、図2Aに示すように、第2配線導体32と接している。具体的には、第2配線導体32は、第3部分2a3の第1部分2a1と反対側の端部と接している。第3部分2a3がスルーホール20の内壁面全周にわたり位置していないことによって、第2配線導体32を流れる電流(信号)が、スルーホール導体2aで左右に分岐しない。そのため、第3部分2a3が位置していない場合と比べて、信号の透過率がより向上する。
 第3部分2a3の長さは、限定されない。例えば、上面視において、第2配線導体32が第3部分2a3から延びる方向を第3方向(第1方向D1と同じ方向)とし、第3方向と垂直な方向を第4方向(第2方向D2と同じ方向)とした場合に、第4方向における第2配線導体32の長さと第3部分2a3の長さとが同じであってもよい。「長さが同じ」の定義については、上述の通りであり、詳細な説明は省略する。
 第2配線導体32の長さと第3部分2a3の長さとが同じであれば、インピーダンスの変化が低減する。その結果、第2配線導体32を流れる電流(信号)の伝達効率がより向上する。第2配線導体32は第2信号用配線導体であってもよい。第3部分2a3は、第2端部2a12に1つ位置していてもよく、複数位置していてもよい。第3部分2a3の個数に応じて、第2配線導体32も複数位置していてもよい。
 スルーホール20には、第2端部2a12を底部とする第2凹部2b2が位置している。具体的には、第2凹部2b2は、樹脂2bおよび第3絶縁層23を壁面とし、第2端部2a12の第2領域以外の領域を底部とする凹部である。底部の形状は、平面視で例えば円環の一部が分断されたC形状であってもよい。第2凹部2b2には、第3絶縁層23の一部が位置している。このような構造を有することによって、第3絶縁層23の剥離が低減する。
 次に、スルーホール導体2aを形成する方法の一実施形態を、図3A~図3Hに基づいて説明する。図3A~図3Hは、図1に示す領域Xに位置するスルーホール導体2aの形成方法の一実施形態を説明するための説明図である。
 まず、図3Aに示すように、第1絶縁層21の上下面を貫通するように、スルーホール20が形成される。スルーホール20の大きさおよび数は、最終的に得られる配線基板1の大きさなどに応じて、適宜設定される。スルーホール20は、例えばドリル、レーザーまたはブラストなどを用いて形成される。樹脂の残渣などを除去するために、必要に応じて、デスミア処理などが施される。
 次いで、図3Bに示すように、第1絶縁層21の上下面およびスルーホール20の内壁面に、導体30が形成される。導体30は、例えば、電解めっきなどのめっきによって銅などの金属を析出させることによって形成される。
 電解めっきによって導体30を形成する場合、電解めっきを行う前に、第1絶縁層21の上下面および形成されたスルーホール20の内壁面に、シード層が形成されていてもよい。シード層が形成されていることによって、電解めっきによって効率よく金属が析出する。シード層は、例えば無電解めっきなどによって銅などの金属で形成される。
 次いで、図3Cに示すように、樹脂2bがスルーホール20に充填される。樹脂2bについては上述の通りであり、詳細な説明は省略する。
 次いで、図3Dおよび図3Eに示すように、形成された導体30のうち不要な部分を除去するために、レジスト6が形成される。図3Eは、図3Dに示す領域Bを矢印B方向から見た平面図である。レジスト6は、例えばドライフィルムレジストなどが挙げられる。レジスト6で被覆された導体30が保護される。レジスト6は、保護する導体30だけでなく樹脂2bの一部を被覆するように形成されていてもよい。樹脂2bの一部も被覆するようにレジスト6を形成することによって、後述するエッチング処理の際に、保護する導体30が浸食されにくくなる。
 次いで、図3Fに示すように、レジスト6で被覆されていない導体30が、エッチング処理によって除去される。第1絶縁層21の上下面に形成された導体30だけでなく、スルーホール20の内壁面に形成された導体30の一部も除去される。除去された部分が、第1凹部2b1および第2凹部2b2に相当する。
 次いで、図3Gに示すように、レジスト6が除去される。レジスト6が除去された後、図3Hに示すように、第1絶縁層21の第1面211に、第1配線導体31を被覆するように、第2絶縁層22が形成される。第1絶縁層21の第2面212には、第2配線導体32を被覆するように、第3絶縁層23が形成される。第2絶縁層22の一部は、第1凹部2b1に位置し、第3絶縁層23の一部は、第2凹部2b2に位置している。
 次に、スルーホール導体2aを形成する方法の他の実施形態を、図4A~図4Dに基づいて説明する。図4A~図4Dは、図1に示す領域Yに位置するスルーホール導体2aの形成方法の一実施形態を説明するための説明図である。領域Xに位置するスルーホール導体2aは、第1部分2a1、第2部分2a2および第3部分2a3で形成されている。一方、領域Yに位置するスルーホール導体2aは、第1部分2a1および第2部分2a2で形成されており、第3部分2a3を含んでいない。このように、一実施形態に係る配線基板1において、スルーホール導体2aは、第1部分2a1、第2部分2a2および第3部分2a3で形成されている必要はなく、第1部分2a1および第2部分2a2で形成されていればよい。
 第1部分2a1および第2部分2a2で形成されたスルーホール導体2aも、樹脂2bがスルーホール20に充填される工程までは、図3A~図3Cに示す通りであり、詳細な説明は省略する。図3Cに示す工程の後、図4Aに示すように、形成された導体30のうち不要な部分を除去するために、レジスト6が形成される。図3Dと異なり、図4Aでは、第3部分2a3が形成されないようにするために、すなわち、スルーホール20の一方の端部にランドが形成されるように、レジスト6が形成される。
 次いで、図4Bに示すように、レジスト6で被覆されていない導体30が、エッチング処理によって除去される。第1絶縁層21の上下面に形成された導体30だけでなく、スルーホール20の内壁面に形成された導体30の一部も除去される。除去された部分が、第1凹部2b1に相当する。すなわち、図3Fに記載の第2凹部2b2は、図4Bでは形成されていない。
 次いで、図4Cに示すように、レジスト6が除去される。レジスト6が除去された後、図4Dに示すように、第1絶縁層21の第1面211に、第1配線導体31を被覆するように、第2絶縁層22が形成される。第1絶縁層21の第2面212には、第2配線導体32を被覆するように、第3絶縁層23が形成される。第2絶縁層22の一部は、第1凹部2b1に位置している。
 このようにして、配線基板1にスルーホール導体2aが形成される。次に、一実施形態に係る配線基板1について、電気特性を検証した。図5は、本開示の一実施形態に係る配線基板1について、電気特性のシミュレーション結果を示すデータである。
 シミュレーションモデルとしては、エポキシ樹脂製の第1絶縁層21(コア用絶縁層に相当し、一辺が6mmの正方形状であり、厚みが800μmである)を用いて、この第1絶縁層21(コア用絶縁層)に厚みが25μmの銅を導体層3として設けたものである。スルーホール20の径は120μm、スルーホール導体2aの第2部分2a2の長さL1、および第2部分2a2に接続している導体層3(第1配線導体31)の長さL2は、ともに44μmである。
 挿入損失は、信号を入力端子に入力した際に、出力端子を透過する信号を測定したものである。dBの値が大きいほど電気特性に優れており、通常、140GHzにおいて-5dB以上の値が要求される。反射損失は、信号を入力端子に入力した際に、入力端子で反射して戻る信号を測定したものである。dBの値が小さいほど電気特性に優れており、通常、140GHzにおいて-15dB以下の値が要求される。図5に示すように、一実施形態に係る配線基板1について、140GHzにおける挿入損失は-5dB以上であり、反射損失は-15dB以下である。
 一方、スルーホール導体が、スルーホール導体2aのような特定の構造を有しておらず、スルーホール導体の端部がスルーホールランドと接している従来の配線基板について、電気特性を検証した。図6および7は、従来の配線基板について、電気特性のシミュレーション結果を示すデータに、図5に記載のシミュレーション結果(本発明適用後の測定値)を合わせて記載したものである。図6は、挿入損失を示すデータであり、従来の配線基板は、140GHzにおいて-5dB未満であり、要求値を満たしていないことがわかる。図7は、反射損失を示すデータであり、従来の配線基板は、140GHzにおいて-15dBよりも大きく、要求値を満たしていないことがわかる。
 一方、本発明適用後の一実施形態に係る配線基板1は、図6に示すように140GHzにおいて挿入損失の測定値が-5dB以上であり要求値を満たしている。さらに、図7に示すように140GHzにおいて反射損失の測定値が-15dB以下であり要求値を満たしている。上記のように、一実施形態に係る配線基板1は、140GHzにおいて挿入損失および反射損失のいずれも要求値を満たし、従来の配線基板と比べて挿入損失および反射損失が改善されている。したがって、本開示に係る配線基板は、優れた電気特性を有していることがわかる。
 以上、本開示の実施形態について説明した。しかし、本開示に係る発明は上述の実施形態に限定されるものではなく、下記の(1)に示す本開示の範囲内で種々の変更および改良が可能である。
 (1)本開示に係る配線基板は、第1面および第1面と反対側に位置する第2面を有する第1絶縁層と、第1面から第2面まで、第1絶縁層を貫通するスルーホールと、スルーホールの内壁面に位置するスルーホール導体と、第1面に位置するとともにスルーホール導体と電気的に接続する第1配線導体と、第2面に位置するとともにスルーホール導体と電気的に接続する第2配線導体とを含む。スルーホール導体は、内壁面全周にわたり位置する第1部分と、第1部分と第1配線導体とを接続する第2部分とを含む。第1部分は、第1絶縁層の厚さ方向において、第1面側に位置する第1端部および第2面側に位置する第2端部を有している。少なくとも第1端部は、厚さ方向において、第1面よりも第2面側に位置している。第2部分は、第1端部の一部の第1領域に接続するとともに、厚さ方向において、第1領域から第1面まで位置している。
 本開示の実施形態に関し、以下の(2)~(8)に示す実施形態をさらに開示する。
 (2)上記(1)に記載の配線基板において、スルーホールに、スルーホール導体で囲まれるように樹脂が、さらに位置している。
 (3)上記(1)または(2)に記載の配線基板において、第1面に第2絶縁層および第2面に第3絶縁層が、さらに位置している。
 (4)上記(1)~(3)のいずれかに記載の配線基板において、スルーホール導体は、第1部分と第2配線導体とを接続する第3部分をさらに含む。第2端部が、厚さ方向において、第2面よりも第1面側に位置する。第3部分は、第2端部の一部の第2領域に接続するとともに、厚さ方向において、第2領域から第2面まで位置している。
 (5)上記(4)に記載の配線基板において、第1配線導体は、第1面に位置する第1信号用配線導体を含む。第2配線導体は、第2面に位置する第2信号用配線導体を含む。第1信号用配線導体と第2部分とが接続し、第2信号用配線導体と第3部分とが接続している。
 (6)上記(5)に記載の配線基板において、上面視において、第1信号用配線導体が第2部分から延びる方向を第1方向とし、第1方向と垂直な方向を第2方向とした場合に、第2方向における第1信号用配線導体の長さと第2部分の長さとが同じである。第2信号用配線導体が第3部分から延びる方向を第3方向とし、第3方向と垂直な方向を第4方向とした場合に、第4方向における第2信号用配線導体の長さと第3部分の長さとが同じである。
 (7)上記(3)~(6)のいずれかに記載の配線基板において、樹脂および第1絶縁層を壁面とし、第1端部の第1領域以外の領域を底部とする第1凹部に、第2絶縁層の一部が位置している。
 (8)上記(3)~(7)のいずれかに記載の配線基板において、樹脂および第1絶縁層を壁面とし、第2端部の第2領域以外の領域を底部とする第2凹部に、第3絶縁層の一部が位置している。
 1  配線基板
 2  絶縁層
 20 スルーホール
 2a スルーホール導体
 21 第1絶縁層
 211 第1面
 212 第2面
 2a1 第1部分
 2a2 第2部分
 2a3 第3部分
 2a11 第1端部
 2a12 第2端部
 2b 樹脂
 2b1 第1凹部
 2b2 第2凹部
 22 第2絶縁層
 23 第3絶縁層
 3  導体層
 30 導体
 3a ビアホール導体
 31 第1配線導体
 32 第2配線導体
 4  ソルダーレジスト
 5  半田
 6  レジスト

Claims (8)

  1.  第1面および該第1面と反対側に位置する第2面を有する第1絶縁層と、
     前記第1面から前記第2面まで、前記第1絶縁層を貫通するスルーホールと、
     該スルーホールの内壁面に位置するスルーホール導体と、
     前記第1面に位置するとともに前記スルーホール導体と電気的に接続する第1配線導体と、
     前記第2面に位置するとともに前記スルーホール導体と電気的に接続する第2配線導体と、
    を含み、
     前記スルーホール導体は、前記内壁面全周にわたり位置する第1部分と、該第1部分と前記第1配線導体とを接続する第2部分と、を含み、
     前記第1部分は、前記第1絶縁層の厚さ方向において、前記第1面側に位置する第1端部および前記第2面側に位置する第2端部を有し、
     少なくとも前記第1端部は、前記厚さ方向において、前記第1面よりも前記第2面側に位置しており、
     前記第2部分は、前記第1端部の一部の第1領域に接続するとともに、前記厚さ方向において、前記第1領域から前記第1面まで位置している、配線基板。
  2.  前記スルーホールに、前記スルーホール導体で囲まれるように樹脂が、さらに位置している、請求項1に記載の配線基板。
  3.  前記第1面に第2絶縁層および前記第2面に第3絶縁層が、さらに位置している、請求項1または2に記載の配線基板。
  4.  前記スルーホール導体は、前記第1部分と前記第2配線導体とを接続する第3部分をさらに含み、
     前記第2端部が、前記厚さ方向において、前記第2面よりも前記第1面側に位置し、
     前記第3部分は、前記第2端部の一部の第2領域に接続するとともに、前記厚さ方向において、前記第2領域から前記第2面まで位置している、
    請求項1~3のいずれかに記載の配線基板。
  5.  前記第1配線導体は、前記第1面に位置する第1信号用配線導体を含み、
     前記第2配線導体は、前記第2面に位置する第2信号用配線導体を含み、
     前記第1信号用配線導体と前記第2部分とが接続し、前記第2信号用配線導体と前記第3部分とが接続している、
    請求項4に記載の配線基板。
  6.  上面視において、前記第1信号用配線導体が前記第2部分から延びる方向を第1方向とし、該第1方向と垂直な方向を第2方向とした場合に、前記第2方向における前記第1信号用配線導体の長さと前記第2部分の長さとが同じであり、
     上面視において、前記第2信号用配線導体が前記第3部分から延びる方向を第3方向とし、該第3方向と垂直な方向を第4方向とした場合に、前記第4方向における前記第2信号用配線導体の長さと前記第3部分の長さとが同じである、
    請求項5に記載の配線基板。
  7.  前記樹脂および前記第1絶縁層を壁面とし、前記第1端部の前記第1領域以外の領域を底部とする第1凹部に、前記第2絶縁層の一部が位置している、請求項3~6のいずれかに記載の配線基板。
  8.  前記樹脂および前記第1絶縁層を壁面とし、前記第2端部の前記第2領域以外の領域を底部とする第2凹部に、前記第3絶縁層の一部が位置している、請求項3~7のいずれかに記載の配線基板。
PCT/JP2024/022016 2023-06-29 2024-06-18 配線基板 Ceased WO2025004902A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-106911 2023-06-29
JP2023106911 2023-06-29

Publications (1)

Publication Number Publication Date
WO2025004902A1 true WO2025004902A1 (ja) 2025-01-02

Family

ID=93939031

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/022016 Ceased WO2025004902A1 (ja) 2023-06-29 2024-06-18 配線基板

Country Status (2)

Country Link
TW (1) TW202508377A (ja)
WO (1) WO2025004902A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637416A (ja) * 1992-07-14 1994-02-10 Fujitsu Ltd プリント配線板
JPH06338687A (ja) * 1993-05-31 1994-12-06 Nec Corp 多層印刷配線板およびその製造方法
JPH1154869A (ja) * 1997-08-07 1999-02-26 Hitachi Ltd 実装基板とそれを用いた電子装置
JP2001210953A (ja) * 2000-01-27 2001-08-03 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2005175189A (ja) * 2003-12-11 2005-06-30 Fuji Xerox Co Ltd プリント配線基板
WO2019082845A1 (ja) * 2017-10-25 2019-05-02 株式会社Soken 高周波伝送線路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637416A (ja) * 1992-07-14 1994-02-10 Fujitsu Ltd プリント配線板
JPH06338687A (ja) * 1993-05-31 1994-12-06 Nec Corp 多層印刷配線板およびその製造方法
JPH1154869A (ja) * 1997-08-07 1999-02-26 Hitachi Ltd 実装基板とそれを用いた電子装置
JP2001210953A (ja) * 2000-01-27 2001-08-03 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2005175189A (ja) * 2003-12-11 2005-06-30 Fuji Xerox Co Ltd プリント配線基板
WO2019082845A1 (ja) * 2017-10-25 2019-05-02 株式会社Soken 高周波伝送線路

Also Published As

Publication number Publication date
TW202508377A (zh) 2025-02-16

Similar Documents

Publication Publication Date Title
KR100702554B1 (ko) 다층 전자 장치 캐리어의 개량된 적층 비아 구조
US6996903B2 (en) Formation of multisegmented plated through holes
JP7155261B2 (ja) 無線周波数回路におけるアディティブ製造技術(amt)ファラデー境界
US6072375A (en) Waveguide with edge grounding
JP2002353588A (ja) 配線基板及び配線基板の製造方法
US20140034363A1 (en) Multi-layer transmission lines
US4646436A (en) Shielded interconnection boards
JP7097139B2 (ja) 配線基板
EP0668713B1 (en) Method for the manufacturing of a multilayer microwave board and boards obtained on the basis of this method
US20100308941A1 (en) High-frequency line structure on resin substrate and method of manufacturing the same
TWI815528B (zh) 電路板結構
WO2025004902A1 (ja) 配線基板
US7290333B2 (en) Manufacturing method of a multilayer printed wiring board
US7196906B1 (en) Circuit board having segments with different signal speed characteristics
JP7397718B2 (ja) 印刷配線板及び印刷配線板の製造方法
US6441319B1 (en) Inserted components for via connection of signal tracks to achieve continuous impedance matching in multi-layer substrate
WO2022176853A1 (ja) 印刷配線板
US6459347B1 (en) Method for vertical connection of conductors in a device in the microwave range
WO2025070312A1 (ja) 配線基板およびそれを用いた実装構造体
US20230292431A1 (en) Shielded signal vias in printed circuit boards for high-frequency and broadband signals
WO2025070043A1 (ja) 配線基板およびそれを用いた実装構造体
WO2025089165A1 (ja) 配線基板およびそれを用いた実装構造体
WO2026070212A1 (ja) 配線基板および実装構造体
US20250168970A1 (en) Wiring board
WO2026028759A1 (ja) 配線基板および実装構造体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24831764

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE