WO2025005461A1 - 와이어리스 양면 냉각형 파워 모듈 및 그 제조방법 - Google Patents

와이어리스 양면 냉각형 파워 모듈 및 그 제조방법 Download PDF

Info

Publication number
WO2025005461A1
WO2025005461A1 PCT/KR2024/006535 KR2024006535W WO2025005461A1 WO 2025005461 A1 WO2025005461 A1 WO 2025005461A1 KR 2024006535 W KR2024006535 W KR 2024006535W WO 2025005461 A1 WO2025005461 A1 WO 2025005461A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper
layer
copper layer
base
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2024/006535
Other languages
English (en)
French (fr)
Inventor
김민수
배일석
서진원
김병길
육점국
이효종
문상환
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rn2 Ceramics Co Ltd
Rn2 Technologies Co Ltd
Original Assignee
Rn2 Ceramics Co Ltd
Rn2 Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020240061413A external-priority patent/KR102935000B1/ko
Application filed by Rn2 Ceramics Co Ltd, Rn2 Technologies Co Ltd filed Critical Rn2 Ceramics Co Ltd
Publication of WO2025005461A1 publication Critical patent/WO2025005461A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Definitions

  • the technical idea of the present invention relates to a power module, and more specifically, to a wireless double-sided cooling type power module and a method for manufacturing the same.
  • Power semiconductor devices which are widely used in mobile devices, home appliances, and automobiles, play a role in converting, processing, and controlling power. Since power semiconductor devices, to which high current and high voltage are applied for power supply, generate a large amount of heat, ceramic circuit boards made of ceramic materials such as Al 2 O 3 , AlN, Zirconia Toughened Alumina (ZTA), and Si 3 N 4 are used. Ceramics have high insulation, mechanical strength, and relatively high heat dissipation performance, and are therefore suitable as substrates for high-power power semiconductor devices.
  • the ceramic circuit board may include a conductive pattern made of aluminum (Al) or copper (Cu) with high thermal conductivity on the ceramic material.
  • a double-sided cooling type power module in which ceramic circuit boards are arranged on both sides of the power semiconductor device to enable cooling on both sides.
  • cooling fins are arranged on the outside of the ceramic circuit board, and heat can be transferred to a water cooler installed externally through the cooling fins.
  • the conventional technology for manufacturing such ceramic circuit boards forms a pattern of a conductive layer using an etching process, and therefore has limitations in the pattern shape.
  • the Mo-Cu alloy conductive spacer has low thermal conductivity, and has a limitation in that it requires an additional process of individually mounting small-sized spacers on a ceramic circuit board.
  • the technical problem to be achieved by the technical idea of the present invention is to provide a wireless double-sided cooling power module that uses a copper structure as wiring instead of a bonding wire, and a method for manufacturing the same.
  • a wireless double-sided cooling power module using a copper structure as wiring and a method for manufacturing the same are provided.
  • the wireless double-sided cooling power module may include a first ceramic substrate including a first ceramic layer and a first base copper layer disposed on a first surface of the first ceramic layer; a second ceramic substrate disposed to face the first ceramic substrate and including a second ceramic layer and a second base copper layer disposed on a third surface of the second ceramic layer; a semiconductor element mounted on the first ceramic substrate and including a first electrode, a second electrode, and a third electrode; and a copper structure plug disposed between the second ceramic substrate and the semiconductor element, electrically connected to the semiconductor element, and formed by printing, pressing, and sintering a copper-containing paste.
  • the copper structure plug may include a first copper structure plug electrically connecting the first electrode of the semiconductor element to the second base copper layer of the second ceramic substrate; and a second copper structure plug electrically connecting the second electrode of the semiconductor element to the second base copper layer of the second ceramic substrate.
  • the copper structure plug may further include a third copper structure plug disposed between the first base copper layer of the first ceramic substrate and the second base copper layer of the second ceramic substrate to electrically connect the first base copper layer and the second base copper layer.
  • the third electrode of the semiconductor element can be electrically connected to the first base copper layer of the first ceramic substrate.
  • the copper structure plug may include a region on the upper side having a differential porosity and having a lower porosity than the lower side that is relatively adjacent to the second base copper layer.
  • the copper structure plug may have a porosity that decreases from the lower side relatively adjacent to the second base copper layer toward the upper side.
  • the copper structure plug may have a pyramidal shape whose plane area decreases from the lower side relatively adjacent to the second base copper layer to the upper side.
  • the copper structure plug may include: a base portion; and a surface portion disposed on the base portion and having a lower porosity than the base portion.
  • the base portion may have a porosity in a range of more than 5 volume% and less than or equal to 20 volume%
  • the surface portion may have a porosity in a range of more than 0 volume% and less than or equal to 5 volume%.
  • the first ceramic substrate may further include a lead frame electrically connected to the first base copper layer.
  • a mold layer filling a space between the first ceramic substrate and the second ceramic substrate may be further included.
  • the first ceramic substrate may further include a first outer copper layer disposed on a second surface opposite to the first surface
  • the second ceramic substrate may further include a second outer copper layer disposed on a fourth surface opposite to the third surface
  • At least one of the first base copper layer and the second base copper layer may be formed of a TPC copper layer formed by printing, pressing, and sintering a copper-containing paste on the ceramic layer, a DBC copper layer formed by bonding copper foil on the ceramic layer by a high-temperature oxidation process, a DPC copper layer formed by forming a seed layer on the ceramic layer and then plating the seed layer with copper, or an AMB copper layer formed by bonding a copper foil using an active metal foil to the ceramic layer.
  • At least one of the first base copper layer and the second base copper layer may include at least one of a bonded copper layer, a laminated copper layer, and a surface copper layer.
  • the bonding copper layer may be formed using a copper-containing bonding paste including glass frit, inorganic particles, copper oxide particles, copper particles, a solvent and a binder
  • the laminated copper layer may be formed using a copper-containing laminated paste including inorganic particles, copper particles, a solvent and a binder
  • the surface copper layer may be formed using a copper-containing surface paste including copper oxide particles, copper particles, a solvent and a binder.
  • a method for manufacturing the wireless double-sided cooling power module may include the steps of: providing a first ceramic substrate including a first ceramic layer and a first base copper layer disposed on a first surface of the first ceramic layer; providing a second ceramic substrate disposed to face the first ceramic substrate and including a second ceramic layer and a second base copper layer disposed on a third surface of the second ceramic layer; mounting a semiconductor element on the first ceramic substrate; forming a copper structure plug by printing, pressing, and sintering at a temperature of 500° C. to 700° C. a copper-containing paste on the second base copper layer of the second ceramic substrate; and arranging the first ceramic substrate and the second ceramic substrate to face each other and bonding the semiconductor element and the copper structure plug.
  • the step of forming the copper structure plug may be performed such that the copper structure plug has a differential porosity and includes a region on the upper side having a lower porosity than a region on the lower side that is relatively adjacent to the second base copper layer.
  • the printing step and the pressing step are performed in one cycle to form one paste layer, and then the printing step and the pressing step are performed again to further form one subsequent paste layer on the previously formed paste layer, thereby forming a plurality of paste layers, and the plurality of paste layers are sintered together.
  • the application area of the copper paste is reduced from the lower side adjacent to the second base copper layer toward the upper side, thereby allowing the copper structure plug to have a pyramidal shape.
  • the first ceramic substrate may include a first active metal brazing layer interposed between the first ceramic layer and the first base copper layer
  • the second ceramic substrate may include a second active metal brazing layer interposed between the second ceramic layer and the second base copper layer.
  • the ceramic substrate according to the present invention has an advantage in that a three-dimensional pattern can be formed on the ceramic substrate using a copper structure plug formed by printing, pressing, and sintering so as to be able to respond to various types of semiconductor devices mounted on the substrate.
  • the wire bonding process is not required, the electrical conductivity and thermal conductivity are improved, and the durability against thermal cycles can be improved.
  • the bonding wire since the bonding wire is not used, the disadvantages such as heat loss, power loss, and reduced durability due to the bonding wire can be eliminated, and the process cost can be reduced and the defect rate can be reduced.
  • the above copper structure plug is a sintered material rather than a rolled material, there are differences in the microstructure, such as not having the directionality that appears in a rolled material, and there are differences in the degree of inclusion and distribution of pores.
  • the copper structure plug does not require a molybdenum/copper spacer to be formed and attached in a separate process, and is printed, pressed, and sintered at once using a 3D TPC method using a copper-containing paste, thereby providing excellent positional accuracy, minimizing thickness deviation of the spacer, and further preventing damage to semiconductor elements.
  • the copper structure plug according to the present invention includes a lower layer having a high porosity, thereby providing low thermal stress and improved resistance to thermal fatigue fracture, and further includes an upper layer having a low porosity, thereby preventing bonding defects in power semiconductor devices.
  • the method for manufacturing a wireless double-sided cooling power module according to the present invention can prevent the formation of defects due to heat by performing sintering of a copper structure plug at a temperature in the range of 500°C to 800°C.
  • surface blasting treatment copper oxide formed on the surface of the copper structure plug during sintering can be removed to provide a smooth surface, thereby stably ensuring electrical connection between the copper structure plug and the power semiconductor element.
  • FIGS. 1 and 2 are cross-sectional views illustrating a wireless double-sided cooling power module according to one embodiment of the present invention.
  • FIG. 3 is a schematic diagram illustrating a power semiconductor element included in a wireless double-sided cooling power module according to one embodiment of the present invention.
  • FIGS. 4 and 5 are cross-sectional views illustrating a wireless double-sided cooling power module according to one embodiment of the present invention.
  • FIG. 6 is a cross-sectional view illustrating a first base copper layer included in a wireless double-sided cooling power module according to one embodiment of the present invention.
  • FIG. 7 is a cross-sectional view illustrating a copper structure plug included in a wireless double-sided cooling power module according to one embodiment of the present invention.
  • FIG. 8 is a photograph showing the microstructure of a copper structure plug included in a wireless double-sided cooling power module according to one embodiment of the present invention.
  • FIGS. 9A and 9B are cross-sectional views and photographs illustrating a pyramid-shaped copper structure of a ceramic circuit board according to one embodiment of the present invention.
  • FIG. 10 is a flow chart illustrating a method for manufacturing a wireless double-sided cooling power module according to one embodiment of the present invention.
  • FIG. 11 is a result of an ultrasonic inspection showing whether a defect occurs according to the sintering temperature of a ceramic substrate included in a wireless double-sided cooling power module according to an embodiment of the present invention.
  • FIG. 12 is a photograph showing the surface state of a ceramic substrate included in a wireless double-sided cooling power module according to one embodiment of the present invention before and after blasting treatment.
  • a layer formed "on" another layer may refer to a layer formed directly on the other layer, or may refer to a layer formed on an intermediate layer or intermediate layers formed on the other layer. It should be noted that the meanings of "upper” and “lower” in this specification are relative, and the direction upward from the ceramic substrate is described as “upper”, and the direction downward is described as “lower.”
  • power semiconductor devices are exemplary, and cases composed of other semiconductor devices are also included in the technical spirit of the present invention.
  • FIGS. 1 and 2 are cross-sectional views illustrating a wireless double-sided cooling power module according to one embodiment of the present invention.
  • the wireless double-sided cooling power module (100) includes a first ceramic substrate (110), a second ceramic substrate (120), a power semiconductor element (130), a first copper structure plug (140), a second copper structure plug (150), a third copper structure plug (160), and a mold layer (170).
  • the wireless double-sided cooling power module (100) may further include a lead frame (180).
  • a wireless double-sided cooling power module (100a) includes a first ceramic substrate (110a), a second ceramic substrate (120a), a power semiconductor element (130), a first copper structure plug (140), a second copper structure plug (150), a third copper structure plug (160), and a mold layer (170).
  • the wireless double-sided cooling power module (100a) may further include a lead frame (180).
  • the first ceramic substrate (110) may include a first ceramic layer (112), a first base copper layer (114), and a first outer copper layer (116).
  • the second ceramic substrate (120) may include a second ceramic layer (122), a second base copper layer (124), and a second outer copper layer (126).
  • the first ceramic substrate (110) and the second ceramic substrate (120) may be disposed to face each other.
  • the first ceramic substrate (110a) may include a first ceramic layer (112), a first base copper layer (114), a first outer copper layer (116), and a first active metal brazing layer (118).
  • the second ceramic substrate (120a) may include a second ceramic layer (122), a second base copper layer (124), a second outer copper layer (126), and a second active metal brazing layer (128).
  • the first ceramic substrate (110a) and the second ceramic substrate (120a) may be disposed to face each other.
  • the first ceramic substrate (100a) of FIG. 2 has a difference in that it further includes a first active metal brazing layer (118), and the second ceramic substrate (200a) has a difference in that it further includes a second active metal brazing layer (128).
  • the first active metal brazing layer (118) may be interposed between the first ceramic layer (112) and the first base copper layer (114) and between the first ceramic layer (112) and the first outer copper layer (116).
  • the second active metal brazing layer (128) may be interposed between the second ceramic layer (122) and the second base copper layer (124) and between the second ceramic layer (122) and the second outer copper layer (126).
  • the first ceramic layer (112) may have a first surface (1121) and a second surface (1122) that face each other.
  • first surface (1121) is depicted as the upper surface
  • second surface (1122) is depicted as the lower surface with respect to the first ceramic layer (112).
  • the second ceramic layer (122) may have a third surface (121) and a fourth surface (1222) that face each other.
  • the third surface (1121) is depicted as the lower surface and the fourth surface (1122) is depicted as the lower surface with respect to the second ceramic layer (122).
  • the first ceramic layer (112) and the second ceramic layer (122) may have excellent thermal conductivity and electrical insulation.
  • the first ceramic layer (112) and the second ceramic layer (122) may be made of a ceramic material and may include, for example, at least one of Al 2 O 3 , AlN, Zirconia Toughened Alumina (ZTA), and Si 3 N 4 .
  • the first base copper layer (114) may be disposed on the first surface (1121) of the first ceramic layer (112).
  • the second base copper layer (124) may be disposed on the third surface (1121) of the second ceramic layer (122).
  • the first base copper layer (114) of the first ceramic substrate (110) and the second base copper layer (124) of the second ceramic substrate (120) may be disposed so as to face each other adjacent to each other.
  • the first base copper layer (114) and the second base copper layer (124) can be formed using TPC technology, DBC technology, DPC technology, or AMB technology.
  • the first base copper layer (114) and the second base copper layer (124) can have a total thickness in a range of, for example, 100 ⁇ m to 1000 ⁇ m, and can have a total thickness of, for example, about 300 ⁇ m.
  • the first base copper layer (114) and the second base copper layer (124) may be formed as TPC (thick printed copper) copper layers using a TPC (thick printed copper) technology.
  • the TPC technology may refer to a technology of forming a copper layer having a predetermined thickness by printing, pressing, and sintering using a copper-containing paste.
  • the TPC copper layer may be formed by printing a copper-containing paste on one or both sides of a ceramic layer to form a paste layer, and pressing and sintering the paste layer. Since the TPC technology forms the TPC copper layer using a screen printing method, it does not require an additional etching process, and can freely implement various patterning shapes.
  • the TPC technology may allow one layer formed in one process cycle of printing, pressing, and sintering to have a very small thickness, and the one layer may have a thickness in the range of, for example, 10 ⁇ m to 100 ⁇ m.
  • the thickness of the TPC copper layer can be increased by repeatedly performing the above process cycle to form multiple layers, thickness control can be facilitated.
  • the TPC copper layer can secure uniformity in thickness, surface quality, etc. as a whole.
  • nickel (Ni), silver (Ag), gold (Au), etc. can be plated on the TPC copper layer.
  • the first base copper layer (114) and the second base copper layer (124) may be formed as DBC copper layers formed using a DBC (direct bonded copper) technology.
  • the DBC technology may refer to a technology of forming a copper layer by directly attaching a copper foil to a ceramic layer.
  • the DBC copper layer may be formed by placing a copper foil on one or both sides of a ceramic layer, performing a high-temperature oxidation process at a temperature in the range of 1000° C. to 1080° C., and bonding the copper foil to the ceramic layer using a copper-oxygen eutectic liquid. The bonding may be performed in a nitrogen atmosphere containing about 30 ppm of oxygen at a temperature of 1083° C.
  • the DBC copper layer may be patterned using an etching process. Additionally, nickel (Ni), silver (Ag), gold (Au), etc. can be plated on the DBC copper layer.
  • the first base copper layer (114) and the second base copper layer (124) may be formed as DPC copper layers formed using a DPC (direct plating copper) technology.
  • the DPC technology may refer to a technology of forming a copper layer by using a thin film process, an etching process, and a plating process.
  • the DPC copper layer may be formed by forming a seed layer of titanium (Ti), titanium-tungsten (TiW), or the like on one side or both sides of a ceramic layer, and then plating copper (Cu) on the seed layer.
  • a photoresist pattern may be formed on the seed layer, and then copper (Cu) may be plated on the photoresist pattern, and the photoresist pattern may be removed to form the DPC copper layer having a desired pattern. Then, if necessary, the DPC copper layer may be patterned using an etching process.
  • Cu copper
  • the first base copper layer (114) and the second base copper layer (124) may be formed of an AMB (active metal brazing) copper layer formed using an AMB technology.
  • the AMB technology may refer to a technology of bonding a ceramic layer and a copper layer using an active metal foil. An active metal foil and a copper foil are sequentially placed on one or both sides of a ceramic layer, and the active metal foil is melted by heating. As shown in FIG. 2, an active metal brazing layer is formed, thereby bonding the ceramic layer and the copper foil to each other. Accordingly, the active metal brazing layer may perform a role of bonding the ceramic layer and the first base copper layer and a role of bonding the ceramic layer and the second base copper layer. Subsequently, if necessary, the AMB copper layer may be patterned using an etching process.
  • the active metal brazing layer may include a metal or metal alloy having a lower melting point than copper constituting the copper foil, and may include, for example, an active metal alloy in which copper, aluminum, nickel, or silver is added to titanium, hafnium, nickel, molybdenum, or zirconium, which are active with respect to oxygen, to lower the melting point.
  • the active metal brazing layer may include, for example, an alloy including at least one of silver (Ag), copper (Cu), and titanium (Ti).
  • the active metal brazing layer may include at least one of aluminum (Al), titanium (Ti), nickel (Ni), niobium (Nb), and molybdenum (Mo).
  • the first outer copper layer (116) may be disposed on a second surface (1122) opposite to the first surface (1121) of the first ceramic layer (112).
  • the second outer copper layer (126) may be disposed on a fourth surface (1222) opposite to the third surface (1121) of the second ceramic layer (122).
  • the first outer copper layer (116) and the second outer copper layer (126) can function as a warpage prevention layer that prevents the ceramic layer (122) from warping during a sintering process for forming the first base copper layer (114) and the second base copper layer (124) and a sintering process for forming the first copper structure plug (140), the second copper structure plug (150), and the third copper structure plug (160).
  • the first outer copper layer (116) and the second outer copper layer (126) can provide a path for dissipating heat generated from the power semiconductor element to the outside.
  • a heat dissipation structure (not shown) can be attached to the first outer copper layer (116) and the second outer copper layer (126).
  • the first outer copper layer (116) and the second outer copper layer (126) can be formed as a single layer or as a plurality of layers.
  • the first outer copper layer (116) and the second outer copper layer (126) can be formed in the same manner as the first base copper layer (114) and the second base copper layer (124).
  • the first outer copper layer (116) and the second outer copper layer (126) can be formed using the above-described TPC technology, DBC technology, DPC technology, or AMB technology.
  • the first outer copper layer (116) and the second outer copper layer (126) can each include the same material as the first base copper layer (114) and the second base copper layer (124), and can be formed simultaneously.
  • the first active metal brazing layer (118) may be disposed on the first surface (1121) and the second surface (1122) of the first ceramic layer (112).
  • the first base copper layer (114) may be disposed on the first active metal brazing layer (118) of the first surface (1121).
  • the first active metal brazing layer (118) may be interposed between the first ceramic layer (112) and the first base copper layer (114), thereby bonding the first ceramic layer (112) and the first base copper layer (114) to each other.
  • the first outer copper layer (116) may be disposed on the first active metal brazing layer (118) of the second surface (1122).
  • a first active metal brazing layer (118) is interposed between the first ceramic layer (112) and the first outer copper layer (116), so that the first ceramic layer (112) and the first outer copper layer (116) can be joined to each other.
  • the second active metal brazing layer (128) may be disposed on the third side (1221) and the fourth side (1222) of the second ceramic layer (122).
  • the second base copper layer (124) may be disposed on the second active metal brazing layer (128) of the third side (1221).
  • the second active metal brazing layer (128) may be interposed between the second ceramic layer (122) and the second base copper layer (124), thereby bonding the second ceramic layer (122) and the second base copper layer (124) to each other.
  • the second outer copper layer (126) may be disposed on the second active metal brazing layer (128) of the fourth side (1222).
  • a second active metal brazing layer (128) is interposed between the second ceramic layer (122) and the second outer copper layer (126), so that the first ceramic layer (122) and the second outer copper layer (126) can be joined to each other.
  • an additional etching process may be required when applying the DBC technology, the DPC technology, or the AMB technology. Therefore, when using this etching process, there is a limitation in that there is a limitation on the pattern shape, and it may be difficult to form a difference in thickness between patterns or to form a second pattern and a third pattern on the pattern in order to respond to various types of semiconductor devices.
  • the pattern when applying the TPC technology to form the first base copper layer (114) or the second base copper layer (124), the pattern can be easily formed during printing, and an additional etching process may not be required.
  • an additional etching process may be required when applying the DBC technology, the DPC technology, or the AMB technology. Therefore, when using this etching process, there is a limitation in that there is a limitation on the pattern shape, and it may be difficult to form a difference in thickness between patterns or to form a second pattern and a third pattern on the pattern in order to respond to various types of semiconductor devices.
  • the pattern when applying the TPC technology to form the first base copper layer (114) and the second base copper layer (124), the pattern can be easily formed during printing, and an additional etching process may not be required.
  • At least one power semiconductor element (130) may be placed between a first ceramic substrate (110) and a second ceramic substrate (120).
  • the first ceramic substrate (110) and the second ceramic substrate (120) may perform a function of dissipating heat generated from the power semiconductor element (130) to the outside.
  • a heat dissipation structure (not shown) may be placed on an outer surface of at least one of the first ceramic substrate (110) and the second ceramic substrate (120).
  • the power semiconductor element (130) may be attached to the first base copper layer (114) of the first ceramic substrate (110) using various attachment layers and attachment methods, such as a conductive adhesive layer and a conductive solder layer, which are exemplary and the technical idea of the present invention is not limited thereto.
  • the power semiconductor element (130) may be, for example, a GTO (gate turn-off thyristor) semiconductor element or an IGBT (insulated gate bipolar mode transistor) semiconductor element, and may perform an operation of converting power supplied from a power supply unit such as a battery into power for driving a motor through a switching operation and supplying the converted power.
  • a power supply unit such as a battery into power for driving a motor through a switching operation and supplying the converted power.
  • the case where the power semiconductor element (130) is another semiconductor element is also included in the technical idea of the present invention.
  • the power semiconductor element (130) may include electrode members formed on the upper and lower portions. This will be described with reference to FIG. 3.
  • FIG. 3 is a schematic diagram illustrating a power semiconductor element included in a wireless double-sided cooling power module according to one embodiment of the present invention.
  • the power semiconductor element (130) may include a first electrode (131) and a second electrode (132) on a first side (138), and a third electrode (133) on a second side (139) opposite to the first side (138).
  • the first electrode (131) may be referred to as an emitter electrode
  • the second electrode (132) may be referred to as a gate electrode or a collector electrode
  • the third electrode (133) may be referred to as a base electrode.
  • the first electrode (131) and the second electrode (132) may be separated from each other for insulation and disposed on the first side (138).
  • the second electrode (132) may have a smaller area than the first electrode (131).
  • the arrangement of these electrodes is exemplary, and the technical idea of the present invention is not limited thereto.
  • the first copper structure plug (140), the second copper structure plug (150), and the third copper structure plug (160) can be formed using the above-described TPC technique of forming copper layers by printing, pressing, and sintering.
  • the first copper structure plug (140) is positioned between the second ceramic substrate (120) and the power semiconductor element (130) to electrically connect the first electrode (131) of the power semiconductor element (130) to the second base copper layer (124) of the second ceramic substrate (120).
  • the second copper structure plug (150) is positioned between the second ceramic substrate (120) and the power semiconductor element (130) to electrically connect the second electrode (132) of the power semiconductor element (130) to the second base copper layer (124) of the second ceramic substrate (120).
  • the third copper structure plug (160) is positioned between the first ceramic substrate (110) and the second ceramic substrate (120) to electrically connect the first base copper layer (114) of the first ceramic substrate (110) and the second base copper layer (124) of the second ceramic substrate (120).
  • the third electrode (133) of the power semiconductor element (130) can be electrically connected to the first base copper layer (114) of the first ceramic substrate (110).
  • At least one of the first copper structure plug (140), the second copper structure plug (150), and the third copper structure plug (160) can allow a high current to flow from the power semiconductor element (130).
  • the first copper structure plug (140), the second copper structure plug (150), and the third copper structure plug (160) can perform the function of a spacer in addition to the electrical connection described above.
  • the mold layer (170) can fill the space between the first ceramic substrate (110) and the second ceramic substrate (120).
  • the mold layer (170) can surround the power semiconductor element (130), the first copper structure plug (140), the second copper structure plug (150), and the third copper structure plug (160) and insulate them from each other.
  • the mold layer (170) can be composed of, for example, EMC (epoxy molding compound).
  • the lead frame (180) can be electrically connected to the first base copper layer (114) of the first ceramic substrate (110) and can provide an electrical connection with the outside.
  • the case where the lead frame (180) can be electrically connected to the second base copper layer (124) of the second ceramic substrate (120) and provides an electrical connection with the outside is also included in the technical idea of the present invention.
  • a part of the lead frame (180) can be covered by the mold layer (170).
  • the lead frame (180) can include a conductive material, for example, can include a metal.
  • the first electrode (131) of the power semiconductor element (130) can be electrically connected to the outside through an electrical path composed of a first copper structure plug (140), a second base copper layer (124), a third copper structure plug (160), a first base copper layer (114), and a lead frame (180).
  • the second electrode (132) of the power semiconductor element (130) can be electrically connected to the outside through an electrical path composed of a second copper structure plug (150), a second base copper layer (124), a third copper structure plug (160), a first base copper layer (114), and a lead frame (180).
  • the third electrode (133) of the power semiconductor element (130) can be electrically connected to the outside through an electrical path composed of the first base copper layer (114) and the lead frame (180).
  • the first electrode (131), the second electrode (132), and the third electrode (133) of the power semiconductor element (130) can be electrically insulated from each other within the wireless double-sided cooling power module (100).
  • the first base copper layer (114), the second base copper layer (124), and the lead frame (180) may have an appropriate pattern shape to provide the electrical path described above.
  • FIGS. 4 and 5 are cross-sectional views illustrating a wireless double-sided cooling power module according to one embodiment of the present invention.
  • a wireless double-sided cooling power module (100b) includes a first ceramic substrate (110a) including a first active metal brazing layer (118) and a second ceramic substrate (120) not including an active metal brazing layer. Descriptions of components identical or similar to those in the above-described embodiment will be omitted.
  • a wireless double-sided cooling power module (100c) includes a first ceramic substrate (110) that does not include an active metal brazing layer and a second ceramic substrate (120a) that includes a second active metal brazing layer (128). Descriptions of components identical or similar to those in the above-described embodiment will be omitted.
  • the first base copper layer (114) and the second base copper layer (124) may be copper foil formed by DBC technology or AMB technology, or may be a copper plating layer formed by DPC technology.
  • the first base copper layer (114) and the second base copper layer (124) may be a sintered body of a copper-containing paste formed by TPC technology.
  • first base copper layer (114) and the second base copper layer (124) formed using TPC (thick printed copper) technology will be described in detail.
  • FIG. 6 is a cross-sectional view illustrating a first base copper layer included in a wireless double-sided cooling power module according to one embodiment of the present invention.
  • the first base copper layer (114) can be formed by printing a copper-containing paste to form a paste layer and pressing and sintering the paste layer.
  • the first base copper layer (114) may be disposed on a portion of the first ceramic layer (112).
  • the first base copper layer (114) may be formed using the TPC technique described above.
  • the first base copper layer (114) may be composed of a plurality of layers.
  • the first base copper layer (114) may include, for example, at least one of a bonding copper layer (1141), a laminated copper layer (1142), and a surface copper layer (1143).
  • the thickness of the first base copper layer (114) can be varied by controlling the thickness of the relatively thick laminated copper layer (1142).
  • the laminated copper layer (1142) can have a greater thickness than the bonded copper layer (1141) and the surface copper layer (1143).
  • the bonded copper layer (1141) and the surface copper layer (1143) can have the same thickness or different thicknesses.
  • the bonded copper layer (1141) can have a thickness of, for example, 1 ⁇ m to 100 ⁇ m, for example, about 20 ⁇ m.
  • the laminated copper layer (1142) can have a thickness of, for example, 100 ⁇ m to 1000 ⁇ m.
  • the surface copper layer (1143) can have a thickness of, for example, 1 ⁇ m to 100 ⁇ m, for example, about 30 ⁇ m.
  • the bonding copper layer (1141) may be disposed on at least a portion of the first ceramic layer (112).
  • the laminated copper layer (1142) may be disposed on the bonding copper layer (1141).
  • the surface copper layer (1143) may be disposed on the laminated copper layer (1142).
  • this is exemplary and the technical idea of the present invention is not limited thereto.
  • the first base copper layer (114) may be configured to include the bonding copper layer (1141) and the surface copper layer (1143), excluding the laminated copper layer (1142).
  • the first base copper layer (114) may be configured to include a bonding copper layer (1141) and a laminated copper layer (1142), excluding the surface copper layer (1143).
  • the bonding copper layer (1141) can be formed by printing a copper-containing bonding paste on the first ceramic layer (112) using a screen printing method or the like to form a bonding paste layer, drying to remove the solvent, pressing the dried bonding paste layer, and then heating to sinter it.
  • the laminated copper layer (1142) can be formed by printing a copper-containing laminated paste on the bonded copper layer (1141) using a screen printing method or the like to form a laminated paste layer, then drying to remove the solvent, pressing the dried laminated paste layer, and then heating to sinter it.
  • the surface copper layer (1143) can be formed by printing a copper-containing surface paste on the laminated copper layer (1142) using a screen printing method or the like to form a surface paste layer, then drying to remove the solvent, pressing the dried surface paste layer, and then heating to sinter it.
  • the internal pores of the bonding paste layer, the laminated paste layer, and the surface paste layer can be reduced and the uniformity of height can be secured.
  • the above-described printing, pressing, and sintering steps can be performed repeatedly. For example, after forming one paste layer in one cycle of the printing and pressing, the printing and pressing can be performed again to further form one subsequent paste layer on the previously formed paste layer, and this can be repeated to form a plurality of paste layers.
  • the plurality of paste layers can be sintered together.
  • the copper layer can be formed. That is, sintering can be performed once or more for one copper layer constituting the first base copper layer (114). The number of times of the printing, pressing, and sintering can be varied.
  • the above copper-containing bonding paste may include, for example, copper particles, glass frit, inorganic particles, copper oxide particles, a solvent and a binder.
  • the copper-containing laminate paste may include, for example, copper particles, inorganic particles, a solvent, and a binder. Compared to the copper-containing bonding paste, the copper-containing laminate paste may not include glass frit and copper oxide particles.
  • the copper-containing surface paste may include copper particles, copper oxide particles, a solvent, and a binder. Compared to the copper-containing bonding paste, the copper-containing surface paste may not include glass frit and inorganic particles.
  • the above glass frit is a sintering aid that helps sintering of copper (Cu) particles and can provide better bonding between the first ceramic layer (112) and the bonding copper layer (1141).
  • the above inorganic particles may include at least one powder of Al 2 O 3 , CaO, and ZrO 2 .
  • the above inorganic particles may perform a function of reducing the shrinkage rate of the paste.
  • the shrinkage rate may be measured by printing the paste in a disk shape, drying and sintering it, and comparing the diameter of the disk after drying and after sintering.
  • the above copper oxide particles may include at least one of CuO and Cu 2 O, and may perform a function of improving bonding properties with a component to be bonded.
  • the above copper oxide particles may form a process liquid phase during the sintering process.
  • the first ceramic layer (112) includes alumina (Al 2 O 3 )
  • the copper oxide may react with alumina to form CuAlO 2 , CuAl 2 O 4 , etc., thereby improving bonding properties.
  • the above copper particles may be composed of copper and may be a main component constituting the first base copper layer (114).
  • the above copper particles may include fine copper particles having an average particle diameter ranging from 1 ⁇ m to 10 ⁇ m and may be included in an amount of 60 wt% to 95 wt% of the paste.
  • the shrinkage ratio of the copper-containing laminate paste may be higher than the shrinkage ratio of the copper-containing bonding paste.
  • the shrinkage ratio of the copper-containing surface paste may be higher than the shrinkage ratio of the copper-containing bonding paste and the shrinkage ratio of the copper-containing bonding paste.
  • the shrinkage ratio of the copper-containing bonding paste may be, for example, 0% to 3%.
  • the shrinkage ratio of the copper-containing laminate paste may be, for example, 3% to 9%.
  • the shrinkage ratio of the copper-containing surface paste may be, for example, 10% to 15%.
  • the copper-containing bonding paste, the copper-containing laminate paste, and the copper-containing surface paste can change the types and contents of glass frit, inorganic particles, copper oxide particles, copper particles, solvent, and binder in order to implement a desired thermal expansion coefficient and shrinkage ratio.
  • the description of the composition and paste for the first base copper layer (114) described above can be applied equally to the second base copper layer (124).
  • the second base copper layer (124) can include a bonding copper layer, a laminated copper layer, and a surface copper layer, similarly to the first base copper layer (114) described above.
  • first copper structure plug (140), a second copper structure plug (150), and a third copper structure plug (160) formed using TPC (thick printed copper) technology will be described in detail.
  • the first copper structure plug (140), the second copper structure plug (150), and the third copper structure plug (160) may be sintered bodies of a copper-containing paste formed using TPC technology.
  • FIG. 7 is a cross-sectional view illustrating a copper structure plug included in a wireless double-sided cooling power module according to one embodiment of the present invention.
  • the first copper structure plug (140), the second copper structure plug (150), and the third copper structure plug (160) can be formed by commonly printing and drying a copper-containing paste to form a paste layer, and pressing and sintering the paste layer.
  • the first copper structure plug (140), the second copper structure plug (150), and the third copper structure plug (160) can be formed using the TPC technology described above.
  • the first copper structure plug (140) may have a thermal expansion coefficient in the range of, for example, 5 x 10 -6 /°C to 20 x 10 -6 /°C in order to reduce the difference in thermal expansion coefficient with the power semiconductor element.
  • the first copper structure plug (140) may be a porous porous structure having pores therein.
  • the first copper structure plug (140) may have a differential porosity. This means that the first copper structure plug (140) includes a region on the upper side having a lower porosity than the lower side that is relatively adjacent to the second base copper layer (124).
  • the porosity of the first copper structure plug (140) may decrease from the lower side relatively adjacent to the first base copper layer (114) toward the upper side.
  • the first copper structure plug (140) may be composed of a plurality of layers and may include a first base portion (141) and a first surface portion (142) that is disposed on the first base portion (141) and has a lower porosity than the first base portion (141).
  • the first base portion (141) may have a porosity in a range of, for example, more than 5 vol% and less than or equal to 20 vol%.
  • the first surface portion (142) may have a porosity in a range of, for example, more than 0 vol% and less than or equal to 5 vol%.
  • the pores perform a buffer function against thermal shock, thereby reducing thermal stress and increasing resistance to thermal fatigue destruction due to thermal stress under repeated thermal history.
  • the first surface portion (142) since the first surface portion (142) has a relatively low porosity, it can have a smooth surface, and thus the bonding of the power semiconductor elements in contact can be improved. If the first surface portion (142) has a high porosity, void defects may remain on the bonding surface due to the pores, and the bonding of the power semiconductor elements may become poor. Therefore, it is desirable to control the first surface portion (142) so that there are no pores or the porosity is low.
  • the particle size and fraction of the copper particles included in the paste can be controlled. If the particle size of the copper particles is large or the fraction is low, the porosity can increase, and if the particle size of the copper particles is small or the fraction is large, the porosity can decrease.
  • the first paste forming the first base portion (141) may include copper particles having an average particle diameter in a range of more than 3 ⁇ m and less than or equal to 10 ⁇ m.
  • the second paste forming the first surface portion (142) may include copper particles having an average particle diameter in a range of 100 nm to 3 ⁇ m. That is, the average particle diameter of the copper particles included in the second paste may be smaller than the average particle diameter of the copper particles included in the first paste. Due to this difference in the average particle diameters of the copper particles, the first surface portion (142) may have a denser microstructure and a lower porosity than the first base portion (141).
  • the first copper structure plug (140) can be varied in thickness for electrical connection.
  • the first base portion (141) can have a greater thickness than the first surface portion (142).
  • the first surface portion (142) can have a thickness in the range of, for example, 1 ⁇ m to 100 ⁇ m, for example, about 20 ⁇ m.
  • the first copper structure plug (140) can be formed using the TPC technology described above.
  • the first copper structure plug (140) can be formed using a copper-containing paste including copper particles, inorganic particles, a solvent, and a binder.
  • the copper-containing paste may further include copper oxide particles.
  • the first copper structure plug (140) can be formed by printing the copper-containing paste using a screen printing method or the like to form a paste layer, drying to remove the solvent, pressing the dried paste layer, and then heating to sinter it.
  • the above-described printing, pressing, and sintering steps can be performed repeatedly. For example, after forming one paste layer in one cycle of the printing and pressing, the printing and pressing can be performed again to further form one subsequent paste layer on the previously formed paste layer, and this can be repeated a plurality of times to form a plurality of paste layers.
  • the plurality of paste layers can be sintered together.
  • the copper layer can be formed. That is, sintering can be performed one or more times for one copper layer constituting the first copper structure plug (140). The number of times of the printing, pressing, and sintering can be varied.
  • the first copper structure plug (140) may have a surface from which oxides have been removed by blasting treatment.
  • the description of the configuration and paste for the first copper structure plug (140) described above can be equally applied to the second copper structure plug (150) and the third copper structure plug (160).
  • the second copper structure plug (150) can include a second base portion (151) and a second surface portion (152), which correspond to the first base portion (141) and the first surface portion (142), respectively.
  • the third copper structure plug (160) can include a third base portion (161) and a third surface portion (162), which correspond to the first base portion (141) and the first surface portion (142), respectively.
  • the second copper structure plug (150) and the third copper structure plug (160) may be porous porous structures having pores therein.
  • the second copper structure plug (150) and the third copper structure plug (160) may have differential porosity. This means that the second copper structure plug (150) and the third copper structure plug (160) include a region on the upper side having a lower porosity than the lower side that is relatively adjacent to the second base copper layer (124).
  • the second copper structure plug (150) and the third copper structure plug (160) may have a porosity that decreases from the lower side that is relatively adjacent to the second base copper layer (124) toward the upper side.
  • FIG. 8 is a photograph showing the microstructure of a copper structure plug included in a wireless double-sided cooling power module according to one embodiment of the present invention.
  • the internal pores of the first base portion (141) and the first surface portion (142) of the first copper structure plug (140) are shown.
  • the first surface portion (142) has a low porosity, and the size of each pore is also small. That is, the first surface portion (142) has a dense microstructure.
  • the Mo-Cu spacer according to the prior art is a metalworking material that substantially does not include pores inside and has a porosity of about 0%, so it has high thermal stress and low thermal fatigue fracture characteristics.
  • the copper structure plug according to the present invention includes a lower layer having a high porosity, thereby providing low thermal stress and improved resistance to thermal fatigue fracture, and further includes an upper layer having a low porosity, thereby preventing bonding defects in power semiconductor devices.
  • microstructural description for the first copper structure plug (140) can be equally applied to the second copper structure plug (150) and the third copper structure plug (160).
  • FIGS. 9A and 9B are cross-sectional views illustrating a pyramidal copper structure plug of a ceramic circuit board according to one embodiment of the present invention.
  • the first copper structure plug (140) may have a truncated pyramid shape in which the planar area is smaller at the top than at the bottom as the planar area decreases from the bottom side relatively adjacent to the second base copper layer (124). That is, the first copper structure plug (140) may have a trapezoidal vertical cross-sectional shape.
  • the first copper structure plug (140) may have a polygonal shape such as a triangle, a square, a pentagon, or a hexagon in the shape of a horizontal cross-section, or a circle such as a square, an oval, or a semicircle.
  • the first copper structure plug (140) Since the first copper structure plug (140) has a pyramidal shape, it can be stably joined to a power semiconductor element. In addition, it can prevent an undercut phenomenon formed by etching.
  • pyramidal shapes can be formed as follows.
  • the first layer (151_1) of the first base portion (141) After printing and pressing the first layer (151_1) of the first base portion (141) and then sintering, it can naturally shrink due to volume reduction caused by evaporation of the solvent and sintering of the copper particles. At this time, the lower side of the first layer (151_1) is attached to the second base copper layer (124), so that shrinkage occurs little, while the upper side shrinks greatly. Then, when the second layer (151_2) is printed, the area of the upper side that has shrunk corresponds to the area, so that the lower area of the second layer (150_2) is reduced. When the second layer (151_2) is sintered, the upper side shrinks more than the lower side, similar to the first layer (150_1).
  • a plurality of layers having an upper side having a smaller area than the lower side are formed.
  • a first surface portion (142) having an upper side having a smaller area than a lower side is formed on the nth layer (150_n). Accordingly, a first copper structure plug (140) having a pyramidal shape can be formed.
  • the application area of the paste applied during printing can be reduced from the bottom to the top using TPC technology to implement the pyramidal shape.
  • the application area can be reduced to 1 area% to 10 area%, for example, 3 area% to 5 area%.
  • the second copper structure plug (150) and the third copper structure plug (160) may have a pyramidal shape whose planar area decreases from the lower side relatively adjacent to the second base copper layer (124) toward the upper side.
  • FIG. 9b photographs of an actual implementation of such a pyramid-shaped copper structure are shown.
  • FIG. 10 is a flow chart illustrating a method for manufacturing a wireless double-sided cooling power module according to one embodiment of the present invention.
  • the method for manufacturing the wireless double-sided cooling power module includes the steps of providing a first ceramic substrate (S110); providing a second ceramic substrate (S120); mounting a power semiconductor element on the first ceramic substrate (S130); forming a copper structure plug on the second ceramic substrate (S140); connecting a lead frame to the first ceramic substrate (S150); bonding the power semiconductor element and the copper structure plug (S160); and forming a mold layer filling a space between the first ceramic substrate and the second ceramic substrate (S170).
  • the step (S110) of providing the first ceramic substrate may be performed by providing a first ceramic substrate including a first ceramic layer, a first base copper layer disposed on a first surface of the first ceramic layer, and a first outer copper layer disposed on a second surface of the first ceramic layer opposite to the first surface.
  • the first base copper layer may be a TPC copper layer, a DBC copper layer, a DPC copper layer, or an AMB copper layer.
  • the first outer copper layer may be formed by the same method as the method of forming the first base copper layer as described above, and may be formed simultaneously with the first base copper layer.
  • the step (S120) of providing the second ceramic substrate may be accomplished by providing a second ceramic substrate, which is disposed facing the first ceramic substrate and includes a second ceramic layer, a second base copper layer disposed on a third surface of the second ceramic layer, and a second outer copper layer disposed on a fourth surface of the second ceramic layer opposite to the third surface.
  • the second base copper layer may be a TPC copper layer, a DBC copper layer, a DPC copper layer, or an AMB copper layer.
  • the second outer copper layer may be formed by the same method as the method of forming the second base copper layer described above, and may be formed simultaneously with the second base copper layer.
  • the step (S130) of mounting the power semiconductor element may be performed by mounting a power semiconductor element including a first electrode, a second electrode, and a third electrode on the first base copper layer of the first ceramic substrate.
  • the power semiconductor element may be mounted by attaching it to the first ceramic substrate using a conductive adhesive, a conductive solder layer, or the like.
  • the step (S140) of forming the copper structure plug may be performed by forming the copper structure plug by printing, pressing, and sintering a copper-containing paste on the second base copper layer of the second ceramic substrate, so as to be disposed between the second ceramic substrate and the power semiconductor element and electrically connected to the power semiconductor element.
  • the step (S140) of forming the copper structure plug may include a printing step of printing a copper-containing paste on a portion of the second base copper layer to form a paste layer; a pressing step of pressing the paste layer; and a sintering step of sintering the paste layer to form the copper structure plug.
  • a copper-containing paste may be formed on the second base copper layer by screen printing.
  • the printing step may include an intentional drying step in which all or part of the solvent contained in the paste layer is removed by maintaining the temperature in the range of 10° C. to 100° C. in the air. Alternatively, the drying may be performed unintentionally by natural drying.
  • the paste layer can be pressed to form a uniform thickness.
  • the boundary of the paste layer can have a higher viscosity than the center because the flow speed of the copper-containing paste is reduced, and can be formed to a thick thickness. By pressing the paste layer, such thickness deviation can be reduced. In addition, the internal pores of the paste layer can be removed or reduced.
  • the copper particles contained in the paste layer can be sintered.
  • the sintering step can be performed in an inert atmosphere, such as a nitrogen atmosphere, an argon atmosphere, or the like, or can be performed in an air atmosphere.
  • the sintering step can be performed in a continuous heat treatment furnace, such as a muffle type heat treatment furnace, or in a batch type heat treatment furnace, such as a box oven.
  • the above sintering step can be performed at a temperature of, for example, less than 900°C, and can be performed at a temperature in the range of, for example, 500°C to 800°C for 10 minutes to 120 minutes.
  • the sintering temperature is preferably lower than the melting temperature of the active metal brazing layer, and is preferably lower, for example, in the range of 50°C to 100°C.
  • the sintering may be performed by including a bake out step at a temperature ranging from 300° C. to 500° C. by supplying a small amount of water vapor or oxygen to a nitrogen atmosphere to remove the binder contained in the paste layer, and a liquid-phase sintering step of the copper particles contained in the paste layer.
  • a bake out step at a temperature ranging from 300° C. to 500° C. by supplying a small amount of water vapor or oxygen to a nitrogen atmosphere to remove the binder contained in the paste layer, and a liquid-phase sintering step of the copper particles contained in the paste layer.
  • this is exemplary and the technical idea of the present invention is not limited thereto, and the bake out step may be omitted.
  • the step (S140) of forming the copper structure plug may be performed so that the copper structure plug has a differential porosity.
  • the copper structure plug may include a region on the upper side having a lower porosity than a region on the lower side that is relatively adjacent to the second base copper layer.
  • the step (S140) of forming the copper structure plug may include: a step of forming a base portion; and a step of forming a surface portion on the base portion having a lower porosity than the base portion.
  • the step of forming the base portion may be performed using a paste including copper particles having an average particle diameter in a range of more than 3 ⁇ m and less than or equal to 10 ⁇ m.
  • the step of forming the surface portion may be performed using a paste including copper particles having an average particle diameter in a range of 100 nm to 3 ⁇ m on the base portion.
  • the base portion may have a porosity in a range of more than 5 vol% and less than or equal to 20 vol%.
  • the surface portion may have a porosity in a range of more than 0 vol% and less than or equal to 5 vol%.
  • the printing step, the pressing step, and the sintering step for forming the copper structure plug may be performed repeatedly. For example, after the printing step and the pressing step are performed in one cycle to form one paste layer, the printing step and the pressing step are performed again to further form one subsequent paste layer on the previously formed paste layer, thereby forming a plurality of paste layers.
  • the plurality of paste layers may be sintered together.
  • the sintering step by repeatedly performing the sintering step, the copper structure plug can be formed. That is, the sintering step may be performed once or more for one copper layer constituting the copper structure plug.
  • the number of times of the printing step, the pressing step, and the sintering step may be variously changed.
  • the ceramic layer may warp during sintering.
  • paste layers may be formed on both sides of the ceramic layer and sintered together to form the first base copper layer and the first outer copper layer at the same time.
  • the second base copper layer and the second outer copper layer may be formed at the same time in the same manner.
  • the copper structure plug may be additionally formed at the same time as the second base copper layer and the second outer copper layer. It is preferable that the paste layers formed on both sides and sintered at the same time based on the ceramic layer have the same volume, or the volume ratio may be, for example, 90% to 100%.
  • the volume ratio may be a percentage obtained by dividing the volume of the paste layer having a small volume by the volume of the paste layer having a large volume. In addition, the volume may be calculated from the weight of the paste layer.
  • the application area of the copper-containing paste is reduced from the lower side relatively adjacent to the second base copper layer toward the upper side, thereby allowing the copper structure plug to have a pyramidal shape.
  • the above copper structure plug may include a first copper structure plug, a second copper structure plug, and a third copper structure plug.
  • the first copper structure plug, the second copper structure plug, and the third copper structure plug may be formed simultaneously in the same process.
  • the third copper structure plug may have a longer length than the first copper structure plug and the second copper structure plug, and for this purpose, printing, drying, and pressing steps for forming the third copper structure plug may be further performed.
  • the sintering steps of the first copper structure plug, the second copper structure plug, and the third copper structure plug may be performed simultaneously.
  • the above first copper structure plug can be formed to electrically connect the second base copper layer of the second ceramic substrate and the first electrode of the power semiconductor element.
  • the second copper structure plug may be formed to electrically connect the second base copper layer of the second ceramic substrate and the second electrode of the power semiconductor element.
  • the third copper structure plug may be formed to electrically connect the first base copper layer of the first ceramic substrate and the second base copper layer of the second ceramic substrate.
  • a blasting treatment may further be performed by blasting the surface of at least one of the base copper layer, the outer copper layer, and the copper structure plug with ceramic particles such as sand.
  • Solder is applied on the base copper layer and a power semiconductor device is mounted.
  • the copper structure plug is electrically connected to the power semiconductor device.
  • the process of sintering the base copper layer and the copper structure plug is heat-treated at a high temperature in the air, so that a copper oxide layer may be formed on the surface.
  • oxidation by oxygen may occur.
  • the copper oxide layer may reduce the adhesion of the power semiconductor device to the base copper layer and deteriorate the electrical connection of the power semiconductor device to the copper structure plug.
  • the copper oxide layer may be removed by blasting fine ceramic particles onto the surfaces of each of the base copper layer, the outer copper layer, and the copper structure plug.
  • the blasting may be referred to as sand blasting.
  • the step (S150) of connecting the lead frame to the first ceramic substrate can be accomplished by connecting the first base copper layer of the first ceramic substrate and the lead frame.
  • the connection can be accomplished using a conductive adhesive, a conductive solder layer, or the like.
  • the step (S150) of connecting the lead frame is optional and can be omitted.
  • the step (S160) of bonding the power semiconductor element and the copper structure plug is to place the first ceramic substrate and the second ceramic substrate so as to face each other, and bond the power semiconductor element and the copper structure plug.
  • the first copper structure plug and the first electrode of the power semiconductor element can be bonded.
  • the second copper structure plug and the second electrode of the power semiconductor element can be bonded.
  • the third copper structure plug and the first base copper layer of the first ceramic substrate can be bonded.
  • the bonding can be performed using a conductive adhesive, a conductive solder layer, or the like.
  • the step of forming the mold layer (S170) can be performed by forming a mold layer that fills the space by injecting a mold material into the space between the first ceramic substrate and the second ceramic substrate and solidifying the mold material.
  • the power semiconductor element can be covered by the mold layer.
  • FIG. 11 is a result of an ultrasonic inspection showing whether a defect occurs according to the sintering temperature of a ceramic substrate included in a wireless double-sided cooling power module according to an embodiment of the present invention.
  • the sintering temperature of the base copper layer and the copper structure plug is preferably lower than 900°C, and for example, a temperature in the range of 500°C to 800°C is preferable.
  • FIG. 12 is a photograph showing the surface state of a ceramic substrate included in a wireless double-sided cooling power module according to one embodiment of the present invention before and after blasting treatment.
  • FIG. 12 the surface state of the base copper layer before and after blasting treatment is shown.
  • blasting treatment is not performed, it can be seen that copper oxide exists on the surface of the base copper layer and the surface is rough.
  • the copper oxide is removed by blasting treatment, resulting in a smooth surface, and that the surface becomes smoother as the number of blasting cycles increases. Therefore, after blasting treatment, the power semiconductor device mounted on the base copper layer can be more stably bonded.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 본딩 와이어를 대체하여 구리 구조체를 배선으로 이용하는 와이어리스 양면 냉각형 파워 모듈 및 그 제조방법을 제공한다. 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈은, 제1 세라믹 층 및 상기 제1 세라믹 층의 제1 면 상에 배치된 제1 베이스 구리층을 포함하는 제1 세라믹 기판; 상기 제1 세라믹 기판에 대면하여 배치되고, 제2 세라믹 층 및 상기 제2 세라믹 층의 제3 면 상에 배치된 제2 베이스 구리층을 포함하는 제2 세라믹 기판; 상기 제1 세라믹 기판 상에 실장되고, 제1 전극, 제2 전극 및 제3 전극을 포함하는 반도체 소자; 및 상기 제2 세라믹 기판과 상기 반도체 소자 사이에 배치되고, 상기 반도체 소자와 전기적으로 연결되고, 구리함유 페이스트의 인쇄, 압착 및 소결에 의하여 형성된 구리 구조체 플러그를 포함한다.

Description

와이어리스 양면 냉각형 파워 모듈 및 그 제조방법
본 발명의 기술적 사상은 파워 모듈에 관한 것으로서, 보다 상세하게는 와이어리스 양면 냉각형 파워 모듈 및 그 제조방법에 관한 것이다.
모바일, 가전 및 자동차 등에 폭넓게 활용되고 있는 파워 반도체 소자(power semiconductor device)는 전력을 변환, 처리, 및 제어하는 역할을 한다. 전력 공급을 위하여 고전류 및 고전압이 인가되는 파워 반도체 소자는 발열량이 매우 크기 때문에, Al2O3, AlN, ZTA(Zirconia Toughened Alumina), Si3N4 등과 같은 세라믹 재질로 이루어진 세라믹 회로 기판을 사용한다. 세라믹은 높은 절연성과 기계적 강도 및 비교적 높은 방열 성능을 가지므로, 고전력의 파워 반도체 소자의 기판으로 적합하다. 또한, 세라믹 회로 기판은 세라믹 재질 상에 열전도율이 높은 알루미늄(Al) 또는 구리(Cu)로 이루어진 전도성 패턴을 포함할 수 있다.
파워 반도체 소자에서 발생하는 열을 용이하게 방출하기 위하여, 파워 반도체 소자의 양면에 세라믹 회로 기판을 배치하여 양면으로 냉각할 수 있는 양면 냉각형 파워 모듈이 사용되고 있다. 또한, 상기 파워 모듈의 방열을 위하여, 상기 세라믹 회로 기판의 외측에 냉각 핀(cooling fin)을 배치하고, 상기 냉각 핀을 통하여 외부에 설치된 워터 쿨러(water cooler)에 열을 전달할 수 있다.
이러한 세라믹 회로 기판을 제작하는 종래 기술은, 전도층의 패턴을 식각 공정을 이용하여 형성하므로, 패턴 형태에 제한이 있다. 특히, 식각 공정을 이용한 종래 기술로는 다양한 형태의 파워 반도체 소자에 대응하기 위하여 두께 단차를 가지는 패턴들을 형성하거나 또는 다중층 패턴을 형성하기 어렵다. 따라서, 종래에는 패턴의 두께 단차를 확보하기 위하여, Mo-Cu 합금으로 이루어진 전도성 스페이서를 이용하였다. 그러나, 상기 Mo-Cu 합금 전도성 스페이서는 열전도도가 낮으며, 세라믹 회로 기판 상에 작은 크기의 스페이서를 개별적으로 실장하는 부가 공정을 요구하는 한계가 있다. 또한, 상기 세라믹 회로 기판의 외측 면에 냉각 핀을 부착하면, 상기 세라믹 회로 기판과 상기 냉각 핀 사이의 충분한 열전달이 이루어지지 않는 한계가 있다. 이들 사이의 원활한 열전달을 위해서 접촉면에 서멀 그리스(thermal grease)를 도포하는 방법도 있으나, 방열성능 향상에 한계가 있다.
또한, 종래의 양면 냉각형 파워 모듈은 파워 반도체 소자를 외부와 전기적으로 연결하기 위하여 본딩 와이어를 사용한다. 따라서, 상기 본딩 와이어를 와이어 본딩하기 위하여, 별도의 공정이 요구되며, 제조 중에 본딩 와이어가 파손되거나 또는 접속 불량이 될 우려가 있다.
<선행기술문헌> 한국공개특허 제2014-0127228호
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 본딩 와이어를 대체하여 구리 구조체를 배선으로 이용하는 와이어리스 양면 냉각형 파워 모듈 및 그 제조방법을 제공하는 것이다.
그러나 이러한 과제는 예시적인 것으로, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
본 발명의 일 관점에 의하면, 구리 구조체를 배선으로 이용하는 와이어리스 양면 냉각형 파워 모듈 및 그 제조방법을 제공한다.
본 발명의 일실시예에 의하면, 상기 와이어리스 양면 냉각형 파워 모듈은, 제1 세라믹 층 및 상기 제1 세라믹 층의 제1 면 상에 배치된 제1 베이스 구리층을 포함하는 제1 세라믹 기판; 상기 제1 세라믹 기판에 대면하여 배치되고, 제2 세라믹 층 및 상기 제2 세라믹 층의 제3 면 상에 배치된 제2 베이스 구리층을 포함하는 제2 세라믹 기판; 상기 제1 세라믹 기판 상에 실장되고, 제1 전극, 제2 전극 및 제3 전극을 포함하는 반도체 소자; 및 상기 제2 세라믹 기판과 상기 반도체 소자 사이에 배치되고, 상기 반도체 소자와 전기적으로 연결되고, 구리함유 페이스트의 인쇄, 압착 및 소결에 의하여 형성된 구리 구조체 플러그를 포함할 수 있다.
본 발명의 일실시예에 의하면, 상기 구리 구조체 플러그는, 상기 반도체 소자의 상기 제1 전극을 상기 제2 세라믹 기판의 상기 제2 베이스 구리층에 전기적으로 연결하는 제1 구리 구조체 플러그; 및 상기 반도체 소자의 상기 제2 전극을 상기 제2 세라믹 기판의 상기 제2 베이스 구리층에 전기적으로 연결하는 제2 구리 구조체 플러그를 포함할 수 있다.
본 발명의 일실시예에 의하면, 상기 구리 구조체 플러그는, 상기 제1 세라믹 기판의 상기 제1 베이스 구리층과 상기 제2 세라믹 기판의 상기 제2 베이스 구리층 사이에 배치되어, 상기 제1 베이스 구리층과 상기 제2 베이스 구리층을 전기적으로 연결하는 제3 구리 구조체 플러그를 더 포함할 수 있다.
본 발명의 일실시예에 의하면, 상기 반도체 소자의 제3 전극은, 상기 제1 세라믹 기판의 제1 베이스 구리층과 전기적으로 연결될 수 있다.
본 발명의 일실시예에 의하면, 상기 구리 구조체 플러그는, 차등 공극률을 가지고, 상기 제2 베이스 구리층에 상대적으로 인접한 하측에 비해 더 낮은 공극률을 가지는 영역을 상측에 포함할 수 있다.
본 발명의 일실시예에 의하면, 상기 구리 구조체 플러그는, 상기 제2 베이스 구리층에 상대적으로 인접한 하측에서 상측을 향하여 공극률이 감소될 수 있다.
본 발명의 일실시예에 의하면, 상기 구리 구조체 플러그는, 상기 제2 베이스 구리층에 상대적으로 인접한 하측에서 상측을 향하여 평면적이 감소되는 각뿔대 형상을 가질 수 있다.
본 발명의 일실시예에 의하면, 상기 구리 구조체 플러그는, 기저부; 및 상기 기저부 상에 배치되고, 상기 기저부에 비하여 낮은 공극률을 가지는 표면부를 포함할 수 있다.
본 발명의 일실시예에 의하면, 상기 기저부는, 5 부피% 초과 20 부피% 이하 범위의 공극률을 가지고, 상기 표면부는, 0 부피% 초과 5 부피% 이하 범위의 공극률을 가질 수 있다.
본 발명의 일실시예에 의하면, 상기 제1 세라믹 기판의 상기 제1 베이스 구리층과 전기적으로 연결된 리드 프레임을 더 포함할 수 있다.
본 발명의 일실시예에 의하면, 상기 제1 세라믹 기판과 상기 제2 세라믹 기판 사이의 공간을 충진하는 몰드층을 더 포함할 수 있다.
본 발명의 일실시예에 의하면, 상기 제1 세라믹 기판은, 상기 제1 면과는 반대인 제2 면 상에 배치된 제1 외측 구리층을 더 포함하고, 상기 제2 세라믹 기판은, 상기 제3 면과는 반대인 제4 면 상에 배치된 제2 외측 구리층을 더 포함할 수 있다.
본 발명의 일실시예에 의하면, 상기 제1 베이스 구리층 및 상기 제2 베이스 구리층 중 적어도 어느 하나는, 상기 세라믹 층 상에 구리함유 페이스트의 인쇄, 압착 및 소결에 의하여 형성된 TPC 구리층, 상기 세라믹 층 상에 구리 호일을 고온 산화공정으로 접합하여 형성한 DBC 구리층, 상기 세라믹 층 상에 시드층을 형성한 후에, 상기 시드 층 상에 구리 도금을 하여 형성한 DPC 구리층, 또는 상기 세라믹 층에 활성 금속 호일을 이용하여 접합된 구리 호일로 형성한 AMB 구리층으로 이루어질 수 있다.
본 발명의 일실시예에 의하면, 상기 제1 베이스 구리층 및 상기 제2 베이스 구리층 중 적어도 어느 하나는, 접합 구리층, 적층 구리층, 및 표층 구리층 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일실시예에 의하면, 상기 접합 구리층은, 글라스 프릿, 무기물 입자들, 산화구리 입자들, 구리 입자들, 용제 및 바인더를 포함하는 구리함유 접합 페이스트를 이용하여 형성되고, 상기 적층 구리층은, 무기물 입자들, 구리 입자들, 용제 및 바인더를 포함하는 구리함유 적층 페이스트를 이용하여 형성되고, 상기 표층 구리층은, 산화구리 입자들, 구리 입자들, 용제 및 바인더를 포함하는 구리함유 표층 페이스트를 이용하여 형성될 수 있다.
본 발명의 일실시예에 의하면, 상기 와이어리스 양면 냉각형 파워 모듈의 제조방법은, 제1 세라믹 층 및 상기 제1 세라믹 층의 제1 면 상에 배치된 제1 베이스 구리층을 포함하는 제1 세라믹 기판을 제공하는 단계; 상기 제1 세라믹 기판에 대면하여 배치되고, 제2 세라믹 층 및 상기 제2 세라믹 층의 제3 면 상에 배치된 제2 베이스 구리층을 포함하는 제2 세라믹 기판을 제공하는 단계; 상기 제1 세라믹 기판 상에 반도체 소자를 실장하는 단계; 상기 제2 세라믹 기판의 상기 제2 베이스 구리층 상에 구리함유 페이스트의 인쇄, 압착 및 500℃ 내지 700℃ 범위의 소결에 의하여 구리 구조체 플러그를 형성하는 단계; 및 상기 제1 세라믹 기판과 상기 제2 세라믹 기판을 서로 대면하도록 배치하고, 상기 반도체 소자와 상기 구리 구조체 플러그를 접합하는 단계를 포함할 수 있다.
본 발명의 일실시예에 의하면, 상기 구리 구조체 플러그를 형성하는 단계는, 상기 구리 구조체 플러그가 차등 공극률을 가지고, 상기 제2 베이스 구리층에 상대적으로 인접한 하측에 비해 더 낮은 공극률을 가지는 영역을 상측에 포함하도록 수행될 수 있다.
본 발명의 일실시예에 의하면, 상기 구리 구조체 플러그를 형성하는 단계에서, 상기 인쇄 단계와 상기 압착 단계를 하나의 주기로 한 층의 페이스트층을 형성한 후에, 다시 상기 인쇄 단계와 상기 압착 단계를 수행하여 기 형성된 상기 페이스트층 상에 후속의 한 층의 페이스트층을 더 형성하는 방식으로 반복하여 복수의 페이스트층을 형성하고, 상기 복수의 페이스트층을 함께 소결하여 수행될 수 있다.
본 발명의 일실시예에 의하면, 상기 구리 구조체 플러그를 형성하는 단계에서, 상기 인쇄하는 단계를 수행할 때에, 상기 제2 베이스 구리층에 인접한 하측에서 상측을 향하여 상기 구리 페이스트의 도포 면적을 감소시킴에 따라 상기 구리 구조체 플러그가 각뿔대 형상을 가지게 할 수 있다.
본 발명의 일실시예에 의하면, 상기 제1 세라믹 기판은, 상기 제1 세라믹 층과 상기 제1 베이스 구리층 사이에 개재된 제1 활성 금속 브레이징층을 포함하고, 상기 제2 세라믹 기판은, 상기 제2 세라믹 층과 상기 제2 베이스 구리층 사이에 개재된 제2 활성 금속 브레이징층을 포함할 수 있다.
본 발명에 따른 세라믹 기판은, 기판 위에 실장되는 다양한 형태의 반도체 소자에 대응 가능하도록, 인쇄, 압착 및 소결에 의하여 형성되는 구리 구조체 플러그를 이용하여 세라믹 기판 상에 입체적인 패턴을 형성할 수 있다는 장점이 있다.
또한, 본딩 와이어를 대체하여 상기 구리 구조체 플러그를 이용하므로, 와이어 본딩 공정을 요구하지 않고, 전기전도도와 열전도도가 향상되며, 열 사이클에 대한 내구성이 향상시킬 수 있다. 또한, 본딩 와이어를 사용하지 않으므로, 본딩 와이어에 의한 열손실, 전력 손실, 내구성 저하 등과 같은 단점을 제거할 수 있고, 공정 비용을 감소시키고 불량율을 감소시킬 수 있다.
또한, 상기 구리 구조체 플러그는 압연재가 아닌 소결재이므로, 압연재에서 나타나는 방향성을 가지지 않는 등의 미세 조직 상의 상이점이 있고, 기공의 포함 정도 및 분포에서 상이점이 있다.
또한, 상기 구리 구조체 플러그는, 별도의 공정에서 형성하여 부착되는 몰리브덴/구리 스페이서를 요구하지 않으며, 구리함유 페이스트를 이용하여 3D TPC 공법으로 한번에 인쇄, 압착, 및 소성 공정을 수행하므로 우수한 위치 정밀도를 제공하고 스페이서의 두께 편차를 최소화하고, 더 나아가 반도체 소자의 파손을 방지할 수 있다.
종래 기술에 따른 Mo-Cu 스페이서는 공극률이 약 0%이므로 높은 열응력과 낮은 열피로 특성을 가지는 반면, 본 발명에 따른 구리 구조체 플러그는 높은 공극률을 가지는 하층을 포함함으로써 낮은 열응력과 향상된 열피로 파괴에 대한 저항성을 제공하고, 이와 더불어 낮은 공극률을 가지는 상층을 포함함으로써, 파워 반도체 소자의 접합 결함을 방지할 수 있다.
본 발명에 따른 와이어리스 양면 냉각형 파워 모듈의 제조방법은, 구리 구조체 플러그의 소결을 500℃ 내지 800℃ 범위의 온도에서 수행함에 따라 열에 의한 결함 형성을 방지할 수 있다. 또한, 표면 블라스팅 처리를 수행함에 따라 소결 시에 구리 구조체 플러그의 표면에 형성되는 구리 산화물을 제거하여 매끄러운 표면을 제공할 수 있고, 이에 따라 상기 구리 구조체 플러그와 파워 반도체 소자와의 전기적 연결을 안정적으로 보장할 수 있다.
상술한 본 발명의 효과들은 예시적으로 기재되었고, 이러한 효과들에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 및 도 2는 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈을 도시하는 단면도들이다.
도 3은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함된 파워 반도체 소자를 도시하는 개략도이다.
도 4 및 도 5는 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈을 도시하는 단면도들이다.
도 6은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함되는 제1 베이스 구리층을 도시하는 단면도이다.
도 7은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함되는 구리 구조체 플러그를 도시하는 단면도이다.
도 8은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함되는 구리 구조체 플러그의 미세조직을 나타내는 사진이다.
도 9a 및 도 9b는 본 발명의 일실시예에 따른 세라믹 회로 기판의 각뿔대 형상의 구리 구조체를 도시하는 단면도 및 사진이다.
도 10은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈의 제조방법을 도시하는 흐름도이다.
도 11은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함되는 세라믹 기판의 소결 온도에 따른 결함 발생 여부를 나타내는 초음파 탐상 검사 결과이다.
도 12는 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함되는 세라믹 기판의 블라스팅 처리 전후의 표면 상태를 나타내는 사진들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
본 명세서에서 다른 층 "상에" 형성된 층은 다른 층의 바로 위에 형성된 층을 지칭하거나, 다른 층 상에 형성된 중간층 또는 중간층들 위에 형성된 층을 지칭할 수도 있다. 본 명세서에서 "상측"과 "하측"의 의미는 상대적인 것으로서, 세라믹 기판을 기준으로 위쪽 방향을 "상측"으로 기재하고, 아래쪽 방향을 "하측"으로 기재함에 유의한다.
본 명세서에서, 파워 반도체 소자는 예시적이며 다른 반도체 소자로 구성된 경우도 본 발명의 기술적 사상에 포함된다.
도 1 및 도 2는 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈을 도시하는 단면도들이다.
도 1을 참조하면, 와이어리스 양면 냉각형 파워 모듈(100)은, 제1 세라믹 기판(110), 제2 세라믹 기판(120), 파워 반도체 소자(130), 제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150), 제3 구리 구조체 플러그(160), 및 몰드층(170)을 포함한다. 또한, 와이어리스 양면 냉각형 파워 모듈(100)은, 리드 프레임(180)을 더 포함할 수 있다.
도 2를 참조하면, 와이어리스 양면 냉각형 파워 모듈(100a)은, 제1 세라믹 기판(110a), 제2 세라믹 기판(120a), 파워 반도체 소자(130), 제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150), 제3 구리 구조체 플러그(160), 및 몰드층(170)을 포함한다. 또한, 와이어리스 양면 냉각형 파워 모듈(100a)은, 리드 프레임(180)을 더 포함할 수 있다.
이하에서는 도 1 및 도 2를 참조하여, 와이어리스 양면 냉각형 파워 모듈의 구성 요소들을 상세하게 설명하기로 한다.
제1 세라믹 기판(110)은, 제1 세라믹 층(112), 제1 베이스 구리층(114), 및 제1 외측 구리층(116)을 포함할 수 있다. 제2 세라믹 기판(120)은, 제2 세라믹 층(122), 제2 베이스 구리층(124), 및 제2 외측 구리층(126)을 포함할 수 있다. 제1 세라믹 기판(110)과 제2 세라믹 기판(120)은 서로 대면하여 배치될 수 있다.
제1 세라믹 기판(110a)은, 제1 세라믹 층(112), 제1 베이스 구리층(114), 제1 외측 구리층(116), 및 제1 활성 금속 브레이징층(118)을 포함할 수 있다. 제2 세라믹 기판(120a)은, 제2 세라믹 층(122), 제2 베이스 구리층(124), 제2 외측 구리층(126), 및 제2 활성 금속 브레이징층(128)을 포함할 수 있다. 제1 세라믹 기판(110a)과 제2 세라믹 기판(120a)은 서로 대면하여 배치될 수 있다.
도 1과 비교하면, 도 2의 제1 세라믹 기판(100a)은, 제1 활성 금속 브레이징층(118)을 더 포함하는 상이점이 있고, 제2 세라믹 기판(200a)은, 제2 활성 금속 브레이징층(128)을 더 포함하는 상이점이 있다. 제1 활성 금속 브레이징층(118)은 제1 세라믹 층(112)과 제1 베이스 구리층(114) 사이 및 제1 세라믹 층(112)과 제1 외측 구리층(116) 사이에 개재될 수 있다. 제2 활성 금속 브레이징층(128)은 제2 세라믹 층(122)과 제2 베이스 구리층(124) 사이 및 제2 세라믹 층(122)과 제2 외측 구리층(126) 사이에 개재될 수 있다.
제1 세라믹 층(112)은 서로 대향하는 제1 면(1121) 및 제2 면(1122)을 구비할 수 있다. 도 1 및 도 2에서는 제1 세라믹 층(112)을 기준으로 제1 면(1121)이 상면으로 도시되어 있고 제2 면(1122)이 하면으로 도시되어 있다.
제2 세라믹 층(122)은 서로 대향하는 제3 면(121) 및 제4 면(1222)을 구비할 수 있다. 도 1 및 도 2에서는 제2 세라믹 층(122)을 기준으로 제3 면(1121)이 하면으로 도시되어 있고 제4 면(1122)이 하면으로 도시되어 있다.
제1 세라믹 층(112) 및 제2 세라믹 층(122)은 우수한 열전도성 및 전기 절연성을 가질 수 있다. 제1 세라믹 층(112) 및 제2 세라믹 층(122)은, 세라믹 재질로 이루어질 수 있고, 예를 들어 Al2O3, AlN, ZTA(Zirconia Toughened Alumina), 및 Si3N4 중 적어도 어느 하나를 포함할 수 있다.
제1 베이스 구리층(114)은 제1 세라믹 층(112)의 제1 면(1121) 상에 배치될 수 있다. 제2 베이스 구리층(124)은 제2 세라믹 층(122)의 제3 면(1121) 상에 배치될 수 있다. 제1 세라믹 기판(110)의 제1 베이스 구리층(114)과 제2 세라믹 기판(120)의 제2 베이스 구리층(124)이 서로 인접하게 대면하여 배치될 수 있다.
제1 베이스 구리층(114) 및 제2 베이스 구리층(124)은, TPC 기술, DBC 기술, DPC 기술, 또는 AMB 기술을 이용하여 형성할 수 있다. 제1 베이스 구리층(114) 및 제2 베이스 구리층(124)은, 예를 들어 100 μm 내지 1000 μm 범위의 전체 두께를 가질 수 있고, 예를 들어 약 300 μm의 전체 두께를 가질 수 있다.
제1 베이스 구리층(114) 및 제2 베이스 구리층(124)은, TPC(thick printed copper) 기술을 이용하여 형성된 TPC 구리층으로 이루어질 수 있다. 상기 TPC 기술은, 구리함유 페이스트를 이용하여 인쇄, 압착, 및 소결로서 소정의 두께를 가지는 구리층을 형성하는 기술을 지칭할 수 있다. 상기 TPC 구리층은, 세라믹 층의 한 면 또는 양면에 구리함유 페이스트를 인쇄하여 페이스트층을 형성하고, 상기 페이스트층을 압착 및 소결하여 형성할 수 있다. 상기 TPC 기술은 상기 TPC 구리층을 스크린 프린팅 방법을 이용하여 형성하므로, 부가적인 식각 공정을 요구하지 않고, 다양한 패터닝 형상을 자유롭게 구현할 수 있다. 또한, 상기 TPC 기술은 인쇄, 압착, 및 소결의 하나의 공정 사이클에서 형성되는 한 층이 매우 작은 두께를 가질 수 있고, 상기 한 층은 예를 들어 10 μm 내지 100 μm 범위의 두께를 가질 수 있다. 또한, 상기 공정 사이클을 반복하여 수행하여 복수의 층을 형성하여 상기 TPC 구리층의 두께를 증가시킬 수 있으므로, 두께 제어를 용이하게 할 수 있다. 또한, 상기 TPC 구리층은 두께, 표면 품질 등에 대한 균일성을 전체적으로 확보할 수 있다. 또한, 상기 TPC 구리층 상에 니켈(Ni), 은(Ag) 및 금(Au) 등을 도금할 수 있다.
또한, 제1 베이스 구리층(114) 및 제2 베이스 구리층(124)은 DBC(direct bonded copper) 기술을 이용하여 형성된 DBC 구리층으로 이루어질 수 있다. 상기 DBC 기술은, 세라믹 층에 구리 호일을 직접적으로 부착하여 구리층을 형성하는 기술을 지칭할 수 있다. 상기 DBC 구리층은, 세라믹 층의 한 면 또는 양면에 구리 호일(copper foil)을 배치하고, 1000℃ 내지 1080℃ 범위의 온도에서 고온 산화공정을 수행하여 구리-산소 공정(eutectic) 액상을 이용하여 상기 세라믹 층에 상기 구리 호일을 접합하여 형성할 수 있다. 상기 접합은 구리의 융점인 1083℃ 이하의 온도에서 약 30 ppm의 산소를 포함하는 질소 분위기에서 수행될 수 있고, 상기 구리 호일의 표면에 구리 산화층을 형성하여 상기 세라믹 층과의 접합을 구현할 수 있다. 이어서, 필요한 경우, 상기 DBC 구리층을 식각 공정을 이용하여 패터닝할 수 있다. 또한, 상기 DBC 구리층 상에 니켈(Ni), 은(Ag) 및 금(Au) 등을 도금할 수 있다.
또한, 제1 베이스 구리층(114) 및 제2 베이스 구리층(124)은 DPC(direct plating copper) 기술을 이용하여 형성된 DPC 구리층으로 이루어질 수 있다. 상기 DPC 기술은, 박막 필름공정, 식각공정 및 도금공정을 활용하여 구리층을 형성하는 기술을 지칭할 수 있다. 상기 DPC 구리층은, 세라믹 층의 한 면 또는 양면에 티타늄(Ti), 티타늄-텅스텐(TiW) 등의 시드(seed) 층을 형성한 후에, 상기 시드 층 상에 구리(Cu) 도금을 하여 형성할 수 있다. 또한, 상기 시드 층 상에 포토레지스트 패턴을 형성하고, 이어서 상기 포토레지스트 패턴 상에 구리(Cu) 도금을 하고, 상기 포토레지스트 패턴을 제거하여 원하는 패턴을 가지는 상기 DPC 구리층을 형성할 수 있다. 이어서, 필요한 경우, 상기 DPC 구리층을 식각 공정을 이용하여 패터닝할 수 있다.
또한, 제1 베이스 구리층(114) 및 제2 베이스 구리층(124)은 AMB(active metal brazing) 기술을 이용하여 형성된 AMB 구리층으로 이루어질 수 있다. 상기 AMB 기술은, 활성 금속 호일을 이용하여 세라믹층과 구리층을 접합하는 기술을 지칭할 수 있다. 세라믹 층의 한 면 또는 양면에 활성 금속 호일 및 구리 호일을 순차적으로 배치하고, 가열하여 상기 활성 금속 호일을 용융시켜. 도 2에 도시된 바와 같은, 활성 금속 브레이징층을 형성함에 의하여 상기 세라믹 층과 상기 구리 호일을 서로 접합시킨다. 따라서, 상기 활성 금속 브레이징층은 상기 세라믹 층과 제1 베이스 구리층을 접합하는 역할 및 상기 세라믹 층과 제2 베이스 구리층을 접합하는 역할을 수행할 수 있다. 이어서, 필요한 경우, 상기 AMB 구리층을 식각 공정을 이용하여 패터닝할 수 있다.
상기 활성 금속 브레이징층은 상기 구리 호일을 구성하는 구리에 비하여 용융점이 낮은 금속 또는 금속 합금을 포함할 수 있고, 예를 들어 산소에 대해 활성인 티타늄, 하프늄, 니켈, 몰리브덴, 지르코늄에 구리, 알루미늄, 니켈 또는 은 등을 첨가하여 융점을 감소시킨 활성 금속합금을 포함할 수 있다. 상기 활성 금속 브레이징층은, 예를 들어 은(Ag), 구리(Cu), 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 합금을 포함할 수 있다. 그러나, 이는 예시적이며, 상기 활성 금속 브레이징층은, 알루미늄(Al), 티타늄(Ti), 니켈(Ni), 니오븀(Nb), 및 몰리브덴(Mo) 중 적어도 어느 하나를 포함할 수 있다.
제1 외측 구리층(116)은 제1 세라믹 층(112)의 제1 면(1121)과는 반대인 제2 면(1122) 상에 배치될 수 있다. 제2 외측 구리층(126)은 제2 세라믹 층(122)의 제3 면(1121)과는 반대인 제4 면(1222) 상에 배치될 수 있다.
제1 외측 구리층(116) 및 제2 외측 구리층(126)은, 제1 베이스 구리층(114) 및 제2 베이스 구리층(124)을 형성하는 소결 공정 및 제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150), 및 제3 구리 구조체 플러그(160)를 형성하는 소결 공정에서, 세라믹 층(122)이 휘는 것을 방지하는 휨 방지층으로 기능할 수 있다. 또한, 제1 외측 구리층(116) 및 제2 외측 구리층(126)은 파워 반도체 소자로부터 발생한 열을 외부로 방출하는 경로를 제공할 수 있다. 이를 위하여, 제1 외측 구리층(116) 및 제2 외측 구리층(126)에는 방열 구조체(미도시)가 부착될 수 있다. 제1 외측 구리층(116) 및 제2 외측 구리층(126)은 단일 층으로 형성되거나 또는 복수의 층들로 형성될 수 있다.
제1 외측 구리층(116) 및 제2 외측 구리층(126)은 제1 베이스 구리층(114) 및 제2 베이스 구리층(124)을 형성하는 방식과 동일한 방식으로 형성할 수 있다. 제1 외측 구리층(116) 및 제2 외측 구리층(126)은, 상술한 TPC 기술, DBC 기술, DPC 기술, 또는 AMB 기술을 이용하여 형성할 수 있다. 제1 외측 구리층(116) 및 제2 외측 구리층(126)은 제1 베이스 구리층(114) 및 제2 베이스 구리층(124)과 동일한 물질을 각각 포함할 수 있고, 동시에 형성될 수 있다.
도 2에 도시된 바와 같이, 제1 활성 금속 브레이징층(118)은 제1 세라믹 층(112)의 제1 면(1121) 및 제2 면(1122) 상에 배치될 수 있다. 제1 베이스 구리층(114)은 제1 면(1121)의 제1 활성 금속 브레이징층(118) 상에 배치될 수 있다. 제1 세라믹 층(112)과 제1 베이스 구리층(114) 사이에 제1 활성 금속 브레이징층(118)이 개재되어, 제1 세라믹 층(112)과 제1 베이스 구리층(114)을 서로 접합시킬 수 있다. 또한, 제1 외측 구리층(116)은 제2 면(1122)의 제1 활성 금속 브레이징층(118) 상에 배치될 수 있다. 제1 세라믹 층(112)과 제1 외측 구리층(116) 사이에 제1 활성 금속 브레이징층(118)이 개재되어, 제1 세라믹 층(112)과 제1 외측 구리층(116)을 서로 접합시킬 수 있다.
또한, 제2 활성 금속 브레이징층(128)은 제2 세라믹 층(122)의 제3 면(1221) 및 제4 면(1222) 상에 배치될 수 있다. 제2 베이스 구리층(124)은 제3 면(1221)의 제2 활성 금속 브레이징층(128) 상에 배치될 수 있다. 제2 세라믹 층(122)과 제2 베이스 구리층(124) 사이에 제2 활성 금속 브레이징층(128)이 개재되어, 제2 세라믹 층(122)과 제2 베이스 구리층(124)을 서로 접합시킬 수 있다. 또한, 제2 외측 구리층(126)은 제4 면(1222)의 제2 활성 금속 브레이징층(128) 상에 배치될 수 있다. 제2 세라믹 층(122)과 제2 외측 구리층(126) 사이에 제2 활성 금속 브레이징층(128)이 개재되어, 제1 세라믹 층(122)과 제2 외측 구리층(126)을 서로 접합시킬 수 있다.
제1 베이스 구리층(114) 및 제2 베이스 구리층(124)에 패턴을 형성하기 위하여는, 상기 DBC 기술, DPC 기술, 또는 AMB 기술을 적용하는 경우에는 추가적인 식각 공정을 요구할 수 있다. 따라서, 이러한 식각 공정을 이용하면, 패턴 형태에 제한이 있다는 한계가 있고, 다양한 형태의 반도체 소자에 대응하기 위해서 패턴 간에 두께의 차이를 두거나, 패턴 위에 2차 패턴 및 3차 패턴을 형성하기가 어려울 수 있다. 반면, 제1 베이스 구리층(114) 또는 제2 베이스 구리층(124)을 형성하기 위하여 TPC 기술을 적용하는 경우에는, 패턴을 인쇄 시에 용이하게 형성할 수 있고, 추가적인 식각 공정이 요구되지 않을 수 있다.
제1 베이스 구리층(114) 및 제2 베이스 구리층(124)에 패턴을 형성하기 위하여는, 상기 DBC 기술, DPC 기술, 또는 AMB 기술을 적용하는 경우에는 추가적인 식각 공정을 요구할 수 있다. 따라서, 이러한 식각 공정을 이용하면, 패턴 형태에 제한이 있다는 한계가 있고, 다양한 형태의 반도체 소자에 대응하기 위해서 패턴 간에 두께의 차이를 두거나, 패턴 위에 2차 패턴 및 3차 패턴을 형성하기가 어려울 수 있다. 반면, 제1 베이스 구리층(114) 및 제2 베이스 구리층(124)을 형성하기 위하여 TPC 기술을 적용하는 경우에는, 패턴을 인쇄 시에 용이하게 형성할 수 있고, 추가적인 식각 공정이 요구되지 않을 수 있다.
제1 세라믹 기판(110)과 제2 세라믹 기판(120) 사이에 적어도 하나 이상의 파워 반도체 소자(130)가 배치될 수 있다. 제1 세라믹 기판(110)과 제2 세라믹 기판(120)은 파워 반도체 소자(130)에서 발생한 열을 외부로 배출하는 기능을 수행할 수 있다. 이러한 방열을 위하여 제1 세라믹 기판(110)과 제2 세라믹 기판(120) 중 적어도 어느 하나의 외측 표면에 방열 구조체(미도시)가 배치될 수 있다. 파워 반도체 소자(130)는 제1 세라믹 기판(110)의 제1 베이스 구리층(114) 상에, 전도성 접착제 층, 전도성 솔더층 등 다양한 부착 층 및 부착 방법을 이용하여 부착될 수 있고, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
파워 반도체 소자(130)는, 예를 들어, GTO(gate turn-off thyristor) 반도체 소자나 IGBT(insulated gate bipolar mode transistor) 반도체 소자 등일 수 있고, 배터리 등의 전원 공급부로부터 공급되는 전원을 스위칭 동작을 통해 모터를 구동하기 위한 전원으로 변환하여 공급하는 동작을 수행할 수 있다. 파워 반도체 소자(130)가 다른 반도체 소자인 경우도 본 발명의 기술적 사상에 포함된다.
또한, 파워 반도체 소자(130)는 상부 및 하부에 형성된 전극 부재들을 포함할 수 있다. 이에 대하여는 도 3을 참조하여 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함된 파워 반도체 소자를 도시하는 개략도이다.
도 3을 참조하면, 파워 반도체 소자(130)는, 제1 측(138)에 제1 전극(131) 및 제2 전극(132)을 포함하고, 제1 측(138)에 대하여 반대인 제2 측(139)에 제3 전극(133)을 포함할 수 있다. 예를 들어, 제1 전극(131)은 이미터(emitter) 전극, 제2 전극(132)은 게이트(gate) 전극 또는 콜렉터(collector) 전극, 제3 전극(133)은 베이스(emitter) 전극으로 지칭될 수 있다. 제1 전극(131)과 제2 전극(132)은 절연을 위하여 서로 분리되어 제1 측(138)에 배치될 수 있다. 제1 전극(131)에 비하여 제2 전극(132)은 작은 면적을 가질 수 있다. 그러나, 이러한 전극들의 배치는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
다시 도 1 및 도 2를 참조하면, 제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150), 및 제3 구리 구조체 플러그(160)는 인쇄, 압착, 및 소결로서 구리층을 형성하는 상술한 TPC 기술을 이용하여 형성할 수 있다.
제1 구리 구조체 플러그(140)는, 제2 세라믹 기판(120)과 파워 반도체 소자(130) 사이에 배치되어, 파워 반도체 소자(130)의 제1 전극(131)을 제2 세라믹 기판(120)의 제2 베이스 구리층(124)과 전기적으로 연결할 수 있다.
제2 구리 구조체 플러그(150)는, 제2 세라믹 기판(120)과 파워 반도체 소자(130) 사이에 배치되어, 파워 반도체 소자(130)의 제2 전극(132)을 제2 세라믹 기판(120)의 제2 베이스 구리층(124)과 전기적으로 연결할 수 있다.
제3 구리 구조체 플러그(160)는, 제1 세라믹 기판(110)과 제2 세라믹 기판(120) 사이에 배치되어, 제1 세라믹 기판(110)의 제1 베이스 구리층(114)과 제2 세라믹 기판(120)의 제2 베이스 구리층(124)을 전기적으로 연결할 수 있다.
파워 반도체 소자(130)의 제3 전극(133)은 제1 세라믹 기판(110)의 제1 베이스 구리층(114)과 전기적으로 연결될 수 있다.
제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150), 및 제3 구리 구조체 플러그(160) 중 적어도 어느 하나는 파워 반도체 소자(130)로부터 고전류가 흐를 수 있다.
제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150), 및 제3 구리 구조체 플러그(160)는 상술한 전기적 연결 외에도 스페이서의 기능을 수행할 수 있다.
몰드층(170)은 제1 세라믹 기판(110)과 제2 세라믹 기판(120) 사이의 공간을 충진할 수 있다. 몰드층(170)은 파워 반도체 소자(130), 제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150), 및 제3 구리 구조체 플러그(160)를 둘러쌀 수 있고, 이들을 서로 절연시킬 수 있다. 몰드층(170)은, 예를 들어 EMC(epoxy molding compound)로 구성될 수 있다.
리드 프레임(180)은 제1 세라믹 기판(110)의 제1 베이스 구리층(114)과 전기적으로 연결될 수 있고, 외부와의 전기적 연결을 제공할 수 있다. 또한, 리드 프레임(180)이 제2 세라믹 기판(120)의 제2 베이스 구리층(124)와 전기적으로 연결될 수 있고, 외부와의 전기적 연결을 제공하는 경우도 본 발명의 기술적 사상에 포함된다. 또한, 리드 프레임(180)의 일부 영역은 몰드층(170)에 의하여 덮일 수 있다. 리드 프레임(180)은 전도성 물질을 포함할 수 있고, 예를 들어 금속을 포함할 수 있다.
이하에서는, 와이어리스 양면 냉각형 파워 모듈(100)의 전기적 경로를 설명하기로 한다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
파워 반도체 소자(130)의 제1 전극(131)은, 제1 구리 구조체 플러그(140), 제2 베이스 구리층(124), 제3 구리 구조체 플러그(160), 제1 베이스 구리층(114), 및 리드 프레임(180)으로 구성된 전기적 경로를 통하여 외부와 전기적으로 연결될 수 있다.
파워 반도체 소자(130)의 제2 전극(132)은, 제2 구리 구조체 플러그(150), 제2 베이스 구리층(124), 제3 구리 구조체 플러그(160), 제1 베이스 구리층(114), 및 리드 프레임(180)으로 구성된 전기적 경로를 통하여 외부와 전기적으로 연결될 수 있다.
파워 반도체 소자(130)의 제3 전극(133)은, 제1 베이스 구리층(114), 및 리드 프레임(180)으로 구성된 전기적 경로를 통하여 외부와 전기적으로 연결될 수 있다.
파워 반도체 소자(130)의 제1 전극(131), 제2 전극(132), 및 제3 전극(133)은 와이어리스 양면 냉각형 파워 모듈(100) 내에서는 서로 전기적으로 절연될 수 있다.
제1 베이스 구리층(114), 제2 베이스 구리층(124), 및 리드 프레임(180)은 상술한 전기적 경로를 제공하기 위한 적절한 패턴 형상을 가질 수 있다.
도 4 및 도 5는 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈을 도시하는 단면도들이다.
도 4를 참조하면, 와이어리스 양면 냉각형 파워 모듈(100b)은, 제1 활성 금속 브레이징층(118)을 포함하는 제1 세라믹 기판(110a)과 활성 금속 브레이징층을 포함하지 않는 제2 세라믹 기판(120)을 포함한다. 상술한 실시예와 동일 또는 유사한 구성요소에 대한 설명은 생략하기로 한다.
도 5를 참조하면, 와이어리스 양면 냉각형 파워 모듈(100c)은, 활성 금속 브레이징층을 포함하지 않는 제1 세라믹 기판(110)과 제2 활성 금속 브레이징층(128)을 포함하는 제2 세라믹 기판(120a)을 포함한다. 상술한 실시예와 동일 또는 유사한 구성요소에 대한 설명은 생략하기로 한다.
제1 베이스 구리층(114) 및 제2 베이스 구리층(124)은 DBC 기술 혹은 AMB 기술에 의해 형성된 구리 호일이거나 혹은 DPC 기술에 의해 형성된 구리 도금층일수 있다. 또는, 제1 베이스 구리층(114) 및 제2 베이스 구리층(124)은 TPC 기술에 의해 형성된 구리함유 페이스트의 소결체일 수 있다
이하에서는, TPC(thick printed copper) 기술을 이용하여 형성한 제1 베이스 구리층(114) 및 제2 베이스 구리층(124)에 대하여 상세하게 설명하기로 한다.
도 6은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함되는 제1 베이스 구리층을 도시하는 단면도이다.
도 6을 참조하면, 제1 베이스 구리층(114)은 구리함유 페이스트를 인쇄하여 페이스트층을 형성하고, 상기 페이스트층을 압착 및 소결하여 형성할 수 있다.
제1 베이스 구리층(114)은, 제1 세라믹 층(112)의 일부 영역 상에 배치될 수 있다. 제1 베이스 구리층(114)은 상술한 바와 같은 TPC 기술을 이용하여 형성할 수 있다.
제1 베이스 구리층(114)은 복수의 층들로 이루어질 수 있다. 제1 베이스 구리층(114)은, 예를 들어 접합 구리층(1141), 적층 구리층(1142), 및 표층 구리층(1143) 중 적어도 어느 하나를 포함할 수 있다.
제1 베이스 구리층(114)의 두께는 상대적으로 두꺼운 적층 구리층(1142)의 두께를 제어하여 변화시킬 수 있다. 적층 구리층(1142)은 접합 구리층(1141) 및 표층 구리층(1143)에 비하여 큰 두께를 가질 수 있다. 접합 구리층(1141)과 표층 구리층(1143)은 서로 동일한 두께를 가지거나, 서로 다른 두께를 가질 수 있다. 접합 구리층(1141)은, 예를 들어 1 μm 내지 100 μm 범위의 두께를, 예를 들어 약 20 μm의 두께를 가질 수 있다. 적층 구리층(1142)은, 예를 들어 100 μm 내지 1000 μm 범위의 두께를 가질 수 있다. 표층 구리층(1143)은, 예를 들어 1 μm 내지 100 μm 범위의 두께를, 예를 들어 약 30 μm의 두께를 가질 수 있다.
접합 구리층(1141)은 제1 세라믹 층(112)의 적어도 일부 영역 상에 배치될 수 있다. 적층 구리층(1142)은 접합 구리층(1141) 상에 배치될 수 있다. 표층 구리층(1143)은 적층 구리층(1142) 상에 배치될 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 예를 들어, 제1 베이스 구리층(114)의 두께가 두껍지 않은 경우에는, 제1 베이스 구리층(114)은, 적층 구리층(1142)을 배제하고, 접합 구리층(1141) 및 표층 구리층(1143)을 포함하여 구성될 수 있다. 또는, 제1 베이스 구리층(114) 상에 파워 반도체 소자가 접합되지 않는 경우에는, 제1 베이스 구리층(114)은, 표층 구리층(1143)을 배제하고, 접합 구리층(1141) 및 적층 구리층(1142)을 포함하도록 구성될 수 있다.
접합 구리층(1141)은, 제1 세라믹 층(112) 상에 구리함유 접합 페이스트를 스크린 프린팅 방법 등으로 인쇄하여 접합 페이스트층을 형성한 후에, 건조하여 용제를 제거하고, 건조된 상기 접합 페이스트층을 압착한 후에 가열하여 소결하여 형성할 수 있다.
적층 구리층(1142)은, 접합 구리층(1141) 상에 구리함유 적층 페이스트를 스크린 프린팅 방법 등으로 인쇄하여 적층 페이스트층을 형성한 후에, 건조하여 용제를 제거하고, 건조된 상기 적층 페이스트층을 압착한 후에 가열하여 소결하여 형성할 수 있다.
표층 구리층(1143)은, 적층 구리층(1142) 상에 구리함유 표층 페이스트를 스크린 프린팅 방법 등으로 인쇄하여 표층 페이스트층을 형성한 후에, 건조하여 용제를 제거하고, 건조된 상기 표층 페이스트층을 압착한 후에 가열하여 소결하여 형성할 수 있다.
상기 압착에 의하여 상기 접합 페이스트층, 상기 적층 페이스트층, 및 상기 표층 페이스트층의 내부 기공을 감소시키고 높이의 균일성을 확보할 수 있다.
상술한 상기 인쇄, 압착, 및 상기 소결 단계는 반복하여 수행될 수 있다. 예를 들어, 상기 인쇄 및 압착을 하나의 주기로 한 층의 페이스트층을 형성한 후에, 다시 상기 인쇄 및 압착을 수행하여 기 형성된 상기 페이스트층 상에 후속의 한 층의 페이스트층을 더 형성할 수 있고, 이를 반복하여 복수의 페이스트층을 형성할 수 있다. 상기 복수의 페이스트층을 함께 소결할 수 있다. 또한, 상기 소결을 반복하여 수행함으로써, 상기 구리층을 형성할 수 있다. 즉, 제1 베이스 구리층(114)을 구성하는 하나의 구리층에 대하여 한 회 또는 그 이상의 소결을 수행할 수 있다. 상기 인쇄, 압착, 및 소결의 횟수는 다양하게 변화시킬 수 있다.
이하에서는, 제1 베이스 구리층(114)를 형성하는 상술한 페이스트를 구성하는 물질에 대하여 설명하기로 한다.
상기 구리함유 접합 페이스트는, 예를 들어 구리 입자들, 글라스 프릿, 무기물 입자들, 산화구리 입자들, 용제 및 바인더를 포함할 수 있다.
상기 구리함유 적층 페이스트는, 예를 들어 구리 입자들, 무기물 입자들, 용제 및 바인더를 포함할 수 있다. 상기 구리함유 적층 페이스트는, 상기 구리함유 접합 페이스트와 비교하면, 글라스 프릿 및 산화구리 입자들을 포함하지 않을 수 있다.
상기 구리함유 표층 페이스트는, 구리 입자들, 산화구리 입자들, 용제 및 바인더를 포함할 수 있다. 상기 구리함유 표층 페이스트는, 상기 구리함유 접합 페이스트와 비교하면, 글라스 프릿 및 무기물 입자들을 포함하지 않을 수 있다.
상기 글라스 프릿(Glass Frit)은 구리(Cu) 입자들의 소결을 돕는 소결 조력제이고, 제1 세라믹 층(112)과 접합 구리층(1141) 사이의 더 우수한 접합을 제공할 수 있다.
상기 무기물 입자들은, Al2O3, CaO, 및 ZrO2 중 적어도 어느 하나의 분말을 포함할 수 있다. 상기 무기물 입자들은 상기 페이스트의 수축률을 감소시키는 기능을 수행할 수 있다. 참고로, 상기 수축률은 페이스트를 디스크 형태로 인쇄한 후 건조 및 소결하고, 건조 후와 소결 후의 디스크의 지름을 비교하는 방법으로 측정할 수 있다.
상기 산화구리 입자들은 CuO 및 Cu2O 중 적어도 어느 하나를 포함할 수 있고, 접합되는 구성요소와의 접합 특성을 향상시키는 기능을 수행할 수 있다. 상기 산화구리 입자들은 소결 과정에서 공정 액상을 형성할 수 있다. 예를 들어, 제1 세라믹 층(112)이 알루미나(Al2O3)를 포함하는 경우에는, 상기 산화구리가 알루미나와 반응하여 CuAlO2, CuAl2O4 등을 형성하여 접합 특성을 향상시킬 수 있다.
상기 구리 입자들은 구리로 구성될 수 있고, 제1 베이스 구리층(114)을 구성하는 주요 성분일 수 있다. 상기 구리 입자들은 1 μm 내지 10 μm 범위의 평균 입경을 가지는 미세 구리 입자들을 포함할 수 있고, 상기 페이스트의 60 중량% 내지 95 중량%로 포함될 수 있다.
상기 구리함유 적층 페이스트의 수축률은 상기 구리함유 접합 페이스트의 수축률에 비하여 높을 수 있다. 상기 구리함유 표층 페이스트의 수축률은 상기 구리함유 접합 페이스트의 수축률 및 상기 구리함유 접합 페이스트의 수축률에 비하여 높을 수 있다. 상기 구리함유 접합 페이스트의 수축률은, 예를 들어 0% 내지 3%일 수 있다. 상기 구리함유 적층 페이스트의 수축률은, 예를 들어 3% 내지 9%일 수 있다. 상기 구리함유 표층 페이스트의 수축률은, 예를 들어 10% 내지 15%일 수 있다.
상기 구리함유 접합 페이스트, 상기 구리함유 적층 페이스트, 및 상기 구리함유 표층 페이스트는 원하는 열팽창 계수 및 수축률을 구현하기 위하여, 글라스 프릿, 무기물 입자들, 산화구리 입자들, 구리 입자들, 용제 및 바인더의 종류와 함량을 변화시킬 수 있다.
상술한 제1 베이스 구리층(114)에 대한 구성 및 페이스트에 대한 설명이 제2 베이스 구리층(124)에 동일하게 적용될 수 있다. 예를 들어, 제2 베이스 구리층(124)은 상술한 제1 베이스 구리층(114)과 동일하게 접합 구리층, 적층 구리층, 및 표층 구리층을 포함할 수 있다.
이하에서는, TPC(thick printed copper) 기술을 이용하여 형성한 제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)에 대하여 상세하게 설명하기로 한다. 제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)는 TPC 기술에 의해 형성된 구리함유 페이스트의 소결체일 수 있다.
도 7은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함되는 구리 구조체 플러그를 도시하는 단면도이다.
도 7을 참조하면, 제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)는 공통적으로 구리함유 페이스트를 인쇄하고 건조시켜 페이스트층을 형성하고, 상기 페이스트층을 압착 및 소결하여 형성할 수 있다. 제1 구리 구조체 플러그(140), 제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)는 상술한 바와 같은 TPC 기술을 이용하여 형성할 수 있다.
제1 구리 구조체 플러그(140)는 파워 반도체 소자와의 열팽창 계수 차이를 줄이기 위하여, 예를 들어 5 x 10-6/℃ 내지 20 x 10-6/℃ 범위의 열팽창 계수를 가질 수 있다.
제1 구리 구조체 플러그(140)는 내부에 기공을 가지는 다공성 기공 구조체일 수 있다. 제1 구리 구조체 플러그(140)는 차등 공극률을 가질 수 있다. 제1 구리 구조체 플러그(140)는, 제2 베이스 구리층(124)에 상대적으로 인접한 하측에 비해 더 낮은 공극률을 가지는 영역을 상측에 포함함을 의미한다.
예를 들어, 제1 구리 구조체 플러그(140)는 제1 베이스 구리층(114)에 상대적으로 인접한 하측에서 상측을 향하여 공극률이 감소될 수 있다.
예를 들어, 제1 구리 구조체 플러그(140)는 복수의 층들로 이루어질 수 있고, 제1 기저부(141) 및 제1 기저부(141) 상에 배치되고 제1 기저부(141)에 비하여 낮은 공극률을 가지는 제1 표면부(142)를 포함할 수 있다. 제1 기저부(141)는, 예를 들어 5 부피% 초과 20 부피% 이하 범위의 공극률을 가질 수 있다. 제1 표면부(142)는, 예를 들어 0 부피% 초과 5 부피% 이하 범위의 공극률을 가질 수 있다.
제1 기저부(141)가 상대적으로 높은 공극률을 가짐에 따라, 기공이 열 충격에 대한 버퍼 기능을 수행하게 되고, 이에 따라 열응력이 감소될 수 있고, 반복되는 열이력 하에서 열응력에 의한 열피로 파괴에 대한 저항성이 증가될 수 있다.
반면, 제1 표면부(142)가 상대적으로 낮은 공극률을 가짐에 따라, 매끄러운 표면을 가질 수 있고, 이에 따라 접촉되는 파워 반도체 소자의 접합이 향상시킬 수 있다. 제1 표면부(142)가 높은 공극률을 가지는 경우에는, 기공에 의하여 접합 면에 보이드(void) 결함이 잔존하게 되어, 파워 반도체 소자의 접합이 불량해질 수 있다. 따라서, 제1 표면부(142)는 가능한 기공이 존재하지 않거나 낮은 공극률을 가지도록 제어하는 것이 바람직하다.
이러한 공극률의 제어를 위하여, 페이스트에 포함된 구리 입자의 입경 및 분율을 제어할 수 있다. 상기 구리 입자의 입경이 크거나 분율이 낮으면, 공극률이 증가될 수 있고, 상기 구리 입자의 입경이 작거나 분율이 크면, 공극률이 감소될 수 있다.
제1 기저부(141)를 형성하는 제1 페이스트는 3 μm 초과 10 μm 이하 범위의 평균 입경을 가지는 구리 입자들을 포함할 수 있다. 제1 표면부(142)를 형성하는 제2 페이스트는 100 nm 내지 3 μm 범위의 평균 입경을 가지는 구리 입자들을 포함할 수 있다. 즉, 상기 제2 페이스트에 포함된 구리 입자의 평균 입경이 상기 제1 페이스트에 포함된 구리 입자의 평균 입경에 비하여 작을 수 있다. 이러한 구리 입자의 평균 입경의 차이에 의하여, 제1 기저부(141)에 비하여 제1 표면부(142)가 치밀한 미세구조를 가질 수 있고, 낮은 공극률을 가질 수 있다.
제1 구리 구조체 플러그(140)는, 전기적 연결을 위하여 다양한 두께로 변화될 수 있다. 제1 기저부(141)는 제1 표면부(142)에 비하여 큰 두께를 가질 수 있다. 제1 표면부(142)는, 예를 들어 1 μm 내지 100 μm 범위의 두께를, 예를 들어 약 20 μm의 두께를 가질 수 있다.
제1 구리 구조체 플러그(140)는 상술한 바와 같은 TPC 기술을 이용하여 형성할 수 있다. 제1 구리 구조체 플러그(140)는, 구리 입자들, 무기물 입자들, 용제 및 바인더를 포함하는 구리 함유 페이스트를 사용하여 형성할 수 있다. 상기 구리 함유 페이스트는 산화구리 입자들을 더 포함할 수 있다. 제1 구리 구조체 플러그(140)는, 구리 함유 페이스트를 스크린 프린팅 방법 등으로 인쇄하여 페이스트층을 형성한 후에, 건조하여 용제를 제거하고, 건조된 상기 페이스트층을 압착한 후에 가열하여 소결하여 형성할 수 있다.
상술한 상기 인쇄, 압착, 및 소결 단계는 반복하여 수행될 수 있다. 예를 들어, 상기 인쇄 및 압착을 하나의 주기로 한 층의 페이스트층을 형성한 후에, 다시 상기 인쇄 및 압착을 수행하여 기 형성된 상기 페이스트층 상에 후속의 한 층의 페이스트층을 더 형성할 수 있고, 이를 복수 횟수로 반복하여 복수의 페이스트층을 형성할 수 있다. 상기 복수의 페이스트층을 함께 소결할 수 있다. 또한, 상기 소결을 반복하여 수행함으로써, 상기 구리층을 형성할 수 있다. 즉, 제1 구리 구조체 플러그(140)을 구성하는 하나의 구리층에 대하여 한 회 또는 그 이상의 소결을 수행할 수 있다. 상기 인쇄, 압착, 및 상기 소결의 횟수는 다양하게 변화시킬 수 있다.
제1 구리 구조체 플러그(140)는 블라스팅 처리에 의하여 산화물이 제거된 표면을 가질 수 있다.
상술한 제1 구리 구조체 플러그(140)에 대한 구성 및 페이스트에 대한 설명이 제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)에 동일하게 적용될 수 있다. 예를 들어, 제2 구리 구조체 플러그(150)는, 제1 기저부(141) 및 제1 표면부(142)에 각각 상응하는, 제2 기저부(151) 및 제2 표면부(152)를 포함할 수 있다. 제3 구리 구조체 플러그(160)는, 제1 기저부(141) 및 제1 표면부(142)에 각각 상응하는, 제3 기저부(161) 및 제3 표면부(162)를 포함할 수 있다.
제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)는 내부에 기공을 가지는 다공성 기공 구조체일 수 있다. 제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)는 차등 공극률을 가질 수 있다. 제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)는, 제2 베이스 구리층(124)에 상대적으로 인접한 하측에 비해 더 낮은 공극률을 가지는 영역을 상측에 포함함을 의미한다. 제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)는, 제2 베이스 구리층(124)에 상대적으로 인접한 하측에서 상측을 향하여 공극률이 감소될 수 있다.
도 8은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함되는 구리 구조체 플러그의 미세조직을 나타내는 사진이다.
도 8을 참조하면, 제1 구리 구조체 플러그(140)의 제1 기저부(141)와 제1 표면부(142)의 내부 기공들이 나타나 있다. 제1 기저부(141)에 비하여, 제1 표면부(142)는 낮은 공극률을 가지고, 각각의 기공의 크기도 작다. 즉, 제1 표면부(142)는 치밀한 미세 조직을 가진다.
공극률이 0%인 경우에는 220 MPa의 높은 열응력을 나타낸 반면, 공극률이 7.7%인 경우에는 136 MPa, 공극률이 17.2%인 경우에는 114 MPa의 열응력을 나타내었다. 즉, 공극률이 증가되면, 열응력이 감소됨을 알 수 있다. 또한, 공극률이 7.7%인 경우에는 1000 사이클의 열피로 파괴 특성을 나타내었고, 공극률이 17.2%인 경우에는 2000 사이클의 향상된 열피로 파괴 특성을 나타내었다. 즉, 공극률이 증가되면, 열피로 파괴에 대한 저항성이 향상됨을 알 수 있다.
종래 기술에 따른 Mo-Cu 스페이서는 실질적으로 내부에 기공을 포함하지 않는 금속가공재로서 공극률이 약 0%이므로 높은 열응력과 낮은 열피로 파괴 특성을 가진다. 반면, 본 발명에 따른 구리 구조체 플러그는 높은 공극률을 가지는 하층을 포함함으로써 낮은 열응력과 향상된 열피로 파괴에 대한 저항성을 제공하고, 이와 더불어 낮은 공극률을 가지는 상층을 포함함으로써, 파워 반도체 소자의 접합 결함을 방지할 수 있다.
또한, 제1 구리 구조체 플러그(140)에 대한 미세구조 설명이 제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)에 동일하게 적용될 수 있다.
도 9a 및 도 9b는 본 발명의 일실시예에 따른 세라믹 회로 기판의 각뿔대 형상의 구리 구조체 플러그를 도시하는 단면도이다.
도 9a를 참조하면, 제1 구리 구조체 플러그(140)는, 제2 베이스 구리층(124)에 상대적으로 인접한 하측에서 상측을 향하여 평면적이 감소됨에 따라, 하측에 비하여 상측의 평면적이 작은, 각뿔대(truncated pyramid) 형상을 가질 수 있다. 즉, 제1 구리 구조체 플러그(140)는, 사다리꼴 수직 단면 형상을 가질 수 있다. 또한, 제1 구리 구조체 플러그(140)는, 수평 단면의 형상이 삼각형, 사각형, 오각형, 육각형 등의 다각형이거나 정원형, 타원형, 반원형 등의 원형일 수 있다.
제1 구리 구조체 플러그(140)는 각뿔대 형상을 가짐에 따라, 파워 반도체 소자와 안정적으로 접합될 수 있다. 또한, 식각에 의하여 형성되는 언더 컷 현상을 방지할 수 있다.
이러한 각뿔대 형상은 하기와 같이 형성될 수 있다.
제1 기저부(141)의 제1 층(151_1)을 인쇄 및 압착한 후에 소결하면, 용매의 증발 및 구리 입자의 소결에 의한 부피 축소에 의하여 자연적으로 수축될 수 있다. 이때 제1 층(151_1)의 하측은 제2 베이스 구리층(124)에 부착되므로 수축이 작게 발생하고, 반면 상측은 수축이 크게 발생하게 된다. 이어서 제2 층(151_2)을 인쇄하면, 수축된 상측에 면적에 상응하게 되어, 제2 층(150_2)의 하측 면적이 축소된다. 제2 층(151_2)을 소결하면, 제1 층(150_1)과 동일하게 하측에 비하여 상측이 더 축소되게 된다. 이러한 방식으로, 하측에 비하여 작은 면적을 가지는 상측을 가지는 복수의 층을 형성한다. 이어서, 제n 층(150_n) 상에 하측에 비하여 작은 면적을 가지는 상측을 가지는 제1 표면부(142)를 형성한다. 이에 따라, 각뿔대 형상을 가지는 제1 구리 구조체 플러그(140)를 형성할 수 있다.
또한, 제1 구리 구조체 플러그(140)를 형성하는 단계에서, TPC 기술을 이용하여 인쇄 시 도포되는 페이스트의 도포 면적을 하측에서 상측을 향하여 감소시켜 상기 각뿔대 형상을 구현할 수 있다. 최초로 형성되는 최초 층을 기준으로 후속의 층을, 예를 들어 제1 층(151_1)을 기준으로 제2 층(151_2)을 형성할 때에, 도포 면적을 1 면적% 내지 10 면적%로, 예를 들어 3 면적% 내지 5 면적%로 감소시킬 수 있다.
또한, 제1 구리 구조체 플러그(140)와 유사하게, 제2 구리 구조체 플러그(150) 및 제3 구리 구조체 플러그(160)는 제2 베이스 구리층(124)에 상대적으로 인접한 하측에서 상측을 향하여 평면적이 감소되는 각뿔대 형상을 가질 수 있다.
도 9b를 참조하면, 이러한 각뿔대 형상의 구리 구조체를 실제로 구현한 사진들이 나타나 있다.
이하에서는, 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈을 제조하는 방법에 대하여 설명하기로 한다.
도 10은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈의 제조방법을 도시하는 흐름도이다.
도 10을 참조하면, 상기 와이어리스 양면 냉각형 파워 모듈의 제조방법(S100)은, 제1 세라믹 기판을 제공하는 단계(S110); 제2 세라믹 기판을 제공하는 단계(S120); 상기 제1 세라믹 기판 상에 파워 반도체 소자를 실장하는 단계(S130); 상기 제2 세라믹 기판 상에 구리 구조체 플러그를 형성하는 단계(S140); 상기 제1 세라믹 기판에 리드 프레임을 연결하는 단계(S150); 상기 파워 반도체 소자와 상기 구리 구조체 플러그를 접합하는 단계(S160); 및 상기 제1 세라믹 기판과 상기 제2 세라믹 기판 사이의 공간을 충진하는 몰드층을 형성하는 단계(S170)를 포함한다.
상기 제1 세라믹 기판을 제공하는 단계(S110)는, 제1 세라믹 층, 상기 제1 세라믹 층의 제1 면 상에 배치된 제1 베이스 구리층, 및 상기 제1 세라믹 층의 상기 제1 면과는 반대인 제2 면 상에 배치된 제1 외측 구리층을 포함하는, 제1 세라믹 기판을 제공하여 이루어질 수 있다.
상기 제1 세라믹 기판을 제공하는 단계(S110)에서, 상기 제1 베이스 구리층은 TPC 구리층, DBC 구리층, DPC 구리층, 또는 AMB 구리층일 수 있다. 상기 제1 외측 구리층은 상술한 바와 같은 상기 제1 베이스 구리층을 형성하는 방법과 동일한 방법으로 형성될 수 있고, 상기 제1 베이스 구리층과 동시에 형성될 수 있다.
상기 제2 세라믹 기판을 제공하는 단계(S120)는, 상기 제1 세라믹 기판에 대면하여 배치되고, 제2 세라믹 층, 상기 제2 세라믹 층의 제3 면 상에 배치된 제2 베이스 구리층, 및 상기 제2 세라믹 층의 상기 제3 면과는 반대인 제4 면 상에 배치된 제2 외측 구리층을 포함하는, 제2 세라믹 기판을 제공하여 이루어질 수 있다.
상기 제2 세라믹 기판을 제공하는 단계(S120)에서, 상기 제2 베이스 구리층은 TPC 구리층, DBC 구리층, DPC 구리층, 또는 AMB 구리층일 수 있다. 상기 제2 외측 구리층은 상술한 바와 같은 상기 제2 베이스 구리층을 형성하는 방법과 동일한 방법으로 형성될 수 있고, 상기 제2 베이스 구리층과 동시에 형성될 수 있다.
상기 파워 반도체 소자를 실장하는 단계(S130)는, 상기 제1 세라믹 기판의 상기 제1 베이스 구리층 상에 제1 전극, 제2 전극, 및 제3 전극을 포함하는 파워 반도체 소자를 실장하여 이루어질 수 있다. 상기 파워 반도체 소자는 전도성 접착제, 전도성 솔더층 등을 이용하여 상기 제1 세라믹 기판에 부착함으로써 실장될 수 있다.
상기 구리 구조체 플러그를 형성하는 단계(S140)는, 상기 제2 세라믹 기판과 상기 파워 반도체 소자 사이에 배치되고, 상기 파워 반도체 소자와 전기적으로 연결되도록, 상기 제2 세라믹 기판의 상기 제2 베이스 구리층 상에, 구리함유 페이스트의 인쇄, 압착 및 소결에 의하여 상기 구리 구조체 플러그를 형성하여 이루어질 수 있다.
상기 구리 구조체 플러그를 형성하는 단계(S140)는, 상기 제2 베이스 구리층 상의 일부 영역 상에 구리함유 페이스트를 인쇄하여 페이스트층을 형성하는 인쇄 단계; 상기 페이스트층을 압착하는 압착 단계; 및 상기 페이스트층을 소결하여 상기 구리 구조체 플러그를 형성하는 소결 단계를 포함할 수 있다.
상기 인쇄 단계에서는, 상기 제2 베이스 구리층 상에 구리함유 페이스트를 스크린 프린팅 방법으로 수행하여 페이스트층을 형성할 수 있다. 상기 인쇄 단계는 대기중에서 10℃ 내지 100℃ 범위의 온도로 유지하여 상기 페이스트층에 함유된 용매를 전부 또는 일부 제거하는, 의도적으로 수행하는 건조 단계를 포함할 수 있다. 또는, 상기 건조는 의도하지 않고 자연 건조로 이루어질 수 있다.
상기 압착 단계에서는, 상기 페이스트층을 압착하여 균일한 두께로 형성할 수 있다. 상기 페이스트층의 경계부는 구리함유 페이스트의 흐름 속도가 감소하여 중심부에 비해서 점도가 높을 수 있고, 두꺼운 두께로 형성될 수 있다. 상기 페이스트층을 압착함으로써, 이러한 두께 편차를 감소시킬 수 있다. 또한, 상기 페이스트층의 내부 기공을 제거 또는 감소시킬 수 있다.
상기 소결 단계에서는, 상기 페이스트층에 함유된 구리 입자를 소결할 수 있다. 상기 소결 단계는, 질소 분위기, 아르곤 분위기 등과 같은 불활성 분위기에서 수행될 수 있고, 대기 분위기에서 수행될 수 있다. 상기 소결 단계는, 머플 타입 열처리로와 같은 연속식 열처리로에서 수행되거나, 박스 오븐과 같은 배치 타입 열처리로에서 수행될 수 있다.
상기 소결 단계는, 예를 들어 900℃ 미만의 온도에서 수행될 수 있고, 예를 들어 500℃ 내지 800℃ 범위의 온도에서 10 분 내지 120 분 동안 수행될 수 있다.
예를 들어, 제2 세라믹 기판이 활성 금속 브레이징층을 포함하는 경우에는, 상기 구리 구조체 플러그를 형성하는 상기 소결 단계에 의하여 활성 금속 브레이징층이 용융되지 않도록 하는 것이 중요하며, 따라서 상기 소결 온도는 상기 활성 금속 브레이징층의 용융 온도에 비하여 낮은 것이 바람직하고, 예를 들어 50℃ 내지 100℃ 범위로 낮은 것이 바람직하다.
또한, 상기 소결은 상기 페이스트층에 함유된 바인더를 제거하기 위해서 질소 분위기에 수증기나 산소를 소량 공급하여 300℃ 내지 500℃ 범위의 온도에서 베이크 아웃(bake out) 단계 및 상기 페이스트층에 함유된 구리 입자들을 액상 소결하는 단계를 포함하여 이루어질 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니고, 베이크 아웃 단계를 생략할 수 있다.
상기 구리 구조체 플러그를 형성하는 단계(S140)는 상기 구리 구조체 플러그가 차등 공극률을 가지도록 수행될 수 있다. 상기 구리 구조체 플러그는, 상기 제2 베이스 구리층에 상대적으로 인접한 하측에 비해 더 낮은 공극률을 가지는 영역을 상측에 포함할 수 있다.
상기 구리 구조체 플러그를 형성하는 단계(S140)는, 기저부를 형성하는 단계; 및 상기 기저부 상에 상기 기저부에 비하여 낮은 공극률을 가지는 표면부를 형성하는 단계를 포함할 수 있다. 상기 기저부를 형성하는 단계는, 3 μm 초과 10 μm 이하 범위의 평균 입경을 가지는 구리 입자들을 포함하는 페이스트를 이용하여 수행할 수 있다. 상기 표면부를 형성하는 단계는, 상기 기저부 상에, 100 nm 내지 3 μm 범위의 평균 입경을 가지는 구리 입자들을 포함하는 페이스트를 이용하여 수행할 수 있다. 상기 기저부는, 5 부피% 초과 20 부피% 이하 범위의 공극률을 가질 수 있다. 상기 표면부는, 0 부피% 초과 5 부피% 이하 범위의 공극률을 가질 수 있다.
상기 구리 구조체 플러그를 형성하기 위한 상기 인쇄 단계, 상기 압착 단계, 및 상기 소결 단계는 반복하여 수행될 수 있다. 예를 들어, 상기 인쇄 단계와 상기 압착 단계를 하나의 주기로 한 층의 페이스트층을 형성한 후에, 다시 상기 인쇄 단계와 상기 압착 단계를 수행하여 기 형성된 상기 페이스트층 상에 후속의 한 층의 페이스트층을 더 형성하는 방식으로 반복하여 복수의 페이스트층을 형성할 수 있다. 상기 복수의 페이스트층을 함께 소결할 수 있다. 또한, 상기 소결 단계를 반복하여 수행함으로써, 상기 구리 구조체 플러그를 형성할 수 있다. 즉, 상기 구리 구조체 플러그를 구성하는 하나의 구리층에 대하여 한 회 또는 그 이상의 소결 단계를 수행할 수 있다. 상기 인쇄 단계, 상기 압착 단계, 및 상기 소결 단계의 횟수는 다양하게 변화시킬 수 있다.
또한, 상기 세라믹 층의 일면에만 페이스트층을 형성하여 소결하면, 소결 도중에 상기 세라믹 층이 휘어지는 현상이 발생할 수 있다. 이를 방지하기 위하여, 상기 세라믹 층의 양면에 페이스트층을 각각 형성하고 함께 소결하여 상기 제1 베이스 구리층과 상기 제1 외측 구리층을 동시에 형성할 수 있다. 또한, 동일한 방식으로 상기 제2 베이스 구리층과 상기 제2 외측 구리층을 동시에 형성할 수 있다. 상기 제2 베이스 구리층과 상기 제2 외측 구리층과 동시에 상기 구리 구조체 플러그를 추가로 더 형성할 수 있다. 상기 세라믹 층을 기준으로 양면에 형성되어 동시에 소결되는 상기 페이스트층들은 동일한 체적을 가지는 것이 바람직하고, 또는 체적비는, 예를 들어 90% 내지 100%일 수 있다. 상기 체적비는 작은 체적을 가지는 상기 페이스트층의 체적을 큰 체적을 가지는 상기 페이스트층의 체적으로 나눈 백분율일 수 있다. 또한, 상기 체적은 상기 페이스트층의 중량으로부터 산출할 수 있다.
상기 구리 구조체 플러그를 형성하는 단계(S140)에서, 상기 인쇄하는 단계를 수행할 때에, 상기 제2 베이스 구리층에 상대적으로 인접한 하측에서 상측을 향하여 상기 구리함유 페이스트의 도포 면적을 감소시킴에 따라 상기 구리 구조체 플러그가 각뿔대 형상을 가지게 할 수 있다.
상기 구리 구조체 플러그는, 제1 구리 구조체 플러그, 제2 구리 구조체 플러그 및 제3 구리 구조체 플러그를 포함할 수 있다. 상기 제1 구리 구조체 플러그, 상기 제2 구리 구조체 플러그 및 상기 제3 구리 구조체 플러그는 동일한 공정에서 동시에 형성될 수 있다.
상기 제1 구리 구조체 플러그 및 상기 제2 구리 구조체 플러그에 비하여 상기 제3 구리 구조체 플러그가 더 긴 길이를 가질 수 있고, 이를 위하여 상기 제3 구리 구조체 플러그를 형성하기 위한 인쇄, 건조, 및 압착 단계가 더 수행될 수 있다. 상기 제1 구리 구조체 플러그, 상기 제2 구리 구조체 플러그 및 상기 제3 구리 구조체 플러그의 소결 단계는 동시에 수행될 수 있다.
상기 제1 구리 구조체 플러그는, 상기 제2 세라믹 기판의 상기 제2 베이스 구리층과 상기 파워 반도체 소자의 제1 전극을 전기적으로 연결하도록 형성될 수 있다.
상기 제2 구리 구조체 플러그는, 상기 제2 세라믹 기판의 상기 제2 베이스 구리층과 상기 파워 반도체 소자의 제2 전극을 전기적으로 연결하도록 형성될 수 있다.
상기 제3 구리 구조체 플러그는, 상기 제1 세라믹 기판의 상기 제1 베이스 구리층과 상기 제2 세라믹 기판의 상기 제2 베이스 구리층을 전기적으로 연결하도록 형성될 수 있다.
상기 베이스 구리층, 상기 외측 구리층, 및 상기 구리 구조체 플러그 중 적어도 어느 하나의 표면을 샌드와 같은 세라믹 입자를 블라스팅하는 블라스팅 처리를 더 수행할 수 있다.
상기 베이스 구리층 상에는 솔더가 도포되고 파워 반도체 소자가 실장된다. 상기 구리 구조체 플러그는 상기 파워 반도체 소자와 전기적으로 연결된다. 상기 베이스 구리층 및 상기 구리 구조체 플러그를 소결하는 과정은 대기 중에서 고온으로 열처리하므로 표면에 구리 산화층이 형성될 수 있다. 또한, 상기 소결을 불활성 분위기에서 수행하는 경우에도 산소에 의한 산화가 발생할 수 있다. 상기 구리 산화층은 상기 베이스 구리층에 대한 파워 반도체 소자의 부착성을 감소시킬 수 있고, 상기 구리 구조체 플러그에 대한 파워 반도체 소자의 전기적 연결을 저하시킬 수 있다. 상기 베이스 구리층, 상기 외측 구리층, 및 상기 구리 구조체 플러그를 형성한 후에, 미세한 입경의 세라믹 입자를 상기 베이스 구리층, 상기 외측 구리층, 및 상기 구리 구조체 플러그의 각각의 표면 상에 블라스팅(blasting)하여 상기 구리 산화층을 제거할 수 있다. 상기 블라스팅은 샌드 블라스팅으로 지칭할 수 있다.
상기 제1 세라믹 기판에 리드 프레임을 연결하는 단계(S150)는, 상기 제1 세라믹 기판의 상기 제1 베이스 구리층과 상기 리드 프레임을 연결하여 이루어질 수 있다. 상기 연결은 전도성 접착제, 전도성 솔더층 등을 이용하여 이루어질 수 있다. 상기 리드 프레임을 연결하는 단계(S150)는 선택적이며, 생략될 수 있다.
상기 파워 반도체 소자와 상기 구리 구조체 플러그를 접합하는 단계(S160)는, 상기 제1 세라믹 기판과 상기 제2 세라믹 기판을 서로 대면하도록 배치하고, 상기 파워 반도체 소자와 상기 구리 구조체 플러그를 접합한다. 구체적으로, 상기 제1 구리 구조체 플러그와 상기 파워 반도체 소자의 상기 제1 전극이 접합될 수 있다. 상기 제2 구리 구조체 플러그와 상기 파워 반도체 소자의 상기 제2 전극이 접합될 수 있다. 상기 제3 구리 구조체 플러그와 상기 제1 세라믹 기판의 상기 제1 베이스 구리층이 접합될 수 있다. 상기 접합은 전도성 접착제, 전도성 솔더층 등을 이용하여 이루어질 수 있다.
상기 몰드층을 형성하는 단계(S170)는, 상기 제1 세라믹 기판과 상기 제2 세라믹 기판 사이의 공간에 몰드 물질을 주입하여 고형화함으로써, 상기 공간을 충진하는 몰드층을 형성하여 이루어질 수 있다. 상기 파워 반도체 소자는 상기 몰드층에 의하여 덮일 수 있다.
이에 따라. 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈을 완성할 수 있다.
도 11은 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함되는 세라믹 기판의 소결 온도에 따른 결함 발생 여부를 나타내는 초음파 탐상 검사 결과이다.
도 11을 참조하면, 세라믹 회로 기판을 형성하기 위하여 베이스 구리층 및 구리 구조체 플러그의 소결을 900℃로 수행한 경우에는, 화살표로 표시된 바와 같은 세라믹 층과 베이스 구리층 사이에 부착 결함이 발생하였다. 상기 부착 결함은 상기 베이스 구리층 및 상기 구리 구조체 플러그의 소결 공정에서 900℃의 고온에 노출됨에 따라 발생한 것으로 분석되며, 이러한 고온 노출이 반복될수록 두드러지게 발생하였다. 특히, 세라믹 회로 기판이 활성 금속 브레이징층을 포함하는 경우에는, 900℃의 소결 온도가 활성 금속 브레이징층의 융점에 가까워지거나 또는 초과하므로, 상기 활성 금속 브레이징층이 용융됨에 따라 상기 부착 결함이 더 발생하게 된다.
반면, 상기 베이스 구리층 및 상기 구리 구조체 플러그의 소결을 600℃로 수행한 경우에는 상기 부착 결함이 발생하지 않았다. 따라서, 상기 베이스 구리층 및 상기 구리 구조체 플러그의 소결 온도는 900℃ 미만의 온도가 바람직하며, 예를 들어 500℃ 내지 800℃ 범위의 온도가 바람직하다.
도 12는 본 발명의 일실시예에 따른 와이어리스 양면 냉각형 파워 모듈에 포함되는 세라믹 기판의 블라스팅 처리 전후의 표면 상태를 나타내는 사진들이다.
도 12를 참조하면, 블라스팅 처리하기 전과 후의 베이스 구리층의 표면 상태를 나타낸다. 블라스팅 처리를 수행하지 않은 경우에는, 상기 베이스 구리층의 표면 상에 구리 산화물이 존재하고, 거친 표면을 가짐을 알 수 있다. 반면, 블라스팅 처리에 의하여 상기 구리 산화물이 제거되고, 매끄러운 표면을 가지게 되고, 블라스팅 횟수가 증가될수록 더 매끄러운 표면을 가지게 됨을 알 수 있다. 따라서, 블라스팅 처리 후에는, 상기 베이스 구리층의 상에 실장되는 파워 반도체 소자를 더 안정적으로 접합시킬 수 있다.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 제1 세라믹 층 및 상기 제1 세라믹 층의 제1 면 상에 배치된 제1 베이스 구리층을 포함하는 제1 세라믹 기판;
    상기 제1 세라믹 기판에 대면하여 배치되고, 제2 세라믹 층 및 상기 제2 세라믹 층의 제3 면 상에 배치된 제2 베이스 구리층을 포함하는 제2 세라믹 기판;
    상기 제1 세라믹 기판 상에 실장되고, 제1 전극, 제2 전극 및 제3 전극을 포함하는 반도체 소자; 및
    상기 제2 세라믹 기판과 상기 반도체 소자 사이에 배치되고, 상기 반도체 소자와 전기적으로 연결되고, 구리함유 페이스트의 인쇄, 압착 및 소결에 의하여 형성된 구리 구조체 플러그를 포함하는,
    와이어리스 양면 냉각형 파워 모듈.
  2. 제 1 항에 있어서,
    상기 구리 구조체 플러그는,
    상기 반도체 소자의 상기 제1 전극을 상기 제2 세라믹 기판의 상기 제2 베이스 구리층에 전기적으로 연결하는 제1 구리 구조체 플러그; 및
    상기 반도체 소자의 상기 제2 전극을 상기 제2 세라믹 기판의 상기 제2 베이스 구리층에 전기적으로 연결하는 제2 구리 구조체 플러그를 포함하는.
    와이어리스 양면 냉각형 파워 모듈.
  3. 제 2 항에 있어서,
    상기 구리 구조체 플러그는,
    상기 제1 세라믹 기판의 상기 제1 베이스 구리층과 상기 제2 세라믹 기판의 상기 제2 베이스 구리층 사이에 배치되어, 상기 제1 베이스 구리층과 상기 제2 베이스 구리층을 전기적으로 연결하는 제3 구리 구조체 플러그를 더 포함하는,
    와이어리스 양면 냉각형 파워 모듈.
  4. 제 1 항에 있어서,
    상기 반도체 소자의 제3 전극은,
    상기 제1 세라믹 기판의 제1 베이스 구리층과 전기적으로 연결된,
    와이어리스 양면 냉각형 파워 모듈.
  5. 제 1 항에 있어서,
    상기 구리 구조체 플러그는,
    차등 공극률을 가지고, 상기 제2 베이스 구리층에 상대적으로 인접한 하측에 비해 더 낮은 공극률을 가지는 영역을 상측에 포함하는,
    세라믹 회로 기판.
  6. 제 1 항에 있어서,
    상기 구리 구조체 플러그는,
    상기 제2 베이스 구리층에 상대적으로 인접한 하측에서 상측을 향하여 공극률이 감소되는,
    세라믹 회로 기판.
  7. 제 1 항에 있어서,
    상기 구리 구조체 플러그는,
    상기 제2 베이스 구리층에 상대적으로 인접한 하측에서 상측을 향하여 평면적이 감소되는 각뿔대 형상을 가지는,
    와이어리스 양면 냉각형 파워 모듈.
  8. 제 1 항에 있어서,
    상기 구리 구조체 플러그는,
    기저부; 및
    상기 기저부 상에 배치되고, 상기 기저부에 비하여 낮은 공극률을 가지는 표면부를 포함하는,
    세라믹 회로 기판.
  9. 제 8 항에 있어서,
    상기 기저부는, 5 부피% 초과 20 부피% 이하 범위의 공극률을 가지고,
    상기 표면부는, 0 부피% 초과 5 부피% 이하 범위의 공극률을 가지는,
    세라믹 회로 기판.
  10. 제 1 항에 있어서,
    상기 제1 세라믹 기판의 상기 제1 베이스 구리층과 전기적으로 연결된 리드 프레임을 더 포함하는,
    와이어리스 양면 냉각형 파워 모듈.
  11. 제 1 항에 있어서,
    상기 제1 세라믹 기판과 상기 제2 세라믹 기판 사이의 공간을 충진하는 몰드층을 더 포함하는,
    와이어리스 양면 냉각형 파워 모듈.
  12. 제 1 항에 있어서,
    상기 제1 세라믹 기판은, 상기 제1 면과는 반대인 제2 면 상에 배치된 제1 외측 구리층을 더 포함하고,
    상기 제2 세라믹 기판은, 상기 제3 면과는 반대인 제4 면 상에 배치된 제2 외측 구리층을 더 포함하는,
    와이어리스 양면 냉각형 파워 모듈.
  13. 제 1 항에 있어서,
    상기 제1 베이스 구리층 및 상기 제2 베이스 구리층 중 적어도 어느 하나는,
    상기 세라믹 층 상에 구리함유 페이스트의 인쇄, 압착 및 소결에 의하여 형성된 TPC 구리층,
    상기 세라믹 층 상에 구리 호일을 고온 산화공정으로 접합하여 형성한 DBC 구리층,
    상기 세라믹 층 상에 시드층을 형성한 후에, 상기 시드 층 상에 구리 도금을 하여 형성한 DPC 구리층,
    또는 상기 세라믹 층에 활성 금속 호일을 이용하여 접합된 구리 호일로 형성한 AMB 구리층으로 이루어진,
    와이어리스 양면 냉각형 파워 모듈.
  14. 제 1 항에 있어서,
    상기 제1 베이스 구리층 및 상기 제2 베이스 구리층 중 적어도 어느 하나는,
    접합 구리층, 적층 구리층, 및 표층 구리층 중 적어도 어느 하나를 포함하는,
    와이어리스 양면 냉각형 파워 모듈.
  15. 제 14 항에 있어서,
    상기 접합 구리층은, 글라스 프릿, 무기물 입자들, 산화구리 입자들, 구리 입자들, 용제 및 바인더를 포함하는 구리함유 접합 페이스트를 이용하여 형성되고,
    상기 적층 구리층은, 무기물 입자들, 구리 입자들, 용제 및 바인더를 포함하는 구리함유 적층 페이스트를 이용하여 형성되고,
    상기 표층 구리층은, 산화구리 입자들, 구리 입자들, 용제 및 바인더를 포함하는 구리함유 표층 페이스트를 이용하여 형성된,
    와이어리스 양면 냉각형 파워 모듈.
  16. 제1 세라믹 층 및 상기 제1 세라믹 층의 제1 면 상에 배치된 제1 베이스 구리층을 포함하는 제1 세라믹 기판을 제공하는 단계;
    상기 제1 세라믹 기판에 대면하여 배치되고, 제2 세라믹 층 및 상기 제2 세라믹 층의 제3 면 상에 배치된 제2 베이스 구리층을 포함하는 제2 세라믹 기판을 제공하는 단계;
    상기 제1 세라믹 기판 상에 반도체 소자를 실장하는 단계;
    상기 제2 세라믹 기판의 상기 제2 베이스 구리층 상에 구리함유 페이스트의 인쇄, 압착 및 500℃ 내지 700℃ 범위의 소결에 의하여 구리 구조체 플러그를 형성하는 단계; 및
    상기 제1 세라믹 기판과 상기 제2 세라믹 기판을 서로 대면하도록 배치하고, 상기 반도체 소자와 상기 구리 구조체 플러그를 접합하는 단계를 포함하는,
    와이어리스 양면 냉각형 파워 모듈의 제조방법.
  17. 제 16 항에 있어서,
    상기 구리 구조체 플러그를 형성하는 단계는,
    상기 구리 구조체 플러그가 차등 공극률을 가지고, 상기 제2 베이스 구리층에 상대적으로 인접한 하측에 비해 더 낮은 공극률을 가지는 영역을 상측에 포함하도록 수행되는,
    와이어리스 양면 냉각형 파워 모듈의 제조방법.
  18. 제 16 항에 있어서,
    상기 구리 구조체 플러그를 형성하는 단계에서,
    상기 인쇄 단계와 상기 압착 단계를 하나의 주기로 한 층의 페이스트층을 형성한 후에, 다시 상기 인쇄 단계와 상기 압착 단계를 수행하여 기 형성된 상기 페이스트층 상에 후속의 한 층의 페이스트층을 더 형성하는 방식으로 반복하여 복수의 페이스트층을 형성하고, 상기 복수의 페이스트층을 함께 소결하여 수행되는,
    와이어리스 양면 냉각형 파워 모듈의 제조방법.
  19. 제 16 항에 있어서,
    상기 구리 구조체 플러그를 형성하는 단계에서,
    상기 인쇄하는 단계를 수행할 때에, 상기 제2 베이스 구리층에 인접한 하측에서 상측을 향하여 상기 구리 페이스트의 도포 면적을 감소시킴에 따라 상기 구리 구조체 플러그가 각뿔대 형상을 가지게 하는,
    와이어리스 양면 냉각형 파워 모듈의 제조방법.
  20. 제 16 항에 있어서,
    상기 제1 세라믹 기판은, 상기 제1 세라믹 층과 상기 제1 베이스 구리층 사이에 개재된 제1 활성 금속 브레이징층을 포함하고,
    상기 제2 세라믹 기판은, 상기 제2 세라믹 층과 상기 제2 베이스 구리층 사이에 개재된 제2 활성 금속 브레이징층을 포함하는,
    와이어리스 양면 냉각형 파워 모듈의 제조방법.
PCT/KR2024/006535 2023-06-29 2024-05-14 와이어리스 양면 냉각형 파워 모듈 및 그 제조방법 Ceased WO2025005461A1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
KR10-2023-0084315 2023-06-29
KR10-2023-0084314 2023-06-29
KR10-2023-0084313 2023-06-29
KR20230084313 2023-06-29
KR20230084314 2023-06-29
KR20230084315 2023-06-29
KR10-2023-0114523 2023-08-30
KR20230114523 2023-08-30
KR20230137870 2023-10-16
KR10-2023-0137870 2023-10-16
KR1020240061413A KR102935000B1 (ko) 2023-06-29 2024-05-09 와이어리스 양면 냉각형 파워 모듈 및 그 제조방법
KR10-2024-0061413 2024-05-09

Publications (1)

Publication Number Publication Date
WO2025005461A1 true WO2025005461A1 (ko) 2025-01-02

Family

ID=93938838

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2024/006535 Ceased WO2025005461A1 (ko) 2023-06-29 2024-05-14 와이어리스 양면 냉각형 파워 모듈 및 그 제조방법

Country Status (1)

Country Link
WO (1) WO2025005461A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018116994A (ja) * 2017-01-17 2018-07-26 三菱マテリアル株式会社 パワーモジュール
KR102293181B1 (ko) * 2020-08-27 2021-08-25 주식회사 코멧네트워크 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
US20210265235A1 (en) * 2020-02-25 2021-08-26 Hyundai Motor Company Double-sided cooling type power module
KR20220015220A (ko) * 2020-07-30 2022-02-08 주식회사 아모센스 파워모듈 및 그 제조방법
KR20220148652A (ko) * 2021-04-29 2022-11-07 현대모비스 주식회사 파워 모듈 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018116994A (ja) * 2017-01-17 2018-07-26 三菱マテリアル株式会社 パワーモジュール
US20210265235A1 (en) * 2020-02-25 2021-08-26 Hyundai Motor Company Double-sided cooling type power module
KR20220015220A (ko) * 2020-07-30 2022-02-08 주식회사 아모센스 파워모듈 및 그 제조방법
KR102293181B1 (ko) * 2020-08-27 2021-08-25 주식회사 코멧네트워크 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
KR20220148652A (ko) * 2021-04-29 2022-11-07 현대모비스 주식회사 파워 모듈 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
WO2018117361A1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
WO2016171530A1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
WO2021221460A1 (ko) 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법
WO2022045694A1 (ko) 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
EP2856502A1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
WO2022005099A1 (ko) 파워모듈 및 그 제조방법
WO2025005461A1 (ko) 와이어리스 양면 냉각형 파워 모듈 및 그 제조방법
WO2022025325A1 (ko) 다층 확산방지층을 포함하는 열전 소재 및 이를 구비하는 열전 소자
WO2022005183A1 (ko) 파워모듈
WO2023113287A1 (ko) 수직 그물망 구조를 갖는 클래드 방열 기판 및 이의 제조 방법
WO2022203288A1 (ko) 파워모듈 및 그 제조방법
WO2023033425A1 (ko) 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈
WO2021230623A1 (ko) 파워모듈
WO2025005463A1 (ko) 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈
WO2025005458A1 (ko) 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈
WO2025005457A1 (ko) 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈
WO2025005460A1 (ko) 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈
WO2025005459A1 (ko) 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈
WO2025005462A1 (ko) 세라믹 회로 기판, 그 제조방법, 및 이를 구비한 양면 냉각형 파워 모듈
WO2021230615A1 (ko) 파워모듈 및 그 제조방법
WO2026023872A1 (ko) 일방향 다공성 금속체 스페이서를 포함하는 세라믹 회로 기판 및 이를 구비한 전력 모듈
WO2026023873A1 (ko) 일방향 다공성 금속체 베이스 플레이트를 포함하는 세라믹 회로 기판 및 이를 구비한 전력 모듈
KR102935000B1 (ko) 와이어리스 양면 냉각형 파워 모듈 및 그 제조방법
WO2026023832A1 (ko) 일방향 다공성 금속체 열계면 물질층을 포함하는 세라믹 회로 기판 및 이를 구비한 전력 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24832245

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE