WO2025028131A1

WO2025028131A1 - 積層セラミックコンデンサ

Info

Publication number: WO2025028131A1
Application number: PCT/JP2024/023950
Authority: WO
Inventors: 和博西林; 隆司澤田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2023-08-02
Filing date: 2024-07-02
Publication date: 2025-02-06
Anticipated expiration: 2026-02-02

Abstract

外部電極が積層体から剥がれにくい積層セラミックコンデンサを提供する。誘電体層１４と内部電極１５とが交互に複数積層された内層部１１、及び、前記内層部１１の積層方向の一方と他方とに配置された外層部１２を有する積層体２と、前記積層体２における、前記積層方向と交差する方向の少なくとも一方の面に設けられるとともに、前記外層部１２の一部を覆う主面側折返部３Ａ，４Ａを含む外部電極３，４と、を備える積層セラミックコンデンサ１であって、前記外層部１２における、前記主面側折返部３Ａ，４Ａによって覆われている被覆部１６に、誘電体と金属との混合層１２Aが設けられている。

Description

積層セラミックコンデンサ

　本発明は、積層セラミックコンデンサに関する。

　昨今、モバイル機器製品を中心として、電子回路ラインの低インピーダンス化が重要となってきている。そして、電子回路ラインの低インピーダンス化のために、デカップリング用途となる三端子の積層セラミックコンデンサが多く用いられる。
　三端子の積層セラミックコンデンサは、端面に露出する端面露出内部電極が配置された誘電体層と側面に露出する側面内部電極が配置された誘電体層とが交互に複数層積層された内層部、及び、内層部における積層方向の一方と他方とに配置された外層部を備える積層体と、端面に配置され、端面露出内部電極と接続された端面外部電極、及び、側面に配置され、側面内部電極と接続された側面外部電極を含む外部電極と、を備える（特許文献１参照）。
　三端子の積層セラミックコンデンサは、小型化することで、さらに高周波特性における低インピーダンス化が可能となる。小型化による低インピーダンス化は、積層セラミックコンデンサの持つ等価直列インダクタンス（Ｅｑｕｉｖａｌｅｎｔ　Ｓｅｒｉｅｓ　Ｉｎｄｕｃｔａｎｃｅ、以下「ＥＳＬ」という）の低下に由来する。

特開２０１３－２０１４１７号公報

　しかし、積層セラミックコンデンサが小型化すると、外部電極と内部電極との接触面積が小さくなる。ゆえに外部電極の積層体に対する接着力が低下し、外部電極が積層体から剥がれやすくなる。
　本発明は、外部電極が積層体から剥がれにくい積層セラミックコンデンサを提供することを目的とする。

　上記課題を解決するために、本発明の積層セラミックコンデンサは、誘電体層と内部電極とが交互に複数積層された内層部、及び、前記内層部の積層方向の一方と他方とに配置された外層部を有する積層体と、前記積層体における、前記積層方向と交差する方向の少なくとも一方の面に設けられるとともに、前記外層部の一部を覆う主面側折返部を含む外部電極と、を備える積層セラミックコンデンサであって、前記外層部における、前記主面側折返部によって覆われている被覆部に、誘電体と金属との混合層が設けられている、積層セラミックコンデンサを提供する。

　本発明によれば、外部電極が積層体から剥がれにくい積層セラミックコンデンサを提供することができる。

積層セラミックコンデンサ１の概略斜視図である。積層セラミックコンデンサ１の図１におけるＩＩ－ＩＩ方向に切断した実施形態の断面図である。積層セラミックコンデンサ１の図１におけるＩＩＩ－ＩＩＩ方向に切断した実施形態の断面図である。積層セラミックコンデンサ１の端面露出内部電極１５Ａに沿った断面図である。積層セラミックコンデンサ１の側面露出内部電極１５Ｂに沿った断面図である。積層セラミックコンデンサ１の図１における、外層部１２の部分をＩＶ－ＩＶ方向に切断した実施形態の断面図である。積層セラミックコンデンサ１の製造方法における積層体２の製造工程を説明する図である。積層セラミックコンデンサ１の製造方法を説明するフローチャートである。

　以下、本発明の実施形態の積層セラミックコンデンサ１について説明する。図１は、積層セラミックコンデンサ１の概略斜視図である。図２は、積層セラミックコンデンサ１の図１におけるＩＩ－ＩＩ方向に切断した実施形態の断面図である。図３は、積層セラミックコンデンサ１の図１におけるＩＩＩ－ＩＩＩ方向に切断した実施形態の断面図である。

（積層セラミックコンデンサ１）
　積層セラミックコンデンサ１は、積層体２と、積層体２の長さ方向Ｌの両端面Ｃに設けられた端面外部電極３と、積層体２の幅方向Ｗの両側面Ｂに設けられた側面外部電極４とを備える、三端子構造の積層セラミックコンデンサ１である。積層体２は、誘電体層１４と内部電極１５とが積層された内層部１１と、外層部１２とを備える。

　なお、本明細書において、積層セラミックコンデンサ１の向きを表わす用語として、積層セラミックコンデンサ１において、誘電体層１４と内部電極１５とが積層されている方向を積層方向Ｔとする。積層方向Ｔと交差し、一対の端面外部電極３が設けられている方向を長さ方向Ｌとする。長さ方向Ｌ及び積層方向Ｔのいずれにも交差する方向を幅方向Ｗとする。実施形態においては、積層方向Ｔと、長さ方向Ｌと、幅方向Ｗとは、互いに直交している。

　また、以下の説明において、積層体２の６つの外表面のうち、積層方向Ｔの両側に設けられた一対の外表面を主面Ａとし、積層方向Ｔに延び且つ幅方向Ｗの両側に設けられた一対の外表面を側面Ｂとし、積層方向Ｔに延び且つ長さ方向Ｌの両側に設けられた一対の外表面を端面Ｃとする。

　積層セラミックコンデンサ１は、図２又は図３に示す、
　長さ方向Ｌの寸法ＬＣが０．１０ｍｍ以上０．７０ｍｍ以下、
　幅方向Ｗの寸法ＷＣが０．０５ｍｍ以上０．４０ｍｍ以下、
　積層方向Ｔの寸法ＴＣが０．１０ｍｍ以上０．５５ｍｍ以下である。

　さらに、積層セラミックコンデンサ１の静電容量は、０．０２２μＦ以上１０μＦ以下であり、１．０μＦ以上２．２μＦ以下が好ましい。また、積層セラミックコンデンサ１のＥＳＬは、１００ＭＨｚで６５ｐＨ以下であり、１ＧＨｚで５０ｐＨ以下が好ましい。

　なお、積層セラミックコンデンサ１の静電容量は、ＬＣＲメーター（ＡｇｉｌｅｎｔＴｅｃｈｎｏｌｏｇｉｅｓ社製、型番：Ｅ４９８０Ａ）を用いて、１ｋＨｚ、０．５Ｖｒｍｓの条件で得ることができる。また、積層セラミックコンデンサ１のＥＳＬはネットワークアナライザー（ＡｇｉｌｅｎｔＴｅｃｈｎｏｌｏｇｉｅｓ社製、型番：Ｅ５０８０Ａ）により、所定の周波数のインピーダンスの測定値から算出して得ることができる。

（積層体２）
　積層体２は、内層部１１と、内層部１１の積層方向Ｔの両側に配置される外層部１２とを備える。積層体２は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体２の３面が交わる部分であり、稜線部は、積層体２の２面が交わる部分である。

　積層体２の寸法は、図２又は図３に示す、
　長さ方向Ｌの寸法ＬＬが０．０９ｍｍ以上０．６９ｍｍ以下、
　幅方向Ｗの寸法ＷＬが０．０４ｍｍ以上０．３９ｍｍ以下、
　積層方向Ｔの寸法ＴＬが０．０９ｍｍ以上０．５４ｍｍ以下である。

（内層部１１）
　内層部１１は、積層方向Ｔに沿って誘電体層１４と内部電極１５とが複数層積層されている。

（誘電体層１４）
　誘電体層１４は、セラミック材料で製造されている。セラミック材料としては、Ｃａ、Ｚｒ、Ｔｉのうちの少なくともいずれか１つを含むセラミック材料を主成分とするものが用いられる。具体的には、例えば、Ｃａ及びＺｒを含む一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。そのようなペロブスカイト構造を有するセラミック材料としては、例えば、ＢａＴｉＯ_３（チタン酸バリウム）やＣａＺｒＯ_３（ジルコン酸カルシウム）など挙げられるが、これらに限定されない。また、誘電体層１４を形成するセラミック材料の主成分としては、Ｃａ、Ｚｒ、Ｔｉの全てを含んでもよい。

（内部電極１５）
　内部電極１５は、例えばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等に代表される金属材料により形成されていることが好ましい。

　内部電極１５は、互いに交互に配置される複数の端面露出内部電極１５Ａと複数の側面露出内部電極１５Ｂとを有する。端面露出内部電極１５Ａと側面露出内部電極１５Ｂとを特に区別して説明する必要のない場合、まとめて内部電極１５として説明する。

　図４は、積層セラミックコンデンサ１の端面露出内部電極１５Ａに沿った断面図である。図５は、積層セラミックコンデンサ１の側面露出内部電極１５Ｂに沿った断面図である。

（端面露出内部電極１５Ａ）
　図４に示すように、端面露出内部電極１５Ａは、積層体２の長さ方向Ｌの両端面Ｃの間を延び、幅方向Ｗの両側面Ｂからは一定の距離、離間している。端面露出内部電極１５Ａは、両端面Ｃの間の中央部に位置する端面対向部１５Ａａと、端面対向部１５Ａａから両側の端面Ｃに延びる端面引出部１５Ａｂとを有する。実施形態において端面対向部１５Ａａと端面引出部１５Ａｂとは、幅方向Ｗの寸法が等しく、端面露出内部電極１５Ａは端面対向部１５Ａａと端面引出部１５Ａｂとを合わせて全体として略長方形である。端面対向部１５Ａａから両側の端面Ｃに延びる端面引出部１５Ａｂは、両側の端面Ｃにそれぞれ延びて積層体２の端面Ｃに露出し、積層体２の長さ方向Ｌの両端面Ｃに設けられた端面外部電極３に接続されている。

（側面露出内部電極１５Ｂ）
　図５に示すように、側面露出内部電極１５Ｂは、両側面Ｂ間の中央に位置する側面対向部１５Ｂａと、側面対向部１５Ｂａから両側の側面Ｂにそれぞれ延びる側面引出部１５Ｂｂとを有する。側面対向部１５Ｂａは、積層体２よりも一回り小さい略長方形で、幅方向Ｗの両側面Ｂからは一定の距離、離間している。

　側面引出部１５Ｂｂの長さ方向Ｌの寸法は、側面対向部１５Ｂａの長さ方向Ｌの寸法より小さい。側面引出部１５Ｂｂは、両側の側面Ｂにそれぞれ延びて積層体２の側面Ｂに露出し、積層体２の幅方向Ｗの両側面に設けられた側面外部電極４に接続されている。

　端面対向部１５Ａａと側面対向部１５Ｂａとは互いに対向し、コンデンサ部を形成している。

　誘電体層１４は、端面Ｃに露出する端面露出内部電極１５Ａが配置された第１誘電体層１４Ａと、側面Ｂの一部に露出する側面露出内部電極１５Ｂが配置された第２誘電体層１４Ｂと、が交互に複数層積層されている。

（外層部１２）
　図２及び図３に戻り、外層部１２は、内層部１１の主面Ａ側に配置されている誘電体層である。外層部１２は、内層部１１の誘電体層１４と同じ材料で製造されている。

（端面外部電極３）
　積層体２の両端面Ｃには端面外部電極３が配置されている。端面外部電極３には端面露出内部電極１５Ａの端面引出部１５Ａｂが接続されている。

（側面外部電極４）
　積層体２の両側面Ｂには側面外部電極４が配置されている。側面外部電極４には側面露出内部電極１５Ｂの側面引出部１５Ｂｂが接続されている。

　端面外部電極３及び側面外部電極４は、下地電極層３１と、下地電極層３１上に配置されためっき層３２とを含む。めっき層３２は、下地電極層３１の上に配置されたＮｉ（ニッケル）めっき層３２１と、Ｎｉめっき層３２１の上に配置されたＳｎ（錫）めっき層３２２とを含む。ただし、これに限定されず、端面外部電極３及び側面外部電極４は、例えば、下地電極層３１をＮｉで製造し、その上に、Ｃｕめっき層、Ｎｉめっき層、Ｓｎめっき層を順に配置した構造であってもよい。

（折返部）
　端面外部電極３は、端面Ｃだけでなく、主面Ａの一部を覆う端面電極主面側折返部３Ａと、側面Ｂ側の一部を覆う端面電極側面側折返部３Ｂとを含む。側面外部電極４は、側面Ｂだけでなく、主面Ａの一部を覆う側面電極主面側折返部４Ａを含む。端面電極主面側折返部３Ａと側面電極主面側折返部４Ａとを区別して説明する必要のない場合、まとめて折返部として説明する。

（混合層）
　図６は、積層セラミックコンデンサ１の図１における、外層部１２の部分をＩＶ－ＩＶ方向に切断した実施形態の断面図である。外層部１２における、端面外部電極３の端面電極主面側折返部３Ａによって覆われた端面側被覆部１６ａには、端面側混合層１２Ａａが設けられている。外層部１２における、側面外部電極４の側面電極主面側折返部４Ａによって覆われた側面側被覆部１６ｂには、側面側混合層１２Ａｂが設けられている。

　なお、本明細書において端面側被覆部１６ａと側面側被覆部１６ｂとを区別して説明する必要のない場合、まとめて被覆部１６として説明する。端面側混合層１２Ａａ及び側面側混合層１２Ａｂを区別して説明する必要のない場合、まとめて混合層１２Ａとして説明する。

　混合層１２Ａは、誘電体と金属とを含む。誘電体は、実施形態では外層部１２を構成する誘電体と同じ誘電体であり、金属は、外部電極を構成する例えば、Ｃｕ、Ｎｉといった金属と同じ金属が好ましい。

　混合層１２Ａにおける、誘電体に対する金属の割合は、０．００１ｍｏｌ％以上５０ｍｏｌ％以下である。なお、混合層１２Ａの誘電体に対する金属の割合は、一例として、混合層１２Ａの断面を研磨によって露出させて、ＥＤＸ（Energy Dispersive X-ray Spectroscopy）による組成分析を行い、分析結果より得られた各組成の定量計算値より比率を算出することで測定することができる。

　図２に示す、幅方向Ｗの中央において積層方向Ｔ及び長さ方向Ｌを通る断面、図３に示す、長さ方向Ｌの中央において積層方向Ｔ及び幅方向Ｗを通る断面において、混合層１２Ａが占める面積は、外層部１２における被覆部の全体面積の１％以上９９％以下である。なお、図２及び図３においては、混合層１２Ａが占める面積が、外層部１２における被覆部の全体面積の５０％程度である場合を図示している。

　なお、本明細書において「外層部１２における被覆部」とは、図２及び図３に示した、外層部１２のうちの、端面外部電極３の端面電極主面側折返部３Ａによって覆われた領域である端面側被覆部１６ａ、及び、側面外部電極４の側面電極主面側折返部４Ａによって覆われた領域である側面側被覆部１６ｂを指す。

（折返部の寸法）
　図２に示すように、端面外部電極３の端面電極主面側折返部３Ａの主面Ａ上における、端面外部電極３が端面露出内部電極１５Ａと接続されている端面Ｃに対して垂直な、長さ方向Ｌの寸法Ｌ１は、０．０５ｍｍ以上０．２０ｍｍ以下である。
　側面外部電極４の側面電極主面側折返部４Ａの主面Ａ上における、側面外部電極４が側面露出内部電極１５Ｂと接続されている側面Ｂに対して垂直な、幅方向Ｗの寸法Ｗ１は、０．０５ｍｍ以上０．２０ｍｍ以下である。

（積層セラミックコンデンサ１の製造方法）
　次に、実施形態の積層セラミックコンデンサ１の製造方法について説明する。図７は積層セラミックコンデンサ１の製造方法における積層体２の製造工程を説明する図である。図８は積層セラミックコンデンサ１の製造方法を説明するフローチャートである。

（内層部用シート形成工程Ｓ１）
　第１誘電体層１４Ａとなるセラミックグリーンシート１４Ａ’に、導電性ペーストにより端面露出内部電極１５Ａを形成する。また、同じく第２誘電体層１４Ｂとなるセラミックグリーンシート１４Ｂ’に、導電性ペーストにより側面露出内部電極１５Ｂを形成する。

　セラミックグリーンシート１４Ａ’及びセラミックグリーンシート１４Ｂ’は、セラミックス粉末、バインダ及び溶剤を含むセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に成形された帯状のシートである。

　端面露出内部電極１５Ａ、側面露出内部電極１５Ｂは、例えば、スクリーン印刷、グラビア印刷、凸版印刷等の印刷によって形成する。

（外層部用シート形成工程Ｓ２）
　外層部１２となるセラミックグリーンシートにおける、端面側被覆部１６ａとなる部分１６ａ’及び側面側被覆部１６ｂとなる部分１６ｂ’に、例えばインクジェット印刷で微量の金属粉を印刷して積層前の外層部用セラミックグリーンシート１２’を作製する。

（積層工程Ｓ３）
　端面露出内部電極１５Ａが配置された第１誘電体層１４Ａとなるセラミックグリーンシート１４Ａ’と、側面露出内部電極１５Ｂが配置された第２誘電体層１４Ｂとなるセラミックグリーンシート１４Ｂ’とを交互に積層する。

　続いて、外層部用セラミックグリーンシート１２’を金属粉が印刷された面が外側になるようにして上下に配置して、熱圧着することでマザーブロックを形成する。

（マザーブロック切断工程Ｓ４）
　次いで、マザーブロックを長さ方向Ｌと幅方向Ｗとに切断して分割し、直方体の積層体２を複数製造する。

（外部電極形成工程Ｓ５）
　次に、積層体２の両側面Ｂに側面外部電極４を形成する。側面外部電極４には側面露出内部電極１５Ｂの側面引出部１５Ｂｂが接続される。側面外部電極４は、側面Ｂだけでなく、主面Ａの側面Ｂ側の一部も覆うように形成する。このとき、積層体２における、金属粉が印刷された部分１６ｂ’は、側面外部電極４の側面電極主面側折返部４Ａによって覆われて側面側被覆部１６ｂとなる。

　そして、積層体２の両端面Ｃに端面外部電極３を形成する。端面外部電極３には端面露出内部電極１５Ａの端面引出部１５Ａｂが接続される。端面外部電極３は、端面Ｃだけでなく、主面Ａ及び側面Ｂの端面Ｃ側の一部も覆うように形成する。このとき、積層体２における、金属粉が印刷された部分１６ａ’は、端面外部電極３の端面電極主面側折返部３Ａによって覆われて端面側被覆部１６ａとなる。

（焼成工程Ｓ６）
　そして、設定された焼成温度で、窒素雰囲気中で所定時間加熱する。端面外部電極３及び側面外部電極４を積層体２に焼き付けると、外層部用セラミックグリーンシート１２’における、端面側被覆部１６ａ及び側面側被覆部１６ｂに印刷された金属粉が、外層部１２に拡散する。これにより、端面側被覆部１６ａに端面側混合層１２Ａａが形成され、側面側被覆部１６ｂに側面側混合層１２Ａｂが形成され、実施形態の積層セラミックコンデンサ１が製造される。

（実施形態の効果）
　本実施形態の積層セラミックコンデンサ１によると、外層部１２における、端面外部電極３の端面電極主面側折返部３Ａによって覆われた端面側被覆部に、端面側混合層１２Ａａが形成される。外層部１２における、側面外部電極４の側面電極主面側折返部４Ａによって覆われた側面側被覆部に、側面側混合層１２Ａｂが形成される。

　このように、誘電体と金属とが混合された端面側混合層１２Ａａが形成されると、端面側混合層１２Ａａに含まれる金属が端面外部電極３に含まれる金属と結合し、端面外部電極３の端面電極主面側折返部３Ａと外層部１２との密着強度が向上し、よって積層セラミックコンデンサ１としての外的応力に対する強度耐性が向上する。

　誘電体と金属とが混合された側面側混合層１２Ａｂが形成されると、側面側混合層１２Ａｂに含まれる金属が側面外部電極４に含まれる金属と結合し、側面外部電極４の側面電極主面側折返部４Ａと外層部１２との密着強度が向上し、よって積層セラミックコンデンサ１としての外的応力に対する強度耐性が向上する。

　これにより、端面外部電極３及び側面外部電極４が、積層体２から剥がれにくい積層セラミックコンデンサ１を提供することができる。

　以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限定されることなく、種々の変更及び変形が可能である。

　例えば、実施形態では三端子の積層セラミックコンデンサ１であって、混合層１２Ａが２つの主面Ａ側それぞれにおいて、２つの端面外部電極３側及び２つの側面外部電極４側の４か所、合計８か所に設けられている例について説明した。しかし、これに限定されず、混合層１２Ａは、２つの主面Ａ側の一方のみに設けられていてもよい。また、２つの端面外部電極３側及び２つの側面外部電極４側の４か所のうちの全てではなく、一部に設けられていてもよい。

　また、三端子の積層セラミックコンデンサ１でなく、二端子の積層セラミックコンデンサであってもよい。すなわち、端面外部電極３、端面電極主面側折返部３Ａ、端面側混合層１２Ａａを含むが、側面外部電極４、側面電極主面側折返部４Ａ、側面側混合層１２Ａｂを含まない積層セラミックコンデンサであってもよい。

　また、実施形態で混合層１２Ａは外層部１２に設けられている形態について説明したが、内層部１１の誘電体層１４における折返部により覆われている部分に混合層が形成されていてもよい。

　さらに、本発明は以下のものも含む。
　＜１＞誘電体層と内部電極とが交互に複数積層された内層部、及び、前記内層部の積層方向の一方と他方とに配置された外層部を有する積層体と、
　前記積層体における、前記積層方向と交差する方向の少なくとも一方の面に設けられるとともに、前記外層部の一部を覆う主面側折返部を含む外部電極と、
を備える積層セラミックコンデンサであって、
　前記外層部における、前記主面側折返部によって覆われている被覆部に、誘電体と金属との混合層が設けられている、
積層セラミックコンデンサ。

　＜２＞前記積層体における、前記積層方向と交差する方向を長さ方向、前記積層方向及び前記長さ方向と交差する方向を幅方向としたときに、
　前記内部電極は、
　　前記積層体の前記長さ方向の一方と他方の面である端面に露出する端面露出内部電極と、
　　前記積層体の前記幅方向の一方と他方の面である側面に露出する側面露出内部電極と、を備え、
　前記外部電極は、
　　前記積層体の前記端面に設けられ、前記端面露出内部電極に接続される端面外部電極と、
　　前記積層体の前記側面に設けられ、前記側面露出内部電極に接続される側面外部電極と、
を備える三端子型である、＜１＞に記載の積層セラミックコンデンサ。

　＜３＞前記混合層の、前記誘電体に対する前記金属の割合は、０．００１ｍｏｌ％以上５０ｍｏｌ％以下である、
＜１＞又は＜２＞に記載の積層セラミックコンデンサ。

　＜４＞前記積層体における、前記積層方向と交差する方向を長さ方向、前記積層方向及び前記長さ方向と交差する方向を幅方向としたときに、
　前記積層方向と前記長さ方向とを通る断面、前記積層方向と前記幅方向とを通る断面、及び前記長さ方向と前記幅方向を通る断面のそれぞれにおいて、前記混合層が占める面積は、前記被覆部の全体面積の、１％以上９９％以下である、
＜１＞から＜３＞のいずれかに記載の積層セラミックコンデンサ。

　＜５＞前記積層体における、前記積層方向と交差する方向を長さ方向、前記積層方向及び前記長さ方向と交差する方向を幅方向としたときに、
　前記内部電極は、
　　前記積層体の前記長さ方向の一方と他方の面である端面に露出する端面露出内部電極と、
　　前記積層体の前記幅方向の一方と他方の面である側面に露出する側面露出内部電極と、を備え、
　前記外部電極は、
　　前記積層体の前記端面に設けられ、前記端面露出内部電極に接続される端面外部電極と、
　　前記積層体の前記側面に設けられ、前記側面露出内部電極に接続される側面外部電極と、
を備える三端子型であり、
　前記主面側折返部は、
　　前記端面外部電極に含まれる端面電極主面側折返部と、
　　前記側面外部電極に含まれる側面電極主面側折返部とを有し、
　前記被覆部は、
　　前記端面電極主面側折返部によって覆われた端面側被覆部と、
　　前記側面電極主面側折返部によって覆われた側面側被覆部とを有し、
　前記混合層は、前記端面側被覆部と前記側面側被覆部との両方に設けられている、
＜１＞から＜４＞のいずれかに記載の積層セラミックコンデンサ。

　＜６＞前記外部電極の前記主面側折返部は、前記主面上における、該外部電極が前記内部電極に接続されている面に対して垂直な方向の寸法が０．０５～０．２０ｍｍである、
＜１＞から＜５＞のいずれかに記載の積層セラミックコンデンサ。

　＜７＞前記積層方向の寸法が、０．５５ｍｍ以下である、
＜１＞から＜６＞のいずれかに記載の積層セラミックコンデンサ。

　＜８＞前記積層方向と交差する長さ方向の寸法が、０．１０ｍｍ以上０．７０ｍｍ以下、
　前記積層方向及び前記長さ方向と交差する幅方向の寸法が、０．０５ｍｍ以上０．４０ｍｍ以下である、
＜１＞から＜７＞のいずれかに記載の積層セラミックコンデンサ。

　＜９＞前記外部電極は、Ｎｉを含む、
＜１＞から＜８＞のいずれかに記載の積層セラミックコンデンサ。

　＜１０＞静電容量が、０．０２２μＦ以上、１０μＦ以下である、
＜１＞から＜９＞のいずれかに記載の積層セラミックコンデンサ。

　＜１１＞等価直列インダクタンスが、１００ＭＨｚで６５ｐＨ以下、１ＧＨｚで５０ｐＨ以下である、
＜１＞から＜１０＞のいずれかに記載の積層セラミックコンデンサ。

　１　　積層セラミックコンデンサ
　３　　端面外部電極
　３Ａ　　端面電極主面側折返部
　３Ｂ　　端面電極側面側折返部
　４　　側面外部電極
　４Ａ　　側面電極主面側折返部
　１１　　内層部
　１２　　外層部
　１２Ａ　　混合層
　１２Ａａ　　端面側混合層
　１２Ａｂ　　側面側混合層
　１４　　誘電体層
　１４Ａ　　第１誘電体層
　１４Ｂ　　第２誘電体層
　１５　　内部電極
　１５Ａ　　端面露出内部電極
　１５Ａａ　　端面対向部
　１５Ａｂ　　端面引出部
　１５Ｂ　　側面露出内部電極
　１５Ｂａ　　側面対向部
　１５Ｂｂ　　側面引出部
　１６　　被覆部
　１６ａ　　端面側被覆部
　１６ｂ　　側面側被覆部

Claims

　誘電体層と内部電極とが交互に複数積層された内層部、及び、前記内層部の積層方向の一方と他方とに配置された外層部を有する積層体と、
　前記積層体における、前記積層方向と交差する方向の少なくとも一方の面に設けられるとともに、前記外層部の一部を覆う主面側折返部を含む外部電極と、
を備える積層セラミックコンデンサであって、
　前記外層部における、前記主面側折返部によって覆われている被覆部に、誘電体と金属との混合層が設けられている、
積層セラミックコンデンサ。
　前記積層体における、前記積層方向と交差する方向を長さ方向、前記積層方向及び前記長さ方向と交差する方向を幅方向としたときに、
　前記内部電極は、
　　前記積層体の前記長さ方向の一方と他方の面である端面に露出する端面露出内部電極と、
　　前記積層体の前記幅方向の一方と他方の面である側面に露出する側面露出内部電極と、を備え、
　前記外部電極は、
　　前記積層体の前記端面に設けられ、前記端面露出内部電極に接続される端面外部電極と、
　　前記積層体の前記側面に設けられ、前記側面露出内部電極に接続される側面外部電極と、
を備える三端子型である、請求項１に記載の積層セラミックコンデンサ。
　前記混合層の、前記誘電体に対する前記金属の割合は、０.００１ｍｏｌ％以上５０ｍｏｌ％以下である、
請求項１または請求項２に記載の積層セラミックコンデンサ。
　前記積層体における、前記積層方向と交差する方向を長さ方向、前記積層方向及び前記長さ方向と交差する方向を幅方向としたときに、
　前記積層方向と前記長さ方向とを通る断面、前記積層方向と前記幅方向とを通る断面、及び前記長さ方向と前記幅方向を通る断面のそれぞれにおいて、前記混合層が占める面積は、前記被覆部の全体面積の、１％以上９９％以下である、
請求項１から請求項３のいずれか１項に記載の積層セラミックコンデンサ。
　前記積層体における、前記積層方向と交差する方向を長さ方向、前記積層方向及び前記長さ方向と交差する方向を幅方向としたときに、
　前記内部電極は、
　　前記積層体の前記長さ方向の一方と他方の面である端面に露出する端面露出内部電極と、
　　前記積層体の前記幅方向の一方と他方の面である側面に露出する側面露出内部電極と、を備え、
　前記外部電極は、
　　前記積層体の前記端面に設けられ、前記端面露出内部電極に接続される端面外部電極と、
　　前記積層体の前記側面に設けられ、前記側面露出内部電極に接続される側面外部電極と、
を備える三端子型であり、
　前記主面側折返部は、
　　前記端面外部電極に含まれる端面電極主面側折返部と、
　　前記側面外部電極に含まれる側面電極主面側折返部とを有し、
　前記被覆部は、
　　前記端面電極主面側折返部によって覆われた端面側被覆部と、
　　前記側面電極主面側折返部によって覆われた側面側被覆部とを有し、
　前記混合層は、前記端面側被覆部と前記側面側被覆部との両方に設けられている、
請求項１から請求項４のいずれか１項に記載の積層セラミックコンデンサ。
　前記外部電極の前記主面側折返部は、主面上における、該外部電極が前記内部電極に接続されている面に対して垂直な方向の寸法が０．０５ｍｍ以上０．２０ｍｍ以下である、
請求項１から請求項５のいずれか１項に記載の積層セラミックコンデンサ。
　前記積層方向の寸法が、０．１０ｍｍ以上０．５５ｍｍ以下である、
請求項１から請求項６のいずれか１項に記載の積層セラミックコンデンサ。
　前記積層方向と交差する長さ方向の寸法が、０．１０ｍｍ以上０．７０ｍｍ以下、
　前記積層方向及び前記長さ方向と交差する幅方向の寸法が、０．０５ｍｍ以上０．４０ｍｍ以下である、
請求項１から請求項７のいずれか１項に記載の積層セラミックコンデンサ。
　前記外部電極は、Ｎｉを含む、
請求項１から請求項８のいずれか１項に記載の積層セラミックコンデンサ。
　静電容量が、０．０２２μＦ以上、１０μＦ以下である、
請求項１から請求項９のいずれか１項に記載の積層セラミックコンデンサ。
　等価直列インダクタンスが、１００ＭＨｚで６５ｐＨ以下、１ＧＨｚで５０ｐＨ以下である、
請求項１から請求項１０のいずれか１項に記載の積層セラミックコンデンサ。