ATE249645T1 - Verfahren und anordnung für blockdatenübertragung - Google Patents

Verfahren und anordnung für blockdatenübertragung

Info

Publication number
ATE249645T1
ATE249645T1 AT00916035T AT00916035T ATE249645T1 AT E249645 T1 ATE249645 T1 AT E249645T1 AT 00916035 T AT00916035 T AT 00916035T AT 00916035 T AT00916035 T AT 00916035T AT E249645 T1 ATE249645 T1 AT E249645T1
Authority
AT
Austria
Prior art keywords
methods
input
address
arrangement
block transfers
Prior art date
Application number
AT00916035T
Other languages
English (en)
Inventor
Robert J Duggan
Original Assignee
Deka Products Lp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deka Products Lp filed Critical Deka Products Lp
Application granted granted Critical
Publication of ATE249645T1 publication Critical patent/ATE249645T1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
AT00916035T 1999-03-04 2000-03-03 Verfahren und anordnung für blockdatenübertragung ATE249645T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26238199A 1999-03-04 1999-03-04
PCT/US2000/005589 WO2000052588A1 (en) 1999-03-04 2000-03-03 Method and apparatus for the block transfer of data

Publications (1)

Publication Number Publication Date
ATE249645T1 true ATE249645T1 (de) 2003-09-15

Family

ID=22997258

Family Applications (1)

Application Number Title Priority Date Filing Date
AT00916035T ATE249645T1 (de) 1999-03-04 2000-03-03 Verfahren und anordnung für blockdatenübertragung

Country Status (12)

Country Link
US (1) US20020144029A1 (de)
EP (1) EP1159686B1 (de)
JP (1) JP2002538551A (de)
KR (1) KR20010102481A (de)
AT (1) ATE249645T1 (de)
AU (1) AU771453B2 (de)
CA (1) CA2363737A1 (de)
DE (1) DE60005157T2 (de)
ID (1) ID30228A (de)
MX (1) MXPA01008933A (de)
TW (1) TW487844B (de)
WO (1) WO2000052588A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068658A (ko) * 2001-02-21 2002-08-28 신이균 다층 데이터버스의 제어방법
FR2880705A1 (fr) 2005-01-10 2006-07-14 St Microelectronics Sa Procede de conception d'un peripherique compatible dma
JP4676378B2 (ja) * 2006-05-18 2011-04-27 株式会社バッファロー データ記憶装置およびデータ記憶方法
US9875125B2 (en) 2013-06-14 2018-01-23 International Business Machines Corporation Parallel mapping of client partition memory to multiple physical adapters
US11862117B2 (en) * 2020-11-25 2024-01-02 Texas Instruments Incorporated Method and apparatus for matched buffer decompression

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228130A (en) * 1988-09-14 1993-07-13 National Semiconductor Corporation Multi-channel peripheral interface using selectively flaggable channel register sets for concurrent write in response to any selected channel register write instruction
US5608889A (en) * 1994-08-17 1997-03-04 Ceridian Corporation DNA controller with wrap-around buffer mode
US5687357A (en) * 1995-04-14 1997-11-11 Nvidia Corporation Register array for utilizing burst mode transfer on local bus
US5774680A (en) * 1995-12-11 1998-06-30 Compaq Computer Corporation Interfacing direct memory access devices to a non-ISA bus

Also Published As

Publication number Publication date
ID30228A (id) 2001-11-15
DE60005157T2 (de) 2004-07-08
JP2002538551A (ja) 2002-11-12
CA2363737A1 (en) 2000-09-08
DE60005157D1 (de) 2003-10-16
US20020144029A1 (en) 2002-10-03
EP1159686A1 (de) 2001-12-05
MXPA01008933A (es) 2002-04-24
EP1159686B1 (de) 2003-09-10
KR20010102481A (ko) 2001-11-15
AU3720200A (en) 2000-09-21
AU771453B2 (en) 2004-03-25
WO2000052588A9 (en) 2001-12-27
TW487844B (en) 2002-05-21
WO2000052588A1 (en) 2000-09-08

Similar Documents

Publication Publication Date Title
FI20021983A0 (fi) Menetelmä ja järjestelmä laskuoperaatioiden suorittamiseksi ja laite
ATE428984T1 (de) Verfahren und vorrichtung zum senden von daten von mehreren quellen über einen kommunikationsbus
TW329497B (en) Image processing device and image processing method
ATE359559T1 (de) Verfahren und system zur durchf hrung von kalkulationsoperationenund einrichtung
WO2005034176A3 (en) Apparatus and method for selectively configuring a memory device using a bi-stable relay
ATE405888T1 (de) Verfahren, vorrichtung und system für einen mobil-web-client
ATE247846T1 (de) Verfahren und vorrichtung für sprungvorhersage unter verwendung einer hybriden branch-history mit gemeinsamer zugriffsstruktur
ATE452491T1 (de) Verfahren und vorrichtung zum zugriff auf daten eines botschaftsspeichers eines kommunikationsbausteins
ATE289731T1 (de) Interkommunikationsvorprozessor
ATE385325T1 (de) Verfahren und einrichtung zur konfiguration eines steuerungssystems
ATE249645T1 (de) Verfahren und anordnung für blockdatenübertragung
DE60334780D1 (de) Verfahren zum übertragen von abhängigen datenströmen
DE502004008528D1 (de) Verfahren und anordnung zur transparenten vermittlung des datenverkehrs zwischen datenverarbeitungseamm-erzeugnis und ein entsprechendes computerlesbares speichermedium
ATE531131T1 (de) Verfahren und vorrichtung zum verteilen mehrerer signaleingänge an mehrere integrierte schaltungen
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
TW200519964A (en) Memory system mounted directly on board and associated method
DK0936562T3 (da) Fremgangsmåde og edb-system til kommunikation med mindst ét andet edb-system
ATE310276T1 (de) Bus-brücke und system für mehrkanalübertragung von daten- und steuerinformationen
WO2002021272A3 (en) Method and apparatus for enhancing reliability of automated data processing
DE60239166D1 (de) Dma-verfahren, entsprechende system und rechnerprogrammprodukt
TW200514401A (en) Method and apparatus for scrambling cell content in an integrated circuit
ATE334448T1 (de) Verfahren und schaltungsanordnung zur durchführung einer fast fourier transformation sowie anwendung derselben
SE0100221D0 (sv) Apparatus and method for a computer
DE10081910T1 (de) Elektronische Vorrichtung, Datenkommunikationsverfahren und Datenverarbeitungsverfahren für eine elektronische Vorrichtung
DE602005015586D1 (de) Computersystem und verfahren zum einreihen von interrupt-nachrichten in warteschlangen in einer an einen parallelen kommunikationsbus angekoppelten einrichtung

Legal Events

Date Code Title Description
RER Ceased as to paragraph 5 lit. 3 law introducing patent treaties