<Desc/Clms Page number 1>
La présente invention est relative aux circuits d'additicn binai- -ce et, plus particulièrement,aux circuits d'addition binaire utilisent des transistors.
Les circuits d'addition binaire peuvent être définis comme étant cles circuits qui produisent une série de signaux de sortie binaires repré- sentant la somme de signaux d'entrée individuels. Ce genre de circuits a été réalisé en utilisant le principe de Kirchhoff à savoir l'addition de courants s'écoulant vers une jonction.
Les circuits d'addition binaire comportent de façon caractéristique pour chaque ordre numérique donné, trois jeux de bor- nes d'entrée, deux étant destinés aux chiffres entrants de l'ordre donné à additionner, et une borne étant connectée aux bornes de sortie de report de l'ordre immédiatement inférieur, un jeu de bornes de sortie de la somme, dont la condition de sortie "fermée, ou "ouverte" indique la somme des chif- fres de l'ordre donné, et un jeu de bornes de sortie de report, dont la con- dition de sortie "fermée" ou "ouverte" détermine si un signal de report est transmis aux bornes d'entrée de report de l'ordre immédiatement supérieur.
Dans un dispositif d'addition de ce genre, le circuit de comptage qui contrô- le la condition des bornes de sortie de la somme est dénommé circuit de som- me, et le circuit de comptage qui contrôle la condition des bornes de sortie de report est dénommé circuit de report. De tels circuits sont connus qui - utilisent des lampes à vide comme dispositifs de translation et d'amplifica- tion, et l'on a proposé pour certains de ces circuits l'utilisation de trans- istors. Les circuits d'addition bianire à transistors de la technique anté- rieure étaient complexes. Du fait des exigences de courant élevées destinées à assurer un fonctionnement stable satisfaisant, chaque circuit de comptage du dispositif d'addition binaire comportait habituellement deux transistors ou davantage.
Dans le brevet américain numéro 2.609.428, accordé à Harold B. Law le 2 septembre 1952, on décrit un transistor qui utilise une base asymétri- quement conductrice au lieu de l'électrode de base ohmique qui est plus cou- rante. Le transistor du type Law présente des caractéristiques très élévées de gain de courant si on le compare aux transistors habituels, et il convient donc tout particulièrement à l'utilisation dans les applications où un gain élevé de courant est nécessaire.
Un objet de la présente invention est constitué par un circuit per- fectionné d'addition binaire'comportant des transistors du type Làw.
Un autre objet de l'invention est constitué par un circuit de comp- tage perfectionné, destiné à être utilisé dans un dispositif d'addition bi- naire .
Un autre objet de l'invention est constitué par un circuit de comp- tage de deux, destiné à être utilisé dans un dispositif d'addition binaire.
Les objectifs mentionnés ci-dessus ainsi que d'autres sont atteints dans le dispositif d'addition binaire décrit ici en prévoyant un circuit do somme utilisant un seul transistor du type Law, un circuit de report utili- sant un seul transistor du type Law, et un circuit d'inversion interconnec- tant la sortie du circuit de report à l'entrée du circuit de somme et utili- sant un seul transistor de jonction PNP.
Le circuit de report, qui peut être désigné sous le nom de compteur de deux, présente un nouveau réseau de sortie comportant une disposition qui limite le circuit à deux états de sortie, dont l'un est atteint lorsque le nombre de signaux d'entrée concurrents est inférieur à deux et dont l'autre est atteint lorsque le nombre de signaux d'entrée concurrents est égal ou supérieur à deux.
<Desc/Clms Page number 2>
D'autres objets et avantages de la présente invention ressortiront de la description et des revendications qui vont suivre, illustrées à l'aide du dessin annexé.
La figure unique du dessin constitue un schéma de câblage d'un cir- cuit électrique comportant l'invention.
Le dispositif d'addition binaire représenté sur le dessin compor- te Un.circuit de somme désigné d'une manière générale par 1, un circuit de report de comptage de deux désigné d'une manière générale par 2 et un circuit inverseur désigné d'une manière générale par 50.-Des signaux d'en- trée sont envoyés aux circuits de somme et de report à partir de trois gé- mérateurs de signaux désignés par 3, 4 et 5. Les générateurs de signaux sont identiques.
Bien que l'on puisse utiliser toute construction appro- priée de générateur de signaux susceptible de produire des signaux électri- ques présentant les caractéristiques nécessaires de courant et de potentiel, la structure interne du générateur de signaux 3 est représentée à titre d'exemple comme comportant un commutateur 35 et des batteries 3a et 3b.Le commutateur 35 est mobile entre la position ouverte représentée, dans laquel- le la borne négative de la batterie 3a est connectée à un conducteur d'en- trée 6, et une position fermée, dans laquelle la borne négative de la bat- terie 3b est connectée au conducteur 6. Des conducteurs d'entrée identiques 7 et 8 sont prévus pour les générateurs 4 et 5.
Le circuit de somme 1 comporte un transistor 9 du type décrit dans le brevet Law mentionné plus haut, présentant une électrode émettrice 9e, une électrode collectrice 9c et une électrode de base géométriquement con- ductrice, désignée par 9b. L'électrode de base 9b est connectée directement à la masse. L'électrode collectrice 9c est connectée à la masse par l'entre- mise d'une résistance de charge 10 et de la batterie 11. En parallèle avec la résistance de charge 10 et la batterie 11, entre le collecteur 9c et la masse, est disposé un circuit de dérivation comportant un élément d'impé- dance asymétrique 12 et une batterie 13. Ce circuit de dérivation est pré- vu pôur diminuer le temps dit temps de chute du transistor grâce à une mé- thode bien connue utilisant des circuits de commutation à lampes à vide.
D'une manière plus précise, cette dérivation restreint le potentiel le plus négatif que le collecteur 9c est susceptible d'atteindre sensiblement au potentiel de la batterie 13. Le temps de chute se trouve de ce fait li- mité au temps nécessaire pour tomber au potentiel de la batterie 13 plutôt qu'au potentiel supérieur de la batterie 11. en d'autres termes, ce circuit de dérivation établit le potentiel négatif.pour le collecteur 9c.
L'électrode émettrice 9e est connectée à l'électrode de base 9b mise à la masse, par l'entremise d'un circuit de dérivation de polarisa- -Lion comportant une résistance 14 et une batterie 15. A une jonction 16 disposée entre la résistance 14 et l'émetteur 9e, a lieu une addition de courant suivant le principe de Kirchhoff, laquelle a son importance dans le fonctionnement du circuit de somme 1. La jonction 16 est connectée aux lignes d'entrée 6,7 et 8 par l'entremise de résistance 17,18 et 19 res- pectivement.
Le circuit de report de comptage de deux comporte un transistor 20 du type Law, présentant une électrode émettrice 20e, une électrode col- lectrice 20c et une électrode de base asymétriquement conductrice, désignée par 20b. Le collecteur 20c est connecté à la base 20b mise à la masse par l'entremise d'un circuit en dérivation comportant une résistance de charge habituelle 21 ainsi qu'une batterie 22.
Connectées en parallèle à cette dé- rivation se trouvent deux autres dérivations, dont l'une comporte un élément d'impédance asymétriaue 23 et une,batterie 24 disposés en série, l'autre
<Desc/Clms Page number 3>
comprenant un élément d'impédance 25 dont les pôles sont disposés de façon opposée, ainsi qu'une batterie 26 montés en sérieo La dérivation comportant l'élément d'impédance 23 et la batterie 24 limite le potentiel de sortie négatif minimum entre le collecteur 20c et la base 20b. Après que le poten- tiel de sortie a atteint une valeur à laquelle le circuit en dérivation com- portant l'élément asymétrique 23 devient conducteur, dès lors des augmenta- tions supplémentaires du courant de sortie ne sont point' accompagnées de modifications sensibles du potentiel de sortie.
Le circuit de branchement comportant l'élément d'impédance asymé- trique 25 et la batterie 26 a de même pour effet de restreindre le potentiel -le sortie maximum, et il a aussi pour effet de limiter le temps de chute du. transistor ainsi qu'on l'a décrit plus haut à propos du circuit de somme 1.Lorsque la différence de potentiel entrer base 20b et le collecteur 20c dépasse une certaine valeur, elle dépasse le potentiel de la batterie 26 etun courant s'écoule à' travers l'élément d'impédance 25, courant qui , 'revient à travers la résistance 21 et la, batterie 22. La chute de potentiel à travers.la résistance 21, provoquée par ce courant en circulation, res- treint le potentiel maximum du collecteur 20c.
Une fois que ce maximum est
EMI3.1
atteint, d'autres <1,minufions .. du 3ourant de collecteur ne sont pas accom- pagnées d'augmentations du potentiel de sortie du collecteur.
L'électrode émettrice 20e est connectée la base 20b qui est à la masse, par l'entremise d'une jonction 27, d'une résistance 28 et d' une batterie de polarisation 29. L'addition de Kirchhoff des courants desti-
EMI3.2
nés au circuit 2 d'addition de 2 s' ,¯ fectue a. la jonction 27. La jonction 27 est connectée aux lignes d'entrée 6,7 et 8 par l'entremise de résistances 30, 31 et 32 respectivement.
Le circuit de somme 1 est muni de bornes de sortie de somme dési-. gnées par 33 et 34 et connectées respectivement au collecteur 9c et à la masse. Le circuit 2 de comptage de deux. est. de même pourvu de bornes de sor- tie de report 35 et 36, lesquelles sont connectées respectivement au collec- leur 20c et à la masseo
EMI3.3
Le circuit: inveraél:U'iJiCfcest' oofifîeotâ e.ntme\,jj;8j banne de, rte,de s.t d5 du sirouit ''<Ie:eport.'t2te'6r.la 'jomètfon 16,sté Aiarté:lre. tcmWcù::h1wd 1 entJin udti airOutt' de somme 1.Le circuit inverseur 50 comporte un transistor de jonction PNP 37 qui présente une électrode émettrice 37e, une électrode collectrice 37c et une électrode de base 37b. L'électrode émettrice 37e est connectée di- rectement à la masse.
L'électrode de base 37b est connectée à la masse par l'entremise d'une résistance 38 et d'une batterie de polarisation 39. L'é- lectrode collectrice 37o est connectée à la masse par l'entremise d'une ré- sistance de charge 40 et d'une batterie 41, En parallèle avec la résistance de charge et la batterie 41 est connecté un circuit de dérivation comportant un élément d'impédance asymétrique 42 et une batterie 43. Ce circuit en dé- rivation est prévu pour limiter le temps de chute du transistor 37, ainsi qu'on l'a mentionné plus haut à. propos du transistor 9.
L'électrode de base 37b est connectée à la borne de sortie 35 du circuit de report 2 par l'entremise d'un conducteur 44, d'un condensateur de couplage 45 et d'un conducteur 46. Une résistance 47 est connectée en parallèle avec le condensateur 45, L' électrode collectrice 37c est connec-
EMI3.4
tée par l'entremise d'un ca:!dur. t e.. 48 et d'une résistance 49 à la jonction 16 dans le réseau d'entrée du circui 1 de comptage des unités.
EMI3.5
FO..0 :,irY,,'1G)en.
Les transistors 9 et 20 situes dans les circuits de comptage 1 et 2 respectivement se trouvent normalement en position ouverts, ou dans un
<Desc/Clms Page number 4>
état de courant de sortie réduit. Le transistor 37 du circuit inverseur 50, d'autre part, est normalement en position fermée, ou dans un état de courant de sortie élevé.
Les transistors sont actionnés comme amplificateurs entre un état de sortie réduit, par exemple une condition de coupure, et un état de sor- tie élevé, par exemple une condition de saturation. Ils ne sont stables dans aucun état, à moins d'y être maintenuspar leurs signaux d'entrée res- pectifs.
Les générateurs de signaux 3, 4 et 5 sont conçus et proportionnés de telle sorte; par rapport aux impédances rencontrées dans le circuit de somme 1, que lorsqu'un générateur de signaux occupe sa position ouverte il produit un flux prédéterminé de courant s'éloignant de la jonction 16 et, lorsque le même générateur occupe sa position fermée, il produit un flux de courant prédéterminé plus réduit s'éloignant de la jonction 16. Au surplus, les flux de courant produits par les trois générateurs 3,4 et 5 sont sen- siblement de grandeur égale.
Les impédances du circuit inverseur, particulièrement la résis- tance 49, sont conçues et proportionnées de telle sorte par rapport aux ré- sistances 14,17, 18 et 19 qu'un passage du circuit inverseur de sa condi- tion fermée à sa condition ouverte produit une modification du flux de courant s'éloignant de la jonction 16 dans le même sens et sensiblement égal en grandeur à deux fois la modification du flux de courant s'éloignant de la jonction 16 vers l'un des générateurs de signaux 3, 4 bit 5 lorsque ce der- nier circuit passe de sa condition fermée à sa condition ouverte.
Le fonctionnement complet du circuit de somme 1 est résumé par le tableau ci-dessous. Sur ce tableau, un courant présente une valeur négati- ve s'il s'éloigne de la jonction 16, 'et une valeur positive s'il se dirige vers cette jonction. Le flux de courant partant de-la jonction 16 à travers un seul générateur de signaux se trouvant dans la position ouverte se pré- sente sous la forme -3 et, si ce générateur se trouve dans la position fer- mée, il se présente sous la forme-1; Le flux de courant à travers la résis- tance 49 se présente sous la forme-2 dans la condition fermée du- circuit d'inverseur, et sous la forme-6 dans la condition ouverte.
Le flux de courant à travers la résistance 14 est sensiblement constant, mais il change suffisamment pour faire varier la chute de potentiel à travers celle-ci au point de faire passer le transistor 9 de sa position fermée à sa position ouverte.
Les modifications apparaissant ci-dessous dans la colonne désignée par Somme des courants des générateurs de signaux et d'inverseur" s'accompa- gnent de modifications de grandeur sensiblement indentique dans le courant d'émetteur du transistor 9. Tandis que les modifications s'effectuent dans le flux de courant traversant la résistance 14, elles sont relativement si réduites qu'elles ne présentent point d'importance. Il doît être entendu que les valeurs de courant indiquées sur le tableau ne constituent pas des valeurs effectives dans des éléments spécifiques quelconques, mais qu'elles ont pour but d'indiquer les valeurs relatives des divers courants utilisés.
<Desc/Clms Page number 5>
Tableau 1
EMI5.1
<tb> Généra- <SEP> Somme <SEP> des <SEP> Circuit <SEP> Courant <SEP> Somme <SEP> des <SEP> cou- <SEP> Transistor
<tb>
<tb> teurs <SEP> courants <SEP> inver- <SEP> à <SEP> tra- <SEP> . <SEP> rants <SEP> de <SEP> géné-
<tb>
<tb> de <SEP> des <SEP> géné- <SEP> seur <SEP> vers <SEP> la <SEP> rateurs <SEP> de <SEP> si-
<tb>
<tb> Signaux <SEP> rateurs <SEP> de <SEP> résis- <SEP> gnaux <SEP> et <SEP> d'in-
<tb>
<tb> signaux <SEP> @ <SEP> tance <SEP> 49 <SEP> verseur <SEP> ¯¯¯¯¯¯¯¯¯
<tb> fera <SEP> ouv.
<tb>
<tb>
<tb>
<tb>
0 <SEP> 3 <SEP> -9 <SEP> fermé <SEP> -2 <SEP> -11 <SEP> ouvert
<tb>
<tb> 1 <SEP> 2 <SEP> -7 <SEP> fermé <SEP> -2 <SEP> - <SEP> 9 <SEP> fermé
<tb>
<tb> 2 <SEP> 1 <SEP> -5 <SEP> ouvert-6 <SEP> -11 <SEP> ouvert
<tb>
<tb> 3 <SEP> 0 <SEP> -3 <SEP> ouvert <SEP> -6-9 <SEP> fermé
<tb>
Dans l'état normal du circuit d'addition binaire (première ligne du tableau 1), les génématteurs de signaux 3, 4 et 5 sont en position ouverte, et le circuit d'inversur 2 est on position fermée. Dans le circuit de re- port 2, tous les courants s'éloignant de la jonction 27 en direction des générateurs de signaux sont constitués par un flux provenant de la batterie
29 à travers la résistance 28.
Ce dernier flux de courant a pour effet de provoquer une chute de potentiel à travers la résistance 28, ce qui polari- se l'émetteur 20e à un potentiel tel que le transistor 20 se trouve mis.hors circuit. Etant donné que le transistor 20 est mis hors-circuit, la batterie
22 a pour effet, par l'entremise de la'résistance de couplage 47, de pola- riser au négatif la base 37b, ce qui a pour effet d'amener le transistor 37 en position fermée. La somme des courants qui s'écoulent à partir de la jonc- tion 16 à travers les résistances 17, 18 et 19 est égale à-9 et le courant s'écoulant à travers la résistance 49 est égal, à-2, ce qui rend égale à -11 la somme des courants de générateurs de signaux et d'inverseur qui s'é- loignent de la jonction 16.
Le flux de courant traversant la résistance 14 est alors suffisant pour produire dans cette résistance une chute de poten- tiel qui maintient la jonc4ion 16 à un potentiel tel que le transistor 9 se trouve en position ouverteo
Si, au départ, la totalité des circuits occupent l'état normal que l'on vient de décrire, on supposera que l'un des générateurs de signaux, Par exemple le générateur 3, passe de sa position ouverte à sa position fermée. L'état des circuits qui en résulte est représenté sur la seconde ligne du tableau I. Dans le circuit de report 2, ceci modifie le flux de courant à travers la résistance 28 de telle sorte que la chute de potentiel à travers celle-ci diminue et modifie le potentiel de l'émetteur 20e dans un sens positif, mais la modification n'est pas suffisant pour amener le transistor 20 en position fermée.
Le circuit d'inverseur 50 demeure donc en position fermée, ainsi qu'on l'a indiqué sur le tableau, et le courant de sortie de l'inverseur demeure à une valeur égale à -2. La somme des courants du générateur de signaux s'écoulant de la jonction 16 est maintenant éga- le à -7 . Les deux générateurs qui sont encore en position ouverte produi- sent un flux de courant total égal à -6 et celui qui a été amené en position fermée engendre un flux de courant égal à-1. La somme algébrique des cou- rants de générateurs de signaux et d'inverseur tels qu'ils apparaissent à la jonction 16 est égale à-9.
Le flux de courant à travers la résistance 14 est légèrement réduit par rapport à sa valeur précédente, réduisant ain- si la chute de potentiel à travers cette résistance et augmentant le poten- tiel de la jonction 16 et de ce fait celui de l'émetteur 9e de façon suff4- sante pour amener le transistor 9 en position fermée. Cette réaction du transistor 9 compense, au moins pour la plus grande partie, la réduction du flux de courant s'éloignant de la jonction 16 à travers la résistance 17, de sorte que la modification nette du flux de codant à travers la résistan-
<Desc/Clms Page number 6>
ce 14 n'a pas d'importance.
A la lecture de ce qui précède, on peut vair qu'un signal prove- nant d'un seul des générateurs 3, 4 et 5 engendre un-signal de sortie aux bornes 33,34 de sortie de somme, mais aucun signal aux bornes de sortie de report désignées par 35 et 36.
On supposera maintenant que le générateur de signaux 4 passe en position fermée, le générateur 3 demeurant en position fermée.
Les différents flux de courant -prennent, alors les valeurs indiquées à la troisième ligne du tableau I. Le flux de courant s'éloignant de la jonction 27 est maintenant réduit d'une quantité supplémentaire jusqu'à un point où la chute de potentiel à travers la résistance 28 n'est pas suf- fisante pour maintenir le transistor 20 en position ouverte, et ce transis- tor passe en position fermée. Le circuit d'inverseur 50 répond en occupant son état de sortie réduite ou position ouverte, de sorte que le courant s'éloignant de la jonction 16 à travers la résistance 49 occupe sa valeur ouverte de-6.
La somme des courants de générateurs de signaux s'éloignant de la jonction 16 est maintenant égale à-3 poux le générateur qui se trou- ve en position ouverte, plus 2x-1 pour les deux générateurs qui se trouvent en position fermée, cette somme étant égale -5. La somme des courants to- taux de générateurs de signaux et d'inverseur à la jonction 16 est égale à-11. Le potentiel de la jonction 16 est ramené à la valeur qu'il avait dans l'état normal du circuit décrit plus haut, et le transistor 9 est main- tenant amené en position ouverte.
Il apparaît donc que, lorsque des signaux sont reçus de deux gé- nérateurs; un signal de sortie est produit aux bornes 35,36 de sortie de report et qu'aucun signal de sortie n'est produit aux bornes 33, 34 de sor- tie de somme.
On supposera maintenant que les générateurs de signaux passent tous trois simultanément à leur position fermée. On se reportera à la quatrième ligne du tableau I. Le circuit de report 2 demeure en position fermée et le circuit d'inverseur 50 demeure en position ouverte. Le courant de sortie de l'inverseur demeure à la valeur-6. La somme des courants de générateurs de signaux est de 3x-1, soit-3. La somme des courants de géné- rateurs de signaux et d'inverseur est donc égale à -9. Ainsi qu'on l'a in- diqué ci-dessus, le transistor 9 est amené dans ces conditions en position fermée.
Il apparaît donc que lorsque les générateurs de signaux sont tous trois en position fermée, des signaux sont engendrés à la fois aux bcrnes 33, 34 de sortie de somme et aux bornes 35,36 de sortie de courant.
En résumé, on peut dire que le circuit effectue l'addition des signaux en provenance des générateurs 3, 4 et 5 et qu'il les compte sui- Trant le système binaire, produisant des signaux de sortie binaires aux bornes 33,34 et 35, 36.
Le tableau ci-dessous indique, à titre d'exemple, une série par- ticulière de valeurs de potentiels des différentes batteries et d'impédances des différentes résistances, dans un circuit qui a été utilisé avec succès Il doit être bien entendu que ces vâleurs sont indiquées uniquement à ti- tre d'exemple et que l'invention ne se trouve point limitée à ces valeurs ou à certaines d'entre elles. Aucune valeur n'est donnée pour les éléments d'impédances asymétrique, qui peuvent être considérés comme présentant une impédance sensiblement égale à zéro vers l'avant et une impédance sensible- ment infinie dans le sens opposé.
<Desc/Clms Page number 7>
Tableau II
EMI7.1
<tb> Résistance <SEP> 10 <SEP> 7500 <SEP> ohms
<tb>
<tb> Batterie <SEP> 11 <SEP> 90 <SEP> volts
<tb>
<tb>
<tb> Batterie <SEP> 13 <SEP> 15 <SEP> volts
<tb>
<tb>
<tb> Résistance <SEP> 14 <SEP> 12000 <SEP> ohme
<tb>
<tb>
<tb> Batterie <SEP> 15 <SEP> 90 <SEP> volts
<tb>
<tb>
<tb> Résistances <SEP> 17, <SEP> 18, <SEP> 19 <SEP> 6200 <SEP> ohms
<tb>
<tb>
<tb> Résistance <SEP> 21 <SEP> 7500 <SEP> ohms
<tb>
<tb>
<tb> Batterie <SEP> 22 <SEP> 90 <SEP> volts
<tb>
<tb>
<tb> Batterie <SEP> 24 <SEP> 5 <SEP> volts <SEP>
<tb>
<tb>
<tb> Batterie <SEP> 26 <SEP> 15 <SEP> volts
<tb>
<tb>
<tb> Résistance <SEP> 28 <SEP> 16000 <SEP> ohms
<tb>
<tb>
<tb> Batterie <SEP> 29 <SEP> 90 <SEP> volts
<tb>
<tb>
<tb> Résistances <SEP> 30, <SEP> 31,
<SEP> 32 <SEP> 4300 <SEP> ohms
<tb>
<tb>
<tb> Résistance <SEP> 38 <SEP> 750000 <SEP> ohms
<tb>
<tb>
<tb> Batterie <SEP> 39 <SEP> 90 <SEP> volts
<tb>
<tb>
<tb> Résistance <SEP> 40 <SEP> 21000 <SEP> ohms
<tb>
<tb>
<tb> Batterie <SEP> 41 <SEP> 90 <SEP> volts
<tb>
<tb>
<tb> Batterie <SEP> 43 <SEP> 15 <SEP> volts
<tb>
<tb>
<tb> Condensateur <SEP> 45 <SEP> 30 <SEP> mmfd
<tb>
<tb>
<tb> Résistance <SEP> 47 <SEP> 60000 <SEP> ohms
<tb>
<tb>
<tb> Résistance <SEP> 49 <SEP> 3000 <SEP> ohms
<tb>
Eien que l'on ait représenté et décrit un mode de réalisation préféré de la présente intention, l'homme de l'art constatera aisément que l'on peut y apporter d'autres modifications,
REVENDICATIONS.
1. Dispositif d'addition binaire comprenant, pour chaque ordre numérique un circuit de somme et un circuit de report, chacun de ces circuits comportant un transistor, des connexions entre trois générateurs de signaux d'entrée et les deux transistors précités, le circuit de somme ayant pour effet de passer d'un premier état de sortie à un seconde état de sortie lors de la réception d'un signal, le circuit de report ayant pour effet de passer d'un premier état de sortie à un second état de sortie lors de la réception simultanée de deux signaux, et un élément connectant la sortie du circuit de report à l'entrée du circuit de somme et ayant pour effet, lorsque le circuit de report occupe son second état,d'opposer la somme de deux signaux d'entrée dans le circuit de somme.
2. Dispositif d'addition binaire tel que celui visé sous 1, dans lequel le premier état précité de chacun des circuits précités est un état normal de signal ouvert, tandis que le second état de chaque circuit est un état de signal fermé.
3. Circuit d'addition binaire tel que visé sous 1 et 2, dans le- quel les transistors présentent des électrodes de base asymétriquement con- ductrices.
**ATTENTION** fin du champ DESC peut contenir debut de CLMS **.