BRPI0619515A2 - circuito de processamento de sinal de transdutor piezoelétrico - Google Patents

Abstract

CIRCUITO DE PROCESSAMENTO DE SINAL DE TRANSDUTOR PIEZOELéTRICO. A presente invenção refere-se a um circuito detector piezoelétrico que apresenta pelo menos uma linha de entrada, um transdutor piezoelétrico na linha de entrada, um amplificador que recebe sinais na linha de entrada e que gera uma saída, e um ou dois elementos de realimentação através dos quais a saída é reenviada para a linha de entrada. O circuito pode ser um circuito de "modo de saída de tensão" ou de transcondutância com base em amplificador operacional amostrado em tempo discreto (DTSOA). Em uma concretização, os elementos de proteção são associados com as linhas de entrada de amplificador para estabelecer uma tensão de referência.

Description

Relatório Descritivo da Patente de Invenção para "CIRCUITO DE PROCESSAMENTO DE SINAL DE TRANSDUTOR PIEZOELÉTRICO".

I. Campo da Invenção

A presente invenção refere-se, de maneira geral, a sistemas de transdutor piezoelétrico.

II. Antecedentes da Invenção

Sistemas de sensor piezoelétrico são usados em uma ampla variedade de aplicações. Como apenas um exemplo não-restritivo, alguns sistemas de segurança detectam movimento em um espaço monitorado usando sensores de movimento de infravermelho passivo (PIR), que detectam mudanças em uma radiação infravermelha (8-14 mícrons de comprimento de onda) devido às diferenças de temperatura entre um objeto (por exemplo, uma pessoa) e seu ambiente de fundo. Com a detecção, os sensores de mo- vimento geralmente transmitem uma indicação para um sistema hóspede, que, por sua vez, ativam um "alarme" de intrusão, mudam a iluminação de um compartimento, abrem uma porta, ou executam alguma outra função. Tais sensores vantajosamente são simples e relativamente de baixo custo.

Os detectores de um sensor PIR podem incluir detectores piroe- létricos que medem mudanças na radiação muito infravermelha. Tais detec- tores operam pelo "efeito piezoelétrico", que causa uma migração de carga elétrica na presença de esforço mecânico. Os detectores piroelétricos assu- mem a forma de um capacitor - duas placas eletricamente condutivas sepa- radas por um dielétrico. O dielétrico pode ser uma cerâmica piezoelétrica. Quando uma radiação muito infravermelha causar uma mudança de tempe- ratura (e, portanto, algum esforço mecânico) na cerâmica, a carga elétrica migrará de uma placa para a outra. Se nenhum circuito externo (ou um cir- cuito de impedância muito alta) for conectado ao detector ("modo de saída de tensão"), então, uma tensão que poderá ser medida irá aparecer como cargas do "capacitor". Se nenhum circuito externo de impedância relativa- mente baixa for conectado entre as placas ("modo de saída de corrente"), então, uma corrente irá fluir.

Um detector piezoelétrico no modo de saída de corrente é colo- cado em um circuito do amplificador de transcondutância, no qual, no lugar de permitir que a tensão entre as placas do transdutor mude substancial- mente, a carga é conduzida através de um resistor de realimentação de um amplificador operacional de alta impedância para criar uma tensão que esta- biliza o sinal de saída do circuito. "Alta" impedância indica uma impedância de pelo menos 107 Ohms.

Conforme entendido aqui, antigamente, os circuitos de transcon- dutância convencionais para detectores piezoelétricos exigiam amplificado- res operacionais de alta impedância e de custo relativamente alto pelo fato de se ter que medir pequenas quantidades de carga produzida por detecto- res piezoelétricos. Por isso, há a necessidade de um sistema e um método que superem estes problemas significativos encontrados nos sistemas con- vencionais, conforme descrito acima.

Sumário da Invenção

São descritas várias versões de um circuito de processamento de sinal de transdutor piezoelétrico para, por exemplo, um detectar piezoelé- trico de radiação muito infravermelha, que pode ser implementado em um sensor de movimento de infravermelho. São descritos tanto circuitos de transcondutância como circuitos de modo de saída de tensão.

Em uma concretização, um detectar piezoelétrico inclui um 1 transdutor piezoelétrico e um circuito de transcondutância eletricamente co- nectado ao transdutor. O circuito de transcondutância inclui um transistor de efeito de campo (FET) e um resistor de transcondutância conectado à porta do FET. O circuito também inclui um circuito de multiplicação constante com base em amplificador operacional amostrado em tempo discreto.

O circuito de transcondutância pode definir uma terra comum e uma referência de tensão de sinal que não é diretamente conectada à terra comum. Um sinal de circuito de realimentação pode ser derivado da fonte do FET. Em algumas implementações, o sinal de fonte de FET pode ser conec- tado à linha de tensão de entrada do circuito de multiplicação constante com base em amplificador operacional amostrado em tempo discreto, e, mais especificamente, pode ser conectado à linha de tensão de entrada de um conversor do analógico para o digital do circuito do amplificador operacional amostrado em tempo discreto.

Em outro aspecto, um pacote de detector piezoelétrico inclui um alojamento e um transdutor piezoelétrico no alojamento. Um circuito do am- plificador operacional amostrado em tempo discreto é operavelmente enga- tado com o transdutor piezoelétrico. Nas concretizações não-restritivas, o transdutor piezoelétrico pode ser conectado à linha de entrada do circuito do amplificador operacional amostrado em tempo discreto.

Em ainda outro aspecto, um circuito de transcondutância com base em amplificador operacional amostrado em tempo discreto (DTSOA) inclui uma tensão de referência, uma linha de entrada, um transdutor piezoe- létrico conectado da tensão de referência à linha de entrada, e um amplifica- dor que recebe sinais na linha de entrada e que gera uma saída com base no sinal de transdutor. Também é provido um elemento de realimentação através do qual a saída é reenviada para a linha de entrada. O elemento de realimentação pode ser, por exemplo, um resistor ou um circuito de comuta- ção de carga.

Nas implementações não-restritivas, o circuito de transcondu- tância inclui um comparador conectado à linha de entrada e enviando sinais para um circuito de processamento lógico digital, que, por sua vez, gera uma saída digital. A saída representa o sinal de transdutor. Caso desejado, o cir- cuito lógico digital pode ser estabelecido por um microcontrolador.

Em outro aspecto, um circuito de amplificador operacional amos- trado em tempo discreto (DTSOA) inclui uma linha de entrada e um FET - ou circuito de transcondutância com base em amplificador operacional na linha de entrada. Um circuito diferenciador com base em DTSOA (ou "modulador delta") recebe sinais na linha de entrada e gera uma saída. Caso desejado, pode ser provido um elemento de realimentação através do qual a saída é reenviada para a linha de entrada.

Em outra concretização, um circuito de transcondutância de de- tector piezoelétrico inclui linhas de tensão de proteção (-) e (+) (geralmente linhas de suprimento de força), uma primeira linha de entrada, um primeiro par de diodos de proteção conectado às linhas de suprimento de força e es- tabelecendo uma primeira tensão de referência na primeira linha de entrada, um amplificador que recebe a primeira tensão de referência na primeira linha de entrada, um transdutor piezoelétrico conectado de uma segunda tensão de referência a uma segunda linha de entrada, um amplificador que recebe sinais na segunda linha de entrada e que gera uma saída com base no sinal de transdutor, um elemento de realimentação através do qual a saída é re- enviada para a segunda linha de entrada, e um segundo par de diodos de proteção conectado da segunda linha de entrada às linhas de tensão de pro- teção. A segunda tensão de referência pode ser igual à primeira tensão de referência. Um amplificador separador separado pode ser interposto entre o primeiro par de diodos de proteção e a primeira linha de entrada.

Em outra concretização, um circuito de transcondutância com base em amplificador operacional amostrado em tempo discreto (DTSOA) inclui uma tensão de referência, uma linha de entrada, um transdutor piezoe- létrico conectado da tensão de referência à linha de entrada, e um amplifica- dor que recebe sinais na linha de entrada e que gera uma ou duas saídas com base no sinal de transdutor. São também providos elementos de reali- mentação através dos quais as saídas são reenviadas para a linha de entra- da. Os elementos de realimentação podem, por exemplo, ser resistores, ca- pacitores ou circuitos de comutação de carga. Um circuito de elemento de realimentação pode ser projetado para passar apenas sinais CA, ao passo que outro pode ser projetado para passar tanto componentes CA como componentes CC.

Em algumas concretizações, o amplificador inclui um compara- dor conectado à linha de entrada, tanto gerando uma primeira saída como enviando sinais para um circuito de processamento lógico digital incluído adicional, que, por sua vez, gera uma segunda saída. Ambas as saídas re- presentam o sinal de transdutor. Caso desejado, o circuito lógico digital pode ser estabelecido por um microcontrolador.

Em outras implementações não-restritivas, o amplificador adicio- nalmente inclui um FET apresentando sua porta conectada à linha de entra- da, e enviando um sinal para um comparador, que tanto gera uma primeira saída como envia sinais para um circuito de processamento lógico digital incluído adicional, que, por sua vez, gera uma segunda saída. Ambas as saídas representam o sinal de transdutor. Caso desejado, o circuito lógico digital pode ser estabelecido por um microcontrolador.

Em ainda outras implementações não-restritivas, o amplificador inclui um FET apresentando sua porta conectada à linha de entrada, e envi- ando um sinal para um comparador que gera uma primeira saída, e adicio- nalmente inclui um percurso de realimentação positiva para criar histerese que induz o circúito a oscilar, e, portanto, a prover sua própria referência de tempo.

Em um aspecto final, um circuito diferenciador com base em um amplificador operacional amostrado em tempo discreto (DTSOA) inclui uma linha de entrada, um circuito transdutor piezoelétrico de "modo de saída de tensão" conectado à linha de entrada, e um circuito diferenciador com base em DTSOA ("modulador delta") que recebe sinais na linha de entrada e que gera uma saída. São também providos elementos de realimentação através dos quais a saída é reenviada para a linha de entrada. Os elementos de rea- limentação podem ser, por exemplo, resistores, capacitores ou circuitos de comutação de carga. Um circuito de elemento de realimentação pode ser projetado para passar apenas sinais CA, ao passo que outro pode ser proje- tado para passar tanto componentes CA como componentes CC. Um per- curso de realimentação positiva adicional é provido para criar histerese que induz o circuito a oscilar, e, portanto, a prover sua própria referência de tem- po.

Outras características e vantagens da presente invenção se tor- narão mais prontamente evidentes àqueles versados na técnica depois do exame da seguinte descrição detalhada e desenhos anexos.

Breve Descrição dos Desenhos

Os detalhes da presente invenção, tanto com relação à sua es- trutura como com relação à sua operação, podem ser melhor entendidos com referência aos desenhos anexos, nos quais numerais de referência se- melhantes se referem a partes semelhantes, e nos quais:

a Figura 1 é um diagrama de bloco de uma arquitetura de siste- ma de detecção de movimento que usa um sistema detector de transdutor piezoelétrico;

a Figura 2 é um diagrama esquemático de uma primeira concre- tização de um circuito de transcondutância de transdutor piezoelétrico;

a Figura 3 é um diagrama esquemático de uma segunda concre- tização de um circuito de transcondutância de transdutor piezoelétrico;

a Figura 4 é um diagrama esquemático de uma terceira concreti- zação de um circuito de transcondutância de transdutor piezoelétrico;

a Figura 5 é um diagrama esquemático de uma quarta concreti- zação de um circuito de transcondutância de transdutor piezoelétrico;

a Figura 6 é um diagrama esquemático de uma versão modifica- da da primeira concretização mostrada na Figura 2, onde as conexões de corrente alternada (CA) e de corrente contínua (CC) ao transdutor são sepa- radas entre si para impedir saídas CC que, se suficientemente altas, poderi- am de outro modo saturar o circuito;

a Figura 7 é um diagrama esquemático de uma versão modifica- da da segunda concretização mostrada na Figura 3, onde as conexões CA e CC ao transdutor são separadas entre si;

a Figura 8 é um diagrama esquemático de uma versão modifica- da da terceira concretização mostrada na Figura 4, onde as conexões CA e CC ao transdutor são separadas entre si,

a Figura 9 é um diagrama esquemático de uma versão modifica- da da quarta concretização mostrada na Figura 5, onde as conexões CA e CC ao transdutor são separadas entre si;

a Figura 10 é um diagrama esquemático de ainda outra concreti- zação alternativa de um circuito de transcondutância de transdutor piezoelé- trico;

a Figura 11 é uma vista em perspectiva de um pacote de trans- dutor;

a Figura 12 é um diagrama esquemático de uma versão modifi- cada da quarta concretização mostrada na Figura 9, que usa um amplifica- dor operacional amostrado em tempo discreto no lugar de um amplificador operacional analógico;

a Figura 13 é um diagrama esquemático de um circuito transdu- tor com base em amplificador operacional amostrado em tempo discreto não restritivo de acordo com outra concretização;

a Figura 14 é um diagrama esquemático de um circuito diferen- ciador amostrado em tempo discreto não restritivo com um circuito de trans- condutância convencional em sua entrada, de acordo com outra concretiza- ção;

a Figura 15 é um diagrama esquemático de um circuito de trans- condutância de acordo com outra concretização apresentando um circuito de redução de corrente de fuga de entrada de amplificador;

a Figura 16 é um diagrama esquemático de um circuito de trans- condutância de acordo com outra concretização com um circuito de redução de corrente de fuga de entrada de amplificador alternativo;

a Figura 17 é um diagrama esquemático de um circuito de trans- dutor piezoelétrico com percursos de realimentação CA/CC separados de acordo com outra concretização;

a Figura 18 é um diagrama esquemático de uma versão modifi- cada da concretização mostrada na Figura 17;

a Figura 19 é um diagrama esquemático de uma versão modifi- cada da concretização da Figura 18 na qual um circuito de modo de tensão é substituído pelo circuito de transcondutância;

a Figura 20 é um diagrama esquemático de uma versão modifi- cada da concretização mostrada na Figura 18, onde a referência de tempo é gerada pelo próprio circuito, em vez de ser recebida de uma fonte externa;

a Figura 21 é um diagrama esquemático de uma versão modifi- cada da concretização mostrada na Figura 20 na qual um circuito de modo de tensão é substituído pelo circuito de transcondutância; e

a Figura 22 é um diagrama esquemático de uma versão modifi- cada do circuito de modo de tensão da Figura 21. Descrição Detalhada

Certas concretizações, conforme descrito aqui, apresentam cir- cuitos de processamento de sinal de transdutor piezoelétrico. Por exemplo, um circuito descrito aqui apresenta uma linha de entrada e um tpx na linha de entrada, um amplificador que recebe sinais na linha de entrada e que ge- ra uma saída com base no sinal de transdutor, e pelo menos um elemento de realimentação através do qual a saída é reenviada para a linha de entra- da.

Depois da leitura desta descrição, tornar-se-á evidente àquele versado na técnica como implementar a invenção em várias concretizações e aplicações alternativas. Entretanto, embora várias concretizações da pre- sente invenção sejam descritas aqui, é entendido que estas concretizações são apresentadas por meio de exemplo apenas, e não limitação. Assim, esta descrição detalhada das várias concretizações não deve ser construída para limitar o escopo ou o âmbito da presente invenção, conforme explicado nas reivindicações anexas.

Com referência inicialmente à Figura 1, é mostrada uma concre- tização não-restritiva exemplificativa de um sistema de detecção, geralmente indicada por 10, para detectar um objeto móvel 12, tal como uma pessoa. O sistema 10 inclui um sistema ótico 14 que pode incluir espelhos apropriados, lentes, e outros componentes conhecidos na técnica para focalizar imagens do objeto 12 em um sistema detector de infravermelho passivo (PIR) 16. Em resposta ao objeto móvel 12, o sistema detector PIR 16 gera um sinal que pode ser filtrado, amplificado e digitalizado por um circuito de processamento de sinal 18, com um sistema de processamento 20 (tal como, por exemplo, um computador ou circuito integrado específico de aplicação) que recebe o sinal e que determina se ativa um alarme audível ou visual 21 ou outro dis- positivo de saída, tal como um sistema de ativação para uma porta, etc.

Tendo descrito uma aplicação do detector piezoelétrico, atenção é dirigida agora às Figuras de 2 a 22, que mostram várias concretizações de um circuito de processamento de sinal que incorpora um detector piezoelé- trico. O detector piezoelétrico é incorporado em um circuito de transcondu- tância nas concretizações das Figuras 2 a 18 e 20, e em um circuito de mo- do de saída de tensão nas concretizações das Figuras 19, 21 e 22. De acor- do com os princípios existentes, um "circuito de transcondutância" é aquele em que, no lugar de permitir que a tensão entre as placas de um transdutor, tal como o transdutor 22 da Figura 2, mude substancialmente, a carga é conduzida através de um resistor para criar uma tensão que estabeleça o sinal de saída do circuito. Um circuito de "modo de saída de tensão" é aque- le em que o transdutor é operado no modo de tensão, no qual (nas freqüên- cias de sinal CA) a carga internamente migrante do detector não é conduzi- da para fora, podendo, em vez disso, fazer com que a tensão entre as pla- cas do transdutor seja mudada, estabelecendo assim a tensão de saída do circuito.

Conforme mostrado na Figura 2, é provido um transdutor piezoe- létrico 22 em um circuito de transcondutância 24 de uma primeira concreti- zação. O circuito de transcondutância 24 apresenta um suprimento de ten- são de corrente contínua (CC) 26. O circuito 24 pode ser considerado um circuito de monitoramento para o transdutor piezoelétrico 22. Também, o circuito 24 separa a impedância e amplifica o sinal de transdutor 22.

O transdutor piezoelétrico 22 pode ser qualquer transdutor pie- zoelétrico. Em uma ilustração exemplificativa, o transdutor piezoelétrico 22 é um detector piroelétrico que mede as mudanças na radiação muito infraver- melha pelo "efeito piezoelétrico", o que causa a migração de carga elétrica na presença de esforço mecânico que pode ser induzido, por exemplo, por mudança de temperatura induzida por radiação muito infravermelha. O transdutor piezoelétrico 22 pode assumir a forma de um capacitar, isto é, duas placas eletricamente condutivas separadas por um dielétrico que pode ser uma cerâmica dielétrica. Quando a cerâmica do transdutor piezoelétrico 22 experimentar um esforço mecânico, a carga elétrica mudará de uma pla- ca para outra placa.

No circuito 24 mostrado na Figura 2, o transdutor 22 é conectado entre a fonte e a porta de um transistor de efeito de campo (FET) de junção Q1 que pode ser implementado por um FET tipo 2N4338 em uma concreti- zação não restritiva. O suprimento de força 26, que pode ser um suprimento de força de cinco volts estabelecido por uma ou mais baterias de célula se- ca, é conectado à drenagem do FET Q1, conforme mostrado.

Conforme mostrado na Figura 2, a corrente de fonte do FET Q1 é mudada para uma tensão em passando a mesma através de um resistor de saída R1. A tensão é conectada através de um resistor de transcondu- tância R2 e faz com que uma corrente flua de volta para a porta do FET Q1, com ambos os resistores R1, R2 sendo conectados à terra, mas com o transdutor 22 "flutuando" (isto é, com sua tensão de referência de sinal não conectada à terra) entre a fonte e a porta do FET Q1.

Com a estrutura acima, o FET Q1 controla a corrente de reali- mentação através do resistor de transcondutância Re para a porta do FET Q1 em variando a tensão através do resistor de saída R1, que, através do nó de terra, imprime a mesma tensão de mudança através do resistor de trans- condutância R2. O componente de corrente alternada (CA) da saída do cir- cuito 24, que pode ser matematicamente calculado em precisão suficiente para refletir a função do circuito com a multiplicação da corrente de saída do transdutor 22 pela resistência do resistor de transcondutância R2, é medido através do resistor de saída R1. O componente de corrente contínua (CC) da saída é determinado pela tensão de operação da porta-fonte do FET Q1.

Em outras palavras, o nó de referência de tensão de sinal do circuito 24 flutua com relação à terra comum do circuito, em contraste aos circuitos de não-transcondutância convencionais nos quais o nó de referên- cia de tensão de sinal é aterrado e o FET é usado como um separador para um detector piezoelétrico operado em um nó de saída de tensão. Conse- qüentemente, a presente combinação da estrutura de circuito de transcondu- tância produz a tensão de sinal maior característica, conforme comparadas aos circuitos de modo de saída de tensão convencionais, enquanto vantajo- samente permite o uso de um FET Q1 de custo relativamente baixo do mesmo tipo que usado nos circuitos de modo de saída de tensão convencio- nais no lugar de um amplificador operacional de alta impedância de custo relativamente mais alto. Visto de outra forma, o circuito 24 mostrado na Figu- ra 2 em essência apresenta três blocos funcionais, isto é, o transdutor 22, o FET Q1, e o resistor de transcondutância R2, este sendo um elemento de realimentação, em contraste aos circuitos de modo de saída de tensão con- vencionais.

As Figuras 3-5 mostram vários circuitos que acrescentam com- ponentes àqueles da Figura 2 para aumentar ainda mais o sinal desenvolvi- do pelos circuitos. Conforme mostrado na Figura 3, um transdutor piezoelé- trico 28 é provido em um circuito de transcondutância 30 apresentando um suprimento de tensão 32. No circuito 30 mostrado na Figura 3, o transdutor 28 é conectado entre a fonte e a porta de um transistor de efeito de campo (FET) de junção QT1. e, portanto, a referência de tensão de sinal do circuito 30 flutua com relação à terra comum do circuito. O suprimento de força 32 é conectado à drenagem do FET Q1, conforme mostrado através de um resis- tor de drenagem R0.

No circuito mostrado na Figura 3, não apenas o FET Q1 é provi- do, mas também um transistor de junção bipolar (BJT) Q2, além dos elemen- tos de circuito adicionais discutidos abaixo. Caso desejado, um amplificador operacional de impedância de entrada de padrão de baixo custo pode ser usado no lugar do BTJ Q2. O termo "impedância de entrada padrão" indica uma impedância de não mais de 107 Ohms.

Na concretização mostrada na Figura 3, a base do BTJ Q2 é conectada ao transdutor 28 e à fonte do FET Q1, conforme mostrado, com o emissor do BJT Q2 sendo conectado ao resistor de saída aterrado R1 e com o coletor de BJT Q2 sendo conectado ao suprimento de força 32 e sendo separado da drenagem do FET Q1 pelo resistor de drenagem R9. Devido ao ganho extra provido pelo BJT Q2 e devido ao fato de sua base ser conecta- da à fonte do FET Q1, um divisor de tensão de realimentação de saída que é estabelecido pelos resistores R3, R4 e por um capacitor C3 pode ser acres- centado de modo a amplificar a tensão de transcondutância básica desen- volvida através de um resistor de transcondutância R2, por exemplo, por dez, com esta tensão sendo realimentada como uma corrente para a porta do FET Q1 através do resistor de transcondutância R2. Desse modo, o com- ponente CA da saída do circuito 30 (conforme medido através do resistor de saída R1) na Figura 3 pode ser dez vezes aquele do circuito 24 mostrado na Figura 2, dada a mesma energia de estímulo aos transdutores de ambos os circuitos.

Adicionalmente, no circuito 30 mostrado na Figura 3, a drena- gem do FET Q1 é essencialmente ligada em curto-circuito (para sinais CA) por um capacitor de encurtamento C5 com relação à fonte do FET Q1, que, conforme notado anteriormente, é o nó de referência de tensão de sinal. Com a drenagem do FET Q1 essencialmente em curto-circuito com relação ao nó de referência de tensão de sinal, a capacitância interna do FET Q1 não mais estabelece um elemento de realimentação indesejável, estendendo a resposta de alta freqüência do circuito 30.

Agora, còm referência à Figura 4, um transdutor piezoelétrico 34 é provido em um circuito de transcondutância 36 apresentando um supri- mento de tensão CC 38. No circuito 36 mostrado na Figura 4, o transdutor 34 é conectado entre a fonte e a porta de um transistor de efeito de campo (FET) de junção Q1 e, portanto, a referência de tensão de sinal do circuito 36 flutua com relação à terra comum do circuito. O suprimento de força 38 é conectado à drenagem do FET Q1, conforme mostrado.

Na concretização mostrada na Figura 4, um amplificador opera- cional de impedância de entrada padrão de baixo custo U1 apresenta uma entrada invertida conectada ao transdutor 34 e à fonte do FET Q1, que é indiretamente conectada à terra (isto é, através de um resistor R4). A saída do amplificador operacional U1 é realimentada para a porta do FT Q1 atra- vés de um resistor de transcondutância R3. Também, a entrada não inverti- da do amplificador operacional U1 é conectada a um divisor de tensão con- sistindo de um resistor R1, que, por sua vez, é conectado ao suprimento de força 38, e um resistor R2, que é conectado à terra.

Como era o caso nos circuitos anteriormente descritos, a tensão através do resistor de fonte FET R2 que é desenvolvida a partir da corrente de fonte é realimentada como uma corrente para a porta do FET Q1. O per- curso de realimentação se estende através do amplificador operacional U1 no circuito 36 mostrado na Figura 4 e através de um resistor de transcondu- tância R3. O nó de soma de corrente de transcondutância está na porta do FET Q1, que separa a entrada invertida do amplificador operacional U1. A entrada não invertida do amplificador operacional U1 é o nó de referência de tensão de sinal "flutuante" para o circuito 36. O amplificador operacional U1 varia a tensão de saída para controlar a corrente de alimentação através do resistor de transcondutância R3, com o sinal de saída do circuito sendo o componente CA da tensão de saída do amplificador operacional U1, o com- ponente CC sendo determinado pela tensão de operação de fonte de porta do FETQ1.

O circuito 36 na Figura 4 apresenta uma tensão substancialmen- te constante (mantida por um amplificador operacional U1 em sua entrada invertida) para um nó de referência de tensão de sinal. Conseqüentemente, a tensão de drenagem-porta de FET Q1 é essencialmente constante compa- rada à saída do amplificador e à tensão de realimentação realimentada co- mo uma corrente através do resistor de transcondutância R3 para a porta do FET Q1. Conseqüentemente, não há qualquer limite de freqüência devido a qualquer efeito da capacitância de drenagem-porta interna do FET Q1; as- sim, um par de resistor-capacitor R9 - C5 mostrado no circuito de transistor apenas da Figura 3 não é necessário no circuito 36 da Figura 4.

A Figura 5 mostra um transdutor piezoelétrico 40 em um circuito de transcondutância 42 apresentando um suprimento de tensão CC 44 que, na maior parte dos aspectos, é idêntico ao circuito 36 mostrado na Figura 4, exceto pelo fato de um resistor R5 e um capacitor C3 serem providos entre a entrada não invertida de um amplificador operacional U1 e um resistor de realimentação R3, um resistor de transcondutância R6 sendo provido entre a derivação do par de resistor R5/capacitor C3 e a porta do FET Q1. Devido ao ganho amplo provido pelo amplificador operacional U1, o divisor de ten- são de saída estabelecido pelos resistores R3 e R5 e pelo capacitor C3 pode amplificar a tensão de transcondutância básica, por exemplo, por dez.

As Figuras 6-9 respectivamente correspondem às Figuras 2-5, com os respectivos circuitos sendo substancialmente idênticos, conforme mostrado, exceto pelo fato de que, nas variações mostradas nas Figuras 6- 9, as conexões CA e CC ao transdutor são separadas entre si, de modo a impedir que tais saídas CC elevadas em que o circuito é introduzido em uma condição conhecida como "saturação" onde a tensão de saída CC do circuito deve ser (a partir de um ponto de vista idealmente calculado) mais positiva do que a extremidade positiva do suprimento de força ou mais negativa do que a extremidade negativa do suprimento de força. Uma vez que isto, na realidade, não é possível, a saída do circuito CC pode ficar "retida" contra a extremidade positiva ou a extremidade negativa do suprimento de força, em cujo caso nenhum sinal CA será possível, de outro modo, tornando o circuito totalmente não-funcional. Tais saídas CC elevadas poderiam resultar da amplificação CC devido à resistência de fuga paralela presente em alguns transdutores. Quando do funcionamento adequado, os circuitos mostrados nas Figuras 6-9 operam exatamente como suas respectivas contrapartes nas Figuras 2-5, porque é o sinal CA que é usado na presente invenção, não o sinal CC.

A separação acima de CA da CC é conseguida nas Figuras 6 e 8 em passando o componente CA do sinal de saída do transdutor através de um capacitor de bloqueio CC e de passagem CA CAc e, conseqüentemente, para os circuitos de processamento de sinal, isto é, para o FET Q1 na Figura 1 6 è para o amplificador operacional U1 na Figura 8, enquanto deriva o com- ponente CC do sinal de saída de transdutor para a terra através de um resis- tor de aterramento CC Rdc- Nas Figuras 7 e 9, por outro lado, reconhecendo que um capacitor de bloqueio CC de passagem CA C3 já existe nestes cir- cuitos, as saídas dos respectivos transdutores são conectadas a uma linha entre o capacitor C3 o resistor (R4 na Figura 7, R5 na Figura 9) nestes cir- cuitos.

A Figura 10 mostra um circuito similar àquele mostrado na Figu- ra 9, onde os numerais de referência semelhantes se referem a partes se- melhantes, mas onde o amplificador operacional U1 é substituído por um transistor PNP Q3 em cascata com um transistor NPN Q4 para alcançar uma implementação de custo mais baixo. Mais especificamente, na Figura 10, um resistor de transcondutância R6 é conectado à porta do FET Q1, a drena- gem do qual é conectada a uma linha de suprimento de força 46 e a fonte do qual é conectada, através de uma linha de saída 48 apresentando disposto na mesma um transistor PNP Q3, a um circuito divisor de tensão que inclui os resistores R1 e R2, que apresentam um sinal de tensão de polarização para operação do FET Q1 em estabelecendo sua tensão de fonte. O transis- tor PNP Q3 separa este sinal de polarização para estabelecer a tensão de polarização de fonte FET Q1. Também, como mostrado, o transistor Q3 pas- sa a corrente de saída da drenagem para a fonte EFT para a base do tran- sistor NPN Q4, onde, devido ao ganho do transistor Q4, uma corrente de saída de transistor proporcionalmente maior (corrente de coletor-emissor) é desenvolvida, isto é, convertida, por sua vez, novamente em uma tensão por um resistor de carga que é conectado à tensão de suprimento de força.

Um sinal de realimentação da fonte de FET Q1 é provido, como antes, para o resistor de transcondutância R6 através da linha de realimen- tação 50, e, conforme discutido acima no circuito específico mostrado na Figura 10, ele é provido através do transistor PNP Q3 e através do transistor NPN Q4 e do resistor de realimentação R3. O transdutor piezoelétrico é co- nectado através de uma linha de transdutor 52 e de um capacitor C3 (em uma porção divisora de tensão do circuito) que apresenta uma conexão CA ao nó de referência de tensão de sinal, conforme mostrado de acordo com os princípios explicados acima em relação às Figuras 5 e 9.

Todos os circuitos acima incluem um transdutor piezoelétrico e um resistor de transcondutância que são conectados entre si a uma porta de um FET, e a drenagem do FET é conectado a um suprimento de força e a fonte é conectada a uma porção de realimentação do circuito. A Figura 11 mostra que o transdutor piezoelétrico, o FET, e o resistor de transcondutância podem ser providos em um único pacote para conveniência, com quatro co- nectores, tais como, mas não limitados a pinos que sãò providos no pacote para conectar o transdutor, a fonte FET, a porta FET, e o resistor de transcon- dutância ao circuito descrito acima. Outra estrutura de conector, por exemplo, soquetes, blocos, fios que podem ser soldados, etc., pode ser usada, contanto que os conectores fiquem acessíveis a partir de fora do alojamento.

Conseqüentemente, a Figura 11 mostra uma estrutura de paco- te, geralmente indicada por 54, que inclui um alojamento oco na forma de paralelepípedo 55 que inclui quatro conectores externos, 56, 58, 60, 62, tais como, mas não limitados a pinos. O alojamento oco 55 retém o presente transdutor piezoelétrico,o FET, e o resistor de transcondutância em qualquer um dos circuitos mostrados acima. Conseqüentemente, os primeiro e se- gundo conectores 56 e 58 podem ser eletricamente conectados ao FET den- tro do alojamento 55. Mais especificamente, o primeiro conector 56 pode ser conectado à drenagem do FET e, usando o circuito mostrado na Figura 10 para ilustração, pode ser externamente conectado, por meio de um conector complementarmente formado, à linha 46 para assim conectar a drenagem do FET ao suprimento de força. Por outro lado, o segundo conector FET 58 é conectado à fonte do FET dentro do alojamento 55, e pode engatar um co- nector complementarmente formado que, por sua vez, é conectado à linha 48 na Figura 10 para assim conectar a fonte FET à porção do circuito mos- trado.

O terceiro conector 60 pode ser internamente conectado ao re- sistor de transcondutância. O terceiro conector 60 pode ser então externa- mente engatado com um conector complementarmente formado para conec- tar a linha 50 na Figura 10 ao resistor de transcondutância R6 dentro do alo- jamento 55. O quarto conector 62 pode ser conectado ao transdutor piezoe- létrico contido dentro da estrutura de embalagem 54. O quarto conector 62 pode ser então conectado à linha 52 que, conforme mostrado no circuito ilus- trativo da Figura 10, conecta o transdutor piezoelétrico na porta FET a outra estrutura de circuito. É preferido que os três componentes da estrutura de pacote de alojamento oco 54, isto é, o transdutor piezoelétrico, o FET e o resistor de transcondutância, sejam empacotados em nitrogênio seco 64. Deve ser entendido que a disposição física de conector mostrada na Figura 10 é exemplificativa apenas, e que outras disposições de conector (por e- xemplo, um conector em cada dos quatro lados do alojamento 55) podem ser implementadas. Com o pacote de quatro conectores e três componentes acima, as correntes excedentemente pequenas que são associadas com resistên- cias muito altas, tal como um resistor de transcondutância típico de 125 G Ohms, são todas contidas dentro do alojamento 55. Os circuitos externos ao transdutor, ao FET, e ao resistor de transcondutância usam correntes muito mais altas do que aquelas que fluem dentro do alojamento. Desse modo, enquanto um único alojamento poderia ser forçado a reter todo o circuito mostrado, por exemplo, na Figura 10, tais alojamentos têm um custo muito alto, ao passo que o pacote simples de quatro pinos mostrado a Figura 11, que pode ser formado no tamanho exato para reter as três partes acima mencionadas, é de baixo custo.

A Figura 12 mostra um circuito que é, em muitos aspectos, idên- tico àquele mostrado na Figura 9 (e que poderá, de acordo com os princípios discutidos acima, também ser configurado similar à Figura 5, quando a sepa- ração CA-CC não for exigida), exceto pelo fato de o amplificador operacional analógico U1 ser substituído por circuito um amplificador operacional amos- trado em tempo discreto (DTSOA) 70 para economizar custos de um amplifi- cador operacional analógico, e de um capacitor de nivelamento C6 ter sido acrescentado na saída do circuito DTSOA 70 para nivelar o sinal de saída digital. Economias de custo adicionais podem ser realizadas em usando um amplificador oscilante que tem uma execução similar a do identificador a- mostrado.

Em uma forma geral, um circuito do amplificador operacional amostrado em tempo discreto pode ser construído com a soma de sinais de entrada e de realimentação em uma forma analógica, com o conversor do analógico para o digital e circuitos digitais provendo um ganho elevado. Con- tudo, deve ser entendido que muitas concretizações dos circuitos do amplifi- cador operacional amostrado em tempo discreto são contempladas aqui, incluindo a concretização mostrada na Figura 13.

Conseqüentemente, de volta agora à concretização da Figura 13, é mostrado um diagrama esquemático de um circuito de controle de rea- limentação DTSOA que usa o transdutor piezoelétrico acima discutido em um circuito de transcondutância 71. Nas aplicações DTSOA alternativas, um capacitor de entrada pode ser substituído pelo transdutor no circuito 71 da Figura 13 e uma tensão de entrada substituída pela tensão de referência, para construir assim um diferenciador com base em DTSOA (ou "modulador delta"), ou ainda novamente pode ser usado um resistor de entrada em vez de um capacitor, em conjunção com um capacitor conectado da entrada in- vertida do comparador à tensão de referência ou terra do sistema, para con- seguir o circuito de controle de realimentação de multiplicação constante com base em DTSOA de um tipo que pode servir como o circuito 70 da Figu- ra 12.

Em uma concretização onde o circuito 71 da Figura 13 é um cir- cuito de transcondutância, o componente 72 na Figura 13 é um transdutor piezoelétrico e é ilustrado funcionalmente como um capacitor da linha de tensão de referência para um comparador 74. O transdutor 72 é o dispositivo de entrada de um circuito de transcondutância. Deve ser entendido que isto está em contraste com o circuito na Figura 12, onde o transdutor é conecta- do em um circuito de transcondutância analógico com base no FET Q1 e no resistor de transcondutância R6, todos os quais são separados do circuito de multiplicação de constante com base em DTSOA que cumpre a mesma fun- ção que o amplificador analógico, conforme mostrado na Figura 12. Nas concretizações alternativas discutidas acima, o componente 72 pode ser um capacitor ou um resistor de entrada, e o circuito 71 pode ser então usado como o circuito 70 da Figura 12.

Em todo o caso, de volta à Figura 13, o comparador 74 funciona como um conversor do analógico para o digital que emite um sinal digitaliza- do para a lógica de processamento 76. A saída da lógica de processamento 76 pode ser realimentada através de um resistor de realimentação ou circui- to de comutação de carga 78 à linha de entrada na qual o transdutor piezoe- létrico é disposto conforme mostrado, com o resistor de realimentação ou o circuito de comutação de carga 78, juntamente com o transdutor 72, estabe- lecendo um conversor do digital para o analógico. Também, onde a saída da lógica de processamento 76 for alimentada através de um percurso adicional àquele dentro do DTSOA, essa saída é enviada através do capacitor de ni- velamento C6 mostrado na Figura 12.

Com a descrição acima em mente, pode ser agora apreciado que os estados de saída superior e inferior do sinal digital do comparador 74, e a tensão de saída dos dados engatados do circuito de processamento 76, podem ser de zero e cinco volts, respectivamente, de uma referência de ter- ra. O limiar de entrada lógica de tensão de engate do circuito de processa- mento 76 pode ser de dois volts e meio. Tensões de referência (Vret) podem ser de dois volts é meio em ambos os pontos, podendo ser alternativamente providas tensões de referência separadas. O tempo de referência de amos- tragem (Tret) do circuito de processamento 76 pode ser um período muito mais curto do que a constante de tempo criada pelo resistor de realimenta- ção e a capacitância de transdutor, de modo que esses componentes pos- sam prover uma tensão de corrente contínua média correspondendo à por- centagem de tempo que a tensão engatada emitida do circuito de processa- mento 76 gasta nos estados superior versus inferior. O circuito mostrado na Figura 13 executa de modo substancialmente idêntico a um circuito de transcondutância analógico, com a exceção de que sua saída é digital, na forma de tensões baixas ou altas que são determinadas em cada amostra- gem de tempo. O tempo-valor médio dessas tensões digitais corresponde à tensão de saída de estado constante do amplificador analógico.

Em algumas aplicações, as funções de comparador e de engate podem ser providas em um microcontrolador, eliminado assim o custo relati- vamente alto de um comparador ou amplificador analógico separado. Tam- bém, conforme mencionado acima, a realimentação pode ser provida atra- vés de um circuito de comutação de carga ativa para economizar custo do resistor de valor elevado tipicamente associado com os transdutores piezoe- létricos.

A Figura 14 ilustra um circuito de transcondutância modificado de acordo com outra concretização. Em alguns casos, pode não ser desejá- vel ou possível embutir um transdutor diretamente em um circuito de trans- condutância com base em amplificador operacional amostrado em tempo discreto, como na Figura 13, embora seja ainda desejável realizar as vanta- gens de operar um transdutor em um circuito de transcondutância, e de ob- ter uma saída digitalmente codificada como de um circuito diferenciador com base em amplificador operacional amostrado em tempo discreto. Em tais casos, um circuito de transcondutância com base em amplificador operacio- nal ou um de vários circuitos de transcondutância com base em JFET (ou com base em JFET/amplificador operacional) (conforme mostrado na Paten- te Norte-americana N- 7.042.134 e na Publicação de Pedido de Patente Nor- te-americana Número 20040189149) pode prover a primeira função de uma saída de transdutor separada com uma resposta "uniforme" em freqüência, de onde a saída separada pode acionar a entrada de um circuito diferencia- dor com base em amplificador operacional amostrado em tempo discreto que, por sua vez, pode prover uma saída digitalmente codificada.

A Figura 14 mostra um circuito 200 no qual um circuito de trans- condutância com base em amplificador operacional 202 aciona a entrada de um circuito diferenciador com base em amplificador operacional amostrado por tempo descrito (DTSOA) 204. O circuito de transcondutância 202 apre- senta um transdutor 206 conectado em uma linha de entrada do amplificador 208, e um resistor de realimentação 210 através do qual a saída é reconec- tada à linha de entrada. A saída do circuito 202 é conectada à entrada do circuito diferenciador DTSOA 204. O circuito 204 compreende um conversor do digital para o analógico (DAC), um comparador (conversor do analógico para o digital), e um processamento lógico digital. Algumas partes do circuito 204 são similares ou idênticas às partes do circuito 71 da Figura 13, e nume- rais de referência semelhantes foram usados, conforme apropriado. Entre- tanto, o circuito diferenciador DTSAO 204, que é também amplamente de- nominado de um "modulador delta", e que é comumente usado para digital- mente codificar sinais analógicos, apresenta um capacitor comum 205 onde o transdutor 72 é encontrado no DAC da Figura 13. Casó desejado, cada ou ambos os circuitos 202 e 204 na Figura 14 podem apresentar um circuito de realimentação de comutação de carga (capacitor comutado) no lugar do re- sistor. A Figura 15 ilustra uma concretização de um circuito de trans- condutância 300 que apresenta elementos de proteção para reduzir a cor- rente de fuga do amplificador operacional. Visto que os circuitos de trans- condutância das Figuras 13 e 14 podem, às vezes, ser realizados com am- plificadores de alta impedância, é útil prover um método de reduzir a corren- te de fuga de entrada em tais amplificadores.

Os amplificadores modernos de baixo custo tendem a ser do tipo CMOS, onde as entradas do amplificador podem ter uma fuga muito baixa, embora os diodos de proteção de entrada providos por tais amplificadores possam exibir uma fuga mais alta. Cada entrada de amplificador apresenta dois diodos de proteção, um sendo conectado da entrada de amplificador à tensão de suprimento positiva do amplificador (V+) (às vezes, denominada também de VDD), ou à outra tensão mais positiva do que as tensões de ope- ração de circuito normais, e o outro sendo conectado à tensão de suprimen- to negativa (V-) (às vezes, também denominada de Vss), ou à outra tensão mais positiva do que as tensões de operação de circuito normais. Ambos os diodos serão polarizados inversamente, exceto se um sinal externo tentar acionar a entrada mais positiva do que V+ ou mais negativa do que V-. Na condição polarizada inversamente, os diodos atuam como resistores de valor muito alto.

A fim de atingir correntes de fuga muito baixas, seria desejável equilibrar as correntes dos dois diodos, de modo que a corrente de fuga lí- quida (que flui para dentro ou para fora dos diodos de proteção para ou da entrada protegida) fosse zero. Contudo, isto é muito difícil. Os dois diodos em cada entrada não são idênticos; assim, o equilíbrio de suas correntes de fuga relativamente grandes (para igualar um valor muito baixo) não é prático, especialmente para todas as tensões de entrada. Entretanto, com uma ten- são de entrada constante, como está presente em muitos tipos de circuitos de transcondutância, o equilíbrio do diodo pode ser prático em um circuito integrado CMOS projetado para esta finalidade.

A Figura 15 mostra uma concretização de um circuito de trans- condutância de equilíbrio de diodo 300. As duas entradas do amplificador 310 são protegidas por dois pares de diodos consistindo nos diodos 320 e 322, e dos diodos 330 e 332, respectivamente, com cada par conectado en- tre as tensões de suprimento positiva e negativa V+ e V-. Estes diodos são polarizados inversamente no uso normal, de modo que eles funcionem como resistores, e os dois pares de diodo funcionam, portanto, como "divisores de tensão" e estabelecem as tensões (entre V+ e V-) em seus nós de conexão mútua 328 e 338. Se cada destes nós for conectado a qualquer outro nó na mesma tensão, então, naturalmente, nenhuma corrente fluirá entre os dois nós. Nesta concretização, uma tensão estabelecida por diodo de proteção é tomada como uma referência, e transferida para uma entrada de circuito de função principal (neste exemplo, um nó de soma de amplificador de trans- condutância do transdutor, que é operado em uma tensão constante), de tal modo que a entrada opere em uma tensão exatamente (ou quase exatamen- te) igual à tensão estabelecida por seus próprios diodos de proteção, fazen- do assim com que a quantidade mínima de corrente flua para dentro ou para fora de seus diodos de proteção no circuito de função principal. Esta técnica é aplicável a aplicações de transdutor piezoelétrico, uma vez que a tensão ou o ponto de operação do amplificador de transcondutância não precisa ser qualquer valor específico, podendo, portanto, ser ajustado pelos diodos de proteção de entrada.

No circuito 300, a entrada (+) do amplificador operacional 310 é ajustada na tensão estabelecida por um par de referências de diodos de pro- teção 320 e 322. Devido ao fato de o amplificador 310 imprimir uma tensão em sua entrada (-) que é igual à sua entrada (+), a entrada (-) do amplifica- dor está na mesma tensão. Uma vez que, no mesmo substrato de circuito integrado, todos os diodos de proteção são similares, os diodos de proteção de entrada (-) 330 e 332 estabelecem independentemente uma tensão simi- lar àquela estabelecida pelo par de referências dos diodos de proteção 320 e 322. Por isso, a tensão imprimida pelo amplificador 310 èm sua entrada (-) é exatamente (ou muito aproximadamente) igual à tensão estabelecida pelos diodos de proteção 330 e 332, e a corrente de fuga que flui dos diodos de proteção 330 e 332 para o circuito funcional (neste caso, um resistor de rea- limentação de transcondutância de valor muito alto 334) está próxima de zero. Na prática, naturalmente, pequenas correntes fluem devido ao dese- quilíbrio do diodo e também devido à corrente de fuga de amplificador real. Entretanto, estas são muito pequenas - muito menores do que em situações onde as tensões não são controladas de acordo com esta concretização. Além disso, a corrente de fuga do amplificador pode ser cancelada até certo ponto por meio da interposição de um amplificador separador idêntico ao amplificador 310 entre o nó de conexão mútua 328 do par de referências dos diodos de proteção 320 e 322, e a entrada (+) do amplificador 310, conforme ilustrado na Figura 16 e descrito em maiores detalhes abaixo. Seja como for, é favorável que, em aplicações de transdutor piezoelétrico onde um transdu- tor 355 é conectado na linha de entrada, a tensão de operação de amplifica- dor de transcondutância, conforme estabelecido em sua entrada (+), nem sempre precisa ser de qualquer valor específico, podendo, portanto, ser a- justada pelos diodos de proteção de entrada, que não formam divisores de tensão muito precisos, exceto em termos de associação mútua no mesmo substrato de circuito integrado.

Conforme notado acima, a Figura 16 ilustra outra concretização de um circuito de transcondutância 340 com um amplificador separador 342 que pode prover uma tensão de referência para funções de circuito exigidas, por exemplo, como uma entrada de referência para capacitor (ou transdutor) 335. Alguns componentes do circuito 340 da Figura 16 são idênticos àquele da Figura 15, e numerais de referência semelhantes foram usados, conforme apropriado, mas, nesta concretização, o amplificador separador 342 é colo- cado na entrada positiva do amplificador de transcondutância do transdutor 310, entre o nó 328 e a entrada positiva do amplificador 310. O primeiro par de diodos de proteção 320, 322, neste caso, é conectado à entrada positiva do amplificador separador 342, e uma linha de realimentação é conectada entre a saída do amplificador 342 e a entrada negativa do amplificador. A saída do amplificador separador 342 é conectada à entrada positiva do am- plificador de transcondutância 310. O segundo par de diodos de proteção 330, 332 é conectado à entrada negativa do amplificador de transcondutân- cia. Cada par de diodos de divisor de tensão, especificamente o par 320, 322 e o par 330, 332, estabelece uma tensão em seu nó de conexão mútua 328 e 338, respectivamente. Este nó está em uma tensão Vret entre V+ e V-. Se este nó for conectado a outro nó na mesma tensão, então, nenhuma cor- rente irá fluir entre os dois nós.

O amplificador 342 imprime uma tensão em sua entrada negati- va que é igual àquela em sua entrada positiva. A entrada positiva do amplifi- cador é ajustada na tensão estabelecida pelo par de referências 320, 322 dos diodos de proteção. Os diodos de proteção de entrada negativa 330, 332 no amplificador de função principal ou de transcondutância 310 inde- pendentemente estabelece uma tensão similar àquela estabelecida pelo par de referências dos diodos de proteção. Por isso, a corrente de fuga que flui para o circuito funcional (neste caso, um resistor de realimentação de trans- condutância de valor muito alto 334) estará em zero ou próxima de zero, se os diodos de entrada estiverem exata ou quase exatamente associados, as- sumindo uma corrente de polarização de entrada de amplificador zero. Na prática, naturalmente, pequenas correntes fluem devido ao desequilíbrio de diodo e devido à real corrente de fuga de amplificador. Contudo, estas cor- rentes são bem pequenas e normalmente menores do que em situações que não usam diodos de proteção, conforme ilustrado nas Figuras 15 e 16. Nas 1 concretizações das Figuras 15 e 16, uma tensão estabelecida por diodo de proteção é assumida como uma referência e transferida para um circuito de função principal, ou, neste caso, para um amplificador de transcondutância do 310 transdutor.

Como foi ilustrado nas Figuras 12 e 13, um DTSOA pode ser incluído no Ioop de controle de realimentação de um circuito de transcondu- tância. Em tais Ioops de realimentação, às vezes, é desejável separar sinais de realimentação (negativos) CA e CC. Esta separação é útil porque os si- nais de transdutor piezoelétricos são freqüentemente apenas sinais CA, po- dendo, portanto, ser tratados diferentemente dos deslocamentos CC de cir- cuitos típicos. Na Figura 5, a combinação de resistor-capacitor R3/R5/C3 é um exemplo de separação de sinal CA e CC. Na concretização da Figura 5, a realimentação CC para R6 é essencialmente unitária (porque R6 é muito maior do que R3). Contudo, nas freqüências CA (maiores do que a freqüên- cia de corte estabelecida por C3 e as resistências de circuito agregado), a realimentação CA é mais baixa do que a realimentação CC, sendo dividida pelo divisor de tensão que consiste de R3 e R5. Neste caso, então, devido ao loop de controle, com a seleção de R3 e R5, o ganho CA na saída do amplificador (isto é, o ganho para o sinal de transdutor) pode se tornar muito mais alto do que o ganho CC. Tal controle separado de ganho de circuito CA e CC, por meio de uma rede de resistor/capacitor, pode ser acrescentado aos circuitos das Figuras 12 e 13. O controle de ganho separado, por sua vez, permite o uso de circuitos de modulador delta e de transcondutância com base em DTSOA simples de baixo custo apresentando um alto ganho CA, mas um ganho baixo CC (como pode ser apropriado para prover o ga- nho de sinal de transdutor grande), enquanto também efetua o gerenciamen- to necessário dos parâmetros CC do circuito de modulador delta. As Figuras de 17 a 21 ilustram várias concretizações de circuitos para efetuar a separa- ção CA/CC em circuitos de transdutor de amplificador operacional amostra- do em tempo discreto (DTSOA). Para esclarecimento, deve ser notado que este tipo recentemente mencionado de separação de realimentação CA-CC é diferente dos circuitos de separação CA-CC que são introduzidos nas Fi- guras 6, 7, 8 e 9, podendo coexistir com os mesmos. Além disso, a fim de esclarecer a seguinte discussão, deve ser notado que a "realimentação CC" deve ser usada aqui para descrever sinais de realimentação (negativos) con- tendo tanto componentes de freqüência CA como CC, ao passo que a "rea- limentação CA" deve ser usada para descrever tais sinais contendo apenas os componentes de freqüência CA.

A Figura 17 ilustra uma concretização de um circuito de trans- condutância de transdutor DTSOA 400 que apresenta percursos de reali- mentação CA/CC separados e uma referência de tempo externa Tref na en- trada de relógio do circuito de processamento lógico 406. O circuito 400 é similar àquele da Figura 13, exceto que a saída do comparador 404 apresen- ta um sinal de realimentação CC separado através do resistor R3 e C6 para o controle de deslocamento de circuito. Esta realimentação CC é ajustada pelo resistor R3 e nivelada pelo capacitor C6 em seu caminho para o resistor de realimentação R6. A entrada não invertida do comparador 404 é conecta- da a um divisor de tensão que compreende um resistor R1, que é conectado ao suprimento de força 38, e um resistor R2 que é conectado à terra.

A saída do circuito de processamento lógico 406 apresenta um sinal de realimentação CA separado para o circuito de transcondutância DT- SOA1 que, além do circuito de processamento lógico 406, inclui o transdutor 402 como capacitor de entrada, o comparador 404, e um resistor de reali- mentação R6. O ganho do circuito de transcondutância (CA) pode ser ajus- tado por meio do divisor de tensão de realimentação R8/R7, que apresenta uma onda retangular de realimentação muito menor do que uma onda "alta" e "baixa" de tensão de suprimento total comum do circuito DTSOA (por e- xemplo, de +5 V a terra). Como com os circuitos de Ioop de controle analógi- cos, esta realimentação reduzida permite um maior ganho de Ioop fechado. Esta onda retangular de realimentação menor é alimentada através de C6 (como um capacitor de acoplamento CA) para o resistor de realimentação R6. A saída digital do circuito de processamento lógico contém apenas o sinal de transdutor (CA) modulado delta de ganho elevado.

A Figura 18 mostra um circuito 500 que é similar ao circuito 400, e números de referência semelhantes foram usados para componentes se- melhantes, conforme apropriado. Contudo, no circuito 500, o circuito DTSOA emprega um comparador de baixo custo e de baixa impedância 504 com um FET 510 provendo uma entrada de nó de soma de alta impedância para o circuito de transcondutância de transdutor piezoelétrico. Como no circuito da Figura 17, são providos sinais de realimentação CA e CC separados. Na Figura 18, o DTSOA da concretização da Figura 12 é aberto e expandido para incluir o FET 510, com a saída do comparador 504 usada para criar um sinal de saída CC separado, com o deslocamento CC controlado por meio do resistor de realimentação R3 como na concretização anterior. Todo o cir- cuito opera como um modulador delta. A saída digital de engate "D" contém apenas o sinal de transdutor (CA) modulado delta, sendo, portanto, quies- cente em um ciclo de trabalho de 50%.

A Figura 19 ilustra um circuito 550 similar ao circuito 500 da Fi- gura 18, exceto pelo fato de um circuito transdutor de modo de tensão ser substituído pelo circuito de transcondutância. Como na Figura 18, o DTSOA da Figura 12 é aberto e a saída do comparador 522 é usada para criar um sinal de saída CC separado para controle de deslocamento CC por meio do resistor de realimentação R3. O circuito 550 apresenta uma separação de realimentação CA/CC em operação com um transdutor piezoelétrico de mo- do de saída de tensão que apresenta um FET 510 como um dispositivo se- parador de tensão de saída. O circuito 550 retém a maioria dos aspectos do circuito 500, exceto para a operação do transdutor 402 em um modo de saí- da de tensão, a adição de um capacitor de entrada C8 na entrada negativa do comparador 552, e a conexão de um resistor de realimentação adicional R9 na entrada negativa do comparador 552.

Como na concretização anterior, o ganho CA no circuito 550 é ajustado por meio do divisor de tensão de realimentação R8/R7, que permite uma onda retangular de realimentação muito menor do que o tamanho "alto" e "baixo" da tensão de suprimento total comum (por exemplo, de +5 V à ter- ra). Neste caso, o DTSOA é operado como um modulador delta, com C8 como seu capacitor de entrada. A onda retangular é acoplada através do capacitor C6 ao resistor de realimentação de modulador delta do DTSOA T9. A tensão de saída de transdutor isolada por FET (com R4 como carga) é alimentada no capacitor de entrada de modulador delta do DTSOA C8.

Na concretização da Figura 20, o circuito 600 é muito similar ao circuito 500 da Figura 18, e numerais de referência semelhantes foram usa- dos para componentes semelhantes, conforme apropriado. Entretanto, dife- rente do circuito 500, não há qualquer módulo de processamento lógico digi- tal na saída do comparador 604 no circuito da Figura 20. Por isso, uma vez que este circuito carece de uma entrada para uma referência de tempo ex- terna, a realimentação positiva é acrescentada através de R10 entre a saída do comparador 604 e a entrada positiva, para criar histerese que induz o circuito a oscilar, provendo assim sua própria referência de tempo. Além dis- so, embora os circuitos de realimentação CA e CC estejam ainda separados, eles são, neste caso, acionados por uma única saída digital, isto é, aquela do comparador 604, do que por saídas separadas do comparador e do mó- dulo de processamento lógico digital como na Figura 18. Desse modo, a saí- da digital do circuito 600 contém tanto o sinal deslocado CC como o sinal de transdutor (CA) modulado delta de ganho elevado. Contudo, esta não é uma inconveniência principal, visto que processamento digital adicional (por e- xemplo, dentro de um microcontrolador hóspede) pode remover o sinal de deslocamento CC.

No circuito da Figura 20, o DTSOA da concretização da Figura 12 é aberto e expandido para incluir o FET 510, e todo o circuito é aberto como um modulador delta. Depois, o engate "D" 406 da Figura 18 é removi- do, e a saída do comparador é assim usada tanto para a realimentação CA como CC. O ganho CA é ajustado por meio do divisor de tensão de reali- mentação R8/R7, o que permite uma onda retangular de realimentação mui- to menor do que o tamanho "alto" e "baixo" de tensão de suprimento total comum (por exemplo, de + 5V à terra). A onda retangular é acoplada através do capacitor C6 ao resistor de realimentação de transcondutância R6.

O componente CC da saída digital do circuito 600 é um ciclo de trabalho quiescente (por mais que o ciclo de trabalho seja necessário para criar a tensão CC para satisfazer o Ioop de realimentação CC). O componen- te CA é um desvio modulado delta do "componente CC" do ciclo de trabalho. A fim de ainda ter uma referência de tempo depois da remoção do engate "D" acionado Tref 406, a realimentação positiva através do divisor de tensão R10/(R1 Il R2) promove a oscilação de circuito prognosticável. Por isso, dife- rentemente de se ter uma referência de tempo externa como nos circuitos das Figuras de 17 a 19, o circuito 600 gera uma referência de tempo intrín- seca.

A Figura 21 ilustra um circuito 700 de acordo com outra concreti- zação, onde o amplificador é configurado como um "modulador delta" com base em DTSOA com uma referência de tempo intrínseca, como na Figura 20, ao qual é introduzido o sinal de um circuito de transdutor piezoelétrico de "modo de saída de tensão", similar à disposição da Figura 19. Este circuito apresenta a separação de realimentação CA-CC em operação com um transdutor piezoelétrico de "modo de saída de tensão" convencional. Tais transdutores podem ser ajustados ou com um amplificador, ou, mais comu- mente, com um FET 510, como um dispositivo separador de tensão de saí- da. O circuito 700 retém a maioria dos aspectos do circuito 600, exceto pelo fato de o transdutor piezoelétrico ser operado em seu "modo de saída de tensão", e um capacitor de entrada C8 é acrescentado na entrada do com- parador 704, a fim de completar um modulador delta com base em DTSOA auto-oscilante. Como na Figura 20, a realimentação positiva é provida atra- vés do resistor de realimentação R10. Um resistor de realimentação adicio- nal R9 é conectado à entrada negativa do operador 704. Como com o circui- to 600, a saída digital deste circuito contém tanto o sinal deslocado CC como o sinal de transdutor (CA) delta modulado de alto ganho. Esta concretização muito simples do método de separação de realimentação CA-CC é bem útil em aplicações de transdutor piezoelétrico onde as vantagens da operação de transcondutância não são exigidas, e onde um transdutor de "modo de saída de tensão" de custo ultra baixo pode estar disponível. O circuito da Figura 21 apresenta um modulador delta de baixo custo que opera direta- mente a partir de uma saída de transdutor piezoelétrico e apresenta um sinal digital conveniente sem exigir a amplificação intermédia usada na técnica anterior.

Como na Figura 20, a saída do comparador no circuito da Figura 21 é usada para criar um sinal de saída CC (para o controle de deslocamen- to CC por meio de realimentação). A saída do comparador é usada tanto para realimentação CA como CC. O ganho CC é ajustado por meio do divi- sor de tensão de realimentação R8/R7, o que permite uma onda retangular de realimentação muito menor do que o tamanho "alto" e "baixo" de tensão de suprimento total comum (por exemplo, de 5+V à terra). O DTSOA é ope- rado como um modulador delta, com C8 como seu capacitor de entrada. A onda retangular é acoplada através do capacitor C6 ao resistor de realimen- tação de modulador delta R9. A tensão de saída de transdutor isolada por FET (com R4 como a carga) é alimentada ao capacitor de entrada de modu- lador delta de DTSOA C8.

Neste circuito, como na Figura 20, o único sinal de saída digital naturalmente compreende tanto sinais CA como CC. O componente CC é um ciclo de trabalho quiescente (qualquer que seja o ciclo de trabalho ne- cessário para criar a tensão CC para satisfazer o loop de realimentação DC). O componente CA é um desvio modulado delta do "componente CC" do ci- clo de trabalho. A fim de se ter uma referência de tempo depois da remoção do engate "D" acionado Tref, a realimentação positiva através do divisor de tensão R10/(R1 II R2) promove a oscilação de circuito prognosticável.

A Figura 22 ilustra um circuito 800 de acordo com outra concreti- zação, que é uma modificação do circuito de modo de saída de tensão da Figura 21 na qual o transdutor 402 e seu FET separador 510 são incluídos no loop de realimentação para controle. Alguns componentes da Figura 22 são idênticos àqueles da concretização anterior, e numerais de referência foram usados para componentes semelhantes, conforme apropriado. O cir- cuito da Figura 22 funciona identicamente ao circuito 700 da Figura 21, exce- to pelo fato de o circuito de modulador delta ser modificado para incluir o transdutor 402 e o FET 510.

Conforme ilustrado na Figura 22, o resistor R9 é conectado em um loop de realimentação através do transdutor 402 e do FET 510, do que diretamente para a entrada negativa do comparador 704 como na Figura 21. Embora o circuito 800, à primeira vista, não se assemelhe a um modulador delta, pode ainda ser visto, com o entendimento de que a impedância de saída do transdutor separada é muito menor do que R9, que a entrada de comparador ainda recebe a soma da tensão de transdutor e da tensão do capacitor C8 e que o comparador ainda controla a tensão no C8 pela reali- mentação através de R9, preservando assim a função de modulador delta.

No circuito 800 da Figura 22, o nó "transdutor R6/C8/R9" funcio- na como uma entrada de comparador de impedância muito alta (aquela da porta FET), que permite, nos desenhos práticos, o uso de valores de impe- dância maiores para C8 e R9. As Figuras de 17 a 22 ilustram várias concretizações de circuitos nos quais os percursos de realimentação CA/CC separados são promovidos nos circuitos DTSOA do transdutor. Em cada circuito, a realimentação CA é ajustável um tanto independentemente por R8 e R7, e a realimentação CC é ajustável um tanto independentemente por R3. C7 é incidental ao processa- mento de sinal, estando presente meramente para limitar o ganho de reali- mentação de alta freqüência e a instabilidade associada. O capacitor de ni- velamento C6 executa a função adicional de acoplar a onda quadrada de modulação delta (dimensionada pelo divisor de tensão R8/R7) a um resistor de realimentação (R6 para operação de transcondutância como nas Figuras 17, 18 e 20; R9 para operação de modo de tensão como nas Figuras 19 e 21). Estes cinco circuitos não são restritivos no escopo. A descrição acima das concretizações descritas é provida para permitir que qualquer pessoa versada na técnica crie ou use a invenção. Várias modificações a estas con- cretizações se tornarão prontamente evidentes àqueles versados na técnica, e os princípios genéricos descritos aqui poderão ser aplicados para outras concretizações sem se afastar do espírito e do escopo da invenção. Desse modo, deve ser entendido que a descrição e os desenhos apresentados aqui representam uma concretização atualmente preferida da invenção e são, portanto, representativos do assunto que é amplamente contemplado pela presente invenção. É adicionalmente entendido que o escopo da presente invenção abrange inteiramente outras concretizações que podem se tornar óbvias àqueles versados na técnica, e que o escopo da presente invenção é conseqüentemente limitado apenas pelas reivindicações anexas, nas quais referência a um elemento no singular não se destina a indicar "um e apenas um", a menos que explicitamente assim afirmado, mas "um ou mais". Além disso, não é necessário que um dispositivo ou método enderece todos os problemas a serem solucionados pela presente invenção, já que eles são abrangidos pelas presentes reivindicações. Ademais, nenhum elemento, componente, ou etapa do método na presente descrição se destina a ser dedicado ao público, não obstante se o elemento, o componente, ou a etapa do método é explicitamente narrada nas reivindicações. Nenhum elemento de reivindicação aqui deve ser construído sob as provisões de 35 U.S.C. 112, sexto parágrafo, a menos que o elemento seja expressamente narrado usando a locução "meio para", ou, no caso de uma reivindicação do método, o elemento seja narrado como uma "etapa" em vez de um "procedimento". Com a ausência de definições, os termos de reivindicação recebem todos os significados comuns e usuais que não são irreconciliáveis com a presente especificação e o histórico do arquivo

Claims (28)

1. Circuito detector piezoelétrico que compreende: pelo menos um conjunto de linhas de tensão de proteção (-) e (+); uma primeira linha de entrada; pelo menos um primeiro conjunto de um ou mais elementos de proteção conectado a um conjunto de linhas de tensão de proteção e confi- gurado para estabelecer uma primeira tensão de referência na primeira linha de entrada; um ãmplificador apresentando uma primeira entrada que recebe a primeira tensão de referência na primeira linha de entrada; um transdutor piezoelétrico conectado de uma segunda tensão de referência a uma segunda linha de entrada; o amplificador apresentando uma segunda entrada que recebe sinais na segunda linha de entrada e que gera uma saída com base no sinal de transdutor; um elemento de realimentação através do qual a saída é reenvi- ada para a segunda linha de entrada; e pelo menos um segundo conjunto de um ou mais elementos de proteção conectado da segunda linha de entrada a um conjunto de linhas de tensão de proteção.

2. Circuito, de acordo com a reivindicação 1, no qual cada con- junto de elementos de proteção compreende pelo menos um diodo.

3. Circuito, de acordo com a reivindicação 1, no qual as primeira e segunda tensões de referência são substancialmente iguais.

4. Circuito, de acordo com a reivindicação 1, no qual o amplifica- dor apresenta linhas de suprimento de força (-) e (+), e as linhas de tensão de proteção (-) e (-) são as linhas dé suprimento de força (-) e (+) do amplifi- cador.

5. Circuito, de acordo com a reivindicação 1, que adicionalmente compreende um segundo amplificador apresentando uma saída conectada a uma primeira linha de entrada e pelo menos uma entrada, o primeiro conjunto de elementos de proteção apresentando um nó de conexão mútua conectado à entrada do segundo amplificador, por meio do que a saída do segundo amplificador estabelece a primeira tensão de referência na primeira linha de entrada.

6. Circuito, de acordo com a reivindicação 1, no qual o primeiro conjunto de elementos de proteção compreende um primeiro par de diodos conectado em série entre as linhas de tensão de proteção e apresentando um nó de conexão mútua conectado à primeira entrada do amplificador, e o segundo conjunto de elementos de proteção compreende um segundo par de diodos conectado em série entre as linhas de tensão de proteção e apre- sentando um nó de conexão mútua conectado à segunda entrada do amplifi- cador.

7. Circuito de transcondutância com base em amplificador ope- racional amostrado em tempo discreto (DTSOA) que compreende: pelo menos uma linha de entrada; um transdutor piezoelétrico na linha de entrada; um circuito do amplificador que recebe sinais na linha de entrada e que gera pelo menos duas saídas; e pelo menos dois elementos de realimentação através dos quais pelo menos duas saídas são reenviadas para a linha de entrada.

8. Circuito DTSOA, de acordo com a reivindicação 7, no qual o circuito do amplificador inclui pelo menos um comparador conectado à linha de entrada e apresentando pelo menos uma saída, e pelo menos um circuito de processamento lógico digital apresentando uma entrada conectada à saí- da do comparador e gerando pelo menos uma saída de sinal, a saída de sinal do circuito de processamento lógico digital representando o sinal na linha de entrada.

9. Circuito DTSOA, de acordo com a reivindicação 7, no qual as funções do circuito do amplificador e de processamento lógico são estabele- cidas pelo menos em parte por um microcontrolador.

10. Circuito DTSOA, de acordo com a reivindicação 7, no qual pelo menos um elemento de realimentação é um resistor.

11. Circuito DTSOA, de acordo com a reivindicação 7, no qual pelo menos um elemento de realimentação é um circuito de comutação de carga.

12. Circuito DTSOA, de acordo com a reivindicação 7, no qual os elementos de realimentação compreendem pelo menos um resistor e um capacitor.

13. Circuito DTSOA, de acordo com a reivindicação 7, no qual o circuito do amplificador inclui pelo menos um FET apresentando sua porta conectada à linha de entrada, um comparador apresentando uma entrada conectada ao FET e uma saída, pelo menos um circuito de processamento lógico digital conectado à saída do comparador e gerando pelo menos uma saída de sinal, a saída de sinal representando o sinal na linha de entrada.

14. Circuito DTSOA, de acordo com a reivindicação 13, no qual as funções do circuito do amplificador e de processamento lógico são esta- belecidas pelo menos em parte por um microcontrolador.

15. Circuito DTSOA, de acordo com a reivindicação 13, no qual pelo menos um elemento de realimentação é um resistor.

16. Circuito DTSOA, de acordo com a reivindicação 13, no qual pelo menos um elemento de realimentação é um circuito de comutação de carga.

17. Circuito DTSOA, de acordo com a reivindicação 13, no qual os elementos de realimentação compreendem pelo menos um resistor e um capacitor.

18. Circuito com base em amplificador operacional amostrado em tempo discreto (DTSOA) que compreende: pelo menos uma linha de entrada; um transdutor piezoelétrico na linha de entrada; um circuito do amplificador que recebe sinais na linha de entrada e que gera uma saída; e pelo menos dois elementos de realimentação através dos quais a saída é reenviada para a linha de entrada.

19. Circuito DTSOA, de acordo com a reivindicação 18, no qual o circuito do amplificador compreende pelo menos um transistor de efeito de campo (FET) apresentando sua porta conectada à linha de entrada, e pelo menos um comparador configurado para receber pelo menos um sinal do FET e para gerar pelo menos uma saída representando o sinal na linha de entrada.

20. Circuito DTSOA, de acordo com a reivindicação 18, no qual pelo menos um elemento de realimentação é um resistor.

21. Circuito DTSOA, de acordo com a reivindicação 18, no qual pelo menos um elemento de realimentação é um circuito de comutação de carga.

22. Circuito DTSOA, de acordo com a reivindicação 18, no qual os elementos de realimentação compreendem pelo menos um resistor e um capacitor.

23. Circuito de processamento de sinal de transdutor piezoelétri- co que compreende: pelo menos uma linha de entrada; um circuito de transdutor piezoelétrico de "modo de saída de tensão" na linha de entrada; e um circuito ("modulador delta") diferenciador com base em am- plificador operacional amostrado em tempo discreto (DTSOA) que recebe sinais na linha de entrada e que gera uma saída.

24. Circuito, de acordo com a reivindicação 23, que compreende pelo menos um elemento de realimentação através do qual a saída é reenvi- ada para a linha de entrada.

25. Circuito, de acordo com a reivindicação 24, no qual o ele- mento de realimentação é um resistor.

26. Circuito, de acordo com a reivindicação 23, que adicional- mente compreende pelo menos dois elementos de realimentação através dos quais a saída é reenviada para a linha de entrada.

27. Circuito, de acordo com a reivindicação 26, no qual os ele- mentos de realimentação compreendem pelo menos um resistor e um capa- citor.

28. Circuito, de acordo com a reivindicação 24, no qual o circuito DTSOA inclui um comparador apresentando uma entrada conectada à linha de entrada, um transistor de efeito de campo (FET) separador é conectado ao transdutor, e o elemento de realimentação, o transdutor, e o FET são in- cluídos em um Ioop de realimentação conectado à entrada do comparador.