CA1318401C - Dispositif enregistreur de vol a memoire electronique statique - Google Patents

Abstract

Le dispositif enregistreur de paramètres de vol, comprend une enceinte de protection; des organes de mémoire incluant des circuits de mémoire non volatile de type EEPROM contenus dans l'enceinte; des dispositifs de réception contenus dans l'enceinte pour recevoir des signaux paramétriques de vol; des connexions électriques passant à travers une paroi de l'enceinte pour acheminer des signaux de l'extérieur de l'enceinte aux dispositifs de réception disposés à l'intérieur de l'enceinte; et des dispositifs de contrôle d'enregistrement disposés dans l'enceinte pour distribuer alternativement des signaux de mesures consécutives à au moins deux ensembles de circuits de mémoire. Des dispositifs d'enregistrement sont disposés dans l'enceinte pour séquentiellement enregistrer des groupes consécutifs de données dans différent circuits de chacun des ensembles de circuits de mémoire.

Description

3i8~0~
Disposltif enreqistreur de vol à memoire électronique_stati-La présente invention concerne les dispositifs enregistreurs de paramètres de vol, ou plus brièvement enregistreurs de vol.
Installés à bord d'aéronefs civils ou militaires, les ~nre-gistreurs de vol ont pour but de permettre l'acquisition de données essentielles relatives au vol en cours, et l'enregis-trement de données relatives à un ou plusieurs vols, en vue de leur restitution ultérieure éventuelle. Cette restitution peut avoir lieu simplement à propos d'un vol qui s'est dé-roulé sans encombre. Malheureusement, il arrive aussi qu'el-le soit rendue nécessaire par un accident, qui est parfoisgrave.
Cette dernière constatation fait que les enregistreurs doi-vent satisfaire des conditions de survie extrêmement contrai-gnantes.
Jusqu'à présent, l'enregistreur de vol est un enregistreur à bande magnétique. on s'efforce, par une protection physi-que convenable de cet enregistreur à bande, de lui permettre de satisfaire les conditions de survie.
Ces enregistreurs ont une fiabilité médiocre, due ~ leurs pièces mécaniques en mouvement, et à la dégradation de la bande en atmosphère humide. Il est donc souhaitable de les remplacer par des équipements de technologie plu5 performante.
- ~ - 1318~01 Ainsi, la présente invention a tout d'abord pour but de four-nir un enregistreur de vol qui tienne des conditions de sur-vie extrêmement contraignantes comme :
- r~sistance à un choc de lOQ00 mètres par seconde carrée pendant 5 millisecondes sur chacun des trois axes orthogo-naux principaux;
- résistance à un effort d'écrasement de 22500 Ne~tons pen-dant 5 minutes sur chacun des trois axes orthogonaux prin-cipaux, - ré~istance à un effet de poinçonnement produit par la chute d'une masse de 225 kllogrammes, munie d'un poinçon de 0,32 centimètre carré de section, lâchée d'une hauteur de 3 mè-tres, sur un point quelconque de l'enveloppe protectrice de l'enregistreur, - résistance à une exposition pendant 30 minutes à une flam-me de 1100~C couvrant 50% de la surface de l'enveloppe pro-tectrice, - immersion durant 24 heures dans l'un quelconque des liqui-des présents dans l'aéronef (carburant, lubrifiant, liquide hydraulique, liquide extincteur), ainsi que dans l'eau de mer, - immersion durant 30 ~ours dans l'eau de mer à une profon-deur d'au moins 3000 mètres.
La présente invention a également pour but de fournir un en-registreur de vol équipé d'une mémoire électronique statique, ce qui pose des problèmes nouveaux tant au point de vue de la protection mécanique de celle-ci qu'à celui de la s~écuri-3 _ ~3~
te de conservatioll des donnée~s inscrites en mémoire.
D~ f~érents autres problèmes sont à résoudre, comme on le verra plus loin, dans la description détaillée.
La présente invention vise un dispositif enregistreur de paramètres de vol, comprenant:
une enceinte de protection;
des organes de mémoire incluant des circuits de mémoire non volatile de type EEPROM contenus dans ladite enceinte;
des moyens de réception contenus dans ladite enceinte pour recevoir des signaux paramétriques de vol:
des connexions électriques passant à travers une lS paroi de ladite enceinte pour acheminer des signaux de l'extérieur de ladite enceinte auxdits moyens de réception disposés à l'intérieur de ladite enceinte;
des moyens de contrôle d'enregistrement disposés dans ladite enceinte pour distribuer alternativement des signaux de mesures consécutives à au moins deux ensembles de circuits de mémoire; et des moyens d'enregistrement disposés dans ladite enceinte pour séquentiellement enregistrer des groupes consécutifs de données dans différent circuits de chacun desdits ensembles de circuits de mémoire.
De préférence, dans un second mode de réalisation de l'invention, les boitiers métalliques de circuits hybrides possèdent une face ouverte à l'opposé de leurs pattes de connexion, les puces et ces pattes étant revêtues d'une résine, tandis que l'intérieur du boîtier est pour le reste empli d'un produit silicone solide.
4 131~01 De préférence, un produit anti-corrosion, en particulier à
base de silicones, est avantageusement appliqué sur les car-tes de circuit imprimé, en leurs deux faces.
5 De p r é fe re n c e, les cartes de circuit imprimé sont montées entretoisées à l'intérieur de la paroi interne de l'enceinte, où elles sont calées par des microbilles de verre, ces cartes étant interconnectées par des clrcuits imprimés souples.
D e p ré ference, selon l'invention, les oryanes de mémoire comprennent au moins une carte de circuits hybrides de mémoi-re, et une carte de circuits de commande, propre ~ constituer interface entre le processeur externe et les circuits hybri-des de mémoire.
De p r é f é r e n c e, la ~arte de commande comprend plusieursniveaux de circuits, interposés entre les connexions d'entrée/
sortie et au moins les lignes d'écriture des cartes de mémoi-re, ces différents niveaux de circuits lui permettent de ser-vir de fusible, en cas de tensions d'entrée excessives pour protéger les cartes de mémoire de ces tensions excessives;
l'une au moins des cartes de mémoire comporte alors une zone dite "pastillage" et pxopre à recevoir un connecteur d'acc~s mémoire, en cas d'incapacité fonctionnelle de la carte de commande, survenue par èxemple lors d'un accident subi par l'aéronef.
De préférence, toutes les liaisons entrées vers les organes de mémoire sont protégées en parallèle par des diodes Zener unidirectionnelles rapides.
De préférence, selon l'invention, des mesures con-sécutives d'une même grandeur ~ enregistrer sont distribuées alternativement à au moins deux ensembles de circuits hybri-des de mémoire; de plus, des groupes consécutifs de données à enregistrer dans chaque ensemble sont distribués séquen-tiellement aux différents circuits hybrides de celui-~;

De préférence, les différents ensembles de mémoire sont montés sur des cartes de circuit imprimé sépar~es, que la carte de commande actionne par cles voies séparées.
De préférellce, tout vol fait l'objet d'un enregis-trement alterné de ses paramètres ten particulier par cycles d'enregistrement de paramètres, où certains param~tres peu-vent être surconnectés, c'est-à-dire échantillonnés plusieurs fois) dans deux zones différentes de mémoire. Ceci permet de disposer, en cas de panne totale ou partielle d'une des deux zones, de toute la durée du vol à cadence moitié. Na-turellement, un tel enregistrement à cadence moitié peut aussi être réalisé sur commande, si on le désire.
De préférence, chaque groupe de paramètres de vol à
enregistrer (on appellera ci-après un tel groupe "module de vol") contient normalement un nombre entier de cycles compre-nant chacun l'ensemble des paramètres de vol à enregistrer.
Ceci permet une compression de données particulièrement inté-ressante, qui fait l'ob~et d'un autre aspect de l'invention.
~e préférence, chaque mcdule de vol contient alors, en principe au début, un cycle de référence, comprenant un bloc de donnees enregistrées qui forme un codage complet de l'ensemble des paramètres à enregistrer. Ce cycle de référence est suivi de cycles dits secondaires, comprenant des blocs de données constitués chacun d"~n identificateur, capable de prendre au moins trois états différents, tandis que le reste du bloc est : inexistant, si l'identificateur indique que le paramè-tre de vol n'a pas varié par rapport à sa valeur précédente, à une précision choisie; constitué d'un nombre restreint de bits si l'identificateur indique que le paramètre de vol n'a varié, par rapport à sa valeur précédente, que dans un domai-ne restreint choisi, définissable par ce nombre restreintde bits; constitué de la totalité des bits du codage dans l'autre cas, c'est-à-dire si la variation du paramètre de vol est plus importante.
~18~01 De préference, il est associé à chaque module de vol l'enre-gistrement initial d'une identification du vol, d'une iden-tification du module de vol, et du temps écoul~ depuis le début du vol~
On examinera maintenant un autre aspect nouveau de l'inven-tion.
Chaque bloc de données relatif ~ un cycle de vol est de pré-férence suivi de l'indication du nombre de bits que contient ce bloc: chaque groupe de données définissant un module de vol est, de même, suivi de l'indication du nombre de bits que contient ce groupe, puis d'au moins un signal spécial de synchronisation.
Ceci est intéressant car la mémoire peut faire l'ob~et d'une interruption d'alimentation, soit accidentelle, soit le plus souvent parce que l'enregistrement des paramètres du vol se poursuit ~usqu'à la disparition de l'alimentation de bord de l'aéronef, et qu'il est par conséquent difficile de pré-voir un marquage spécial pour la fin du vol.
De préférence, selon ce qui viennent d'être exposés, le recalage dans la mémoire après une interruption dlalimentation s'eEfectue en parcourant la mémoire à l'envers, pour y chercher d'abord les signaux de synchronisation relatifs au module le plus récent du vol le plus récent, puis pour suivre les modules de vol en remontant le temps.
De préEérence, la mémoire tourne en boucle, c'est-à-dire que, lorsqu'elle est pleine, des informations récentes vont venir effacer les informations anciennes. Mais, avec le mode de réalisation ici envisagé, ces informations anciennes ne sont pas forcément les plus anciennes, contrairement ~ ce qui se produisait avec des bandes magnétiques.
De ce fait, les phases préliminaires de recalaye dans la m~-moire selon l'invention, qui viennent d'être décrites, se 1318~1 poursuivent avantageusement jusqu'à la détermination du vol le plus ancien, dont tous les modules de vol sont représen-t~s en mémoire.
D'autres caractéristiques et avantages de l'invention appa-raitront a l'examen de la description detaillee ci-après, et des dessins annexés, sur lesquels :
- la figure 1 illustre, sous la forme d'une vue schématique en perspective un dispositif de mémoire selon l'invention, associé à un dispositif d'acquisition des paramètres de vol;
- la figure 2 est le schéma électrique de principe des deux dispositifs de la figure l;
- les figures 3A et 3B sont une vue en coupe verticale et une vue en coupe horizontale, respectivement, du dispositif de m~moire selon l'invention;
- les figures 4A, 4~ et 4C illustrent l'interconnexion et la structure des trois cartes que comprend le dispositif de mémoire selon l'invention;
- les figures 5, SA et 5B sont respectivement une vue en pers-pective d'un circuit hybride utilisé selon l'invention, et des vues en coupe de deux variantes de ce circuit hybride;
- la figure 6 est un schéma de principe de la carte de com-mande du dispositif de mémoire selon l'invention;
- la figure 7 est un schéma de cartographie mémoire permet-tant de mieux comprendre le fonctionnement du dispositif se-lon l'invention;
- la figure 8 est un autre schéma de cartographie mémoire permettant de mieux comprendre le fonctionnement du dispo-sitif selon l'invention; et ' 1318~01 - la figure 9 est un troisième schéma de cartographie mémoi-re permettant de mieux comprendre le fonctionnement du dispo-sitif selon l'invention.
Les dessins annexés comportent à de nombreux titres des in-formations de caractère certain. Ils pourront en conséquence non seulement servir à faire mieux comprendre la description détaillée ci-après, mais aussi contribuer à la définition de l'invention, le cas échéan~.
Sur la figure 1, la mémoire proprement dite MPV du disposi-tif enregistreur de vol est associée à un dispositif APV pour l'acquisition des paramètres de vol.
En lui-même, le dispositif APV ne fait pas partie de la pré-sente invention. Il peut s'agir d'un dispositif d'acquisi-tion classique, tel que ceux vendus par la Société de Fabri-cation d'Instruments de Mesure, 13, avenue Ramolfo Garnier, 91300 Massy, Prance.
La figure 2 fait apparaître le schéma électrique de principe de ce dispositif d'acquisition, qu'il est utile de connaitre sommairement pour mieux comprendre l'invention. Ce disposi-tif comprend par exemple des moyens d'interface AIP avec les différents capteurs que comporte un aéronef, suivi (si néces-saire) d'un codeur analogique/numérique noté ~CN, puis d'un microprocesseur ou plus généralement d'un processeur AMP, qui va être chargé de définir le jeu de paramètres de vol que le dispositif de mémoire selon l'invention a la charge d'enregistrer.
Toujours sur la figure 2, ce dispositif de mémoire MPV com-prend, électriquement, une carte de commande CDC, une pre-mière carte mémoire CMl, et une seconde carte mémoire CM2.
Les figures 3A et 3B font apparaitre que le dispositif est logé dans une enveloppe externe 11, qui est l'enveloppe vi-sible sur la figure 1.
9 1318~1 C'est cette enveloppe qui a la charge de fournir les protec-tions mecaniques générales externes, et notamment la résis-tance ~ l'écrasement et au poin~onnement, mentionnée plus haut. Cela est possible avec une enveloppe en acier d'épais-seur 4 millimètres.
Une seconde enveloppe 13 est prévue ~ l'intérieur de la pre-mière, tandis qu'un matériau anti-feu 12 est interposé entre les deux enveloppes. Ce matériau anti-feu est par exemple le matériau dit Aerocoat, disponible auprès de la Société
Aérospatiale (France). Ce matériau, à base d'eau chimique-ment liée, s'intercale sur 13 mm d'épaisseur entre les deux enceintes 11 et 13. Il se vaporise sous l'effet de la tempé-rature en absorbant le maximum de calories. L'évaporation s'effectue par des pores incorporés à l'enceinte externe 11, et qui s'ouvrent à haute température.
A l'intérieur de l'enceinte interne 13 sont montées les trois cartes du dispositif de mémoire protégé selon l'invention.
Comme visible sur les figures 4A à 4C, il s'agit d'une carte de commande CDC, d'une première carte mémoire CMl, et d'une seconde carte mémoire CM2, toutes de même format. Ces cartes sont interconnectées par un circuit imprimé souple CIS. La carte mémoire CMl, placée entre les deux autres, possède ses composants sur la ~ace oppo~ée à celle prévue pour les deux cartes voisines.
La figure 4C montre comment ces cartes peuvent etre empilées pour occuper un volume parallélépipédique. Les cartes sont alors entretoisées, au niveau d'orifices 15 pour la carte de commande CDC, 15-1 pour la carte de mémoire CMl, et 15-2 pour la carte de mémoire CM2.
Les figures 4 montrent encore que la carte mémoire CMl com-porte quatre hybrides ~1, H3, H5, H7, tandis que la carte CM2 comporte quatre hybrides H2, H4, H6, H8. Cette dernière est également munie, à l'extrémité, d'un pastillage PCA, au * marque de commerce l3l~4al r~lveau du circui~ imprimé souple CIS, pour permettre la fixa-tion d'un connecteur auxiliaire. Comme on le verra plus loin, ce connecteur auxiliaiee perme-t l'acces aUX cartes de mémoire lorsque la carte de commande est devenue inutilisable, dans S certaines conditions.
A partir de la figure 4C, on revient maintenant aux figures 3.
L'espace occupé par ces cartes repliées à l'intérieur de l'en-ceinte 13 emplit, par son enveloppe géométrique, le volume de celle-ci. Les passa~es restant libres sont totalement ob-turés par des billes de verre BV (figure 3A). Avantageusement, la taille de ces billes de verre est comprise entre 4S et 90 micromètres.
On mentionnera encore que l'épaisseur de la paroi interne 13 est de 3 millimètres d'acier inoxydable. Le connecteur de la carte de commande CDC communique avec le connecteur externe CAM par l'intermédiaire d'une fenêtre en biseau pour le passage des fils de liaison. Cette fenêtre en biseau est elle-même protégée par une seconde paroi d'acier. Cette fenêtre est fermée et comprend également le matériau anti-feu dit Aerocoat.
Les essais ont montré qu'une telle disposition permet de sa-tisfaire les conditions précitées quant à l'effort d'ecrase-ment, l'effort de poinçonnement, et la résistance au feu.
Il en est de même pour la résistance aux chocs, compte tenu du fait que les modules de circuits hybrides que l'on exami-nera maintenant résistent à 3000 fois l'accélération de lapesanteur.
Ces modules hybrides sont illustrés schématiquement en pers-pective sur la figure 5, à l'envers, c'est-à-dire avec leurs pattes de connexion HPC vers le dessus.
La figure 5A illustre un premier mode de réalisation de ces modules hybrides, mode de réalisation noté BHl. Le boitier métallique du module hybride est ici fermé par un couvercle 11 131g~1 supérieur CIIA, muni d~un orifice à l'emplacement SFL. On dis-tingue intérieurement le substrat de céramique SCH du circuit hybride, sur lequel appa~aissent les puces électroniques PE.
Sur ce substrat sont également mont~es les pattes HPC, qui txaversent la paroi métallique du boîtier à travers des per-les de verre, de manière connue. Après montage, un liquideinerte LI, non polluant à l'égard des puces électroniques, tel que le liquide FL~ORINERT* référence FC43, vendu par la Société 3M, est introduit à travers l'orifice du couvercle CHA. Cet orifice est ensuite fermé par une soudure SFL.
Il s'est avéré que ce dispositif a résisté à des pressions avoisinant 1000 bars Un second mode de réalisation des circuits hybrides est il-lustré sur la figure 5B. On y retrouve le substra~ de céra-mique SCH muni des puces PE, avec les pattes de connexion HPC. Le boitier BH2 est cette fois ouvert vers sa partie su-périeure. Une résine dure et non polluante pour les puces électroniques est répartie (une ou quelques gouttes suffi-sent) sur les puces ainsi que sur les pattes. Cette résinepeut être celle vendue par HYSOL sous la référence ES4228 (dureté 89 SHORE D). Le reste du boitier est rempli d'une composition silicone PS solide, de dureté moyenne et de fai-ble coefficient de dilatation. Cette composition est par exem-ple le produit RTV 31-40*de DO~ CORNING (dureté 25 SHORE A, coefficient de dilatation 300 10-6). Ce second mode de réa-lisation du boitier s'est avéré propre à tenir une pression d'environ 850 bars.
Ainsi équipé, le dispositif de mémoire selon l'invention sa-tisfait les contraintes d'accélération et de pression men-tionnées plus haut. Reste la tenue à la corrosion, et en par-ticulier la tenue à la corrosion marine, qui est en principe la plus délicate.
A cet effet, un produit silicone tel que le RTV 31-40 pré-cité est ajouté. Ce produit silicone peut être ajouté par-tout, lorsque les circuits hybrides sont fondés sur le se-* marque de commerce 12 1318~0~
cond mode de réalisation (figure 5B). Dans le ca5 OU le cir-cuit hybride est celui du premier mode de réalisation (fi-gure 5A), on pourra distribuer une épaisseur d'un ~ deux mil-limètres de ce produit silicone sur les cartes de circuit imprimé, ainsi que sur les pattes de connexion, des circuits hybrides notamment, sur ces cartes.
Contrairement à ce qui était le cas avec les dispositifs à
bande magnétique de la technique antérieure, la présente in-vention permet également de se préoccuper de la sécurité desdonnées en ce qui concerne l'électronique proprement dite.
Un premier aspect matériel de la protection électronique des données fait intervenir le rôle de fusible de la carte de commande. Celle-ci apparait, en schéma de principe simpli-fié, sur la figure 6.
En 200 est représenté le connecteur de liaison avec le micro-processeur AMP de la figure 2 (ce connecteur 200 correspond au regroupement des connecteurs CAM et de la connexion sur la carte CDC, si l'on retourne aux figures 3A et 3B).
Comme illustré schématiquement sur la figure 6, tous les si-gnaux d'entrée sont ramenés à la masse par des diodes Zener rapides DZ, unidirectionnelles,permettant d'écrêter tous les transitoires inférieurs à -1 Volt ou supérieur à +7 Volts.
Du connecteur 200 partent des liaisons en bus de données Do à D7 ainsi que D8 à D15, qui vont respectivement vers deux circuits émetteurs~récepteurs de ligne 211 et 212. Les sorties de ceux-ci définissent le bus de données complet, à 16 fils, Do à D15, qui est.repris ve~s un connecteur 290 pour aller vers les cartes mémoires par le circuit imprimé souple CIS
(figure 3).
Le connecteur d'entrée 200 recoit également des informations d'adresses. Une partie de celles-ci est appliquée à un cir-cuit de ligne d'adresse 213, suivi d'un décodeur d'adresse 131~4(31 223. Celui-ci alimente tout d'abord un ~ythmeur 233, suivi d'un démultiplexeur 24~. Le démultiplexeUr fournit des si-gnaux d'autorisation d'écriture (~rite enable), notés ~E O
à 8 , et qui transitent sur quatre fils.
Le rythmeur fournit également des signaux de commande à deux autres démultiplexeurs 244 et 245, chargés respectivement de fournir d'autres slgnaux de commande pour l'écriture aux circuits hybrides Hl, H3, f35, H7 d'une part, H2, H4, H6, H8 d'autre part. Ces signaux comprennent des signaux OE d'auto-risation de sortie (output Enable) et des signaux CE de vali-dation de puces (Chip ~nable).
Le décodeur d'adresse 223 fournit également les signaux d'a-dresses à décoder aux démultiplexeurs 244 et 245.
D'autres signaux d'adresses émanant du connecteur d'entrée200 vont vers un circuit de ligne 214, qui les distribue en adresses impaires et paires. Les premières concernent le dé-multiplexeur 244 et les secondes le démultiplexeur 245. Cessignaux de commande en fonction de la parite sont appliqués à travers deux niveaux d'étages intermédiaires 224 et 234 d'une part, 225 et 235 d'autre part, de façon qu'on ait le même nombre de couches de circuits logiques entre /outes les entrées et toutes les sorties de la carte de mémoire.
Enfin, le reste des signaux d'adresses est repris par un cir-cuit de ligne 216, qui élabore des signaux d'adresses d'oc-tets, de pages dans une puce, de puces et de circuits hybri-des, à destination du connecteur de sortie 290.
L'homme de l'art comprendra, de ce qui précède, qu'il existeune distribution séparée des signaux de commande des deux mémoires, ou plus, lorsqu'il s'agit d'écrire dans celles-ci.
Par ailleurs, l'écriture est pratiquement "paralys~e" si les bons signaux ne se présentent pas tous, et ce dans le bon ordre.

1~184~
?ar l'usage de quatre couches de circuits à l'intérieur de la carte de commande CDC, on assure que celle-ci peut aussi ~ouer un rôle de fusible si des tensions trop élevées venaient à être présentées sur le connecteur d'entrée 200. Ce role de fusible est, au plan de la sécurité, complété par celui dss diodes Zener DZ.
Un autre élément de sécurité, sur lequel on reviendra ci-après, réside en ce que les données sont systématiquement réparties, suivant l'ordre dans lequel elles se présentent, en des don-nées paires et des données impaires, qui seront appliquées de manière alternée aux cartes de mémoire elles-mêmes ainsi qu'aux circuits hybrides eux-mêmes, qui en constituent le composant maté.riel élémentaire, dans le mode de réalisation décrit.
Il convient: ici de revenir brièvement sur le connecteur auxi-liiaire PCA de la figure 4B. Lorsque la carte de commande CDC a ~oué son rôle de fusible, pour quelque raison que ce soit, l'accès aux informations présentes dans la mémiore de-meure disponible par l'implantation d'un connecteur auxiliai-re sur le pastillage PCA.
On peut encore mentionner la protection des données enregis-trées à l'égard des perturbations électromagnétiques. Celles-ci résultent de trois enceintes métalliques ici présentées, à savoir celles des circuits hybrides, et les deux enceintes 13 et 11. Il s'y ajoute une quatrième enceinte externe à l'in-térieur de laquelle est logé l'ensemble des deux éléments de la figure 1.
Il convient encore d'ajouter que l'effacement complet de la mémoire est pratiquement impossible, car il nécessiterait :
- la présence d'un potentiel supérieur à ~15 Volts sur cha-cun des huit fils OE reliés repectivement aux huit hybrides.
Or, il n'y a pas de tension autre que l'alimentation de ~5 Volts à l'intérieur du boitier de mémoi_e protégé, et les 13~40~.
diodes Zener dé~à mentionnées neutralisent tout potentiel supérieur à ~7 Volts à l'entrée du boitier;
il faudrait aussi la présence de niveaux bas sur les con-nexions WE ainsi que CE. Les signaux ~E cheminent par quatre liaisons distinctes. Les signaux CE cheminent par huit fils liés chacun à l'un des hybrides. Du fait que ces fils sont liés aux cinq commandes du boitier protégé, et que ces comman-des doivent se présenter selon un chronogramme très précis et répétitif~ par hybride, il n'est pratiquement pas possible d'obtenir une écriture indésir~e. De plus, en cas de coupure, certains des fils sont rappeles à un potentiel de +5 Volts ou à la masse, de manière à activer la position lecture.
Par ailleurs, en utilisant préférentiellement des puces des circuits in,tégrés de 64 kbits EEPROM telles que vendues par la Société SEEQ, on obtient l'avantage de ces puces que tou-tes les possibilités d'écriture sont inhibées sl la tension +5 Volts d'alimentation vient à descendre au-dessous de ~3 Volts, par exemple du fait d'une coupure ou d'une mise à la masse de l'alimentation à +5 Volts.
Un effacement partiel de la mémoire a également très peu de risque de se produire, car il faudrait que les conditions suivantes soient remplies :
- adressage positionné dans une zone de mémoire dé~à écrite, - signal de validation d'~écriture présent, - séquencement entre les signaux d'écriture, d'~chantillon-nage d'adresses et d'échantillonnage de données conforme à
un cycle d'écriture.
De plus, dans l'hypothèse où toutes ces circonstances défavo-rables seraient rencontrées, une seule page d'une seule puce pourrait être effacée.
On verra maintenant que l'invention présente d'autres aspects 16 ~ 3~ 8~ 01 qui permettent de limiter les inconvénients qui peuvent en résulter.
M~is auparavant, il est souhaitable d'examiner un autre as-pect de l'invention, qui concerne une compression de données permettant une bien meilleure utilisation des capacités des m~moires électroniques statiques.
On prendra comme base le fait que le nombre de paramètres de vol à enregistrer est de 64, remarque étant faite que l'en-registrement dê certains paramètres peut être redondant.
Pour l'enregistrement en mémoire, le vol est donc décomposé
en cycles de 64 paramètres, codés en principe chacun sur 12 bits.
On aura tout d'abord, a priori, un rangement de cycles, en fonction de l'ordre dans lequel il se présente, un cycle I, donc impair, qui ira vers les hybrides impairs de la carte de mémoire N~l (impaire), et le cycle suivant sera un cycle P ou pair, qui ira vers les hybrides pairs de la carte mémoi-re N~2 (paire).
En d'autres termes, si l'on considère deux cycles de vol con-s~cutifs comprenant respectivement deux échantillons consé-cutifs d'un meme paramètre de vol (échantillonné une fois par cycle), l'un de ces échantillons ira dans l'une des cartes mémoire, et l'autre dans l'autre oarte mémoire.
Maintenant, la compression de données selon l'invention fait intervenir la définition de cycles de référence (CR-I et CR-P), suivis chacun de 179 cycles secondaires (CS-I ou CS-P).
L'ensemble constitué par un cycle de référence et 179 cycles secondaires couvre, au point de vue de l'enregistrement des paramètres de vol, un "module de vol" dont la durée couvre par exemple une minute du vol.
Bien entendu, un module de vol comprendra 180 cycles imnairs dont un cycle de référence, et 180 cycles pairs dont un cycle de référence, en mode normal.
On ne considère plus maintenant que l'un de ces modules de vol en sa partie impaire, la partie paire étant identique.
Un tel module de vol va, comme illustré sur les figures 7 et 8, commencer par un cycle de référence CR-I-l qui comprend l'enregistrement complet de tous les paramètres intéressés.
L'enregistrement de ce cycle de référence R-I-l va occuper un certain nombre de bits en mémoire. Comme indiqué en figu-re 8, ce nombre de bits constitue une information TOTBITBLOC
enregistrée immédiatement après le bloc de données relatif au cycle de référence CR-I-l.
Les 179 cycles secondaires suivants CSI-l à 179 ne feront pas l'objet d'un enregistrement intégral du codage binaire de tous les paramètres de vol. Au contraire, le codage des données est le suivant :
- si, dans les limites de précision déterminées, le paramètre de vol concerné n'a pas varié depuis sa valeur précédente (du même "cycle"), on enregistre seulement deux bits identifi-cateurs, par exemple 00, indiquant cet état de Eait ou mieuxun seul bit O, ce qui am~liore la compression de données;
- si, par rapport à sa valeur précédente, le param~tre de vol concerné n'a varié que dans un domaine restreint choisi, on enreyistre un identificateur par exemple 10 représentant cet état de fait plus Ull nombre de bits suffisant pour repré-senter la variation du paramètre de vol, compte tenu du do-maine restreint de variation choisi;
- si, toujours par rapport à sa valeur précédente, le paramè-tre de vol a varié en dehors dudit domaine restreint, alors on enregistre l'identificateur ll (par exemple) suivi de la totalité des bits formant le codage du paramètre de vol sujet à variations importantes.
18 13~
Il a été observé que cette technique de compression s'~ppli-que parfaitement a la dynamique d'evolution de chaque paramè-tre, tout en permettant la restitution stricte et intégrale de celui-ci.
Les essais ont révélé que cette technique de compression des données permet de diminuer d'un facteur 6 environ le volume de bits nécessaires, par rapport à l'enregistrement complet de la technique antérieure, et ce, sans perte d'information.
Comme pour le cycle de référence, chaque cycle secondaire CS ainsi compressé est suivi de l'indication du total TOTBIT-BLOC du nombre de bits qu'il comporte, compte tenu de la com-presslon .
Cela se poursuit jusqu'au dernier cycle secondaire CS-I-1/179.
L'information TOTBIT~LOC de celui ci est suivi de bits de remplissage, pour terminer la dernière ligne utilisée dans la mémoire, comme visible sur la figure 8.
Après cela, on prévoit une indication TOTBITMOD (total des bits ou octets d'un module), qui couvre un segment ou ligne complet de la mémoire, suivi de deux indications "synchro", construites également en format fixe, comme le TOTBITMCD.
On revient maintenant au haut de la figure 8. Avant le cycle de référence CR-I-l, mais après l'information de synchronisa-tion du ~odule de vol précédent, on aura placé deux indica-tions couvrant une ligne, et qui sont respectivement le numé-ro du vol NUMVOL et le numéro du module de vol NUMMOD. A laligne suivante, on inscrit le temps écoulé depuis le début du vol, ces informations constituent le bloc identité du mo-dule de vol.
Il est utile d'examiner maintenant la figure 7, qui fait ap-paraître le rangement en mémoire dans la carte mémoire CMl de tous les blocs formant les "cycles" impairs.
A titre d'exemple, le premier cycle de référence CR-I-l est l9 1318~1 inscrit dans la puce Pl de l'hybride Hl . Il est suivi des n-179 cycles secondaires associés distingués par la marque CS~ l à 179.
Le cycle de référence CR-I-2 est inscrit dans la puce Pl de l'hybride H3, suivi des n cycles secondaires CS-I 2/1 à 179.
Il en est de même pour le cycle CR-I-3 dans la puce Pl de l'hybride H5 avec ses cycles secondaires et le cycle CR-I-4 dans la puce Pl de l'hybride H7, avec ses cycles secondaires ~
Après cela, le cycle de référence CR-I-5 revient dans la puce Pl de l'hybride Hl, où la suite de ces cycles secondaires peut s'étaler sur la puce P2 du même hybride, le remplissage se poursuivant, ainsi, en séquence.
Le même processus se produit dans l'autre carte de mémoire, avec les cycles CR-P-l (de référence), suivi de CS-P-l/l à
179, et ainsi de suite.
La figure 9 fait maintenant apparaître la présentation des modules de vol successifs, dans la mémoire, par hybride.
La fin d'enregistrement se produit sur un signal de synchro-nisation (en pratique un bloc de deux signaux de synchronisa-tion).
L'enregistrement des données dans l'hybride H considéré s'est effectué dans le sens SE. Il est possible de mettre en oeuvre la mémoire selon l'invention sans y incorporer de catalogue ("Directory"), comme on le verra maintenant.
Pour cela, il est avantageux de faire les recherches (ou reca-lages) dans la mémoire dans le sens S~, inverse de SE.
Une fois qu'on a repéré le dernier signal de synchronisation Sn, il su~fit de lire immédiatement au-dessus le nombre total de bits (ou d'octets TOTOCMOV) du module terminé par ce bloc de synchronisation pour remonter au début de ce module, et 131840~
ainsi de suite avec les signaux de synchronisation Sn-l, Sn-2.
Di~féren~es conditions spéciales peuvent se produire, tenant compte par exemple du fait que le dernier module est complet mais sans singal de synchronisation, ou bien qu'il est incom-plet, ou bien qu'il y a eu une coupure du réseau d'alimenta-tion de l'aéronef en cours d'~criture d'un module dans un circuit hybride (coupure CS, à gauche de Sp, avec un TOTOCMOD
erroné, détectable par exemple par erreur de parité), ou bien que le recalage sur la synchronisation s'effectue à cheval entre le début et la ~in d'un circuit hybride, et ce avec ou sans coupure réseau de l'aéronef, ou bien que le total des bits d'un module se trouve à cheval entre les adresses de début et de fin d'un hybride (ce total étant constitué
d'un octet à la fin de l'hybride, et d'un autre octet en d~but de l'hybride), ou bien encore que la mémoire est totalement vierge.
L'expérience a montré qu'un recalage est tou~ours possible par les moyens de l'invention, dans toutes les conditions exposées ci-dessus. On détermine des "modules de vol certi-fiés". Sur la figure 9, on suppose que le TOTOCMOD adjacent à Sn est incorrect ou incomplet Le premier module certifié
est donc Mn-l.
Après cela, on peut procéder à un rangement des modules de vol certifiés. Il 5 'agit de déterminer le vol le plus ancien et le vol le plus récent, et de connaître l'adresse en mémoi-re de leur premier module et/ou de leur dernier module.
On peut enfin procéder à une initialisation de table indi-quant les adresses de départ sur un circuit hybride pour un nouvel enregistrement.
Lorsqu'il s'agit non pas de préparer la mémoire pour un nou-vel enregistrement, mais de rechercher des enregistrements antérieurs, il est souhaitable d'aller plus loin.
131~

On déte~mine tout d 'abord quel est le plus vi~ux vol dont des modules sont pr~sents dans les huit circuits hybrides.
o~ dét~rmine ensuite quel est le premier module à restituer dans ce plus vieux vol, ainsi que le ~uméro d'hybride où se trouve ce premier module.
on procède alors ~ une remise à jour d'une table contenant les numéros d'identité des blocs identité des premiers modu-le~ ~ restituer.
On peut alors constituer une table formant sommaire de diffé-rents vols et modules de vol.
Enfin, on peut accéder directement à tout module de vol de tout vol contenu dans la mémoire.
Ces opérations sont intéressantes en pratique. En effet, l'hom-me de l'art aura remarqué que la présente invention substitue à l'enregistrement purement séquentiel d'une bande magnétique un enregistrement qui demeure séquentiel, mais d'une manière répartie à l'intérieur de différents sous-ensembles matériels de mémoire.
Or, du fait qu'est également prévue une compression de don-nées, il est tout à fait possible qu'un module de vol ait pris, du ~ait des variations importantes (accidentelles ou non) d'un ou plusieurs paramètres, une importance (en termes de taille de mémoire requise) qui dépasse largement celle dont ont eu besoin les modules de vol voisins. Il s'ensuit alors un risque d'effacement, dans l'hybride concerné, de modules de vol antérieurs, dont les "voisins" sont par contre demeurés présents dans les autres hybrides. C'est de cela que tiennent compte les différentes étapes qui viennent d'être exposées sur le recalage dans la mémoire selon l'invention.
1318~J, Dans une variante de l'invention, on peut remplacer les cir-cuits hybrides décrits plus hau~ par des circuits de techno-logie dits PLCC ("Plastlc Leadless chip Carrier") tels que les circuits vendus par la société XICO~ (Etats-~nis). Cette S soci~té vend par exemple des puces de 256 K bits sous la réfé-rence X28 256 PLCC boitier J ou JI suivant la gamme de tempé-rature nominale que peuvent supporter normalement de tels circuits.
Dans l'exemple décrit plus haut, on a considéré deux ensembles de mémoire comprenant chacun quatre circuits hybrides en boîtier. La variante consiste à remplacer chaque boîtier de circuit hybride par une pluralité de puces de type PLCC, par exemple du modèle indiqué ci-dessus.
La demanderesse a observé que ces puces PLCC sont intrinsè-quement étanches à l'air. i~n utilisant de telles puces, il n'est donc plus nécessaire de recourir au remplissage par un produit inerte, comme cela était le cas pour les boitiers de circuits hybrides.
Par ailleurs, la structure matérielle de l'enregistreur de vol peut également changer. Notamment, le recours à des cir-cuits PLCC peut faire qu'au lieu de deux cartes comportant chacune l'un des deux ensembles de mémoire, on doive matéria-liser chaque ensemble de mémoire par plusieurs cartes pour lui seul, c'est-à-dire deux jeux de cartes consacrés chacun à l'un des ensembles de m~moire.

Claims

- 23 -Les réalisations de l'invention, au sujet desquelles un droit exclusif de propriété ou de privilège est revendiqué, sont définies comme il suit:
1. Un dispositif enregistreur de paramètres de vol, comprenant:
une enceinte de protection;
des organes de mémoire incluant des circuits de mémoire non volatile de type EEPROM contenus dans ladite enceinte;
des moyens de réception contenus dans ladite enceinte pour recevoir des signaux paramétriques de vol;
des connexions électriques passant à travers une paroi de ladite enceinte pour acheminer des signaux de l'extérieur de ladite enceinte auxdits moyens de réception disposés à l'intérieur de ladite enceinte;
des moyens de contrôle d'enregistrement disposés dans ladite enceinte pour distribuer alternativement des signaux de mesures consécutives à au moins deux ensembles de circuits de mémoire; et des moyens d'enregistrement disposés dans ladite enceinte pour séquentiellement enregistrer des groupes consécutifs de données dans différent circuits de chacun desdits ensembles de circuits de mémoire.
2. Un dispositif selon la revendication 1, dans lequel lesdits ensembles de mémoire sont montés sur des cartes de circuit imprimé séparées qui sont contrôlées par ladite carte de commande qui actionne par des voies séparées.
3. Un dispositif selon la revendication 1, comprenant des moyens pour enregistrer de façon alternée des paramètres de vol dans deux zones différentes de mémoire permettant ainsi, en cas de panne totale ou partielle d'une des deux zones, de rendre disponible tous les paramètres d'un vol à cadence moitié.

4. Un dispositif selon la revendication 1 ou 3, dans lequel chacun des groupes de données constitue un module de vol qui contient normalement un nombre entier de cycles, chacun desdits cycles comprenant l'ensemble des paramètres d'un vol à enregistrer.
5. Un dispositif selon la revendication 4, dans lequel chacun des modules de vol contient un cycle de référence comprenant un bloc de données enregistrées qui forme un codage complet de l'ensemble des paramètres du vol à enregistrer, suivi de cycles secondaires comprenant des blocs de données secondaires, chacun desdits blocs de données secondaires comprenant un identificateur capable de prendre au moins trois états différents tandis que le reste de chacun desdits blocs secondaires est:
constitué d'un nombre restreint de bits si l'identificateur indique qu'un paramètre donné du vol a seulement varié à l'intérieur d'un domaine restreint choisi par rapport à sa valeur précédente, et constitué de la totalité des bits de codage si l'identificateur indique qu'un paramètre donné du vol a dépassé une valeur choisie par rapport à sa valeur précédente.
6. Un dispositif selon la revendication 5, dans lequel chacun desdits modules de vol est associé à un enregistrement initial d'une identification de vol, d'une identification du module de vol, et d'une période de temps écoulée depuis le début du vol.
7. Dispositif selon la revendication 4, dans lequel chacun desdits blocs de données secondaires relatif à
un desdits modules de vol est suivi d'une indication du nombre de bits contenues dans un tel bloc secondaire, et en ce que chacun desdits groupes de données définissant un module de vol est suivi par une identification du nombre de bits contenues dans ledit groupe en question, puis d'au moins un signal spécial de synchronization.
8. Un dispositif selon la revendication 7, dans lequel un recalage dans les organes de mémoire après une interruption d'alimentation s'effectue en parcourant lesdits organes de mémoire à l'envers pour y chercher d'abord les signaux de synchronization relatifs au module le plus récent du vol le plus récent, puis pour suivre les modules de vol en remontant le temps.
9. Un dispositif selon la revendication 8, dans lequel un recalage est suivi d'une détermination du vol le plus ancien de tous les modules de vol qui sont représentés en mémoire.