CH622916A5 - - Google Patents

Description

Vorliegende Erfindung betrifft ein Verfahren zur Ermittlung des Kanals, auf den ein spannungsabstimmbarer, von einer 10 zentralen Stelle entfernt angeordneter Empfänger abgestimmt ist. Des weiteren betrifft die Erfindung eine Anordnung zur Ausführung des Verfahrens.

Mit dem Aufkommen von spannungsabstimmbaren Fernsehempfängern und von Gemeinschaftsantennenanlagen 15 wurde es möglich, die Nummer des jeweils empfangenen Kanals durch Überwachung der am Empfangsgerät oder an der Antennenanlage angelegten Abstimmspannung zu ermitteln. Da indessen zwischen der Abstimmspannung und der Kanalnummer keine lineare Beziehung besteht, und zwischen 20 den Spannungswerten ein grosser Unterschied notwendig ist, um eine grosse Anzahl unterschiedlicher Empfangsgeräte auf den gleichen Kanal abzustimmen, war es schwierig, die Abstimmspannung als Angabe über den gewählten Kanal zu verwenden. Es wurde zwar versucht (US-Patente 3 662 347, 25 3 824 585 und 3 835 424), die nicht-lineare Beziehung durch Speichermittel und Analog-Digital-Wandlermitteln in Verbindung mit einem Festwert- bzw. Analog-Speicher zu kompensieren.

Die Aufgabe der Erfindung besteht somit in der Schaffung 30 eines verbesserten Verfahrens und einer Anordnung zu dessen Durchführung, mit dem eine Fernüberwachung zur Feststellung des Kanals möglich ist, auf welchen ein spannungsab-stimmbares Empfangsgerät eingestellt ist.

Die erfindungsgemässe Lösung dieser Aufgabe ergibt sich 35 aus den Patentansprüchen 1 und 6. Bevorzugte Ausführungsvarianten sind durch die jeweils abhängigen Ansprüche definiert.

Der Erfindungsgegenstand wird nachfolgend anhand eines Ausführungsbeispiels und der Zeichnung beschrieben. Darin zeigen: 40

Fig. 1 eine verallgemeinerte Blockschaltung einer Fernseh-Gemeinschaftsantennen-Anlage, die eine Überwachungsschaltung gemäss der nachfolgenden Beschreibung enthält,

Fig. 1A eine Blockschaltung eines in seiner Spannung abstimmbaren Fernsehempfängers, der zusammen mit der 45 Überwachungsschaltung gemäss nachfolgender Beschreibung verwendet wird,

Fig. 2 die Blockschaltung eines einfachen Codierers, der mit der nachfolgend beschriebenen Überwachungsschaltung verwendbar ist, 50

Fig. 3 die Blockschaltung einer bevorzugten Ausführungsform eines Codierers, der zusammen mit der nachfolgend beschriebenen Überwachungsschaltung verwendbar ist, und einen Festwertspeicher kleinerer Speicherstellenzahl, als der in der Ausführungsform in Fig. 2 dargestellte aufweist, 55

Fig. 4 eine Blockschaltung einer alternativen Ausführungsform des in Fig. 3 dargestellten Codierers,

Fig. 5 ein detailliertes Schaltbild einer bevorzugten Ausführungsform des in Fig. 3 dargestellten Codierers, und

Fig. 6 die Kombination einer Blockschaltung und eines 60 Schaltbildes einer weiteren Ausführungsform eines Codierers zur Verwendung mit der nachfolgend beschriebenen Überwachungsschaltung.

In Fig. 1 ist der Frequenzwandler 10 einer Gemeinschaftsantennenanlage dargestellt, dessen Arbeitsfrequenz durch eine 65 Abstimm-Gleichspannung gesteuert wird, die zum Frequenzwandler 10 von einer Steuertafel 12 geliefert wird. Die Steuertafel 12 enthält in der vorliegenden Ausführungsform fünfzehn

Druckknopfschalter 14 und einen Bandumschalter 16, der die Druckknopfschalter 14 von einem hohen Band auf ein niedriges Band umschaltet; derart ist es möglich, auf der Steuertafel dreissig Kanäle auszuwählen. Die Feinabstimmung jedes gewählten Kanals erfolgt mit einem Dekadenschalter 18.

Die Steuertafel 12 enthält eine Anzahl (nicht dargestellter) Widerstandsteiler. Das Spannungsteiler-Verhältnis der Widerstandsteiler wird mittels der Druckknöpfe 14, dem Bandumschalter 16 und der Feinabstimmung 18 gesteuert. Dadurch kann über einen Leiter 20 eine variable Abstimmspannung an den Frequenzwandler 10 geliefert werden. Diese variable Abstimmspannung vom Leiter 20 an den Frequenzwandler 10 wird an eine oder mehrere (nicht dargestellte) spannungsabhängige Kapazitätsdioden angelegt, die die Abstimmung des Frequenzwandlers 10 einstellen; dadurch wird im Frequenzwandler 10 die Frequenz der von der Gemeinschaftsantenne (über ein Kabel 22) empfangenen Signale in eine feste Frequenz umgewandelt, auf die der Fernsehempfänger 24 abgestimmt ist. Der Frequenzwandler 10 und die Steuertafel 12 können zum Beispiel einen Frequenzwandler Modell RSC-2 oder Modell RSC-3 enthalten, der von der Firma Jerrold Electronics geliefert wird. Diese Frequenzwandler wandeln das Gemeinschaftsantennen-Fernsehsignal, das über das Kabel 22 empfangen wird, in ein Signal mit einer Frequenz um, die in Abhängigkeit vom Frequenzwandlermodell dem Kanal 2 oder dem Kanal 3 entspricht. Der Fernsehempfänger 24 wird dann auf den entsprechenden Kanal abgestimmt, und empfängt das umgewandelte Signal über ein Kabel 26.

Die auf der Leitung 20 vorhandene Abstimmspannung wird auch an einen Codierer 28 über eine Leitung 30 angelegt. Der Codierer 28 spricht auf die Spannung an, die auf der Leitung 30 auftritt, und erzeugt ein digitales Codesignal, das dieser Spannung entspricht. Falls erforderlich, kann das digitale Codesignal über eine Leitung 34 an ein Messinstrument 32 angelegt werden, welches das Signal vom Codierer 28 in ein Signal umwandelt, das mit einer normalen Telephonleitung kompatibel ist; dieses umgewandelte Signal wird an eine Telephonleitung 36 angelegt.

Wenn ein Fernsehempfänger 24' (Fig. 1A) verwendet wird, in dem ein Tuner 10' mit veränderlicher Spannung und ein Kanalwähler 12' eingebaut sind, welch letzterer eine veränderliche Abstimmspannung an den Tuner 10' anlegt, kann die Leitung 30 direkt mit dem Ausgang des Kanalwählers 12' verbunden werden, um die Nummer des Kanals zu bestimmen, auf den der Fernsehempfänger 24' abgestimmt ist. Die beschriebene Überwachungsschaltung ist mit jedem in seiner Spannung abstimmbaren Empfänger oder Frequenzwandler verwendbar; für Zwecke der nachfolgenden Beschreibung soll der Ausdruck Empfänger so definiert sein, dass er sowohl in ihrer Spannung abstimmbare Empfänger 24' (Fig. 1A) und herkömmliche Empfänger 24 (Fig. 1) einschliesst, die einen in seiner Spannung abstimmbaren Frequenzwandler 10 verwenden.

Da die an die Leitung 30 angelegte Spannung in keinem linearen Zusammenhang zur Nummer des Kanals steht, auf welche der Empfänger abgestimmt ist, muss eine Anlage oder Schaltung verwendet werden, die die Nummer des Kanals aus der nichtlinearen Beziehung «Spannung in Funktion der Kanalnummer» bestimmt. Das einfachste Verfahren zur Bestimmung der Kanalnummer-Information besteht darin, einen Festwertspeicher 38 (Fig. 2) oder dergleichen zu verwenden, um die Kanalnummern zu speichern, die verschiedenen, diskreten Punkten auf einer Kurve entsprechen, welche die Kanalnummer in Funktion der Spannung angibt. Ein Analog-Digital-Wandler 40 wird dann verwendet, um die auf der Leitung 30 auftretende Spannung in eine binäre Darstellung umzuwandeln, die dieser Spannung entspricht. Diese binäre Darstellung wird zur Adressierung einer Speicherstelle in einem Festwertspeicher 38 (ROM 38) verwendet. Die in der derart adressier

622916

ten Speicherstelle gespeicherte Information entspricht in binärer Form der Kanalnummer, auf die der Empfänger abgestimmt ist. Diese Information wird an die Leitung 34 zur Auswertung durch das Messinstrument 32 und zum anschliessenden Anlegen an die Telefonleitung 36 angelegt.

Obwohl die in Fig. 2 abgebildete Schaltung in ihrem Aufbau einfach ist, hat sie den Nachteil, dass die an der Leitung 30 auftretende Spannung in eine Information zu acht Bits umgeformt werden muss, um die Beziehung Spannung in Funktion der Kanalnummer genau und unter Vermeidung von Zweideutigkeiten zu definieren. Folglich muss der Festwertspeicher 38 mindestens 256 Speicherplätze zu je fünf Bits aufweisen. Fünf Bits sind ausreichend, um die Kanalnummer bei insgesamt 30 Kanälen zu definieren. Die Verwendung eines Wandlers 40 zu acht Bits und eines Festwertspeichers 38 zu 256 x 5 Bits erhöht die Kosten der Schaltung, so dass besser durchdachte, billigere Schaltungen attraktiver werden.

Einige Schaltungen, welche die Grösse des erforderlichen Festwertspeichers 38 und des Analog-Digital-Wandlers 40 erheblich herabsetzen, sind in den Fig. 3 bis 6 dargestellt. Zum Beispiel wird in Fig. 3 ein Festwertspeicher 42 mit 32 x 8 Bit verwendet, um die Spannungswerte zu speichern, die den Nummern der Kanäle entsprechen, auf die der Empfänger abgestimmt werden kann. Acht Bits reichen aus, um die Spannung genau zu definieren, und durch die 32 Adressen-Speicherstellen können Spannungen gespeichert werden, die 32 verschiedenen Kanälen entsprechen. Dadurch kann der Festwertspeicher 42 in einer Anlage mit 30 Kanälen verwendet werden, wie beispielsweise zusammen mit dem oben beschriebenen Jerrold-Wandler.

Ein Taktgeber 44, der einen 5-Bit-Zähler 45 ansteuert, adressiert jede der 32 Adressen-Speicherstellen im Festwertspeicher 42 in der Reihenfolge der Speicherung. Das der Spannung zugeordnete Ausgangssignal des Festwertspeichers 42 wird an den Digital-Analog-Wandler 46 angelegt, welcher das der Spannung zugeordnete Signal in eine Analogspannung mit einer Amplitude umwandelt, die dem Wert des Binärsignals entspricht, das vom Festwertspeicher 42 empfangen wurde. Die Analogspannung vom Digital-Analog-Wandler 46 wird mit der auf der Leitung 30 anstehenden Spannung verglichen. Der Vergleich wird in einem Komparator 47 ausgeführt, dessen Ausgangssignal den Taktgeber 44 steuert.

Im Betrieb speist der Taktgeber 44 den 5-Bit-Zähler 45 mit Impulsen. Der Zähler 45 zählt die Impulse und legt ein Binärsignal an den Festwertspeicher 42 an, um jede der Adressen-Speicherstellen nacheinander zu adressieren. Die der Spannung zugeordneten Signale, die in den Speicherstellen gespeichert werden, die vom Zähler 45 adressiert sind, werden an den Wandler 46 angelegt, der sie in ein Analogsignal zum Vergleich mit der auf der Leitung 30 anstehenden Abstimmspannung umwandelt. Der Taktgeber 44 läuft weiter, bis die Analogspannung vom Wandler 46 einen Wert erreicht, der gleich oder grösser als der Wert der Spannung ist, die auf der Leitung 30 vorhanden ist Zu diesem Zeitpunkt erzeugt der Komparator 47 ein Signal, das den Taktgeber 44 stoppt wodurch der im 5-Bit-Zähler 45 erreichte Zählerstand nicht mehr ändert. Der Stand des Zählers 45, der der Gesamtzahl der empfangenen Impulse entspricht stellt ein Mass für die zuletzt adressierte Adressen-Speicherstelle des Festwertspeichers 42 dar. Da die Adressen-Speicherstellen des Festwertspeichers nacheinander adressiert werden, ist es auch für die Nummer des Kanals charakteristisch, dessen Abstimmspannung im wesentlichen gleich dem Wert ist welcher der zuletzt adressierten Speicherstelle entspricht Der die Kanalnummer anzeigende Code wird in ein 5-Bit-Register 48 eingegeben zum Anlegen an die Leitung 34 und das Messinstrument 32.

In einer anderen Ausführungsform läuft der Taktgeber 44 dauernd und das Ausgangssignal des 5-Bit-Zählers 45 wird in das 5-Bit-Register 48 nur während des Übergangs eingetastet, der nach jenem Zählerstand auftritt, der bewirkt, dass das Ausgangssignal des Wandlers 46 grösser wird als die Spannung auf der Leitung 30. Bei dieser Ausführungsform wird die Verbindungsleitung zwischen dem Ausgang des Komparators 47 und dem Taktgeber 44 unterbrochen, und der Ausgang des Kompa- -rators 47 wird mit der Abtastklemme des 5-Bit-Registers 48 mit -Hilfe der gestrichelt eingezeichneten Leitung 50 verbunden. Zusätzlich wird ein geeigneter Schaltkreis für das Rückstellen des Zählers angeschaltet; dieser Schaltkreis wird später beschrieben.

In der in Fig. 3 dargestellten Ausführungsform wird der Vergleich der auf der Leitung 30 auftretenden Abstimmung mit dem Wert der der Spannung zugeordneten Signale, die im Fest- -wertspeicher 42 gespeichert sind, im Analogkomparator 47 durchgeführt; für bestimmte Anwendungen kann es jedoch erwünscht sein, einen Digitalkomparator zur Durchführung des Vergleiches zu verwenden. In Fig. 4 ist eine solche Schaltung mit einem Digitalkomparator dargestellt. In der Schaltung wird ein Festwertspeicher 42', ein Taktgeber 44', ein 5-Bit-Zähler 45' und ein 5-Bit-Register 48' verwendet, deren Funktion und Aufbau gleich dem Festwertspeicher 42, dem Taktgeber 44, dem 5-Bit-Zähler 45 und dem 5-Bit-Register 48 entsprechen, so wie in Fig. 3 dargestellt. Die in Fig. 4 erläuterte Schaltung verwendet jedoch einen Analog-Digital-Wandler 52, um die Analogspannung der Leitung 30 in ein Digitalsignal umzuwandeln, und einen Digitalkomparator 54, um das Ausgangssignal des Konverters 52 direkt mit dem digitalen Ausgangssignal des Festwertspeichers 42' zu vergleichen. Wie in der vorher beschriebenen Ausführungsform, adressieren der Taktgeber 44' und der 5-Bit-Zähler 45' die Adressen-Speicherstellen des Festwertspeichers 42' nacheinander, bis die im Festwertspeicher 42 eingespeicherte Zahl grösser als die vom Wandler 52 abgegebene Zahl ist. Zu diesem Zeitpunkt wird der gerade im Zähler 45' vorhandene Zählerstand in das 5-Bit-Register 48' zum Anlegen an die Leitung 34 eingegeben.

Um zu verhindern, dass Werte aus nachfolgenden Adressen-Speicherstellen, in denen Werte eingespeichert sind, die höher sind als das Ausgangssignal des Wandlers 52, in das 5-Bit-Register 48' eingegeben werden, wird ein UND-Glied 56 von einem Flip-Flop 58 freigegeben, so dass das Ausgangssignal des Komparators 54 in das Register 48' eingegeben werden kann. Anschliessend an diese Eingabe in das Register 48' mittels eines Abtastimpulses wird der Flip-Flop 58 durch das Ausgangssignal des UND-Gliedes 56 gesetzt, um das Durchlaufen der nachfolgenden Abtastimpulssignale vom Komparator 54 zum Register 48' zu verhindern. Die ganze Schaltung wird durch ein Rückstellsignal zurückgestellt, das periodisch an eine Leitung 60 angelegt wird. Eine gleichartige Abtastimpulsschaltung kann auch zusammen mit der in Fig. 3 erläuterten Schaltung verwendet werden. Oder es kann ein (in Zusammenhang mit Fig. 5) beschriebener Fensterkomparator benutzt werden, um das gleiche Ergebnis zu erhalten.

Im einzelnen enthält die Schaltung nach Fig. 3 einen Operationsverstärker 70 (Fig. 5), der als Spannungsfolger geschaltet ist. Er wandelt die von einem Abstimmkreis hoher Impedanz an die Leitung 30 angelegte Spannung in eine Spannungsquelle niedriger Impedanz um. Der Operationsverstärker 70 hat typischerweise etwa den Verstärkungsfaktor eins. Er ist örtlich unter dem Fernsehtuner oder Frequenzwandler eingebaut, um Rauscheinstreuungen und Störungen möglichst auf ein Minimum herabzusetzen. Die Ausgangsimpedanz des Verstärkers 70 ist sehr niedrig, so dass es möglich ist, ein verhältnismässig langes Kabel zwischen dem Ausgang des Verstärkers 7 0 und dem Eingang eines nachgeschalteten Verstärkers 72 zu verwenden. Letzterer liefert einen Ausgangsstrom an einen Verstärker 74, der proportional der Grösse der an die Leitung 30 angelegten Spannung ist

4

5

10

15

20

25

30

35

40

45

50

55

60

65

5 622916

Der Taktgeber 44 besteht aus einem Paar von NAND-Glie- entsprechenden Zeitpunkten Abtastsignale angelegt, um die im dern 76 und 78, die in klassischer Form als astabiler Multivibra- fünfstelligen Zähler enthaltene Zahl zum Zeitpunkt des Anle-tor zusammengeschaltet sind. Um den Start zu gewährleisten, gens des Abtastsignals einzuspeichern. Die Ausgangssignale sind die Glieder 76 und 78 in einen linearen Abschnitt ihres der Flip-Flops 94 werden an die fünf Ausgangsleitungen 34A, Leitfähigkeitsbereiches vorgespannt. Koppelkondensatoren 80 5 34B, 34C und 34D angelegt, die zwecks Vereinfachung in den und 82 ungleicher Grösse werden zur Verkürzung der Fig. 1 bis 4 als einzelne Leitung 34 eingezeichnet sind.

Anstiegs- und Abfallzeiten der Flanken der Schaltspannung Im Betrieb wird die variable Abstimmspannung von der verwendet, damit die Taktgeberimpulse zuverlässiger ihre Leitung 30 an einen Umkehreingang des Verstärkers 72 über

Schaltaufgabe erfüllen. Als Arbeitsfrequenz des Taktgebers 44 einen Impedanzwandlerverstärker 70 mit Verstärkung eins wird etwa 1 kHz in dieser Ausführungsform gewählt. Falls io angelegt. Die an den Umkehreingang des Verstärkers angeerwünscht, ist ein schnelleres Arbeiten möglich. legte Abstimmspannung liegt in vorliegender Ausführungsform

Der Ausgang des NAND-Gliedes 78 ist mit einem 5-Bit- in einem Bereich von etwa -2 bis -20 Volt. Der Verstärker 72 Zähler 45 verbunden. Dieser Zähler besteht aus einem 4-Stufen- kehrt die Polarität der Abstimmspannung um und halbiert die Zähler 84 und einem JK-Flip-Flop 86, der als fünfte Stufe des Spannung, um eine Ausgangsspannung zu erzeugen, die in Zählers 45 dient. Der 5-Bit-Zähler 45 wird dauernd zyklisch von >5 einem Bereich von etwa 1 bis 10 Volt liegt. Ein Kondensator 96 0 bis 31 durchlaufen, um ein Durchlaufen des Festwertspei- und ein Widerstand 98 sind zueinander parallel und als Rück-chers 42 durch alle möglichen Adressen zu bewirken. Der Fest- kopplungskreis zum Verstärker 72 geschaltet, um den Netzwertspeicher 42 kann jeder im Handel erhältliche Festwert- brumm (mit 50 beziehungsweise 60 Hz) und das Rauschen am Speicher oder programmierbare Nur-lese-Speicher sein, wie Ausgang des Verstärkers 72 herabzusetzen.

beispielsweise der programmierbare Festwertspeicher Signe- 20 Der Festwertspeicher 42 wird in der Reihenfolge der Spei-tics 8223. Der programmierbare Nur-lese-Speicher (PROM) cherung schrittweise durch seine 32 Adressen-Speicherstellen 8223 ist ein programmierbarer Nur-lese-Speicher mit 32 Wör- durchgeschaltet, beginnend in Speicherstelle null und endend tern und 8 binären Bits pro Wort. Der Speicher wird durch in Speicherstelle «31». Dadurch erhöht der Digital-Analog-

selektives Ausschmelzen von Schmelzeinsätzen im Speicher Wandler 46 allmählich die Grösse des negativen Analog-Aus-programmiert. Dieses Ausschmelzen kann entweder von Hand 25 gangsstroms, der zur Leitung 87 gespeist wird, wobei die oder gesteuert durch eine Datenverarbeitungsanlage erfolgen. Grösse einer jeden Stufe dem Zählerstand entspricht, der in Im letzteren Falle kann die Datenverarbeitungsanlage pro- jeder Speicherstelle des Festwertspeichers 42 gespeichert ist. grammiert sein, um die Übertragungsfunktion Spannung/ Der Ausgangsstrom erreicht beim Zählerstand «30» sein Maxi-

Kanalnummer zu analysieren und den Festwertspeicher 42 mum. Beim Zählerstand «31 » wird er auf null reduziert, automatisch zu programmieren, um ein Binärsignal zu spei- 30 wodurch ein sich wiederholendes Treppensignal erzeugt wird, ehern, das ein Mass für die Abstimmspannung entsprechend Der positive Strom vom Verstärker 72 und der negative jedem Kanal ist. Strom von der Leitung 87 werden am nichtinvertierenden Ein-

Die acht Ausgänge des Festwertspeichers 42 sind mit den gang des Verstärkers 74 summiert. Anfänglich ist der positive acht Eingängen des Digital-Analog-Wandlers 46 und einer Strom vom Verstärker 72 grösser als der negative Strom von

Quelle positiven Potentials über acht Vorspannungswider- 35 der Leitung 87, weshalb das Ausgangssignal des Verstärkers stände 86 verbunden. Der Digital-Analog-Wandler 46 kann aus positiv ist. Wenn der Treppenstrom auf der Leitung 87 grösser verschiedenen integrierten Schaltkreisen aufgebaut werden, als der positive Strom vom Verstärker 72 wird, wird das Poten-wie zum Beispiel aus dem Digital-Analog-Wandler Typ MC tial des nichtinvertierenden Eingangs des Verstärkers 74 nega-1408 L-8 von Motorola. Der Digital-Analog-Wandler 46 wan- tiv, wodurch der Ausgang des Verstärkers 74 vom positiven auf delt das binäre 8-Bit-Eingangssignal vom Festwertspeicher 42 40 ein negatives Potential umschaltet. Dadurch nimmt der Ausin ein Analogstromsignal um, dessen Grösse proportional der gang eines ODER-Gliedes 100, das an den Verstärker 74 ange-vom Festwertspeicher 42 gelieferten Binärzahl ist. Eine Schal- schlössen ist, ein hohes Potential an, wodurch der Ausgang tung, die aus einem Potentiometer 88, einem Widerstand 90 und eines D-Flip-Flops 102, das an das ODER-Glied 100 angeschlos-einem Kondensator 92 besteht, liefert einen Bezugsstrom an sen ist, freigegeben wird, und tiefes Potential annimmt. Der den Digital-Analog-Wandler 46, um die Grösse des Strom- 45 Flip-Flop 102 wird in den Zustand mit niedrigem Ausgangssignals zu steuern, das an die Ausgangsleitung 87 abgegeben signal gekippt, und zwar durch den nächsten positiven Überwird. In dieser Ausführungsform ist der Digital-Analog-Wand- gang des Taktgebersignals, das nach der Freigabe des Flipler 46 so programmiert, dass er über die Leitung 87 einen Strom Flops 102 durch das ODER-Glied 100 abgegeben wird. Dieses liefert, dessen Grösse der Bezugszahl dividiert durch das Taktgebersignal wird an den Flip-Flop 102 über eine Leitung

255fache des Bezugsstromes entspricht. 50 104 angelegt.

Das an die Leitung 87 angelegte Stromsignal wird an einen Der Ausgang des Flip-Flops 102 ist mit dem Setz-Eingang nichtinvertierenden Eingang des Operationsverstärkers 74 eines JK-Flip-Flops 105 verbunden, der an seiner nichtinvertier-zusammen mit dem Ausgangsstrom vom Operationsverstärker ten Ausgangsklemme ein Eins-Signal erzeugt, wodurch Daten 72 geliefert. Der Ausgangsstrom vom Operationsverstärker 72 aus dem 5-Bit-Zähler 45 in das 5-Bit-Register 48 umgespeichert hat eine positive Polarität und wird über einen Widerstand 89 55 werden. Am invertierten Ausgang des Flip-Flops 105 erscheint an den Eingang des Verstärkers 74 gespeist. Der an die Leitung ein Null-Signal. Dieses bewirkt die Rückstellung des Flip-Flops 87 gelegte Strom hat eine negative Polarität. Der nichtinvertie- 102 und hält ihn im rückgestellten Zustand. Der Flip-Flop 105 rende Eingang des Verstärkers 74 dient als Stromsummations- bleibt so lange gesetzt, bis der fünfstellige Zähler seinen Zählzy-punkt für die entsprechenden positiven und negativen Ströme klus abgeschlossen hat. Zu diesem Zeitpunkt wird der Aus-vom Verstärker 72 und der Leitung 87. Dadurch ist das Aus- oo gangsstrom des Digital-Analog-Wandlers 46 kleiner als der gangssignal des Verstärkers 74 eine Funktion der Differenz der Strom vom Verstärker 72: der Verstärker 74 ändert seinen Grössen der positiven und negativen Ströme, die zum Summa- Zustand und ermöglicht dem ODER-Glied 100 den Flip-Flop tionspunkt gespeist werden. Der Verstärker dient als Kompara- 102 zurückzustellen. Als Folge davon werden in das Register 48 tor, um die Grössen der Ströme vom Verstärker 72 und der Lei- nur einmal während jedes Zählzyklus Daten eingegeben.

tung 87 zu vergleichen. es Wenn aus irgendeinem Grunde der in der Leitung 87 flies-

Das 5-Bit-Register 48 kann auf verschiedene Arten ausgebil- sende Strom nicht grösser als der Strom vom Verstärker 72 det sein. In vorliegender Ausführungsform besteht es aus fünf wird, sinkt das Ausgangspotential des Verstärkers 74 nicht. Aus Flip-Flops 94 vom Typ D. An die Flip-Flops 94 werden zu den diesem Grunde ist ein ODER-Glied 106 an den Zähler 45 und

622916

an einen Eingang des Gliedes 100 angeschlossen, um ein hohes Potential am Ausgang des Gliedes 100 zu erzeugen, wenn der Zähler 45 den Stand «31» erreicht (lauter Einsen). Der Zählerstand «31» wird an das Ausgangsregister 48 beim folgenden positiven Übergang des Taktgebersignals übertragen, um eine «nicht identifizierbare Prüfung» anzuzeigen.

Zusätzlich wird zur weiteren Herabsetzung der Fehlerwahrscheinlichkeit eine Parity-Check-Schaltung 110 verwendet Die Parity-Check-Schaltung 110 besteht aus vier Exklusiv-ODER-Gliedern 112,114,116 und 118, einem NAND-Glied mit 5 Eingängen, das aus einem Glied 120 und einer Diode 122 zusammengesetzt ist, und aus einem NAND-Glied 124 mit zwei Eingängen, sowie einem PNP-Transistor 126. Die Funktion der Schaltung 110 besteht darin, ein Prüfbit immer dann zu erzeugen, wenn am Ausgang des 5-Bit-Registers 48 eine gerade Anzahl von Einsen erscheint. Dadurch wird die Gesamtzahl von Einsen, die an den Ausgangsleitungen 34A bis 34F auftreten, immer eine ungerade Zahl (Ergänzung auf ungerade). Wenn das Ausgangssignal des 5-Bit-Registers 48 lauter Nullen enthält, erzeugt das Glied 120 ein Null-Prüfbit. Lauter Nullen bedeutet einen unkorrekten Parity-Code und zeigt an, dass die Abstimmspannung übermässig niedrig ist: ein Zustand, der in der Überwachungsschaltung eine Falschfunktion kennzeichnet, wie beispielsweise eine unterbrochene Leitung oder dergleichen. Der Spannungsfolger-Transistor 126 schaltet ein, wenn die Spannung ausgefallen ist Dadurch erscheint eine negative logische Eins, die von der (batteriegespeisten) Datenspeichervorrichtung als «Fernsehgerät ausgeschaltet» ausgelegt wird.

Die in Fig. 6 dargestellte Schaltung ist ähnlich zu der in Fig. 3 gezeichneten Schaltung aufgebaut mit der Ausnahme, dass ein Dual-slope-Integrator als Digital-Analog-Wandler verwendet wird. Im Dual-slope-Integrator wird ein Operationsverstärker 150 verwendet, der mit einem Kondensator 152 beschaltet ist, wodurch er als Miller-Effekt-Kapazitätsvervielfa-cher arbeitet Ein Widerstand 154 ist an den Umkehreingang des Verstärkers 150 geschaltet, und bildet zusammen mit dem Miller-Effekt-Kapazitätsvervielfacher einen Integrator mit grosser Zeitkonstante. Ein Komparator, der aus einem Operationsverstärker 156 und einer Zenerdiode 158 besteht, ist mittels eines Koppelwiderstandes 160 mit dem Ausgang des Verstärkers 150 verbunden. Der Komparator stellt den Nulldurchgang des Ausgangssignals des Verstärkers 150 fest und erzeugt ein Ausgangssignal mit niedrigem Potential, wenn das Ausgangssignal des Verstärkers 150 grösser als null Volt ist, und ein Ausgangssignal mit hohem Potential bei einem Nulldurchgang des Ausgangssignals des Verstärkers 150. Das Ausgangssignal des Verstärkers 156 wird zur Freigabe eines 5-Bit-Registers 162 verwendet um in dieses Daten einzuspeichern.

Der Integrator wird abwechselnd durch die an der Leitung 30 auftretende Spannung aufgeladen, und über einen Entladekreis, der aus einem Referenzspannungskreis 164 und einem NICHT-Glied 166 besteht, entladen. Ein Schalter 168 wird verwendet, um den Widerstand 154 abwechselnd an die Leitung 30 oder den Ausgang des NICHT-Gliedes 166 zu schalten. Aus Anschaulichkeitsgründen ist der Schalter 168 als mechanischer Schalter dargestellt; praktisch würde ein elektronischer Schalter, beispielsweise aus mehreren Transistoren bestehend, verwendet werden.

Die Arbeitsweise von Dual-slope-Integratoren ist bekannt, und nach dem heutigen Stand der Technik gibt es viele Varianten von Dual-slope-Integratoren. Bei solchen Dual-slope-Inte-gratoren wird der Integrator zuerst während einer festen Zeit (über Leitung 30) durch eine variable Spannungsquelle aufgeladen. Die Ladung des Integrators, die als Ausgangsspannung des Verstärkers 150 feststellbar ist, ist am Ende der Ladezeit proportional der Amplitude der variablen Spannung auf der Leitung 30. Anschliessend wird der Schalter 168 umgeschaltet, um den Ausgang des NICHT-Gliedes 166 an den Verstärker 150 anzuschalten. Die Polarität der Ausgangsspannung vom NICHT-Glied 166 ist umgekehrt zu der der Spannung auf der Leitung 30, und die Zeit, die erforderlich ist, um den Integrator soweit zu entladen, dass das Ausgangssignal des Verstärkers 150 null Volt wird, ist ein Mass für die Spannung auf der Leitung 30.

In solchen linearen Digital-Analog-Wandlern, wie dem oben beschriebenen, wird die Zeit die erforderlich ist, um den Integrator zu entladen, durch Verwendung einer Kombination eines Zählers mit einem Taktgeber bestimmt Durch diese Kombination wird die Anzahl von Taktgeberperioden ermittelt, die erforderlich ist, damit die Ausgangsspannung des Verstärkers 150 null Volt wird; jedoch muss für eine nichtlineare Umwandlung das Ausgangssignal des Taktgebers umgeformt werden, bevor es im Zähler gezählt werden kann. Dies erfolgt im Nur-lese-Speicher 170, und ein Zykluszähler 172 wird zwischen den Taktgeber 174 und einen 5-Bit-Zähler 176 geschaltet.

Im Nur-lese-Speicher 170 werden die Zweier-Komplement-zahlen der Differenzspannungen zwischen den Kanälen in Form der negativen Anzahl der Taktgeberimpulse gespeichert, die erforderlich sind, um diese Ladespannungsdifferenz zu bewirken. Der Vorgang beginnt damit, dass die variable Spannung der Leitung 30 an den Integrator angelegt wird. Dann wird der ganze Nur-lese-Speicher 170 zyklisch durchlaufen. Jeder im Nur-lese-Speicher 170 eingespeicherte Zählerstand wird in der Reihenfolge der Speicherung in den Zykluszähler 172 eingegeben und der 5-Bit-Nur-lese-Adressenspeicher 176 wird jedesmal, wenn der Zähler 172 «voll ist» oder überläuft, um einen Schritt weitergestellt Eine Zusatzstufe 178 wird dem 5-Bit-Zähler 176 nachgeschaltet, damit der Schalter 168 den Eingang des Verstärkers 150 mit dem Ausgang des NICHT-Gliedes 166 verbinden kann, wenn der 5-Bit-Zähler 176 in die Stufe 178 überläuft.

Während der Zeit, in welcher der Schalter 168 den Eingang des Verstärkers 160 mit dem Ausgang des NICHT-Gliedes 166 verbindet, wird der Integrator allmählich entladen. Der Zykluszähler 172 und der 5-Bit-Zähler 176 werden durch den Taktgeber 174 in der gleichen Reihenfolge der Adressen durchgetaktet, bis das Ausgangssignal des Verstärkers 150 auf null Volt herabgesetzt worden ist Zu diesem Zeitpunkt wird der Zählerstand des 5-Bit-Zählers 176 taktweise in das 5-Bit-Register 162 eingespeichert um die Adresse des Nur-lese-Speichers 170 zu speichern. Diese Adresse entspricht der Kanalnummer, auf die der Empfänger im 5-Bit-Register 162 abgestimmt ist. Durch diese Schaltung werden komplizierte Widerstands-Schaltnetzwerke vermieden, wie sie bei den meisten Digital-Analog-Wandlern verwendet werden.

6

5

10

15

20

25

30

35

40

45

50

55

G

2 Blatt Zeichnungen

Claims (17)

1. 622916

   PATENTANSPRÜCHE

   1. Verfahren zur Ermittlung des Kanals, auf den ein span-nungsabstimmbarer, von einer zentralen Stelle entfernt angeordneter Empfänger abgestimmt ist, gekennzeichnet durch die Schritte: 5

   a) Überwachen des Wertes der Abstimmspannung, die an den spannungsabstimmbaren Empfänger (24) angelegt ist;

   b) sequentielles Erzeugen einer Anzahl digitaler Adressensignale, wobei jedes Adressensignal einer Kanalnummer entspricht; 10

   c) Abrufen codierter Darstellungen der Abstimmspannung mittels der Adressensignale aus einem Festwertspeicher, wobei jedem Adressensignal eine bestimmte Abstimmspannung zugeordnet ist;

   d) Vergleichen der abgerufenen Abstimmspannung mit der 15 an den Empfänger (24) angelegten Abstimmspannung; und e) Übertragen des Adressensignals bei Identität der abgerufenen Abstimmspannung mit der an den Empfänger angelegten Abstimmspannung.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, 20 dass der Schritt b) umfasst: Erzeugen einer Anzahl von Taktsignalen, und Zählen der Taktsignale zur Bildung eines variablen Zählerstandssignals, wobei das Zählerstandssignal den Kanal repräsentiert, auf den der Empfänger (24) abgestimmt ist, und der Schritt c) das Adressieren eines Speicherkreises durch den 25 Taktsignal-Zähler einschliesst.
3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,

   dass der Schritt d) umfasst: Bilden einer Analogspannung,

   deren Wert proportional dem Wert der genannten codierten Darstellung ist, und die in einer Adressenspeichersteile gespei- 30 chert ist; und Vergleichen des Analogwertes der codierten Darstellung mit dem Wert der an den Empfänger angelegten Analogspannung.
4. 4. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, dass beim Schritt d) das Abtasten des Zählerstandes im 35 Zähler erfolgt, wenn Identität vorliegt
5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet,

   dass der Schritt d) umfasst: Umwandlung der an den Empfänger angelegten Abstimmspannung in die codierte Darstellung und Vergleichen dieser codierten Darstellung mit der aus dem 40 Speicher abgerufenen kodierten Darstellung.
6. 6. Anordnung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch eine Schaltung (28, Fig. 2) zur Überwachung des Wertes der Abstimmspannung, die an den Empfänger (24,24' ) angelegt ist, mit einem Analog-Digital- 45 Wandler (40, Fig. 2), der die Abstimmspannung in das ihr zugeordnete digitale Adressensignal umsetzt; eine erste Einrichtung (38, Fig. 2), die auf das Ausgangssignal des Analog-Digitalwandlers (40) anspricht und die codierte Darstellung erzeugt, welche dem Kanal entspricht, auf den der Empfänger 50 abgestimmt ist, wobei die erste Einrichtung einen Nur-lese-Speicher enthält, der in Abhängigkeit vom Adressensignal die codierte Darstellung liefert; und eine zweite Einrichtung (32), die auf die codierte Darstellung anspricht, um ein für eine Telephonleitung kompatibles Signal zu erzeugen, das dem abge- 55 stimmten Kanal entspricht
7. 7. Anordnung nach Anspruch 6, dadurch gekennzeichnet,

   dass sie des weiteren enthält: eine erste Schaltung (44,45,42; 44', 45', 42'; oder 174,172,170,176), die dazu bestimmt ist, nacheinander eine Anzahl codierter Darstellungen zu erzeu- 60 gen, die den Spannungswerten entsprechen, mit denen der Empfänger auf einen bestimmten Kanal abstimmbar ist; eine zweite Schaltung (46,47; 52,54; oder 164,168,178,150), die dazu bestimmt ist nacheinander jede Analogspannung aus den codierten Darstellungen mit der an den Empfänger (24,24') 65 angelegten Abstimmspannung zu vergleichen; und eine dritte Schaltung (48; 48', 56,58; oder 162), die dazu bestimmt ist, beim aufeinanderfolgenden Vergleichen das digitale Adressensignal zu übermitteln, das dem Kanal der codierten Darstellung entspricht.
8. 8. Anordnung nach Anspruch 7, dadurch gekennzeichnet dass die erste Schaltung (44,45,170,176) einen Speicher (42, 42' oder 170) mit mehreren Speicherstellen aufweist, um die codierten Darstellungen darin zu speichern, und eine Einrichtung zum aufeinanderfolgenden Adressieren dieser Speicherstellen enthält
9. 9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, dass der Speicher ein programmierbarer Nur-lese-Speicher (42, 42' oder 170) ist
10. 10. Anordnung nach Anspruch 8, dadurch gekennzeichnet, dass die Adressiereinrichtung einen Taktgeber (44,44' oder

    174,176) zur Erzeugung von Taktsignalen und einen Zähler (45, 45' oder 172) enthält, der mit dem Taktgeber verbunden ist, um die Taktsignale zu zählen, wobei der Zählerstand sowohl für eine der Speicherstellen als auch für einen der Kanäle repräsentativ ist, der einer der Speicherstellen entspricht
11. 11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass die genannte Vergleichsschaltung (48; 48', 56,58) zur Übermittlung des digitalen Adressensignals eine Einrichtung (48,48' oder 162) enthält, die mit dem Zähler verbunden ist und ein Ausgangssignal liefert, wenn der Wert der Spannung innerhalb des genannten Bereichs von Werten der Abstimmspannungen liegt
12. 12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass die Vergleichsschaltung zur Übermittlung des digitalen Adressensignals ein Ausgangssignalregister (48,48' oder 162) enthält.
13. 13. Anordnung nach Anspruch 12, dadurch gekennzeichnet dass die Schaltung zum aufeinanderfolgenden Vergleichen der codierten Darstellungen mit den an den Empfänger (24,24') angelegten Abstimmspannungen eine erste, auf die codierten Darstellungen ansprechende Einrichtung (46) enthält um ein Analogsignal zu erzeugen, dessen Wert der codierten Darstellung entspricht und eine zweite Einrichtung (47) zum Vergleichen des Wertes des Analogsignals mit dem Wert der Abstimmspannung aufweist, wobei in Abhängigkeit des Vergleiches das Ausgangssignalregister (48) das dem Zählerstand entsprechende Ausgangssignal abgibt, wenn der Wert des Analogsignals innerhalb eines bestimmten Bereiches der Abstimmspannungen liegt.
14. 14. Anordnung nach Anspruch 13, dadurch gekennzeichnet dass die genannte erste Einrichtung ein Digital-Analog-Wand-ler (46), und die zweite Einrichtung ein Analogkomparator (47) ist
15. 15. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass die Schaltung zum aufeinanderfolgenden Vergleichen der codierten Darstellungen mit den Abstimmspannungen eine auf den Wert der Abstimmspannung ansprechende weitere Einrichtung (52; Fig. 4) enthält zwecks Erzeugung eines Digitalsignals, das dem Wert der Abstimmspannung entspricht, und ferner eine Einrichtung (54) zum Vergleichen des Wertes des Digitalsignals mit den genannten codierten Darstellungen enthält.
16. 16. Anordnung nach Anspruch 15, dadurch gekennzeichnet, dass die genannte weitere Einrichtung ein Analog-Digital-Wandler (52) ist und dass die Einrichtung zum Vergleichen des Wertes des Digitalsignals mit den codierten Darstellungen ein Digitalkomparator (54) ist
17. 17. Anordnung nach Anspruch 6, dadurch gekennzeichnet dass die genannte Schaltung (28; Fig. 2) enthält: eine erste Vorrichtung (44,45,42; 44', 45', 42; 174,172,170,176) zur Erzeugung einer Anzahl digitaler Signale, deren jedes einem der Abstimmsignalwerte entspricht; eine zweite Vorrichtung (46, 47; 52,54; 164,166,168,178,150) zum Vergleichen des überwachten Abstimmsignals mit den genannten digitalen Signalen, und eine dritte Vorrichtung (48 oder 48' ; 58,56), die auf das

    622916

    Ausgangssignal der zweiten Vorrichtung anspricht und eine codierte Darstellung entsprechend dem Kanal erzeugt, auf den der Empfänger abgestimmt ist.