DE4435765C2

DE4435765C2 - Analog/Digital-Konverter

Info

Publication number: DE4435765C2
Application number: DE4435765A
Authority: DE
Inventors: Mitsuo Kusakabe
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-10-06
Filing date: 1994-10-06
Publication date: 1995-10-26
Anticipated expiration: 2014-10-07
Also published as: US5583503A; JPH07106969A; DE4435765A1

Description

Die vorliegende Erfindung bezieht sich auf einen Analog/Digital- Konverter nach dem Oberbegriff des Patentanspruches 1 bzw. 2.

Fig. 1 ist ein schematisches Diagramm, das einen Analog/Digital- Konverter des Standes der Technik veranschaulicht. Analoge Span nungen A_IN0 bis A_INi, die in digitale Werte umgewandelt werden sollen, werden in eine Eingangssteuerschaltung 100 eingegeben. Analoge Spannungen, die von der Eingangssteuerschaltung 100 aus gegeben werden, werden in einen Umschaltkreis 101 eingegeben. Eine Referenzspannung, die von einer Auswahlschaltung 9 ausgege ben wird, welche die Referenzspannung, die durch einen Leiterwi derstand bzw. durch eine Widerstandskette 10 erzeugt wird, aus wählt, wird in den Umschaltkreis 101 eingegeben.

Die analoge Spannung und die Referenzspannung, die von dem Um schaltkreis 101 ausgegeben werden, werden in einen Komparator 4 eingegeben, während das Vergleichsausgangssignal von dem Kompara tor 4 in einen Verriegelungsschaltkreis 103 eingegeben wird. Das verriegelte Datum bzw. der verriegelte Wert des Verriegelungs schaltkreises 103 wird in ein sequentielles Vergleichsregister 7 eingegeben, während das Datum, das in dem sequentiellen Ver gleichsregister 7 gespeichert ist, in eine Dekoderschaltung 8 eingegeben wird. Das dekodierte Signal, das von der Dekoderschal tung 8 ausgegeben wird, wird zu der Auswahlschaltung 9 gesendet. Eine Steuerschaltung 108 ist ebenso vorgesehen zum Erzeugen eines Zeitsteuerungssignals zur Steuerung verschiedener Schaltungen.

Fig. 2 ist ein Blockdiagramm, das den Aufbau des in Fig. 1 ge zeigten Analog/Digital-Konverters veranschaulicht. Der Umschalt kreis 101 weist Übertragungsgatter- bzw. Transmissionsgates 2, 3 auf. Eine analoge Spannung A_IN, die in einen externen Analogein gangsanschluß 1 eingegeben wird, wird an den Komparator 4 über das Übertragungsgatter 2 gesendet. Die Referenzspannung V_REF wird von der Auswahlschaltung 9 ausgegeben, welche die Referenzspan nung, die durch den Leiterwiderstand 10 erzeugt wird, auswählt und wird in den Komparator 4 über das Übertragungsgatter 3 einge geben. Das Vergleichsausgangssignal von dem Komparator 4 wird in die Verriegelungsschaltung 6 über ein Übertragungsgatter 5 einge geben.

Der Verriegelungsschaltkreis 103 weist das Übertragungsgatter 5 und die Verriegelungsschaltung 6 auf. Das Datum, das in der Ver riegelungsschaltung 6 verriegelt ist, wird in das sequentielle Vergleichsregister 7 eingeben, während das Datum, das darin ge speichert ist, in die Dekoderschaltung 8 eingegeben wird. Das dekodierte Signal, das von der Dekoderschaltung 8 ausgegeben wird, wird an die Auswahlschaltung 9 gesendet. Die Übertragungs gatter 2, 3 empfangen Schaltsignale TS, TS an ihren Gates. Der Komparator 4 empfängt ein Vergleichssteuersignal TZ. Das Übertra gungsgatter 5 empfängt ein Verriegelungssignal TL an seinem Gate. Die Eingangssteuerschaltung 100 und die Steuerschaltung 108 sind in der Zeichnung nicht gezeigt.

Fig. 3 ist ein Blockdiagramm, das den Aufbau des Komparators 4 veranschaulicht. Der Komparator 4 weist einen Kondensator 30, einen Inverter 31, einen Kondensator 33, einen Inverter 34, eine Reihenschaltung eines Inverters 36 und eines Inverters 37 von negativer Logik für den Eingang auf, ein Übertragungsgatter 32, das parallel zu dem Inverter 31 geschaltet ist, und ein Übertra gungsgatter 35, das parallel zu dem Inverter 34 geschaltet ist, auf.

Der Kondensator 30, der Inverter 31 und das Übertragungsgatter 32 bilden einen Chopper- bzw. Zerhackerverstärker, während der Kon densator 33, der Inverter 34 und das Übertragungsgatter 35 einen anderen Chopper-Verstärker bilden. Die Übertragungsgatter 32, 35 empfangen das Vergleichssteuersignal TZ an ihren Gates.

Fig. 4 ist ein Blockdiagramm, das den Aufbau der Verriegelungs schaltung 6 veranschaulicht. Die Verriegelungsschaltung 6 weist eine Reihenschaltung eines Inverters 38, der mit dem Übertra gungsgatter 5 verbunden ist, und eines Inverters 39 von negativer Logik für den Eingang, ein Übertragungsgatter 40, das parallel zu der Reihenschaltung der Inverter 38 und 39 geschaltet ist und eine NOR-Schaltung 41 auf, deren Ausgang mit dem Gate des Über tragungsgatters 40 verbunden ist. Die NOR-Schaltung 41 empfängt die Verriegelungssignale TL, TL an ihren Eingangsanschlüssen.

Im nachfolgenden wird nun der Betrieb des Chopper-Verstärkers mit Bezug auf Fig. 5 beschrieben, die die Eingangs-Ausgangscharakte ristik bzw. Eigenschaft des Inverters zeigt. Falls die Inverter 31, 34 aus CMOS-Gattern gebildet sind, wird die Eingangs-Ausgang scharakteristik der Inverter 31, 34 wie durch die durchgezogene Linie in Fig. 5 gezeigt ist. Wenn das Vergleichssteuersignal TZ auf den H-Pegel geht, so daß das Übertragungsgatter 32 leitet bzw. durchschaltet, wird einer der Chopper-Verstärker zum Punkt A vorgespannt bzw. verschoben.

Wenn die Potentialdifferenz ΔV der Eingangsspannung V_IN des Kon densators 30 sich auf einen positiven Wert ändert (ΔV <0), nach dem das Vergleichssteuersignal TZ auf L-Pegel unter der wie oben beschriebenen vorgespannten Bedingung geht, so daß das Übertra gungsgatter 32 nicht leitet, verschiebt sich die Ausgangsspannung V_OUT des Chopper-Verstärkers vom Punkt A zum Punkt B. Wenn die Potentialdifferenz ΔV der Eingangsspannung V_IN sich auf einen ne gativen Wert ändert (ΔV <0), verschiebt sich die Ausgangsspannung V_OUT des Chopper-Verstärkers vom Punkt A zum Punkt C. In solch einer Reihenfolge vergleicht der Chopper-Verstärker die Größen der zwei Eingangsspannungen V_IN.

Im nachfolgenden wird nun der Betrieb des Analog/Digital-Konver ters mit Bezug auf Fig. 6 beschrieben, die die Zeitablaufdiagram me von Signalen zeigt. Wenn das Schaltsignal TS auf den H-Pegel während einer Periode bzw. während eines Zeitraums Φ₁ geht, lei tet das Übertragungsgatter 2, so daß die analoge Eingangsspannung A_IN, die an den externen analogen Eingangsanschluß 1 eingegeben wird, an den Komparator 4 geschickt wird. Wenn das Vergleichs steuersignal TZ auf den H-Pegel geht, leiten die Übertragungsgat ter 32, 35, so daß der Chopper-Verstärker des Komparators 4 in den Setup-Zustand bzw. den Einstellzustand gebracht wird, nämlich in einen solchen Zustand, in dem der Arbeitspunkt auf den in Fig. 5 gezeigten Punkt A vorgespannt ist.

Dann, wenn das Schaltsignal TS auf den L-Pegel während eines Zeitraums Φ₂ geht, wird das Übertragungsgatter 2 in den nicht leitenden Zustand versetzt. Gleichfalls geht das Schaltsignal TS auf den H-Pegel, so daß das Übertragungsgatter 3 leitet, und die Referenzspannung V_REF wird in den Komparator 4 eingegeben. Der Ausgang des Komparators 4 wird wie folgt in Abhängigkeit des Werts der Abweichung der Eingangsspannung ΔV = A_IN-V_REF des Kom parators 4 bestimmt.

A_IN < V_REF: Ausgang des Komparators = "1" (1)
A_IN < V_REF: Ausgang des Komparators = "0" (2).

Die Referenzspannung V_REF ist eine Spannung, die in eine Mehrzahl von Teile bzw. Anteile durch den Leiterwiderstand 10 geteilt wird. Eine Referenzspannung V_REF wird durch die Auswahlschaltung 9 entsprechend dem dekodierten Signal von der Dekoderschaltung 8 ausgewählt und wird ausgegeben. Die Dekoderschaltung 8 dekodiert das Datum, das in dem sequentiellen Vergleichsregister 7 gespei chert ist.

Falls das sequentielle Vergleichsregister 7 so ausgelegt ist, daß es eine 10-Bit-Kapazität aufweist, wird das höchstwertigste Bit b₉ automatisch auf "1" vor dem Beginn der Analog- zur Digitalum wandlung gesetzt, so daß das Bitmuster des sequentiellen Ver gleichsregisters zu (b₉, b₈, b₇, b₆, b₅, b₄, b₃, b₂, b₁, b₀) = (1, 0, 0, 0, 0, 0, 0, 0, 0, 0) wird.

Im Fall, daß A_IN < V_REF ist, wird der Ausgang des Komparators 4 zu "0", die Verriegelungsschaltung 6 verriegelt einen Wert "0" zum Zeitpunkt t₁ durch das Verriegelungssignal TL. Dieser Vorgang des Vergleichs bestimmt den Wert des höchstwertigsten Bits b₉.

Dann, zum Zeitpunkt t₂, während eines Zeitraums Φ₃ wird der Wert "0" bei dem Bit b₉ des sequentiellen Vergleichsregisters 7 ent sprechend dem Datum, das in der Verriegelungsschaltung 6 verrie gelt ist, gesetzt, während der Wert "1" automatisch auf das Bit b₈ gesetzt wird. Somit wird das Bitmuster des sequentiellen Ver gleichsregisters 7 zu (b₉, b₈, b₇, b₆, b₅, b₄, b₃, b₂, b₁, b₀) = (0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0).

Da das Schaltsignal TS auf den H-Pegel geht, wird die analoge Eingangsspannung A_IN in den Komparator 4 eingegeben, um den Chop per-Verstärker in den Setup-Zustand zu versetzen. Ferner geht während eines Zeitraums Φ₄ das Schaltsignal TS auf den L-Pegel und das Schaltsignal TS geht auf den H-Pegel, so daß das Über tragungsgatter 2 nicht-leitend wird, dann leitet das Übertra gungsgatter 3, so daß die Referenzspannung V_REF, die entsprechend dem in dem sequentiellen Vergleichsregister 7 gespeicherten Datum ausgewählt ist, und die analoge Eingangsspannung A_IN verglichen werden. Falls A_IN größer < V_REF, wird der Ausgang des Komparators 4 "1" und wird durch die Verriegelungsschaltung 6 zum Zeitpunkt t₃ entsprechend dem Verriegelungssignal TL verriegelt. Dieser Ver gleichsvorgang bestimmt das Bit b₈. Solche Vorgänge werden zum Bestimmen der Bits b₉ bis b₀ wiederholt, um den Vorgang der Ana log- zur Digitalumwandlung der 10-Bitdaten zu vervollständigen.

Wenn das Ergebnis der Analog- zur Digitalumwandlung an die Außen seite ausgelesen wird, wird ein Datenbus, der in der Zeichnung nicht gezeigt ist, mit dem sequentiellen Vergleichsregister 7 verbunden und das Ergebnis der Analog- zur Digitalumwandlung wird ausgelesen. Zeitsteuerungssignale wie die Umschaltsignale TS, TS, das Vergleichssteuersignal TZ und das Verriegelungssignal TL werden durch die Steuerschaltung 108 (siehe Fig. 1) erzeugt.

In dem Analog/Digital-Konverter des Standes der Technik verklei nert jedoch das Erhöhen der Geschwindigkeit der Analog- zur Digi talumwandlung die Länge des Zeitraums während dem der Chopper- Verstärker des Komparators in den Setup-Zustand versetzt ist, wo durch der Arbeitspunkt des Chopper-Verstärkers instabil wird, was eine Verringerung der Genauigkeit der Analog- zur Digitalumwand lung zur Folge hat. Auch tritt das Problem auf, das zwei analoge Spannungen nicht mit hoher Geschwindigkeit in digitale Daten um gesetzt werden können.

Aus der DE 31 25 250 C2 ist ein Analog/Digital-Konverter nach dem Oberbegriff des Patentanspruches 1 bzw. 2 bekannt.

Die Verwendung zweier Komparatoren im Zusammenhang mit Analog/Digital-Konvertern, die nach dem Prinzip der sukzessiven Approximation arbeiten, ist aus der US 5 061 926 bekannt. An den Komparatoren liegen zu unterschiedlichen Zeitpunkten abgetastete analoge Eingangsspannungen an.

Es ist Aufgabe der Erfindung, einen Analog/Digital-Konverter be reitzustellen, der analoge Signale in digitale Signale mit einer hohen Geschwindigkeit ohne Verminderung der Genauigkeit der Ana log- zu Digitalumwandlung bzw. der Umwandlung zweier analoger Spannungen in die digitalen Werte umwandeln kann.

Die Aufgabe wird gelöst durch einen Analog/Digital-Konverter nach Patentanspruch 1. Der erste und der zweite Komparator arbeiten abwechselnd zum Umwandeln der analogen Spannung in einen digitalen Wert.

Da die analoge Spannung oder die Referenzspannung dem zweiten Komparator zum Versetzen desselben in den Setup-Zustand bzw. den Einstellzustand eingegeben werden, wenn die analoge Spannung und die Referenzspannung sukzessiv dem ersten Komparator zugeführt werden, um darin verglichen zu werden, während die analoge Span nung oder die Referenzspannung dem ersten Komparator zum Verset zen desselben in den Setup-Zustand zugeführt wird, wenn der zwei te Komparator die Daten vergleicht, werden der Vorgang des Ver setzens des Komparators in den Setup-Zustand und der Vorgang des Vergleichs parallel ausgeführt, wodurch die Bereitstellungsrate der Ausgänge des Vergleichsergebnisses erhöht wird.

Eine weitere Lösung der Aufgabe ist durch den Analog/Digital-Konverter nach Patentanspruch 2 gegeben.

Die Daten, die in den ersten und zweiten sequen tiellen Vergleichsregistern gespeichert sind, werden abwechselnd zum Bestimmen der Referenzspannung ausgewählt.

Folglich, da die zweite analoge Spannung oder die Referenzspan nung dem zweiten Komparator zum Versetzen in den Setup-Zustand zugeführt wird, wenn die erste analoge Spannung und die Referenz spannung sukzessiv dem ersten Komparator zugeführt werden, um darin verglichen zu werden, während die Referenzspannung oder die zweite analoge Spannung dem ersten Komparator zum Versetzen in den Setup-Zustand zugeführt wird, wenn der zweite Komparator die zweite analoge Spannung und die Referenzspannung vergleicht, wer den der Vorgang des Umwandelns der ersten analogen Spannung in einen digitalen Wert und der Vorgang des Umwandelns der zweiten analogen Spannung in einen digitalen Wert parallel ausgeführt, wodurch die Geschwindigkeit der Analog-/Digitalumwandlung erhöht wird. Die Referenzspannungen entsprechend den ersten und zweiten analogen Spannungen werden durch abwechselndes Auswählen der Da ten, die in dem ersten sequentiellen Vergleichsregister und in dem zweiten sequentiellen Vergleichsregister, welche die Ergeb nisse des Vergleichs speichern, bestimmt.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 ein schematisches Diagramm, das den Aufbau eines Analog/Digital-Konverters des Standes der Technik veranschaulicht;

Fig. 2 ein Blockdiagramm, das den Aufbau des in Fig. 1 gezeigten Analog/Digital-Konverters veranschau licht;

Fig. 3 ein Blockdiagramm, das den Aufbau eines Kompara tors, der üblicherweise verwendet wird, veran schaulicht;

Fig. 4 ein Blockdiagramm, das den Aufbau einer üblicher weise verwendeten Verriegelungsschaltung veran schaulicht;

Fig. 5 ein Eingangs-Ausgangs-Charakteristikdiagramm eines Inverters, der in einem Chopper-Verstärker verwen det wird;

Fig. 6 ein Zeitablaufdiagramm von Signalen in dem Ana log/Digital-Konverter des Standes der Technik;

Fig. 7 ein schematisches Diagramm, das den Aufbau des Analog/Digital-Konverters der Erfindung veran schaulicht;

Fig. 8 ein Blockdiagramm, das den Aufbau des in Fig. 7 gezeigten Analog/Digital-Konverters veran schaulicht;

Fig. 9 ein Zeitablaufdiagramm von Signalen in dem Ana log/Digital-Konverter der Erfindung;

Fig. 10 ein Blockdiagramm, das den Aufbau einer anderen Ausführungsform des Analog/Digital-Konverters der Erfindung veranschaulicht;

Fig. 11 ein Blockdiagramm, das den Aufbau einer Multiple xerschaltung der Erfindung veranschaulicht; und

Fig. 12 ein Zeitablaufdiagramm von Signalen in dem Ana log/Digital-Konverter der Erfindung.

Die Erfindung wird nun im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben, die bevorzugte Ausführungsformen veran schaulichen.

Fig. 7 ist ein schematisches Diagramm, das den Aufbau eines Ana log/Digital-Konverters der Erfindung veranschaulicht. Analoge Spannung A_IN0 bis A_INi, die in digitale Werte umgewandelt werden sollen, werden in eine Eingangssteuerschaltung 100 eingegeben. Analoge Spannungen, die von der Eingangssteuerschaltung 100 aus gegeben werden, werden in einen Umschaltkreis 101 eingegeben.

Eine Referenzspannung, die von der Auswahlschaltung 9, die die durch einen Leiterwiderstand 10 erzeugte Referenzspannung aus wählt, wird in den Umschaltkreis 101 eingegeben. Die analoge Spannung und die Referenzspannung, die vom dem Umschaltkreis 101 ausgegeben werden, werden in einen ersten Komparator 4 und einen zweiten Komparator 14 eingegeben, während die Vergleichsausgangs signale von den Komparatoren 4 und 14 in den Verriegelungsschalt kreis 103 eingegeben werden. Das verriegelte Datum des Verriege lungsschaltkreises 103 wird in eine Registerschaltung 104 einge geben, während das Datum, das in der Registerschaltung 104 ge speichert ist, in eine Dekoderschaltung 8 eingegeben wird. Das dekodierte Signal, das von der Dekoderschaltung 8 ausgegeben wird, wird an die Auswahlschaltung 9 geschickt. Die Steuerschal tung 108 ist vorgesehen zum Erzeugen von Zeitsteuerungssignalen für die Steuerung von verschiedenen Schaltungen.

Fig. 8 ist ein Blockdiagramm, das den Aufbau des in Fig. 7 ge zeigten Analog/Digital-Konverters veranschaulicht. Der Umschalt kreis 101 weist Übertragungsgatter 2, 12, 3, 13 auf. Die Analog spannung A_IN, die an den externen Analog-Eingangsanschluß 1 einge geben ist, wird in die Komparatoren 4, 14 über die Übertragungs gatter 2, 12 eingegeben. Die Referenzspannung V_REF, die von der Auswahlschaltung 9 ausgegeben wird, die die durch den Leiterwi derstand 10 erzeugte Referenzspannung auswählt, wird in die Kom paratoren 4, 14 über die Übertragungsgatter 3, 13 eingegeben.

Der Verriegelungsschaltkreis 103 weist Übertragungsgatter 5, 15 und eine Verriegelungsschaltung 6 auf. Die Vergleichsausgangssi gnale von den Komparatoren 4, 14 werden in die Verriegelungs schaltung 6 über die Übertragungsgatter 5, 15 eingegeben. Das Datum, das durch die Verriegelungsschaltung 6 verriegelt ist, wird in das sequentielle Vergleichsregister 7 eingegeben, während das Datum, das darin gespeichert ist, in die Dekoderschaltung 8 eingegeben wird.

Das sequentielle Vergleichsregister 7 bildet den Registerschalt kreis 104. Das dekodierte Signal, das von der Dekoderschaltung 8 ausgegeben wird, wird der Auswahlschaltung 9 zugeführt. Die Über tragungsgatter 2, 12 empfangen die Schaltsignale TS₁, TS₂ an ihren Gates, während die Übertragungsgatter 3, 13 die Schaltsignale TS₁, TS₂ an ihren Gates empfangen. Die Eingangssteuerschaltung 100 und die Steuerschaltung 108, die in Fig. 7 gezeigt sind, sind hier nicht gezeigt.

Der Komparator 4 ist ähnlich zu dem in Fig. 3 gezeigten Kompara tor aufgebaut, und die Verriegelungsschaltung 6 ist ähnlich zu der in Fig. 4 gezeigten Verriegelungsschaltung aufgebaut. Ferner sind die Eingangs-Ausgangs-Charakteristiken der Inverter 31, 34 in dem Komparator 4 ähnlich zu den Eingangs-Ausgangs-Charakteri stiken, die in Fig. 5 gezeigt sind.

Nun wird im nachfolgenden der Betrieb des Analog/Digital-Konver ters mit Bezug auf Fig. 9 beschrieben, die ein Zeitablaufdiagramm der Signale zeigt.

Wenn das Schaltsignal TS₁ auf den H-Pegel während des Zeitraums bzw. der Periode Φ₁ geht, leitet das Übertragungsgatter 2, so daß die analoge Spannung A_IN1, die an den externen Analogeingangsan schluß 1 angelegt ist, an den Komparator 4 geschickt wird.

Wenn das Vergleichssteuersignal TZ₁ auf den H-Pegel geht, leitet ein Übertragungsgatter 32 (mit Bezug auf Fig. 3) des Komparators 4, so daß der Komparator 4 in den Setup-Zustand versetzt wird. Während des Zeitraums bzw. der Periode Φ₂ geht das Schaltsignal TS₁ auf den L-Pegel und das Übertragungsgatter 2 wird nicht-lei tend, während das Schaltsignal TS₁ auf den H-Pegel geht, so daß das Übertragungsgatter 3 leitet. Wenn die Referenzspannung V_REF, die entsprechend dem in dem sequentiellen Vergleichsregister 7 gespeicherten Datum ausgewählt wird, in den Komparator 4 eingege ben wird, vergleicht der Komparator 4 die Größen der analogen Spannung A_IN1 und der Referenzspannung V_REF. Das Ergebnis des Ver gleichs wird durch die Verriegelungsschaltung 6 zum Zeitpunkt t₁ verriegelt, wenn das Verriegelungssignal TL₁ angestiegen ist, und das höchstwertigste Bit b₉ des sequentiellen Vergleichsregisters 7 wird bestimmt. "0" wird auf das Bit b₉ gesetzt, wenn A_IN1 < V_REF ist, und "1" wird auf das Bit b₉ gesetzt, wenn A_IN1 < V_REF ist (A_IN1 < V_REF in dieser Ausführungsform).

Dann wird "1" automatisch auf das Bit b₈ gesetzt, wodurch das Datum, das in dem sequentiellen Vergleichsregisters 7 gespeichert ist, erneuert wird. Da gleichfalls das Schaltsignal TS₂ auf den H-Pegel während des Zeitraums Φ₂ geht, leitet das Übertragungs gatter 12, so daß die analoge Spannung A_IN2 in den Komparator 14 eingegeben wird. Wenn das Vergleichssteuersignal TZ₂ auf den H- Pegel geht, leiten die Übertragungsgatter 32, 35 (mit Bezug auf Fig. 3) des Komparators 14, wodurch der Komparator 14 in den Se tup-Zustand versetzt wird.

Wenn das Schaltsignal TS- auf den H-Pegel während des Zeitraums Φ₃ geht, leitet das Übertragungsgatter 2, um die analoge Spannung A_IN3 in den Komparator 4 einzugeben, so daß der Komparator 4 in den Setup-Zustand versetzt wird. Wenn das Schaltsignal TS₂ auf den H-Pegel geht und das Übertragungsgatter 13 leitet, wird die Referenzspannung V_REF, die entsprechend dem in dem sequentiellen Vergleichsregister 7 gespeicherten Datum ausgewählt wird, in den Komparator 14 eingegeben, so daß Komparator 14 die Größen der Referenzspannung V_REF und der analogen Spannung A_IN₂ vergleicht. Das Ergebnis des Vergleichs wird durch die Verriegelungsschaltung 6 zu einem Zeitpunkt t₃ verriegelt, wenn das Verriegelungssignal TL₂ ansteigt, so daß das Bit b₈ des sequentiellen Vergleichsregi sters 7 bestimmt wird. "1" wird auf das Bit b₈ gesetzt, wenn A_IN2 < V_REF ist, und "0" wird auf das Bit b₈ gesetzt, wenn A_IN2 < V_REF ist (A_IN2 < V_REF in dieser Ausführungsform).

Dann wird "1" automatisch auf das Bit b₇ gesetzt, wodurch das Datum, das in dem sequentiellen Vergleichsregisters 7 gespeichert ist, erneuert wird. Auch die Referenzspannung V_REF wird während des Zeitraums Φ₂ erneuert, und das Schaltsignal TS₁ geht auf den H-Pegel während des Zeitraums Φ₄, wenn die Referenzspannung V_REF entsprechend dem Datum, das in dem sequentiellen Vergleichsregi sters 7 gespeichert ist, ausgewählt wird, so daß die Referenz spannung V_REF, die entsprechend dem in dem sequentiellen Ver gleichsregisters 7 gespeicherten Datum ausgewählt ist, und die analoge Spannung A_IN3 durch den Komparator 4 verglichen werden. Das Ergebnis des Vergleichs wird durch die Verriegelungsschaltung 6 zu dem Zeitpunkt, zu dem das Verriegelungssignal TL₁ ansteigt, verriegelt, um dadurch das Bit b₇ des sequentiellen Vergleichs registers 7 zu bestimmten ("0" wird auf das Bit b₇ in dieser Aus führungsform gesetzt, da A_IN3 < V_REF ist). "1" wird automatisch auf das Bit b₆ gesetzt, wodurch das Datum, das in dem sequentiellen Vergleichsregister 7 gespeichert ist, erneuert wird.

Da das Schaltsignal TS₂ auf den H-Pegel geht, wird die analoge Spannung A_IN4 in den Komparator 14 eingegeben und, wenn das Ver gleichssteuersignal TZ₂ auf den H-Pegel geht, wird der Komparator 14 in den Setup-Zustand versetzt.

Der oben beschriebene Vorgang wird wiederholt, um dadurch die Werte der Bits b₉, b₇, b₅, b₃, b₁ durch den Komparator 4 und die Werte der Bits b₈, b₆, b₄, b₂, b₀ durch den Komparator 14 abwech selnd zu bestimmen. Während der Analog/Digital-Konverter des Standes der Technik einen Zeitraum von 20 × Φ Zyklen benötigt, um die Analog-/Digitalumwandlung von 10-Bitdaten bei einem überlap penden Zeitablauf auszuführen, kann der Analog/Digital-Konverter der Erfindung die Analog-/Digitalumwandlung in einem Zeitraum von 11 × Φ Zyklen ausführen, wodurch die Geschwindigkeit des Analog- /Digitalumwandlungsvorgangs erhöht wird. Da gleichfalls die Im pulsdauer des Vergleichssteuersignals TZ, die die Zeit bestimmt, um den Chopper-Verstärker in den Setup-Zustand zu versetzen, die selbe ist wie in dem Fall des Analog/Digital-Konverters des Stan des der Technik, kann eine hohe Genauigkeit der Analog-/Digital umwandlung aufrecht erhalten werden.

Fig. 10 ist ein Blockdiagramm, das den Aufbau einer anderen Aus führungsform des Analog/Digital-Konverters, der in Fig. 7 gezeigt ist, veranschaulicht.

Der Umschaltkreis 101 weist Übertragungsgatter 2, 12, 3, 13 auf. Analoge Spannungen A_INi und A_INi+1, die in die externen Analogein gangsanschlüsse 1, 11 eingegeben sind, werden in die Komparatoren 4, 14 über die Übertragungsgatter 2, 12 eingegeben. Die Referenz spannung V_REF, die von der Auswahlschaltung 9, die durch den Lei terwiderstand 10 erzeugte Referenzspannung auswählt, wird in die Komparatoren 4, 14 über die Übertragungsgatter 3, 13 eingegeben.

Der Verriegelungsschaltkreis 103 weist Übertragungsgatter 5, 15 und die Verriegelungsschaltung 6 auf, und die Registerschaltung 104 weist die sequentiellen Vergleichsregister 7, 17 und die Mul tiplexerschaltung 18 auf. Die Vergleichsausgangssignale von den Komparatoren 4, 14 werden in die Verriegelungsschaltung 6 über die Übertragungsgatter 5, 15 eingegeben. Das Datum, das in der Verriegelungsschaltung 6 verriegelt ist, wird in das sequentiel len Vergleichsregister 7 und das sequentiellen Vergleichsregister 17 eingegeben. Die Daten, die in den sequentiellen Vergleichsre gistern 7, 17 gespeichert sind, werden in die Multiplexerschal tung 18 eingegeben.

Das Datum, das in den sequentiellen Vergleichsregistern 7, 17 gespeichert ist und durch die Multiplexerschaltung 18 ausgewählt wird, wird in die Dekoderschaltung 8 eingegeben, die das deko dierte Signal an die Auswahlschaltung 9 ausgibt. Die Übertra gungsgatter 2, 12 empfangen Schaltsignale TS₁, TS₂ an ihren Gates, und die Übertragungsgatter 3, 13 empfangen Schaltsignale TS₁, TS₂ an ihren Gates. Die Übertragungsgatter 5, 15 empfangen die Verriegelungssignale TL₁, TL₂ an ihren Gates.

Die Eingangssteuerschaltung 100 und die Steuerschaltung 108 sind in der Zeichnung nicht gezeigt. Die Komparatoren 4, 14 sind ähn lich dem in Fig. 3 gezeigten Komparator 4 aufgebaut, und die Ver riegelungsschaltung 6 ist ähnlich zu der in Fig. 4 gezeigten Ver riegelungsschaltung 6 aufgebaut. Ferner haben die Inverter, die in den Komparatoren 4, 14 vorgesehen sind, Eingangs-Ausgangs-Cha rakteristiken, die ähnlich zu denen in Fig. 5 gezeigten sind.

Fig. 11 ist ein Blockdiagramm, das den Aufbau der Multiplexer schaltung 18 veranschaulicht. Die Daten, die in den sequentiellen Vergleichsregistern 17, 7 gespeichert sind, werden an die Deko derschaltung über die Übertragungsgatter 61, 62 geschickt. Das Verriegelungssignal TL₁ wird an die Eingangsanschlüsse einer Sei te einer NOR-Schaltung 50 und einer NOR-Schaltung 63 eingegeben, während der Ausgangsanschluß der NOR-Schaltung 50 mit dem ersten Eingang einer 3-Eingangs-NOR-Schaltung 51 verbunden ist. Der zweite Eingangsanschluß der 3-Eingangs-NOR-Schaltung 51 und der andere Eingangsanschluß der NOR-Schaltung 63 empfangen das Ver riegelungssignal TL₂, während der dritte Eingangsanschluß der NOR-Schaltung 51 ein Rückstellsignal bzw. ein Reset-Signal RST empfängt, welches auf dem H-Pegel für einen bestimmten Zeitraum zum Zeitpunkt der Initalisierung gehalten wird. Ein Verriege lungssignal TL₁₂ wird an einen Ausgangsanschluß der NOR-Schaltung 63 ausgegeben und wird in die Gates der Übertragungsgatter 56, 57, die später beschrieben werden sollen, eingegeben. Das Verrie gelungssignal TL₁₂ wird ebenso in den Inverter 64 eingegeben. Das Verriegelungssignal TL₁₂, das von dem Inverter 64 ausgegeben wird, wird in die Gates der Übertragungsgatter 55, 58, die später be schrieben werden sollen, eingegeben.

Der Ausgangsanschluß der 3-Eingangs-NOR-Schaltung 51 ist mit dem anderen Eingangsanschluß der NOR-Schaltung 50 verbunden und ist mit dem Eingangsanschluß einer Seite einer NAND-Schaltung 53 über das Übertragungsgatter 55 verbunden. Das Rückstellsignal RST wird in den Inverter 52 eingegeben, während der Ausgangsanschluß des Inverters 52 mit dem anderen Eingangsanschluß der NAND-Schaltung 53 verbunden ist. Der Ausgangsanschluß der NAND-Schaltung 53 ist mit dem Eingangsanschluß einer Seite der NAND-Schaltung 53 über die Reihenschaltung aus dem Inverter 54 und dem Übertragungsgat ter 56 verbunden.

Die Verbindungsstelle des Ausgangsanschlusses der NAND-Schaltung 53 und des Inverters 54 ist mit der Eingangsseite des Inverters 59 über das Übertragungsgatter 57 verbunden. Die Ausgangsseite des Inverters 59 ist mit der Eingangsseite des Inverters 60 ver bunden, und die Ausgangsseite des Inverters 60 ist mit dem Ver bindungspunkt des Inverters 59 und des Übertragungsgatters 57 über das Übertragungsgatter 58 verbunden. Die Verbindungsstelle bzw. die Verbindung der Inverter 59 und 60 ist mit dem Gate des Übertragungsgatters 61 verbunden, während die Verbindungsstelle der Ausgangsseite des Inverters 60 und des Übertragungsgatters 58 mit dem Gate des Übertragungsgatters 62 verbunden ist.

Die Multiplexerschaltung 18 arbeitet in der folgenden Weise: wenn das Verriegelungssignal TL₁ auf den H-Pegel geht, nachdem das Rückstellsignal RST auf den L-Pegel geht, geht der Ausgang der NOR-Schaltung 50 auf den L-Pegel, der Ausgang der 3-Eingangs-NOR- Schaltung 51 geht auf den H-Pegel, der Ausgang der NOR-Schaltung 63 geht auf den L-Pegel, und das Verriegelungssignal TL₂ geht auf den H-Pegel. Da sich das Verriegelungssignal TL₁₂ auf dem H-Pegel befindet, leitet das Übertragungsgatter 55, während die NAND- Schaltung 53 den H-Pegelausgang der 3-Eingangs-NOR-Schaltung 51 und den H-Pegelausgang des Inverters 52 empfängt, so daß die NAND-Schaltung 53 an ihrem Ausgang den L-Pegel ausgibt.

Wenn das Verriegelungssignal TL₁ auf den L-Pegel geht, wird das Verriegelungssignal TL₁₂ auf den H-Pegel invertiert, um das Über tragungsgatter 57 leitend zu machen bzw. durchzuschalten, während der Ausgang des Inverters 59 auf den H-Pegel geht, um das Über tragungsgatter 61 durchzuschalten, so daß die Multiplexerschal tung 18 das Datum, das in dem sequentiellen Vergleichsregister 17 gespeichert ist, auswählt.

Wenn andererseits das Verriegelungssignal TL₂ auf den H-Pegel geht, geht der Ausgang der 3-Eingangs-NOR-Schaltung 51 auf den L- Pegel, so der Ausgang der NOR-Schaltung 63, nämlich das Verriege lungssignal TL₁₂ auf den L-Pegel geht, und das Verriegelungssi gnal TL₁₂ auf den H-Pegel geht.

Da das Verriegelungssignal TL₁₂ auf dem H-Pegel ist, leitet das Übertragungsgatter 55, während die NAND-Schaltung 53 den L-Pegel ausgang der 3-Eingangs-NOR-Schaltung 51 und den H-Pegelausgang des Inverters 52 als Eingänge empfängt, so daß die NAND-Schaltung 53 ein Ausgangssignal mit H-Pegel ausgibt. Wenn das Verriege lungssignal TL₂ auf dem L-Pegel invertiert wird, wird das Verrie gelungssignal TL₁₂ auf den H-Pegel invertiert, um das Übertra gungsgatter 57 durchzuschalten, und der Ausgang des Inverters 59 geht auf den L-Pegel, wodurch der Ausgang des Inverters 60 auf den H-Pegel gebracht wird und das Übertragungsgatter 62 leitet, so daß die Multiplexerschaltung 18 das in dem sequentiellen Ver gleichsregister 7 gespeicherte Datum auswählt. Genauer gesagt, die Daten, die in den sequentiellen Vergleichsregistern 17, 7 gespeichert sind, werden zu dem Zeitpunkt ausgewählt, zu dem die Verriegelungssignale TL₁, TL₂ abfallen.

Nun wird der Betrieb des Analog/Digital-Konverters, der wie oben beschrieben aufgebaut ist, in nachfolgenden mit Bezug auf Fig. 12 beschrieben, die ein Zeitablaufdiagramm der Signale zeigt.

Wenn das Schaltsignal TS- auf den H-Pegel während eines Zeitraums Φ₁ geht, leitet das Übertragungsgatter 2, so daß die analoge Spannung A_INi, die an den externen Analogeingangsanschluß 1 ange legt ist, an den Komparator 4 geschickt wird. Wenn das Ver gleichssteuersignal TZ₁ auf den H-Pegel geht, wird der Chopper- Verstärker des Komparators 4 in den Setup-Zustand versetzt.

Während des Zeitraums Φ₂, wenn das Schaltsignal TS₁ auf den L-Pe gel geht, leitet das Übertragungsgatter 3, während die Referenz spannung V_REF, die entsprechend dem Datum, das in dem sequentiel len Vergleichsregister 7 gespeichert ist, ausgewählt wird, in den Komparator 4 eingegeben wird, so daß der Komparator 4 die Größen der analogen Spannung A_INi und der Referenzspannung V_REF ver gleicht. Das Ergebnis des Vergleichs wird durch die Verriege lungsschaltung 6 zum Zeitpunkt, zu dem das Verriegelungssignal TL₁ ansteigt, verriegelt und das höchstwertigste Bit b₉ des se quentiellen Vergleichsregisters 7 wird bestimmt. ("0" wird auf das Bit b₉ gesetzt, da A_INi < V_REF in dieser Ausführungsform ist.)

Da das Schaltsignal TS₂ auf den H-Pegel während eines Zeitraums Φ₂ geht, leitet das Übertragungsgatter 12, so daß die analoge Span nung A_INi+1, die an den externen Analogeingangsanschluß 11 angelegt ist, in den Komparator 14 eingegeben wird. Wenn das Vergleichs steuersignal TZ₂ auf den H-Pegel geht, leiten die Übertragungs gatter 32, 35 (mit Bezug auf Fig. 3), wodurch sie den Chopper- Verstärker des Komparators 14 in den Setup-Zustand versetzen.

Wenn das Schaltsignal TS₂ auf den H-Pegel während des Zeitraums Φ₃ geht, leitet das Übertragungsgatter 13, zum Eingeben der Refe renzspannung V_REF, die entsprechend dem in dem sequentiellen Ver gleichsregister 17 gespeicherte Datum ausgewählt wird, in den Komparator 14, so daß der Komparator 14 die Größen der Referenz spannung V_REF und der analogen Spannung A_INi+1 vergleicht. Das Er gebnis des Vergleichs wird durch die Verriegelungsschaltung 6 zu dem Zeitpunkt, zu dem das Verriegelungssignal TL₂ ansteigt, ver riegelt, um dadurch das höchstwertigste Bit B₉ des sequentiellen Vergleichsregisters 17 zu bestimmen ("1" wird auf das Bit B₉ ge setzt, da A_INi+1 < V_REF in dieser Ausführungsform ist).

Ferner führt die Multiplexerschaltung 18 den Schaltvorgang beim Abfall des Verriegelungssignals Tl₂, wie oben beschrieben, zum Auswählen des Datums, das in dem sequentiellen Vergleichsregister 7 gespeichert ist, durch und gibt das Datum an die Dekoderschal tung 8 aus. Dann geht das Schaltsignal TS₁ auf den H-Pegel wäh rend des Zeitraums Φ₄, und die Größen der Referenzspannung V_REF, die entsprechend dem in dem sequentiellen Vergleichsregister 7 gespeicherten Datum ausgewählt ist und der analogen Spannung A_INia werden verglichen. Das Ergebnis des Vergleichs wird durch die Verriegelungsschaltung zu dem Zeitpunkt verriegelt, zu dem das Verriegelungssignal TL₁ ansteigt, um dadurch das Bit b₈ des se quentiellen Vergleichsregisters 7 zu bestimmen ("1" wird auf das Bit b₈ gesetzt, da A_INia < V_REF in dieser Ausführungsform ist).

Die Multiplexerschaltung 18 führt ferner einen Schaltvorgang beim Abfall des Verriegelungssignals TL₁ durch, wählt das Datum, das in dem sequentiellen Vergleichsregister 7 gespeichert ist, aus und gibt das Datum an die Dekoderschaltung 8 aus. Gleichfalls, da das Schaltsignal TS₂ auf den H-Pegel während des Zeitraums Φ₄ geht, leitet das Übertragungsgatter 12 und die analoge Spannung A_INi+1a wird in den Komparator 14 eingegeben, so daß der Komparator 14 in den Setup-Zustand versetzt wird.

Der oben beschriebene Vorgang wird wiederholt, um dadurch die Werte von b₉, b₈, b₇, . . . durch den Komparator 4 und die Werte der Bits B₉, B₈, B₇, . . . durch den Komparator 14 abwechselnd zu be stimmen. Während der Analog/Digital-Konverter des Standes der Technik einen Zeitraum von 40 × Φ Zyklen benötigt, um die Analog- /Digital-Umwandlung von zwei analogen Spannungen jede in ein 10- Bit Digitalsignal in einem überlappenden Zeitablauf umzuwandeln, kann der Analog/Digital-Konverter der Erfindung die Analog-/Digi tal-Umwandlung von zwei analogen Spannungen in einem Zeitraum von 22 × Φ Zyklen mit hoher Geschwindigkeit ausführen.

Da auch die Impulsdauer des Vergleichssteuersignals TZ, welche die Zeit des Versetzens des Chopper-Verstärkers in den Setup-Zu stand bestimmt, dieselbe ist wie in dem Fall des Analog/Digital- Konverter des Standes der Technik, kann eine hohe Genauigkeit der Analog-/Digital-Umwandlung aufrecht erhalten werden.

Wie im Detail oben beschrieben worden ist, stellt die Erfindung einen Analog/Digital-Umsetzer bereit, der den ersten und zweiten Komparator aufweist zum Vergleichen der analogen Spannung und der Referenzspannung, wobei die Komparatoren den Vergleichsvorgang abwechselnd durchführen, wodurch die analoge Spannung in einen digitalen Wert umgewandelt wird und der daher die analogen Span nungen in digitale Werte mit einer hohen Geschwindigkeit umwan deln kann, während eine hohe Genauigkeit der Umwandlung aufrecht erhalten wird.

Da der Analog/Digital-Konverter der Erfindung den ersten und zweiten Komparator zum Vergleichen der Analogspannung und der Referenzspannung aufweist, das erste sequentielle Vergleichsregi ster und das zweite sequentielle Vergleichsregister jeweils zum Speichern des Ergebnisses des Vergleichs durch den ersten und den zweiten Komparator und eine Auswahlschaltung zum Auswählen der Daten, die in den ersten und zweiten sequentiellen Vergleichsre gistern gespeichert sind, aufweist, wobei die Daten, die durch die ersten und zweiten sequentiellen Vergleichsregister gehalten werden, abwechselnd ausgewählt werden zum Umwandeln analoger Spannungen in digitale Werte, hat der Analog/Digital-Konverter ausgezeichnete Wirkungen wie zum Beispiel die Fähigkeit des Um wandelns zweier analoger Spannungen mit hoher Genauigkeit und einer hohen Geschwindigkeit.

Claims

1. Analog/Digital-Konverter, der eine analoge Spannung mit ei ner Referenzspannung vergleicht und die analoge Spannung in einen digitalen Wert umwandelt, mit:
einem ersten Komparator (4), der die analoge Spannung und die Referenzspannung empfängt und deren Werte vergleicht;
einem Umschaltkreis (101), der abwechselnd die analoge Spannung und die Referenzspannung ausgibt;
einem sequentiellen Vergleichsregister (7), welches das Ergebnis des Vergleichs durch den ersten Komparator (4) empfängt und einen digitalen Wert auf der Grundlage des Ergebnisses speichert; und
einer Referenzspannungserzeugungsschaltung (9) (10), die die Re ferenzspannung eines Wertes erzeugt, der entsprechend dem Ergeb nis bestimmt wird, das in dem sequentiellen Vergleichsregister (7) empfangen wird,
dadurch gekennzeichnet, daß der Analog/Digital-Konverter auf weist:
einen zweiten Komparator (14), der die analoge Spannung und die Referenzspannung empfängt und die Werte derselben vergleicht,
wobei der Umschaltkreis (101) selektiv ein Paar von Ausgängen der analogen Spannung und der Referenzspannung einem der ersten und zweiten Komparatoren (4) (14) zuführt und
das sequentielle Vergleichsregister (7) die Ergebnisse des Ver gleichs durch den zweiten Komparator (14) empfängt und einen di gitalen Wert auf der Basis der Ergebnisse speichert.

2. Analog/Digital-Konverter, der eine analoge Spannung mit ei ner Referenzspannung vergleicht und die analoge Spannung in einen digitalen Wert umwandelt, mit:
einem ersten Komparator (4), der die analoge Spannung und die Referenzspannung empfängt und die Werte derselben vergleicht;
einem Umschaltkreis (101), der sukzessiv die erste analoge Span nung und Referenzspannung ausgibt;
einem ersten sequentiellen Vergleichsregister (7), das die Ergeb nisse des Vergleichs durch den ersten Komparator (4) empfängt und einen digitalen Wert auf der Grundlage der Ergebnisse speichert; und
einer Referenzspannungserzeugungsschaltung (9) (10), die die Re ferenzspannung eines Werts erzeugt, der auf der Grundlage des Er gebnisses, welches in dem sequentiellen Vergleichsregister (7) empfangen wird, bestimmt,
dadurch gekennzeichnet, daß der Analog/Digital-Konverter auf weist:
einen zweiten Komparator (14), der eine zweite analoge Spannung und die Referenzspannung empfängt und die Werte derselben ver gleicht,
ein zweites sequentielles Vergleichsregister (17), das die Ergeb nisse des Vergleichs durch den zweiten Komparator (14) empfängt und einen digitalen Wert auf der Grundlage der Ergebnisse spei chert; und
eine Auswahlschaltung (18), die eines der Ergebnisse, die in dem ersten und dem zweiten sequentiellen Vergleichsregister (7) (17) empfangen werden, auswählt,
wobei die Referenzspannungserzeugungsschaltung (9) (10) das Er gebnis, welches durch die Auswahlschaltung (18) ausgewählt wird, empfängt, und
der Umschaltkreis (101) die erste und zweite analoge Spannung und die Referenzspannung empfängt und selektiv ein Paar von Ausgängen der analogen Spannung und der Referenzspannung einem der ersten und zweiten Komparatoren (4) (14) zuführt.